JP2023134187A

JP2023134187A - 情報処理装置、情報処理システム、情報処理方法およびプログラム

Info

Publication number: JP2023134187A
Application number: JP2022039561A
Authority: JP
Inventors: 正則松岡; Masanori Matsuoka
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2022-03-14
Filing date: 2022-03-14
Publication date: 2023-09-27
Anticipated expiration: 2042-03-14
Also published as: JP7302909B1

Abstract

【課題】情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することのできる情報処理装置を提供する。【解決手段】情報処理装置は、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路と、前記複数の出力回路を起動させる順を含む制御情報を記憶する不揮発性メモリと、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させる制御手段と、を備える。【選択図】図７

Description

本開示は、情報処理装置、情報処理システム、情報処理方法およびプログラムに関する。

近年、情報量の増加に伴い、ＣＰＵなどの演算装置を備える情報処理システムの重要性が高まっている。特許文献１には、関連する技術として、半導体集積回路の故障検出に関する技術が開示されている。

特開２０２０－０１６５１１号公報

ところで、一般的に、情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することは困難である。そのため、情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することのできる技術が求められている。

本開示の各態様は、上記の課題を解決することのできる情報処理装置、情報処理システム、情報処理方法およびプログラムを提供することを目的の１つとしている。

上記目的を達成するために、本開示の一態様によれば、情報処理装置は、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路と、前記複数の出力回路を起動させる順を含む制御情報を記憶する不揮発性メモリと、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させる制御手段と、を備える。

上記目的を達成するために、本開示の別の態様によれば、情報処理システムは、上記情報処理装置と、前記情報処理装置に電力を供給する電源ユニットと、を備える。

上記目的を達成するために、本開示の別の態様によれば、情報処理方法は、不揮発性メモリが、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路を起動させる順を含む制御情報を記憶することと、制御手段が、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させることと、を含む。

上記目的を達成するために、本開示の別の態様によれば、プログラムは、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路と、前記複数の出力回路を起動させる順を含む制御情報を記憶する不揮発性メモリと、を備える情報処理装置に、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させる。

本開示の各態様によれば、情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することができる。

本開示の一実施形態による情報処理システムの構成の一例を示す図である。本開示の一実施形態による出力回路の起動の成功の一例を示す図である。本開示の一実施形態による出力回路の起動の失敗の一例を示す図である。本開示の一実施形態による不揮発性メモリが記憶する情報の一例を示す図である。本開示の一実施形態による情報処理システムの処理フローの一例を示す図である。本開示の一実施形態によるレジスタが保持するデータの一例を示す図である。本開示の実施形態による情報処理装置の最小構成を示す図である。本開示の実施形態による最小構成の情報処理装置の処理フローの一例を示す図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
図１は、本開示の一実施形態による情報処理システム１の構成の一例を示す図である。情報処理システム１は、図１に示すように、電源ユニット１０、情報処理装置２０、情報取得装置３０を備える。電源ユニット１０は、情報処理装置２０に接続される。電源ユニット１０は、出力電圧が所定の電圧以上になった場合、パワーグッド信号を情報処理装置２０に出力する。

情報処理装置２０は、マザーボード２０１、電源制御コントローラ２０２（制御手段の一例）、出力回路２０３、解析回路２０４、ＣＰＵ２０５（モジュールの一例、表示手段の一例）を備える。

マザーボード２０１には、電源制御コントローラ２０２、出力回路２０３、解析回路２０４、ＣＰＵ２０５が搭載される。

電源制御コントローラ２０２は、出力回路２０３が備える後述する第１出力回路２０３ａ（出力回路の一例）、第２出力回路２０３ｂ（出力回路の一例）、第３出力回路２０３ｃ（出力回路の一例）、第４出力回路２０３ｄ（出力回路の一例）、第５出力回路２０３ｅ（出力回路の一例）、第６出力回路２０３ｆ（出力回路の一例）の順に、電力の供給先へ必要な電圧を出力させる出力指示信号を出力する。また、電源制御コントローラ２０２は、出力指示信号の出力と同時に、その出力指示信号を出力したことを示す通知信号を、解析回路２０４に出力する。

出力回路２０３は、電力の供給先へ必要な電圧を出力する。出力回路２０３は、図１に示すように、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆを備える。

第１出力回路２０３ａは、電源ユニット１０が出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、電圧の供給先であるスタンバイ電源Ａ（モジュールの一例）への電圧の出力を制御する。

例えば、第１出力回路２０３ａは、電源ユニット１０が出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第１出力回路２０３ａは、電源ユニット１０が出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第１出力回路２０３ａは、出力電圧が所定の電圧以上になった場合、第２出力回路２０３ｂおよび解析回路２０４のそれぞれに、パワーグッド信号を出力する。そして、第１出力回路２０３ａは、スタンバイ電源Ａへ所定の電圧を出力する。

第２出力回路２０３ｂは、第１出力回路２０３ａが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、電圧の供給先であるスタンバイ電源Ｂ（モジュールの一例）への電圧の出力を制御する。

例えば、第２出力回路２０３ｂは、第１出力回路２０３ａが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第２出力回路２０３ｂは、第１出力回路２０３ａが出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第２出力回路２０３ｂは、出力電圧が所定の電圧以上になった場合、第３出力回路２０３ｃおよび解析回路２０４のそれぞれに、パワーグッド信号を出力する。そして、第２出力回路２０３ｂは、スタンバイ電源Ｂへ所定の電圧を出力する。

第３出力回路２０３ｃは、第２出力回路２０３ｂが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、電圧の供給先であるメイン電源（モジュールの一例）への電圧の出力を制御する。

例えば、第３出力回路２０３ｃは、第２出力回路２０３ｂが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第３出力回路２０３ｃは、第２出力回路２０３ｂが出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第３出力回路２０３ｃは、出力電圧が所定の電圧以上になった場合、第４出力回路２０３ｄおよび解析回路２０４のそれぞれに、パワーグッド信号を出力する。そして、第３出力回路２０３ｃは、メイン電源へ所定の電圧を出力する。

第４出力回路２０３ｄは、第３出力回路２０３ｃが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、電圧の供給先であるメインメモリ（モジュールの一例）への電圧の出力を制御する。

例えば、第４出力回路２０３ｄは、第３出力回路２０３ｃが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第４出力回路２０３ｄは、第３出力回路２０３ｃが出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第４出力回路２０３ｄは、出力電圧が所定の電圧以上になった場合、第５出力回路２０３ｅおよび解析回路２０４のそれぞれに、パワーグッド信号を出力する。そして、第４出力回路２０３ｄは、メインメモリへ所定の電圧を出力する。

第５出力回路２０３ｅは、第４出力回路２０３ｄが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、電圧の供給先であるＣＰＵ２０５（モジュールの一例）への電圧の出力を制御する。

例えば、第５出力回路２０３ｅは、第４出力回路２０３ｄが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第５出力回路２０３ｅは、第４出力回路２０３ｄが出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第５出力回路２０３ｅは、出力電圧が所定の電圧以上になった場合、第６出力回路２０３ｆおよび解析回路２０４のそれぞれに、パワーグッド信号を出力する。そして、第５出力回路２０３ｅは、ＣＰＵ２０５へ所定の電圧を出力する。

第６出力回路２０３ｆは、第５出力回路２０３ｅが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号に基づいて、マザーボード２０１（モジュールの一例）の起動を制御する。

例えば、第６出力回路２０３ｆは、第５出力回路２０３ｅが出力するパワーグッド信号および電源制御コントローラ２０２が出力する出力指示信号の少なくとも一方を受ける前には停止状態である。第６出力回路２０３ｆは、第５出力回路２０３ｅが出力するパワーグッド信号を受け、かつ、電源制御コントローラ２０２が出力する出力指示信号を受けた場合に起動する。第６出力回路２０３ｆは、出力電圧が所定の電圧以上になった場合、解析回路２０４に、パワーグッド信号を出力する。そして、第６出力回路２０３ｆは、リセット回路（モジュールの一例）へ所定の電圧を出力する。

解析回路２０４は、図１に示すように、解析コントローラ２０４ａ（解析手段の一例、記録手段の一例）、不揮発性メモリ２０４ｂ、およびデバッグポート２０４ｃを備える。

解析コントローラ２０４ａは、レジスタ２０４ａ１を備える。レジスタ２０４ａ１は、解析コントローラ２０４ａが演算に使用するデータや演算結果などを保持する。解析コントローラ２０４ａは、電源ユニット１０が出力するパワーグッド信号に基づいて、電源ユニット１０の起動の進捗状況を解析する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２が出力する通知信号および出力回路２０３が出力するパワーグッド信号に基づいて、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆそれぞれの起動の進捗状況を解析する。

例えば、解析コントローラ２０４ａは、電源ユニット１０からパワーグッド信号を受けた場合に、電源ユニット１０が起動したと判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第１出力回路２０３ａについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第１出力回路２０３ａからパワーグッド信号を受けた場合に、第１出力回路２０３ａが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第１出力回路２０３ａについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第１出力回路２０３ａからパワーグッド信号を受ない場合（すなわち、解析コントローラ２０４ａのタイマーがタイムアウトした場合）に、第１出力回路２０３ａが起動しない（すなわち、第１出力回路２０３ａに不具合が発生した）と判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第２出力回路２０３ｂについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第２出力回路２０３ｂからパワーグッド信号を受けた場合に、第２出力回路２０３ｂが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第２出力回路２０３ｂについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第２出力回路２０３ｂからパワーグッド信号を受ない場合に、第２出力回路２０３ｂが起動しない（すなわち、第２出力回路２０３ｂに不具合が発生した）と判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第３出力回路２０３ｃについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第３出力回路２０３ｃからパワーグッド信号を受けた場合に、第３出力回路２０３ｃが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第３出力回路２０３ｃについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第３出力回路２０３ｃからパワーグッド信号を受ない場合に、第３出力回路２０３ｃが起動しない（すなわち、第３出力回路２０３ｃに不具合が発生した）と判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第４出力回路２０３ｄについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第４出力回路２０３ｄからパワーグッド信号を受けた場合に、第４出力回路２０３ｄが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第４出力回路２０３ｄについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第４出力回路２０３ｄからパワーグッド信号を受ない場合に、第４出力回路２０３ｄが起動しない（すなわち、第４出力回路２０３ｄに不具合が発生した）と判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第５出力回路２０３ｅについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第５出力回路２０３ｅからパワーグッド信号を受けた場合に、第５出力回路２０３ｅが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第５出力回路２０３ｅについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第５出力回路２０３ｅからパワーグッド信号を受ない場合に、第５出力回路２０３ｅが起動しない（すなわち、第５出力回路２０３ｅに不具合が発生した）と判定する。

また、例えば、解析コントローラ２０４ａは、電源制御コントローラ２０２から第６出力回路２０３ｆについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第６出力回路２０３ｆからパワーグッド信号を受けた場合に、第６出力回路２０３ｆが起動したと判定する。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第６出力回路２０３ｆについての通知信号を受けた場合、その通知信号を受けてから所定時間内に第６出力回路２０３ｆからパワーグッド信号を受ない場合に、第６出力回路２０３ｆが起動しない（すなわち、第６出力回路２０３ｆに不具合が発生した）と判定する。

また、解析コントローラ２０４ａは、電源ユニット１０の起動の進捗状況を解析した場合、その解析結果を、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第１出力回路２０３ａの起動の進捗状況を解析した場合には、第１出力回路２０３ａについての解析結果を、第２出力回路２０３ｂの起動の進捗状況を解析した場合には、第２出力回路２０３ｂについての解析結果を、第３出力回路２０３ｃの起動の進捗状況を解析した場合には、第３出力回路２０３ｃについての解析結果を、第４出力回路２０３ｄの起動の進捗状況を解析した場合には、第４出力回路２０３ｄについての解析結果を、第５出力回路２０３ｅの起動の進捗状況を解析した場合には、第５出力回路２０３ｅについての解析結果を、第６出力回路２０３ｆの起動の進捗状況を解析した場合には、第６出力回路２０３ｆについての解析結果を、それぞれレジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。具体的には、例えば、解析コントローラ２０４ａは、解析結果をレジスタ２０４ａ１に保持させ、レジスタ２０４ａ１の保持する解析結果を不揮発性メモリ２０４ｂにコピーすることにより、解析結果をレジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。なお、解析コントローラ２０４ａは、解析結果以外の情報をレジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する場合も同様の方法を用いるものであってもよい。

例えば、解析コントローラ２０４ａは、電源ユニット１０が起動したと判定した場合、電源ユニット１０が起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第１出力回路２０３ａが起動したと判定した場合、第１出力回路２０３ａが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第１出力回路２０３ａが起動しないと判定した場合、第１出力回路２０３ａが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第２出力回路２０３ｂが起動したと判定した場合、第２出力回路２０３ｂが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第２出力回路２０３ｂが起動しないと判定した場合、第２出力回路２０３ｂが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第３出力回路２０３ｃが起動したと判定した場合、第３出力回路２０３ｃが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第３出力回路２０３ｃが起動しないと判定した場合、第３出力回路２０３ｃが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第４出力回路２０３ｄが起動したと判定した場合、第４出力回路２０３ｄが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第４出力回路２０３ｄが起動しないと判定した場合、第４出力回路２０３ｄが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第５出力回路２０３ｅが起動したと判定した場合、第５出力回路２０３ｅが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第５出力回路２０３ｅが起動しないと判定した場合、第５出力回路２０３ｅが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

また、例えば、解析コントローラ２０４ａは、第６出力回路２０３ｆが起動したと判定した場合、第６出力回路２０３ｆが起動したことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。また、解析コントローラ２０４ａは、第６出力回路２０３ｆが起動しないと判定した場合、第６出力回路２０３ｆが起動しないことと、その判定時刻とを、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。

図２は、本開示の一実施形態による出力回路２０３の起動の成功の一例を示す図である。図２に示すように、電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆのすべてが起動したとする。この場合、解析コントローラ２０４ａは、電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆのそれぞれからパワーグッド信号を受ける。これにより、解析コントローラ２０４ａは、電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆのすべてが起動したと判定する。解析コントローラ２０４ａは、第６出力回路２０３ｆが起動したと判定した場合、ＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔＯｕｔｐｕｔＳｙｓｔｅｍ）を起動させるＢＩＯＳ指示信号をＣＰＵ２０５に出力する。

図３は、本開示の一実施形態による出力回路２０３の起動の失敗の一例を示す図である。電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆの何れかが起動に失敗したとする。具体的には、例えば、図３のＡの部分に示すように、第４出力回路２０３ｄが起動に失敗したとする。この場合、起動に失敗した回路（図３に示す例の場合、第４出力回路２０３ｄ）はパワーグッド信号を出力しない。また、起動に失敗した回路（図３に示す例の場合、第４出力回路２０３ｄ）よりも後段の回路は起動しない。そのため、解析コントローラ２０４ａは、起動に失敗した回路（図３に示す例の場合、第４出力回路２０３ｄ）についての解析結果を、レジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する。そして、解析コントローラ２０４ａは、処理を終了する。この場合、解析コントローラ２０４ａは、ＢＩＯＳ指示信号をＣＰＵ２０５に出力しない。

不揮発性メモリ２０４ｂは、解析回路２０４が行う処理に必要な種々の情報を記憶する。例えば、不揮発性メモリ２０４ｂは、解析コントローラ２０４ａが演算に使用するデータや演算結果などを記憶する。また、例えば、不揮発性メモリ２０４ｂは、電源制御コントローラ２０２が出力回路２０３に出力する出力指示信号を示す情報を記憶する。なお、電源制御コントローラ２０２は、その出力指示信号を、解析コントローラ２０４ａを介して不揮発性メモリ２０４ｂから取得する。図４は、本開示の一実施形態による不揮発性メモリ２０４ｂが記憶する情報の一例を示す図である。図４は、レジスタ２０４ａ１が保持する値をコピーして不揮発性メモリ２０４ｂが記憶した例を示している。図４に示す例では、不揮発性メモリ２０４ｂは、メモリアドレス０ｘ００番地から２バイトのデータを記憶している。

デバッグポート２０４ｃは、第６出力回路２０３ｆが起動しないまたは起動に失敗することにより、ＢＩＯＳが起動しない場合に、不揮発性メモリ２０４ｂが記憶する解析結果を読み出すために使用されるポートである。

ＣＰＵ２０５は、ＢＩＯＳ指示信号やＯＳ上のアプリケーションプログラムに応じた処理を実行する。例えば、ＣＰＵ２０５は、解析回路２０４が出力するＢＩＯＳ指示信号を受けた場合、ＢＩＯＳを起動させる。ＢＩＯＳが起動した場合、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される。ＰＯＳＴとは、情報処理装置２０における回路や装置のチェックや初期化などを行う処理のことである。

なお、ＣＰＵ２０５は、電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆのすべてが起動した場合、ＢＩＯＳを起動させることにより、解析コントローラ２０４ａが過去に解析した解析結果を、そのＢＩＯＳの表示画面内に表示させるものであってもよい。

また、ＣＰＵ２０５は、電源ユニット１０、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆのすべてが起動した場合、ＢＩＯＳを起動させた後、ＯＳを起動させアプリケーションプログラムを実行することにより、解析コントローラ２０４ａが過去に解析した解析結果を、アプリケーションプログラムの表示画面内に表示させるものであってもよい。

情報取得装置３０は、不揮発性メモリ２０４ｂまたはレジスタ２０４ａ１が記憶する解析結果をデバッグポート２０４ｃを介して情報処理装置２０から読み出す。情報取得装置３０により読み出した解析結果は、表示されてもよい。また、情報取得装置３０により読み出した解析結果は、さらに外部の解析装置により解析されてもよい。

次に、本開示の一実施形態による情報処理システム１が行う処理について説明する。図５は、本開示の一実施形態による情報処理システム１の処理フローの一例を示す図である。ここでは、図５～図７を参照して、情報処理システム１が行う処理について説明する。なお、電源制御コントローラ２０２は、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆの順に、電力の供給先へ必要な電圧を出力させる出力指示信号を出力するものとする。また、電源制御コントローラ２０２は、出力指示信号の出力と同時に、その出力指示信号を出力したことを示す通知信号を、解析コントローラ２０４ａに出力するものとする。

まず、情報処理システム１において、電源ユニット１０がオン状態になる（ステップＳ１）。電源ユニット１０は、出力電圧が所定の電圧以上になった場合、パワーグッド信号を情報処理装置２０に出力する。

解析コントローラ２０４ａは、電源ユニット１０が出力するパワーグッド信号に基づいて、電源ユニット１０の起動の進捗状況を解析する。具体的には、解析コントローラ２０４ａは、電源ユニット１０が起動したか否かを判定する（ステップＳ２）。解析コントローラ２０４ａは、電源ユニット１０からパワーグッド信号を受けないと判定した場合、電源ユニット１０が起動していないと判定する。また、解析コントローラ２０４ａは、電源ユニット１０からパワーグッド信号を受けたと判定した場合、電源ユニット１０が起動したと判定する。

解析コントローラ２０４ａは、電源ユニット１０が起動していないと判定した場合（ステップＳ２においてＮＯ）、ステップＳ２の処理に戻す。また、解析コントローラ２０４ａは、電源ユニット１０が起動したと判定した場合（ステップＳ２においてＹＥＳ）、第１出力回路２０３ａが起動したか否かを判定する（ステップＳ３）。

解析コントローラ２０４ａは、電源制御コントローラ２０２から第１出力回路２０３ａについての通知信号を受けてから所定時間内に第１出力回路２０３ａからパワーグッド信号を受ないと判定した場合、第１出力回路２０３ａが起動していないと判定する（ステップＳ３においてＮＯ）。そして、解析コントローラ２０４ａは、解析コントローラ２０４ａのタイマーがタイムアウトしたと判定する（ステップＳ４）。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第１出力回路２０３ａについての通知信号を受けてから所定時間内に第１出力回路２０３ａからパワーグッド信号を受けたと判定した場合、第１出力回路２０３ａが起動したと判定する（ステップＳ３においてＹＥＳ）。そして、解析コントローラ２０４ａは、第２出力回路２０３ｂが起動したか否かを判定する（ステップＳ５）。

解析コントローラ２０４ａは、電源制御コントローラ２０２から第２出力回路２０３ｂについての通知信号を受けてから所定時間内に第２出力回路２０３ｂからパワーグッド信号を受ないと判定した場合、第２出力回路２０３ｂが起動していないと判定する（ステップＳ５においてＮＯ）。そして、解析コントローラ２０４ａは、解析コントローラ２０４ａのタイマーがタイムアウトしたと判定する（ステップＳ４）。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第２出力回路２０３ｂについての通知信号を受けてから所定時間内に第２出力回路２０３ｂからパワーグッド信号を受けたと判定した場合、第２出力回路２０３ｂが起動したと判定する（ステップＳ５においてＹＥＳ）。そして、解析コントローラ２０４ａは、第３出力回路２０３ｃが起動したか否かを判定する（ステップＳ６）。

解析コントローラ２０４ａは、電源制御コントローラ２０２から第３出力回路２０３ｃについての通知信号を受けてから所定時間内に第３出力回路２０３ｃからパワーグッド信号を受ないと判定した場合、第３出力回路２０３ｃが起動していないと判定する（ステップＳ６においてＮＯ）。そして、解析コントローラ２０４ａは、解析コントローラ２０４ａのタイマーがタイムアウトしたと判定する（ステップＳ４）。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第３出力回路２０３ｃについての通知信号を受けてから所定時間内に第３出力回路２０３ｃからパワーグッド信号を受けたと判定した場合、第３出力回路２０３ｃが起動したと判定する（ステップＳ６においてＹＥＳ）。そして、解析コントローラ２０４ａは、第４出力回路２０３ｄが起動したか否かを判定する（ステップＳ７）。

解析コントローラ２０４ａは、電源制御コントローラ２０２から第４出力回路２０３ｄについての通知信号を受けてから所定時間内に第４出力回路２０３ｄからパワーグッド信号を受ないと判定した場合、第４出力回路２０３ｄが起動していないと判定する（ステップＳ７においてＮＯ）。そして、解析コントローラ２０４ａは、解析コントローラ２０４ａのタイマーがタイムアウトしたと判定する（ステップＳ４）。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第４出力回路２０３ｄについての通知信号を受けてから所定時間内に第４出力回路２０３ｄからパワーグッド信号を受けたと判定した場合、第４出力回路２０３ｄが起動したと判定する（ステップＳ７においてＹＥＳ）。そして、解析コントローラ２０４ａは、第５出力回路２０３ｅが起動したか否かを判定する（ステップＳ８）。

解析コントローラ２０４ａは、電源制御コントローラ２０２から第５出力回路２０３ｅについての通知信号を受けてから所定時間内に第５出力回路２０３ｅからパワーグッド信号を受ないと判定した場合、第４出力回路２０３ｄが起動していないと判定する（ステップＳ８においてＮＯ）。そして、解析コントローラ２０４ａは、解析コントローラ２０４ａのタイマーがタイムアウトしたと判定する（ステップＳ４）。また、解析コントローラ２０４ａは、電源制御コントローラ２０２から第５出力回路２０３ｅについての通知信号を受けてから所定時間内に第５出力回路２０３ｅからパワーグッド信号を受けたと判定した場合、第４出力回路２０３ｄが起動したと判定する（ステップＳ８においてＹＥＳ）。そして、解析コントローラ２０４ａは、第６出力回路２０３ｆが起動したか否かを判定する（ステップＳ９）。そして、解析コントローラ２０４ａは、処理を終了する。

また、解析コントローラ２０４ａは、ステップＳ４の処理を行った場合、電源制御コントローラ２０２が対応する出力回路についての通知信号を出力済みであるか否かを判定する（ステップＳ１０）。解析コントローラ２０４ａは、対応する出力回路についての通知信号を出力済みであると判定した場合（ステップＳ１０においてＹＥＳ）、電源ユニット１０または出力回路２０３の不具合として、不具合の発生個所をレジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する（ステップＳ１１）。また、解析コントローラ２０４ａは、対応する出力回路についての通知信号を出力済みでないと判定した場合（ステップＳ１０においてＮＯ）、電源制御コントローラ２０２の不具合として、不具合の発生個所をレジスタ２０４ａ１および不揮発性メモリ２０４ｂに記録する（ステップＳ１２）。

図６は、本開示の一実施形態によるレジスタ２０４ａ１が保持するデータの一例を示す図である。図６に示すように、レジスタ２０４ａ１は、不具合の解析を可能にするデータを保持する。例えば、解析コントローラ２０４ａは、出力回路２０３の起動が停止し、所定時間以上経過すると、レジスタ２０４ａ１において起動が停止した状態を示すＥｒｒｏｒＦａｃｔｏｒレジスタｂｉｔ７に１をセットする。また、解析コントローラ２０４ａは、レジスタ２０４ａ１におけるＰｏｗｅｒＳｅｑｕｅｎｃｅＴｉｍｅＯｕｔＳｔａｔｕｓレジスタに最初にタイムアウトが発生した出力回路を記録する。図６に示す例では、ＥｒｒｏｒＦａｃｔｏｒレジスタｂｉｔ７は、０ｘ８０である。ＰｏｗｅｒＳｅｑｕｅｎｃｅＴｉｍｅＯｕｔＳｔａｔｕｓレジスタには、起動の停止が電源制御コントローラ２０２によるものである場合、０ｘ４５等（ｂｉｔ７：４は一例である）が記録され、起動の停止が第４出力回路２０３ｄによるものである場合、０ｘ５５が記録される。

以上、本開示の一実施形態による情報処理システム１について説明した。情報処理システム１の情報処理装置２０において、第１出力回路２０３ａ（出力回路の一例）、第２出力回路２０３ｂ（出力回路の一例）、第３出力回路２０３ｃ（出力回路の一例）、第４出力回路２０３ｄ（出力回路の一例）、第５出力回路２０３ｅ（出力回路の一例）、および第６出力回路２０３ｆ（出力回路の一例）は、スタンバイ電源Ａ（モジュールの一例）、スタンバイ電源Ｂ（モジュールの一例）、メイン電源（モジュールの一例）、メインメモリ（モジュールの一例）、ＣＰＵ２０５（モジュールの一例）、リセット回路（モジュールの一例）それぞれに１対１で対応し、スタンバイ電源Ａ、スタンバイ電源Ｂ、メイン電源、メインメモリ、ＣＰＵ２０５、リセット回路のそれぞれに応じた電圧を供給する。不揮発性メモリ２０４ｂは、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆを起動させる順を含む制御情報を記憶する。電源制御コントローラ２０２（制御手段の一例）は、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、制御情報に基づいて、第１出力回路２０３ａ、第２出力回路２０３ｂ、第３出力回路２０３ｃ、第４出力回路２０３ｄ、第５出力回路２０３ｅ、第６出力回路２０３ｆを起動させる。こうすることにより、情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することができる。

図７は、本開示の実施形態による情報処理装置２０の最小構成を示す図である。情報処理装置２０は、図７に示すように、複数の出力回路である第１出力回路２０３ａおよび第２出力回路２０３ｂと、不揮発性メモリ２０４ｂと、電源制御コントローラ２０２と、を備える。第１出力回路２０３ａおよび第２出力回路２０３ｂは、複数の出力回路の一例である。不揮発性メモリ２０４ｂは、不揮発性メモリの一例である。電源制御コントローラ２０２は、制御手段の一例である。

第１出力回路２０３ａおよび第２出力回路２０３ｂは、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する。不揮発性メモリ２０４ｂは、前記第１出力回路２０３ａおよび前記第２出力回路２０３ｂを起動させる順を含む制御情報を記憶する。電源制御コントローラ２０２は、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記第１出力回路２０３ａおよび前記第２出力回路２０３ｂを起動させる。

図８は、本開示の実施形態による最小構成の情報処理装置２０の処理フローの一例を示す図である。次に、本開示の実施形態による最小構成の情報処理装置２０の処理について図８を参照して説明する。

不揮発性メモリ２０４ｂは、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する第１出力回路２０３ａおよび第２出力回路２０３ｂを起動させる順を含む制御情報を記憶する（ステップＳ１０１）。電源制御コントローラ２０２は、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記第１出力回路２０３ａおよび前記第２出力回路２０３ｂを起動させる（ステップＳ１０２）。

以上、本開示の実施形態による最小構成の情報処理装置２０について説明した。この情報処理装置２０により、情報処理システムにおいて、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前の起動について、進捗状況を確認することができる。

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本開示の実施形態について説明したが、上述の情報処理システム１、情報処理装置２０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

図９は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図９に示すように、ＣＰＵ２０５、メインメモリ７、ストレージ８、インターフェース９を備える。例えば、上述の情報処理システム１、情報処理装置２０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ２０５は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ２０５は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

ストレージ８の例としては、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（ＣｏｍｐａｃｔＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

１・・・情報処理システム
５・・・コンピュータ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・電源ユニット
２０・・・情報処理装置
２０１・・・マザーボード
２０２・・・電源制御コントローラ
２０３・・・出力回路
２０３ａ・・・第１出力回路
２０３ｂ・・・第２出力回路
２０３ｃ・・・第３出力回路
２０３ｄ・・・第４出力回路
２０３ｅ・・・第５出力回路
２０３ｆ・・・第６出力回路
２０４・・・解析回路
２０５・・・ＣＰＵ

Claims

複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路と、
前記複数の出力回路を起動させる順を含む制御情報を記憶する不揮発性メモリと、
ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させる制御手段と、
を備える情報処理装置。
前記複数の出力回路の起動の進捗状況を解析する解析手段、
を備える請求項１に記載の情報処理装置。
前記解析手段が解析した解析結果を前記不揮発性メモリに記録する記録手段、
を備える請求項２に記載の情報処理装置。
前記不揮発性メモリに記録された前記解析結果を読み出すためのポート、
を備える請求項３に記載の情報処理装置。
前記ＰＯＳＴが実行される前に、前記複数の出力回路のすべてが起動した場合に、前記解析手段が過去に解析した解析結果を表示させる表示手段、
を備える請求項２から請求項４の何れか一項に記載の情報処理装置。
請求項１から請求項５の何れか一項に記載の情報処理装置と、
前記情報処理装置に電力を供給する電源ユニットと、
を備える情報処理システム。
不揮発性メモリが、複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路を起動させる順を含む制御情報を記憶することと、
制御手段が、ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させることと、
を含む情報処理方法。
複数のモジュールそれぞれに１対１で対応し、前記複数のモジュールのそれぞれに応じた電圧を供給する複数の出力回路と、前記複数の出力回路を起動させる順を含む制御情報を記憶する不揮発性メモリと、を備える情報処理装置に、
ＰＯＳＴ（Ｐｏｗｅｒ－ＯｎＳｅｌｆ－Ｔｅｓｔ）が実行される前に、前記制御情報に基づいて、前記複数の出力回路を起動させるプログラム。