JP2023122869A - メモリ制御装置、メモリ制御装置の制御方法およびプログラム - Google Patents

メモリ制御装置、メモリ制御装置の制御方法およびプログラム Download PDF

Info

Publication number
JP2023122869A
JP2023122869A JP2022026623A JP2022026623A JP2023122869A JP 2023122869 A JP2023122869 A JP 2023122869A JP 2022026623 A JP2022026623 A JP 2022026623A JP 2022026623 A JP2022026623 A JP 2022026623A JP 2023122869 A JP2023122869 A JP 2023122869A
Authority
JP
Japan
Prior art keywords
memory
command
clock signal
transfer clock
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022026623A
Other languages
English (en)
Inventor
渉 落合
Wataru Ochiai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2022026623A priority Critical patent/JP2023122869A/ja
Priority to US18/171,853 priority patent/US20230266894A1/en
Publication of JP2023122869A publication Critical patent/JP2023122869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

【課題】性能面のオーバーヘッドと電力消費面のオーバーヘッドを低減できるようにする。【解決手段】メモリ制御装置は、コマンド転送用クロック信号とデータ転送用クロック信号が独立しており、前記コマンド転送用クロック信号と前記データ転送用クロック信号との間の同期が必要なメモリにアクセスするメモリ制御装置であって、メモリアクセスの状態に応じて、前記データ転送用クロック信号の出力モードを切り替え、前記出力モードに応じて、前記データ転送用クロック信号を前記メモリに出力する出力手段を有する。【選択図】図１

Description

本開示は、メモリ制御装置、メモリ制御装置の制御方法およびプログラムに関する。
コンピュータシステムの主記憶装置として、一般的にＤＲＡＭが使用されている。コンピュータシステムの高機能化および高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能を最大限に引き出すことが求められる。
特許文献１のように、近年に策定されたＬＰＤＤＲ５では、クロック信号がコマンド転送用クロック信号とデータ転送用クロック信号に分離された。これにより、データ転送用クロック信号とコマンド転送用クロック信号の同期をとる必要があり、リードコマンドやライトコマンドに先立ってＣＡＳコマンドを発行する必要がある。また、常にデータ転送用クロック信号を出力することで、データ転送用クロック信号とコマンド転送用クロック信号の同期をとるためのＣＡＳコマンドを発行する必要がないモードもある。
特開２０２１－９６７３９号公報
データ転送用クロック信号を必要な時だけ出力するモードでは、リードコマンドやライトコマンドに先立ってＣＡＳコマンドを発行する必要があり、性能面でオーバーヘッドが発生する場合がある。また、アクセス対象のランク（Ｒａｎｋ）が切り替わる際には、先にアクセスしていたランクの同期が切れるタイミングを考慮して、後にアクセスするランクのＣＡＳコマンドを発行する必要があり、性能面でオーバーヘッドが発生する場合がある。
一方で、データ転送用クロック信号を常に出力するモードでは、データ転送がない期間であっても、データ転送用クロック信号がハイレベルとローレベルを繰り返すため、電力消費面でオーバーヘッドがある。
本開示の目的は、性能面のオーバーヘッドと電力消費面のオーバーヘッドを低減できるようにすることである。
メモリ制御装置は、コマンド転送用クロック信号とデータ転送用クロック信号が独立しており、前記コマンド転送用クロック信号と前記データ転送用クロック信号との間の同期が必要なメモリにアクセスするメモリ制御装置であって、メモリアクセスの状態に応じて、前記データ転送用クロック信号の出力モードを切り替え、前記出力モードに応じて、前記データ転送用クロック信号を前記メモリに出力する出力手段を有する。
本開示によれば、性能面のオーバーヘッドと電力消費面のオーバーヘッドを低減することができる。
メモリ制御回路の構成例を示す図である。 メモリ実効帯域とデータ転送用クロック信号出力モードの遷移図である。 メモリ制御回路の動作波形を示す図である。 データ転送用クロック信号出力モードを変更した際の動作波形図である。 データ転送用クロック信号出力モードを変更した際の動作波形図である。 コマンドとデータ転送用クロック信号とデータの波形を示す図である。 コマンドとデータ転送用クロック信号とデータの波形を示す図である。 コマンドとデータ転送用クロック信号とデータの波形を示す図である。 コマンドとデータ転送用クロック信号とデータの波形を示す図である。 メモリ制御回路の構成例を示す図である。 データ転送用クロック信号出力モードの遷移図である。
（第１の実施形態）
図１は、第１の実施形態によるメモリ制御回路１００の構成例を示す図である。メモリ制御回路１００には、メモリ９００が接続される。メモリ制御回路１００は、メモリ制御装置であり、メモリ９００に対して、メモリコマンドおよびデータ転送用クロック信号ＷＣＫを出力する。
メモリ９００は、例えば、ＬＰＤＤＲ５規格のＳＤＲＡＭである。ＬＰＤＤＲ５は、低消費電力のＳＤＲＡＭの規格である。ＬＰＤＤＲ５では、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫが分かれている。メモリ制御回路１００は、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫを同期させるためのＣＡＳコマンドを発行し、データ転送が必要な期間のみデータ転送用クロック信号ＷＣＫを動作させることで消費電力を抑制できる。メモリ９００は、複数のランクを有する。複数のランクの各々は、例えば、複数のＳＤＲＡＭモジュールを有する。
メモリ制御回路１００は、アクセス保持回路１０１と、メモリコマンド生成回路１０２と、メモリ帯域計測回路１０３と、メモリアクセス状態判定回路１０４と、ＷＣＫ生成回路１０５を有する。ＷＣＫ生成回路１０５は、データ転送用クロック信号生成回路である。
アクセス保持回路１０１は、外部から受信した複数のアクセスコマンドを保持する。メモリコマンド生成回路１０２は、アクセス保持回路１０１が保持するアクセスコマンドからメモリコマンドを生成し、メモリコマンドをメモリ９００に発行する。メモリコマンドは、リードコマンドまたはライトコマンドである。また、メモリコマンド生成回路１０２は、ＷＣＫ生成回路１０５からのデータ転送用クロック信号出力モード（ＷＣＫ出力モード）に応じて、リードコマンドまたはライトコマンドの発行に先立って、ＣＡＳコマンドを発行するか否かを判断する。ＣＡＳコマンドは、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるための同期コマンドである。
メモリ帯域計測回路１０３は、メモリコマンド生成回路１０２が発行したリードコマンドとライトコマンドの数を計測する。また、メモリ帯域計測回路１０３は、計測したコマンド数を一定期間毎にリセットする。したがって、メモリ帯域計測回路１０３は、一定期間毎に、リードコマンドとライトコマンドの数を計測する。
メモリアクセス状態判定回路１０４は、メモリ帯域計測回路１０３により計測されたコマンド数とコマンド数閾値を基に、メモリアクセス状態がビジー状態であるか否かを判定する。メモリアクセス状態判定回路１０４は、メモリ帯域計測回路１０３により計測されたコマンド数がコマンド数閾値以上である場合には、メモリアクセス状態がビジー状態であると判定する。また、メモリアクセス状態判定回路１０４は、メモリ帯域計測回路１０３により計測されたコマンド数がコマンド数閾値未満である場合には、メモリアクセス状態がノンビジー状態であると判定する。
ＷＣＫ生成回路１０５は、データ転送用クロック信号生成回路である。ＷＣＫ生成回路１０５は、メモリアクセス状態判定回路１０４により判定されたメモリアクセス状態がビジー状態である場合には、ＷＣＫ出力モードを常に出力するモードにし、データ転送用クロック信号ＷＣＫを常にメモリ９００に出力する。また、ＷＣＫ生成回路１０５は、メモリアクセス状態判定回路１０４により判定されたメモリアクセス状態がビジー状態でない場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにする。必要な時だけ出力するモードでは、ＷＣＫ生成回路１０５は、メモリコマンド生成回路１０２がリードコマンドやライトコマンドを発行したタイミングに応じて、データ転送用クロック信号ＷＣＫをメモリ９００に出力する。
図２は、本実施形態によるメモリ９００の実効帯域とＷＣＫ出力モードを時系列に示す図である。ここでは、メモリ帯域計測回路１０３は、一定期間毎に、メモリ９００の実効帯域を計測するものとする。一定期間は、例えば、０．５ｍｓである。また、ＷＣＫ出力モードの初期値は、必要な時だけ出力するモードであるものとする。また、メモリアクセス状態判定回路１０４は、メモリ帯域計測回路１０３により計測されたメモリ９００の実効帯域が実効帯域閾値以上である場合には、メモリアクセス状態がビジー状態であると判定する。実効帯域閾値は、６０％であるとする。以下、メモリ制御回路１００の制御方法を説明する。
期間Ｐ１以前では、ＷＣＫ出力モードは、必要な時だけ出力モードである。期間Ｐ１では、メモリアクセス状態判定回路１０４は、メモリ９００の実効帯域が実効帯域閾値以上であるので、メモリアクセス状態がビジー状態であると判定する。すると、ＷＣＫ生成回路１０５は、次の期間からＷＣＫ出力モードを、常に出力するモードに変更する。
期間Ｐ８では、メモリアクセス状態判定回路１０４は、メモリ９００の実効帯域が実効帯域閾値未満であるので、メモリアクセス状態がノンビジー状態であると判定する。すると、ＷＣＫ生成回路１０５は、次の期間からＷＣＫ出力モードを、必要な時だけ出力するモードに変更する。
期間Ｐ１６では、メモリアクセス状態判定回路１０４は、メモリ９００の実効帯域が実効帯域閾値以上であるので、メモリアクセス状態がビジー状態であると判定する。すると、ＷＣＫ生成回路１０５は、次の期間からＷＣＫ出力モードを、常に出力するモードに変更する。
期間Ｐ２３では、メモリアクセス状態判定回路１０４は、メモリ９００の実効帯域が実効帯域閾値未満であるので、メモリアクセス状態がノンビジー状態であると判定する。すると、ＷＣＫ生成回路１０５は、次の期間からＷＣＫ出力モードを、必要な時だけ出力するモードに変更する。
本実施形態では、このメモリ９００の実効帯域を、メモリ９００に発行されたリードコマンドとライトコマンドの数とする。メモリ９００のコマンド転送用クロック信号ＣＫの周波数が８００ＭＨｚであるとすると、０．５ｍｓの期間は、４００サイクルとなる。リードコマンドやライトコマンドは、最速で２サイクルに１個発行できるものとすると、０．５ｍｓの期間にリードコマンドやライトコマンドは、最大で２００個発行できる。つまり、０．５ｍｓの期間にリードコマンドやライトコマンドが２００個発行されたとき、メモリ９００の実効帯域は１００％となる。実効帯域閾値が６０％であるため、０．５ｍｓの期間にリードコマンドやライトコマンドが１２０個以上発行されたときは、メモリ９００の実効帯域が実効帯域閾値以上である。また、０．５ｍｓの期間に発行されたリードコマンドやライトコマンドが１２０個未満のときは、メモリ９００の実効帯域が実効帯域閾値未満である。したがって、コマンド数閾値は、１２０個である。
図３は、期間Ｐ７から期間Ｐ９を例にメモリ帯域計測回路１０３が計測するコマンド数と、メモリアクセス状態判定回路１０４が判定するメモリアクセス状態と、ＷＣＫ生成回路１０５が設定するＷＣＫ出力モードを示す。
期間Ｐ７では、メモリ帯域計測回路１０３が計測したコマンド数は１４０個である。また、期間Ｐ８では、メモリ帯域計測回路１０３が計測したコマンド数は１１０個である。また、期間Ｐ９では、メモリ帯域計測回路１０３が計測したコマンド数は１００個である。
メモリアクセス状態判定回路１０４は、期間Ｐ７で計測されたコマンド数（１４０個）がコマンド数閾値（１２０個）以上であるので、期間Ｐ８のメモリアクセス状態をビジー状態にする。また、メモリアクセス状態判定回路１０４は、期間Ｐ８で計測されたコマンド数（１１０個）がコマンド数閾値（１２０個）未満であるので、期間Ｐ９のメモリアクセス状態をノンビジー状態にする。
ＷＣＫ生成回路１０５は、メモリアクセス状態がビジー状態である場合には、ＷＣＫ出力モードを常に出力するモードにし、メモリアクセス状態がノンビジー状態である場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにする。
メモリコマンド生成回路１０２は、ＷＣＫ出力モードが必要な時だけ出力するモードから常に出力するモードに変わった際、メモリ９００の設定を変更するためのＭＲＷコマンドを発行する。このときの様子を図４に示す。メモリ９００は、例えば、ランクＲ１とランクＲ２を有する。時刻Ｔ１では、ＷＣＫ出力モードが必要な時だけ出力するモードから常に出力するモードに変更される。それに伴い、時刻Ｔ２では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１およびＲ２に対して、ＭＲＷコマンドを発行する。その後、時刻Ｔ５では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、１回目のリードコマンドＲＤ（またはライトコマンド）に先立って、ＣＡＳコマンドを発行する。ＣＡＳコマンドは、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるための同期コマンドである。時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、１回目のリードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ５から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。
また、メモリコマンド生成回路１０２は、ＷＣＫ出力モードが常に出力するモードから必要な時だけ出力するモードに変わった際、データ転送用クロック信号ＷＣＫの出力を止めるためのＣＡＳコマンドを発行する。そして、メモリコマンド生成回路１０２は、データ転送用クロック信号ＷＣＫの出力が止まった後に、メモリ９００のレジスタ設定を変更するためのＭＲＷコマンドを発行する。このときの様子を図５に示す。時刻Ｔ１では、ＷＣＫ出力モードが常に出力するモードから必要な時だけ出力するモードに変更される。それに伴い、時刻Ｔ２では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１およびＲ２に対して、データ転送用クロック信号ＷＣＫの出力を止めるためのＣＡＳコマンドを発行する。期間ｔＷＣＫＰＳＴ後に、データ転送用クロック信号ＷＣＫの出力が停止するので、時刻Ｔ５では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１およびＲ２に対して、ＭＲＷコマンドを発行する。その後、時刻Ｔ８では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤ（またはライトコマンド）に先立って、ＣＡＳコマンドを発行する。ＣＡＳコマンドは、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるための同期コマンドである。時刻Ｔ９では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ８から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。
図６から図９では、ＷＣＫ出力モード毎に、同じランクＲ１へ２つのリードコマンドＲＤを発行する場合と、異なるランクＲ１およびＲ２へ２つのリードコマンドＲＤを発行する波形の例を示す。各リードコマンドＲＤは、１６ビートのデータを伴うものとする。１６ビートのデータ転送は、コマンド転送用クロック信号ＣＫの２サイクルの期間を必要とする。そのため、リードコマンドＲＤは、コマンド転送用クロック信号ＣＫの２サイクル以上の間隔を空けて発行する必要がある。異なるランクＲ１およびＲ２へのリードコマンドは、データの衝突を避けるため、コマンド転送用クロック信号ＣＫの３サイクル以上の間隔を空けて発行する必要がある。
図６は、ＷＣＫ出力モードが必要な時だけ出力するモードであり、メモリ９００の同じランクＲ１への２つのリードコマンドＲＤを発行する間に、ＣＡＳコマンドの発行を必要とする場合の波形である。
時刻Ｔ０では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるためのＣＡＳコマンドを発行する。時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ０から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。その後、期間ｔＷＣＫＥＮＬ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１にリードコマンドＲＤを発行しようとした場合、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫの同期が必要となる。時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１にＣＡＳコマンドを発行する。時刻Ｔ７では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１にリードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ６から期間ｔＷＣＫＥＮＬ＿ＲＤ後の期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。
図７は、ＷＣＫ出力モードが常に出力するモードであり、メモリ９００の同じランクＲ１およびＲ２に２つのリードコマンドＲＤを発行する間に、ＣＡＳコマンドの発行を必要としない場合の波形である。
時刻Ｔ０では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるためのＣＡＳコマンドを発行する。時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ０から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。その後、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１にリードコマンドＲＤを発行しようとした場合、すぐにリードコマンドＲＤを発行することができる。時刻Ｔ６では、メモリコマンド生成回路１０２は、ＣＡＳコマンドを発行せず、メモリ９００のランクＲ１にリードコマンドＲＤを発行する。その後も、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
図８は、ＷＣＫ出力モードが必要な時だけ出力するモードであり、メモリ９００の異なるランクＲ１およびＲ２に２つのリードコマンドＲＤを発行する間に、ＣＡＳコマンドの発行を必要とする場合の波形である。
時刻Ｔ０では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるためのＣＡＳコマンドを発行する。時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ０から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。その後、期間ｔＷＣＫＥＮＬ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
メモリコマンド生成回路１０２は、時刻Ｔ２以降に、メモリ９００のランクＲ２にリードコマンドＲＤを発行しようとした場合、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫの同期が必要となる。メモリ９００のランクＲ１へのデータ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返し完了タイミングと、メモリ９００のランクＲ２へのデータ転送用クロック信号ＷＣＫの出力開始タイミングが衝突しないようにする必要がある。そのため、時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ２にＣＡＳコマンドを発行する。時刻Ｔ７では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ２にリードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ６から期間ｔＷＣＫＥＮＬ＿ＲＤ後の期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。
図９は、ＷＣＫ出力モードが常に出力するモードであり、メモリ９００の異なるランクＲ１およびＲ２に２つのリードコマンドＲＤを発行する間に、ＣＡＳコマンドの発行を必要としない場合の波形である。
時刻Ｔ０では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫを同期させるためのＣＡＳコマンドを発行する。時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、リードコマンドＲＤを発行する。ＣＡＳコマンドの発行時刻Ｔ０から期間ｔＷＣＫＥＮＬ＿ＲＤ後に、ＷＣＫ生成回路１０５は、メモリ９００に対して、データ転送用クロック信号ＷＣＫの出力を開始する。期間ｔＷＣＫＰＲＥ＿Ｓｔａｔｉｃでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫをローレベル（またはハイレベル）に固定する。その後、期間ｔＷＣＫＰＲＥ＿Ｔｏｇｇｌｅ＿ＲＤでは、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを開始する。その後、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
メモリコマンド生成回路１０２は、時刻Ｔ２以降に、メモリ９００のランクＲ２にリードコマンドＲＤを発行しようとした場合、データ転送用クロック信号ＷＣＫとコマンド転送用クロック信号ＣＫの同期の必要がない。そのため、時刻Ｔ４では、メモリコマンド生成回路１０２は、ＣＡＳコマンドを発行せず、メモリ９００のランクＲ２にリードコマンドＲＤを発行する。その後も、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続する。
以上のように、図７および図９のように、ＷＣＫ出力モードが常に出力するモードである場合には、メモリコマンド生成回路１０２は、２回目のリードコマンドＲＤの前にＣＡＳコマンドを発行しなくてよいので、性能面では有利であることが分かる。しかし、ＷＣＫ出力モードが常に出力するモードである場合には、ＷＣＫ生成回路１０５は、データ転送用クロック信号ＷＣＫのハイレベルとローレベルの繰り返しを継続するため、電力消費が大きくなるデメリットがあることが分かる。
本実施形態では、ＷＣＫ生成回路１０５は、メモリ９００の実効帯域が実効帯域以上である場合には、ＷＣＫ出力モードを常に出力するモードにすることで、性能面のオーバーヘッドを減らすことができる。また、ＷＣＫ生成回路１０５は、メモリ９００の実効帯域が実効帯域閾値未満である場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにすることで、電力消費面のオーバーヘッドを抑えることができる。
なお、メモリ帯域計測回路１０３がメモリ９００の実効帯域を計測する方法として、コマンド発行数を計測する例を説明したが、それに限定されるものではなく、メモリ９００の実効帯域、またはそれに類するものを計測するものであればよい。
以上のように、メモリ制御回路１００は、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫが独立しており、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫとの間の同期が必要なメモリ９００にアクセスする。
ＷＣＫ生成回路１０５は、出力部であり、メモリアクセスの状態に応じて、データ転送用クロック信号ＷＣＫのＷＣＫ出力モードを切り替え、ＷＣＫ出力モードに応じて、データ転送用クロック信号ＷＣＫをメモリ９００に出力する。
具体的には、ＷＣＫ生成回路１０５は、メモリアクセスの状態がビジー状態である場合には、ＷＣＫ出力モードを「常に出力する」モードに設定する。ＷＣＫ生成回路１０５は、「常に出力する」モードでは、メモリ９００にデータ転送用クロック信号ＷＣＫを常に出力する。
また、ＷＣＫ生成回路１０５は、メモリアクセスの状態がノンビジー状態である場合には、ＷＣＫ出力モードを「必要な時だけ出力する」モードに設定する。ＷＣＫ生成回路１０５は、「必要な時だけ出力する」モードでは、メモリ９００にデータ転送用クロック信号ＷＣＫを必要な時だけ出力する。
メモリアクセス状態判定回路１０４は、一定期間毎のメモリ９００の実効帯域が実効帯域閾値以上である場合には、メモリアクセスの状態がビジー状態である判定する。また、メモリアクセス状態判定回路１０４は、一定期間毎のメモリ９００の実効帯域が実効帯域閾値未満である場合には、メモリアクセスの状態がノンビジー状態であると判定する。
メモリコマンド生成回路１０２は、発行部であり、メモリ９００に対して、リードコマンド、ライトコマンド、またはＣＡＳコマンドを発行することができる。ＣＡＳコマンドは、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫとを同期させるための同期コマンドである。
メモリ帯域計測回路１０３は、メモリコマンド生成回路１０２が発行する一定期間毎のリードコマンドとライトコマンドの合計数を計測する。メモリアクセス状態判定回路１０４は、メモリコマンド生成回路１０２が発行する一定期間毎のリードコマンドとライトコマンドの合計数がコマンド数閾値以上である場合には、メモリアクセスの状態がビジー状態である判定する。また、メモリアクセス状態判定回路１０４は、メモリコマンド生成回路１０２が発行する一定期間毎のリードコマンドとライトコマンドの合計数がコマンド数閾値未満である場合には、メモリアクセスの状態がノンビジー状態であると判定する。
図６と図８は、ＷＣＫ出力モードが「必要な時だけ出力する」モードである場合を示す。図６と図８では、メモリコマンド生成回路１０２は、前回のリードコマンドまたはライトコマンドの発行と今回のリードコマンドまたはライトコマンドの発行との間に、ＣＡＳコマンドを発行する。ＣＡＳコマンドは、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫとを同期させるための同期コマンドである。
図６において、時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、前回のリードコマンドまたはライトコマンドを発行する。時刻Ｔ７では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、今回のリードコマンドまたはライトコマンドを発行する。時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、上記のＣＡＳコマンドを発行する。
図８において、時刻Ｔ１では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ１に対して、前回のリードコマンドまたはライトコマンドを発行する。時刻Ｔ７では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ２に対して、今回のリードコマンドまたはライトコマンドを発行する。ランクＲ２は、ランクＲ１とは異なるランクである。時刻Ｔ６では、メモリコマンド生成回路１０２は、メモリ９００のランクＲ２に対して、上記のＣＡＳコマンドを発行する。
図７と図９は、ＷＣＫ出力モードが「常に出力する」モードである場合を示す。図７と図９では、メモリコマンド生成回路１０２は、前回のリードコマンドまたはライトコマンドの発行と今回のリードコマンドまたはライトコマンドの発行との間に、ＣＡＳコマンドを発行しない。
以上、本実施形態によれば、メモリ制御回路１００は、メモリアクセスが頻繁に行われている場合には、データ転送用クロック信号ＷＣＫを常に出力するモードにすることで、性能面のオーバーヘッドを減らすことができる。また、メモリ制御回路１００は、メモリアクセスが頻繁に行われていない場合には、データ転送用クロック信号ＷＣＫを必要な時だけ出力するモードにすることで、電力消費面のオーバーヘッドを抑えることができる。
（第２の実施形態）
図１０は、第２の実施形態によるメモリ制御回路１００の構成例を示す図である。図１０のメモリ制御回路１００は、図１のメモリ制御回路１００に対して、メモリ帯域計測回路１０３とメモリアクセス状態判定回路１０４を削除し、メモリアクセス状態判定回路２０４を追加したものである。以下、第２の実施形態が第１の実施形態と異なる点を説明する。図１０のアクセス保持回路１０１とメモリコマンド生成回路１０２とＷＣＫ生成回路１０５は、図１のものと同じであるため、説明を省略する。メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンドの数とアクセスコマンド数閾値を基に、メモリアクセス状態がビジー状態であるか否かを判定し、メモリアクセス状態をＷＣＫ生成回路１０５に出力する。メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンドの数がアクセスコマンド数閾値以上である場合には、メモリアクセス状態がビジー状態であると判定する。また、メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンドの数がアクセスコマンド数閾値未満である場合には、メモリアクセス状態がノンビジー状態であると判定する。
図１１は、アクセス保持回路１０１が保持するアクセスコマンド数と、メモリアクセス状態判定回路２０４が判定するメモリアクセス状態と、ＷＣＫ生成回路１０５が設定するＷＣＫ出力モードを示す。ここでは、アクセスコマンド数閾値は５であるとして説明する。
アクセス保持回路１０１は、外部から受信したアクセスコマンドを保持する。アクセス保持回路１０１が保持するアクセスコマンド数は、時間経過とともに増加する。メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンド数がアクセスコマンド数閾値（例えば５）未満である場合には、メモリアクセス状態がノンビジー状態であると判定する。ＷＣＫ生成回路１０５は、メモリアクセス状態がノンビジー状態である場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにする。
メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンド数がアクセスコマンド数閾値（例えば５）以上である場合には、メモリアクセス状態がビジー状態であると判定する。ＷＣＫ生成回路１０５は、メモリアクセス状態がビジー状態である場合には、ＷＣＫ出力モードを常に出力するモードにする。
メモリコマンド生成回路１０２は、アクセス保持回路１０１が保持するアクセスコマンドを基に、メモリコマンドを生成する。すると、アクセス保持回路１０１が保持するアクセスコマンド数が減少する。アクセスコマンド数は、時間経過とともに減少する。
メモリアクセス状態判定回路２０４は、アクセス保持回路１０１が保持するアクセスコマンド数がアクセスコマンド数閾値（例えば５）未満である場合には、メモリアクセス状態がノンビジー状態であると判定する。ＷＣＫ生成回路１０５は、メモリアクセス状態がノンビジー状態である場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにする。
本実施形態のように、ＷＣＫ生成回路１０５は、アクセス保持回路１０１が保持するアクセスコマンド数がアクセスコマンド数閾値以上である場合には、ＷＣＫ出力モードを常に出力するモードにすることで、性能面のオーバーヘッドを減らすことができる。また、ＷＣＫ生成回路１０５は、アクセス保持回路１０１が保持するアクセスコマンド数がアクセスコマンド数閾値未満である場合には、ＷＣＫ出力モードを必要な時だけ出力するモードにすることで、電力消費面のオーバーヘッドを抑えることができる。
以上のように、メモリ９００は、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫが独立しており、コマンド転送用クロック信号ＣＫとデータ転送用クロック信号ＷＣＫとの間の同期が必要である。メモリ制御回路１００は、そのようなメモリ９００に対してアクセスすることができる。
アクセス保持回路１０１は、保持部であり、外部から受信したアクセスコマンドを保持する。メモリコマンド生成回路１０２は、アクセス保持回路１０１に保持されているアクセスコマンドを基に、メモリ９００にリードコマンドまたはライトコマンドを発行する。
メモリアクセス状態判定回路２０４は、アクセス保持回路１０１に保持されているアクセスコマンドの数がアクセスコマンド数閾値以上である場合には、メモリアクセスの状態がビジー状態である判定する。また、メモリアクセス状態判定回路２０４は、アクセス保持回路１０１に保持されているアクセスコマンドの数がアクセスコマンド数閾値未満である場合には、メモリアクセスの状態がノンビジー状態であると判定する。
以上、本実施形態によれば、メモリ制御回路１００は、メモリアクセスが頻繁に行われている場合には、データ転送用クロック信号ＷＣＫを常に出力するモードにすることで、性能面のオーバーヘッドを減らすことができる。また、メモリ制御回路１００は、メモリアクセスが頻繁に行われていない場合には、データ転送用クロック信号ＷＣＫを必要な時だけ出力するモードにすることで、電力消費面のオーバーヘッドを抑えることができる。
（その他の実施形態）
本開示は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、上述の実施形態は、何れも本開示を実施するにあたっての具体例を示したものに過ぎず、これらによって本開示の技術的範囲が限定的に解釈されない。すなわち、本開示はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１００：メモリ制御回路、１０１：アクセス保持回路、１０２：メモリコマンド生成回路、１０３：メモリ帯域計測回路、１０４：メモリアクセス状態判定回路、１０５：ＷＣＫ生成回路、２０４：メモリアクセス状態判定回路、９００：メモリ

Claims (14)

  1. コマンド転送用クロック信号とデータ転送用クロック信号が独立しており、前記コマンド転送用クロック信号と前記データ転送用クロック信号との間の同期が必要なメモリにアクセスするメモリ制御装置であって、
    メモリアクセスの状態に応じて、前記データ転送用クロック信号の出力モードを切り替え、前記出力モードに応じて、前記データ転送用クロック信号を前記メモリに出力する出力手段を有することを特徴とするメモリ制御装置。
  2. 前記出力手段は、
    前記メモリアクセスの状態がビジー状態である場合には、第１の出力モードを設定し、前記第１の出力モードでは、前記メモリに前記データ転送用クロック信号を常に出力し、
    前記メモリアクセスの状態がノンビジー状態である場合には、第２の出力モードを設定し、前記第２の出力モードでは、前記メモリに前記データ転送用クロック信号を必要な時だけ出力することを特徴とする請求項１に記載のメモリ制御装置。
  3. 前記メモリアクセスの状態は、一定期間毎の前記メモリの実効帯域が第１の閾値以上である場合にはビジー状態であり、一定期間毎の前記メモリの実効帯域が第１の閾値未満である場合にはノンビジー状態であることを特徴とする請求項１または２に記載のメモリ制御装置。
  4. 前記メモリにリードコマンドまたはライトコマンドを発行する発行手段をさらに有することを特徴とする請求項１～３のいずれか１項に記載のメモリ制御装置。
  5. 前記メモリアクセスの状態は、前記発行手段が発行する一定期間毎のリードコマンドとライトコマンドの合計数が第２の閾値以上である場合にはビジー状態であり、前記発行手段が発行する一定期間毎のリードコマンドとライトコマンドの合計数が第２の閾値未満である場合にはノンビジー状態であることを特徴とする請求項４に記載のメモリ制御装置。
  6. 受信したアクセスコマンドを保持する保持手段をさらに有することを特徴とする請求項１～３のいずれか１項に記載のメモリ制御装置。
  7. 前記保持手段に保持されているアクセスコマンドを基に、前記メモリにリードコマンドまたはライトコマンドを発行する発行手段をさらに有することを特徴とする請求項６に記載のメモリ制御装置。
  8. 前記メモリアクセスの状態は、前記保持手段に保持されているアクセスコマンドの数が第３の閾値以上である場合にはビジー状態であり、前記保持手段に保持されているアクセスコマンドの数が第３の閾値未満である場合にはノンビジー状態であることを特徴とする請求項６または７に記載のメモリ制御装置。
  9. 前記発行手段は、前記メモリに対して、前記コマンド転送用クロック信号と前記データ転送用クロック信号とを同期させるための同期コマンドを発行することを特徴とする請求項４、５および７のいずれか１項に記載のメモリ制御装置。
  10. 前記出力手段は、
    前記メモリアクセスの状態がビジー状態である場合には、第１の出力モードを設定し、前記第１の出力モードでは、前記メモリに前記データ転送用クロック信号を常に出力し、
    前記メモリアクセスの状態がノンビジー状態である場合には、第２の出力モードを設定し、前記第２の出力モードでは、前記メモリに前記データ転送用クロック信号を必要な時だけ出力し、
    前記発行手段は、
    前記第１の出力モードでは、前回のリードコマンドまたはライトコマンドの発行と今回のリードコマンドまたはライトコマンドの発行との間に、前記コマンド転送用クロック信号と前記データ転送用クロック信号とを同期させるための同期コマンドを発行せず、
    前記第２の出力モードでは、前回のリードコマンドまたはライトコマンドの発行と今回のリードコマンドまたはライトコマンドの発行との間に、前記コマンド転送用クロック信号と前記データ転送用クロック信号とを同期させるための同期コマンドを発行することを特徴とする請求項９に記載のメモリ制御装置。
  11. 前記発行手段は、前記第２の出力モードでは、前記メモリの第１のランクに対して、前記前回のリードコマンドまたはライトコマンドを発行し、前記メモリの前記第１のランクに対して、前記今回のリードコマンドまたはライトコマンドを発行し、前記メモリの前記第１のランクに対して、前記同期コマンドを発行することを特徴とする請求項１０に記載のメモリ制御装置。
  12. 前記発行手段は、前記第２の出力モードでは、前記メモリの第１のランクに対して、前記前回のリードコマンドまたはライトコマンドを発行し、前記メモリの前記第１のランクとは異なる第２のランクに対して、前記今回のリードコマンドまたはライトコマンドを発行し、前記メモリの前記第２のランクに対して、前記同期コマンドを発行することを特徴とする請求項１０に記載のメモリ制御装置。
  13. コマンド転送用クロック信号とデータ転送用クロック信号が独立しており、前記コマンド転送用クロック信号と前記データ転送用クロック信号との間の同期が必要なメモリにアクセスするメモリ制御装置の制御方法であって、
    メモリアクセスの状態に応じて、前記データ転送用クロック信号の出力モードを切り替え、前記出力モードに応じて、前記データ転送用クロック信号を前記メモリに出力する出力ステップを有することを特徴とするメモリ制御装置の制御方法。
  14. コンピュータを、請求項１～１２のいずれか１項に記載されたメモリ制御装置の各手段として機能させるためのプログラム。
JP2022026623A 2022-02-24 2022-02-24 メモリ制御装置、メモリ制御装置の制御方法およびプログラム Pending JP2023122869A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022026623A JP2023122869A (ja) 2022-02-24 2022-02-24 メモリ制御装置、メモリ制御装置の制御方法およびプログラム
US18/171,853 US20230266894A1 (en) 2022-02-24 2023-02-21 Memory control apparatus, method for controlling memory control apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022026623A JP2023122869A (ja) 2022-02-24 2022-02-24 メモリ制御装置、メモリ制御装置の制御方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2023122869A true JP2023122869A (ja) 2023-09-05

Family

ID=87574014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022026623A Pending JP2023122869A (ja) 2022-02-24 2022-02-24 メモリ制御装置、メモリ制御装置の制御方法およびプログラム

Country Status (2)

Country Link
US (1) US20230266894A1 (ja)
JP (1) JP2023122869A (ja)

Also Published As

Publication number Publication date
US20230266894A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US8661180B2 (en) Memory controlling device and memory controlling method
KR20010100919A (ko) 자동 프리차지 기능을 갖는 메모리 회로 및 자동 내부명령 기능을 갖는 집적 회로 장치
US10665286B2 (en) Pseudo static random access memory and control method thereof
JP4459495B2 (ja) 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
KR20150025887A (ko) 스트로브 신호 생성 장치 및 이를 이용하는 메모리 장치
JP2009237678A (ja) メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
JP2007048022A (ja) 非同期バスインタフェース及びその処理方法
JP2010146252A (ja) Ｄｄｒメモリコントローラ
WO2019141050A1 (zh) 一种刷新处理方法、装置、系统及内存控制器
JP2023122869A (ja) メモリ制御装置、メモリ制御装置の制御方法およびプログラム
JP6751460B1 (ja) 疑似スタティックランダムアクセスメモリ及びそのデータ書き込み方法
US8375238B2 (en) Memory system
KR20120020319A (ko) 시프트 회로
CN111723027B (zh) 一种基于电力边缘网关的动态存储缓冲区读取控制方法
JP2007087467A (ja) データ転送動作終了検知回路及びこれを備える半導体記憶装置
KR100222158B1 (ko) 버스 제어 장치 및 정보 처리 장치
JP5188119B2 (ja) メモリコントローラ
JP4696003B2 (ja) データ転送回路
JP7373034B1 (ja) 擬似スタティックランダムアクセスメモリ
JP4377567B2 (ja) 半導体記憶装置と、記憶装置にバーストモードをセットする装置及び方法
US11289148B2 (en) Memory control apparatus and control method therefor
US20240053898A1 (en) Hign-bandwidth ddr dimm, memory system, and operation method thereof
JP2012203767A (ja) Ｄｒａｍ型メモリシステムおよびメモリ管理制御方法
JP4335784B2 (ja) スキャナ画像データ転送装置および方法
KR102465162B1 (ko) 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 동작 방법