JP2023117735A - データ転送装置およびデータ転送方法 - Google Patents

Abstract

【課題】転送対象のデータを分割して転送する際に転送対象のデータの一部が欠損した場合であってもデータ転送の中断を防ぐ。
【解決手段】送信側装置３から受信側装置４へ転送対象のデータＤを分割してバースト転送するデータ転送装置１は、記憶装置11と制御装置12とを備える。制御装置12は、入力された１つの転送対象のデータＤが記憶装置11に記憶されるように記憶装置11を制御する。制御装置12は、１つの転送対象のデータＤの最後を検知するまでは、データＤを分割数ｎで分割した場合の分割データのデータ長である設定バースト長b0でデータ転送が行われるように記憶装置11を制御し、データＤの最後を検知した場合に、当該データＤのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整し、調整されたバースト長b1,b2,…でデータ転送が行われるように記憶装置11を制御する。
【選択図】図１

Description

本発明は、データ転送装置およびデータ転送方法に関する。

半導体装置におけるデータ転送の高速化あるいは高効率化に関する種々の技術が開示されている。例えば、特許文献１では、動作速度が互いに異なる送信側装置と受信側装置との間で、記憶部をバッファとして用いてデータをバースト転送するデータ転送装置が開示されている。このデータ転送装置は、記憶部と、制御部とを備えており、制御部は、送信側装置から入力されるデータを記憶部に記憶させ蓄積させるとともに、当該データが複数のデータに分割されて受信側装置に送信されるように、データの書込みおよび読出しを制御する。

上記のデータ転送装置によれば、転送対象のデータを複数に分割して受信側装置に送信するので、転送対象のデータのすべてが記憶部に書き込まれるのを待たずに、記憶部からデータの受信側装置への送信を開始することができ、データ転送の高速化が可能になる。

特開２００８－２８７４９０号公報

しかしながら、上記のデータ転送装置では、転送対象のデータを記憶部に記憶させる際に、何らかの障害によりデータの一部が欠損すると、制御部は、決められたデータ長のデータが記憶されていないため、データの到来を待ち続けることになる。その結果、例えば、データ転送が中断したり、正常なデータ転送動作へ復帰させるまでに時間を要したりする。このようにデータ転送が正常に行われない期間が生じると、その期間に転送されるべきデータが転送されず、重要な情報を見逃してしまう可能性がある。

このような事情により、転送対象のデータを複数に分割して転送する場合において、データの一部が欠損したとしてもデータ転送の中断を防ぐことができる技術の提供が望まれている。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

代表的な実施の形態によるデータ転送装置は、送信側装置から受信側装置へ転送対象のデータを分割してバースト転送するデータ転送装置であって、記憶装置と、制御装置と、を備え、前記制御装置は、入力された１つの転送対象のデータが前記記憶装置に記憶されるように前記記憶装置を制御する記憶処理と、前記１つの転送対象のデータの最後を検知するまでは、前記１つの転送対象のデータを第１の分割数で分割した場合の分割データのデータ長である設定バースト長でデータ転送が行われるように前記記憶装置を制御する第１の転送処理と、前記１つの転送対象のデータの最後を検知した場合に、前記１つの転送対象のデータのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整し、調整されたバースト長でデータ転送が行われるように前記記憶装置を制御する第２の転送処理と、を実行する、データ転送装置である。

代表的な実施の形態によれば、転送対象のデータを複数に分割して転送する場合において、一部のデータが欠損したとしてもデータ転送の中断を防ぐことができる。

実施形態１に係るデータ転送装置の構成を概略的に示す図である。 単位データが欠損した場合のデータ転送に及ぶ影響を説明するための図である。 実施形態１に係るリードコントローラＡの処理を示すフローチャートである。 実施形態１に係るデータ転送装置の処理をより詳細に説明するための図である。 バースト長の第１の算出方法を表すフローチャートである。 バースト長の第２の算出方法を表すフローチャートである。 バースト転送の第１のタイミングチャートである。 バースト転送の第２のタイミングチャートである。

以下、実施形態について説明する。なお、各実施形態は、本発明を実現するための一例であり、本発明の技術範囲を限定するものではない。

また、以下の各実施形態において、同一の機能を有する構成要素には同一の符号を付し、その繰り返しの説明は、特に必要な場合を除き省略する。

本発明の実施形態に係るデータ転送装置は、送信側装置から受信側装置へ転送対象のデータを分割してバースト転送するデータ転送装置であって、記憶装置と、制御装置と、を有している。制御装置は、次に掲げる記憶処理、第１の転送処理、および第２の転送処理を実行する。

記憶処理は、入力された１つの転送対象のデータが記憶装置に記憶されるように記憶装置を制御する処理である。

第１の転送処理は、１つの転送対象のデータの一部が欠損していることを検知するまでは、１つの転送対象のデータを第１の分割数で分割した場合の分割データのデータ長である設定バースト長でデータ転送が行われるように記憶装置を制御する処理である。

第２の転送処理は、１つの転送対象のデータの一部が欠損していることを検知した場合に、当該一部が欠損した１つの転送対象のデータのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整し、調整されたバースト長でデータ転送が行われるように記憶装置を制御する処理である。

また、本実施形態に係るデータ転送装置は、送信側装置から、１つの転送対象のデータを構成する単位データと当該単位データが最後の単位データであるか否かを表すデータエンド信号とが、単位データごとに入力される。

上記記憶処理は、１つの転送対象のデータを構成する複数の単位データの各々について、単位データと当該単位データが最後の単位データであるか否かを示すエンドフラグとが対応付けられて記憶されるように記憶装置を制御する処理である。

上記第１の転送処理は、記憶装置に記憶されておりエンドフラグを参照することにより特定される未送信の単位データの数が、設定バースト長以上である場合には、当該未送信の単位データが設定バースト長で受信側装置に送信されるように記憶装置を制御する処理である。

上記第２の転送処理は、未送信の単位データの数が設定バースト長未満であり、かつ、エンドフラグが検出された場合には、当該数の未送信の単位データが受信側装置に送信されるようにバースト長を調整し、当該未送信の単位データが調整されたバースト長で受信側装置に送信されるように記憶装置を制御する処理である。

なお、本発明の実施形態に係るデータ転送装置は、例えば、ＡＸＩ（Advanced eXtensible Interface）バス・プロトコルに準じて設計されたものを考えることができる。

（実施形態１）
実施形態１に係るデータ転送装置について説明する。

〈実施形態１に係るデータ転送装置の概要〉
実施形態１に係るデータ転送装置は、送信側装置から受信側装置へ転送対象のデータを分割してバースト転送する。転送対象のデータを分割することで、転送対象のデータがすべて受信されるのを待つことなく、データの転送を開始することができ、転送に要する時間を短くすることができる。

転送対象のデータは、それぞれ、複数の単位データにより構成される。本実施例において、単位データは、データを送受信する上での最小サイズのデータを意味しており、例えば、１ワード分のデータである。

実施形態１に係るデータ転送装置は、送信側装置から受信した複数の単位データを順次自身の記憶装置に書き込む。データ転送装置は、バースト転送動作中、何らかの原因で自身の記憶装置に書き込まれなかった単位データの存在、すなわち単位データの欠損を検知する機能を有する。データ転送装置は、単位データの欠損を検知すると、記憶装置に書き込まれ、かつ、受信側装置に未送信である単位データの数と、転送しようとする単位データの数であるバースト長とがずれて転送動作が中断してしまわないように、実際に用いるバースト長を調整する。

〈実施形態１に係るデータ転送装置の構成〉
実施形態１に係るデータ転送装置の構成について説明する。

図１は、実施形態１に係るデータ転送装置の構成を概略的に示す図である。図１に示すように、実施形態１に係るデータ転送装置１は、ＦＩＦＯ（First In First Out）記憶装置１１と、制御装置１２とを有している。

ＦＩＦＯ記憶装置１１は、入力されるデータを入力された順に出力する記憶装置、すなわち、先入れ先出しの記憶装置である。ＦＩＦＯ記憶装置１１は、制御装置１２からの制御を受けて、送信側装置３から送信され入力された転送対象のデータＤ１，Ｄ２，…を記憶する。ＦＩＦＯ記憶装置１１は、例えば、半導体集積回路、プログラマブル論理回路等により実現される。

制御装置１２は、転送対象のデータＤ１，Ｄ２，…が、送信側装置３からＦＩＦＯ記憶装置１１を介して受信側装置４へバースト転送されるように、ＦＩＦＯ記憶装置１１を制御したり、転送に係る信号を受信側装置４に送信したりする。

具体的には、制御装置１２は、送信側装置３から、単位データｄを送信したことを知らせるデータイネーブル信号ＥＮを受信すると、送信側装置３から入力された単位データｄがＦＩＦＯ記憶装置１１に書き込まれるように記憶装置１１を制御する。また、制御装置１２は、記憶装置１１に記憶され、かつ、受信側装置４に未送信である単位データｄの中から、決められたバースト長ｂ分の単位データｄが読み出されるように、記憶装置１１を制御する。また、制御装置１２は、上記の読み出された単位データｄが受信側装置４にて受信されるように、送信するデータのデータ長、送信するタイミングなどを表す信号を受信側装置４に送信する。

制御装置１２は、このような制御を繰り返し行うことにより、転送対象のデータＤを分割して受信側装置４へ転送する。なお、制御装置１２は、例えば、半導体集積回路、プログラマブル集積回路等により実現される。

送信側装置３は、転送対象のデータＤを構成する個々の単位データｄを、順次、データ転送装置１に送信する。送信側装置３は、単位データｄを送信する際に、データイネーブル信号ＥＮをデータ転送装置１に送信する。また、送信側装置３は、その単位データｄが、転送対象のデータＤを構成する単位データのうち最後の単位データｄである場合に、最後の単位データｄであることを示すデータエンド信号ＤＥをデータ転送装置１に送信する。データ転送装置１は、このデータエンド信号ＤＥを受信することにより、受信するデータの区切りを検知し、個々のデータを区別することができる。

送信側装置３は、クロック周波数ＣＬＫＡで動作する。本実施例では、送信側装置３は、不図示のクロック生成器を有しており、このクロック生成器から出力されるクロック信号を基に動作する。送信側装置３は、自身のクロック信号をデータ転送装置１に送信する。データ転送装置１は、このクロック信号を受信し、受信したクロック信号に基づき、送信側装置３による単位データの送信に同期して、送信側装置３から入力された単位データをＦＩＦＯ記憶装置１１に書き込む動作を行う。

送信側装置３は、例えば、イメージセンサを含む撮像装置であり、イメージセンサの出力に基づく画像データであるフレームデータを転送対象のデータＤとして、連続的に送信する。

受信側装置４は、データ転送装置１から受信したデータを記憶させる記憶装置を有している。受信側装置４は、転送対象のデータＤを、順次、データ転送装置１から受信し、受信したデータを記憶装置に記憶させる。

受信側装置４は、クロック周波数ＣＬＫＢで動作する。本実施例では、受信側装置４は、送信側装置３のクロック生成器とは異なる不図示のクロック生成器からクロック信号を受信し、受信したクロック信号を基に動作する。データ転送装置１もこのクロック生成器からのクロック信号を受信し、受信したクロック信号を基に、ＦＩＦＯ記憶装置１１に記憶されている単位データｄを受信側装置４に送信する動作を行う。

受信側装置４は、例えば、記憶装置として半導体メモリを有するＲＡＭ（Random Access Memory）である。

なお、クロック信号の生成、送受信、および同期の方法については、種々の方法を考えることができ、上記実施例に限定されない。ただし、データ転送装置１は、送信側装置３のクロック周波数ＣＬＫＡと、受信側装置４のクロック周波数ＣＬＫＢとを特定できるように構成される。

〈データを分割してバースト転送する際の課題とその対応〉
送信側装置３から送信された単位データｄは、通常であれば、順次、ＦＩＦＯ記憶装置１１に書き込まれる。しかしながら、送信側装置３から送信された単位データｄは、ごくまれに何らかの原因により、データ転送装置１で受信されず、ＦＩＦＯ記憶装置１１に書き込まれないことがある。つまり、送信側装置３から送信された単位データｄが欠損してしまうことがある。

単位データｄが欠損すると、記憶装置１１に記憶されている未送信の単位データｄの数ｕと、記憶装置１１から読み出して送信しようとする単位データｄの数とが合わなくなる。つまり、はじめに設定されたバースト長ｂである設定バースト長ｂ０で単位データｄを読み出していくと、転送対象であるデータＤの最後の方で、未送信の単位データｄの数が足りない状況になる。このような状況になると、例えば、制御装置１２は、単位データｄの入力を一定時間待った後、転送動作をリセットして、その後に入力された転送対象のデータＤから再び転送動作を開始する。つまり、転送動作が中断している間に送信側装置３から受信した転送対象のデータＤは、受信側装置４に正しく転送されない。

そこで、制御装置１２は、転送対象である１つのデータＤ、設定バースト長ｂ０より小さくなるように一時的に調整する。具体的には、例えば、実際に用いるバースト長ｂを、未送信の単位データｄの数ｕと同じになるように調整する。また例えば、実際に用いるバースト長ｂを、設定バースト長ｂ０より小さいバースト長ｂの組合せとなるように調整する。このバースト長ｂの組合せは、バースト長ｂの総和が、未送信の単位データの数ｕと同じになるように求める。

図２は、単位データが欠損した場合のデータ転送に及ぶ影響を説明するための図である。図２において、横軸は、時間ｔを示している。図２の上段は、送信側装置３からデータ転送装置１に順次入力されるデータの例を示している。図２の例では、データＦ１，Ｆ２，…，Ｆ６，…がデータ転送装置１に順次入力される様子を表している。また、データＦ３を構成する複数の単位データｄのうち単位データｄ１が、データ転送装置１に入力されず欠損したことを表している。

図２の中段は、データ転送装置１から受信側装置４に順次出力されるデータの例を示している。この例は、従来のデータ転送装置の場合の例である。データＦ１，Ｆ２は、正確に出力されているが、データＦ３については、欠損した単位データｄ１の存在により、最後の単位データｄ２の書込みが検知されず、転送しようとする単位データｄが足りなくなっている状態を表している。この場合、設定バースト長ｂ０での転送ができなくなり、転送動作が一時的に中断する。その影響で、転送動作のリセット等に時間を要する期間Ｒ１では、送信側装置３から送信されたデータＦ４，Ｆ５が転送されず、復旧後、データＦ６から転送が再開される。

図２の下段は、データ転送装置１から受信側装置４に順次出力されるデータの他の例を示している。この例は、本実施形態によるデータ転送装置１の場合の例である。データＦ３の欠損した単位データｄ１の存在により、最後の単位データｄ２の書込みが検知されず、転送しようとする単位データｄが足りなくなることは、従来の場合と同じである。

一方、本実施形態によるデータ転送装置１は、受信側装置４へ未だ送信していない未送信の単位データｄの数ｕが、設定バースト長ｂ０より少ない場合、実際に用いるバースト長ｂを設定バースト長ｂ０より小さくなるように一時的に調整する。このようなバースト長ｂの調整により、転送しようとする単位データｄの数と、未送信の単位データｄの数ｕとのずれを解消し、転送動作の中断を回避する。転送動作の中断が回避されると、データＦ４以降のデータも、正しく転送される。

〈制御装置の構成〉
図１に戻り、制御装置１２の構成について説明する。制御装置１２は、図１に示すように、ライトコントローラ１３と、リードコントローラＡ１４と、リードコントローラＢ１５と、同期回路１６と、を有している。

ライトコントローラ１３は、ＦＩＦＯ記憶装置１１に制御信号Ｗを送信してＦＩＦＯ記憶装置１１を制御することにより、データの書き込みを制御する。ライトコントローラ１３は、送信側装置３からデータイネーブル信号ＥＮを受信すると、入力された単位データｄが最後の単位データｄであるか否かを表すデータエンド信号ＤＥを受信する。ライトコントローラ１３は、データエンド信号ＤＥを受信すると、入力された単位データｄと、その単位データｄが最後の単位データｄであるか否かを表すエンドフラグＥＦとを対応付けて、ＦＩＦＯ記憶装置１１に書き込まれるように、ＦＩＦＯ記憶装置１１を制御する。ライトコントローラ１３は、単位データｄの書き込みが完了すると、その都度、書込み位置Ｘを同期回路１６に送信する。

リードコントローラＡ１４は、上記のように転送対象のデータＤを分割して転送する際のバースト長ｂ、すなわち、分割して転送するデータのデータ長、を設定する。設定するバースト長ｂの決め方は種々考えられる。予め決められたバースト長を、設定するバースト長である設定バースト長ｂ０に決めてもよいし、所定のアルゴリズムに従って算出されたバースト長ｂを、設定バースト長ｂ０に決めてもよい。

所定のアルゴリズムに従って設定バースト長ｂ０を決定する場合、例えば、特開２００８－２８７４９０号公報に記載された方法を用いることができる。この方法は、転送時間が最短となるように、転送対象のデータＤを分割して転送する際の分割数ｎを求め、求めた分割数ｎを基にバースト長ｂを算出する方法である。転送時間が最短となる分割数ｎは、送信側装置３のクロック周波数ＣＬＫＡと、受信側装置４のクロック周波数ＣＬＫＢと、転送対象のデータＤのデータ長とに基づいて求めることができる。この方法の詳細は、後述する。

また、リードコントローラＡ１４は、ＦＩＦＯ記憶装置１１に単位データｄが書き込まれたことを、同期回路１６から出力される同期信号Ｙを通じて検知する。リードコントローラＡ１４は、単位データｄが書き込まれたことを検知する度に、書き込まれた単位データｄと対応付けされたエンドフラグＥＦを読み出す。リードコントローラＡ１４は、読み出したエンドフラグＥＦが最後の単位データｄを表しているか否かを判定する。リードコントローラＡ１４は、エンドフラグＥＦが最後の単位データｄであることを表していないと判定した場合には、読み出したエンドフラグＥＦの数が設定バースト長ｂ０と同じ数に達するまで、引き続きエンドフラグＥＦの読出しを行う。

また、リードコントローラＡ１４は、エンドフラグＥＦを読み出す度に、読み出したエンドフラグＥＦの数、すなわち、受信側装置４にまだ送信されていないと認められる未送信の単位データの数ｕが、設定バースト長ｂ０と同じ数に達したかを判定する。リードコントローラＡ１４は、未送信の単位データの数ｕが、設定バースト長ｂ０と同じ数に達したと判定した場合に、設定バースト長ｂ０で未送信の単位データｄを送信するように送信指令ＱをリードコントローラＢ１５に送信する。また、リードコントローラＡ１４は、この送信指令Ｑの送信とともに、設定バースト長ｂ０での送信を知らせる転送要求ＴＲを受信側装置４に送信する。

リードコントローラＡ１４は、読み出したエンドフラグＥＦが最後の単位データｄであることを表していると判定した場合には、未送信の単位データｄの数ｕが、設定バースト長ｂ０と等しいかをさらに判定する。リードコントローラＡ１４は、この判定において、未送信の単位データｄの数ｕがバースト長ｂと等しいと判定した場合には、未送信の単位データｄを、設定バースト長ｂ０で送信するよう指示する送信指令Ｑを、リードコントローラＢ１５に送信する。また、リードコントローラＡ１４は、この送信指令Ｑの送信とともに、設定バースト長ｂ０での送信を知らせる転送要求ＴＲを受信側装置４に送信する。

一方、リードコントローラＡ１４は、読み出したエンドフラグＥＦが最後の単位データｄであることを表していると判定した場合において、未送信の単位データｄの数ｕが設定バースト長ｂと等しくないと判定した場合には、実際に用いるバースト長ｂを調整する。

すなわち、リードコントローラＡ１４は、バースト長ｂの総和が未送信の単位データｄの数ｕと等しくなるように、バースト長ｂを、設定バースト長ｂ０より小さい複数のバースト長の組合せｂ１，ｂ２，…に調整する。具体的には、設定バースト長ｂ０に近い転送可能な単位データｄの数（データ量）から選び、組み合わせるようにする。例えば、設定バースト長ｂ０が４であり、未送信の単位データｄの数ｕが３である場合には、実際に用いるバースト長ｂを、ｂ１＝２とｂ２＝１の組合せに調整する。

そして、リードコントローラＡ１４は、未送信のｂ１個の単位データｄの送信指令ＱをリードコントローラＢ１５に送信するとともに、未送信のｂ１個の単位データｄの転送要求ＴＲを受信側装置４に送信する。その後、リードコントローラＡ１４は、未送信のｂ２個の単位データｄの送信指令ＱをリードコントローラＢ１５に送信するとともに、未送信のｂ２個の単位データｄの転送要求ＴＲを受信側装置４に送信する。

リードコントローラＢ１５は、ＦＩＦＯ記憶装置１１に制御信号Ｇを送信してＦＩＦＯ記憶装置１１を制御することにより、ＦＩＦＯ記憶装置１１からの単位データの読出しおよび送信を制御する。リードコントローラＢ１５は、リードコントローラＡ１４から送信指令Ｑを受信すると、送信指令Ｑで定められたバースト長ｂ分の未送信の単位データｄが読み出され、受信側装置４に送信されるようにＦＩＦＯ記憶装置１１を制御する。

同期回路１６は、送信側装置３のクロック周波数ＣＬＫＡと受信側装置４のクロック周波数ＣＬＫＢとが異なる状況下での非同期処理において、メタステーブルを収束させるための回路である。同期回路１６は、ライトコントローラ１３から単位データｄが書き込まれたことを示す書込み位置Ｘを受信すると、その同期信号ＹをリードコントローラＡ１４に送信する。この同期信号Ｙは、入力された単位データｄがＦＩＦＯ記憶装置１１に書き込まれたことをリードコントローラＡ１４に知らせる役目を果たす。同期回路１６は、例えば、バイナリデータをグレイデータに変換する回路と、複数のフリップフロップ回路と、グレイデータからバイナリデータに変換する回路とが接続された回路により構成される。

〈実施形態１に係るデータ転送装置における処理フロー〉
実施形態１に係るデータ転送装置１における処理フローについて説明する。

ライトコントローラ１３は、送信側装置３からデータイネーブル信号ＥＮを受信すると、入力された単位データｄとそのエンドフラグＥＦとが対応付けられて、ＦＩＦＯ記憶装置１１に記憶されるように、ＦＩＦＯ記憶装置１１を制御する。つまり、ライトコントローラ１３は、他のコントローラと独立して、入力された単位データｄが順次ＦＩＦＯ記憶装置１１に書き込まれるように制御を行う。

リードコントローラＢ１５は、リードコントローラＡ１４からの送信指令Ｑを受信すると、送信指令Ｑで定められたバースト長ｂで未送信の単位データｄが受信側装置４に送信されるようにＦＩＦＯ記憶装置１１を制御する。

したがって、実施形態１に係るデータ転送装置１における処理は、リードコントローラＡ１４における処理により定まる。そこで、ここでは、リードコントローラＡ１４における処理フローについて説明する。

図３は、実施形態１に係るリードコントローラＡの処理を示すフローチャートである。なお、図３はあくまで一例であり、リードコントローラＡの処理はこれに限定されない。

ステップＳ１では、転送対象のデータＤを分割して転送する際のバースト長ｂを設定し、設定バース長ｂ０を決定する処理が行われる。具体的には、リードコントローラＡ１４が、送信側装置３のクロック周波数ＣＬＫＡと、受信側装置４のクロック周波数ＣＬＫＢと、転送対象のデータＤのデータ長Ｎとに基づき、転送時間が最短となる分割数ｎを求める。リードコントローラＡ１４は、転送対象のデータＤのデータ長Ｎを、求めた分割数ｎで割ることにより、最適なバースト長ｂを求め、求めたバースト長ｂを標準的に用いる設定バースト長ｂ０に決定する。

ステップＳ２では、単位データｄの受信待ち処理が行われる。具体的には、ライトコントローラ１３が、送信側装置３から単位データｄが入力されると、入力された単位データｄとそのときのエンドフラグＥＦとがＦＩＦＯ記憶装置１１に書き込まれるようにＦＩＦＯ記憶装置１１を制御する。ライトコントローラ１３は、単位データｄが受信されＦＩＦＯ記憶装置１１に書き込まれる度に、書込み位置Ｘを同期回路１６に送信する。同期回路１６は、書込み位置Ｘを受信すると、それに同期した同期信号ＹをリードコントローラＡ１４に送信する。リードコントローラＡ１４は、その同期信号Ｙを受信することにより、単位データｄが書き込まれたことを検知する。すなわち、リードコントローラＡは自身の読出し位置と受け取った書込み位置のずれによって単位データｄが書き込まれたことを認識する。リードコントローラ１４Ａは、その同期信号Ｙを受信するまで待機状態を保持する。リードコントローラ１４Ａは、同期信号Ｙを受信すると、次のステップＳ３に進む。

ステップＳ３では、エンドフラグＥＦを読み出す処理が行われる。具体的には、リードコントローラＡ１４が、ＦＩＦＯ記憶装置１１から、受信側装置４に未送信の単位データｄの中で最も古い単位データｄのエンドフラグＥＦを読み出す。このとき、未送信の単位データｄの数ｕがインクリメントされる（ｕ←ｕ＋１；ｕの初期値＝０）。

ステップＳ４では、読み出したエンドフラグＥＦが最後の単位データｄを表しているか否かを判定する処理が行われる。具体的には、リードコントローラＡ１４が、ステップＳ３で読み出したエンドフラグＥＦが、対応する単位データｄが最後の単位データｄであることを表しているか否かを判定する。この判定において、エンドフラグＥＦが最後の単位データｄであることを表していると判定された場合（Ｓ４：Ｙｅｓ）には、ステップＳ７に進む。一方、この判定において、エンドフラグＥＦが最後の単位データｄであることを表していないと判定された場合（Ｓ４：Ｎｏ）には、ステップＳ５に進む。

ステップＳ５では、未送信の単位データｄの数ｕが、設定バースト長ｂ０と等しいかを判定する処理が行われる。具体的には、リードコントローラＡ１４が、ステップ３にてＦＩＦＯ記憶装置１１から読み出されたエンドフラグＥＦの個数、すなわち、未送信の単位データｄの数ｕが、設定バースト長ｂ０と等しいか否かを判定する。この判定において、未送信の単位データｄの数ｕが設定バースト長ｂ０と等しいと判定された場合（Ｓ５：Ｙｅｓ）には、ステップＳ６に進み、未送信の単位データｄの数ｕが設定バースト長ｂ０と等しくないと判定された場合（Ｓ５：Ｎｏ）には、ステップＳ２に戻る。

ステップＳ６では、設定バースト長ｂ０での単位データｄの転送要求ＴＲおよび送信指令Ｑを送信する処理が行われる。具体的には、リードコントローラＡ１４が、転送要求ＴＲを受信側装置４に送信するとともに、設定バースト長ｂ０での単位データｄの送信を指示する送信指令ＱをリードコントローラＢ１５に送信する。受信側装置４は、転送要求ＴＲを受信すると、送信されてくる設定バースト長ｂ０分の単位データｄを受信する用意を行う。リードコントローラＢ１５は、送信指令Ｑを受信すると、設定バースト長ｂ０分の未送信の単位データｄ、すなわち、数ｕの単位データｄが受信側装置４に送信されるようにＦＩＦＯ記憶装置１１を制御する。この制御により、数ｕすなわち設定バースト長ｂ０分の単位データｄが受信側装置４に送信される。設定バースト長ｂ０分の単位データｄの送信が完了したら、ステップＳ２に戻り、再び単位データｄの受信待ちが行われる。このとき、未送信の単位データｄの数ｕは、０にリセットされる。

ステップＳ７では、未送信の単位データｄの数ｕが設定バースト長ｂ０と等しいかを判定する処理が行われる。具体的には、リードコントローラＡ１４が、ステップ３にてＦＩＦＯ記憶装置１１から読み出されたエンドフラグＥＦの個数、すなわち、未送信の単位データｄの数ｕが、設定バースト長ｂ０と等しいか否かを判定する。この判定において、単位データの数ｕが設定バースト長ｂ０と等しいと判定された場合（Ｓ７：Ｙｅｓ）には、ステップＳ８に進む。一方、この判定において、未送信の単位データｄの数ｕが設定バースト長ｂ０と等しくないと判定された場合（Ｓ７：Ｎｏ）には、ステップＳ９に進む。

ステップＳ８では、設定バースト長ｂ０での単位データｄの転送要求Ｑを送信する処理が行われる。具体的には、リードコントローラＡ１４が、転送要求ＴＲを受信側装置４に送信するとともに、設定バースト長ｂ０での単位データｄの送信を指示する送信指令ＱをリードコントローラＢ１５に送信する。受信側装置４は、転送要求ＴＲを受信すると、送信されてくる設定バースト長ｂ０分の単位データｄを受信する用意を行う。リードコントローラＢ１５は、送信指令Ｑを受信すると、設定バースト長ｂ０分の未送信の単位データｄ、すなわち、数ｕの未送信の単位データｄが受信側装置４に送信されるようにＦＩＦＯ記憶装置１１を制御する。この制御により、数ｕすなわち設定バースト長ｂ０分の単位データｄが受信側装置４に送信される。設定バースト長ｂ０分の単位データｄの送信が完了したら、転送対象の１つのデータＤの転送処理が終了する。その後、ステップＳ１１に進む。

ステップＳ９では、バースト長ｂを調整する処理が行われる。具体的には、リードコントローラＡ１４が、バースト長ｂの総和が未送信の単位データｄの数ｕと等しくなるように、バースト長ｂを、設定バースト長ｂ０より小さい複数のバースト長の組合せｂ１，ｂ２，…ｂｎに調整する。すなわち、ｕ＝ｂ１＋ｂ２＋…＋ｂｎとなるように、ｂ１＋ｂ２＋…＋ｂｎを決定する。

本実施例では、バースト長ｂを調整する際には、設定バースト長ｂ０より小さい値の中から値が大きいほど優先順位が高くなるように１つまたは複数の値を選択し、選択された値を調整されたバースト長ｂ１，ｂ２，…とする。例えば、データ転送装置１が一度に転送できる単位データｄの数を、バースト長候補として複数用意する。そして、これらのバースト長候補の中から、設定バースト長ｂ０に近いバースト長候補を優先的に選んでゆき、その総和が数ｕになるように組み合わせる。なお、設定バースト長ｂ０と、調整するためのバースト長候補とは、例えば、２のべき乗で表される値（１，２，４，…）とすることができる。

バースト長ｂの具体的な調整例について説明する。例えば、設定バースト長ｂ０が８である場合には、バースト長候補として、４，２，１を用意する。未送信の単位データｄの数ｕが７である場合には、バースト長ｂを、ｂ１＝４と、ｂ２＝２と、ｂ３＝１と、の組合せに調整する。また例えば、設定バースト長ｂ０が４である場合には、バースト長候補として、２，１を用意する。未送信の単位データｄの数ｕが３である場合には、バースト長ｂを、ｂ１＝２と、ｂ２＝１と、の組合せに調整する。

ステップＳ９において、上記の如くバースト長ｂが調整されたら、ステップＳ１０に進み、調整されたバースト長ｂ１，ｂ２，…でのデータ転送が行われる。

ステップＳ１０では、調整されたバースト長の組合せｂ１，ｂ２，…，ｂｎの各々について転送要求ＴＲおよび送信指令Ｑを送信する処理が行われる。具体的には、リードコントローラＡ１４が、上記の組合せの数分の転送要求ＴＲおよび送信指令Ｑを、受信側装置４およびリードコントローラＢ１５に順次送信する。

すなわち、リードコントローラＡ１４は、未送信のｂ１個の単位データｄの転送要求ＴＲを受信側装置４に送信するとともに、未送信のｂ１個の単位データｄの送信を指示する送信指令ＱをリードコントローラＢ１５に送信する。さらに、バースト長ｂ２がある場合には、リードコントローラＡ１４は、未送信のｂ２個の単位データｄの転送要求ＴＲを受信側装置４に送信するとともに、未送信のｂ２個の単位データｄの送信を指示する送信指令ＱをリードコントローラＢ１５に送信する。このようにして、上記組合せの最後のバースト長ｂｎについてまで、転送要求ＴＲおよび送信指令Ｑを送信する。

リードコントローラＢ１５は、転送要求ＴＲを受信すると、そのときの調整されたバースト長分の未送信の単位データｄが、受信側装置４に送信されるように、ＦＩＦＯ記憶装置１１を制御する。この制御は、送信指令Ｑを受信するごとに行われる。これらの制御により、数ｕの単位データｄが受信側装置４に送信される。そして、ここでの単位データｄの送信をもって、転送対象である１つのデータＤの転送が完了する。ただし、このとき転送されるデータＤは、一部の単位データｄが欠落したデータとなる。

このように、バースト長ｂを調整する処理（Ｓ９）と、調整後のバースト長ｂでの転送要求ＴＲおよび送信指令Ｑを送信する処理（Ｓ１０）とにより、未送信の単位データｄの数ｕと、送信しようとする単位データｄの数との間にずれが生じない。つまり、単位データｄが欠損した場合であっても、リードコントローラＡ１４による単位データｄの受信待ちが長時間に亘って行われることを防ぐことができ、転送動作は中断されずにすむ。

ステップ１０の転送要求ＴＲおよび送信指令Ｑを送信する処理が行われたら、ステップＳ１１に進む。このとき、未送信であると認められる単位データｄの数ｕは、０にリセットされ、バースト長ｂは、当初の設定バースト長ｂ０にリセットされる。

ステップＳ１１では、データ転送を継続するか否かを判定する処理が行われる。具体的には、リードコントローラＡ１４が、データ転送を継続するか否かを判定する。例えば、データ転送を中断すべき事象が発生した場合、あるいは、転送するデータがなくなった場合には、データ転送を継続しないと判定される。それ以外の場合には、データ転送を継続すると判定される。この判定において、データ転送を継続すると判定された場合（Ｓ１１：Ｙｅｓ）には、ステップＳ３に戻り、データ転送を継続しないと判定された場合（Ｓ１１：Ｎｏ）には、データ転送処理を終了させる。

〈実施形態１に係るデータ転送装置における処理の具体例〉
ここで、実施形態１に係るデータ転送装置１におけるクロック信号に基づく各タイミングでの処理を、具体例を用いて説明する。

図４は、実施形態１に係るデータ転送装置の処理をより詳細に説明するための図である。図４では、データ転送装置１におけるクロック信号に基づく各タイミングでの処理の具体例が模式的に示されている。なお、本実施例では、便宜上、送信側装置３のクロック周波数ＣＬＫＡと受信側装置４のクロック周波数ＣＬＫＢとは同じであるものとする。転送対象である１つのデータＤは、８個の単位データｄにより構成されるものとする。また、設定バースト長ｂ０は４、すなわち４バーストで転送するものとする。

図４において、横軸は時間ｔを表している。図４の上方には、データ転送装置１に入力される単位データＤ１を構成する８個の単位データ、ｄ１（０），ｄ１（１），…，ｄ１（７）を表している。これらの単位データｄは、入力された順番に左から並べられている。その下の波形は、データエンド信号ＤＥの出力レベルの時間変化を表している。本実施例では、データエンド信号ＤＥは、最後の単位データであるｄ１（７）の入力に同期して「Ｈ（ハイ）」レベルが出力される。また、本実施例では、データＤ１の６番目の単位データであるｄ１（５）が欠落する場合を想定している。

図４の中央付近の上側には、ＦＩＦＯ記憶装置１１のアドレス、ａｄｒ［０］，ａｄｒ［１］，…，ａｄｒ［７］，…が表されている。各アドレスの右側には、そのアドレスに書き込まれる単位データｄとその単位データｄに対応したエンドフラグＥＦとの組合せが表されている。エンドフラグＥＦは、データエンド信号ＤＥの出力レベルを表すフラグであり、出力レベルが「Ｈ」なら１，出力レベルが「Ｌ（ロー）」なら０が与えられる。例えば、アドレスａｄｒ［０］には、単位データｄ１（０）と、値０が与えられたエンドフラグＥＦとが対応づけられたデータ｛ｄ１（０），０｝が書き込まれている。また、アドレスａｄｒ［６］には、単位データｄ１（７）と値１が与えられたエンドフラグＥＦとが対応づけられたデータ｛ｄ１（７），１｝が書き込まれている。

図４の中央付近の下側には、「ライトコントローラの書込み位置」、「リードコントローラＡの読出し位置」、「リードコントローラＢの読出し位置」が表されている。「ライトコントローラの書込み位置」は、入力された単位データｄを書き込むアドレス番号の時間変化を表している。「リードコントローラＡの読出し位置」は、リードコントローラＡ１４がＦＩＦＯ記憶装置１１からエンドフラグＥＦを読み出すときの読出し先となるアドレス番号の時間変化を表している。「リードコントローラＢの読出し位置」は、リードコントローラＢ１５がＦＩＦＯ記憶装置１１から単位データｄを読み出して送信するときの読出し先となるアドレス番号の時間変化を表している。

図４の下方には、「受信側装置への送信信号・送信データ」が表されている。「受信側装置への送信信号・送信データ」は、各タイミングで送信される転送要求ＴＲ（送信指令Ｑ）と単位データｄとを表している。

図４に示すように、初めの第１のタイミングＴｍ１では、ライトコントローラ１３の書込み位置、リードコントローラＡ１４の読出し位置、およびリードコントローラＢ１５の読出し位置は、それぞれ０である。このとき、入力された単位データｄ１（０）とデータエンド信号ＤＥの「Ｌ」とが、データ転送装置１において受信される（Ｓ２）。単位データｄ１（０）とエンドフラグＥＦの書込みは次のタイミングで行われる。ＦＩＦＯ記憶装置１１から読み出す単位データｄおよびエンドフラグＥＦはまだ存在しないため、引き続きデータ受信待ちとなる。

第２のタイミングＴｍ２では、入力された単位データｄ１（１）とデータエンド信号ＤＥの「Ｌ」とが受信される。ライトコントローラ１３は、アドレスａｄｒ［０］に、前タイミングＴｍ１で受信された単位データｄ１（０）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（０），０｝が書き込まれるように制御を行う（Ｓ２）。データ｛ｄ１（０），０｝は、単位データｄ１（０）にそのエンドフラグＥＦを付帯させたデータである。エンドフラグＥＦは、データエンド信号ＤＥが「Ｌ」なら０、「Ｈ」なら１となる。ライトコントローラ１３の書込み位置すなわちアドレスの番号は、インクリメントされ、１になる。リードコントローラＡ１４は、前タイミングＴｍ１でデータが書き込まれていないため、エンドフラグＥＦの読出し等は行わない。

第３のタイミングＴｍ３では、入力された単位データｄ１（２）とデータエンド信号ＤＥの「Ｌ」とが受信される。ライトコントローラ１３は、アドレスａｄｒ［１］に、前タイミングＴｍ２で受信された単位データｄ１（１）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（１），０｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、２になる。リードコントローラＡ１４は、アドレスａｄｒ［０］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが１であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ５：Ｎｏ）。リードコントローラＡ１４の読出し位置は、インクリメントされ、１になる。

第４のタイミングＴｍ４では、入力された単位データｄ１（３）とデータエンド信号ＤＥの「Ｌ」とが受信される。ライトコントローラ１３は、アドレスａｄｒ［２］に、前タイミングＴｍ３で受信された単位データｄ１（３）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（２），０｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、３になる。リードコントローラＡ１４は、アドレスａｄｒ［１］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが２であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ５：Ｎｏ）。リードコントローラＡ１４の読出し位置は、インクリメントされ、２になる。

第５のタイミングＴｍ５では、入力された単位データｄ１（４）とデータエンド信号ＤＥの「Ｌ」とが受信される。ライトコントローラ１３は、アドレスａｄｒ［３］に、前タイミングＴｍ４で受信された単位データｄ１（３）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（３），０｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、４になる。リードコントローラＡ１４は、アドレスａｄｒ［２］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが３であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ５：Ｎｏ）。リードコントローラＡ１４の読出し位置は、インクリメントされ、３になる。

第６のタイミングＴｍ６では、単位データｄ１（５）は入力されず、受信されないため、欠損となる。ライトコントローラ１３は、アドレスａｄｒ［４］に、前タイミングＴｍ５で受信された単位データｄ１（４）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（４），０｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、５になる。リードコントローラＡ１４は、アドレスａｄｒ［３］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが４であり、設定バースト長ｂ０である４に達したことを確認する（Ｓ５：Ｙｅｓ）。リードコントローラＡ１４は、次のタイミングＴｍ７で、受信側装置４に転送要求ＴＲを送信するとともに、リードコントローラＢ１５に送信指令Ｑを送信する、と決定する（Ｓ６）。リードコントローラＡ１４の読出し位置は、インクリメントされ、４になる。確認された未送信の単位データｄの数ｕは０にリセットされる。

第７のタイミングＴｍ７では、入力された単位データｄ１（６）とデータエンド信号ＤＥの「Ｌ」とが受信される。ライトコントローラ１３は、前タイミングＴｍ６でデータが受信されなかったため、アドレスａｄｒ［５］には何も書き込まない。ライトコントローラ１３の書込み位置は、インクリメントされず、５のままになる。リードコントローラＡ１４は、アドレスａｄｒ［４］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが１であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ５：Ｎｏ）。リードコントローラＡ１４は、前タイミングＴｍ６で決定されていた通り、リードコントローラＢ１５に送信指令Ｑを送信する。リードコントローラＡ１４の読出し位置は、インクリメントされ、５になる。

第８のタイミングＴｍ８では、入力された単位データｄ１（７）とデータエンド信号ＤＥの「Ｈ」とが受信される。ライトコントローラ１３は、アドレスａｄｒ［５］に、前タイミングＴｍ７で受信された単位データｄ１（６）およびデータエンド信号ＤＥの「Ｌ」に基づき、データ｛ｄ１（６），０｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、６になる。リードコントローラＡ１４は、アドレスａｄｒ［５］にエンドフラグＥＦが書き込まれていないため、エンドフラグＥＦは読み出さない。リードコントローラＢ１５は、前タイミングＴｍ７で送信指令Ｑを受信しているので、ａｄｒ［０］の単位データｄ１（０）を読み出して受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、１になる。

第９のタイミングＴｍ９では、データは入力されず受信されない。ライトコントローラ１３は、アドレスａｄｒ［６］に、前タイミングＴｍ８で受信された単位データｄ１（７）およびデータエンド信号ＤＥの「Ｈ」に基づき、データ｛ｄ１（７），１｝が書き込まれるように制御を行う（Ｓ２）。ライトコントローラ１３の書込み位置は、インクリメントされ、７になる。リードコントローラＡ１４は、アドレスａｄｒ［５］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが０であることを確認する（Ｓ４：Ｎｏ）。そして、確認された未送信の単位データｄの数ｕが２であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ５：Ｎｏ）。リードコントローラＡ１４の読出し位置は、インクリメントされ、６になる。リードコントローラＢ１５は、ａｄｒ［１］の単位データｄ１（１）を読み出して受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、２になる。

第１０のタイミングＴｍ１０では、データは入力されず受信されない。ライトコントローラ１３は、前タイミングＴｍ９でデータが受信されなかったため、アドレスａｄｒ［７］には何も書き込まない。ライトコントローラ１３の書込み位置は、インクリメントされず、７のままになる。リードコントローラＡ１４は、アドレスａｄｒ［６］のエンドフラグＥＦを読み出す（Ｓ３）。リードコントローラＡ１４は、エンドフラグＥＦが１であることを確認する（Ｓ４：Ｙｅｓ）。そして、確認された未送信の単位データｄの数ｕが３であり、設定バースト長ｂ０である４に達していないことを確認する（Ｓ７：Ｎｏ）。リードコントローラＡ１４の読出し位置は、インクリメントされ、７になる。リードコントローラＢ１５は、ａｄｒ［２］の単位データｄ１（２）を読み出して受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、３になる。

第１１のタイミングＴｍ１１では、リードコントローラＡ１４は、エンドフラグＥＦが１であるにも拘らず、未送信の単位データｄの数ｕが設定バースト長ｂ０である４に達していないことから、バースト長ｂの調整を実行する（Ｓ９）。ここでは、未送信の単位データｄの数ｕは３であるから、バースト長ｂは、その総和が３になるように、バースト長ｂ１＝２と、バースト長ｂ２＝１との組合せに決定される。すなわち、バースト長ｂ１＝２で転送要求ＴＲおよび送信指令Ｑを送信した後、転送終了後に、バースト長ｂ２＝１で転送要求ＴＲおよび送信指令Ｑを送信する。リードコントローラＡ１４は、次のタイミングＴｍ１２でリードコントローラＢ１５にバースト長ｂ１＝２での転送要求ＴＲを送信すると決定する（Ｓ１０）。リードコントローラＡ１４の読出し位置は、７のままである。リードコントローラＢ１５は、ａｄｒ［２］の単位データｄ１（３）が受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、４になる。

第１２のタイミングＴｍ１２では、データは入力されず受信されない。ライトコントローラ１３は、前タイミングＴｍ１１でデータが受信されなかったため、アドレスａｄｒ［７］には何も書き込まない。ライトコントローラ１３の書込み位置は、インクリメントされず、７のままになる。リードコントローラＡ１４は、アドレスａｄｒ［７］にエンドフラグＥＦが書き込まれていないため、エンドフラグＥＦは読み出さない。よって、リードコントローラＡ１４は、エンドフラグＥＦの値は確認しない。リードコントローラＡ１４は、前タイミングＴｍ１１で決定されていた通り、リードコントローラＢ１５にバースト長ｂ１＝２での転送要求ＴＲおよび送信指令Ｑを送信する。リードコントローラＡ１４の読出し位置は、７のままである。リードコントローラＢ１５の読出し位置は、４のままである。

第１３のタイミングＴｍ１３では、データは入力されず受信されない。ライトコントローラ１３は、前タイミングＴｍ１２でデータが受信されなかったため、アドレスａｄｒ［７］には何も書き込まない。ライトコントローラ１３の書込み位置は、７のままである。リードコントローラＡ１４は、アドレスａｄｒ［７］にエンドフラグＥＦが書き込まれていないため、エンドフラグＥＦは読み出さない。リードコントローラＢ１５は、前タイミングＴｍ１２でバースト長ｂ１＝２での送信指令Ｑを受信しているので、ａｄｒ［４］の単位データｄ１（４）が受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、５になる。

第１４のタイミングＴｍ１４では、リードコントローラＢ１５は、ａｄｒ［５］の単位データｄ１（６）を読み出して受信側装置４に送信されるように制御を行う。これでバースト長ｂ１＝２での転送が完了する。リードコントローラＢ１５の読出し位置は、インクリメントされ、６になる。

第１５のタイミングＴｍ１５では、リードコントローラＡ１４は、第１１のタイミングＴｍ１１で決定されていた通り、リードコントローラＢ１５にバースト長ｂ２＝１での送信指令Ｑを送信する。リードコントローラＡ１４の読出し位置は、７が維持される。リードコントローラＢ１５の読出し位置は、６のままである。

第１６のタイミングＴｍ１６では、リードコントローラＢ１５は、前タイミングＴｍ１５でバースト長ｂ２＝１での送信指令Ｑを受信しているので、ａｄｒ［６］の単位データｄ１（７）を読み出して受信側装置４に送信されるように制御を行う。リードコントローラＢ１５の読出し位置は、インクリメントされ、７になる。

〈設定バースト長の算出方法〉
ここで、ステップＳ１において設定されるバースト長の算出方法について説明する。このバースト長の算出方法は、送信側装置３の動作速度と、受信側装置４の動作速度と、転送対象のデータＤのデータ長とに基づいて算出する方法である。このバースト長の算出方法は、はじめに転送対象のデータＤの転送に要する時間が、転送対象のデータＤを未分割で転送する場合よりも短くなるようにデータの分割数ｎを求め、転送対象のデータＤをその分割数ｎで分割したときの分割データのデータ長を、設定するバースト長ｂ０として求める。なお、このバースト長の算出方法は、送信側装置３および受信側装置４のクロック速度の遅速によって異なる。

図５は、バースト長の第１の算出方法を表すフローチャートである。第１の算出方法は、送信側装置が受信側装置よりも高速なクロック周波数で動作している場合におけるバースト長の算出方法である。ここで、ｎは分割数を示し、ｔ（ｎ）はバースト長をｎ分割したときの総転送時間を示す。

ステップＳ２０において、ｎを１に設定する。

ステップＳ２１において、ＦＩＦＯ記憶装置１１に蓄積することができる最大のデータ数Ｎと同数のバースト長を基準として、総転送時間ｔ（１）を計算する。

ステップＳ２２において、分割数ｎを増加させた時の総転送時間ｔ（ｎ＋１）を計算する。

ステップＳ２３において、差分Ｍ＝ｔ（ｎ）－ｔ（ｎ＋１）を求め、Ｍ≧０ならば（ステップＳ２４ａ：Ｎｏ）、ステップＳ２５においてｎを１増加させてステップＳ２２へ戻る。またＭ＜０であれば、ステップＳ２６に進む。

ステップＳ２６において、ｎを求めたい分割数とし、分割数ｎのバースト長を最適なバースト長として一連の処理を終了する。ここで最大バースト長をＮ（Ｎは２以上の整数）としたときの分割数ｎと、分割したバースト長をｂとしたとき、ｂ＝Ｎ／ｎで表される。

図６は、バースト長の第２の算出方法を表すフローチャートである。第２の算出方法は、受信側装置が送信側装置よりも高速なクロック周波数で動作している場合におけるバースト長の算出方法である。図６と図５の違いは、ステップＳ２４ａにおいて、差分Ｍの算出に加え、バースト長ｂに対して後述の式（２４）に示される制約が加わることである。

次に、バースト転送時のタイミングチャートについて説明する。
図７は、バースト転送の第１のタイミングチャートである。第１のタイミングチャートは、送信側装置３が受信側装置４よりも高速なクロック周波数で動作している場合におけるタイミングチャートである。

図７において、送信側装置３から受信側装置４へＮワードのバースト転送を行うに際し、図７（ａ）、（ｂ）、（ｃ）、（ｄ）のように分割数を１、２、４、８と増加させていった場合におけるバースト長ごとの動作の例を表している。送信データを短いバースト長で複数回に分けて受信すると、１バースト長分の単位データが揃った時点でデータ転送が開始できるため、その分データ受信開始が早くなり、転送にかかる全体の時間は、短くなる傾向にある。

しかし、バースト長を短くし転送回数を増やすに従い、転送の起動、受信、終了を相互に通知するための転送の要求信号および受信信号をやりとりするための非同期処理を行う回数が増加する。したがって、図７（ｄ）に示すように、転送回数を余り増やすと、かえって全体の転送時間を長くしてしまうこととなる。送信側装置３と受信側装置４のクロック周波数比が大きくなるに従い、非同期処理期間（クロック数）も長くなっていくため、さらに全体の転送時間を長くする要因となる。このことから、送信側装置３と受信側装置４のクロック周波数比に対して、全体の転送時間を最も短くする最適なバースト長は異なる。

非同期処理期間Ｔ２は、非同期処理の回路構成（動作仕様）に従って計算することで算出することができる。したがって、転送に係る全体のデータ量とバースト長、非同期処理にかかる時間を数式化することにより、期待される総転送時間を予測することができる。リードコントローラＡ１４は、送信側装置３と受信側装置４とのクロック周波数比において最も総転送時間が短くなるようなバースト長を算出しておく。そして、リードコントローラＡ１４は、動作モード変更などに伴って動作周波数設定の変更を検知するたびに、送信側装置３と受信側装置４のクロック周波数比に応じて適切なバースト長を設定する。このような設定を行うことで常に高速な転送が可能となる。

以下に、総転送時間の具体的な計算例を示す。なお、この計算を行う機構をデータ転送装置１に組み込んでおいてもよいし、取りうる動作クロックの組み合わせで計算を別途実行しておき、結果のみをテーブルとしてデータ転送装置１に組み込んでおいても同じ効果が得られる。

図７において、送信側装置３から送信される単位データがＦＩＦＯ記憶装置１１に設定バースト長と同じ数まで蓄積されるのにかかる時間をＴ１、リードコントローラＡ１４から受信側装置４に転送要求ＴＲを出し、それが受信側装置４に認識されるまでの時間をＴ２、受信側装置４が設定バースト長と同数の単位データを受信するまでの時間をＴ３とする。

図７（ａ）は、バースト長を、ＦＩＦＯ記憶装置１１に蓄積することができるデータの最大のワード数（単位データの数）Ｎと同数とした場合の総転送時間を表したものである。取りうるバースト長ｂを、Ｎ、Ｎ÷２、Ｎ÷４、Ｎ÷８としたとき、図７（ｂ）は、バースト長ｂをＮ÷２とし、２分割で受信する場合を表し、図７（ｃ）、（ｄ）は、同様にＮ÷４、Ｎ÷８とした場合を表している。

図７（ａ）、図７（ｂ）、図７（ｃ）、図７（ｄ）における総転送時間をそれぞれｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）とする。ｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）は、それぞれＴ１、Ｔ２、Ｔ３を用いて、下記の式（１）～（４）のように表される。
図７（ａ）の場合、
ｔ（１）＝Ｔ１＋Ｔ２＋Ｔ３ …式（１）
図７（ｂ）の場合、
ｔ（２）＝Ｔ１÷２＋２×Ｔ２＋２×Ｔ３÷２ …式（２）
図７（ｃ）の場合、
ｔ（３）＝Ｔ１÷４＋４×Ｔ２＋４×Ｔ３÷４ …式（３）
図７（ｄ）の場合、
ｔ（４）＝Ｔ１÷８＋８×Ｔ２＋８×Ｔ３÷８ …式（４）

これらの計算を図５に示すフローチャートに沿って行う。Ｔ１、Ｔ２、Ｔ３は、送信側と受信側の周波数比から実数値が入る（詳細後述）。

図５のステップＳ２０、Ｓ２１から、最大バースト長Ｎでの転送時間は、ｔ（１）となる。ステップＳ２２において、２分割のバースト長での転送時間はｔ（２）となる。

また、ステップＳ２３において、差分Ｍ（図７（ｂ）のＭに対応）を取ると、下記に示す式（５）のようになる。
Ｍ＝ｔ（１）－ｔ（２）
＝Ｔ１＋Ｔ２＋Ｔ３－（Ｔ１÷２＋２×Ｔ２＋２×Ｔ３÷２）
＝Ｔ１÷２－Ｔ２ …式（５）

ステップＳ２４において、Ｍ≧０であれば、転送時間が改善されたという意味であるので、以後同様ステップＳ２５を経由し、２番目に大きいバースト長（この例ではＮ÷２）からｔ（２）－ｔ（３）、ｔ（３）－ｔ（４）、・・・と繰り返し、Ｍ＜０となった時点で前回（この例ではｔ（３））の時点のバースト長を最適なバースト長として決定する（ステップＳ２６）。

Ｔ１、Ｔ２、Ｔ３を具体的に数値として求める例を以下に示す。本実施例では送信側装置３のほうが受信側装置４よりも高速に動作していることから、図７に示したようなクロック関係になる。送信側装置３のクロック信号のサイクル時間をＣ１、受信側装置４のクロック信号のサイクル時間をＣ２とする。送信側装置３のクロックを基準に考えると、サイクル時間の比ｆは、下記に示す式（６）で表される。
ｆ＝Ｃ２÷Ｃ１ …式（６）

式（６）は、送信側装置３から見て受信側装置４がｆ倍（ｆ＞１）の動作サイクル（周波数は逆数）で動作しているという意味になる。

送信側装置３からのデータがＦＩＦＯ記憶装置１１に蓄積されるまでの時間Ｔ１は、以下の式（７）で表すことができる。
Ｔ１＝Ｃ１×Ｎ …式（７）

非同期処理にかかる時間Ｔ２は、リードコントローラＡ１４から転送要求ＴＲを発行するのにかかる時間Ｃ２と、転送要求を非同期処理するための最大時間（２×Ｃ２）と受信側装置４で受け取るのに必要な最大時間Ｃ２、これらを足し合わせ、式（８）が成り立つ。
Ｔ２＝４×Ｃ２ …式（８）

なお、転送要求解除の非同期処理期間は、データ受信期間に隠蔽され、転送処理時間算出に対して無視することができる。

リードコントローラＢ１５がＦＩＦＯ記憶装置１１からデータを読み出して受信側装置４に送信し、受信側装置４がそのデータを受信するのに必要な時間Ｔ３は、以下の式（９）で表すことができる。
Ｔ３＝Ｃ２×Ｎ＝Ｃ１×ｆ×Ｎ …式（９）

Ｃ１、Ｃ２、ｆは、送信側装置３および受信側装置４のクロック周波数が決定されると一意に決まるため、図６に示したフローチャートに基づき、総転送時間はバースト長ｂをＦＩＦＯ記憶装置１１の容量と同数であるＮを基準として計算することができる。

以上の説明において、総転送時間の最小値を、転送対象のデータの分割数を変化させて求める方法を示した。しかし、これに限定されること無く以下のように、転送対象のデータを複数のデータに分割して転送する際の総転送時間Ｔｔｏｔａｌを、クロック信号の速度比ｆ、転送対象のデータ長Ｎ、および分割数ｋの関数で表し、総転送時間Ｔｔｏｔａｌが最小となる分割数を求めるようにしてもよい。

式（１）～（４）を一般化すれば、ｋ分割の場合、
Ｔｔｏｔａｌ＝Ｔ１／ｋ＋ｋ・Ｔ２＋Ｔ３ …式（１０）
となる。

式（７）～（９）から、Ｔ１＝Ｃ１・Ｎ、Ｔ２＝４×Ｃ２、Ｔ３＝Ｃ１・ｆ・Ｎであるので、式（１０）は、式（１１）のように表される。
Ｔｔｏｔａｌ＝Ｃ１・Ｎ／ｋ＋ｋ×４×Ｃ２＋Ｃ１・ｆ・Ｎ …式（１１）

Ｔｔｏｔａｌのｋに対する最小値を求める。Ｔｔｏｔａｌをｋで微分し、０とおくと、
－（Ｃ１・Ｎ）／ｋ^２＋４×Ｃ１・ｆ＝０ …式（１２）
∴ｋ＝（Ｎ／４ｆ）^１／２ …式（１３）
となる。

式（１３）で求めたｋは、非整数である可能性もあるので、この場合は求めたｋの前後の整数のいずれかを分割数とすればよい。なお、Ｎ、ｆが予め限定された値であるような場合、算術演算の煩雑さを避けるために、Ｎ、ｆの組み合わせをテーブル化しておき、ｋを索引するようにして求めてもよい。

一方、図８は、バースト転送の第２のタイミングチャートである。第２のタイミングチャートは、送信側装置３が受信側装置４よりも低速なクロック周波数で動作している場合におけるバースト転送のタイミングチャートである。図７と同様、バースト長をＦＩＦＯ記憶装置１１に蓄積することができる最大のデータ数Ｎと同数のバースト長とした場合の総転送時間を表したものである。取りうるバースト長ｂを、Ｎ、Ｎ÷２、Ｎ÷４、Ｎ÷８としたとき、図８（ｂ）は、バースト長をＮ÷２とし、２分割で受信する場合を表し、図８（ｂ）、（ｃ）は、同様にＮ÷４、Ｎ÷８とした場合を表している。

ところで、送信側の動作速度が低速なときは、図７のケースとは考え方が異なる。受信側が送信側のデータがＦＩＦＯ記憶装置１１に所定のバースト数だけ蓄積されるのを待つ状態になるため、最も高速に全データの転送を行うためには、送信側のデータが全てＦＩＦＯ記憶装置１１に蓄積されるのが終了すると同時に最後の１回の転送を開始しなければならない。この例を示したのが図８の各図である。図８（ａ）、（ｂ）、（ｃ）からも明らかなように、バースト長が短いほど総転送時間は短くなる。しかし、短くしすぎると、図８（ｄ）に示すように非同期処理時間の総計のほうが長くなってしまい、最後の１回の転送が始まるまでタイムロスＷが発生してしまう。したがって、非同期処理にかかる時間がデータ蓄積終了までの時間を超えないことという条件が加わる（詳細後述）。

ここで、送信側装置３からすべてのデータがＦＩＦＯ記憶装置１１に蓄積されるまでの時間をＴ４とする。また、リードコントローラＡ１４が受信側装置４に最後の１転送の転送要求を出すとともに、リードコントローラＢ１５に最後の１転送の送信指令を出し、それらが受信側装置４およびリードコントローラＢ１５に認識されるまでの時間をＴ５とする。さらに、リードコントローラＢ１５がＦＩＦＯ記憶装置１１から設定バースト長と同数の単位データを読み出して受信側装置４に送信し、受信側装置４がその単位データを受信するまでの時間をＴ６とする。

図８（ａ）、（ｂ）、（ｃ）、（ｄ）のそれぞれにおける総転送時間を、ｔ（１１）、ｔ（１２）、ｔ（１３）、ｔ（１４）とする。ｔ（１１）、ｔ（１２）、ｔ（１３）、ｔ（１４）は、それぞれＴ４、Ｔ５、Ｔ６を用いて以下の式（１４）～（１７）のように表される。
図８（ａ）の場合、
ｔ（１１）＝Ｔ４＋Ｔ５＋Ｔ６ …式（１４）
図８（ｂ）の場合、
ｔ（１２）＝Ｔ４＋Ｔ５＋Ｔ６÷２ …式（１５）
図８（ｃ）の場合、
ｔ（１３）＝Ｔ４＋Ｔ５＋Ｔ６÷４ …式（１６）
図８（ｄ）の場合、
ｔ（１４）＝Ｔ４＋Ｔ５＋Ｗ＋Ｔ６÷８ …式（１７）

図７の場合と同様に、図６のフローチャートに沿って総転送時間を比較し、最も良いバースト長を求める。

次に、Ｔ４、Ｔ５、Ｔ６を実際に数値として求める例を以下に示す。本実施例では、送信側装置３よりも受信側装置４の方が高速に動作している。送信側装置３のクロック信号のサイクル時間をＣ３、受信側装置４のクロック信号のサイクル時間をＣ４とする。送信側装置３のクロックを基準に考えると、サイクル時間の比ｆａは、以下の式（１８）で表される。
ｆａ＝Ｃ４÷Ｃ３ …式（１８）

式（１８）は、送信側から見て受信側がｆａ倍（ｆａ＜１）の動作サイクル（周波数は逆数）で動作しているという意味になる。

Ｔ４、Ｔ５、Ｔ６は、図７の例と同じようにして、以下の式（１９）～（２１）で表すことができる。
Ｔ４＝Ｃ３×Ｎ …式（１９）
Ｔ５＝Ｃ４＋３×Ｃ４＝４×Ｃ４ …式（２０）
Ｔ６＝Ｃ４×Ｎ＝Ｃ３×ｆａ×Ｎ …式（２１）

また、前述した図８（ｄ）に示すように非同期処理時間の総計の方が長くなってしまうケースを防ぐための制約として、受信側装置４の１回のバースト転送にかかる最短の時間Ｔ７よりも送信側装置３の１バースト分のデータ蓄積時間が長いことが必要となる。すなわち、Ｔ７は、ｔ（ｎ）のときのバースト長ｂを用いて、式（２２）のように表すことができる。
Ｔ７＜Ｃ３×ｂ …式（２２）

非同期処理にかかる時間Ｔ７は、１回の受信処理を最短で終える時間（転送要求発行に要する時間Ｔ５＋１バースト分のデータ転送に要する時間Ｃ４×ｂ＋転送要求解除に要する時間Ｃ４×Ｚ）であるから、式（２３）が成り立つ。
Ｔ７＝Ｔ５＋Ｃ４×ｂ＋Ｃ４×Ｚ …式（２３）

式（２２）、（２３）から、式（２４）が成り立つ。
Ｃ４×４＋Ｃ４×ｂ＋Ｃ４×Ｚ＜Ｃ３×ｂ
∴ｂ＞（４＋Ｚ）×Ｃ４／（Ｃ３―Ｃ４） …式（２４）

よって、複数のデータに分割したバースト長ｂがクロック信号の速度比ｆａから定まる所定値以上である条件、例えば式（２４）を満たす条件を加えた、図６のフローチャートによって転送時間が最小となるバースト長ｂを決定すればよい。

以上の実施形態１に係るデータ転送装置１によれば、転送対象のデータを複数に分割して転送する場合において、データ一部が欠損したとしても、バースト長を調整することにより、送信しようとする単位データの数が足りなくなるという事態を避けることができる。その結果、データの受信待ち等によるデータ転送の中断を防ぐことができ、ひいては正しく転送されないデータを少なくすることができる。

このように、正しく転送されないデータを少なくすることは、重要であり、特に、転送対象のデータの一つ一つが安全上の観点から大きな意味を持つ場合には、極めて重要である。例えば、転送対象のデータが、自動車、ロボットなどの自動制御に用いられるデータ、または、防犯センサ、防犯カメラなどのデータである場合、正しく転送されないデータが少ないことは、これらの技術の信頼性向上につながるため、極めて重要である。

（実施形態２）
本願の一実施形態であるデータ転送方法について説明する。本実施形態に係るデータ転送方法は、送信側装置から受信側装置へ転送対象のデータを分割してバースト転送するデータ転送装置におけるデータ転送方法であって、入力された１つの転送対象のデータを記憶し、上記１つの転送対象のデータの一部が欠損していることを検知するまでは、上記１つの転送対象のデータを第１の分割数で分割した場合の分割データのデータ長である設定バースト長でデータ転送し、上記１つの転送対象のデータの一部が欠損していることを検知した場合に、当該一部が欠損した１つの転送対象のデータのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整する、データ転送方法である。

このような実施形態２に係るデータ転送方法によれば、実施形態１と同様、転送対象のデータを複数に分割して転送する場合において、データの一部が欠損したとしてもデータ転送の中断を防ぐことができる。

以上、本発明の各実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。また、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。これらは全て本発明の範疇に属するものである。さらに文中や図中に含まれる数値やメッセージ等もあくまで一例であり、異なるものを用いても本発明の効果を損なうものではない。

１，２…データ転送装置
３…送信側装置
４…受信側装置
１１，１１ａ，１１ｂ…ＦＩＦＯ記憶装置
１２…制御装置
１３…ライトコントローラ
１４…リードコントローラＡ
１５…リードコントローラＢ
１６…同期回路

Claims (6)

1. 送信側装置から受信側装置へ転送対象のデータを分割してバースト転送するデータ転送装置であって、
   記憶装置と、
   制御装置と、を備え、
   前記制御装置は、
   入力された１つの転送対象のデータが前記記憶装置に記憶されるように前記記憶装置を制御する記憶処理と、
   前記１つの転送対象のデータの最後を検知するまでは、前記１つの転送対象のデータを第１の分割数で分割した場合の分割データのデータ長である設定バースト長でデータ転送が行われるように前記記憶装置を制御する第１の転送処理と、
   前記１つの転送対象のデータの最後を検知した場合に、前記１つの転送対象のデータのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整し、調整されたバースト長でデータ転送が行われるように前記記憶装置を制御する第２の転送処理と、
   を実行する、
   データ転送装置。
2. 請求項１に記載のデータ転送装置において、
   前記送信側装置から、前記１つの転送対象のデータを構成する単位データと当該単位データが最後の単位データであるか否かを表すエンド信号とが、前記単位データごとに入力され、
   前記記憶処理は、
   前記１つの記転送対象のデータを構成する複数の単位データの各々について、前記単位データと当該単位データが最後の単位データであるか否かを示すフラグとが対応付けられて記憶されるように前記記憶装置を制御する処理であり、
   前記第１の転送処理は、
   前記記憶装置に記憶されており前記フラグを参照することにより特定される未送信の単位データの数が、前記設定バースト長以上である場合には、当該未送信の単位データが前記設定バースト長で前記受信側装置に送信されるように前記記憶装置を制御する処理であり、
   前記第２の転送処理は、
   前記未送信の単位データの数が前記設定バースト長未満である場合には、当該数の未送信の単位データが前記受信側装置に送信されるようにバースト長を調整し、当該未送信の単位データが調整されたバースト長で前記受信側装置に送信されるように前記記憶装置を制御する処理である、
   データ転送装置。
3. 請求項２に記載のデータ転送装置において、
   前記記憶装置は、前記単位データに前記フラグが付帯されたデータを記憶する、
   データ転送装置。
4. 請求項１に記載のデータ転送装置において、
   前記第２の転送処理において、前記バースト長を調整する際に、前記設定バースト長より小さい値の中から値が大きいほど優先順位が高くなるように１つまたは複数の値を選択し、選択された値を前記調整されたバースト長とする、
   データ転送装置。
5. 請求項１に記載のデータ転送装置において、
   前記第１の分割数は、前記送信側装置の動作速度と、前記受信側装置の動作速度と、前記転送対象のデータのデータ長とに基づいて、前記転送対象のデータの転送に要する時間が、前記転送対象のデータを未分割で転送する場合よりも短くなるように求められる、
   データ転送装置。
6. 送信側装置から受信側装置へ転送対象のデータを分割してバースト転送するデータ転送装置におけるデータ転送方法であって、
   入力された１つの転送対象のデータを記憶し、
   前記１つの転送対象のデータの最後を検知するまでは、前記１つの転送対象のデータを第１の分割数で分割した場合の分割データのデータ長である設定バースト長でデータ転送し、
   前記１つの転送対象のデータの最後を検知した場合に、前記１つの転送対象のデータのデータ長とデータ転送されるデータ長の総和とが一致するようにバースト長を調整する、
   データ転送方法。

Images