JP2023093069A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2023093069A JP2023093069A JP2021208475A JP2021208475A JP2023093069A JP 2023093069 A JP2023093069 A JP 2023093069A JP 2021208475 A JP2021208475 A JP 2021208475A JP 2021208475 A JP2021208475 A JP 2021208475A JP 2023093069 A JP2023093069 A JP 2023093069A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- display device
- electrode
- emitting element
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000004593 Epoxy Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 40
- 239000010408 film Substances 0.000 description 26
- 102100037373 DNA-(apurinic or apyrimidinic site) endonuclease Human genes 0.000 description 21
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 21
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 21
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 18
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 18
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 18
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 6
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 6
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 6
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 6
- 101150092599 Padi2 gene Proteins 0.000 description 6
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 6
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
【課題】 光量の高い表示装置を提供する。【解決手段】 表示装置は、絶縁基板に搭載された複数の発光素子と、前記複数の発光素子に接続される複数の配線と、前記発光素子及び前記絶縁基板との間に設けられた平坦化膜と、を備え、前記複数の発光素子のそれぞれは、前記配線に接続される第1電極及び第2電極と、を備え、前記平坦化膜は、前記発光素子の周囲に凹部を有し、前記凹部の側面には、反射材料からなる反射部が設けられている。【選択図】 図2
Description
本発明の実施形態は、表示装置に関する。
表示装置の一例として、基板上に配置される複数の画素のそれぞれに一つ、あるいは複数の発光ダイオード(Light Emitting Diode:LED)が配置された表示装置が知られている。
本実施形態は、光量の高い表示装置を提供する。
一実施形態に係る表示装置は、
絶縁基板と、
前記絶縁基板に搭載された複数の発光素子と、前記複数の発光素子に接続される複数の配線と、
前記発光素子及び前記絶縁基板との間に設けられた平坦化膜と、
を備え、
前記複数の発光素子のそれぞれは、
前記配線に接続される第1電極及び第2電極と、
を備え、
前記平坦化膜は、前記発光素子の周囲に凹部を有し、
前記凹部の側面には、反射材料からなる反射部が設けられている。
絶縁基板と、
前記絶縁基板に搭載された複数の発光素子と、前記複数の発光素子に接続される複数の配線と、
前記発光素子及び前記絶縁基板との間に設けられた平坦化膜と、
を備え、
前記複数の発光素子のそれぞれは、
前記配線に接続される第1電極及び第2電極と、
を備え、
前記平坦化膜は、前記発光素子の周囲に凹部を有し、
前記凹部の側面には、反射材料からなる反射部が設けられている。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
以下、図面を参照しながら一実施形態に係る表示装置について詳細に説明する。
本実施形態においては、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第3方向Zの矢印の先端に向かう方向を上又は上方と定義し、第3方向Zの矢印の先端に向かう方向とは反対側の方向を下又は下方と定義する。なお第1方向X、第2方向Y、及び、第3方向Zを、それぞれ、X方向、Y方向、及び、Z方向と呼ぶこともある。
また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。一方、「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は第1部材に接している。
また、第3方向Zの矢印の先端側に表示装置を観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX-Y平面に向かって見ることを平面視という。第1方向X及び第3方向Zによって規定されるX-Z平面、あるいは第2方向Y及び第3方向Zによって規定されるY-Z平面における表示装置の断面を見ることを断面視という。
図1は、表示装置の概略的な構成の一例を示す斜視図である。表示装置DSPは、表示パネルPNLと、第1回路基板PC1と、第2回路基板PC2と、を備えている。
表示パネルPNLは、一例では矩形の形状を有している。図示した例では、表示パネルPNLの短辺EXは、第1方向Xと平行であり、表示パネルPNLの長辺EYは、第2方向Yと平行である。第3方向Zは、表示パネルPNLの厚さ方向に相当する。表示パネルPNLの主面は、第1方向Xと第2方向Yとにより規定されるX-Y平面に平行である。表示パネルPNLは、表示領域DA、及び表示領域DA以外の非表示領域NDAを有している。図示した例では、非表示領域NDAは、表示領域DAの外側の領域であり、表示領域DAを囲んでいる。非表示領域NDAは、端子領域MTを有している。
表示パネルPNLは、一例では矩形の形状を有している。図示した例では、表示パネルPNLの短辺EXは、第1方向Xと平行であり、表示パネルPNLの長辺EYは、第2方向Yと平行である。第3方向Zは、表示パネルPNLの厚さ方向に相当する。表示パネルPNLの主面は、第1方向Xと第2方向Yとにより規定されるX-Y平面に平行である。表示パネルPNLは、表示領域DA、及び表示領域DA以外の非表示領域NDAを有している。図示した例では、非表示領域NDAは、表示領域DAの外側の領域であり、表示領域DAを囲んでいる。非表示領域NDAは、端子領域MTを有している。
表示領域DAは画像を表示する領域であり、表示領域DAには例えば第1方向X及び第2方向Yにマトリクス状に複数の画素PXが配置されている。本実施形態において、表示領域DAの形状は、四角形であるが、これに限らず、四角形以外の多角形、円形などであってもよい。また、表示領域DAのサイズは非表示領域NDAのサイズより大きいが、これに限らず、表示領域DAのサイズは非表示領域NDAのサイズより小さくともよい。
画素PXそれぞれには、自発光素子であるマイクロ発光ダイオード(以下、マイクロLEDと称する)が設けられている。このような表示装置DSPを、本実施形態ではマイクロLED表示装置と呼ぶ。
端子領域MTは、表示パネルPNLの短辺EXに沿って設けられ、表示パネルPNLを外部装置
などと電気的に接続するための端子を含んでいる。
などと電気的に接続するための端子を含んでいる。
第1回路基板PC1は、端子領域MTの上に実装され、表示パネルPNLと電気的に接続されている。第1回路基板PC1は、例えばフレキシブルプリント回路基板(FPC:FlexiblePrinted Circuit)である。第1回路基板PC1は、表示パネルPNLを駆動する駆動ICチップであるパネルドライバDRVなどを備えている。なお、図示した例では、パネルドライバDRVは、第1回路基板PC1の上に実装されているが、第1回路基板PC1の下に実装されていてもよい。又は、パネルドライバDRVは、第1回路基板PC1以外に実装されていてもよく、例えば表示パネルPNL若しくは第2回路基板PC2に実装されていてもよい。第2回路基板PC2は、例えばプリント回路基板(PCB:Printed Circuit Board)である。第2回路基板PC2は、第1回路基板PC1の例えば下方において第1回路基板PC1と接続されている。
上記したパネルドライバDRVは、例えば第2回路基板PC2を介して制御基板(図示せず)と接続されている。パネルドライバDRVは、例えば制御基板から出力される映像信号に基づいて複数の画素PXを駆動することによって表示パネルPNLに画像を表示する制御を実行する。
なお、表示パネルPNLは、斜線を付して示す折り曲げ領域BAを有していてもよい。折り曲げ領域BAは、表示装置DSPが筐体に収容される際に折り曲げられる領域である。折り曲げ領域BAは、非表示領域NDAのうち端子領域MT側に位置している。折り曲げ領域BAが折り曲げられた状態において、第1回路基板PC1及び第2回路基板PC2は、表示パネルPNLと対向するように、表示パネルPNLの下方に配置される。
図2は、画素の概略的な構成の一例を示す断面図である。画素PXは、絶縁基板BPと、平坦化膜FLと、透明接着層ADと、配線WLと、マイクロLEDである発光素子LSと、反射部REF1と、反射部REF2と、を備えている。発光素子LSは、半導体層SCと、第1電極LPと、第2電極LNと、を備えている。
絶縁基板BPは、例えば、絶縁基材上に設けられる薄膜トランジスタ(Thin Film Transistor:TFT)等を含んでいる。当該薄膜トランジスタは、発光素子LSを駆動する駆動素子として機能する。
絶縁基板BP上には、平坦化膜FLが設けられている。平坦化膜FLは、高透過率を有する樹脂層である。平坦化膜FLは、例えば、アクリル、エポキシ、シリコン樹脂等のいずれかで形成される。平坦化膜FLの膜厚は、可能な限り厚ければよく、例えば、膜厚1μm以上100μm以下であればよい。
平坦化膜FLには、凹部CAVが設けられている。凹部CAVの断面形状は、上辺が下辺より長い逆テーパ形状である。断面視において、凹部CAVの側面は、第3方向Zに対して、5°以上85°以下の角度を成す。凹部CAVは、後述する発光素子LS、特に半導体層SCと、平面視で重畳しない。また、図4に示すように、平面視において、平坦化膜FLの凹部CAVは、発光素子LSの周囲に設けられ、発光素子LSの外形を囲うように環状もしくは矩形状に形成されている。
凹部CAVは、反射部REF1及びREF2を構成する。図2では、反射部REF1及びREF2の両方が設けられているが、反射部REF1のみを設けてもよいし、反射部REF2のみを設けてもよい。反射部REF1及びREF2を、第1反射部ともいう。
反射部REF1は、凹部CAVと、凹部CAVに充填された反射材料RLと、を有している。反射部REF1では、凹部CAVに反射材料RLを充填せず、凹部CAVの側面に配線材料RLの層を形成し、凹部CAVの内部は中空であってもよい。
反射部REF2は、凹部CAVと、充填部材FILと、凹部CAVの側面に形成された反射材料RLと、を有している。充填部材FILは、例えば、後述する透明接着層ADと同じ材料で形成すればよい。反射材料RLは、配線WLと同じ材料で形成すればよい。または、反射材料RLは、光を反射する白い樹脂材料であってもよい。
反射部REF1は、凹部CAVと、凹部CAVに充填された反射材料RLと、を有している。反射部REF1では、凹部CAVに反射材料RLを充填せず、凹部CAVの側面に配線材料RLの層を形成し、凹部CAVの内部は中空であってもよい。
反射部REF2は、凹部CAVと、充填部材FILと、凹部CAVの側面に形成された反射材料RLと、を有している。充填部材FILは、例えば、後述する透明接着層ADと同じ材料で形成すればよい。反射材料RLは、配線WLと同じ材料で形成すればよい。または、反射材料RLは、光を反射する白い樹脂材料であってもよい。
反射材料RLを凹部CAVの側面に形成するには、例えば、配線WLと同じ材料であれば、当該材料をスパッタ等で成膜すればよい。反射材料RLが、例えば、樹脂材料である場合には、インクジェット、スピンコート、スリットコート等の方法で塗布すればよい。
反射部REF1及びREF2に重畳する位置で、平坦化膜FL上に、透明接着層ADが設けられている。透明接着層ADは、高透過率を有する樹脂層である。透明接着層ADは、例えば、アクリル、エポキシ、シリコン樹脂等のいずれかで形成される。透明接着層ADは、可能な限り薄ければよく、例えば、膜厚1μm以上50μm以下であればよい。
透明接着層AD上には、発光素子LSであるマイクロLEDが設けられている。つまり発光素子LSは、透明接着ADを挟んで、絶縁基板BPに搭載されている。マイクロLEDは、平面視において正方形の形状を有しており、一辺の長さが100μm以下である。ただし、マイクロLEDは、長方形など、正方形以外の形状を有してもよい。正方形以外の形状の場合は、最長の一辺の長さが100μm以下であればよい。
発光素子LSの第1電極LP及び第2電極LNそれぞれに接して、配線WLが設けられている。配線WLは、反射性を有する導電材料、例えば、金属薄膜で形成されている。
発光素子LSから発光される光は、配線WLで反射し、第3方向Zと逆方向、いわゆる下方向に出射する。表示装置DSPは、いわゆる、下方出射方式の表示装置である。当該下向きに出射する出射光をLTとする。
発光素子LSから発光される光は、配線WLで反射し、第3方向Zと逆方向、いわゆる下方向に出射する。表示装置DSPは、いわゆる、下方出射方式の表示装置である。当該下向きに出射する出射光をLTとする。
ここで、発光素子LSの構造の一例について説明する。図3は、発光素子の詳細な一例を示す断面図である。
図3に示すように、発光素子LSは、フリップチップタイプの発光ダイオード素子である。発光素子LSは、絶縁性を有する透明な基板SUBを備えている。基板SUBは、例えばサファイア基板である。基板SUBの底面BTMには、n型半導体層SCNと、活性層(発光層)SCAと、p型半導体層SCPとが順に積層された半導体層SC(結晶層)が形成されている。半導体層SCにおいて、P型の不純物を含む領域がp型半導体層SCPであり、N型の不純物を含む領域がn型半導体層SCNである。半導体層SCの材料は特に限定されるものではないが、半導体層SCは、窒化ガリウム(GaN)又はヒ化ガリウム(GaAs)を含んでいてもよい。
光反射膜REMは、導電材料で形成され、p型半導体層SCP上に形成されている。p電極ELPは、光反射膜REM上に形成されている。n電極ELNは、n型半導体層SCN上に形成されている。パッドPAD2は、n電極ELNを覆い、n電極ELNに電気的に接続されている。保護層PRLは、n型半導体層SCN、活性層SCA、p型半導体層SCP、及び光反射膜REMを覆い、p電極ELPの一部を覆っている。パッドPAD1は、p電極ELPを覆い、p電極ELPに電気的に接続されている。
本実施形態では、パッドPAD1及びp電極ELPを併せた構造、パッドPAD1単独、又は、p電極ELP単独を、第1電極LPとする。パッドPAD2及びn電極ELNを併せた構造、パッドPAD2単独、又は、n電極ELN単独を、第2電極LNとする。
図2に戻り、半導体層SCで発生した光の反射について説明する。半導体層SCで発生した光のうち、上方に照射される光L0は、第1電極LPもしくは第2電極LN、又はその両方で反射し、下方(第3方向Zと逆方向)に出射し、出射光L1となる。
第1電極LPもしくは第2電極LN、又はその両方で反射した光は、さらに、反射部REF1又はREF2の反射材料RLで反射し、下方に出射される。反射部REF1及びREF2で反射した光を、それぞれ、出射光L2及びL3とする。出射光LTは、出射光L1、L2、及びL3を含んでいる。
また、詳述はしないが、半導体層SCで発生した光のうち、側方(第1方向X及び第2方向Y)に照射される光は、配線WLにより反射され、出射光L1、L2、及びL3同様に出射光LTとして下方に出射される。なお、配線WLと半導体層SCとは、例えば図3に示す保護層PRLなどによって絶縁されている。
第1電極LPもしくは第2電極LN、又はその両方で反射した光は、さらに、反射部REF1又はREF2の反射材料RLで反射し、下方に出射される。反射部REF1及びREF2で反射した光を、それぞれ、出射光L2及びL3とする。出射光LTは、出射光L1、L2、及びL3を含んでいる。
また、詳述はしないが、半導体層SCで発生した光のうち、側方(第1方向X及び第2方向Y)に照射される光は、配線WLにより反射され、出射光L1、L2、及びL3同様に出射光LTとして下方に出射される。なお、配線WLと半導体層SCとは、例えば図3に示す保護層PRLなどによって絶縁されている。
反射部REF1及びREF2を設けない場合を考える。下方への出射光LTは、出射光L1のみとなる。反射部REF1及びREF2がなければ、平坦化膜FL及び絶縁基板BPを介して、斜めの方向に光が抜けていってしまう。出射光LTが出射光L2及びL3を含んでいないので、光量が小さくなる恐れがある。
しかしながら、本実施形態の発光素子LSは、半導体層SCの下方に反射部REF1及びREF2を含んでいるため、出射光L2及びL3の分光量を増加させることが可能である。本実施形態により、特に正面輝度における光量の高い表示装置DSPを提供することができる。
しかしながら、本実施形態の発光素子LSは、半導体層SCの下方に反射部REF1及びREF2を含んでいるため、出射光L2及びL3の分光量を増加させることが可能である。本実施形態により、特に正面輝度における光量の高い表示装置DSPを提供することができる。
図4は、本実施形態の画素の概略的な構成の一例を示す平面図である。図4に示す画素PXにおいて、線A1-A2に示す線に沿った断面図が、図2である。
第1電極LP及び第2電極LNの幅をW1、配線WLの幅をW2とすると、幅W1は、幅W2より長い。ただしこの例に限らず幅W1と幅W2が等しくても良い。
第1電極LP及び第2電極LNの幅をW1、配線WLの幅をW2とすると、幅W1は、幅W2より長い。ただしこの例に限らず幅W1と幅W2が等しくても良い。
図4では、発光素子LSの周辺に、平坦化膜FLの凹部CAV及び凹部CAV内部に形成される反射部REF(REF1、REF2)が発光素子LSを囲うように形成されている。発光素子LSを環状もしくは矩形状に囲うように形成される凹部CAVには、上述のように反射部材REF1もしくは反射部材REF2のうちどちらか一方が設けられてもよいし、反射部材REF1及びREF2の両方を組み合わせて設けても良い。図4に図示しないが、図2で示す透明接着層ADは、反射部材REFの外形よりも大きく形成されており、反射部材REFと配線WLとを確実に絶縁させ、平坦化膜FLに発光素子LSを固定させている。
<構成例1>
図5は、実施形態における表示装置の他の構成例を示す断面図である。図5に示した構成例は、図2に示した構成例と比較して、第1電極及び第2電極に段差があるという点で異なっている。
図5に示す発光素子LSは、半導体層SCに段差が生じており、これにより第1電極LP及び第2電極LNに段差が生じている。
図5は、実施形態における表示装置の他の構成例を示す断面図である。図5に示した構成例は、図2に示した構成例と比較して、第1電極及び第2電極に段差があるという点で異なっている。
図5に示す発光素子LSは、半導体層SCに段差が生じており、これにより第1電極LP及び第2電極LNに段差が生じている。
あるいは、図3で示したパッドPAD1及びPAD2を設けず、p電極ELP及びn電極ELNを、それぞれ、第1電極LP及び第2電極LNとして用いる場合においても、第1電極LP及び第2電極LNに段差が生じる。
第1電極LP及び第2電極LNに段差が生じる場合においても、反射部を設けることにより、下方への出射光LTの光量を増やすことができる。図5では、反射部REF1のみで発光素子LSの周囲を囲うように形成する例を示しているが、本構成例はこれに限定されない。図2に示す反射部REF1及びREF2を組み合わせて発光素子LSを囲うように形成してもよいし、反射部REF1に代えて、反射部REF2によって発光素子LSを囲うように形成してもよい。
本構成例においても、実施形態と同様の構成を有する。
本構成例においても、実施形態と同様の構成を有する。
<構成例2>
図6は、実施形態における表示装置の他の構成例を示す断面図である。図6に示した構成例は、図5に示した構成例と比較して、半導体層に接して絶縁層RFTが設けられているという点で異なっている。
図6に示す発光素子LSは、半導体層SCとして、順に積層された、n型半導体層SCNと、活性層SCAと、p型半導体層SCPとを有している。図6の半導体層SCは、図3に示す半導体層SCと同様である。つまり、図6に示す半導体層SCにも段差が生じており、第1電極LP及び第2電極LNに段差が生じている。第3方向Zと垂直な方向における、n型半導体層SCNの長さは、活性層SCA及びp型半導体層SCPそれぞれの長さより長い。活性層SCAの長さとp型半導体層SCPの長さは同じである。
図6は、実施形態における表示装置の他の構成例を示す断面図である。図6に示した構成例は、図5に示した構成例と比較して、半導体層に接して絶縁層RFTが設けられているという点で異なっている。
図6に示す発光素子LSは、半導体層SCとして、順に積層された、n型半導体層SCNと、活性層SCAと、p型半導体層SCPとを有している。図6の半導体層SCは、図3に示す半導体層SCと同様である。つまり、図6に示す半導体層SCにも段差が生じており、第1電極LP及び第2電極LNに段差が生じている。第3方向Zと垂直な方向における、n型半導体層SCNの長さは、活性層SCA及びp型半導体層SCPそれぞれの長さより長い。活性層SCAの長さとp型半導体層SCPの長さは同じである。
n型半導体層SCNの上面、活性層SCA及びp型半導体層SCPそれぞれの側面、並びにp型半導体層SCPの上面の一部に接して、絶縁層RFTが設けられている。換言すると、半導体層SCの段差部分を覆って、絶縁層RFTが設けられている。絶縁層RFTは、例えば、例えば、アクリル、エポキシ、シリコン樹脂等で形成される。絶縁層RFTが例えば反射性を有する絶縁材料、例えば白い樹脂材料からなる場合は、絶縁層RFTは第2反射部ともいうことができる。
発光層である活性層SCAに隣接して絶縁層RFTを設けることにより、第1電極LPと第2電極LNのショートを防止することがでる。また、絶縁層PFTが白い樹脂材料からなり第2反射部材として機能する際には、2つの配線WLの間を抜けて出射される光を、下方に反射させることができ、発生した光をさらに効率よく利用することができるので、出射光LTの光量が増大する。
発光層である活性層SCAに隣接して絶縁層RFTを設けることにより、第1電極LPと第2電極LNのショートを防止することがでる。また、絶縁層PFTが白い樹脂材料からなり第2反射部材として機能する際には、2つの配線WLの間を抜けて出射される光を、下方に反射させることができ、発生した光をさらに効率よく利用することができるので、出射光LTの光量が増大する。
図6に示す表示装置DSPでは、平坦化膜FLに反射部REF1が設けられており、本構成例においても、実施形態と同様の効果を奏する。
また、絶縁層RFTは図3で説明したパッドPAD1とパッドPAD2との確実な絶縁を絶縁層PFRで行いつつ、もしくは、p電極ELPとn電極ELNとの確実な絶縁を絶縁層PFTで行いつつ、第1電極LPと第2電極LNとの間を通過する光を絶縁層PFTにより反射させる。図6に示す半導体層SCの段差は必ずしも求められるものではなく、図2に示す第1電極LPと第2電極LNとの間に絶縁層RFTが設けられる構造であっても良い。
また、絶縁層RFTは図3で説明したパッドPAD1とパッドPAD2との確実な絶縁を絶縁層PFRで行いつつ、もしくは、p電極ELPとn電極ELNとの確実な絶縁を絶縁層PFTで行いつつ、第1電極LPと第2電極LNとの間を通過する光を絶縁層PFTにより反射させる。図6に示す半導体層SCの段差は必ずしも求められるものではなく、図2に示す第1電極LPと第2電極LNとの間に絶縁層RFTが設けられる構造であっても良い。
<構成例3>
図7は、実施形態における表示装置の他の構成例を示す断面図である。図7に示した構成例は、図4に示した構成例と比較して、配線の幅が電極の幅より長いという点で異なっている。
図7においては、配線WLの幅W2は、第1電極LP及び第2電極LNの幅W1よりも長い。これにより、配線WLと半導体層SCとの重畳する領域が増加する。半導体層SCで生じた光が、より配線WLにより反射するため、下方への出射光LTの光量がさらに増大する。
本構成例においても、実施形態と同様の効果を奏する。
図7は、実施形態における表示装置の他の構成例を示す断面図である。図7に示した構成例は、図4に示した構成例と比較して、配線の幅が電極の幅より長いという点で異なっている。
図7においては、配線WLの幅W2は、第1電極LP及び第2電極LNの幅W1よりも長い。これにより、配線WLと半導体層SCとの重畳する領域が増加する。半導体層SCで生じた光が、より配線WLにより反射するため、下方への出射光LTの光量がさらに増大する。
本構成例においても、実施形態と同様の効果を奏する。
<構成例4>
図8は、実施形態における表示装置の他の構成例を示す断面図である。図8に示した構成例は、図2に示した構成例と比較して、発光素子LS全体を覆う反射層を設けるという点で異なっている。
図8に示す例では、発光素子LS全体及び配線WLを覆って、絶縁層ILが設けられている。絶縁層ILは、高透光性の絶縁材料で形成されている。絶縁層ILは、比熱が低い、換言すると、熱導電率が高い材料で形成されていることが好ましい。発光素子LSで発生した熱を、後述する金属層HMに効率よく伝えられるためである。
図8は、実施形態における表示装置の他の構成例を示す断面図である。図8に示した構成例は、図2に示した構成例と比較して、発光素子LS全体を覆う反射層を設けるという点で異なっている。
図8に示す例では、発光素子LS全体及び配線WLを覆って、絶縁層ILが設けられている。絶縁層ILは、高透光性の絶縁材料で形成されている。絶縁層ILは、比熱が低い、換言すると、熱導電率が高い材料で形成されていることが好ましい。発光素子LSで発生した熱を、後述する金属層HMに効率よく伝えられるためである。
絶縁層ILを覆って、金属層HMが設けられている。金属層HMは、発光素子LS全体及び配線WLを覆っているといえる。金属層HMは、発光素子LSで発生した熱を、外部に放熱する機能を有する。金属層HMは、配線WLと同じ材料で形成されていればよい。金属層HMの表面に、微細な凹凸が設けてもよい。凹凸を設けることにより、放熱の効果がさらに上昇するからである。
図9は、本構成例の表示装置の概略的な構成の一例を示す平面図である。図9に示す表示装置DSPは、複数の画素PXを有している。複数の画素PXには、赤色の光を発する画素PXR、青色の光を発する画素PXG、緑色の光を発する画素PXBが含まれている。画素PXR、PXG、及びPXBは、1つの画素単位SXを構成する。なお画素単位SXを単に画素、画素PXR、PXG、及びPXBを、それぞれ副画素と呼ぶこともある。
複数の画素PXを覆って、金属層HMが設けられている。金属層HMは、複数の画素PXに亘って連続して一体形成される金属膜、いわゆるベタ膜であってもよい。連続して一体形成される金属膜を形成すると、発光素子LSをそれぞれ金属膜で覆った場合と比較して、放熱の効果が増大する。
本構成例においても、実施形態と同様の効果を奏する。
本構成例においても、実施形態と同様の効果を奏する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
BP…絶縁基板、CAV…凹部、DSP…表示装置、ELN…n電極、ELP…p電極、FIL…充填部材、FT…平坦化膜、HM…金属層、L0…光、L1…出射光、L2…出射光、LN…第2電極、LP…第1電極、LS…発光素子、LT…出射光、PAD1…パッド、PAD2…パッド、PNL…表示パネル、PX…画素、REF1…反射部、REF2…反射部、RFT…反射部、RL…反射材料、SC…半導体層、SCA…活性層、SCN…n型半導体層、SCP…p型半導体層、SX…画素単位、WL…配線。
Claims (9)
- 絶縁基板と、
前記絶縁基板に搭載された複数の発光素子と、前記複数の発光素子に接続される複数の配線と、
前記発光素子及び前記絶縁基板との間に設けられた平坦化膜と、
を備え、
前記複数の発光素子のそれぞれは、
前記配線に接続される第1電極及び第2電極と、
を備え、
前記平坦化膜は、前記発光素子の周囲に凹部を有し、
前記凹部の側面には、反射材料からなる反射部が設けられている、表示装置。 - 前記凹部の内部に、充填部材が設けられ、
前記充填部材は、アクリル、エポキシ、シリコン樹脂のいずれかである、請求項1に記載の表示装置。 - 前記凹部の内部は、中空である、請求項1に記載の表示装置。
- 前記平坦化膜は、アクリル、エポキシ、シリコン樹脂のいずれかである、請求項1に記載の表示装置。
- 前記平坦化膜の膜厚は、膜厚1μm以上100μm以下である、請求項4に記載の表示装置。
- 前記凹部及び前記反射部は、平面視で前記発光素子の外形を囲うように環状もしくは矩形状に形成されている、請求項1に記載の表示装置。
- 前記発光素子は、透明接着層により前記平坦化膜に接着されている、請求項6に記載の表示装置。
- 前記透明接着層は、平面視において前記環状もしくは矩形状に形成された前記凹部よりも大きく形成され、
前記配線と前記反射部は、前記透明接着層により絶縁されている、請求項7に記載の表示装置。 - 前記発光素子及び前記配線を覆う、金属層をさらに備える、請求項1に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021208475A JP2023093069A (ja) | 2021-12-22 | 2021-12-22 | 表示装置 |
US18/084,628 US20230197916A1 (en) | 2021-12-22 | 2022-12-20 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021208475A JP2023093069A (ja) | 2021-12-22 | 2021-12-22 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023093069A true JP2023093069A (ja) | 2023-07-04 |
Family
ID=86769020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021208475A Pending JP2023093069A (ja) | 2021-12-22 | 2021-12-22 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230197916A1 (ja) |
JP (1) | JP2023093069A (ja) |
-
2021
- 2021-12-22 JP JP2021208475A patent/JP2023093069A/ja active Pending
-
2022
- 2022-12-20 US US18/084,628 patent/US20230197916A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230197916A1 (en) | 2023-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9825067B2 (en) | Display device using semiconductor light emitting device | |
US20190221555A1 (en) | Light emitting device package | |
US7381995B2 (en) | Lighting device with flipped side-structure of LEDs | |
TWI397191B (zh) | 高照度發光二極體及利用其之液晶顯示裝置 | |
JP5074135B2 (ja) | 液晶表示装置 | |
KR100851183B1 (ko) | 반도체 발광소자 패키지 | |
JP5097461B2 (ja) | 液晶ディスプレイ及びそのバックライトモジュール | |
JP5810302B2 (ja) | 発光装置、バックライトユニット、液晶表示装置及び照明装置 | |
KR101705700B1 (ko) | 발광 소자 | |
WO2020255535A1 (ja) | 電子機器及び表示装置 | |
US20190203904A1 (en) | Car lamp using semiconductor light emitting device | |
TW202125069A (zh) | 發光裝置以及液晶顯示裝置 | |
US20120153315A1 (en) | Light emitting device | |
US7816694B2 (en) | Light emitting semiconductor device | |
JP2012059737A (ja) | 発光装置、バックライトユニット、液晶表示装置及び照明装置 | |
JP2006156130A (ja) | 光源装置及び照明装置及びそれを用いた表示装置 | |
JP2023093069A (ja) | 表示装置 | |
KR102486969B1 (ko) | 반도체 발광 소자를 이용한 차량용 램프 | |
JP4292641B2 (ja) | 面発光装置 | |
JP2006173392A (ja) | 発光装置 | |
US20210408348A1 (en) | Light-emitting device | |
JP7321832B2 (ja) | 照明装置及び表示装置 | |
KR100696063B1 (ko) | 어레이 발광장치 | |
JP2011077084A (ja) | Led照明装置および液晶表示装置 | |
WO2021038994A1 (ja) | 照明装置及び表示装置 |