JP2023085241A - 双方向直流変換器及びその制御方法 - Google Patents

双方向直流変換器及びその制御方法 Download PDF

Info

Publication number
JP2023085241A
JP2023085241A JP2022195904A JP2022195904A JP2023085241A JP 2023085241 A JP2023085241 A JP 2023085241A JP 2022195904 A JP2022195904 A JP 2022195904A JP 2022195904 A JP2022195904 A JP 2022195904A JP 2023085241 A JP2023085241 A JP 2023085241A
Authority
JP
Japan
Prior art keywords
switching transistor
drive signal
converter
drive
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022195904A
Other languages
English (en)
Inventor
ワーン，ジュイン
Jun Wang
シー，レイ
Lei Shi
リウ，ユインフオン
Yunfeng Liu
ワーン，ジャオホゥイ
Zhaohui Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Publication of JP2023085241A publication Critical patent/JP2023085241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4837—Flying capacitor converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】コントローラが、インダクタのインダクタンスを低減させ、インダクタのサイズ及びコストを減らし、さらに双方向直流変換器全体のサイズ及びコストを減らすように、双方向直流変換器内のスイッチングトランジスタを制御する双方向直流変換器及びその制御方法を提供する。【解決手段】双方向直流変換器１は、第１スイッチングトランジスタＳ１～第４スイッチングトランジスタＳ４、キャパシタＣ、インダクタＬ及びコントローラを含む。コントローラは、第１スイッチングトランジスタ～第４スイッチングトランジスタに接続され、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３とに対する相補的な制御を行うとともに、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４とに対する相補的な制御を行う。【選択図】図１

Description

この出願は、エネルギー技術の分野に関し、より具体的には、エネルギー技術の分野における双方向直流変換器及びその制御方法に関する。
直流変換器は、ある電圧クラスの直流を別の電圧クラスの直流に変換することができるパワーエレクトロニクス装置である。直流変換器は通常、単方向直流変換器と双方向直流変換器とに分類される。単方向直流変換器は、単方向のみの電力伝送を行うことができる直流変換器であり、双方向直流変換器は、双方向の電力伝送を行うことができる直流変換器である。
双方向直流変換器については、インダクタのサイズ及びコストを減らすために、双方向直流変換器内のスイッチングトランジスタを制御することによって双方向直流変換器内のインダクタのインダクタンスをどのように低減させるかが、喫緊に解決すべき技術的問題となっている。
この出願は、双方向直流変換器及びその制御方法を提供する。コントローラが、第１スイッチングトランジスタと第３スイッチングトランジスタとに対する相補的な制御を行うとともに、第２スイッチングトランジスタと第４スイッチングトランジスタとに対する相補的な制御を行うことで、インダクタのインダクタンスを低減させ、それにより、インダクタのサイズ及びコストを減らし、さらには双方向直流変換器全体のサイズ及びコストを減らす。
第１の態様によれば、この出願は双方向直流変換器を提供する。当該双方向直流変換器は、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、キャパシタ、インダクタ、及びコントローラを含み得る。
オプションで、当該双方向直流変換器は、第１直流端子、第２直流端子、第３直流端子、及び第４直流端子を含み得る。
一例において、第１直流端子及び第２直流端子が当該双方向直流変換器の入力端子を構成し、第３直流端子及び第４直流端子が当該双方向直流変換器の出力端子を構成し得る。従って、当該双方向直流変換器は、これら４つの直流端子を用いることによって順方向電力伝送を実施し得る。
他の一例において、第３直流端子及び第４直流端子が当該双方向直流変換器の入力端子を構成し、第１直流端子及び第２直流端子が当該双方向直流変換器の出力端子を構成してもよい。従って、当該双方向直流変換器は、これら４つの直流端子を用いることによって逆方向電力伝送を実施し得る。
また、インダクタの第１端子が第１直流端子に接続するように構成され、インダクタの第２端子が第１ノードに接続するように構成され得る。第１スイッチングトランジスタの第１電極が第１ノードに接続するように構成され、第１スイッチングトランジスタの第２電極が第２ノードに接続するように構成され得る。第２スイッチングトランジスタの第１電極が第２ノードに接続するように構成され、第２スイッチングトランジスタの第２電極が第２直流端及び第４直流端子に接続するように構成され得る。第３スイッチングトランジスタの第１電極が第１ノードに接続するように構成され、第３スイッチングトランジスタの第２電極が第３ノードに接続するように構成され得る。第４スイッチングトランジスタの第１電極が第３ノードに接続するように構成され、第４スイッチングトランジスタの第２電極が第３直流端子に接続するように構成され得る。キャパシタの第１端子が第３ノードに接続するように構成され、キャパシタの第２端子が第２ノードに接続するように構成され得る。コントローラは、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び第４スイッチングトランジスタに接続するように構成され得る。
上述の接続関係に基づいて、コントローラは、第１スイッチングトランジスタと第３スイッチングトランジスタとに対する相補的な制御を行うとともに、第２スイッチングトランジスタと第４スイッチングトランジスタとに対する相補的な制御を行うように構成され得る。
相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用され得る。例えば、第１スイッチングトランジスタと第３スイッチングトランジスタを同時にオン又はオフにすることはできず、第２スイッチングトランジスタと第４スイッチングトランジスタを同時にオン又はオフにすることはできない。
すなわち、コントローラは、第１スイッチングトランジスタと第３スイッチングトランジスタを同時にオン又はオフにしないように制御することができ、コントローラは更に、第２スイッチングトランジスタと第４スイッチングトランジスタを同時にオン又はオフにしないように制御することができる。
コントローラは更に、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量よりも多くするように制御するように構成され得る。これはまた、１サイクル内で、コントローラは、第２スイッチングトランジスタのスイッチング周波数を第１スイッチングトランジスタのスイッチング周波数よりも高くするように制御することができ、それにより、第１スイッチングトランジスタ及び第２スイッチングトランジスタの損失を低減させ得ることとして理解され得る。
この出願において、コントローラは、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量とは異なるように制御し得る。これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、第１スイッチングトランジスタの任意のサイクルにおいて、第１スイッチングトランジスタのオン時点と第２スイッチングトランジスタのオン時点との間に遅延が存在し得る。すなわち、いずれのサイクルにおいても第１スイッチングトランジスタと第２スイッチングトランジスタとが同時にターンオンされることはない。
また、第１スイッチングトランジスタのサイクルは第３スイッチングトランジスタのサイクルと同じとし得る。
取り得る一実装において、コントローラは更に、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量よりも多くするように制御するように構成される。これはまた、１サイクル内で、コントローラは、第４スイッチングトランジスタのスイッチング周波数を第３スイッチングトランジスタのスイッチング周波数よりも高くするように制御することができ、それにより、第３スイッチングトランジスタ及び第４スイッチングトランジスタの損失を低減させ得ることとして理解され得る。
理解され得ることには、コントローラは、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量とは異なるように制御する。同様に、これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、コントローラは、第１スイッチングトランジスタに第１駆動信号を送り、第２スイッチングトランジスタに第２駆動信号を送り、第３スイッチングトランジスタに第３駆動信号を送り、且つ第４スイッチングトランジスタに第４駆動信号を送るように構成される。すなわち、コントローラは、第１スイッチングトランジスタと第３スイッチングトランジスタとに対する相補的な制御を実施するとともに、第２スイッチングトランジスタと第４スイッチングトランジスタとに対する相補的な制御を実施するように、スイッチングトランジスタに駆動信号を送り得る。
例えば、コントローラは、第１スイッチングトランジスタに第１駆動信号を送って第１スイッチングトランジスタのオン及びオフを制御する。理解され得ることには、第１駆動信号は、第１スイッチングトランジスタにターンオンするように指示するために使用されることができ、あるいは、第１駆動信号は、第１スイッチングトランジスタにターンオフするように指示するために使用されることができる。
同様に、コントローラは、第２スイッチングトランジスタに第２駆動信号を送って第２スイッチングトランジスタのオン及びオフを制御する。理解され得ることには、第２駆動信号は、第２スイッチングトランジスタにターンオンするように指示するために使用されることができ、あるいは、第２駆動信号は、第２スイッチングトランジスタにターンオフするように指示するために使用されることができる。
コントローラは、第３スイッチングトランジスタに第３駆動信号を送って第３スイッチングトランジスタのオン及びオフを制御する。理解され得ることには、第３駆動信号は、第３スイッチングトランジスタにターンオンするように指示するために使用されることができ、あるいは、第３駆動信号は、第３スイッチングトランジスタにターンオフするように指示するために使用されることができる。
コントローラは、第４スイッチングトランジスタに第４駆動信号を送って第４スイッチングトランジスタのオン及びオフを制御する。理解され得ることには、第４駆動信号は、第４スイッチングトランジスタにターンオンするように指示するために使用されることができ、あるいは、第４駆動信号は、第４スイッチングトランジスタにターンオフするように指示するために使用されることができる。
オプションで、第１駆動信号がハイレベルにあるとき、第１スイッチングトランジスタはオンにされることができ、また、第１駆動信号がローレベルにあるとき、第１スイッチングトランジスタはオフにされることができる。
同様に、第３駆動信号がハイレベルにあるとき、第３スイッチングトランジスタはオンにされることができ、また、第３駆動信号がローレベルにあるとき、第３スイッチングトランジスタはオフにされることができる。
理解され得ることには、第１駆動信号は第３駆動信号に対して相補であるとし得る。すなわち、第１駆動信号がハイレベルにあるとき、第３駆動信号はローレベルにあるとし得る。同様に、第１駆動信号がローレベルにあるとき、第３駆動信号はハイレベルにあるとし得る。
なお、第１駆動信号の立ち下がりエッジと第３駆動信号の立ち上がりエッジとの間には遅延間隔が存在する。すなわち、遅延間隔の範囲内で、第１スイッチングトランジスタと第３スイッチングトランジスタは同時にオフにされる。
オプションで、第２駆動信号がハイレベルにあるとき、第２スイッチングトランジスタはオンにされることができ、また、第２駆動信号がローレベルにあるとき、第２スイッチングトランジスタはオフにされることができる。
同様に、第４駆動信号がハイレベルにあるとき、第４スイッチングトランジスタはオンにされることができ、また、第４駆動信号がローレベルにあるとき、第４スイッチングトランジスタはオフにされることができる。
理解され得ることには、第２駆動信号は第４駆動信号に対して相補であるとし得る。すなわち、第２駆動信号がハイレベルにあるとき、第４駆動信号はローレベルにあるとし得る。同様に、第２駆動信号がローレベルにあるとき、第４駆動信号はハイレベルにあるとし得る。
オプションで、第１スイッチングトランジスタの任意のサイクルにおいて、第１スイッチングトランジスタのオン時点と第２スイッチングトランジスタのオン時点との間に遅延が存在し得る。従って、第１駆動信号の各サイクルにおいて、第２駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、第１駆動信号の立ち下がりエッジの後であるとし得る。すなわち、第２駆動信号の２つの駆動パルスのうちの最初の駆動パルスと第１駆動信号との間に遅延時間（つまり、遅延）が存在する。
同様に、第３駆動信号の各サイクルにおいて、第４駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、第３駆動信号の立ち下がりエッジの前であるとし得る。すなわち、第４駆動信号の２つの駆動パルスのうちの最初の駆動パルスと第３駆動信号との間に遅延が存在する。
取り得る一実装において、第１スイッチングトランジスタのサイクルは第３スイッチングトランジスタのサイクルと同じとし得る。従って、第１駆動信号のサイクルは第３駆動信号のサイクルと同じとし得る。
また、第２駆動信号は、第１駆動信号の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第２駆動信号と第１駆動信号は２つの非対称な駆動信号とし得る。
同様に、第４駆動信号は、第３駆動信号の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第４駆動信号ＰＷＭと第３駆動信号ＰＷＭは２つの非対称な駆動信号とし得る。
また、インダクタは、第１駆動信号又は第３駆動信号の各サイクル内でＮ＋１個の充放電サイクルを持つことができ、Ｎは２以上の整数である（例えば、Ｎは３より大きい）。
従って、インダクタは各サイクル内で少なくとも３つの充放電サイクルを持つ。コントローラは、各サイクルにおいてインダクタの充放電周波数を高め（すなわち、周波数上昇）、それにより、インダクタのインダクタンスを低減させ、インダクタのサイズ及びコストを低減させる。
なお、第４駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち下がりエッジと、第２駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間にも遅延間隔が存在する。遅延間隔の範囲内で、第２スイッチングトランジスタと第４スイッチングトランジスタは同時にオフにされる。
第２駆動信号は第１駆動信号の各サイクル内でＮ個の駆動パルスを持つことができるので、第２駆動信号のサイクルは第１駆動信号のサイクルとは異なる。同様に、第４駆動信号も第３駆動信号の各サイクル内でＮ個の駆動パルスを持つことができるので、第４駆動信号のサイクルは第３駆動信号のサイクルとは異なる。
この出願で提供される双方向直流変換器において、コントローラは、第１駆動信号又は第３駆動信号の各サイクル中のインダクタの充放電回数を増加させるように、すなわち、インダクタの充放電周波数を高めるように、第１スイッチングトランジスタ及び第２スイッチングトランジスタに非対称な第１駆動信号及び第２駆動信号を送り得るとともに、第３スイッチングトランジスタ及び第４スイッチングトランジスタに非対称な第３駆動信号及び第４駆動信号を送り得る。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
また、この出願では、第１スイッチングトランジスタの状態が第３スイッチングトランジスタの状態の逆であり（すなわち、第１スイッチングトランジスタは第３スイッチングトランジスタに対して相補的であり）、且つ第２スイッチングトランジスタの状態が第４スイッチングトランジスタの状態の逆である（すなわち、第２スイッチングトランジスタは第４スイッチングトランジスタに対して相補的である）ように、第１スイッチングトランジスタ及び第２スイッチングトランジスタに非対称な駆動信号が送られるとともに、第３スイッチングトランジスタ及び第４スイッチングトランジスタに非対称な駆動信号が送られる。さらに、キャパシタの電圧が安定したままであるように、第１スイッチングトランジスタ及び第２スイッチングトランジスタが位置する分岐と、第３スイッチングトランジスタ及び第４スイッチングトランジスタが位置する分岐との間（すなわち、２つの分岐の間）で、電流の共有又は補填が実施される。
取り得る一実装において、第２駆動信号のＮ個の駆動パルスは、第１駆動信号の各サイクルのローレベル期間内にあるとし得る。
確かなことには、第２駆動信号のＮ個の駆動パルスは、代わりに、第１駆動信号の各サイクルのハイレベル期間内にあってもよい。あるいは、第２駆動信号のＮ個の駆動パルスは、第１部分の駆動パルスと第２部分の駆動パルスとに分けられてもよい。第１部分の駆動パルスは第１駆動信号の各サイクルのローレベル期間内にあることができ、第２部分の駆動パルスは第１駆動信号の各サイクルのハイレベル期間内にあることができる。これはこの出願において限定されることではない。
他の取り得る一実装において、第４駆動信号のＮ個の駆動パルスは、第１部分の駆動パルスと第２部分の駆動パルスとに分けられ得る。第１部分の駆動パルスは第３駆動信号の各サイクルのローレベル期間内にあることができ、第２部分の駆動パルスは第３駆動信号の各サイクルのハイレベル期間内にあることができる。
確かなことには、第４駆動信号のＮ個の駆動パルスは、全てが第３駆動信号の各サイクルのローレベル期間内にあってもよく、あるいは、全てが第３駆動信号の各サイクルのハイレベル期間内にあってもよい。これはこの出願において限定されることではない。
オプションで、第２駆動信号又は第４駆動信号のＮ個の駆動パルスのうちの少なくとも２つに対応する周波数が相異なり得る。
なお、駆動パルスの周波数は駆動パルスのサイクル（周期）に反比例する。従って、第２駆動信号又は第４駆動信号のＮ個の駆動パルスのうちの少なくとも２つに対応するサイクルが相異なり、それ故に、第２駆動信号又は第４駆動信号のＮ個の駆動パルスのうちのそれら少なくとも２つに対応する周波数が相異なる。
さらに、第２駆動信号又は第４駆動信号のＮ個の駆動パルスの各々に対応する周波数が異なってもよい。
オプションで、第２駆動信号又は第４駆動信号のＮ個の駆動パルスの各々のパルス幅が同じとし得る。
なお、第２駆動信号又は第４駆動信号のＮ個の駆動パルスのうちの異なる駆動パルスのパルス幅及び周波数の間には対応関係は存在しない。すなわち、異なる駆動パルスのパルス幅が同じである場合に、それら異なる駆動パルスの周波数は同じであってもよいし異なっていてもよい。同様に、異なる駆動パルスの周波数が同じである場合に、それら異なる駆動パルスのパルス幅は同じであってもよいし異なっていてもよい。
取り得る一実装において、Ｎ≧３である場合、第２駆動信号又は第４駆動信号のＮ個の駆動パルスのうちの最初のＮ－１個の駆動パルスの周波数は同じとすることができ、第２駆動信号のＮ個の駆動パルスのうちの最後の駆動パルスの周波数は、最初のＮ－１個の駆動パルスの周波数よりも低くすることができる。
取り得る一実装において、
この出願におけるラグタイムは、次の２つの方式で定義され得る。
方式１：第１駆動信号の各サイクルにおいて、第１駆動信号の立ち上がりエッジと第２駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間の時間をラグタイムとし得る。
方式２： 第３駆動信号の各サイクルにおいて、第３駆動信号の立ち上がりエッジと第４駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間の時間をラグタイムとし得る。
確かなことには、ラグタイムは別の方式で定義されてもよい。これはこの出願において限定されることではない。
以下、ラグタイムの取得プロセスを詳細に説明する。
一例において、インダクタのリップル電流はラグタイムの影響を受けるため、コントローラは、インダクタのリップル電流に基づいてラグタイムを取得し得る。インダクタのリップル電流を低減させるために、インダクタの各充放電サイクルにおいて、コントローラは、ラグタイムを得るために、インダクタの充電電流をインダクタの放電電流に等しくなるように制御し得る。
また、インダクタの各充放電サイクルにおいて、コントローラは、ラグタイムを得るために、インダクタの充電電流をインダクタの放電電流に等しくなるように制御し得る。
また、コントローラは、当該双方向直流変換器の第１電圧、当該双方向直流変換器の第２電圧、キャパシタの電圧、及び第１駆動信号／第３駆動信号のサイクルに基づいて、ラグタイムを得てもよい。
オプションで、第１電圧は、当該双方向直流変換器の入力電圧を示すために使用されることができ、第２電圧は、当該双方向直流変換器の出力電圧を示すために使用されることができる。かわりに、第１電圧は、当該双方向直流変換器の出力電圧を示すために使用されてもよく、第２電圧は、当該双方向直流変換器の入力電圧を示すために使用されてもよい。
具体的には、コントローラは、ラグタイム（Ｄ１＋Ｄ２）Ｔｓｗを、次式：
（Ｖ１＋Ｖｃ－Ｖ２）Ｄ１Ｔｓｗ＝（Ｖ２－Ｖ１）Ｄ２Ｔｓｗ
に従って取得し得る。
この式において、Ｖ１は当該双方向直流変換器の第１電圧を表すことができ、Ｖ２は当該双方向直流変換器の第２電圧を表すことができ、Ｖｃはキャパシタの電圧を表すことができ、Ｔｓｗは第１駆動信号又は第３駆動信号のサイクル（周期）を表すことができ、Ｄ１は第１駆動信号のデューティサイクルを表すことができ、Ｄ２Ｔｓｗは第２駆動信号のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジと第１駆動信号の立ち下がりエッジとの間の遅延時間を表すことができる。
他の一例において、コントローラは、第１スイッチングトランジスタの損失及び／又は第２スイッチングトランジスタの損失に基づいてラグタイムを取得してもよく、又は第３スイッチングトランジスタの損失及び／又は第４スイッチングトランジスタの損失に基づいてラグタイムを取得してもよい。
すなわち、コントローラは、第１スイッチングトランジスタの損失のみに基づいてラグタイムを得てもよいし、第２スイッチングトランジスタの損失のみに基づいてラグタイムを得てもよいし、あるいは、第１スイッチングトランジスタの損失及び第２スイッチングトランジスタの損失の両方に基づいてラグタイムを得てもよい。
同様に、コントローラは、第３スイッチングトランジスタの損失のみに基づいてラグタイムを得てもよいし、第４スイッチングトランジスタの損失のみに基づいてラグタイムを得てもよいし、あるいは、第３スイッチングトランジスタの損失及び第４スイッチングトランジスタの損失の両方に基づいてラグタイムを得てもよい。
他の一例において、コントローラは、インダクタのリップル電流と、第１スイッチングトランジスタ及び第２スイッチングトランジスタのうち少なくとも一方の損失（すなわち、第１スイッチングトランジスタの損失及び／又は第２スイッチングトランジスタの損失）とに基づいて、ラグタイムを得てもよく、あるいは、インダクタのリップル電流と、第３スイッチングトランジスタ及び第４スイッチングトランジスタのうち少なくとも一方の損失（すなわち、第３スイッチングトランジスタの損失及び／又は第４スイッチングトランジスタの損失）とに基づいて、ラグタイムを得てもよい。
なお、ラグタイムは代わりに、この出願において別のプロセスを用いて取得されてもよい。これはこの出願において限定されることではない。
この出願では、双方向直流変換器が発生する損失を、複数の異なるスイッチングトランジスタの損失に基づいて低減させることができ、それにより、双方向直流変換器の変換効率が向上される。
取り得る一実装において、この出願で提供される双方向直流変換器は更に第５スイッチングトランジスタを含み得る。第５スイッチングトランジスタの第１端子がキャパシタの第２端子に接続されるように構成され得るとともに、第５スイッチングトランジスタの第２端子が第２ノードに接続されるように構成され得る。
オプションで、第５スイッチングトランジスタは、絶縁ゲート電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、双方向スイッチ、又はこれらに類するものを使用し得る。確かなことには、第５スイッチングトランジスタは代わりに別のタイプの制御可能なパワーデバイスを使用してもよい。第５スイッチングトランジスタのタイプはこの出願において限定されることではない。
この出願において、第５スイッチングトランジスタは、過大な電圧ストレスによってダメージを受けないように第２スイッチングトランジスタを保護すべくターンオン及びオフされる。
他の取り得る一実装において、キャパシタの予備充電と双方向直流変換器内のバスの電圧の急激な変化とを考慮して、この出願で提供される双方向直流変換器は更に第１ダイオード及び第２ダイオードを含み得る。
オプションで、第１ダイオードのアノードは第２ノードに接続するように構成され、第１ダイオードのカソードは第２電圧の中点に接続するように構成され、第２ダイオードのアノードは第２電圧の中点に接続するように構成され、第２ダイオードのカソードは第３ノードに接続するように構成され得る。
理解され得ることには、第１ダイオードの機能は、第４スイッチングトランジスタがオンにされるときに第２スイッチングトランジスタが直流バス全体の電圧を負担するのを防ぐために、第２スイッチングトランジスタが負担する電圧降下をクランプすることである。同様に、第２ダイオードの機能は、第２スイッチングトランジスタがオンにされるときに第４スイッチングトランジスタが直流バス全体の電圧を負担するのを防ぐために、第４スイッチングトランジスタが負担する電圧降下をクランプすることである。従って、第１ダイオード及び第２ダイオードはクランピングダイオードと称され得る。
また、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び第４スイッチングトランジスタは別々に、絶縁ゲート電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、及び双方向スイッチのうちのいずれか１つを使用する。
オプションで、第１ダイオード及び第２ダイオードは各々、代わりに、別のタイプのパワーデバイスで置き換えられてもよい。この場合、コントローラは、スイッチングトランジスタがダイオードの動作モードを遂行するように、対応する駆動信号を送りさえすればよい。詳細をこの出願において再び説明することはしない。
第２の態様によれば、この出願はエレクトロニクス装置を提供する。当該エレクトロニクス装置は双方向直流変換器を含み得る。該双方向直流変換器の詳細な説明については、上述の説明を参照されたい。詳細をこの出願において再び説明することはしない。
第３の態様によれば、この出願は双方向直流変換器の制御方法を提供する。当該双方向直流変換器は、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、キャパシタ、インダクタ、及びコントローラを含み得る。
オプションで、当該双方向直流変換器は、第１直流端子、第２直流端子、第３直流端子、及び第４直流端子を含み得る。
一例において、第１直流端子及び第２直流端子が当該双方向直流変換器の入力端子を構成し、第３直流端子及び第４直流端子が当該双方向直流変換器の出力端子を構成し得る。従って、当該双方向直流変換器は、これら４つの直流端子を用いることによって順方向電力伝送を実施し得る。
他の一例において、第３直流端子及び第４直流端子が当該双方向直流変換器の入力端子を構成し、第１直流端子及び第２直流端子が当該双方向直流変換器の出力端子を構成してもよい。従って、当該双方向直流変換器は、これら４つの直流端子を用いることによって逆方向電力伝送を実施し得る。
また、インダクタの第１端子が第１直流端子に接続するように構成され、インダクタの第２端子が第１ノードに接続するように構成され得る。第１スイッチングトランジスタの第１電極が第１ノードに接続するように構成され、第１スイッチングトランジスタの第２電極が第２ノードに接続するように構成され得る。第２スイッチングトランジスタの第１電極が第２ノードに接続するように構成され、第２スイッチングトランジスタの第２電極が第２直流端及び第４直流端子に接続するように構成され得る。第３スイッチングトランジスタの第１電極が第１ノードに接続するように構成され、第３スイッチングトランジスタの第２電極が第３ノードに接続するように構成され得る。第４スイッチングトランジスタの第１電極が第３ノードに接続するように構成され、第４スイッチングトランジスタの第２電極が第３直流端子に接続するように構成され得る。キャパシタの第１端子が第３ノードに接続するように構成され、キャパシタの第２端子が第２ノードに接続するように構成され得る。コントローラは、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、及び第４スイッチングトランジスタに接続するように構成され得る。
従って、当該双方向直流変換器の制御方法は、コントローラが、第１スイッチングトランジスタと第３スイッチングトランジスタとに対する相補的な制御を行うとともに、第２スイッチングトランジスタと第４スイッチングトランジスタとに対する相補的な制御を行う、ことを含み得る。
相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用される。例えば、第１スイッチングトランジスタと第３スイッチングトランジスタを同時にオン又はオフにすることはできず、第２スイッチングトランジスタと第４スイッチングトランジスタを同時にオン又はオフにすることはできない。
オプションで、コントローラは、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量よりも多くするように制御する。これはまた、１サイクル内で、コントローラは、第２スイッチングトランジスタのスイッチング周波数を第１スイッチングトランジスタのスイッチング周波数よりも高くするように制御することができ、それにより、第１スイッチングトランジスタ及び第２スイッチングトランジスタの損失を低減させ得ることとして理解され得る。
この出願で提供される制御方法において、コントローラは、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量とは異なるように制御する。これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、第１スイッチングトランジスタの任意のサイクルにおいて、第１スイッチングトランジスタのオン時点と第２スイッチングトランジスタのオン時点との間に遅延が存在し得る。すなわち、いずれのサイクルにおいても第１スイッチングトランジスタと第２スイッチングトランジスタとが同時にターンオンされることはない。
また、第１スイッチングトランジスタのサイクルは第３スイッチングトランジスタのサイクルと同じとし得る。
取り得る一実装において、当該制御方法は更に、コントローラが、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量よりも多くするように制御する、ことを含み得る。これはまた、１サイクル内で、コントローラは、第４スイッチングトランジスタのスイッチング周波数を第３スイッチングトランジスタのスイッチング周波数よりも高くするように制御することができ、それにより、第３スイッチングトランジスタ及び第４スイッチングトランジスタの損失を低減させ得ることとして理解され得る。
理解され得ることには、コントローラは、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量とは異なるように制御する。同様に、これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
理解されるべきことには、この出願の第２の態様及び第３の態様の技術的ソリューションは、この出願の第１の態様の技術的ソリューションと一貫しており、これらの態様及び対応する実現可能な実装によって得られる有益な効果は同様である。詳細をここで再び説明することはしない。
この出願における又は従来技術における技術的ソリューションをいっそう明確に説明するために、以下にて、実施形態又は従来技術を説明するための添付図面を簡単に説明する。明らかなことには、以下の説明における添付図面はこの出願の一部の実施形態を示すものであり、当業者はなおも、創造的努力なしに、これらの添付図面から他の図面を導き出すことができる。
この出願の一実施形態に従った双方向直流変換器の構成の概略図である。 この出願の一実施形態に従った非対称な駆動信号の波形の概略図である。 この出願の一実施形態に従った対称な駆動信号の波形の概略図である。 この出願の一実施形態に従った対称な駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った第１駆動信号及び第２駆動信号の波形の概略図である。 この出願の一実施形態に従った双方向直流変換器の構成の概略図である。 この出願の一実施形態に従った双方向直流変換器の構成の概略図である。 この出願の一実施形態に従った双方向直流変換器の構成の概略図である。
以下、添付図面を参照して、この出願の技術的ソリューションを説明する。
この出願の目的、技術的ソリューション、及び利点をいっそう明確にするために、以下では、この出願の添付図面を参照して、この出願の技術的ソリューションを明確に説明する。明らかなことには、説明される実施形態は、この出願の実施形態のうちの単なる一部であり、全てではない。この出願の実施形態に基づいて創造的努力なしに当業者によって得られる他の全ての実施形態も、この出願の保護範囲に入るものである。
この出願の明細書実施形態、特許請求の範囲、及び添付図面における用語“第１”、“第２”、及びこれらに類するものは、単に記載を区別するために使用されており、相対的な重要性を示したり意味したりするものとして理解されるべきでなく、また、順序を示したり意味したりするものとして理解されるべきでない。また、用語“含む”、“持つ”、及びこれらの変形は、非排他的な包含をカバーすることを意図しており、例えば、一連のステップ又はユニットが含まれる。方法、システム、プロダクト、又は装置は、明確に列挙されたステップ又はユニットに限定されるものではなく、明確には列挙されていない他のステップ又はユニットや、それらのプロセス、方法、プロダクト、又は装置に生来的に備わる他のステップ又はユニットも含まれ得る。
理解されるべきことには、この出願において、“少なくとも１つの（アイテム）”は１つ以上を指し、“複数の”は２つ以上を指す。用語“及び／又は”は、関連するオブジェクト間の連関関係を記述するために使用され、３つの関係が存在し得ることを表す。例えば、“Ａ及び／又はＢ”は、以下の３つのケース、すなわち、Ａのみが存在する、Ｂのみが存在する、及び、ＡとＢの両方が存在するという３つのケースを表し得るものであり、Ａ及びＢは単数であっても複数であってもよい。文字“／”は、通常、関連するオブジェクト間の“又は”の関係を指し示す。“以下のアイテム（ピース）のうち少なくとも１つ”又はこれに類する表現は、複数のアイテム（ピース）のうちの単一のアイテム（ピース）又は任意の組み合わせを含め、それらのアイテムのうちの任意の組み合わせを指し示す。例えば、ａ、ｂ、又はｃのうちの少なくとも１つアイテム（ピース）は、ａ、ｂ、ｃ、“ａ及びｂ”、“ａ及びｃ”、“ｂ及びｃ”、又は“ａ、ｂ、及びｃ”を表し得るものであり、ａ、ｂ、及びｃは単数であっても複数であってもよい。
この出願の一実施形態は、図１に示すような双方向直流変換器を提供する。図１において、双方向直流変換器１は、第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３、第４スイッチングトランジスタＳ４、キャパシタＣ（フライングキャパシタ）、インダクタＬ、及びコントローラ（図１には示さず）を含み得る。
オプションで、双方向直流変換器１は、第１直流端子ＤＣ１、第２直流端子ＤＣ２、第３直流端子ＤＣ３、及び第４直流端子ＤＣ４を含み得る。
一例において、第１直流端子ＤＣ１及び第２直流端子ＤＣ２が双方向直流変換器１の入力端子を構成し、第３直流端子ＤＣ３及び第４直流端子ＤＣ４が双方向直流変換器１の出力端子を構成し得る。従って、図１において、双方向直流変換器１の入力電圧を示すためにＶ１（つまり、第１直流端子ＤＣ１と第２直流端子ＤＣ２との間の電圧である第１電圧）を使用することができ、双方向直流変換器１の出力電圧を示すためにＶ２（つまり、第３直流端子ＤＣ３と第４直流端子ＤＣ４との間の電圧である第２電圧）を使用することができる。
他の一例において、第３直流端子ＤＣ３及び第４直流端子ＤＣ４が双方向直流変換器１の入力端子を構成し、第１直流端子ＤＣ１及び第２直流端子ＤＣ２が双方向直流変換器１の出力端子を構成してもよい。従って、図１において、双方向直流変換器１の出力電圧を示すためにＶ１（つまり、第１電圧）を使用してもよく、双方向直流変換器１の入力電圧を示すためにＶ２（つまり、第２電圧）を使用してもよい。
分かることには、この出願のこの実施形態で提供される双方向直流変換器は双方向の電力伝送を実現することができる。具体的には、入力端子として使用される第１直流端子ＤＣ１及び第２直流端子ＤＣ２から出力端子として使用される第３直流端子ＤＣ３及び第４直流端子ＤＣ４へと電力を伝送して、順方向電力伝送を遂行し得る（すなわち、双方向直流変換器が順方向動作を実行する）。
同様に、代わりに入力端子として使用される第３直流端子ＤＣ３及び第４直流端子ＤＣ４から出力端子として使用される第１直流端子ＤＣ１及び第２直流端子ＤＣ２へと電力を伝送して、逆方向電力伝送を遂行し得る（すなわち、双方向直流変換器が逆方向動作を実行する）。
インダクタＬの第１端子（つまり、図１においてインダクタＬの左側の端子）が第１直流端子ＤＣ１に接続され、インダクタＬの第２端子がノードＡ（つまり、第１ノード）に接続され得る。第１スイッチングトランジスタＳ１の第１電極（つまり、図１においてノードＡに近い方の第１スイッチングトランジスタＳ１の電極）がノードＡに接続され、第１スイッチングトランジスタＳ１の第２電極（つまり、図１においてノードＢに近い方の第１スイッチングトランジスタＳ１の電極）がノードＢ（つまり、第２ノード）に接続され得る。第２スイッチングトランジスタＳ２の第１電極（つまり、図１においてノードＢに近い方の第２スイッチングトランジスタＳ２の電極）がノードＢに接続され、第２スイッチングトランジスタＳ２の第２電極（つまり、図１においてノードＢから遠い方の第２スイッチングトランジスタＳ２の電極）がノードＥに接続され得る。ノードＥは、第２直流端子ＤＣ２及び第４直流端子ＤＣ４に接続されている。第３スイッチングトランジスタＳ３の第１電極（つまり、図１においてノードＡに近い方の第３スイッチングトランジスタＳ３の電極）がノードＡに接続され、第３スイッチングトランジスタＳ３の第２電極（つまり、図１においてノードＤに近い方の第３スイッチングトランジスタＳ３の電極）がノードＤ（つまり、第３ノード）に接続され得る。第４スイッチングトランジスタＳ４の第１電極（つまり、図１においてノードＤに近い方の第４スイッチングトランジスタＳ４の電極）がノードＤに接続され、第４スイッチングトランジスタＳ４の第２電極（つまり、図１において第３直流端子ＤＣ３に近い方の第４スイッチングトランジスタＳ４の電極）が第３直流端子ＤＣ３に接続され得る。キャパシタＣの第１端子（これをキャパシタＣの正端子とすることがある）がノードＤに接続され、キャパシタＣの第２端子（これをキャパシタＣの負端子とすることがある）がノードＢに接続され得る。第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３、及び第４スイッチングトランジスタＳ４にコントローラが接続され得る。
上述の接続関係から分かることには、この出願のこの実施形態で提供される双方向直流変換器は３レベル直流変換器であり、当該双方向直流変換器のトポロジーを用いて３レベルが実現される。また、パワーデバイスの電圧ストレスを低減させることができ、それ故に、低い耐電圧レベルのパワーデバイスを用いて高いレベルの電圧出力を実現することができる。
オプションで、コントローラは、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３とに対する相補的な制御を行うとともに、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４とに対する相補的な制御を行うように構成され得る。
相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用される。例えば、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３を同時にオン又はオフにすることはできず、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４を同時にオン又はオフにすることはできない。
すなわち、コントローラは、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３を同時にオン又はオフにしないように制御することができ、コントローラは更に、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４を同時にオン又はオフにしないように制御することができる。
また、コントローラは更に、同一サイクル内で第２スイッチングトランジスタＳ２のオン時間の量を第１スイッチングトランジスタＳ１のオン時間の量よりも多くするように制御するように構成され得る。これはまた、１サイクル内で、コントローラは、第２スイッチングトランジスタＳ２のスイッチング周波数を第１スイッチングトランジスタＳ１のスイッチング周波数よりも高くするように制御することができ、それにより、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２の損失を低減させ得ることとして理解され得る。
この出願のこの実施形態において、コントローラは、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量とは異なるように制御し得る。これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、第１スイッチングトランジスタＳ１の任意のサイクルにおいて、第１スイッチングトランジスタＳ１のオン時点と第２スイッチングトランジスタＳ２のオン時点との間に遅延が存在し得る。すなわち、いずれのサイクルにおいても第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２とが同時にターンオンされることはない。
また、第１スイッチングトランジスタＳ１のサイクルは第３スイッチングトランジスタＳ３のサイクルと同じとし得る。
取り得る一実装において、コントローラは更に、同一サイクル内で第４スイッチングトランジスタＳ４のオン時間の量を第３スイッチングトランジスタＳ３のオン時間の量よりも多くするように制御するように構成され得る。これはまた、１サイクル内で、コントローラは、第４スイッチングトランジスタＳ４のスイッチング周波数を第３スイッチングトランジスタＳ３のスイッチング周波数よりも高くするように制御することができ、それにより、第４スイッチングトランジスタＳ４及び第３スイッチングトランジスタＳ３の損失を低減させ得ることとして理解され得る。
理解され得ることには、コントローラは、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量とは異なるように制御する。同様に、これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、コントローラは、第１スイッチングトランジスタＳ１に第１駆動信号（これをＰＷＭ（pulse width modulation、すなわち、パルス幅変調）１で表すことがある）を送り、第２スイッチングトランジスタＳ２に第２駆動信号（これをＰＷＭ２で表すことがある）を送り、第３スイッチングトランジスタＳ３に第３駆動信号（これをＰＷＭ３で表すことがある）を送り、且つ第４スイッチングトランジスタＳ４に第４駆動信号（これをＰＷＭ４で表すことがある）を送り得る。
オプションで、第１駆動信号ＰＷＭ１のサイクル（つまり、各サイクル）と第３駆動信号ＰＷＭ３のサイクル（つまり、各サイクル）は同じであり、どちらもＴｓｗで表され得る（すなわち、Ｔｓｗは第１駆動信号ＰＷＭ１又は第３駆動信号ＰＷＭ３のサイクル（周期）を表す）。
第２駆動信号ＰＷＭ２は、第１駆動信号ＰＷＭ１の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第２駆動信号ＰＷＭ２と第１駆動信号ＰＷＭ１は２つの非対称な駆動信号である。
同様に、第４駆動信号ＰＷＭ４も、第３駆動信号ＰＷＭ３の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第４駆動信号ＰＷＭ４と第３駆動信号ＰＷＭ３は２つの非対称な駆動信号である。
第２駆動信号ＰＷＭ２は第１駆動信号ＰＷＭ１の各サイクル内でＮ個の駆動パルスを持つことができるので、第２駆動信号ＰＷＭ２のサイクルは第１駆動信号ＰＷＭ１のサイクルとは異なる。同様に、第４駆動信号ＰＷＭ４も第３駆動信号ＰＷＭ３の各サイクル内でＮ個の駆動パルスを持つことができるので、第４駆動信号ＰＷＭ４のサイクルも第３駆動信号ＰＷＭ３のサイクルとは異なる。
オプションで、コントローラは、第１スイッチングトランジスタＳ１に第１駆動信号ＰＷＭ１を送って第１スイッチングトランジスタＳ１のオン及びオフを制御する。理解され得ることには、第１駆動信号ＰＷＭ１は、第１スイッチングトランジスタＳ１にターンオンするように指示するために使用されることができ、あるいは、第１駆動信号ＰＷＭ１は、第１スイッチングトランジスタＳ１にターンオフするように指示するために使用されることができる。
同様に、コントローラは、第２スイッチングトランジスタＳ２に第２駆動信号ＰＷＭ２を送って第２スイッチングトランジスタＳ２のオン及びオフを制御する。理解され得ることには、第２駆動信号ＰＷＭ２は、第２スイッチングトランジスタＳ２にターンオンするように指示するために使用されることができ、あるいは、第２駆動信号ＰＷＭ２は、第２スイッチングトランジスタＳ２にターンオフするように指示するために使用されることができる。
コントローラは、第３スイッチングトランジスタＳ３に第３駆動信号ＰＷＭ３を送って第３スイッチングトランジスタＳ３のオン及びオフを制御する。理解され得ることには、第３駆動信号ＰＷＭ３は、第３スイッチングトランジスタＳ３にターンオンするように指示するために使用されることができ、あるいは、第３駆動信号ＰＷＭ３は、第３スイッチングトランジスタＳ３にターンオフするように指示するために使用されることができる。
コントローラは、第４スイッチングトランジスタＳ４に第４駆動信号ＰＷＭ４を送って第４スイッチングトランジスタＳ４のオン及びオフを制御する。理解され得ることには、第４駆動信号ＰＷＭ４は、第４スイッチングトランジスタＳ４にターンオンするように指示するために使用されることができ、あるいは、第４駆動信号ＰＷＭ４は、第４スイッチングトランジスタＳ４にターンオフするように指示するために使用されることができる。
インダクタＬは、第１駆動信号ＰＷＭ１又は第３駆動信号ＰＷＭ３の各サイクル（つまり、Ｔｓｗ）内でＮ＋１個の充放電サイクルを持ち、Ｎは２以上の整数とし得る。Ｎの値はこの出願のこの実施形態において限定されない。
従って、インダクタＬは各サイクルＴｓｗ内で少なくとも３つの充放電サイクルを持つ。コントローラは、各サイクルＴｓｗにおいてインダクタＬの充放電周波数を高め（すなわち周波数上昇）、それにより、インダクタＬのインダクタンスを低減させ、インダクタＬのサイズ及びコストを低減させる。
例えば、Ｎが２に等しい場合、インダクタＬは各サイクルＴｓｗ内で３つの充放電サイクルを持つことができ、Ｎが３に等しい場合、インダクタＬは各サイクルＴｓｗ内で４つの充放電サイクルを持つことができる。
説明を容易にするため、以下では、詳細な説明のための例としてＮ＝２を用いる。
図２は、４つの駆動信号（つまり、第１駆動信号ＰＷＭ１（破線）、第２駆動信号ＰＷＭ２（破線）、第３駆動信号ＰＷＭ３（実線）、及び第４駆動信号ＰＷＭ４（実線））の波形の概略図である。図２において、ｉＬはインダクタＬの実電流（実線）を表し、ＩＬａｖｇはインダクタＬの平均電流（破線）を表し得る。
オプションで、第１駆動信号ＰＷＭ１がハイレベルにあるとき、第１スイッチングトランジスタＳ１はオンにされることができ、また、第１駆動信号ＰＷＭ１がローレベルにあるとき、第１スイッチングトランジスタＳ１はオフにされることができる。
同様に、第３駆動信号ＰＷＭ３がハイレベルにあるとき、第３スイッチングトランジスタＳ３はオンにされることができ、また、第３駆動信号ＰＷＭ３がローレベルにあるとき、第３スイッチングトランジスタＳ３はオフにされることができる。
理解され得ることには、第１駆動信号ＰＷＭ１は第３駆動信号ＰＷＭ３に対して相補であるとし得る。すなわち、第１駆動信号ＰＷＭ１がハイレベルにあるとき、第３駆動信号ＰＷＭ３はローレベルにあるとし得る。同様に、第１駆動信号ＰＷＭ１がローレベルにあるとき、第３駆動信号ＰＷＭ３はハイレベルにあるとし得る。
なお、第１駆動信号ＰＷＭ１の立ち下がりエッジと第３駆動信号ＰＷＭ３の立ち上がりエッジとの間には遅延間隔（つまり、図２中のＴｄｅｌａｙ１）が存在する。すなわち、遅延間隔Ｔｄｅｌａｙ１の範囲内で、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３は同時にオフにされる。
オプションで、第２駆動信号ＰＷＭ２がハイレベルにあるとき、第２スイッチングトランジスタＳ２はオンにされることができ、また、第２駆動信号ＰＷＭ２がローレベルにあるとき、第２スイッチングトランジスタＳ２はオフにされることができる。
同様に、第４駆動信号ＰＷＭ４がハイレベルにあるとき、第４スイッチングトランジスタＳ４はオンにされることができ、また、第４駆動信号ＰＷＭ４がローレベルにあるとき、第４スイッチングトランジスタＳ４はオフにされることができる。
理解され得ることには、第２駆動信号ＰＷＭ２は第４駆動信号ＰＷＭ４に対して相補であるとし得る。すなわち、第２駆動信号ＰＷＭ２がハイレベルにあるとき、第４駆動信号ＰＷＭ４はローレベルにあるとし得る。同様に、第２駆動信号ＰＷＭ２がローレベルにあるとき、第４駆動信号ＰＷＭ４はハイレベルにあるとし得る。
なお、第４駆動信号ＰＷＭ４のＮ個の駆動パルスのうちの最初の駆動パルスの立ち下がりエッジと、第２駆動信号ＰＷＭ２のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間にも遅延間隔（つまり、図２中のＴｄｅｌａｙ２）が存在する。遅延間隔Ｔｄｅｌａｙ２の範囲内で、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４は同時にオフにされる。
取り得る一実装において、第１スイッチングトランジスタＳ１の任意のサイクルにおいて、第１スイッチングトランジスタＳ１のオン時点と第２スイッチングトランジスタＳ２のオン時点との間に遅延が存在し得る。従って、第１駆動信号ＰＷＭ１の各サイクルにおいて、第２駆動信号ＰＷＭ２のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、第１駆動信号ＰＷＭ１の立ち下がりエッジの後であるとし得る。すなわち、第２駆動信号ＰＷＭ２の２つの駆動パルスのうちの最初の駆動パルスと第１駆動信号ＰＷＭ１との間に遅延時間（つまり、遅延）が存在する。
同様に、第３駆動信号ＰＷＭ３の各サイクルにおいて、第４駆動信号ＰＷＭ４のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、第３駆動信号ＰＷＭ３の立ち下がりエッジの前であるとし得る。すなわち、第４駆動信号ＰＷＭ４の２つの駆動パルスのうちの最初の駆動パルスと第３駆動信号ＰＷＭ３との間に遅延が存在する。
以下では、図１の第３直流端子ＤＣ３及び第４直流端子ＤＣ４を双方向直流変換器の入力端子として用い、第１直流端子ＤＣ１及び第２直流端子ＤＣ２を双方向直流変換器の出力端子として用いて、４つのスイッチングトランジスタに対するコントローラの制御プロセスを説明する。当該双方向直流変換器が逆方向動作を行うとき、当該双方向直流変換器はバックコンバータである。
図２において、期間Ｆ１１、期間Ｆ１２、期間Ｆ１３、期間Ｆ１４、期間Ｆ１５、及び期間Ｆ１６は、第１駆動信号ＰＷＭ１の１サイクルＴｓｗのうちの異なる期間である。これら６つの期間（つまり、期間Ｆ１１、期間Ｆ１２、期間Ｆ１３、期間Ｆ１４、期間Ｆ１５、及び期間Ｆ１６）で、第１駆動信号ＰＷＭ１の１サイクルＴｓｗを構成する。
図２から見て取れるように、第１駆動信号ＰＷＭ１の各サイクルにおいて、第２駆動信号ＰＷＭ２の２つの駆動パルスのうちの最初の駆動パルスの立ち上がりエッジは、第１駆動信号ＰＷＭ１の立ち下がりエッジの後にあるとし得る。すなわち、第２駆動信号ＰＷＭ２の２つの駆動パルスのうちの最初の駆動パルスと第１駆動信号ＰＷＭ１との間には遅延時間（つまり、遅延）が存在する。
オプションで、第２駆動信号ＰＷＭ２は、第１駆動信号ＰＷＭ１の各サイクルＴｓｗ内で２つの駆動パルスを持つことができ、第２駆動信号ＰＷＭ２は、第１駆動信号ＰＷＭ１の各サイクルＴｓｗのローレベル期間内に２つの駆動パルスを持つ。従って、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ内で、インダクタＬは合計３つの充放電サイクルを持ち、すなわち、インダクタＬは、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ中に３回の充放電を完了する。これはインダクタＬの充放電周波数を高める。
一例として、第１駆動信号ＰＷＭ１の１サイクルＴｓｗを用い得る。期間Ｆ１１は、第１駆動信号ＰＷＭ１のハイレベル期間であり、期間Ｆ１２、期間Ｆ１３、期間Ｆ１４、期間Ｆ１５、及び期間Ｆ１６は各々、第１駆動信号ＰＷＭ１のローレベル期間である。
第２駆動信号ＰＷＭ２は、期間Ｆ１３と期間Ｆ１５とに駆動パルスを持ち、すなわち、第２駆動信号ＰＷＭ２は期間Ｆ１３及び期間Ｆ１５においてハイレベルにある。第２駆動信号ＰＷＭ２は、期間Ｆ１１、期間Ｆ１２、期間Ｆ１４、及び期間Ｆ１６には駆動パルスを持たず、すなわち、第２駆動信号ＰＷＭ２は期間Ｆ１１、期間Ｆ１２、期間Ｆ１４、及び期間Ｆ１６においてローレベルにある。
すなわち、第２駆動信号ＰＷＭ２は、第１駆動信号ＰＷＭ１の１サイクルＴｓｗのローレベル期間中に２つの駆動パルス、すなわち、期間Ｆ１３に対応する駆動パルスと、期間Ｆ１５に対応する駆動パルスとを持つ。従って、インダクタＬは、期間Ｆ１１と期間Ｆ１２とで１回目の充放電を完了し、期間Ｆ１３と期間Ｆ１４とで２回目の充放電を完了し、期間Ｆ１５と期間Ｆ１６とで３回目の充放電を完了する。分かることには、インダクタＬは合計３回の充放電を完了する。これは、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ内でのインダクタＬの充放電の頻度を増加させ、インダクタＬのリップル電流を更に低減させる。
以下、図２を参照して、インダクタＬの充放電周波数を高めるために第１駆動信号ＰＷＭ１の各サイクルＴｓｗのローレベル期間内に２つの駆動パルスを持つように第２駆動信号ＰＷＭ２をコントローラが制御することを詳細に説明する。
説明を容易にするために、以下では、第１駆動信号ＰＷＭ１の１サイクルＴｓｗを例として用いてインダクタＬの充放電プロセスを説明する。
図２に示すように、期間Ｆ１１において、第１駆動信号ＰＷＭ１はハイレベルにあり、第２駆動信号ＰＷＭ２はローレベルにある。具体的には、コントローラが、第１スイッチングトランジスタＳ１を制御してオンにさせるとともに、第２スイッチングトランジスタＳ２を制御してオフにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ１２において、第１駆動信号ＰＷＭ１及び第２駆動信号ＰＷＭ２は両方ともローレベルにある。具体的には、コントローラが第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２を制御してどちらもオフにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは１回目の充放電を完了する。
期間Ｆ１３において、第１駆動信号ＰＷＭ１はローレベルにあり、第２駆動信号ＰＷＭ２はハイレベルにある。具体的には、コントローラが、第１スイッチングトランジスタＳ１を制御してオフにさせるとともに、第２スイッチングトランジスタＳ２を制御してオンにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ１４において、第１駆動信号ＰＷＭ１及び第２駆動信号ＰＷＭ２は両方ともローレベルにある。具体的には、コントローラが第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２を制御してどちらもオフにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは２回目の充放電を完了する。
期間Ｆ１５において、第１駆動信号ＰＷＭ１はローレベルにあり、第２駆動信号ＰＷＭ２はハイレベルにある。具体的には、コントローラが、第１スイッチングトランジスタＳ１を制御してオフにさせるとともに、第２スイッチングトランジスタＳ２を制御してオンにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ１６において、第１駆動信号ＰＷＭ１及び第２駆動信号ＰＷＭ２は両方ともローレベルにある。具体的には、コントローラが第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２を制御してどちらもオフにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは３回目の充放電を完了する。
従って、インダクタＬは第１駆動信号ＰＷＭ１の１サイクルＴｓｗ内で合計３回の充放電を完了する。
コントローラは、第１駆動信号ＰＷＭ１の各サイクル中のインダクタＬの充放電回数を増加させるように、すなわち、インダクタＬの充放電周波数を高めるように、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２に非対称な第１駆動信号ＰＷＭ１及び第２駆動信号ＰＷＭ２を送る。従って、インダクタＬのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。
なおも図２を参照されたい。期間Ｆ２１、期間Ｆ２２、期間Ｆ２３、期間Ｆ２４、期間Ｆ２５、及び期間Ｆ２６は、第３駆動信号ＰＷＭ３の１サイクルＴｓｗのうちの異なる期間である。これら６つの期間（すなわち、期間Ｆ２１、期間Ｆ２２、期間Ｆ２３、期間Ｆ２４、期間Ｆ２５、及び期間Ｆ２６）で、第３駆動信号ＰＷＭ３の１サイクルＴｓｗを構成する。
図２から更に見て取れるように、第１駆動信号ＰＷＭ３の各サイクルにおいて、第４駆動信号ＰＷＭ４の２つの駆動パルスのうちの最初の駆動パルスの立ち上がりエッジは、第３駆動信号ＰＷＭ３の立ち下がりエッジの前にあるとし得る。すなわち、第４駆動信号ＰＷＭ４の２つの駆動パルスのうちの最初の駆動パルスと第３駆動信号ＰＷＭ３との間にも遅延が存在する。
オプションで、第４駆動信号ＰＷＭ４は、第３駆動信号ＰＷＭ３の各サイクルＴｓｗ内で２つの駆動パルスを持つことができる。第４駆動信号ＰＷＭ４の２つの駆動パルスのうち一方（つまり、第４駆動信号ＰＷＭ４の複数の駆動パルスのうち第１部分の駆動パルス）は、第３駆動信号ＰＷＭ３の各サイクルＴｓｗのローレベル期間内にあり、第４駆動信号ＰＷＭ４の２つの駆動パルスのうち他方（つまり、第４駆動信号ＰＷＭ４の複数の駆動パルスのうち第２部分の駆動パルス）は、第３駆動信号ＰＷＭ３の各サイクルＴｓｗのハイレベル期間内にある。従って、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ内で、インダクタＬは合計３つの充放電サイクルを持ち、すなわち、インダクタＬは、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ中に３回の充放電を完了する。同様に、これはインダクタＬの充放電周波数を高めることができる。
一例として、第３駆動信号ＰＷＭ３の１サイクルＴｓｗを用い得る。期間Ｆ２１は、第３駆動信号ＰＷＭ３のローレベル期間であり、期間Ｆ２２、期間Ｆ２３、期間Ｆ２４、期間Ｆ２５、及び期間Ｆ２６は各々、第３駆動信号ＰＷＭ３のハイレベル期間である。
第４駆動信号ＰＷＭ４は、期間Ｆ２１、期間Ｆ２２、期間Ｆ２４、及び期間Ｆ２６に駆動パルスを持ち、すなわち、第４駆動信号ＰＷＭ４は期間Ｆ２１、期間Ｆ２２、期間Ｆ２４、及び期間Ｆ２６においてハイレベルにある。第４駆動信号ＰＷＭ４は、期間Ｆ２３及び期間Ｆ２５には駆動パルスを持たず、すなわち、第４駆動信号ＰＷＭ４は期間Ｆ２３及び期間Ｆ２５においてローレベルにある。
すなわち、第４駆動信号ＰＷＭ４は、第３駆動信号ＰＷＭ３の１サイクルＴｓｗのローレベル期間中に１つの駆動パルス、つまり、期間Ｆ２１に対応する駆動パルスを持つ。さらに、第４駆動信号ＰＷＭ４は、第３駆動信号ＰＷＭ３の１サイクルＴｓｗのハイレベル期間中に２つの駆動パルス、つまり、期間Ｆ２４に対応する駆動パルスと、期間Ｆ２６に対応する駆動パルスとを持つ。
従って、インダクタＬは、期間Ｆ２１から期間Ｆ２３に１回目の充放電を完了し、期間Ｆ２４及び期間Ｆ２６に２回目の充放電を完了し、期間Ｆ２６に３回目の充放電を完了する。分かることには、インダクタＬは合計３回の充放電を完了する。これは、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ内でのインダクタＬの充放電の頻度を増加させ、インダクタＬのリップル電流を更に低減させる。
以下、図１を参照して、インダクタＬの充放電周波数を高めるために第３駆動信号ＰＷＭ３の各サイクルＴｓｗのローレベル期間内に１つの駆動パルスを持ち且つハイレベル期間内に２つの駆動パルスを持つように第４駆動信号ＰＷＭ４をコントローラが制御することを詳細に説明する。
説明を容易にするために、以下では、第３駆動信号ＰＷＭ３の１サイクルＴｓｗを例として用いてインダクタＬの充放電プロセスを説明する。
図２に示すように、期間Ｆ２１において、第３駆動信号ＰＷＭ３はローレベルにあり、第４駆動信号ＰＷＭ４はハイレベルにある。具体的には、コントローラが、第３スイッチングトランジスタＳ３を制御してオフにさせるとともに、第４スイッチングトランジスタＳ４を制御してオンにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ２２において、第３駆動信号ＰＷＭ３及び第４駆動信号ＰＷＭ４は両方ともハイレベルにある。具体的には、コントローラが第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４を制御してどちらもオンにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは１回目の充放電を完了する。
期間Ｆ２３において、第３駆動信号ＰＷＭ１はハイレベルにあり、第４駆動信号ＰＷＭ２はローレベルにある。具体的には、コントローラが、第３スイッチングトランジスタＳ３を制御してオンにさせるとともに、第４スイッチングトランジスタＳ４を制御してオフにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ２４において、第３駆動信号ＰＷＭ３及び第４駆動信号ＰＷＭ４は両方ともハイレベルにある。具体的には、コントローラが第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４を制御してどちらもオンにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは２回目の充放電を完了する。
期間Ｆ２５において、第３駆動信号ＰＷＭ３はハイレベルにあり、第４駆動信号ＰＷＭ４はローレベルにある。具体的には、コントローラが、第３スイッチングトランジスタＳ３を制御してオンにさせるとともに、第４スイッチングトランジスタＳ４を制御してオフにさせ、その結果、インダクタＬが放電され、ｉＬが徐々に減少する。期間Ｆ２６において、第３駆動信号ＰＷＭ３及び第４駆動信号ＰＷＭ４は両方ともハイレベルにある。具体的には、コントローラが第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４を制御してどちらもオンにさせ、その結果、インダクタＬが充電され、ｉＬが徐々に増加する。この場合、インダクタＬは３回目の充放電を完了する。
従って、インダクタＬは第３駆動信号ＰＷＭ３の１サイクルＴｓｗ内で合計３回の充放電を完了する。
コントローラは、第３駆動信号ＰＷＭ３の各サイクル中のインダクタＬの充放電回数を増加させるように、すなわち、インダクタＬの充放電周波数を高めるように、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４に非対称な第３駆動信号ＰＷＭ３及び第４駆動信号ＰＷＭ４を送る。従って、インダクタＬのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。
この出願のこの実施形態で提供される双方向直流変換器において、コントローラは、第１スイッチングトランジスタ及び第２スイッチングトランジスタに非対称な駆動信号を送るとともに、第３スイッチングトランジスタ及び第４スイッチングトランジスタに非対称な駆動信号を送ることができる。これは、インダクタの充放電周波数を高め、それにより、インダクタのコストを低減させ、さらに、双方向直流変換器のサイズ及びコストを減らす。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
また、この出願のこの実施形態では、第１スイッチングトランジスタの状態が第３スイッチングトランジスタの状態の逆であり（すなわち、第１スイッチングトランジスタは第３スイッチングトランジスタに対して相補的であり）、且つ第２スイッチングトランジスタの状態が第４スイッチングトランジスタの状態の逆である（すなわち、第２スイッチングトランジスタは第４スイッチングトランジスタに対して相補的である）ように、第１スイッチングトランジスタ及び第２スイッチングトランジスタに非対称な駆動信号が送られるとともに、第３スイッチングトランジスタ及び第４スイッチングトランジスタに非対称な駆動信号が送られる。さらに、キャパシタの電圧が安定したままであるように、第１スイッチングトランジスタ及び第２スイッチングトランジスタが位置する分岐と、第３スイッチングトランジスタ及び第４スイッチングトランジスタが位置する分岐との間（すなわち、２つの分岐の間）で、電流の共有又は補填が実施される。
図２に示した非対称な駆動信号の利点を検証するため、以下では、図３及び図４で提供される対称な駆動信号の波形の図を参照して説明を行う。
図１に示した双方向直流変換器が順方向動作を行う（具体的には、第１直流端子ＤＣ１及び第２直流端子ＤＣ２が双方向直流変換器の入力端子として使用され、第３直流端子ＤＣ３及び第４直流端子ＤＣ４が双方向直流変換器の出力端子として使用される）とき、当該双方向直流変換器はブーストコンバータである。従って、図１に示した双方向直流変換器の第３スイッチングトランジスタＳ３と第４スイッチングトランジスタＳ４は別々にダイオードに等価となり得る。この場合、コントローラは第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２のみに駆動信号を送り得る。
コントローラによって第１スイッチングトランジスタＳ１に送られる第１駆動信号ＰＷＭ１と、コントローラによって第２スイッチングトランジスタＳ２に送られる第２駆動信号ＰＷＭ２との波形を図３に示す。図３から見て取れることには、第１駆動信号ＰＷＭ１と第２駆動信号ＰＷＭ２は対称的であり、すなわち、これら２つの駆動信号のサイクル（周期）は同じであり、デューティサイクルも同じである。
図３から見て取れることには、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ内で、第１駆動信号ＰＷＭ１は１つの駆動パルスを持つことができ、第２駆動信号ＰＷＭ２も１つの駆動パルスを持つことができ、インダクタＬは２回の充放電を行うことができる。ｉＬは２つのサイクルを持つ。具体的には、第１駆動信号ＰＷＭ１又は第２駆動信号ＰＷＭ２がハイレベルにあるとき、インダクタＬが充電され、ｉＬが徐々に増加し、そして、第１駆動信号ＰＷＭ１又は第２駆動信号ＰＷＭ２がローレベルにあるとき、インダクタＬが放電され、ｉＬが徐々に減少する。
一方、図２では、第１駆動信号ＰＷＭ１と第２駆動信号ＰＷＭ２は非対称な駆動信号である。第１駆動信号ＰＷＭ１の１サイクルＴｓｗ内で、第１駆動信号ＰＷＭ１は１つの駆動パルスを持ち、第２駆動信号ＰＷＭ２は少なくとも２つの駆動パルスを持ち、インダクタＬは少なくとも３回の充放電を行う。
図２と図３との比較から分かることには、この出願のこの実施形態では、非対称な駆動信号を用いてこれらの駆動信号のうち一方（つまり、第２駆動信号）の周波数を高めることができ、それにより、インダクタＬの充放電周波数を高め、インダクタのインダクタンスを減らすことができる。
図１に示した双方向直流変換器が逆方向動作を行う（具体的には、第３直流端子ＤＣ３及び第４直流端子ＤＣ４が双方向直流変換器の入力端子として使用され、第１直流端子ＤＣ１及び第２直流端子ＤＣ２が双方向直流変換器の出力端子として使用される）とき、当該双方向直流変換器はバックコンバータである。従って、図１に示した双方向直流変換器の第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２は別々にダイオードに等価となり得る。この場合、コントローラは第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４のみに駆動信号を送り得る。
コントローラによって第３スイッチングトランジスタＳ３に送られる第３駆動信号ＰＷＭ３と、コントローラによって第４スイッチングトランジスタＳ４に送られる第４駆動信号ＰＷＭ４との波形を図４に示す。図４から見て取れることには、第３駆動信号ＰＷＭ３と第４駆動信号ＰＷＭ４は対称的であり、すなわち、これら２つの駆動信号のサイクル（周期）は同じであり、デューティサイクルも同じである。
図４から見て取れることには、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ内で、第３駆動信号ＰＷＭ３は１つの駆動パルスを持つことができ、第４駆動信号ＰＷＭ４も１つの駆動パルスを持つことができる。ｉＬは２つのサイクルを持つ。具体的には、インダクタＬは、次のように２回の充放電を行い得る。第３駆動信号ＰＷＭ３がローレベルにあり且つ第４駆動信号ＰＷＭ４がハイレベルにあるとき、インダクタＬが１回目の充電をされてｉＬが徐々に増加し、第３駆動信号ＰＷＭ３及び第４駆動信号の両方がハイレベルにあるとき、インダクタＬが１回目の放電をされてｉＬが徐々に減少して、インダクタＬが１回目の充放電を完了し、そして、第３駆動信号がハイレベルにあり且つ第４駆動信号ＰＷＭ４がローレベルにあるとき、インダクタＬが２回目の充電をされてｉＬが徐々に増加し、第３駆動信号ＰＷＭ３がローレベルにあり且つ第４駆動信号ＰＷＭ４がローレベルにあるとき、インダクタＬが２回目の放電をされてｉＬが徐々に減少して、インダクタＬが２回目の充放電を完了する。
図２と図４との比較から分かることには、この出願のこの実施形態では、非対称な駆動信号を用いてこれらの駆動信号のうち一方（つまり、第４駆動信号）の周波数を高めることができ、それにより、インダクタＬの充放電周波数を高め、インダクタのインダクタンスを減らすことができる。
以上にて、コントローラが第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２に非対称な駆動信号を送るとともに、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４に非対称な駆動信号を送ることで、インダクタＬのインダクタンスを減少させ、それにより、インダクタＬのサイズ及びコストを減らし、さらに、双方向直流変換器全体のサイズ及びコストを減らすことを説明した。
オプションで、図１の第１スイッチングトランジスタＳ１、第２スイッチングトランジスタＳ２、第３スイッチングトランジスタＳ３、及び第４スイッチングトランジスタＳ４は別々に、絶縁ゲート電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、ＭＯＳＦＥＴ、略してＭＯＳトランジスタ）、絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor、ＩＧＢＴ）、双方向スイッチ、又はこれらに類するものを使用し得る。確かなことには、これら４つのスイッチングトランジスタは各々、代わりに別の制御可能なパワーデバイスを使用してもよい。これはこの出願のこの実施形態において限定されることではない。
取り得る一実装において、第２駆動信号ＰＷＭ２のＮ個の駆動パルスは、次の３つの方式で、第１駆動信号ＰＷＭ１の各サイクル内に存在し得る。
方式１：第２駆動信号ＰＷＭ２のＮ個の駆動パルスは全て、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内にあるとし得る。
方式２：第２駆動信号ＰＷＭ２のＮ個の駆動パルスは全て、第１駆動信号ＰＷＭ１の各サイクルのハイレベル期間内にあるとし得る。
方式３：第２駆動信号ＰＷＭ２のＮ個の駆動パルスは、第１部分の駆動パルスと第２部分の駆動パルスとに分けられ得る。第１部分の駆動パルスは第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内にあることができ、第２部分の駆動パルスは第１駆動信号ＰＷＭ１の各サイクルのハイレベル期間内にあることができる。
なお、この出願のこの実施形態では、説明のために、第２駆動信号ＰＷＭ２の２つの駆動パルスが第１駆動信号ＰＷＭ１の各サイクルのローレベルの間内にある例（つまり、方式１）を用いる。
また、この出願のこの実施形態において、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に存在する第２駆動信号ＰＷＭ２の駆動パルスの数は特に限定されず、すなわち、Ｎは２以上、例えば３又は４とし得る。
他の取り得る一実装において、第４駆動信号ＰＷＭ４のＮ個の駆動パルスは、次の３つの方式で、第３駆動信号ＰＷＭ３の各サイクル内に存在し得る。
方式１：第４駆動信号ＰＷＭ４のＮ個の駆動パルスは全て、第３駆動信号ＰＷＭ３の各サイクルのローレベル期間内にあるとし得る。
方式２：第４駆動信号ＰＷＭ４のＮ個の駆動パルスは全て、第３駆動信号ＰＷＭ３の各サイクルのハイレベル期間内にあるとし得る。
方式３：第４駆動信号のＮ個の駆動パルスは、第１部分の駆動パルスと第２部分の駆動パルスとに分けられ得る。第１部分の駆動パルスは第３駆動信号ＰＷＭ３の各サイクルのローレベル期間内にあることができ、第２部分の駆動パルスは第３駆動信号ＰＷＭ３の各サイクルのハイレベル期間内にあることができる。
なお、この出願のこの実施形態では、説明のために、第４駆動信号ＰＷＭ４のうち１つの駆動パルス（つまり、２つの駆動パルスのうちの第１部分の駆動パルス）が第３駆動信号ＰＷＭ３の各サイクルのハイレベル期間内にあり、１つの駆動パルス（つまり、２つの駆動パルスのうちの第２部分の駆動パルス）が第３駆動信号ＰＷＭ３の各サイクルのローレベル期間内にある例（つまり、方式３）を用いる。
この出願のこの実施形態において、第３駆動信号ＰＷＭ３の各サイクルのローレベル期間又はハイレベル期間内に存在する第４駆動信号ＰＷＭ４の駆動パルスの数は特に限定されないとし得る。
第１駆動信号ＰＷＭ１は単純であるから、以下、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ中の第２駆動信号ＰＷＭ２と、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ中の第４駆動信号ＰＷＭ４を説明する。
先ず、第１駆動信号ＰＷＭ１の１サイクルＴｓｗ中の第２駆動信号ＰＷＭ２を、以下の３つの態様にて説明する。
第１態様によれば、第２駆動信号ＰＷＭ２のＮ個の駆動パルスのうち少なくとも２つに対応する周波数が相異なる。
以下では、説明のために、第２駆動信号ＰＷＭ２が、第１駆動信号ＰＷＭ１の各サイクルＴｓｗのローレベル期間内に３つの駆動パルスを持つ例、すなわち、３つの駆動パルスのうち２つに対応する周波数が相異なる例を用いる。
図５に示すように、Ｐ（パルス）１は、第１駆動信号ＰＷＭ１の各サイクルＴｓｗのローレベル期間内にある第２駆動信号ＰＷＭ２の３つの駆動パルスのうちの最初の駆動パルスを表し、Ｐ２は２番目の駆動パルスを表し、Ｐ３は３番目の駆動パルスを表している。Ｔ１は駆動パルスＰ１に対応するサイクル（周期）であり、Ｔ２は駆動パルスＰ２に対応するサイクルであり、Ｔ３は駆動パルスＰ３に対応するサイクルである。
図５から見て取れることには、駆動パルスＰ２に対応するサイクルＴ２と駆動パルスＰ３に対応するサイクルＴ３は同じである（すなわち、Ｔ２＝Ｔ３）。サイクルと周波数との間の逆数関係から分かることには、駆動パルスＰ２に対応する周波数（これはｆ２で表され得る）と駆動パルスＰ３に対応する周波数（これはｆ３で表され得る）は等しい、すなわち、ｆ２＝ｆ３である。しかし、駆動パルスＰ２に対応するサイクルＴ２及び駆動パルスＰ３に対応するサイクルＴ３はどちらも、駆動パルスＰ１に対応するサイクルＴ１とは異なる。従って、駆動パルスＰ２の周波数及び駆動パルスＰ３の周波数はどちらも駆動パルスＰ１の周波数とは異なる。図５から見て取れることには、Ｔ３＞Ｔ１である。従って、駆動パルスＰ３に対応する周波数は、駆動パルスＰ１に対応する周波数（これはｆ１で表され得る）よりも低く、すなわちｆ３＜ｆ１である。
Ｐ０は、１サイクルＴｓｗ中の第１駆動信号ＰＷＭ１の駆動パルスを表しており、駆動パルスＰ０は、第１スイッチングトランジスタＳ１のオン時間に対応し、第１スイッチングトランジスタＳ１のオン時間は、第１スイッチングトランジスタＳ１のデューティサイクルＤ１に第１駆動信号ＰＷＭ１のサイクルＴｓｗを乗算することによって得られ得る。
図５を参照されたい。駆動パルスＰ１、駆動パルスＰ２、及び駆動パルスＰ３のパルス幅は全て同じであり、すなわち、Ｐ１＝Ｐ２＝Ｐ３である。
確かなことには、第１駆動信号ＰＷＭ１の各サイクルＴｓｗのローレベル期間内に存在する第２駆動信号ＰＷＭ２の３つの駆動パルスは異なっていてもよい。
例えば、図６に示すように、駆動パルスＰ２及び駆動パルスＰ３のパルス幅は同じであり、駆動パルスＰ２及び駆動パルスＰ３のパルス幅は駆動パルスＰ１のパルス幅とは異なる。図６から見て取れることには、駆動パルスＰ１のパルス幅は、駆動パルスＰ２（又は駆動パルスＰ３）のパルス幅よりも大きい。
第１駆動信号ＰＷＭ１のローレベル期間内にある第２駆動信号ＰＷＭ２の駆動パルスが複数（例えば、３つの駆動パルス）存在し得るので、インダクタＬの充放電周波数が高められる。（図６に示すように）第２駆動信号ＰＷＭ２の複数の駆動パルスのパルス幅が異なっていても、インダクタのリップル電流の割合が同じであることを確保しながら、なおもインダクタＬのインダクタンスを小さくすることができ、それにより、インダクタＬのサイズ及びコストを更に減らすことができる。
第２態様によれば、第２駆動信号ＰＷＭ２のＮ個の駆動パルスの各々に対応する周波数が異なる。
以下では、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に第２駆動信号ＰＷＭ２が３つの駆動パルスを持つ例を用いて、第２駆動信号ＰＷＭ２の実装形態を説明する。すなわち、Ｎ＝３である場合、３つの駆動パルスに対応する周波数が相異なる。
図７に示すように、駆動パルスＰ３に対応するサイクルＴ３は、駆動パルスＰ２に対応するサイクルＴ２より大きく、駆動パルスＰ２に対応するサイクルＴ２は、駆動パルスＰ１に対応するサイクルＴ１より大きく、すなわち、Ｔ３＞Ｔ２＞Ｔ１である。同様に、サイクルと周波数との間の逆数関係から分かることには、駆動パルスＰ３に対応する周波数ｆ３は、駆動パルスＰ２に対応する周波数ｆ２より低く（すなわち、ｆ３＜ｆ２）、駆動パルスＰ２に対応する周波数ｆ２は、駆動パルスＰ１に対応する周波数ｆ１より低い（すなわち、ｆ２＜ｆ１）。すなわち、駆動パルスＰ１、駆動パルスＰ２、及び駆動パルスＰ３に対応する周波数が全て異なる。
確かなことには、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に存在する第２駆動信号ＰＷＭ２の３つの駆動パルスのパルス幅は代わりに異なっていてもよい。
図８に示すように、駆動パルスＰ３に対応するサイクルＴ３は、駆動パルスＰ２に対応するサイクルＴ２より大きく、駆動パルスＰ２に対応するサイクルＴ２は、駆動パルスＰ１に対応するサイクルＴ１より大きく、すなわち、Ｔ３＞Ｔ２＞Ｔ１である。加えて、駆動パルスＰ１のパルス幅は、駆動パルスＰ２のパルス幅に等しい。しかし、駆動パルスＰ１のパルス幅及び駆動パルスＰ２のパルス幅もどちらも、駆動パルスＰ３のパルス幅よりも小さい。
同様に、図９に示すように、第２駆動信号ＰＷＭ２は、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に駆動パルスＰ１と駆動パルスＰ２とを持っていてもよく、ここで、駆動パルスＰ２に対応するサイクルＴ２は、駆動パルスＰ１に対応するサイクルＴ１より大きい、すなわち、Ｔ２＞Ｔ１である。加えて、駆動パルスＰ２のパルス幅は、駆動パルスＰ１のパルス幅より大きい（すなわち、駆動パルスＰ１おパルス幅と駆動パルスＰ２のパルス幅とが異なる）。
なお、第２駆動信号ＰＷＭ２は、図２に示したように２つの駆動パルスのパルス幅を同じにして、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に２つの駆動パルスを持っていてもよい。詳細をこの出願のこの実施形態において再び説明することはしない。
第３態様によれば、第２駆動信号ＰＷＭ２のＮ個の駆動パルスのうちの最初のＮ－１個の駆動パルスの周波数は同じであり、第２駆動信号におけるＮ個の駆動パルスのうちの最後の駆動パルスの周波数は最初のＮ－１個の駆動パルスの周波数よりも低い。
以下では、説明のために、第１駆動信号ＰＷＭ１の各サイクルのローレベル期間内に第２駆動信号ＰＷＭ２が３つの駆動パルスを持つ例を用いる。
一例において、図１０に示すように、駆動パルスＰ１、駆動パルスＰ２、及び駆動パルスＰ３のパルス幅は同じであり、駆動パルスＰ１及び駆動パルスＰ２（つまり、最初の２つの駆動パルス）のサイクルは同じである（すなわち、Ｔ１＝Ｔ２）。従って、駆動パルスＰ１及び駆動パルスＰ２の周波数は同じである（すなわち、ｆ１＝ｆ２）。加えて、駆動パルスＰ３（つまり、３つの駆動パルスのうちの最後の駆動パルス）のサイクルは、駆動パルスＰ１及び駆動パルスＰ２のサイクルよりも大きい、すなわち、駆動パルスＰ３の周波数は、駆動パルスＰ１（又は駆動パルスＰ２）の周波数よりも低い（すなわち、ｆ３＜ｆ１）。
他の一例において、図１１に示すように、駆動パルスＰ１のパルス幅は、駆動パルスＰ２のパルス幅よりも大きく、駆動パルスＰ２のパルス幅は、駆動パルスＰ３のパルス幅と同じである。加えて、駆動パルスＰ１及び駆動パルスＰ２のサイクルは同じであり、すなわち、Ｔ１＝Ｔ２である。すなわち、駆動パルスＰ１及び駆動パルスＰ２の周波数は同じである（すなわち、ｆ１＝ｆ２）。加えて、駆動パルスＰ３のサイクルは、駆動パルスＰ１及び駆動パルスＰ２のサイクルよりも大きく、すなわち、駆動パルスＰ３の周波数は、駆動パルスＰ１（又は駆動パルスＰ２）の周波数よりも低い（すなわち、ｆ３＜ｆ１）。
上述の３つの態様から分かることには、この出願のこの実施形態において、コントローラは、第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２とに非対称な駆動信号を送ることで、インダクタＬの充放電周波数が高くなり、インダクタのリップル電流の割合が同じであることを確保しながら、なおもインダクタＬのインダクタンスを小さくすることができ、それにより、インダクタＬのサイズ及びコストを更に減らすことができるようにする。
以下、第３駆動信号ＰＷＭ３の１サイクルＴｓｗ中の第４駆動信号ＰＷＭ４を、以下のケースにて説明する。
第１態様によれば、第４駆動信号ＰＷＭ４のＮ個の駆動パルスのうち少なくとも２つに対応する周波数が相異なる。
以下では、説明のために、第３駆動信号ＰＷＭ３の各サイクルＴｓｗ中に第４駆動信号ＰＷＭ４が３つの駆動パルスを持ち、それら３つの駆動パルスのパルス幅が同じである例を用いる。
第３駆動信号ＰＷＭ３の各サイクルＴｓｗのローレベル期間内に１つの駆動パルスＰ１が存在し、第３駆動信号ＰＷＭ３の各サイクルＴｓｗのハイレベル期間内に２つの駆動パルス（つまり、駆動パルスＰ２及び駆動パルスＰ３）が存在し、駆動パルスＰ１のパルス幅、駆動パルスＰ２のパルス幅、及び駆動パルスＰ３のパルス幅は全て同じである。駆動パルスＰ１に対応するサイクルＴ１が駆動パルスＰ２に対応するサイクルＴ２と同じである（すなわち、Ｔ１＝Ｔ２）が、駆動パルスＰ２に対応するサイクルＴ２が駆動パルスＰ３に対応するサイクルＴ３と異なる（すなわち、Ｔ２≠Ｔ３）場合、駆動パルスＰ１に対応する周波数ｆ１は駆動パルスＰ２に対応する周波数ｆ２と同じであり（すなわち、ｆ１＝ｆ２）、駆動パルスＰ２に対応する周波数ｆ２は駆動パルスＰ３に対応する周波数ｆ３とは異なる（すなわち、ｆ２≠ｆ３）。
確かなことには、第３駆動信号ＰＷＭ３の各サイクルＴｓｗ内に存在する第４駆動信号ＰＷＭ４の３つの駆動パルスのパルス幅は代わりに異なっていてもよい。詳細については、上述の関連する説明を参照されたい。詳細をこの出願のこの実施形態において再び説明することはしない。
第３駆動信号ＰＷＭ１のローレベル期間及びハイレベル期間内にある第４駆動信号ＰＷＭ４の駆動パルスが複数（例えば、２つの駆動パルス）存在し得るので、インダクタＬの充放電周波数も高められる。第４駆動信号ＰＷＭ４の複数の駆動パルスのパルス幅が異なっていても、インダクタのリップル電流の割合が同じであることを確保しながら、なおもインダクタＬのインダクタンスを小さくすることができ、それにより、インダクタＬのサイズ及びコストを更に減らすことができる。
第２態様によれば、第４駆動信号ＰＷＭ４のＮ個の駆動パルスの各々に対応する周波数が異なる。
以下では、説明のために、第３駆動信号ＰＷＭ３の各サイクルＴｓｗ中に第４駆動信号ＰＷＭ４が３つの駆動パルスを持ち、それら３つの駆動パルスのパルス幅が同じであり、且つそれら３つの駆動パルスに対応する周波数が全て異なる例を用いる。
第３駆動信号ＰＷＭ３の各サイクルＴｓｗのローレベル期間内に１つの駆動パルスＰ１が存在し、第３駆動信号ＰＷＭ３の各サイクルＴｓｗのハイレベル期間内に駆動パルスＰ２及び駆動パルスＰ３が存在し、駆動パルスＰ１のパルス幅、駆動パルスＰ２のパルス幅、及び駆動パルスＰ３のパルス幅の全てが同じである。駆動パルスＰ１に対応するサイクルＴ１、駆動パルスＰ２に対応するサイクルＴ２、及び駆動パルスＰ３に対応するサイクルＴ３の全てが異なる（すなわち、Ｔ１≠Ｔ２≠Ｔ３）場合、駆動パルスＰ１に対応する周波数ｆ１、駆動パルスＰ２に対応する周波数ｆ２、及び駆動パルスＰ３に対応する周波数ｆ３の全てが異なる（すなわち、ｆ１≠ｆ２≠ｆ３）。
確かなことには、第３駆動信号ＰＷＭ３の各サイクルＴｓｗ中に存在する第４駆動信号ＰＷＭ４の３つの駆動パルスのパルス幅は代わりに異なっていてもよい。詳細については、上述の関連する説明を参照されたい。詳細をこの出願のこの実施形態において再び説明することはしない。
第３態様によれば、第４駆動信号ＰＷＭ４のＮ個の駆動パルスのうちの最初のＮ－１個の駆動パルスの周波数は同じであり、第４駆動信号におけるＮ個の駆動パルスのうちの最後の駆動パルスの周波数は最初のＮ－１個の駆動パルスの周波数よりも低い。
同様に、以下では、説明のために、第３駆動信号ＰＷＭ３の各サイクルのローレベル期間内に第４駆動信号ＰＷＭ４が３つの駆動パルスを持つ例を用いる。
一例において、駆動パルスＰ１、駆動パルスＰ２、及び駆動パルスＰ３のパルス幅は同じであり、駆動パルスＰ１及び駆動パルスＰ２（つまり、最初の２つの駆動パルス）のサイクルは同じである（すなわち、Ｔ１＝Ｔ２）。従って、駆動パルスＰ１及び駆動パルスＰ２の周波数は同じである（すなわち、ｆ１＝ｆ２）。加えて、駆動パルスＰ３（つまり、３つの駆動パルスのうちの最後の駆動パルス）のサイクルは、駆動パルスＰ１及び駆動パルスＰ２のサイクルよりも大きい、すなわち、駆動パルスＰ３の周波数は、駆動パルスＰ１（又は駆動パルスＰ２）の周波数よりも低い（すなわち、ｆ３＜ｆ１）。
他の一例において、駆動パルスＰ１のパルス幅は、駆動パルスＰ２のパルス幅よりも大きいとすることができ、駆動パルスＰ２のパルス幅は、駆動パルスＰ３のパルス幅と同じであるとすることができる。加えて、駆動パルスＰ１及び駆動パルスＰ２のサイクルは同じであり、すなわち、Ｔ１＝Ｔ２である。すなわち、駆動パルスＰ１及び駆動パルスＰ２の周波数は同じである（すなわち、ｆ１＝ｆ２）。加えて、駆動パルスＰ３のサイクルは、駆動パルスＰ１及び駆動パルスＰ２のサイクルよりも大きく、すなわち、駆動パルスＰ３の周波数は、駆動パルスＰ１（又は駆動パルスＰ２）の周波数よりも低い（すなわち、ｆ３＜ｆ１）。
上述の３つの態様から分かることには、この出願のこの実施形態において、コントローラは、第３スイッチングトランジスタＳ３と第４スイッチングトランジスタＳ４とに非対称な駆動信号を送ることで、インダクタＬの充放電周波数が高くなり、インダクタのリップル電流の割合が同じであることを確保しながら、なおもインダクタＬのインダクタンスを小さくすることができ、それにより、インダクタＬのサイズ及びコストを更に減らすことができるようにする。
取り得る一実装において、この出願のこの実施形態では、（第１駆動信号ＰＷＭ１の各サイクルにおいて）第１駆動信号ＰＷＭ１の立ち上がりエッジと第２駆動信号ＰＷＭ２のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間の時間がラグタイムとして定義され得る（これは、方式１で定義されるラグタイムであり、理解及び区別しやすいようにＴｄ１で表す）。あるいは、（第３駆動信号ＰＷＭ３の各サイクルにおいて）第３駆動信号ＰＷＭ３の立ち上がりエッジと第４駆動信号ＰＷＭ４のＮ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間の時間がラグタイムとして定義され得る（これは、方式２で定義されるラグタイムであり、理解及び区別しやすいようにＴｄ２で表す）。
以下、上述の２つの方式で定義されるラグタイムを取得するやり方を、添付図面を参照して詳細に説明する。
方式１で定義されるラグタイムＴｄ１について、理解の容易さのため、この出願のこの実施形態では、説明のために、第１駆動信号ＰＷＭ１の各サイクル内で第２駆動信号ＰＷＭ２が２つの駆動パルスを持ち、それら２つの駆動パルスのパルス幅が同じである例を用いる。
第１の例において、インダクタＬのリップル電流はラグタイムＴｄ１の影響を受けるため、コントローラは、インダクタＬのリップル電流に基づいてラグタイムＴｄ１を取得し得る。インダクタＬのリップル電流を低減させるために、インダクタＬの各充放電サイクルにおいて、コントローラは、ラグタイムＴｄ１を得るために、インダクタＬの充電電流をインダクタＬの放電電流に等しくなるように制御し得る。
図１２から見て取れることには、第１駆動信号ＰＷＭ１の立ち上がりエッジと第２駆動信号ＰＷＭ２の２つの駆動パルスのうちの最初の駆動パルスの立ち上がりエッジとの間の時間は、Ｄ１Ｔｓｗ＋Ｄ２Ｔｓｗであり、すなわち、Ｔｄ１＝Ｄ１Ｔｓｗ＋Ｄ２Ｔｓｗである。
Ｔｓｗは第１駆動信号ＰＷＭ１の１サイクルを表す。Ｄ１は第１スイッチングトランジスタＳ１のデューティサイクルを表し、Ｄ３は第２スイッチングトランジスタＳ３のデューティサイクルを表し、Ｄ１＋Ｄ３＝１を満たす。Ｄ１Ｔｓｗは第１スイッチングトランジスタＳ１のオン時間を表す。
同様に、Ｄ２は第２スイッチングトランジスタＳ２のデューティサイクルを表し、Ｄ４は第４スイッチングトランジスタＳ４のデューティサイクルを表し、Ｄ２＋Ｄ４＝１を満たす。Ｄ２Ｔｓｗは、第２駆動信号ＰＷＭ２の２つの駆動パルスのうちの最初の駆動パルスの立ち上がりエッジと、第１駆動信号ＰＷＭ１の立ち下がりエッジとの間の遅延時間を表し得る。
以下、図１及び図２を参照して、コントローラがラグタイムＴｄ１を取得する詳細なプロセスを説明する。
コントローラは、図１に示す双方向直流変換器の第１電圧Ｖ１及び第２電圧Ｖ２と、キャパシタＣの電圧Ｖｃと、第１駆動信号ＰＷＭ１又は第３駆動信号ＰＷＭ３のサイクルＴｓｗとに基づいて、ラグタイムＴｄ１を得ることができる。
オプションで、第１電圧Ｖ１は、双方向直流変換器の出力電圧を示すために使用されることができ、第２電圧Ｖ２は、双方向直流変換器の入力電圧を示すために使用されることができる。あるいは、第１電圧Ｖ１は、双方向直流変換器の入力電圧を示すために使用されることができ、第２電圧Ｖ２は、双方向直流変換器の出力電圧を示すために使用されることができる。この出願のこの実施形態では、説明のために、第１電圧Ｖ１が入力電圧であり、第２電圧Ｖ２が出力電圧である例を用いる。
図２を参照されたい。例えば、コントローラは、第１スイッチングトランジスタＳ１に第１駆動信号ＰＷＭ１を送り、第２スイッチングトランジスタＳ２に第２駆動信号ＰＷＭ２を送る。この場合、期間Ｆ１１と期間Ｆ１２とでインダクタＬの１回の充放電サイクルに対応する。そして、期間Ｆ１１は、第１スイッチングトランジスタＳ１がオンにされ且つ第２スイッチングトランジスタＳ２がオフにされることに対応し、期間Ｆ１２は、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２の両方がオフにされることに対応する。この充放電サイクルにおいて、インダクタＬは次式：
（Ｖ１＋Ｖｃ－Ｖ２）Ｄ１Ｔｓｗ＝（Ｖ２－Ｖ１）Ｄ２Ｔｓｗ 式（１）
を満たす。
式（１）において、第１駆動信号ＰＷＭ１のデューティサイクルＤ１は
Ｄ１＝１－Ｖ１／Ｖ２ 式（２）
を満たし得る。
また、コントローラは、式（１）及び式（２）に基づいてラグタイムＴｄ１を得ることができ、それにより、インダクタＬのインダクタンスを減らすことができる。
第２の例において、コントローラは、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２のうち少なくとも一方の損失（つまり、第１スイッチングトランジスタＳ１の損失及び／又は第２スイッチングトランジスタＳ２の損失）に基づいて、ラグタイムＴｄ１を取得し得る。
すなわち、ラグタイムＴｄ１を得るために、コントローラは、第１スイッチングトランジスタＳ１の損失のみに基づいてラグタイムＴｄ１を得るか、第２スイッチングトランジスタＳ２の損失のみに基づいてラグタイムＴｄ１を得るか、又は第１スイッチングトランジスタＳ１の損失及び第２スイッチングトランジスタＳ２の損失の両方に基づいてラグタイムＴｄ１を得るかすることができる。
例えば、コントローラは、第１スイッチングトランジスタＳ１の損失のみに基づいてラグタイムＴｄ１を得る。この場合、第１スイッチングトランジスタＳ１の最小損失に対応する時間がラグタイムＴｄ１となり得る。
他の一例では、コントローラは、第２スイッチングトランジスタＳ２の損失のみに基づいてラグタイムＴｄ１を得る。この場合、第２スイッチングトランジスタＳ２の最小損失に対応する時間がラグタイムＴｄ１となり得る。
他の一例では、コントローラは、第１スイッチングトランジスタＳ１の損失及び第２スイッチングトランジスタＳ２の損失の両方に基づいてラグタイムＴｄ１を得る。この場合、第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２の損失が均等に分散されることに対応する時間がラグタイムＴｄ１となり得る。
従って、コントローラは、第１スイッチングトランジスタＳ１の損失及び／又は第２スイッチングトランジスタＳ１の損失に基づいてラグタイムＴｄ１を得ることができ、それにより、双方向直流変換器によって発生される損失を低減させ、双方向直流変換器の変換効率を向上させ得る。
第３の例において、コントローラは、インダクタＬのリップル電流と、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２のうち少なくとも一方の損失とに基づいて、ラグタイムＴｄ１を取得し得る。
インダクタＬのリップル電流と双方向直流変換器によって発生される損失との両方を低減させるために、コントローラは、第１の例と第２の例とを組み合わせてラグタイムＴｄ１を取得し得る。
従って、コントローラは、インダクタＬの低いリップル電流、並びに第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２のうち少なくとも一方の低い損失に対応する時間を、ラグタイムＴｄ１として使用することができる。
方式２で定義されるラグタイムＴｄ２について、理解の容易さのため、この出願のこの実施形態では、説明のために、第３駆動信号ＰＷＭ３の各サイクル内で第４駆動信号ＰＷＭ４が２つの駆動パルスを持ち、それら２つの駆動パルスのパルス幅が相異なる例を用いる。
第１の例において、インダクタＬのリップル電流はラグタイムＴｄ２の影響を受けるため、コントローラは、インダクタＬのリップル電流に基づいてラグタイムＴｄ２を取得し得る。インダクタＬのリップル電流を低減させるために、インダクタＬの各充放電サイクルにおいて、コントローラは、ラグタイムＴｄ２を得るために、インダクタＬの充電電流をインダクタＬの放電電流に等しくなるように制御し得る。
以下、図１を参照して、コントローラがラグタイムＴｄ２を取得する詳細なプロセスを説明する。
第１の例において、コントローラは、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４のうち少なくとも一方の損失（つまり、第３スイッチングトランジスタＳ３の損失及び／又は第４スイッチングトランジスタＳ４の損失）に基づいて、ラグタイムＴｄ２を取得し得る。
すなわち、ラグタイムＴｄ２を得るために、コントローラは、第３スイッチングトランジスタＳ３の損失のみに基づいてラグタイムＴｄ２を得るか、第４スイッチングトランジスタＳ４の損失のみに基づいてラグタイムＴｄ２を得るか、又は第３スイッチングトランジスタＳ３の損失及び第４スイッチングトランジスタＳ４の損失の両方に基づいてラグタイムＴｄ２を得るかすることができる。
例えば、コントローラは、第３スイッチングトランジスタＳ３の損失のみに基づいてラグタイムＴｄ２を得る。この場合、第３スイッチングトランジスタＳ３の最小損失に対応する時間がラグタイムＴｄ２となり得る。
他の一例では、コントローラは、第４スイッチングトランジスタＳ４の損失のみに基づいてラグタイムＴｄ２を得る。この場合、第４スイッチングトランジスタＳ４の最小損失に対応する時間がラグタイムＴｄ２となり得る。
他の一例では、コントローラは、第３スイッチングトランジスタＳ３の損失及び第４スイッチングトランジスタＳ４の損失の両方に基づいてラグタイムＴｄ２を得る。この場合、第３スイッチングトランジスタＳ３と第４スイッチングトランジスタＳ４の損失が均等に分散されることに対応する時間がラグタイムＴｄ２となり得る。
従って、コントローラは、第３スイッチングトランジスタＳ３の損失及び／又は第４スイッチングトランジスタＳ４の損失に基づいてラグタイムＴｄ２を得ることができ、それにより、双方向直流変換器によって発生される損失を低減させ、双方向直流変換器の変換効率を向上させ得る。
第２の例において、コントローラは、インダクタＬのリップル電流と、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４のうち少なくとも一方の損失とに基づいて、ラグタイムＴｄ２を取得し得る。
インダクタＬのリップル電流と双方向直流変換器によって発生される損失との両方を低減させるために、コントローラは、第１の例と第２の例とを組み合わせてラグタイムＴｄ２を取得し得る。
従って、コントローラは、インダクタＬの低いリップル電流、並びに第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４のうち少なくとも一方の低い損失に対応する時間を、ラグタイムＴｄ２として使用することができる。
取り得る一実装において、図１に基づき、この出願のこの実施形態で提供される双方向直流変換器１は更に、図１３に示すようにキャパシタＣ１及びキャパシタＣ２を含み得る。
キャパシタＣ１はノードＨとノードＩとの間に接続され、ノードＨは第１直流端子ＤＣ１に接続され、ノードＩは第２直流端子ＤＣ２に接続される。キャパシタＣ２はノードＦとノードＧとの間に接続され、ノードＦは第３直流端子ＤＣ３に接続され、ノードＧは第４直流端子ＤＣ４に接続される。
オプションで、キャパシタＣ１の一方の端子（これを正端子とし得る）がノードＨに接続され、キャパシタＣ１の他方の端子（これを負端子とし得る）がノードＩに接続される。キャパシタＣ２の一方の端子（これを正端子とし得る）がノードＦに接続され、キャパシタＣ２の他方の端子（これを負端子とし得る）がノードＧに接続される。
また、図１３に基づき、この出願のこの実施形態で提供される双方向直流変換器１は更に、図１４に示すように第５スイッチングトランジスタＳ５を含み得る。図１４において、第５スイッチングトランジスタＳ５の第１端子（つまり、図１４において第５スイッチングトランジスタＳ５の右側の端子）がキャパシタＣの第２端子（つまり、図１４においてキャパシタＣの下側の端子であり、これを負端子とし得る）に接続され、第５スイッチングトランジスタＳ５の第２端子（つまり、図１４において第５スイッチングトランジスタＳ５の左側の端子）がノードＢに接続され得る。
オプションで、例えば第１スイッチングトランジスタＳ１などの上述の４つのスイッチングトランジスタと同様に、第５スイッチングトランジスタＳ５も、ＭＯＳトランジスタ、ＩＧＢＴ、双方向スイッチ、又はこれらに類するものを使用し得る。確かなことには、第５スイッチングトランジスタＳ５は代わりに別のタイプの制御可能なパワーデバイスであってもよい。第５スイッチングトランジスタＳ５のタイプはこの出願のこの実施形態において限定されることではない。
例えば、第５スイッチングトランジスタＳ５はＭＯＳトランジスタである。第５スイッチングトランジスタＳ５のドレインがキャパシタＣの第２端子に接続され、第５スイッチングトランジスタＳ５のソースがノードＢに接続され得る。
他の一例では、第５スイッチングトランジスタＳ５はＩＧＢＴである。第５スイッチングトランジスタＳ５のコレクタがキャパシタＣの第２端子に接続され、第５スイッチングトランジスタＳ５のエミッタがノードＢに接続され得る。
図１４に示す双方向直流変換器１は、第５スイッチングトランジスタＳ５を用いて第２スイッチングトランジスタＳ２を保護し得る。原理は次のとおりである。
双方向直流変換器１が第１電圧Ｖ１（入力電圧として使用される）を第２電圧Ｖ２（出力電圧として使用される）に変換する（すなわち、図１４において左から右に電力が伝送される）プロセスにおいて、コントローラは先ず第５スイッチングトランジスタＳ５をオフにさせるよう制御する。この場合、第５スイッチングトランジスタＳ５がオフにされるので、キャパシタＣに電流が流れることはできない。この場合、第２スイッチングトランジスタＳ２に第１電圧Ｖ１は印加されない。従って、第２スイッチングトランジスタＳ２は保護される。
例えば、第１電圧Ｖ１が９００Ｖであり、且つ第２電圧Ｖ２が１２００Ｖである（双方向直流変換器１が昇圧の役割を果たす）場合、第１スイッチングトランジスタＳ１及び第３スイッチングトランジスタＳ３は各々、例えば６５０Ｖといった低い耐電圧レベルのＩＧＢＴを使用し得る。第５スイッチングトランジスタＳ５が配置されない場合、双方向直流変換器１が電源に接続された瞬間のキャパシタＣの電圧Ｖｃは０であり、すなわち、第１電圧Ｖ１はほぼ完全に第２スイッチングトランジスタＳ２に印加される。その結果、第２スイッチングトランジスタＳ２によって負担される必要がある電圧が第２スイッチングトランジスタＳ２の電圧ストレスを超え、第２スイッチングトランジスタＳ２がダメージを受ける。
同様に、双方向直流変換器１が第２電圧Ｖ２（入力電圧として使用される）を第１電圧Ｖ１（出力電圧として使用される）に変換する（すなわち、図１４において右から左に電力が伝送される）プロセスにおいて、コントローラは先ず第５スイッチングトランジスタＳ５をオフにさせるよう制御する。この場合、第５スイッチングトランジスタＳ５がオフにされるので、キャパシタＣに電流が流れることはできない。この場合、第２スイッチングトランジスタＳ２に第２電圧Ｖ２は印加されない。従って、第２スイッチングトランジスタＳ２はなおも保護され得る。
例えば、第１電圧Ｖ１が９００Ｖであり、且つ第２電圧Ｖ２が１２００Ｖである（双方向直流変換器１が降圧の役割を果たす）場合、同様に、第１スイッチングトランジスタＳ１及び第３スイッチングトランジスタＳ３は各々、例えば６５０Ｖといった低い耐電圧レベルのＩＧＢＴを使用し得る。第５スイッチングトランジスタＳ５が配置されない場合、双方向直流変換器１が電源に接続された瞬間のキャパシタＣの電圧Ｖｃは０であり、すなわち、第２電圧Ｖ２はほぼ完全に第２スイッチングトランジスタＳ２に印加される。その結果、第２スイッチングトランジスタＳ２によって負担される必要がある電圧が第２スイッチングトランジスタＳ２の電圧ストレスを超え、第２スイッチングトランジスタＳ２がダメージを受ける。
他の取り得る一実装において、図１３に基づき、キャパシタの予備充電と双方向直流変換器内のバスの電圧の急激な変化とを考慮して、この出願で提供される双方向直流変換器１は更に、図１５に示すように第１ダイオードＤ１及び第２ダイオードＤ２を含み得る。
図１５において、図１３の第２キャパシタＣ２をキャパシタＣ２１とキャパシタＣ２２とに分割することができ、キャパシタＣ２１とキャパシタＣ２２との間の接続ノードがノードＪである（ノードＪは第２電圧Ｖ２の中点として理解され得る）。第１ダイオードＤ１のアノードがノードＢに接続され、第１ダイオードＤ１のカソードがノードＪに接続され得る。第２ダイオードＤ２のアノードがノードＪに接続され、第２ダイオードＤ２のカソードがノードＤに接続され得る。
理解され得ることには、第１ダイオードＤ１の機能は、第４スイッチングトランジスタＳ４がオンにされるときに第２スイッチングトランジスタＳ２が直流バス全体の電圧Ｖｂｕｓ（つまり、第２電圧Ｖ２）を負担するのを防ぐために、第２スイッチングトランジスタＳ２が負担する電圧降下をクランプすることである。同様に、第２ダイオードＤ２の機能は、第２スイッチングトランジスタＳ２がオンにされるときに第４スイッチングトランジスタＳ４が直流バス全体の電圧Ｖｂｕｓ（つまり、第２電圧Ｖ２）を負担するのを防ぐために、第４スイッチングトランジスタＳ４が負担する電圧降下をクランプすることである。従って、第１ダイオードＤ１及び第２ダイオードＤ２はクランピングダイオードと称され得る。
図１５に示す双方向直流変換器１の機能は、図１４に示した双方向直流変換器１の機能と同じである。それらの機能はどちらも、双方向直流変換器１が電源に接続されて動作を開始するときに、第２スイッチングトランジスタＳ２が負担する電圧ストレスを低減させることである。図１５に示す双方向直流変換器は以下の利点を有する。
双方向直流変換器１が電源に接続されて順方向動作を実行し始めるときに、第１電圧Ｖ１を用いてキャパシタＣが充電され、キャパシタＣの電圧がゼロである瞬間がない。従って、第１電圧Ｖ１が完全に第２スイッチングトランジスタＳ２に印加されることがなく、それにより、第２スイッチングトランジスタＳ２が負担する電圧ストレスが低減され、第２スイッチングトランジスタＳ２が保護される。
同様に、双方向直流変換器１が電源に接続されて逆方向動作を実行し始めるときにも、第２電圧Ｖ２を用いてキャパシタＣが充電され、キャパシタＣの電圧がゼロである瞬間がない。従って、第２電圧Ｖ２が完全に第２スイッチングトランジスタＳ２に印加されることがなく、それにより、第２スイッチングトランジスタＳ２が負担する電圧ストレスが低減され、第２スイッチングトランジスタＳ２が保護される。
オプションで、第１ダイオード及び第２ダイオードは各々、代わりに、スイッチングトランジスタ（例えば、ＭＯＳトランジスタ、ＩＧＢＴ、又は双方向スイッチ）で置き換えられてもよい。この場合、コントローラは、スイッチングトランジスタがダイオードの動作モードを遂行するように、対応する駆動信号を送りさえすればよい。詳細をこの出願のこの実施形態において再び説明することはしない。
最後に、図１４及び図１５に示した双方向直流変換器１において、コントローラはやはり、第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２とに非対称な駆動信号を送るとともに、第３スイッチングトランジスタＳ３と第４スイッチングトランジスタＳ４とに非対称な駆動信号を送り得る。これはやはり、インダクタＬの充放電周波数を高め、インダクタＬのリップル電流を低減させ、インダクタＬのインダクタンスを減少させ、双方向直流変換器全体のサイズ及びコストを減らすことができる。
この出願の一実施形態は更にエレクトロニクス装置を提供する。当該エレクトロニクス装置は双方向直流変換器を含み得る。該双方向直流変換器の詳細な説明については、上述の説明を参照されたい。詳細をこの出願のこの実施形態において再び説明することはしない。
以上にて、双方向直流変換器を詳細に説明した。以下、双方向直流変換器の制御方法を説明する。図１６に示すように、制御方法１００は、コントローラが、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３とに対する相補的な制御を行うとともに、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４とに対する相補的な制御を行う、ことを含み得る。
相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用される。例えば、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３を同時にオン又はオフにすることはできず、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４を同時にオン又はオフにすることはできない。
オプションで、コントローラは、同一サイクル内で第２スイッチングトランジスタＳ２のオン時間の量を第１スイッチングトランジスタＳ１のオン時間の量よりも多くするように制御する。これはまた、１サイクル内で、コントローラは、第２スイッチングトランジスタＳ２のスイッチング周波数を第１スイッチングトランジスタＳ１のスイッチング周波数よりも高くするように制御することができ、それにより、第１スイッチングトランジスタＳ１及び第２スイッチングトランジスタＳ２の損失を低減させ得ることとして理解され得る。
この出願のこの実施形態で提供される制御方法において、コントローラは、同一サイクル内で第２スイッチングトランジスタのオン時間の量を第１スイッチングトランジスタのオン時間の量とは異なるように制御する。これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、第１スイッチングトランジスタＳ１の任意のサイクルにおいて、第１スイッチングトランジスタＳ１のオン時点と第２スイッチングトランジスタＳ２のオン時点との間に遅延が存在し得る。すなわち、いずれのサイクルにおいても第１スイッチングトランジスタＳ１と第２スイッチングトランジスタＳ２とが同時にターンオンされることはない。
また、第１スイッチングトランジスタＳ１のサイクルは第３スイッチングトランジスタＳ３のサイクルと同じとし得る。
取り得る一実装において、当該制御方法は更に、コントローラが、同一サイクル内で第４スイッチングトランジスタＳ４のオン時間の量を第３スイッチングトランジスタＳ３のオン時間の量よりも多くするように制御する、ことを含み得る。これはまた、１サイクル内で、コントローラは、第４スイッチングトランジスタＳ４のスイッチング周波数を第３スイッチングトランジスタＳ３のスイッチング周波数よりも高くするように制御することができ、それにより、第３スイッチングトランジスタＳ３及び第４スイッチングトランジスタＳ４の損失を低減させ得ることとして理解され得る。
理解され得ることには、コントローラは、同一サイクル内で第４スイッチングトランジスタのオン時間の量を第３スイッチングトランジスタのオン時間の量とは異なるように制御する。同様に、これは、１サイクル中のインダクタの充放電時間の量を増加させることができ、すなわち、インダクタの充放電周波数を高めることができる。従って、インダクタのリップル電流の割合が同じであることを確保しながら、小さいインダクタンスのインダクタを使用することができる。また、小さいインダクタンスのインダクタは小さいサイズ及び低いコストを有する。これは、双方向直流変換器のサイズ及びコストを減らすことができる。双方向直流変換器のサイズが小さくなると、双方向直流変換器の電力密度を高めることができる。
取り得る一実装において、コントローラは、第１スイッチングトランジスタＳ１に第１駆動信号ＰＷＭ１を送り、第２スイッチングトランジスタＳ２に第２駆動信号ＰＷＭ２を送り、第３スイッチングトランジスタＳ３に第３駆動信号ＰＷＭ３を送り、且つ第４スイッチングトランジスタＳ４に第４駆動信号ＰＷＭ４を送って、第１スイッチングトランジスタＳ１と第３スイッチングトランジスタＳ３とに対する相補的な制御を遂行するとともに、第２スイッチングトランジスタＳ２と第４スイッチングトランジスタＳ４とに対する相補的な制御を遂行し得る。
オプションで、第１スイッチングトランジスタＳ１のサイクルは第３スイッチングトランジスタＳ３のサイクルと同じとし得る。従って、第１駆動信号のサイクルは第３駆動信号のサイクルと同じとし得る。
第２駆動信号は、第１駆動信号の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第２駆動信号と第１駆動信号は２つの非対称な駆動信号である。
同様に、第４駆動信号も、第３駆動信号の各サイクル内でＮ個の駆動パルスを持つことができ、すなわち、第４駆動信号と第３駆動信号は２つの非対称な駆動信号である。
双方向直流変換器内のインダクタＬは、第１駆動信号又は第３駆動信号の各サイクル内でＮ＋１個の充放電サイクルを持ち、Ｎは２以上の整数とし得る。Ｎの値はこの出願のこの実施形態において限定されない。
第１スイッチングトランジスタＳ１がオンにされているときに、第２スイッチングトランジスタＳ２に第２駆動信号ＰＷＭ２を送ることにより、インダクタＬは少なくとも２回の充放電を行い得る。確かなことには、代わりに、第２スイッチングトランジスタＳ２がオフにされているときに、第１スイッチングトランジスタＳ１に第１駆動信号ＰＷＭ１を送ることにより、インダクタＬが１回の充放電を行ってもよい。
同様に、第３スイッチングトランジスタＳ３がオンにされているときに、第４スイッチングトランジスタＳ４に第４駆動信号ＰＷＭ４を送ることにより、インダクタＬは少なくとも２回の充放電を行い得る。代わりに、第４スイッチングトランジスタＳ４がオフにされているときに、第３スイッチングトランジスタＳ３に第３駆動信号ＰＷＭ３を送ることにより、インダクタＬが１回の充放電を行ってもよい。
分かることには、第１駆動信号ＰＷＭ１又は第３駆動信号ＰＷＭ３の１サイクル中に、インダクタＬは少なくとも３つの充放電サイクルを持つ。コントローラは、各サイクルにおいてインダクタＬの充放電周波数を高め（すなわち周波数上昇）、それにより、インダクタＬのインダクタンスを低減させ、インダクタＬのサイズ及びコストを低減させる。
なお、第１駆動信号、第２駆動信号、第３駆動信号、及び第４駆動信号の詳細な説明については、上述の説明を参照されたい。詳細をこの出願のこの実施形態において再び説明することはしない。
以上の説明は、単にこの出願の特定の実装であり、この出願の保護範囲を限定する意図ではない。この出願にて開示された技術範囲内で当業者が容易に考え付く如何なる変更又は置換もこの出願の保護範囲に入るものである。従って、この出願の保護範囲は請求項の保護範囲に従うものである。

Claims (20)

  1. 第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、キャパシタ、インダクタ、及びコントローラを有する双方向直流変換器であって、
    前記インダクタの第１端子が当該双方向直流変換器の第１直流端子に接続され、前記インダクタの第２端子が第１ノードに接続され、前記第１スイッチングトランジスタの第１電極が前記第１ノードに接続され、前記第１スイッチングトランジスタの第２電極が第２ノードに接続され、前記第２スイッチングトランジスタの第１電極が前記第２ノードに接続され、前記第２スイッチングトランジスタの第２電極が当該双方向直流変換器の第２直流端子及び当該双方向直流変換器の第４直流端子に接続され、前記第３スイッチングトランジスタの第１電極が前記第１ノードに接続され、前記第３スイッチングトランジスタの第２電極が第３ノードに接続され、前記第４スイッチングトランジスタの第１電極が前記第３ノードに接続され、前記第４スイッチングトランジスタの第２電極が当該双方向直流変換器の第３直流端子に接続され、前記キャパシタの第１端子が前記第３ノードに接続され、前記キャパシタの第２端子が前記第２ノードに接続され、前記コントローラが前記第１スイッチングトランジスタ、前記第２スイッチングトランジスタ、前記第３スイッチングトランジスタ、及び前記第４スイッチングトランジスタに接続され、
    前記コントローラは、前記第１スイッチングトランジスタと前記第３スイッチングトランジスタとに対する相補的な制御を行うとともに、前記第２スイッチングトランジスタと前記第４スイッチングトランジスタとに対する相補的な制御を行うように構成され、前記相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用され、前記コントローラは更に、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタの損失を低減させるために、同一サイクル内で前記第２スイッチングトランジスタのオン時間の量を前記第１スイッチングトランジスタのオン時間の量よりも多くするように制御するように構成される、
    双方向直流変換器。
  2. 前記第１スイッチングトランジスタの任意のサイクルにおいて、前記第１スイッチングトランジスタのオン時点と前記第２スイッチングトランジスタのオン時点との間に遅延が存在する、請求項１に記載の双方向直流変換器。
  3. 前記第１スイッチングトランジスタのサイクルは前記第３スイッチングトランジスタのサイクルと同じである、請求項２に記載の双方向直流変換器。
  4. 前記コントローラは更に、
    前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタの損失を低減させるために、同一サイクル内で前記第４スイッチングトランジスタのオン時間の量を前記第３スイッチングトランジスタのオン時間の量よりも多くするように制御する、
    ように構成される、請求項２又は３に記載の双方向直流変換器。
  5. 前記コントローラは、
    前記第１スイッチングトランジスタに第１駆動信号を送り、前記第２スイッチングトランジスタに第２駆動信号を送り、前記第３スイッチングトランジスタに第３駆動信号を送り、且つ前記第４スイッチングトランジスタに第４駆動信号を送ることで、前記第１スイッチングトランジスタと前記第３スイッチングトランジスタとに対する相補的な制御を実施するとともに、前記第２スイッチングトランジスタと前記第４スイッチングトランジスタとに対する相補的な制御を実施する、
    ように構成され、
    前記第２駆動信号は、前記第１駆動信号の各サイクル内でＮ個の駆動パルスを持ち、前記第４駆動信号は、前記第３駆動信号の各サイクル内でＮ個の駆動パルスを持ち、前記インダクタは、前記第１駆動信号又は前記第３駆動信号の各サイクル内でＮ＋１個の充放電サイクルを持ち、Ｎは２以上の整数である、
    請求項１乃至３のいずれか一項に記載の双方向直流変換器。
  6. 前記第２駆動信号の前記Ｎ個の駆動パルスは、前記第１駆動信号の各サイクルのローレベル期間内にある、請求項５に記載の双方向直流変換器。
  7. 前記第４駆動信号の前記Ｎ個の駆動パルスのうちの第１部分のパルスは、前記第３駆動信号の各サイクルのローレベル期間内にあり、
    前記第４駆動信号の前記Ｎ個の駆動パルスのうちの第２部分のパルスは、前記第３駆動信号の各サイクルのハイレベル期間内にある、
    請求項５に記載の双方向直流変換器。
  8. 前記第２駆動信号又は前記第４駆動信号の前記Ｎ個の駆動パルスのうちの少なくとも２つに対応する周波数が相異なる、請求項５に記載の双方向直流変換器。
  9. 前記第２駆動信号又は前記第４駆動信号の前記Ｎ個の駆動パルスの各々に対応する周波数が異なる、請求項８に記載の双方向直流変換器。
  10. 前記第２駆動信号又は前記第４駆動信号の前記Ｎ個の駆動パルスの各々のパルス幅が同じである、請求項８に記載の双方向直流変換器。
  11. Ｎ≧３である、請求項５に記載の双方向直流変換器。
  12. 前記第２駆動信号又は前記第４駆動信号の前記Ｎ個の駆動パルスのうちの最初のＮ－１個の駆動パルスの周波数は同じであり、前記第２駆動信号又は前記第４駆動信号の前記Ｎ個の駆動パルスのうちの最後の駆動パルスの周波数は、前記最初のＮ－１個の駆動パルスの前記周波数よりも低い、請求項１１に記載の双方向直流変換器。
  13. 前記第１駆動信号の各サイクルにおいて、前記第２駆動信号の前記Ｎ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、前記第１駆動信号の立ち下がりエッジよりも後である、請求項５に記載の双方向直流変換器。
  14. 前記第３駆動信号の各サイクルにおいて、前記第４駆動信号の前記Ｎ個の駆動パルスのうちの最初の駆動パルスの立ち上がりエッジが、前記第３駆動信号の立ち下がりエッジよりも前である、請求項１３に記載の双方向直流変換器。
  15. 前記第１駆動信号の各サイクルにおいて、前記第１駆動信号の立ち上がりエッジと前記第２駆動信号の前記Ｎ個の駆動パルスのうちの前記最初の駆動パルスの前記立ち上がりエッジとの間の時間がラグタイムである、又は
    前記第３駆動信号の各サイクルにおいて、前記第３駆動信号の立ち上がりエッジと前記第４駆動信号の前記Ｎ個の駆動パルスのうちの前記最初の駆動パルスの前記立ち上がりエッジとの間の時間がラグタイムである、
    請求項１４に記載の双方向直流変換器。
  16. 前記コントローラは更に、
    前記インダクタの各充放電サイクルにおいて、前記ラグタイムを得るために、前記インダクタの充電電流を前記インダクタの放電電流に等しくなるように制御する、
    ように構成される、請求項１５に記載の双方向直流変換器。
  17. 前記コントローラは具体的に、
    当該双方向直流変換器の第１電圧、当該双方向直流変換器の第２電圧、前記キャパシタの電圧、及び前記第１駆動信号／前記第３駆動信号の前記サイクルに基づいて、前記ラグタイムを得る、
    ように構成され、
    前記第１電圧は、当該双方向直流変換器の入力電圧を示すために使用され、前記第２電圧は、当該双方向直流変換器の出力電圧を示すために使用される、又は
    前記第１電圧は、当該双方向直流変換器の出力電圧を示すために使用され、前記第２電圧は、当該双方向直流変換器の入力電圧を示すために使用される、
    請求項１６に記載の双方向直流変換器。
  18. 前記コントローラは具体的に、
    前記ラグタイムを（Ｄ１＋Ｄ２）Ｔｓｗとして、式：（Ｖ１＋Ｖｃ－Ｖ２）Ｄ１Ｔｓｗ＝（Ｖ２－Ｖ１）Ｄ２Ｔｓｗに従って前記ラグタイムを得る、
    ように構成され、
    前記式において、Ｖ１は当該双方向直流変換器の前記第１電圧を表し、Ｖ２は当該双方向直流変換器の前記第２電圧を表し、Ｖｃは前記キャパシタの前記電圧を表し、Ｔｓｗは前記第１駆動信号又は前記第３駆動信号の前記サイクルを表し、Ｄ１は前記第１駆動信号のデューティサイクルを表し、Ｄ２Ｔｓｗは前記第２駆動信号の前記Ｎ個の駆動パルスのうちの前記最初の駆動パルスの前記立ち上がりエッジと前記第１駆動信号の前記立ち下がりエッジとの間の遅延時間を表す、
    請求項１７に記載の双方向直流変換器。
  19. 前記コントローラは更に、
    前記第１スイッチングトランジスタの前記損失及び／又は前記第２スイッチングトランジスタの前記損失に基づいて前記ラグタイムを得る、又は
    前記第３スイッチングトランジスタの前記損失及び／又は前記第４スイッチングトランジスタの前記損失に基づいて前記ラグタイムを得る、
    ように構成され、
    又は、前記コントローラは更に、
    前記インダクタのリップル電流と、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタのうち少なくとも一方の前記損失とに基づいて、前記ラグタイムを得る、又は
    前記インダクタのリップル電流と、前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタのうち少なくとも一方の前記損失とに基づいて、前記ラグタイムを得る、
    ように構成され、
    前記第１駆動信号の各サイクルは前記第３駆動信号の各サイクルと同じであり、
    当該双方向直流変換器は更に第５スイッチングトランジスタを有し、
    前記第５スイッチングトランジスタの第１端子が前記キャパシタの前記第２端子に接続され、前記第５スイッチングトランジスタの第２端子が前記第２ノードに接続される、
    請求項１５に記載の双方向直流変換器。
  20. 双方向直流変換器の制御方法であって、前記双方向直流変換器は、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、キャパシタ、インダクタ、及びコントローラを有し、
    前記インダクタの第１端子が当該双方向直流変換器の第１直流端子に接続され、前記インダクタの第２端子が第１ノードに接続され、前記第１スイッチングトランジスタの第１電極が前記第１ノードに接続され、前記第１スイッチングトランジスタの第２電極が第２ノードに接続され、前記第２スイッチングトランジスタの第１電極が前記第２ノードに接続され、前記第２スイッチングトランジスタの第２電極が当該双方向直流変換器の第２直流端子及び当該双方向直流変換器の第４直流端子に接続され、前記第３スイッチングトランジスタの第１電極が前記第１ノードに接続され、前記第３スイッチングトランジスタの第２電極が第３ノードに接続され、前記第４スイッチングトランジスタの第１電極が前記第３ノードに接続され、前記第４スイッチングトランジスタの第２電極が当該双方向直流変換器の第３直流端子に接続され、前記キャパシタの第１端子が前記第３ノードに接続され、前記キャパシタの第２端子が前記第２ノードに接続され、前記コントローラが前記第１スイッチングトランジスタ、前記第２スイッチングトランジスタ、前記第３スイッチングトランジスタ、及び前記第４スイッチングトランジスタに接続され、
    当該制御方法は、
    前記コントローラにより、前記第１スイッチングトランジスタと前記第３スイッチングトランジスタとに対する相補的な制御を行うとともに、前記第２スイッチングトランジスタと前記第４スイッチングトランジスタとに対する相補的な制御を行うステップであり、前記相補的な制御とは、相補的な制御における２つのスイッチングトランジスタが同時にオン又はオフにされることができないことを指し示すために使用される、ステップ、
    を有する、
    制御方法。
JP2022195904A 2021-12-08 2022-12-07 双方向直流変換器及びその制御方法 Pending JP2023085241A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111489706.5 2021-12-08
CN202111489706.5A CN114285277B (zh) 2021-12-08 2021-12-08 双向直流变换器及其控制方法

Publications (1)

Publication Number Publication Date
JP2023085241A true JP2023085241A (ja) 2023-06-20

Family

ID=80871191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022195904A Pending JP2023085241A (ja) 2021-12-08 2022-12-07 双方向直流変換器及びその制御方法

Country Status (4)

Country Link
US (1) US20230179106A1 (ja)
EP (1) EP4195484A1 (ja)
JP (1) JP2023085241A (ja)
CN (1) CN114285277B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074967A1 (en) * 2010-11-29 2012-06-07 President And Fellows Of Harvard College Fully integrated 3-level dc/dc converter for nanosecond-scale dynamic voltage scaling with fast shunt regulation
JP6168809B2 (ja) * 2013-03-26 2017-07-26 三菱重工業株式会社 スイッチング電源回路
US20160190921A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Selectable-mode voltage regulator topology
CN104901538B (zh) * 2015-05-29 2018-02-13 重庆大学 三电平DC‑DC buck变换器的二阶滑模控制器及飞跨电容电压平衡方法
EP3242385A1 (en) * 2016-05-06 2017-11-08 Merus Audio ApS A load adaptable boost dc-dc power converter
US9979322B2 (en) * 2016-06-24 2018-05-22 General Electric Company Modulator for a hybrid converter system
CA2972307A1 (en) * 2016-07-07 2018-01-07 Tianshu Liu Multi-stage multilevel dc-dc step-down converter
EP3709497B1 (en) * 2019-03-14 2022-12-28 ABB Schweiz AG Cascaded pulse width modulation converter control
EP4022756B1 (en) * 2019-09-11 2024-06-26 Huawei Digital Power Technologies Co., Ltd. Switched-capacitor power conversion system and control method
CN210867509U (zh) * 2019-11-04 2020-06-26 河北电立方新能源科技有限公司 双向dc/dc变换器和系统
EP3846329A1 (en) * 2019-12-31 2021-07-07 Solaredge Technologies Ltd. Dc balancer circuit with zvs
CN111200309A (zh) * 2020-01-13 2020-05-26 深圳市高斯宝电气技术有限公司 一种双向直流充电机电路

Also Published As

Publication number Publication date
US20230179106A1 (en) 2023-06-08
EP4195484A1 (en) 2023-06-14
CN114285277A (zh) 2022-04-05
CN114285277B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US9608532B2 (en) Body diode conduction optimization in MOSFET synchronous rectifier
CN109617148B (zh) 一种飞跨电容的充电方法及装置
KR101357070B1 (ko) 고효율 전력 변환기 시스템
JP5260957B2 (ja) 電力変換装置
Kim et al. A PWM buck-boost AC chopper solving the commutation problem
JP6706811B2 (ja) スナバ回路及びそれを用いた電力変換システム
CN103368403B (zh) 在开关电源系统中采用的控制设备
CN102342008A (zh) 用于功率转换器的控制器
EP4125201A1 (en) Three-level direct current converter, power supply system, and chip
EP2410648A1 (en) DC/DC converter circuit and method for controlling a DC/DC converter circuit
KR20120029973A (ko) 인버터 및 그 구동 방법
CN106130338A (zh) 用于操作功率变换器电路的方法和功率变换器电路
US11456663B2 (en) Power converter with reduced root mean square input current
CN113972836A (zh) 一种三电平升压变换器及控制方法
Moradzadeh et al. Novel high step-up DC/DC converter structure using a coupled inductor with minimal voltage stress on the main switch
Anthony et al. The efficient deployment of silicon super-junction MOSFETs as synchronous rectifiers
JP2019057992A (ja) 電力変換回路
CN114710021B (zh) 一种悬浮电容三电平boost变换器及其启动控制方法
JP2023085241A (ja) 双方向直流変換器及びその制御方法
CN115580132A (zh) 一种图腾柱pfc电路、其控制方法及电源装置
KR102077825B1 (ko) 부스트 컨버터
CN109586560A (zh) 用于对直流-直流转换器的死区时间进行控制的控制电路
von Zimmermann et al. Z-source drive inverter using modified SVPWM for low output voltage and regenerating operation
JP6242353B2 (ja) 出力電圧反転型ｄｃｄｃコンバータ
KR100204495B1 (ko) 영전압스위칭 직류-직류 강압형 컨버터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240430