JP2023084046A - 表示装置 - Google Patents

Abstract

【課題】明るい環境下で消費電力が少なく、十分な明るさが確保されていない環境下での表示の品質を向上させることのできる表示装置を提供する。
【解決手段】表示装置は、アレイ基板と、対向基板と、バックライトと、を備える。アレイ基板は、第１方向及び第２方向にマトリクス状に並べられた反射電極と、第１方向及び第２方向に直交する第３方向にみて、反射電極と少なくとも一部が重なる透光性導電層と、を含む。対向基板は、第３方向にみて、反射電極と重なる共通電極と、複数の色を含むカラーフィルタと、を含む。透光性導電層の一部が第１方向に隣り合う２つの反射電極の間に張り出している。
【選択図】図３

Description

本開示は、表示装置に関する。

下記の特許文献１には、明るい環境下でも、十分な明るさが確保されていない環境下でも画面が見易く、しかも、消費電力が少ない表示装置が記載されている。

特開平９－２１２１４０号公報

特許文献１の表示装置には、反射表示に加え、透過表示の特性を向上させる要求が高まっている。

本開示は、明るい環境下で消費電力が少なく、十分な明るさが確保されていない環境下での表示の品質を向上させることのできる表示装置を提供することを目的とする。

本開示に係る表示装置は、第１方向及び第２方向にマトリクス状に並べられた反射電極と、前記第１方向及び前記第２方向に直交する第３方向にみて、前記反射電極と少なくとも一部が重なる透光性導電層と、を含むアレイ基板と、前記第３方向にみて、前記反射電極と重なる共通電極と、複数の色を含むカラーフィルタと、を含む対向基板と、前記アレイ基板の、前記対向基板とは反対側に配置される、バックライトと、を備え、前記透光性導電層の一部が前記第１方向に隣り合う２つの反射電極の間に張り出している。

図１は、第１実施形態に係る表示装置の構成例を示す図である。 図２は、第１実施形態に係る画素回路の構成例を示す図である。 図３は、第１実施形態に係る画素を示す平面図である。 図４は、図３のＩＶ－ＩＶ’線の断面図である。 図５は、図３のＶ－Ｖ’線の断面図である。 図６は、比較例に係る画素を示す平面図である。 図７は、図６のＶＩＩ－ＶＩＩ’線の断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ’線の断面図である。 図９は、第２実施形態に係る画素の部分断面を示す断面図である。 図１０は、第３実施形態に係る画素を示す平面図である。 図１１は、図１０のＸＩ－ＸＩ’線の断面図である。 図１２は、第３実施形態の変形例の断面図である。 図１３は、第４実施形態に係る画素を示す平面図である。 図１４は、図１３のＸＩＶ－ＸＩＶ’線の断面図である。 図１５は、図１３のＸＶ－ＸＶ’線の断面図である。 図１６は、第５実施形態に係るＭＩＰ方式の画素の回路構成例を示す回路図である。 図１７は、第５実施形態に係る画素の動作例を説明するためのタイミングチャートである。 図１８は、各実施形態に係る画素構成の第１変形例を説明するための説明図である。 図１９は、各実施形態に係る画素構成の第２変形例を説明するための説明図である。

本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

［表示装置］
図１を用いて、第１実施形態に係る表示装置の構成例について説明する。図１は、第１実施形態に係る表示装置の構成例を示す図である。

図１に示すように、第１実施形態に係る表示装置１は、アレイ基板１０と、対向基板２０と、液晶層３０と、バックライト４０と、を含む。アレイ基板１０と、対向基板２０とは、所定の間隔を空けて、対向して配置されている。液晶層３０は、アレイ基板１０と、対向基板２０との間の間隔に配置されている。バックライト４０は、アレイ基板１０に対して、光を照射するように構成されている。

アレイ基板１０は、第１の基板１４と、積層構造体１５と、画素電極で分割された画素５０を備える。アレイ基板１０は、偏光板１１と、１／２波長板１２と、１／４波長板１３と、に重ね合わされている。

表示装置１は、第１の基板１４上において、図示しない複数の信号線と、複数の走査線とを備える。複数の信号線と、複数の走査線とは、互いに交差するように形成されている。複数の信号線と、複数の走査線とが交差する部位には、画素（以下、単に「画素」と記述する場合もある）５０が行列状に２次元配置されている。第１の基板１４上には、図示しないＴＦＴ（Thin Film Transistor：薄膜トランジスタ）等のスイッチング素子及び容量素子等の回路素子が画素５０ごとに形成されている。アレイ基板１０は、ＴＦＴを含む回路素子が形成されることからＴＦＴ基板と呼ばれる場合がある。

第１の基板１４上に形成された複数の信号線は、画素５０を駆動する信号（例えば、表示信号、映像信号等）を伝送するための配線である。複数の信号線は、画素５０の行列状の配置に対して画素列ごとに、画素の配列方向、すなわち、列方向（図１のＹ方向）に沿って延在する配線構造を有する。

第１の基板１４上に形成された複数の走査線は、画素５０を行単位で選択する信号（例えば、走査信号）を伝送するための配線である。複数の走査線は、画素５０の行列状の配置に対して画素行ごとに、画素の配列方向、すなわち、行方向（図１のＸ方向）に沿って延在する配線構造を有する。Ｘ方向とＹ方向とは、互いに直交する。

積層構造体１５は、第１の基板１４上に形成されている回路素子、信号線、及び走査線及び絶縁層を含む。

対向基板２０は、共通電極２１と、カラーフィルタ２２と、第２の基板２３と、を備える。対向基板２０は、１／４波長板２４と、１／２波長板２５と、偏光板２６とに重ね合わされている。

共通電極２１は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）等で形成された透光性の電極である。

カラーフィルタ２２は、例えば、列方向（Ｙ方向）に延びるストライプ状のＲ（赤色）Ｇ（緑色）Ｂ（青色）の各フィルタが、画素５０の行方向（Ｘ方向）のピッチと同じピッチで繰り返し配列された構成となっている。

アレイ基板１０と、対向基板２０と、液晶層３０とは、液晶表示パネルを構成している。表示装置１において、対向基板２０の上面（表面）が表示面となっている。

バックライト４０は、液晶表示パネルの背面側、すなわち、アレイ基板１０の液晶層３０とは反対側から光を照射する照明部である。バックライト４０は、例えば、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源と、導光板と、プリズムシート、拡散シート等の周知の部材を用いることができるが、これらに限定されない。

図２を用いて、実施形態に係る画素回路の構成例について説明する。図２は、第１実施形態に係る画素回路の構成例を示す図である。図２に示すＸ方向及びＹ方向は、それぞれ、図１に示す表示装置１の行方向及び列方向を示す。

図２に示すように、画素回路２は、画素５０と、複数の信号線６１（６１_１、６１_２、６１_３、・・・）と、複数の走査線６２（６２_１、６２_２、６２_３、・・・）と、信号出力回路７０と、走査回路７１と、を備える。

複数の信号線６１は、Ｘ方向に沿って形成されている。複数の走査線６２は、Ｙ方向に沿って形成されている。複数の信号線６１と、複数の走査線６２とは、互いに交差するように配置されている。画素５０は、信号線６１と、走査線６２との交差部に配置されている。画素５０と、複数の信号線６１と、複数の走査線６２とは、図１に示すアレイ基板１０の第１の基板１４の表面に形成されている。

信号出力回路７０は、複数の信号線６１の一端が電気的に接続されている。具体的には、信号出力回路７０の出力端のそれぞれに対応する信号線６１が電気的に接続されている。

走査回路７１は、複数の走査線６２の一端が電気的に接続されている。具体的には、信号出力回路７０の出力端のそれぞれに対応する走査線６２が電気的に接続されている。

画素５０は、例えば、画素トランジスタ５１と、液晶容量５２と、保持容量５３と、を有する。なお、以下、画素とは、所謂ＲＧＢを有する単位画素を構成するサブ画素のことを示しており、赤を表示するＲサブ画素、緑を表示するＧサブ画素、青を表示するＢサブ画素のいずれかのことを示している。もちろん、単位画素としてはサブ画素としてＲＧＢサブ画素を有する構成のみならず、ＲＧＢに加えてＷ（白色）やＹ（黄色）等の他の色のサブ画素を有する構成や、ＲＧＢのいずれかのサブ画素を省略した構成も採用することができる。

画素トランジスタ５１は、例えば、ＴＦＴ等の薄膜トランジスタである。画素トランジスタ５１のゲート電極は、走査線６２に電気的に接続されている。画素トランジスタ５１のソース電極は、信号線６１に電気的に接続されている。画素トランジスタ５１のドレイン電極は、液晶容量５２の一端に電気的に接続されている。

液晶容量５２は、画素電極と、共通電極２１との間に発生する液晶材料の容量成分である。液晶容量５２の一端は、画素トランジスタ５１に電気的に接続されている。液晶容量５２の他端には、コモン電位ＶＣＯＭが供給されている。

保持容量５３は、一方の電極が液晶容量５２の一端に電気的に接続される。保持容量５３は、他方の電極が液晶容量５２の他端に電気的に接続される。

信号出力回路７０は、複数の信号線６１のそれぞれに対して画素５０を駆動するため映像信号を出力する。複数の信号線６１は、それぞれ、画素列ごとに映像信号を画素５０に伝送するための配線である。

走査回路７１は、複数の走査線６２のそれぞれに対して画素５０を行単位で選択するための走査信号を出力する。複数の走査線６２は、それぞれ、画素行ごとに操作信号を画素５０に伝送するための配線である。

図３を用いて、第１実施形態に係る画素を説明する。図３は、第１実施形態に係る画素を示す平面図である。反射表示領域Ａ１１には、画素５０ごとに画素電極としての反射電極５０１、５０２、５０３が形成されている。反射表示領域Ａ１３には、画素５０ごとに画素電極としての反射電極５１１、５１２、５１３が形成されている。反射表示領域Ａ１５には、画素５０ごとに画素電極としての反射電極５２１、５２２、５２３が形成されている。反射電極５０１、５０２、５０３、５１１、５１２、５１３、５２１、５２２、５２３は、対向基板２０を透過して入射した外光を対向基板２０に反射光として反射する。反射表示領域では、反射電極５０１、５０２、５０３、５１１、５１２、５１３、５２１、５２２、５２３が反射した反射光により映像を表示する。なお、反射表示領域Ａ１１、Ａ１５は、１サブ画素領域たる反射表示領域に隣り合うサブ画素領域であり、反射表示領域Ａ１３と同じ幅を有しているが、図３では反射表示領域に近い一部を示して残りを省略して示している。

透過表示領域Ａ１２及び透過表示領域Ａ１４では、バックライト４０がアレイ基板１０に照射した光が透過する。十分な明るさが確保されていない環境下では、透過表示領域Ａ１２及び透過表示領域Ａ１４を透過したバックライト４０の光が有効活用される。

図３に示すように、反射電極５０１、５０２、５０３、５１１、５１２、５１３、５２１、５２２、５２３は、それぞれ透光性導電層１１１と、反射電極層１１２とを、含む。図３に示す例では、説明を分かりやすくするために、透光性導電層１１１と、反射電極層１１２以外の構成を省略して示している。

透光性導電層１１１は、ＩＴＯ等で形成された透光性の電極である。反射電極層１１２は、Ａｇ（銀）等の金属膜で形成された外部からの入射光を反射する電極である。

図３において、領域Ａ１と、領域Ａ２と、領域Ａ３とは、それぞれ、Ｙ方向に延びる異なる色のカラーフィルタに覆われた領域である。領域Ａ１は、例えば、赤色のカラーフィルタに覆われる領域である。領域Ａ２は、例えば、緑色のカラーフィルタに覆われる領域である。領域Ａ３は、例えば、青色のカラーフィルタに覆われる領域である。

図３において、領域Ａ４と、領域Ａ５と、領域Ａ６とは、それぞれ、Ｙ方向に並べられた反射電極層１１２の配置領域である。すなわち、本実施形態において、画素は、Ｙ方向に並ぶ３個の画素電極を有している。Ｙ方向に並べられたこれら３つの反射電極層１１２のうち、同時に駆動する反射電極層１１２の数を変えることで、表示に寄与する表示面積が変化し、これによって階調が表現される。このように表示面積を変えることで階調を変化させる方式は面積階調と呼ばれる。本実施形態においては、領域Ａ４と、領域Ａ６とは、中継配線８６で電気的に接続されているので、これらは同時に点灯及び消灯がなされる。これら領域Ａ４、Ａ６に位置する反射電極層１１２は、当該画素においては高階調側の表示に寄与するので、これらはＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）領域である。領域Ａ４、Ａ６の間に位置する領域Ａ５は、単独で点灯及び消灯がなされる。領域Ａ５に位置する反射電極層１１２は、当該画素においては低階調側の表示に寄与するので、ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）領域である。なお、これらＭＳＢ領域とＬＳＢ領域が同時に点灯することにより当該副画素の最大階調が構成され、以下、ＭＳＢ領域のみが点灯する場合、ＬＳＢ領域のみが点灯する場合で順次階調が下がっていき、ＭＳＢ領域とＬＳＢ領域いずれも消灯されることで当該副画素の階調は０となる。なお、中継配線８６と、反射電極層１１２とが重なって見えるが、中継配線８６と、反射電極層１１２との間には絶縁層があり、中継配線８６が反射電極層１１２と干渉しない。

図３において、反射表示領域Ａ１１と、反射表示領域Ａ１３と、反射表示領域Ａ１５とは、明るい環境下において、観察者側からの入射光が反射電極層１１２で反射する光で映像を表示する領域である。これら反射表示領域は、環境光を用いるため、日中の戸外で使用する場合は十分な輝度を発揮するが、やや薄暗い環境等では輝度がやや低下してしまう。このような場合、バックライトを点灯させることにより、透過表示領域Ａ１２と、透過表示領域Ａ１４にバックライト４０の光が透過することで、当該領域も表示に寄与させることができ、表示領域としての輝度低下が抑制される。このように、透過表示領域Ａ１２と、透過表示領域Ａ１４は、バックライトからの透過光を用いて反射表示領域における表示を補助する領域である。

図３に示す例では、コンタクトホールＨ１と、コンタクトホールＨ３と、コンタクトホールＨ５とが、Ｚ方向にそれぞれ重なる反射電極層１１２と透光性導電層１１１とを電気的に接続している。

図４は、図３のＩＶ－ＩＶ’線の断面図である。コンタクトホールＨ４は、中継配線８６と、図４に示す画素トランジスタ５１のドレイン電極８２ｄとを電気的に接続している。

図５は、図３のＶ－Ｖ’線の断面図である。コンタクトホールＨ２は、透光性導電層１１１と、図５に示す画素トランジスタ５１のドレイン電極８２ｄとを電気的に接続している。

図４及び図５に示すように、積層構造体１５は、画素トランジスタ５１と、第１絶縁層８１と、第２絶縁層８３と、第３絶縁層８４と、中継配線８６と、第４絶縁層８７と、透光性導電層１１１とを備える。積層構造体１５の上には、反射電極層１１２と、配向膜ＡＬ１と、が積層されている。配向膜ＡＬ１には、ラビング処理が施され、液晶配向性が付与されている。なお、配向膜ＡＬ１には、光配向処理が施される場合やラビング処理及び光配向処理が施されていない場合もある。

第１の基板１４は、例えば、ガラス基板で形成されている。第１の基板１４は、例えば、ガラス基板に限定されず、透光性を有する材料で形成されていればよい。

図４及び図５に示すように、第１の基板１４上には、それぞれ、画素トランジスタ５１が形成されている。図４に示す画素トランジスタ５１は、ＭＳＢ領域の反射電極層１１２及び透光性導電層１１１を駆動する。図５に示す画素トランジスタ５１は、ＬＳＢ領域の反射電極層１１２及び透光性導電層１１１を駆動する。

図４及び図５に示す画素トランジスタ５１は、画素電極への電力の供給（画素信号の供給）のオンとオフとを切り替えるスイッチ素子である。画素トランジスタ５１は、ゲート電極８２ａと、半導体層８２ｂと、を備える。ゲート電極８２ａは、第１の基板１４上に形成される。半導体層８２ｂは、ゲート電極８２ａを覆うように形成されている。半導体層８２ｂは、中央部にチャネル領域を有する。図４及び図５に示す画素トランジスタ５１は、半導体層８２ｂの下にゲート電極８２ａがある、いわゆるボトムゲート構造であるが、半導体層８２ｂの上にゲート電極８２ａがある、トップゲート構造であってもよい。

図４及び図５に示す第２絶縁層８３は、第１の基板１４と、画素トランジスタ５１とを覆うように形成されている。ソース電極８２ｃは、第２絶縁層８３上に形成されている。ドレイン電極８２ｄは、第２絶縁層８３上に形成されている。ソース電極８２ｃは、半導体層８２ｂの左端部に、電気的に接続されている。ドレイン電極８２ｄは、半導体層８２ｂの右端部に、電気的に接続されている。

図４及び図５に示す第３絶縁層８４は、第２絶縁層８３上において、ソース電極８２ｃと、ドレイン電極８２ｄと、を覆うように形成されている。第３絶縁層８４は、画素トランジスタ５１、ソース電極８２ｃと、ドレイン電極８２ｄ等に起因する凹凸を平坦化する平坦化層であり、例えば、アクリル樹脂等の有機膜である。

図４に示すコンタクトホールＨ４は、第３絶縁層８４に形成されている。コンタクトホールＨ４は、例えば、ドレイン電極８２ｄの上方に形成されている。

図５に示すコンタクトホールＨ３は、第３絶縁層８４に形成されている。コンタクトホールＨ３は、例えば、ドレイン電極８２ｄの上方に形成されている。

図４及び図５に示す中継配線８６は、第３絶縁層８４の上に形成されている。中継配線８６は、例えば、第３絶縁層８４の表面にＩＴＯのような導電性の薄膜を成膜し、フォトリソグラフィ等により所望の回路パターンとすることによって形成される。図４及び図５に示す中継配線８６は、図５に示す透光性導電層１１１と同層である。透光性導電層１１１は、中継配線８６と同じ材料であり、透光性導電層１１１と中継配線８６とは同時形成できるので、工程が短縮できる。

図４及び図５に示す第４絶縁層８７は、第３絶縁層８４の上において、中継配線８６及び、透光性導電層１１１を覆うように形成されている。第４絶縁層８７は、コンタクトホール８５、及び中継配線８６等に起因する表面の凹凸を平坦化する平坦化層であり、例えば、アクリル樹脂等の有機膜である。

反射電極層１１２は、第４絶縁層８７の上に形成されている。反射電極層１１２は、例えば、第４絶縁層８７の表面にＡｇ（銀）又はＡｌ（アルミニウム）等の反射率の高い導電性の薄膜を成膜し、フォトリソグラフィ等により所望の回路パターンとすることによって形成される。反射電極層１１２は、反射電極５０１、５０２、５０３、５１１、５１２、５１３、５２１、５２２、５２３（図３参照）となる。

図１、図３及び図４に示したとおり、画素トランジスタ５１と、中継配線８６と、透光性導電層１１１と、反射電極層１１２とは、コンタクトホールＨ４及びコンタクトホールＨ１、もしくはコンタクトホールＨ４及びコンタクトホールＨ５を介して、電気的に接続される。

図３及び図５に示したとおり、画素トランジスタ５１と、中継配線８６と、透光性導電層１１１と、反射電極層１１２とは、コンタクトホールＨ２及びコンタクトホールＨ３を介して、電気的に接続される。

図３に示すように、第１実施形態では、透光性導電層１１１と、反射電極層１１２とは、反射表示領域Ａ１１、反射表示領域Ａ１３及び反射表示領域Ａ１５に形成されている。また、領域Ａ１の透光性導電層１１１は、例えば、領域Ａ１から領域Ａ１と領域Ａ２とが重複する重複領域まで少なくとも一部が伸ばして形成されている。領域Ａ２の透光性導電層１１１は、領域Ａ２から領域Ａ１と領域Ａ２とが重複する重複領域、及び領域Ａ２と領域Ａ３とが重複する重複領域まで少なくとも一部が伸ばして形成されている。領域Ａ３の透光性導電層１１１は、領域Ａ３から領域Ａ２と領域Ａ３とが重複する重複領域まで少なくとも一部が伸ばして形成されている。平面視において、反射電極５１１、５１２、５１３のうち、反射電極５１１、５１３の透光性導電層１１１の一部が反射電極層１１２よりも、Ｙ方向に隣り合う反射電極５１２の方へ張り出している。反射電極５１２の透光性導電層１１１は、反射電極層１１２よりもＹ方向の透過表示領域Ａ３１、透過表示領域Ａ３２には張り出していない。

ここで、第１実施形態の理解を容易にするために、比較例について説明する。図６は、比較例に係る画素を示す平面図である。図７は、図６のＶＩＩ－ＶＩＩ’線の断面図である。比較例では、第１実施形態と同じ構成については同じ符号を付して、説明を省略することがある。また、図７では、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成については、第１実施形態と同じであるので、省略している。また、図７では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。

図６において、領域Ａ１は、例えば、カラーフィルタ１２２ａに覆われる領域である。領域Ａ２は、例えば、カラーフィルタ１２２ｂに覆われる領域である。領域Ａ３は、例えば、カラーフィルタ１２２ｃに覆われる領域である。

図７に示すように、比較例に係る画素５０ａは、共通電極２１と、反射電極層１１２とが、液晶層３０を介して対向している。比較例に係る画素５０ａには、透過表示領域Ａ１２及びＡ１４と、反射表示領域Ａ１３がある。透過表示領域Ａ１２と、透過表示領域Ａ１４とにおいては、バックライト４０（図１参照）からのバックライト光ＢＬが入射する。

図７に示すように、カラーフィルタ２２には、例えば、カラーフィルタ１２２ａに対してカラーフィルタ１２２ｂが乗り上げて重複する重複領域Ａ２１がある。カラーフィルタ２２には、例えば、カラーフィルタ１２２ｂに対してカラーフィルタ１２２ｃが乗り上げて重複する重複領域Ａ２２がある。同様であるので、図示を省略するが、カラーフィルタ２２には、例えば、カラーフィルタ１２２ｃに対してカラーフィルタ１２２ａが乗り上げて重複する重複領域がある。

なお、明るい環境下では、例えば、隣接する副画素の一方が点灯、他方が消灯である場合、消灯側の副画素のカラーフィルタ１２２ｂの端部で、反射電極の光が反射して、表示色である赤成分に非表示色である緑成分が混じり、ＮＴＳＣ（National Television System Committee）比が低下する可能性がある。第１実施形態では、明るい環境下における混色防止のために重複領域Ａ２１及び重複領域Ａ２２等のように異なる色のカラーフィルタ同士を重ねた領域を有する。

積層構造体１５は、第３絶縁層８４と、中継配線８６と、第４絶縁層８７と、を含む。

中継配線８６は、ＩＴＯ等で形成されている。図７及び図６に示すように、中継配線８６は、透過表示領域Ａ１２及び透過表示領域Ａ１４には、形成されていない。

反射電極層１１２は、Ａｇ（銀）等で形成されている。図７に示すように、反射電極層１１２は、積層構造体１５上に形成されている。図６に示すように、反射電極層１１２は、反射表示領域Ａ１１、反射表示領域Ａ１３及び反射表示領域Ａ１５に形成される。

画素トランジスタ５１（図２参照）の動作に応じて、図７に示すように、共通電極２１と反射電極層１１２との間には、電界ＶＲが印加され、液晶層３０の液晶分子１３１の配向状態が変化する。画素５０ａにおいて、透過表示領域Ａ１２及び透過表示領域Ａ１４には反射電極層１１２が形成されていないため、透過表示領域Ａ１２及び透過表示領域Ａ１４では液晶層３０には、反射電極層１１２の端部からのフリンジ電界が加わるのみである。

明るい環境下では、反射電極層１１２を反射する光が表示に利用されるため、共通電極２１と反射電極層１１２との間の電界ＶＲに応じて、表示画像が制御される。しかし、十分な明るさが確保されていない環境下では、透過表示領域Ａ１２及び透過表示領域Ａ１４から漏れ出た透過光も補助的に表示に寄与する。比較例では、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度は著しく弱く、当該領域において液晶分子１３１は初期配向状態からほとんど動かない。その結果、これら透過表示領域Ａ１２、Ａ１４の表示補助機能を十分に生かし切れていないことが考えられる。

これに対して、第１実施形態では、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度を高めている。図８は、図３のＶＩＩＩ－ＶＩＩＩ’線の断面図である。以下、図８に示す第１実施形態の画素５０について、図７に示す比較例と対比して説明する。なお、図８では、図７と同様に、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成について省略している。また、図８では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。

図７に示す比較例と異なり、実施形態の画素５０は、透光性導電層１１１を有している。図８に示すように、反射表示領域Ａ１１の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域Ａ１２に張り出している。また、反射表示領域Ａ１３の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域Ａ１４に張り出している。同様であるので、図示を省略するが、反射表示領域Ａ１５の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域に張り出している。

これにより、反射電極層１１２と共通電極２１との間の電界のみならず、透過表示領域Ａ１２、Ａ１４おいて透光性導電層１１１と当該共通電極２１との間にも電界ＶＲが形成され、これによって反射表示領域Ａ１１、Ａ１３、Ａ１５のみならず透過表示領域Ａ１２、Ａ１４においても液晶層３０の液晶分子１３１の配向状態が変化する。その結果、図７に示す比較例に比べ、第１実施形態の画素５０は、透過表示領域Ａ１２及び透過表示領域Ａ１４における液晶分子１３１の配向特性が向上し、画素全体の輝度向上が図られる。

図８に示すように、カラーフィルタ２２には、例えば、カラーフィルタ１２２ａに対してカラーフィルタ１２２ｂが乗り上げて重複する重複領域Ａ２１がある。カラーフィルタ２２には、例えば、カラーフィルタ１２２ｂに対してカラーフィルタ１２２ｃが乗り上げて重複する重複領域Ａ２２がある。同様であるので、図示を省略するが、カラーフィルタ２２には、例えば、カラーフィルタ１２２ｃに対してカラーフィルタ１２２ａが乗り上げて重複する重複領域Ａ２２がある。

重複領域Ａ２１及び重複領域Ａ２２の透過率は、カラーフィルタ１２２ａ、カラーフィルタ１２２ｂ、カラーフィルタ１２２ｃよりも低い。すなわち、当該重複領域Ａ２１、Ａ２２は、隣接画素の混色を抑制する遮光層としての機能を有する。ここで、反射表示領域Ａ１１の反射電極層１１２と重畳する透光性導電層１１１は、重複領域Ａ２１まで少なくとも伸ばして形成されている。平面視にて、Ｘ方向に隣り合う２つの反射電極層１１２の間に張り出した透光性導電層１１１の一部（端縁部）が、重複領域Ａ２１と重なる。これにより、透光性導電層１１１に起因する電界ＶＲが透過表示領域Ａ１２にあるカラーフィルタ１２２ａと重畳する液晶分子１３１に対して最大限影響を及ぼすことができる。もちろん、上述の如きカラーフィルタを積層して遮光層を形成することに代えて別途ブラックマトリクスを設ける構成も採用可能である。

同様に、反射表示領域Ａ１３の反射電極層１１２と重畳する透光性導電層１１１は、重複領域Ａ２２まで少なくとも伸ばして形成されている。これにより、透光性導電層１１１に起因する電界ＶＲが透過表示領域Ａ１４にあるカラーフィルタ１２２ｂと重畳する液晶分子１３１に対して最大限影響を及ぼすことができる。その結果、第１実施形態の画素５０は、透過表示領域Ａ１２及び透過表示領域Ａ１４の液晶分子１３１が、十分な明るさが確保されていない環境下での表示の品質に寄与する。

透光性導電層１１１は、Ｘ方向に隣り合う２つの反射電極層１１２のうち、一方の反射電極層１１２にのみ重なり、他方の反射電極層１１２（隣接する反射電極層）に重ならない。このため、透光性導電層１１１は、カラーフィルタ１２２ａ、カラーフィルタ１２２ｂ、カラーフィルタ１２２ｃのうち、２つに重畳しにくくなり、透過表示領域Ａ１２又は透過表示領域Ａ１４の混色が抑制される。

［第２実施形態］
図９は、第２実施形態に係る画素の部分断面を示す断面図である。第２実施形態に係る画素５０Ａは、図３に示す平面と同じである。図９の断面は、図６のＶＩＩ－ＶＩＩ’線と同じ部分の断面である。なお、図９では、図８と同様に、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成について省略している。また、図９では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。第２実施形態では、第１実施形態と同じ構成については同じ符号を付して、説明を省略することがある。

図９に示す第２実施形態の画素５０Ａにおいて、第４絶縁層８７Ａが、無機膜である。第４絶縁層８７は、窒化シリコンであり、第１実施形態の第４絶縁層８７である有機膜よりも厚みが薄くできる。

第１実施形態の第４絶縁層８７が有機膜により形成されて数μｍ程度であるのに対し、第４絶縁層８７Ａは、２００ｎｍ程度まで薄膜化することができる。第４絶縁層８７Ａの厚さは２００ｎｍ程度に限定されず、その他の厚みであってもよい。第４絶縁層８７Ａは、例えば、窒化シリコンを例示するが、これに限定されない。透光性導電層１１１と、反射電極層１１２との間の第４絶縁層８７Ａが無機膜であることで、透光性導電層１１１と、共通電極２１との間の距離を短くすることができる。

これにより、第２実施形態の画素５０Ａは、第１実施形態の画素５０と比べて、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度を強くすることができる。これにより、第２実施形態は、透過表示領域Ａ１２及び透過表示領域Ａ１４の透過特性をより向上させることができる。

［第３実施形態］
図１０は、第３実施形態に係る画素を示す平面図である。図１１は、図１０のＸＩ－ＸＩ’線の断面図である。なお、図１１では、図８と同様に、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成について省略している。また、図１１では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。第３実施形態では、第１実施形態と同じ構成については同じ符号を付して、説明を省略することがある。

図１０及び図１１に示す第３実施形態の画素５０Ｂにおいて、第１実施形態の画素５０よりも透光性導電層１１１が長く張り出しており、Ｘ方向に隣り合う２つの反射電極層１１２の両方に重なる。

これにより、透過表示領域Ａ１２又は透過表示領域Ａ１４における透光性導電層１１１の面積が大きくなり、第３実施形態の画素５０Ｂは、第１実施形態の画素５０と比べて、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度を強くすることができる。

なお、図１１において、重複領域Ａ２１を反射表示領域Ａ１３の反射電極層１１２の右端部上に寄せ、且つ、重複領域Ａ２２を反射表示領域Ａ１５の反射電極層１１２の右端部上に寄せて形成することで、混色防止対策を行ってもよい。すなわち、第３実施形態の重複領域Ａ２１及び重複領域Ａ２２は、Ｘ方向に隣り合う反射電極層１１２間の中央からずれた位置に形成されていることで、混色が抑制される。

［第３実施形態の変形例］
図１２は、第３実施形態の変形例の断面図である。図１２の断面は、図６のＸＩ－ＸＩ’線と同じ部分の断面である。なお、図１２では、図８と同様に、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成について省略している。また、図１２では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。第３実施形態の変形例では、第１実施形態から第３実施形態と同じ構成については同じ符号を付して、説明を省略することがある。

図１２に示す第３実施形態の変形例の画素５０Ｃにおいて、第４絶縁層８７Ａが、無機膜である。第４絶縁層８７は、窒化シリコンであり、第３実施形態の第４絶縁層８７である有機膜よりも厚みが薄くできる。また、第３実施形態の変形例の画素５０Ｃにおいて、第１実施形態の画素５０よりも透光性導電層１１１が長く張り出しており、Ｘ方向に隣り合う２つの反射電極層１１２の両方に重なる。

これにより、第３実施形態の変形例の画素５０Ｃは、第３実施形態の画素５０Ｂと比べて、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度を強くすることができる。これにより、第３実施形態の変形例は、透過表示領域Ａ１２及び透過表示領域Ａ１４の透過特性をより向上させることができる。

［第４実施形態］
図１３は、第４実施形態に係る画素を示す平面図である。図１４は、図１３のＸＩＶ－ＸＩＶ’線の断面図である。図１５は、図１３のＸＶ－ＸＶ’線の断面図である。なお、図１４では、図８と同様に、カラーフィルタ２２よりもＺ方向で観察者側の構成及び第３絶縁層８４よりもバックライト４０側の構成について省略している。また、図１４では、説明を分かりやすくするために、上述した配向膜ＡＬ１や共通電極２１の液晶側に形成される配向膜については省略している。第４実施形態では、比較例、第１実施形態から第３実施形態と同じ構成については同じ符号を付して、説明を省略することがある。

図１５に示すように、第４実施形態の画素５０Ｄは、透光性導電層１１１と、中継配線８６とが別層で形成されている。反射電極層１１２は、透光性導電層１１１の上に直接形成されている。これにより、中継配線８６の経路によらず、反射電極層１１２の周りに透光性導電層１１１を張り出させることができる。

例えば、図１４に示す反射表示領域Ａ１１の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域Ａ１２に張り出している。逆に、図１４に示す反射表示領域Ａ１３の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域Ａ１２及び透過表示領域Ａ１４の両方に張り出している。その結果、第４実施形態の画素５０Ｄは、第１実施形態の画素５０と比べて、透光性導電層１１１がカラーフィルタ１２２ｂと重畳する面積が大きくなる。

これにより、領域Ａ１２においては、反射電極層１１２の端部と共通電極２１との間に発生するフリンジ電界に加え、共通電極２１と透光性導電層１１１に発生する電界ＶＲも加わり、これらの電界によって領域Ａ１２中の液晶層３０の液晶分子１３１の配向状態が変化する。その結果、図８に示す第１実施形態の画素５０に比べ、第４実施形態の画素５０Ｄは、透光性導電層１１１と、中継配線８６とが別層で形成される工程が増えるものの、透過表示領域Ａ１２及び透過表示領域Ａ１４の電界強度が高まり、十分な明るさが確保されていない環境下での表示の品質が向上する。

［第５実施形態］
図１６は、第５実施形態に係るＭＩＰ方式の画素の回路構成例を示す回路図である。図１７は、第５実施形態に係る画素の動作例を説明するためのタイミングチャートである。ＭＩＰ（Ｍｅｍｏｒｙ Ｉｎ Ｐｉｘｅｌ）方式の画素は、第１実施形態から第４実施形態及びこれらの変形例に適用できる。

第１実施形態から第４実施形態の画素５０から画素５０Ｄは、複数の反射電極を、それぞれ別の駆動回路を介して信号線６１、走査線６２と接続することにより、面積階調表示が可能となる。例えば、上記実施形態においては、画素５０がＭＳＢ領域とＬＳＢ領域の２つの表示領域に分かれているが、これらの表示領域におけるＭＳＢ領域とＬＳＢ領域の面積比を２：１にすることで、面積比を０，１（２^０），２（２^１），４（２^２）とする２ビットの面積階調表示が可能となる。面積階調表示においては、上述した画素トランジスタ５１の代わりに、画素毎にデータを記憶可能なメモリを持つ、いわゆるＭＩＰ方式で駆動することで、画素毎の階調をデジタル的に表示しやすくなる。

第１実施形態では、上述した画素トランジスタ５１により、信号線６１の電位が反射電極層１１２の電位として書き込まれる。フレーム反転の駆動方式を用いる場合、１フレーム期間にわたって同じ極性の信号電圧を信号線６１に書き込むことになるために、シェーディングが発生する可能性がある。また、第５実施形態では、第２実施形態と同様に、反射表示領域Ａ１５の反射電極層１１２と重畳する透光性導電層１１１は、Ｘ方向に隣り合う反射電極層１１２の間にある透過表示領域に張り出している。このため、反射電極層１１２と、透光性導電層１１１との間に層間容量が生じる。第２実施形態のように、第４絶縁層７４Ａ（図９参照）とすると層間容量が大きくなり、表示画像によっては、層間容量を介した容量結合に伴う電位変動により、表示の品質が劣化する可能性がある。

これに対して、第５実施形態のＭＩＰ方式では、各画素５０は、メモリ機能を有する。ＭＩＰ方式の場合、画素には常に一定電圧が印加されることになるために、シェーディングを低減させることができる。また、画素が直流駆動されるので、反射電極層１１２と、透光性導電層１１１との間に生じる層間容量の影響を抑制することができる。

ＭＩＰ方式は、データを記憶するメモリを画素内に持つことにより、メモリ表示モードを実現できる。メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／論理“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

図１６に示すように、画素５０は、液晶容量５２と、画素回路５８と、を備える。画素回路５８は、スイッチ素子５５と、スイッチ素子５６と、ラッチ部５７と、を有する。画素回路５８は、ＳＲＡＭ（Static Random Access Memory）機能を備えている。すなわち、画素５０は、ＳＲＡＭ機能付きの構成を有する。

スイッチ素子５４は、第１実施形態で説明した画素トランジスタ５１である。第５実施形態のＭＩＰ方式では、反射電極（透光性導電層１１１及び反射電極層１１２）とスイッチ素子５４である画素トランジスタ５１との間に、画素回路５８が介在する。スイッチ素子５４は、一端に信号線６１（図２の信号線６１_１～６１_３に相当）が電気的に接続されている。スイッチ素子５４は、例えば、図２に示す走査回路７１から走査線６２を介して走査信号φＶを受ける。スイッチ素子５４は、走査信号φＶを受けるとオン状態となる。スイッチ素子５４は、例えば、オン状態となると図２に示す信号出力回路７０から信号線６１を介してデータＳＩＧを取り込む。

ラッチ部５７は、インバータ５７１と、インバータ５７２と、を備える。インバータ５７１の入力端子と、インバータ５７２の出力端子は、電気的に接続されている。インバータ５７１の出力端子と、インバータ５７２の入力端子は、電気的に接続されている。すなわち、インバータ５７１と、インバータ５７２とは、互いに逆向きに並列接続されている。ラッチ部５７は、スイッチ素子５４が取り込んでデータＳＩＧに応じた電位を保持する機能を有する。

スイッチ素子５５は、一方の端子にコモン電位ＶＣＯＭと逆相の制御パルス（第１表示信号）ＸＦＲＰが入力される。スイッチ素子５５は、他方の端子が画素回路の出力ノードＮｏｕｔと電気的に接続されている。

スイッチ素子５６は、一方の端子にコモン電位ＶＣＯＭと同相の制御パルス（第２表示信号）ＦＲＰが入力される。スイッチ素子５６は、他方の端子が出力ノードＮｏｕｔと電気的に接続されている。すなわち、スイッチ素子５５と、スイッチ素子５６とは、それぞれ、他方の端子が共通の出力ノードＮｏｕｔと電気的に接続されている。

スイッチ素子５５と、スイッチ素子５６とは、ラッチ部５７が保持する電位の極性に応じていずれか一方がオン状態となる。スイッチ素子５５がオン状態となった場合には、制御パルスＸＦＰＲが液晶容量５２に印加される。スイッチ素子５６がオン状態となった場合には、制御パルス（第２表示信号）ＦＲＰが液晶容量５２に印加される。より具体的には、出力ノードＮｏｕｔは中継配線８６を介して反射電極層１１２（画素電極）及び透光性導電層１１１に接続される。これにより、出力ノードＮｏｕｔに印加されるいずれかの制御パルスは、共通電極と液晶層を介して対向する反射電極層１１２及び透光性導電層１１１に印加される。

図１７は、データＳＩＧと、走査信号φＶと、ラッチ部５７が保持する保持電位と、制御パルス（第２表示信号）ＦＲＰと、制御パルス（第１表示信号）ＸＦＲＰと、画素電位と、コモン電位ＶＣＯＭとの動作を示す。

表示モードには、電界（電圧）無印加時に白表示、電界印加時に黒表示になるノーマリーホワイトモードと、電界無印加時に黒表示、電界印加時に白表示になるノーマリーブラックモードとがある。本実施形態の表示装置は、ノーマリーホワイトモードであっても、ノーマリーブラックモードであっても適用可能である。ノーマリーブラックモードにすれば、液晶に電圧が印加されていない状態、すなわち、液晶配向が均一な状態で黒表示になり、黒を締めることができるため、コントラストを上げることができる。ノーマリーブラックモードにおいて、図１７に示すように、ラッチ部５７の保持電位が負側極性のときは、液晶容量５２の画素電位がコモン電位ＶＣＯＭと同相になるため黒表示となり、ラッチ部５７の保持電位が正側極性の場合は、液晶容量５２の画素電位がコモン電位ＶＣＯＭと逆相になるため白表示となる。

ＭＩＰの画素５０は、ラッチ部５７の保持電位の極性に応じてスイッチ素子５５及びスイッチ素子５６のいずれか一方がオン状態となることで、液晶容量５２の画素電極に対して、制御パルス（第２表示信号）ＦＲＰ又は制御パルス（第１表示信号）ＸＦＲＰが印加される。その結果、画素５０には常に一定の電圧が印加されることになるので、シェーディングの発生が抑制される。

図１６では、画素５０が内蔵するメモリとしてＳＲＡＭを用いる場合を例に挙げて説明したが、本開示はこれに限定されない。画素５０が内蔵するメモリは、ＳＲＡＭに限定されず、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であってもよい。画素５０は、その他のメモリを内蔵していてもよい。

また、上述した例では、メモリ機能を有する画素として、画素ごとにデータを記憶可能なメモリを持つＭＩＰの画素を用いるとしたが、これは一例に過ぎない。メモリ機能を有する画素としては、ＭＩＰの画素の他に、例えば、周知のメモリ性液晶を用いる画素を例示することができる。

（画素の変形例）
図１８を用いて、各実施形態に係る画素構成の第１変形例について説明する。図１８は、各実施形態に係る画素構成の第１変形例を説明するための説明図である。

図１８に示すように、画素５０Ｅは、副画素５００Ａと、副画素５００Ｂと、を備える。副画素５００Ａと、副画素５００Ｂとは、並列に配置されている。副画素５００Ａは、反射電極２６３ａを備える。副画素５００Ｂは、反射電極２６３ｂを備える。反射電極２６３ａと、反射電極２６３ｂとの面積比は、２：１である。反射電極２６３ａと、反射電極２６３ｂとは、それぞれ、異なる駆動回路を介して、信号線６１及び走査線６２とに電気的に接続されている。これにより、各実施形態は、画素５０Ｅを用いることで面積階調表示が可能となる。

図１９を用いて、各実施形態に係る画素構成の第２変形例について説明する。図１９は、各実施形態に係る画素構成の第２変形例を説明するための説明図である。

図１９に示すように、画素５０Ｆは、副画素５００Ｃと、副画素５００Ｄと、を備える。副画素５００Ｃは、反射電極２６３ｃを備える。副画素５００Ｄは、反射電極２６３ｄを備える。反射電極２６３ｃは、開口部２６４を有する。副画素５００Ｄは、開口部２６４内に配置されている。反射電極２６３ｃと、反射電極２６３ｄとは、それぞれ、異なる駆動回路を介して、信号線６１及び走査線６２とに電気的に接続されている。これにより、各実施形態は、画素５０Ｆを用いることで、面積階調表示が可能となる。

画素構成の第１変形例及び画素構成の第２変形例では、画素５０は、２つの副画素に分割されているものとして説明したが、本開示はこれに限定されない。画素５０は、３つ以上の副画素に分割されていてもよい。

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

例えば、１つの画素としては、ＲＧＢの３原色の副画素を組み合わせたものに限られるものではない。例えば、ＲＧＢの３原色に、さらに１色又は複数色を加えて単位画素とすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ：Ｗ）を表示する副画素を加えて単位画素としたり、色再現範囲を拡大するために補色を表示する少なくとも１個の副画素を加えて単位画素としたりすることも可能である。

１ 表示装置
１０ アレイ基板
１１、２６ 偏光板
１２、２５ １／２波長板
１３、２４ １／４波長板
１４ 基板
１５ 積層構造体
２０ 対向基板
２１ 共通電極
２２、１２２ａ、１２２ｂ、１２２ｃ カラーフィルタ
２３ 基板
３０ 液晶層
４０ バックライト
５０、５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０ａ 画素
８６ 中継配線
８７、８７Ａ 第４絶縁層
１１１ 透光性導電層
１１２ 反射電極層
１３１ 液晶分子
５０１、５０２、５０３、５１１、５１２、５１３、５２１、５２２、５２３ 反射電極
Ａ１１、Ａ１３、Ａ１５ 反射表示領域
Ａ１２、Ａ１４ 透過表示領域
Ａ２１、Ａ２２ 重複領域
ＢＬ バックライト光

Claims (6)

1. 第１方向及び第２方向にマトリクス状に並べられた反射電極と、前記第１方向及び前記第２方向に直交する第３方向にみて、前記反射電極と少なくとも一部が重なる透光性導電層と、を含むアレイ基板と、
   前記第３方向にみて、前記反射電極と重なる共通電極と、複数の色を含むカラーフィルタと、を含む対向基板と、
   前記アレイ基板の、前記対向基板とは反対側に配置される、バックライトと、
   を備え、
   前記透光性導電層の一部が前記第１方向に隣り合う２つの反射電極の間に張り出している、表示装置。
2. 前記カラーフィルタは、前記第２方向に延びる第１色の第１カラーフィルタと、前記第１カラーフィルタの前記第１方向に隣接し、かつ前記第２方向に延び、前記第１色とは異なる第２色の第２カラーフィルタと、前記第１カラーフィルタと前記第２カラーフィルタとの重複領域と、を含み、
   前記第３方向にみて、前記第１方向に隣り合う２つの反射電極の間に張り出した前記透光性導電層の一部が、前記重複領域と重なる、請求項１に記載の表示装置。
3. 前記透光性導電層は、前記第１方向に隣り合う２つの反射電極のうち、一方の反射電極にのみ重なり、他方の反射電極には重ならない、請求項１又は２に記載の表示装置。
4. 前記透光性導電層は、前記第１方向に隣り合う２つの反射電極のうち、一方の反射電極から他方の反射電極まで延びて、前記第１方向に隣り合う２つの反射電極の両方に重なる、請求項１又は２に記載の表示装置。
5. 前記反射電極と、前記透光性導電層との間には、絶縁層が介在しており、
   前記絶縁層は、無機膜である、
   請求項１から４のいずれか１項に記載の表示装置。
6. 複数の前記反射電極は、画素を構成し、
   少なくとも２つの反射電極を接続する中継配線をさらに含み、
   前記透光性導電層は、前記中継配線と同層である、
   請求項１から５のいずれか１項に記載の表示装置。

Images