JP2023079834A - 受光素子及び電子機器 - Google Patents

Abstract

【課題】電子の移動遅延によるタップ間ミスマッチや信号分離性能の低下を抑制可能な受光素子を提供する。【解決手段】受光素子は、複数の画素を備える。複数の画素は、それぞれ入射光を受光し光電変換する光電変換部と、光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、電子の転送先を複数の蓄積部から選択して切り替える。複数の画素のそれぞれは、画素の光入射面から光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備える。画素間分離部は、平面視において、複数の転送トランジスタそれぞれの少なくとも一部と、画素間分離部の少なくとも一部とが重なるように、画素の内側への厚みを有して構成される。【選択図】図４Ａ

Description

本開示に係る技術（本技術）は、例えば、ゲート方式のｉ（間接）ＴｏＦ（Time of Flight）センサを形成する受光素子と、受光素子を備える電子機器に関する。

光飛行時間に基づいて距離を測定するTime of Flight（ＴｏＦ）方式の測距センサとして、パルス波を利用して直接的に計測される光飛行時間から距離を測定する直接ＴｏＦ（ｄＴｏＦ）方式の測距センサと、変調光の位相を利用して間接的に算出される光飛行時間から距離を測定する間接ＴｏＦ（ｉＴｏＦ）方式の測距センサが知られている。

測距センサの中で、ゲート方式のｉＴｏＦセンサは、１つの画素セルの中に転送ゲートを２つ並べた構造で、赤外光の光電変換により発生した電子を転送ゲートのＯＮ／ＯＦＦのタイミングに合わせて、それぞれのタップ（Ｔａｐ）に振り分けることで、間接的に距離を測る仕組みとなっている。

具体的には、ゲート方式のｉＴｏＦセンサは、画素セル内に複数のフローティングディフュージョンを有する画素において、それぞれのフローティングディフュージョンが、異なる転送トランジスタの転送ゲートに挟まれており、画素セル内の光電変換部により生成された電子を、複数の転送トランジスタにより複数のフローティングディフュージョンへ振り分ける。そして、複数のフローティングディフュージョンに蓄積された電子の量に応じた位相信号に基づき、対象物までの距離を算出する。

ところで、外光のある場所でｉＴｏＦセンサを使用することを考えた場合、外光成分はｉＴｏＦセンサにとってはノイズ成分となるため、十分のＳＮ比（Signal to Noise ratio）を確保して距離情報を得るためには、十分な飽和信号量（Ｑｓ）を確保する必要がある。このため、裏面照射型のｉＴｏＦセンサが用いることが考えられる。

しかし、裏面照射型のｉＴｏＦセンサでは、裏面から入射された光が画素内部で反射されることで吸収光量を向上させる構造となっているが、その際に隣接画素に光が入ってしまうことで混色を起こす恐れがある。その現象を抑制させるために画素境界に沿って分離領域が酸化物で設けられている（例えば、特許文献１）。

特開２０２０－１３９０１０号公報

ところで、タップ間で生成した電子が転送トランジスタの転送ゲートをＯＮした方に全て入らず、反対側の転送ゲートに入ってしまうと、信号分離性能の低下や測距情報のばらつきの増大を招く。特に、タップから距離の遠い電子は移動遅延により、この現象を生じやすい。なお、上記特許文献１に開示される技術のように、画素間の境界部のみに酸化物の分離領域が設けられている構造では、タップから距離の遠い電子の移動遅延により、ＯＦＦしている転送トランジスタの転送ゲートに入ってしまう場合がある。

本開示はこのような事情に鑑みてなされたもので、電子の移動遅延によるタップ間ミスマッチや信号分離性能の低下を抑制可能な受光素子及び電子機器を提供することを目的とする。

本開示の一態様は、それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、前記複数の画素のそれぞれは、前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される受光素子である。

本開示の他の態様は、それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素と、前記画素の光入射面側に位置し、前記入射光が前記画素に集光するように形成されたオンチップレンズと、前記画素と前記オンチップレンズとの間に形成され、前記入射光の前記画素への光路を絞る光路絞り部とを備え、前記光路絞り部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記光路絞り部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される受光素子である。

さらに、本開示の他の態様は、それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、前記複数の画素のそれぞれは、前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される受光素子を備えた電子機器である。

本技術を適用した受光素子の第１の実施形態の構成例を示すブロック図である。 図１に示した画素の等価回路である。 本開示の第１の実施形態に係る画素の平面図である。 図３のＡ－Ａ’線で切断した断面である。 図３のＢ－Ｂ’線で切断した断面である。 図４ＡのＣ－Ｃ’線で切断した断面である。 本開示の第２の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第２の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図５ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第３の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第３の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図６ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第４の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第４の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図７ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第５の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第５の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図８ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第６の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面 本開示の第６の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図９ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第７の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第７の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１０ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第８の実施形態に係る画素の裏面側を見た断面である。 本開示の第８の実施形態の第１の変形例に係る画素の裏面側を見た断面である。 本開示の第８の実施形態の第２の変形例に係る画素の裏面側を見た断面である。 本開示の第９の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第９の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１２ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１０の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１０の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１３ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１１の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１１の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１４ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１２の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１２の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１５ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１３の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１３の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１６ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１４の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１４の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１７ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１５の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１５の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１８ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１６の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１６の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図１９ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１７の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１７の実施形態に係る画素を、図３のＢ－Ｂ’線で切断した断面である。 図２０ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面である。 本開示の第１８の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 本開示の第１９の実施形態に係る画素を、図３のＡ－Ａ’線で切断した断面である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

本明細書において、「第１導電型」はｐ型又はｎ型の一方であり、「第２導電型」はｐ型又はｎ型のうちの「第１導電型」とは異なる一方を意味する。また、「ｎ」や「ｐ」に付す「＋」や「－」は、「＋」及び「－」が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。但し、同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

＜第１の実施形態＞
（受光素子の構成例）
本技術は、例えば間接ＴｏＦ方式により測距を行う測距システムを構成する受光素子や、そのような受光素子を有する光検出デバイスなどに適用することが可能である。

図１は、本技術を適用した受光素子の第１の実施形態の構成例を示すブロック図である。
図１に示す受光素子１は、裏面照射型のセンサであり、例えば、測距機能を有する光検出デバイスに設けられている。
受光素子１は、図示せぬ半導体基板上に形成された画素アレイ部２０と、画素アレイ部２０と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、タップ駆動部２１、垂直駆動部２２、カラム処理部２３、水平駆動部２４、およびシステム制御部２５から構成されている。

受光素子１には、さらに信号処理部３１およびデータ格納部３２も設けられている。なお、信号処理部３１およびデータ格納部３２は、受光素子１と同じ基板上に搭載してもよいし、光検出デバイスにおける受光素子１とは別の基板上に配置するようにしてもよい。
画素アレイ部２０は、受光した光量に応じた電子を生成し、その電子に応じた信号を出力する画素５１が行方向および列方向の行列状に２次元配置された構成となっている。すなわち、画素アレイ部２０は、入射した光を光電変換し、その結果得られた電子に応じた信号を出力する画素５１を複数有している。ここで、行方向とは、水平方向の画素５１の配列方向を言い、列方向とは、垂直方向の画素５１の配列方向を言う。行方向は、図１中、矢印Ｘで示す方向であり、列方向は、図中、矢印Ｙで示す方向である。

画素５１は、外部から入射した光、特に赤外光を受光して光電変換し、その結果得られた電子に応じた画素信号を出力する。画素５１は、所定の電圧ＭＩＸ０を印加して、光電変換された電子を検出する第１のタップＴＡと、所定の電圧ＭＩＸ１（第２の電圧）を印加して、光電変換された電子を検出する第２のタップＴＢとを有する。

タップ駆動部２１は、画素アレイ部２０の各画素５１の第１のタップＴＡに、所定の電圧供給線３０を介して所定の電圧ＭＩＸ０を供給し、第２のタップＴＢに、所定の電圧供給線３０を介して所定の電圧ＭＩＸ１を供給する。したがって、画素アレイ部２０の１つの画素列には、電圧ＭＩＸ０を伝送する電圧供給線３０と、電圧ＭＩＸ１を伝送する電圧供給線３０の２本の電圧供給線３０が配線されている。

画素アレイ部２０において、行列状の画素５１の配列に対して、画素５１の行ごとに画素駆動線２８が行方向に沿って配線され、各画素５１の列に２つの垂直信号線２９が列方向に沿って配線されている。例えば画素駆動線２８は、画素５１から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図１ では、画素駆動線２８について１本の配線として示しているが、１本に限られるものではない。画素駆動線２８の一端は、垂直駆動部２２の各行に対応した出力端に接続されている。

垂直駆動部２２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部２０の各画素５１を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部２２は、垂直駆動部２２を制御するシステム制御部２５とともに、画素アレイ部２０の各画素５１の動作を制御する駆動部を構成している。

垂直駆動部２２による駆動制御に応じて画素行の各画素５１から出力される信号は、垂直信号線２９を通してカラム処理部２３に入力される。カラム処理部２３は、各画素５１から垂直信号線２９を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部２３は、信号処理としてノイズ除去処理やＡＤ（Analog to Digital）変換処理などを行う。

水平駆動部２４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部２３の画素５１の列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が順番に出力される。

システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、そのタイミングジェネレータで生成された各種のタイミング信号を基に、タップ駆動部２１、垂直駆動部２２、カラム処理部２３、および水平駆動部２４などの駆動制御を行う。

信号処理部３１は、少なくとも演算処理機能を有し、カラム処理部２３から出力される画素信号に基づいて演算処理等の種々の信号処理を行う。データ格納部３２は、信号処理部３１での信号処理にあたって、その処理に必要なデータを一時的に格納する。

（画素の等価回路）
図２は、画素５１の等価回路を示す。
画素５１は、フォトダイオード５１ａと、画素トランジスタとしての排出トランジスタ５１ｂ、転送トランジスタ５１ｃ，５１ｄ、選択トランジスタ５１ｇ，５１ｈ、増幅トランジスタ５１ｉ，５１ｊ、及びリセットトランジスタ５１ｋ，５１ｌとを含む。排出トランジスタ５１ｂ、転送トランジスタ５１ｃ，５１ｄ、選択トランジスタ５１ｇ，５１ｈ、増幅トランジスタ５１ｉ，５１ｊ、及びリセットトランジスタ５１ｋ，５１ｌは、例えばＭＯＳトランジスタで構成されている。転送トランジスタ５１ｃ、選択トランジスタ５１ｇ、増幅トランジスタ５１ｉ及びリセットトランジスタ５１ｋは、第１のタップＴＡを構成する。また、転送トランジスタ５１ｄ、選択トランジスタ５１ｈ、増幅トランジスタ５１ｊ及びリセットトランジスタ５１ｌは、第２のタップＴＢを構成する。

フォトダイオード５１ａは、入射光を光電変換する光電変換部を構成する。フォトダイオード５１ａのアノードは接地されている。フォトダイオード５１ａのカソードには、転送トランジスタ５１ｃ，５１ｄのソース及び排出トランジスタ５１ｂのソースが接続されている。
排出トランジスタ５１ｂのドレインには電源電圧ＶＤＤＨＰＸが印加される。排出トランジスタ５１ｂは、ゲートに印加される所定の電圧（ＭＩＸ０，ＭＩＸ１）に基づき、フォトダイオード５１ａの電子を排出する。なお、排出トランジスタ５１ｂが無い構成であってもよい。

転送トランジスタ５１ｃ，５１ｄのドレインは、浮遊拡散領域（フローティング・ディフュージョン）で構成される蓄積部（ＦＤ部）５１ｍ，５１ｎにそれぞれ接続されている。転送トランジスタ５１ｃ，５１ｄは、ゲートに印加される所定の電圧（ＭＩＸ０，ＭＩＸ１）に基づき、フォトダイオード５１ａからの電子をＦＤ部５１ｍ，５１ｎにそれぞれ転送する。

ＦＤ部５１ｍ，５１ｎは、フォトダイオード５１ａから転送トランジスタ５１ｃ，５１ｄを介して転送された電子を蓄積する。ＦＤ部５１ｍ，５１ｎに蓄積された電子の量に応じて、ＦＤ部５１ｍ，５１ｎの電位は変調される。
ＦＤ部５１ｍ，５１ｎには、リセットトランジスタ５１ｋ，５１ｌのソースがそれぞれ接続されている。リセットトランジスタ５１ｋ，５１ｌのドレインには、電源電位ＶＤＤＨＰＸが印加される。リセットトランジスタ５１ｋ，５１ｌは、ゲートに印加される所定の電圧（ＭＩＸ０，ＭＩＸ１）に基づき、ＦＤ部５１ｍ，５１ｎに蓄積されていた電子を初期化（リセット）する。なお、ＦＤ部５１ｍ，５１ｎに個別に接続されたリセットトランジスタ５１ｋ，５１ｌを設ける代わりに、ＦＤ部５１ｍ，５１ｎに共通に接続された１つのリセットトランジスタを設けてもよい。

ＦＤ部５１ｍ，５１ｎには、増幅トランジスタ５１ｉ，５１ｊのゲートが接続されている。増幅トランジスタ５１ｉ，５１ｊのドレインには、選択トランジスタ５１ｇ，５１ｈのソースが接続されている。増幅トランジスタ５１ｉ，５１ｊは、ＦＤ部５１ｍ，５１ｎの電位を増幅する。
選択トランジスタ５１ｇ，５１ｈのドレインは、垂直信号線２９にそれぞれ接続されている。選択トランジスタ５１ｇ，５１ｈは、ゲートに印加される所定の電圧（ＭＩＸ０，ＭＩＸ１）に基づき、画素５１を選択する。画素５１が選択された場合、増幅トランジスタ５１ｉ，５１ｊにより増幅された電位に応じた画素信号ＶＳＬＡ、ＶＳＬＢが垂直信号線２９を介して出力される。

（画素の構造）
図３は、本開示の第１の実施形態に係る画素５１の平面図である。画素５１は、半導体基板１１１（例えば、シリコン基板）に、フォトダイオード５１ａと、排出トランジスタ５１ｂと、転送トランジスタ５１ｃ，５１ｄと、リセットトランジスタ５１ｋ，５１ｌと、ＦＤ部５１ｍ，５１ｎとを有する。

図３において、紙面の垂直方向上側（図３中矢印Ｚで示す方向）が半導体基板１１１の表面１１１ａ側であり、複数の配線層と眉間絶縁膜とからなる多層配線層（いずれも図示せず）が設けられている。一方、図３において、紙面の垂直方向下側が半導体基板１１１の裏面側であり、光が入射される光入射面であって、オンチップレンズやカラーフィルタ等（いずれも図示せず）が設けられている。半導体基板１１１の導電型は、例えばＰ型である。

半導体基板１１１の周囲には、トランジスタ形成領域１１２が形成される。トランジスタ形成領域１１２には、選択トランジスタ５１ｇ，５１ｈ、増幅トランジスタ５１ｉ，５１ｊが設けられる。

（画素の断面構造）
図４Ａは、図３のＡ－Ａ’線で切断した断面を模式的に示している。Ａ－Ａ’線は、平面視で、フォトダイオード５１ａの中心部と、転送トランジスタ５１ｃ，５１ｄと、ＦＤ部５１ｍ，５１ｎと、トランジスタ形成領域１１２とを通る仮想線である。図４Ｂは、図３のＢ－Ｂ’線で切断した断面を模式的に示している。Ｂ－Ｂ’線は、平面視で、フォトダイオード５１ａの中心部と、転送トランジスタ５１ｃと、ＦＤ部５１ｍと、トランジスタ形成領域１１２とを通る仮想線である。

フォトダイオード５１ａは、半導体基板１１１の内部に設けられている。フォトダイオード５１ａは、Ｎ層５１ａ１と、Ｎ層５１ａ２と、Ｎ層５１ａ３とを有する。Ｎ層５１ａ１は、半導体基板１１１よりも不純物濃度が高い。Ｎ層５１ａ３は、Ｎ層５１ａ２よりも不純物濃度が高い。フォトダイオード５１ａは、半導体基板１１１の裏面１１１ｂ側から入射される入射光を光電変換し、得られた電子を蓄積する。

転送トランジスタ５１ｃ，５１ｄ及びＦＤ部５１ｍ，５１ｎは、半導体基板１１１の表面１１１ａ側に設けられる。フォトダイオード５１ａ、転送トランジスタ５１ｃ，５１ｄは、配線層における所定の金属配線に電気的に接続される。配線層は、各画素５１へ電力及び各種の駆動信号を伝達し、また、各画素５１から読み出される画素信号を伝達するための金属配線パターンが形成された層である。

転送トランジスタ５１ｃは、ゲートに所定の電圧が印加されることにより、フォトダイオード５１ａで生成された電子を、フォトダイオード５１ａからＦＤ部５１ｍへ転送する。転送トランジスタ５１ｄは、ゲートに所定の電圧が印加されることにより、フォトダイオード５１ａで生成された電子を、フォトダイオード５１ａからＦＤ部５１ｎへ転送する。

また、半導体基板１１１には、各画素５１どうしを分離する画素分離部１２１が形成される。画素分離部１２１は、隣接する画素５１の間の少なくとも一部を絶縁して遮光する絶縁膜１２２を有する。これにより、画素分離部１２１は、画素５１に入射した光が隣接する画素５１へ入り込むことを防止する。なお、絶縁膜１２２には、酸化膜が用いられる。

ところで、以前では、画素分離部１２１は、隣接する画素５１の境界のみに形成されていた。本第１の実施形態では、画素分離部１２１は、平面視において、転送トランジスタ５１ｃ，５１ｄそれぞれの一部と、画素分離部１２１の一部とが重なるように、画素５１の内側への厚みを有して構成される。

図４Ｃは、図４ＡのＣ－Ｃ’線で切断した断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１と、半導体基板１１１の裏面１１１ｂ側とを通る仮想線である。
本開示において、各画素５１の外縁形状は、図４Ｃに示すように、正方形である。画素５１は、画素分離部１２１によって格子状に囲まれている。図４Ｃにおいて、画素分離部１２１は、平面方向（図４Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１の周囲をほぼ覆っている。

＜第１の実施形態による作用効果＞
以上のように第１の実施形態によれば、画素分離部１２１が、平面視において、転送トランジスタ５１ｃ，５１ｄそれぞれの一部と重なるように、画素５１の内側への厚みを有して構成されるので、転送トランジスタ５１ｃ，５１ｄやＦＤ部５１ｍ，５１ｎから離れた場所における電子の生成が抑制され、電子の移動遅延による第１のタップＴＡと第２のタップＴＢとの間のミスマッチや信号分離性能を抑制することができる。

＜第２の実施形態＞
（画素の断面構造）
図５Ａは、本開示の第２の実施形態に係る画素５１Ａを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図５Ｂは、本開示の第２の実施形態に係る画素５１Ａを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図５Ａ及び図５Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第２の実施形態における画素分離部１２１Ａは、フォトダイオード５１ａの形成位置に厚さａの第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂの第２段領域１２１２と、第２段領域１２１２より裏面１１１ｂ側に厚さｃの第３段領域１２１３とにより構成される。なお、厚さｂは、厚さａより大きく、厚さｃは厚さｂより大きい（ａ＜ｂ＜ｃ）。

図５Ｃは、図５ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ａと、フォトダイオード５１ａのＮ層５１ａ１と、Ｎ層５１ａ２と、半導体基板１１１の裏面１１１ｂ側とを通る仮想線である。
図５Ｃにおいて、画素分離部１２１Ａは、平面方向（図５Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ａの周囲をほぼ覆っている。

＜第２の実施形態による作用効果＞
以上のように第２の実施形態によれば、フォトダイオード５１ａに近い場所への光路を邪魔しないように、画素分離部１２１Ａが２段以上で形成されているので、電子が発生できる領域を広くすることができ、量子効率Ｑｅを上げることができる。

＜第３の実施形態＞
図６Ａは、本開示の第３の実施形態に係る画素５１Ｂを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図６Ｂは、本開示の第３の実施形態に係る画素５１Ｂを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図６Ａ及び図６Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第３の実施形態における画素分離部１２１Ｂは、絶縁膜の中に厚い金属膜１２３を埋め込んでいる。
図６Ｃは、図６ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｂと、半導体基板１１１の裏面１１１ｂ側とを通る仮想線である。

本開示において、各画素５１Ｂの外縁形状は、図６Ｃに示すように、正方形である。画素５１Ｂは、画素分離部１２１Ｂによって格子状に囲まれている。図６Ｃにおいて、画素分離部１２１Ｂは、平面方向（図６Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｂの周囲をほぼ覆っている。

＜第３の実施形態による作用効果＞
以上のように第３の実施形態によれば、画素分離部１２１Ｂにおいて、絶縁膜の中に金属膜１２３を埋め込むことで、ＦＤ部５１ｍ，５１ｎなどでの電子の発生を抑制でき、ＦＤ部５１ｍ，５１ｎへの光漏れ込みによるＰＬＳ（Parasitic Light Sensitivity：ノイズ成分）を抑制できる。

＜第４の実施形態＞
図７Ａは、本開示の第４の実施形態に係る画素５１Ｃを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図７Ｂは、本開示の第４の実施形態に係る画素５１Ｃを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図７Ａ及び図７Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第４の実施形態における画素分離部１２１Ｃは、画素５１Ｃの深さ方向（図７Ａ中矢印Ｚで示す方向）の全域に形成される。

図７Ｃは、図７ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｃと、半導体基板１１１の裏面１１１ｂ側とを通る仮想線である。
本開示において、各画素５１Ｃの外縁形状は、図７Ｃに示すように、正方形である。画素５１Ｃは、画素分離部１２１Ｃによって格子状に囲まれている。図７Ｃにおいて、画素分離部１２１Ｃは、平面方向（図７Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｃの周囲をほぼ覆っている。

＜第４の実施形態による作用効果＞
以上のように第４の実施形態によれば、画素分離部１２１Ｃが、画素５１Ｃの深さ方向の全域に形成されるので、隣接する画素５１Ｃとの混色を抑制でき、解像度の低下を抑制できる。

＜第５の実施形態＞
図８Ａは、本開示の第５の実施形態に係る画素５１Ｄを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図８Ｂは、本開示の第５の実施形態に係る画素５１Ｄを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図８Ａ及び図８Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第５の実施形態における画素分離部１２１Ｄは、画素５１Ｄの表面１１１ａ側に厚さａ１の第１段領域１２４１と、第１段領域１２４１より裏面１１１ｂ側に厚さｂ１の第２段領域１２４２と、第２段領域１２４２より裏面１１１ｂ側に厚さｃ１の第３段領域１２４３と、第３段領域１２４３より裏面１１１ｂ側に厚さｄ１の第４段領域１２４４と、第４段領域１２４４より裏面１１１ｂ側に厚さｅ１の第５段領域１２４５とにより構成される。なお、それぞれの厚さａ１，ｂ１，ｃ１，ｄ１，ｅ１は、ａ１＜ｂ１＜ｃ１＜ｄ１＜ｅ１となる。また、５段に限らず、何段でも可能である。

図８Ｃは、図８ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｄと、フォトダイオード５１ａのＮ層５１ａ１と、Ｎ層５１ａ２と、半導体基板１１１とを通る仮想線である。
図８Ｃにおいて、画素分離部１２１Ｄは、平面方向（図８Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｄの周囲をほぼ覆っている。

＜第５の実施形態による作用効果＞
以上のように第５の実施形態によれば、先の第２の実施形態と同様に、電子が発生できる領域を広くすることで、量子効率Ｑｅを上げることができ、さらに、隣接する画素５１Ｄとの混色を抑制でき、解像度の低下を抑制できる。

＜第６の実施形態＞
図９Ａは、本開示の第６の実施形態に係る画素５１Ｅを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図９Ｂは、本開示の第６の実施形態に係る画素５１Ｅを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図９Ａ及び図９Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第６の実施形態における画素分離部１２１Ｅは、半導体基板１１１の表面１１１ａから画素５１Ｅの深さ方向（図９Ａ中矢印Ｚで示す方向）に形成される厚さａ２の表面トレンチ（ＦＦＴＩ）１２５１と、表面トレンチ１２５１より裏面１１１ｂ側に厚さｂ２の領域１２５２とにより構成される。なお、それぞれの厚さａ２，ｂ２は、ａ２＜ｂ２となる。

図９Ｃは、図９ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｅと、フォトダイオード５１ａのＮ層５１ａ１と、Ｎ層５１ａ２と、半導体基板１１１とを通る仮想線である。
図９Ｃにおいて、画素分離部１２１Ｅは、平面方向（図９Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｅの周囲をほぼ覆っている。また、図９Ｃの細かいドットで示す領域は、画素分離部１２１Ｅの厚さｂ２の領域１２５２を示している。

＜第６の実施形態による作用効果＞
以上のように第６の実施形態によれば、先の第５の実施形態と同様の作用効果が得られる。

＜第７の実施形態＞
図１０Ａは、本開示の第７の実施形態に係る画素５１Ｆを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１０Ｂは、本開示の第７の実施形態に係る画素５１Ｆを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１０Ａ及び図１０Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第７の実施形態における画素分離部１２１Ｆは、フォトダイオード５１ａの形成位置から画素５１Ｆの裏面１１１ｂ側に向かってテーパー形状である。

図１０Ｃは、図１０ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｆと、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。
図１０Ｃにおいて、画素分離部１２１Ｆは、平面方向（図１０Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｆの周囲をほぼ覆っている。

＜第７の実施形態による作用効果＞
以上のように第７の実施形態によれば、画素分離部１２１Ｆが、フォトダイオード５１ａの形成位置から画素５１Ｆの裏面１１１ｂ側に向かってテーパー形状に形成されるので、電子が発生できる領域を広くすることができ、量子効率Ｑｅを上げることができる。

＜第８の実施形態＞
本開示の第８の実施形態は、先の第２の実施形態の変形例である。
図１１Ａは、本開示の第８の実施形態に係る画素５１Ｇ１を、仮想線で切断し、仮想線から画素５１Ｇ１の裏面１１１ｂ側を見た断面を模式的に示している。なお、図１１Ａにおいて、上記図５Ａと同一部分には、同一符号を付して詳細な説明を省略する。仮想線は、平面視で、画素分離部１２１Ｇ１の第２段領域１２１２と、第３段領域１２１３と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る。

第８の実施形態における画素分離部１２１Ｇ１は、第３段領域１２１３の側壁に、凹凸構造部１３１を有する。
図１１Ａにおいて、画素分離部１２１Ｇ１は、平面方向（図１１Ａ中矢印Ｘ及びＹで示す方向）において、画素５１Ｇ１の周囲をほぼ覆っている。

＜第８の実施形態による作用効果＞
以上のように第８の実施形態によれば、画素分離部１２１Ｇ１が、第３段領域１２１３の側壁に、凹凸構造部１３１を有するので、光の拡散を促進でき、これにより量子効率Ｑｅを向上できる。

＜第８の実施形態の第１の変形例＞
図１１Ｂは、本開示の第８の実施形態の第１の変形例に係る画素５１Ｇ２を、仮想線で切断し、仮想線から画素５１Ｇ２の裏面１１１ｂ側を見た断面を模式的に示している。なお、図１１Ｂにおいて、上記図１１Ａと同一部分には、同一符号を付して詳細な説明を省略する。仮想線は、平面視で、画素分離部１２１Ｇ２の第２段領域１２１２と、第３段領域１２１３と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る。
第８の実施形態の第１の変形例における画素分離部１２１Ｇ２は、第２段領域１２１２の側壁に、凹凸構造部１３２を有する。

＜第８の実施形態の第１の変形例による作用効果＞
以上のように第８の実施形態の第１の変形例によれば、画素分離部１２１Ｇ２が、第２段領域１２１２の側壁に、凹凸構造部１３２を有するので、光の拡散を促進でき、これにより量子効率Ｑｅを向上できる。

＜第８の実施形態の第２の変形例＞
図１１Ｃは、本開示の第８の実施形態の第２の変形例に係る画素５１Ｇ３を、仮想線で切断し、仮想線から画素５１Ｇ３の裏面１１１ｂ側を見た断面を模式的に示している。なお、図１１Ｃにおいて、上記図１１Ａ及び図１１Ｂと同一部分には、同一符号を付して詳細な説明を省略する。仮想線は、平面視で、画素分離部１２１Ｇ３の第２段領域１２１２と、第３段領域１２１３と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る。

第８の実施形態の第２の変形例における画素分離部１２１Ｇ３は、第３段領域１２１３の側壁に、凹凸構造部１３１を有し、第２段領域１２１２の側壁に、凹凸構造部１３２を有する。なお、凹凸構造部１３１，１３２を設ける画素分離部１２１Ｇ３の段数は制限しない。

＜第８の実施形態の第２の変形例による作用効果＞
以上のように第８の実施形態の第２の変形例によれば、画素分離部１２１Ｇ３が、第３段領域１２１３の側壁に、凹凸構造部１３１を有し、第２段領域１２１２の側壁に、凹凸構造部１３２を有するので、光の拡散をさらに促進でき、これにより量子効率Ｑｅを向上できる。

＜第９の実施形態＞
図１２Ａは、本開示の第９の実施形態に係る画素５１Ｈを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１２Ｂは、本開示の第９の実施形態に係る画素５１Ｈを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１２Ａ及び図１２Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第９の実施形態における画素分離部１２１Ｈは、フォトダイオード５１ａの形成位置から画素５１Ｈの裏面１１１ｂ側に向かって、画素の光入射面側の開口部１２６が平面視で円形である。

図１２Ｃは、図１２ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｈと、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。
図１２Ｃにおいて、画素分離部１２１Ｈは、平面方向（図１２Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｈの周囲をほぼ覆っている。

＜第９の実施形態による作用効果＞
以上のように第９の実施形態によれば、画素分離部１２１Ｈが、フォトダイオード５１ａの形成位置から画素５１Ｈの裏面１１１ｂ側に向かって、画素５１Ｈの裏面１１１ｂ側の開口部１２６が平面視で円形であるので、開口部が四角形より電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１０の実施形態＞
図１３Ａは、本開示の第１０の実施形態に係る画素５１Ｉを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１３Ｂは、本開示の第１０の実施形態に係る画素５１Ｉを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１３Ａ及び図１３Ｂにおいて、上記図５Ａ及び図５Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第１０の実施形態における画素分離部１２１Ｉは、フォトダイオード５１ａの形成位置に厚さａ３の第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂ３の第２段領域１２１２とにより構成される。なお、厚さｂ３は、厚さａ３より大きい。また、画素分離部１２１Ｉは、フォトダイオード５１ａの形成位置から画素５１Ｉの裏面１１１ｂ側に向かって、画素５１Ｉの裏面１１１ｂ側の開口部１２７が平面視で５つ以上の辺を含む多角形である。

図１３Ｃは、図１３ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｉの第１段領域１２１１と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。
図１３Ｃにおいて、画素分離部１２１Ｉは、平面方向（図１３Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｉの周囲をほぼ覆っている。また、図１３Ｃの細かいドットで示す領域は、画素分離部１２１Ｉの厚さｂ３の領域１２１２を示している。

＜第１０の実施形態による作用効果＞
以上のように第１０の実施形態によれば、画素分離部１２１Ｉが、フォトダイオード５１ａの形成位置から画素５１Ｉの裏面１１１ｂ側に向かって、画素５１Ｉの裏面１１１ｂ側の開口部１２７が平面視で多角形（図１３Ｃでは辺６つを含む六角形）であるので、開口部が四角形より電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１１の実施形態＞
図１４Ａは、本開示の第１１の実施形態に係る画素５１Ｊを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１４Ｂは、本開示の第１１の実施形態に係る画素５１Ｊを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１４Ａ及び図１４Ｂにおいて、上記図１３Ａ及び図１３Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第１１の実施形態では、画素５１Ｊの角部に、角状の画素分離部１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４（図１４Ａでは画素分離部１２１Ｊ１，１２１Ｊ２、図１４Ｂでは画素分離部１２１Ｊ２，１２１Ｊ４のみを図示）を設けている。画素分離部１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４は、それぞれフォトダイオード５１ａの形成位置に厚さａ３の第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂ３の第２段領域１２１２とにより構成される。

図１４Ｃは、図１４ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４の第１段領域１２１１と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。
図１４Ｃにおいて、画素分離部１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４は、平面方向（図１４Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｊの角部をほぼ覆っている。

＜第１１の実施形態による作用効果＞
以上のように第１１の実施形態によれば、画素分離部１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４を画素５１Ｊの角部のみに形成することにより、電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１２の実施形態＞
図１５Ａは、本開示の第１２の実施形態に係る画素５１Ｋを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１５Ｂは、本開示の第１２の実施形態に係る画素５１Ｋを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１５Ａ及び図１５Ｂにおいて、上記図１３Ａ及び図１３Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第１２の実施形態では、画素５１Ｋの角部に、角状の画素分離部１２１Ｋ１，１２１Ｋ２，１２１Ｋ３，１２１Ｋ４（図１５Ａでは画素分離部１２１Ｋ１，１２１Ｋ２、図１５Ｂでは画素分離部１２１Ｋ２，１２１Ｋ４のみを図示）を設けている。画素分離部１２１Ｋ１，１２１Ｋ２，１２１Ｋ３，１２１Ｋ４は、それぞれフォトダイオード５１ａの形成位置に厚さａ３の第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂ３の第２段領域１２１２とにより構成される。

図１５Ｃは、図１５ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｋ１，１２１Ｋ２，１２１Ｋ３，１２１Ｋ４の第１段領域１２１１と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。

画素分離部１２１Ｋ１と画素分離部１２１Ｋ４との間の画素５１Ｋの辺部に、画素分離部１２１Ｋ５が設けられる。画素分離部１２１Ｋ１と画素分離部１２１Ｋ２との間の画素５１Ｋの辺部に、画素分離部１２１Ｋ６が設けられる。画素分離部１２１Ｋ２と画素分離部１２１Ｋ３との間の画素５１Ｋの辺部に、画素分離部１２１Ｋ７が設けられる。画素分離部１２１Ｋ３と画素分離部１２１Ｋ４との間の画素５１Ｋの辺部に、画素分離部１２１Ｋ８が設けられる。
画素分離部１２１Ｋ５，１２１Ｋ６，１２１Ｋ７，１２１Ｋ８の厚さａ４は、画素分離部１２１Ｋ１，１２１Ｋ２，１２１Ｋ３，１２１Ｋ４の厚さｂ４より小さい。

＜第１２の実施形態による作用効果＞
以上のように第１２の実施形態によれば、画素５１Ｋの辺部に設けられる画素分離部１２１Ｋ５，１２１Ｋ６，１２１Ｋ７，１２１Ｋ８の厚みを、画素５１Ｋの角部に設けられる画素分離部１２１Ｋ１，１２１Ｋ２，１２１Ｋ３，１２１Ｋ４の厚みより小さくすることにより、電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１３の実施形態＞
図１６Ａは、本開示の第１３の実施形態に係る画素５１Ｌを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１６Ｂは、本開示の第１３の実施形態に係る画素５１Ｌを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１６Ａ及び図１６Ｂにおいて、上記図１３Ａ及び図１３Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第１３の実施形態では、画素５１Ｌの角部に、テーパー状の画素分離部１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４（図１６Ａでは画素分離部１２１Ｌ１，１２１Ｌ２、図１６Ｂでは画素分離部１２１Ｌ２，１２１Ｌ４のみを図示）を設けている。画素分離部１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４は、それぞれフォトダイオード５１ａの形成位置に厚さａ３の第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂ３の第２段領域１２１２とにより構成される。

図１６Ｃは、図１６ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４の第１段領域１２１１と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。
図１６Ｃにおいて、画素分離部１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４は、平面方向（図１６Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｌの角部をほぼ覆っている。

＜第１３の実施形態による作用効果＞
以上のように第１３の実施形態によれば、テーパー状の画素分離部１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４を画素５１Ｌの角部のみに形成することにより、電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１４の実施形態＞
図１７Ａは、本開示の第１４の実施形態に係る画素５１Ｍを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１７Ｂは、本開示の第１４の実施形態に係る画素５１Ｍを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１７Ａ及び図１７Ｂにおいて、上記図１３Ａ及び図１３Ｂと同一部分には、同一符号を付して詳細な説明を省略する。

第１４の実施形態では、画素５１Ｍの角部に、テーパー状の画素分離部１２１Ｍ１，１２１Ｍ２，１２１Ｍ３，１２１Ｍ４（図１７Ａでは画素分離部１２１Ｍ１，１２１Ｍ２、図１７Ｂでは画素分離部１２１Ｍ２，１２１Ｍ４のみを図示）を設けている。画素分離部１２１Ｍ１，１２１Ｍ２，１２１Ｍ３，１２１Ｍ４は、それぞれフォトダイオード５１ａの形成位置に厚さａ３の第１段領域１２１１と、第１段領域１２１１より裏面１１１ｂ側に厚さｂ３の第２段領域１２１２とにより構成される。

図１７Ｃは、図１７ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｍ１，１２１Ｍ２，１２１Ｍ３，１２１Ｍ４の第１段領域１２１１と、フォトダイオード５１ａのＮ層５１ａ１と、半導体基板１１１とを通る仮想線である。

画素分離部１２１Ｍ１と画素分離部１２１Ｍ４との間の画素５１Ｍの辺部に、画素分離部１２１Ｍ５が設けられる。画素分離部１２１Ｍ１と画素分離部１２１Ｍ２との間の画素５１Ｍの辺部に、画素分離部１２１Ｍ６が設けられる。画素分離部１２１Ｍ２と画素分離部１２１Ｍ３との間の画素５１Ｍの辺部に、画素分離部１２１Ｍ７が設けられる。画素分離部１２１Ｍ３と画素分離部１２１Ｍ４との間の画素５１Ｍの辺部に、画素分離部１２１Ｍ８が設けられる。
画素分離部１２１Ｍ５，１２１Ｍ６，１２１Ｍ７，１２１Ｍ８の厚さａ５は、画素分離部１２１Ｍ１，１２１Ｍ２，１２１Ｍ３，１２１Ｍ４の厚さｂ５より小さい。

＜第１４の実施形態による作用効果＞
以上のように第１４の実施形態によれば、画素５１Ｍの辺部に設けられる画素分離部１２１Ｍ５，１２１Ｍ６，１２１Ｍ７，１２１Ｍ８の厚みを、画素５１Ｍの角部に設けられる画素分離部１２１Ｍ１，１２１Ｍ２，１２１Ｍ３，１２１Ｍ４の厚みより小さくすることにより、電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１５の実施形態＞
図１８Ａは、本開示の第１５の実施形態に係る画素５１Ｎを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１８Ｂは、本開示の第１５の実施形態に係る画素５１Ｎを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１８Ａ及び図１８Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第１５の実施形態における画素分離部１２１Ｎは、フォトダイオード５１ａの形成位置から画素５１Ｎの裏面１１１ｂ側に向かって逆テーパー形状である。

図１８Ｃは、図１８ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｎと、半導体基板１１１とを通る仮想線である。
図１８Ｃにおいて、画素分離部１２１Ｎは、平面方向（図１８Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｎの周囲をほぼ覆っている。

＜第１５の実施形態による作用効果＞
以上のように第１５の実施形態によれば、画素分離部１２１Ｎが、フォトダイオード５１ａの形成位置から画素５１Ｎの裏面１１１ｂ側に向かって逆テーパー形状であり、光の侵入を妨げないことにより、量子効率Ｑｅを上げることができる。

＜第１６の実施形態＞
図１９Ａは、本開示の第１６の実施形態に係る画素５１Ｏを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図１９Ｂは、本開示の第１６の実施形態に係る画素５１Ｏを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図１９Ａ及び図１９Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第１６の実施形態における画素分離部１２１Ｏは、フォトダイオード５１ａの形成位置から画素５１Ｏの裏面１１１ｂ側に向かう途中までテーパー形状であり、当該途中から画素５１Ｏの裏面１１１ｂまで逆テーパー形状である。

図１９Ｃは、図１９ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｏと、半導体基板１１１とを通る仮想線である。
図１９Ｃにおいて、画素分離部１２１Ｏは、平面方向（図１９Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｏの周囲をほぼ覆っている。

＜第１６の実施形態による作用効果＞
以上のように第１６の実施形態によれば、画素分離部１２１Ｏが、フォトダイオード５１ａの形成位置から画素５１Ｏの裏面１１１ｂ側に向かう途中までテーパー形状であり、当該途中から画素５１Ｏの裏面１１１ｂまで逆テーパー形状であるため、光の侵入を妨げることなく、しかも電子が発生できる領域を広くすることができ、これにより量子効率Ｑｅを上げることができる。

＜第１７の実施形態＞
図２０Ａは、本開示の第１７の実施形態に係る画素５１Ｐを、図３のＡ－Ａ’線で切断した断面を模式的に示している。図２０Ｂは、本開示の第１７の実施形態に係る画素５１Ｐを、図３のＢ－Ｂ’線で切断した断面を模式的に示している。なお、図２０Ａ及び図２０Ｂにおいて、上記図４Ａ及び図４Ｂと同一部分には、同一符号を付して詳細な説明を省略する。
第１７の実施形態における画素分離部１２１Ｐは、転送トランジスタ５１ｃ，５１ｄから遠い側の部分に、他の部分より厚みを拡張した拡張部１２８を有する。

図２０Ｃは、図２０ＡのＣ－Ｃ’線で切断し、矢印方向へ見た断面を模式的に示している。Ｃ－Ｃ’線は、平面視で、画素分離部１２１Ｐと、半導体基板１１１とを通る仮想線である。
図２０Ｃにおいて、画素分離部１２１Ｐは、平面方向（図２０Ｃ中矢印Ｘ及びＹで示す方向）において、画素５１Ｐの周囲をほぼ覆っている。

＜第１７の実施形態による作用効果＞
以上のように第１７の実施形態によれば、画素分離部１２１Ｐが、転送トランジスタ５１ｃ，５１ｄから遠い側の部分に、他の部分より厚みを拡張した拡張部１２８を有することにより、転送トランジスタ５１ｃ，５１ｄから離れた電子が発生しないことで、ＤＮＵ（Depth Non-Uniformity：バラツキ）を抑制できる。

＜第１８の実施形態＞
図２１は、本開示の第１８の実施形態に係る画素５１Ｑを、図３のＡ－Ａ’線で切断した断面を模式的に示している。なお、図２１において、上記図４Ａと同一部分には、同一符号を付して詳細な説明を省略する。
画素５１Ｑは、例えば、半導体基板１１１の裏面１１１ｂ側に配置されるオンチップレンズ２１０を含み構成される。オンチップレンズ２１０は、外部から入射する光を、効率的に集光してフォトダイオード５１ａに結像するための光学レンズである。オンチップレンズ２１０は、典型的には、画素５１Ｑごとに配置される。なお、オンチップレンズ２１０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、有機ＳＯＧ、ポリイミド系樹脂、又はフッ素系樹脂等から形成される。

また、半導体基板１１１には、各画素５１Ｑどうしを分離する画素分離部１４１が形成され得る。画素分離部１４１は、画素５１Ｑの境界部のみに形成され、酸化膜からなる絶縁膜１２２を有する。
ところで、本開示の第１８の実施形態では、半導体基板１１１の裏面１１１ｂと、オンチップレンズ２１０との間に、絞り部２２１，２２２が配置されている。絞り部２２１，２２２は、酸化膜などの絶縁膜を有し、入射光の画素５１Ｑへの光路を絞る。

＜第１８の実施形態による作用効果＞
以上のように第１８の実施形態によれば、半導体基板１１１の裏面１１１ｂと、オンチップレンズ２１０との間に配置される絞り部２２１，２２２により入射光の画素５１Ｑへの光路を絞られることで、画素５１Ｑの中心で電子を発生でき、これにより電子の輸送遅れを防ぎ、ＤＮＵを抑制できる。

＜第１９の実施形態＞
図２２は、本開示の第１９の実施形態に係る画素５１Ｒを、図３のＡ－Ａ’線で切断した断面を模式的に示している。なお、図２２において、上記図４Ａと同一部分には、同一符号を付して詳細な説明を省略する。

本開示の第１９の実施形態において、半導体基板１１１内に、フォトダイオード５１ａの少なくとも一部を囲うように、Ｎ層１５１と、Ｎ層１５１に接合されるＰ層１５２とを含むポテンシャル領域が形成される。さらに、裏面１１１ｂ側には、Ｐ層１５２よりも不純物濃度が高いＰ＋層１５３が形成される。これにより、ポテンシャル領域との境界で電界が強くなり、フォトダイオード５１ａで得られる電子のＦＤ部５１ｍ，５１ｎへの移動が促され、裏面１１１ｂ側への移動が抑制される。
また、半導体基板１１１には、各画素５１Ｒどうしを分離する画素分離部１４２が形成され得る。画素分離部１４２は、画素５１Ｒの境界部のみに形成され、酸化膜からなる絶縁膜１２２を有する。

＜第１９の実施形態による作用効果＞
以上のように第１９の実施形態によれば、裏面１１１ｂ側に不純物濃度が高いＰ＋層１５３を形成することにより、ポテンシャル領域との境界で電界が強くなり、発生した電子の輸送遅れを防ぎ、ＤＮＵが抑制される。

＜その他の実施形態＞
上記のように、本技術は第１から第１９の実施形態及び第８の実施形態の第１及び第２の変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１から第１９の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１から第１９の実施形態及び第８の実施形態の第１及び第２の変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。

＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２４は、撮像部１２０３１の設置位置の例を示す図である。
図２４では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、図１の受光素子１は、撮像部１２０３１に適用することができる。

なお、本開示は以下のような構成も取ることができる。
（１）
それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、
前記複数の画素のそれぞれは、
前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、
前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される
受光素子。
（２）
前記画素間分離部は、前記複数の転送トランジスタから遠い側の部分に、他の部分より厚みを拡張した厚み拡張部を有する
前記（１）に記載の受光素子。
（３）
前記画素間分離部は、前記絶縁膜の中に金属膜または酸化膜を有する
前記（１）に記載の受光素子。
（４）
前記画素間分離部は、前記画素の深さ方向全域に形成される
前記（１）に記載の受光素子。
（５）
前記画素間分離部は、前記光電変換部の形成位置に、所定の厚みを有する第１の厚み部と、前記画素の光入射面側に前記第１の厚み部より厚い第２の厚み部とを有する
前記（１）に記載の受光素子。
（６）
前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かってテーパー形状である
前記（５）に記載の受光素子。
（７）
前記画素間分離部は、前記第１の厚み部の側壁及び前記第２の厚み部の側壁の少なくとも一方に、凹凸構造を有する
前記（５）に記載の受光素子。
（８）
前記画素間分離部は、前記画素の光入射面側の開口部が平面視で円形または５つ以上の辺を含む多角形である
前記（１）に記載の受光素子。
（９）
前記画素間分離部は、前記第１の厚み部の開口部、または前記第２の厚み部の開口部が平面視で円形または５つ以上の辺を含む多角形である
前記（５）に記載の受光素子。
（１０）
前記画素間分離部は、前記画素の角部に形成される
前記（１）に記載の受光素子。
（１１）
前記画素間分離部は、前記画素の角部の形状が角形状またはテーパー形状である
前記（１０）に記載の受光素子。
（１２）
前記画素間分離部は、前記画素の周囲に形成され、前記画素の角部の厚みが前記画素の辺部の厚みより厚い
前記（１）に記載の受光素子。
（１３）
前記画素間分離部は、前記画素の角部の形状が角形状またはテーパー形状である
前記（１２）に記載の受光素子。
（１４）
前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かって逆テーパー形状である
前記（１）に記載の受光素子。
（１５）
前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かう途中までテーパー形状であり、当該途中から前記画素の光入射面まで逆テーパー形状である
前記（１）に記載の受光素子。
（１６）
それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素と、
前記画素の光入射面側に位置し、前記入射光が前記画素に集光するように形成されたオンチップレンズと、
前記画素と前記オンチップレンズとの間に形成され、前記入射光の前記画素への光路を絞る光路絞り部と
を備え、
前記光路絞り部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記光路絞り部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される
受光素子。
（１７）
それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、
前記複数の画素のそれぞれは、
前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、
前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される、受光素子を備えた、
電子機器。

１…受光素子
２０…画素アレイ部
２１…タップ駆動部
２２…垂直駆動部
２３…カラム処理部
２４…水平駆動部
２５…システム制御部
２８…画素駆動線
２９…垂直信号線
３０…電圧供給線
３１…信号処理部
３２…データ格納部
５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ、５１Ｅ，５１Ｆ，５１Ｇ１，５１Ｇ２，５１Ｇ３，５１Ｈ，５１Ｉ，５１Ｊ，５１Ｋ，５１Ｍ，５１Ｎ，５１Ｏ，５１Ｐ，５１Ｑ，５１Ｒ…画素
５１ａ…フォトダイオード
５１ａ１…Ｎ層
５１ａ２…Ｎ層
５１ａ３…Ｎ層
５１ｂ…排出トランジスタ
５１ｃ，５１ｄ…転送トランジスタ
５１ｇ，５１ｈ…選択トランジスタ
５１ｉ，５１ｊ…増幅トランジスタ
５１ｋ，５１ｌ…リセットトランジスタ
５１ｍ，５１ｎ…蓄積部（ＦＤ部）
１１１…半導体基板
１１１ａ…表面
１１１ｂ…裏面
１１２…トランジスタ形成領域
１２１，１２１Ａ，１２１Ｂ，１２１Ｃ，１２１Ｄ、１２１Ｅ，１２１Ｆ，１２１Ｇ１，１２１Ｇ２，１２１Ｇ３，１２１Ｈ，１２１Ｉ，１２１Ｊ１，１２１Ｊ２，１２１Ｊ３，１２１Ｊ４，１２１Ｋ１，１２１Ｋ２，１２１Ｋ３、１２１Ｋ４，１２１Ｋ５，１２１Ｋ６，１２１Ｋ７，１２１Ｋ８、１２１Ｍ，１２１Ｎ，１２１Ｌ１，１２１Ｌ２，１２１Ｌ３，１２１Ｌ４，１２１Ｍ１，１２１Ｍ２，１２１Ｍ３、１２１Ｍ４，１２１Ｍ５，１２１ＭＫ６，１２１Ｍ７，１２１Ｍ８，１２１Ｎ，１２１Ｏ、１２１Ｐ，１４１，１４２…画素分離部
１２２…絶縁膜
１２３…金属膜
１２６，１２７…開口部
１２８…拡張部
１３１，１３２…凹凸構造部
１５１…Ｎ層
１５２…Ｐ層
１５３…Ｐ＋層
２１０…オンチップレンズ
２２１，２２２…絞り部
１２１１，１２４１…第１段領域
１２１２，１２４２…第２段領域
１２１３，１２４３…第３段領域
１２４４…第４段領域
１２４５…第５段領域
１２５１…表面トレンチ（ＦＦＴＩ）
１２５２…領域
１２０００…車両制御システム
１２００１…通信ネットワーク
１２０１０…駆動系制御ユニット
１２０２０…ボディ系制御ユニット
１２０３０…車外情報検出ユニット
１２０３１…撮像部
１２０４０…車内情報検出ユニット
１２０４１…運転者状態検出部
１２０５０…統合制御ユニット
１２０５１…マイクロコンピュータ
１２０５２…音声画像出力部
１２０６１…オーディオスピーカ
１２０６２…表示部
１２０６３…インストルメントパネル
１２１００…車両
１２１０１，１２１０２，１２１０３，１２１０４，１２１０５…撮像部
１２１１１，１２１１２，１２１１３，１２１１４…撮像範囲

Claims (17)

1. それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、
   前記複数の画素のそれぞれは、
   前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、
   前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される
   受光素子。
2. 前記画素間分離部は、前記複数の転送トランジスタから遠い側の部分に、他の部分より厚みを拡張した厚み拡張部を有する
   請求項１に記載の受光素子。
3. 前記画素間分離部は、前記絶縁膜の中に金属膜または酸化膜を有する
   請求項１に記載の受光素子。
4. 前記画素間分離部は、前記画素の深さ方向全域に形成される
   請求項１に記載の受光素子。
5. 前記画素間分離部は、前記光電変換部の形成位置に、所定の厚みを有する第１の厚み部と、前記画素の光入射面側に前記第１の厚み部より厚い第２の厚み部とを有する
   請求項１に記載の受光素子。
6. 前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かってテーパー形状である
   請求項５に記載の受光素子。
7. 前記画素間分離部は、前記第１の厚み部の側壁及び前記第２の厚み部の側壁の少なくとも一方に、凹凸構造を有する
   請求項５に記載の受光素子。
8. 前記画素間分離部は、前記画素の光入射面側の開口部が平面視で円形または５つ以上の辺を含む多角形である
   請求項１に記載の受光素子。
9. 前記画素間分離部は、前記第１の厚み部の開口部、または前記第２の厚み部の開口部が平面視で円形または５つ以上の辺を含む多角形である
   請求項５に記載の受光素子。
10. 前記画素間分離部は、前記画素の角部に形成される
    請求項１に記載の受光素子。
11. 前記画素間分離部は、前記画素の角部の形状が角形状またはテーパー形状である
    請求項１０に記載の受光素子。
12. 前記画素間分離部は、前記画素の周囲に形成され、前記画素の角部の厚みが前記画素の辺部の厚みより厚い
    請求項１に記載の受光素子。
13. 前記画素間分離部は、前記画素の角部の形状が角形状またはテーパー形状である
    請求項１２に記載の受光素子。
14. 前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かって逆テーパー形状である
    請求項１に記載の受光素子。
15. 前記画素間分離部は、前記光電変換部の形成位置から前記画素の光入射面側に向かう途中までテーパー形状であり、当該途中から前記画素の光入射面まで逆テーパー形状である
    請求項１に記載の受光素子。
16. それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素と、
    前記画素の光入射面側に位置し、前記入射光が前記画素に集光するように形成されたオンチップレンズと、
    前記画素と前記オンチップレンズとの間に形成され、前記入射光の前記画素への光路を絞る光路絞り部と
    を備え、
    前記光路絞り部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記光路絞り部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される
    受光素子。
17. それぞれ入射光を受光し光電変換する光電変換部と、前記光電変換部で生成された電子がそれぞれ転送トランジスタを介して転送される複数の蓄積部とを有し、前記電子の転送先を前記複数の蓄積部から選択して切り替える複数の画素を備え、
    前記複数の画素のそれぞれは、
    前記画素の光入射面から当該光入射面とは反対側の面に至る深さ方向の少なくとも一部に形成され、隣接する前記画素の間の少なくとも一部を絶縁して遮光する絶縁膜を有する画素間分離部を備え、
    前記画素間分離部は、平面視において、複数の前記転送トランジスタそれぞれの少なくとも一部と、前記画素間分離部の少なくとも一部とが重なるように、前記画素の内側への厚みを有して構成される、受光素子を備えた、
    電子機器。

Images