JP2023078182A - 演算装置 - Google Patents
演算装置 Download PDFInfo
- Publication number
- JP2023078182A JP2023078182A JP2023030844A JP2023030844A JP2023078182A JP 2023078182 A JP2023078182 A JP 2023078182A JP 2023030844 A JP2023030844 A JP 2023030844A JP 2023030844 A JP2023030844 A JP 2023030844A JP 2023078182 A JP2023078182 A JP 2023078182A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- gpu
- memory
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000020169 heat generation Effects 0.000 abstract description 29
- 230000015654 memory Effects 0.000 description 232
- 238000012545 processing Methods 0.000 description 79
- 238000004364 calculation method Methods 0.000 description 55
- 230000006870 function Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 49
- 238000000034 method Methods 0.000 description 19
- 229910044991 metal oxide Inorganic materials 0.000 description 15
- 150000004706 metal oxides Chemical class 0.000 description 15
- 238000011084 recovery Methods 0.000 description 15
- 238000013528 artificial neural network Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000009467 reduction Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 5
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 102100027766 Atlastin-1 Human genes 0.000 description 3
- 101000825172 Dictyostelium discoideum Spore germination protein 3 Proteins 0.000 description 3
- 101100127285 Drosophila melanogaster unc-104 gene Proteins 0.000 description 3
- 101000936983 Homo sapiens Atlastin-1 Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000003702 image correction Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 101150046766 BGL2 gene Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100027992 Casein kinase II subunit beta Human genes 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 101000858625 Homo sapiens Casein kinase II subunit beta Proteins 0.000 description 1
- 101000852539 Homo sapiens Importin-5 Proteins 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- 102100036340 Importin-5 Human genes 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- OIWCYIUQAVBPGV-DAQGAKHBSA-N {1-O-hexadecanoyl-2-O-[(Z)-octadec-9-enoyl]-sn-glycero-3-phospho}serine Chemical compound CCCCCCCCCCCCCCCC(=O)OC[C@H](COP(O)(=O)OC[C@H](N)C(O)=O)OC(=O)CCCCCCC\C=C/CCCCCCCC OIWCYIUQAVBPGV-DAQGAKHBSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
- G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Mathematical Physics (AREA)
- General Health & Medical Sciences (AREA)
- Neurology (AREA)
- Computing Systems (AREA)
- Physiology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Neurosurgery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Software Systems (AREA)
- Molecular Biology (AREA)
- Power Sources (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明の一態様である演算装置の構成、および動作等について説明する。
命令1(図中、Instruction1)は、処理を並列に実行することなく、高い処理性能が要求されない命令である。例えば、演算装置を搭載している電子機器または並列計算機がスリープモードの場合(図中、sleep)等がある。このような場合、CPUコア1のみを動作させ、他のコアはPG状態にする。CPUコア1は消費電力が小さく、他のコアはPG状態であり電力を消費しないため、演算装置100Aの消費電力および発熱を抑制しつつ、命令1を実行することができる。
本実施の形態では、パワーゲーティングが可能なCPUコアを有するCPUの一例について説明する。
図11に、CPU190の構成例を示す。CPU190は、CPUコア(CPU Core)200、L1(レベル1)キャッシュメモリ装置(L1 Cache)202、L2キャッシュメモリ装置(L2 Cache)203、バスインターフェース部(Bus I/F)205、パワースイッチ210~212、レベルシフタ(LS)214を有する。CPUコア200はフリップフロップ220を有する。
図12にフリップフロップ220の回路構成例を示す。フリップフロップ220はスキャンフリップフロップ(Scan Flip-flop)221、バックアップ回路(Buckup Circuit)222を有する。
スキャンフリップフロップ221は、ノードD1、Q1、SD、SE、RT、CK、クロックバッファ回路221Aを有する。
バックアップ回路222は、ノードSD_IN、SN11、トランジスタM11~M13、容量素子C11を有する。
CPUコア200の低消費電力状態として、例えば、クロックゲーティング状態、パワーゲーティング状態、休止状態を設定することができる。PMU193は、割り込み信号、信号SLEEP1等に基づき、CPUコア200の低消費電力モードを選択する。例えば、通常動作状態からクロックゲーティング状態に移行する場合、PMU193はクロック信号GCLK1の生成を停止する。
時刻t1以前は、通常動作状態である。パワースイッチ210はオンであり、CPUコア200には電圧VDDDが入力される。スキャンフリップフロップ221は通常動作を行う。このとき、レベルシフタ214は動作させる必要がないため、パワースイッチ212はオフであり、信号SCE、BK、RCは“L”である。ノードSEが“L”であるため、スキャンフリップフロップ221はノードD1のデータを記憶する。なお、図13の例では、時刻t1において、バックアップ回路222のノードSN11は“L”である。
時刻t1で、PMU193はクロック信号GCLK1を停止し、信号PSE2、BKを“H”にする。レベルシフタ214はアクティブになり、“H”の信号BKHをバックアップ回路222に出力する。
信号PSE0が“Lになることで、V_VDD線の電圧が低下するため、ノードQ1のデータは失われる。ノードSN11は、時刻t3でのノードQ1のデータを保持し続ける。
時刻t4で、PMU193が信号PSE0を“H”にすることで、パワーゲーティング状態からリカバリ状態に移行する。V_VDD線の充電が開始され、V_VDD線の電圧がVDDDになった状態(時刻t5)で、PMU193は信号PSE2、RC、SCEを“H”にする。
本実施の形態では、上記実施の形態で説明した演算装置をSoC化した集積回路(以下、osAIチップ)について、具体的な構成例を説明する。以下では、データ保持回路にアナログ値を保持して演算処理(アナログ演算ともいう)を行うosAIチップ(アナログosAIチップ)として説明する。なおアナログosAIチップは、実施の形態4で後述する、データ保持回路にデジタル値を保持して演算処理(デジタル演算ともいう)を行うosAIチップ(プログラマブルosAIチップ)と、を1つのSoC化したosAIチップとすることができる。
ここでは、アナログ演算を利用した超並列コンピューティングが可能なosAIチップ400について説明する。osAIチップ400は、全結合型ニューラルネットワーク(FCNN)に非常に有利である。osAIチップ400の構成例、動作方法例の理解を容易にするため、FCNNが回路によって構成されているとする。FCNNは、1個の隠れ層をもつ。入力層、隠れ層、出力層のユニット数はそれぞれ1024、128、32である。活性化関数にはReLU(Rectified Linear Unit)が用いられている。osAIチップ400のFCNNは、例えば、手書き文字認識、汎用AIに適用される。
図15を参照して、MACアレイ405の回路構成例を説明する。MACアレイ405には、1024行144列の行列状に乗算回路40が設けられている。乗算回路40は、図27(B)のosメモリ382と同じ回路構成である。つまり、乗算回路40は、演算回路と、重み係数を記憶する不揮発性ローカルメモリ回路双方の機能を持つ。このことにより、osAIチップ400は、GPUと比べて非常に少ないトランジスタ数によって、超並列演算を実現できる。トランジスタ数の低減は、osAIチップ400の小型化、消費電力の低減につながる。
ADC408には、MACアレイ406から32のアナログデータが並列に入力される。ADC408は、シリアルパラレル変換を行うため、出力段にレジスタを備える。ADC408は、1チャネルの8ビットデジタルデータを出力する。
<<プログラマブルosAIチップ>>
ここで示すosAIチップ450は、プログラマブルニューラルネットワークを構成できる。osAIチップ450が演算するデータの形式はデジタルである。osAIチップ450の演算回路は、専用の不揮発性ローカルメモリ回路を有し、不揮発性ローカルメモリはosメモリで構成されている。osAIチップ450上に構成されたニューラルネットワークは、例えば、各種画像処理(例えば、ノイズ除去、高解像度化)、物体認識、汎用AIとして用いることができる。
図17~図21を参照して、演算回路アレイ470について説明する。図17に示すように、演算回路アレイ470は、複数の演算回路61、複数のスイッチ回路62が行列状に設けられている。演算回路61、スイッチ回路62はプログラマブル回路である。演算回路アレイ470の処理内容に合わせて、演算回路61は回路構成される。演算回路アレイ470の処理内容に合わせて、スイッチ回路62の回路構成を変更することにより、演算回路61の接続関係が変更される。
図21(A)、図21(B)を参照して、スイッチ回路62を説明する。図21(A)に示すように、スイッチ回路62には、8個のスイッチ回路65が設けられている。データsoutの出力用配線66Sは、配線U、D、L、Rのうちの何れか1に電気的に接続される。データacoutの出力用配線67Aについても同様である。
L1キャッシュメモリ装置202、L2キャッシュメモリ装置203は、osメモリで構成される。osメモリとは、メモリセルにosトランジスタが用いられているメモリのことを指す。例えば、L1キャッシュメモリ装置202、L2キャッシュメモリ装置203は、NOSRAM(登録商標)、またはOSSRAMで構成される。OSSRAMとは、osトランジスタで構成されるバックアップ回路が設けられているSRAMのことである。以下に、NOSRAM、OSSRAMの構成例を示す。
図22(A)はNOSRAMの構成例を示すブロック図である。NOSRAM240には、パワードメイン242、243、パワースイッチ245~247が設けられている。パワードメイン242には、メモリセルアレイ(Memory Cell Array)250が設けられ、パワードメイン243にはNOSRAM240の周辺回路が設けられている。周辺回路は、制御回路(Control Circuit)251、行回路(Row Circuit)252、列回路(Column Circuit)253を有する。
図24を参照して、NOSRAM240の動作例を説明する。図24は、NOSRAM240の動作例を示すタイミングチャートである。書込み動作状態(Write)、読出し動作状態(Read)、およびスタンバイ状態(Stand-by)において、パワースイッチ245~247はオンであり、パワードメイン243には電圧VDDD、VDHW、VDHRが入力される。
“H”の信号CEと、“H”の信号WEとが入力されると、NOSRAM240は書き込み動作を行う。行回路252によって選択された行のワード線WWLは“H”であり、ワード線RWLは“L”である。列回路253によって選択されたビット線WBLには、データに応じた電圧が入力される。選択されたメモリセル260のノードSN1の電圧は、データ“1”が書き込まれた場合VDDDとなり、データ“0”が書き込まれた場合VSSSとなる。
“H”の信号CEと、“L”の信号WEとが入力されると、NOSRAM240は読み出し動作を行う。列回路253は、ビット線RBLを電圧VSSSにプリチャージし、次に、ソース線SLを“H”にする。次いで、行回路252によって選択された行のワード線RWLは“L”となる。選択行のメモリセル260がデータ“0”を保持している場合、トランジスタM2のゲートには電圧VSSSが入力されているため、トランジスタM2のソースードレイン間には大きな電流が流れる。したがって、ビット線RBLは速やかに充電され、ビット線RBLの電位は上昇する。選択行のメモリセル260がデータ“1”を保持している場合、トランジスタM2のゲートには電位VDDDが入力されているため、トランジスタM2はドレイン電流を殆んど流さない。そのため、ビット線RBLはプリチャージ電圧(VSSS)を維持する。
書込みワード線WWL、ソース線SLは“L”であり、読出しワード線RWLは“H”である。メモリセル260のトランジスタM1はオフ状態である。
次に、図25、図26を参照して、OSSRAMについて説明する。
図26(A)にセル270の回路構成例を示す。セル270は、メモリセル271、バックアップ回路272を有する。メモリセル271は、標準的な6T(トランジスタ)SRAMセルと同じ回路構成であり、双安定回路275、トランジスタMT1、MT2を有する。双安定回路275は、ワード線WL、ビット線BL、BLB、仮想電源線V_VDM(以下、V_VDM線と呼ぶ)、V_VSM(以下、V_VSM線と呼ぶ)に電気的に接続されている。なお、V_VDM線は、パワースイッチ312、313によって、電圧の入力が制御される仮想電源線であり、V_VSM線は、パワースイッチ314によって、電圧の入力が制御される仮想電源線である。電圧VDHBは、ゲート線OGLの高レベル電圧であり、電圧VDDMよりも高い電圧である。
OSSRAM300には4種類の低消費電力状態、(1)ビット線フローティング状態、(2)休止状態、(3)セルアレイドメインPG状態、(4)全ドメインPG状態がある。パワーゲーティング制御回路330は、PMU193のPG信号等にもとづき、低消費電力状態でのOSSRAM300の動作を管理する。
ビット線フローティング状態では、ビット線対(BL、BLB)をフローティング状態にする。メモリセル271のデータは消失しない。
スリープ状態では、パワードメイン302に電圧VDDMよりも低い電圧VDMLを供給する。電圧VDMLは、メモリセル271のデータが消失しない大きさである。ビット線対(BL、BLB)はフローティング状態である。
パワースイッチ312~314をオフにして、パワードメイン302への電圧VDDM、VDML、VSSMの供給を停止する。ビット線対(BL、BLB)はフローティング状態である。メモリセル271のデータは消失する。
全ドメインPG状態とは、パワーゲーティング可能な全てのドメインをパワーゲーティングする状態ある。パワースイッチ310~314はオフである。
図26(B)に、パワードメイン302に対するパワーゲーティングシーケンスの一例を示す。図26(B)において、t1、t2等は時刻を表している。
時刻t1以前では、OSSRAM300の状態は、通常動作状態(書き込み状態または読み出し状態)である。OSSRAM300はシングルポートSRAMと同様の通常動作を行う。パワースイッチ310~312、314はオンであり、パワースイッチ313はオフである。
パワーゲーティング制御回路330の制御信号に基づき、時刻t1でバックアップ動作が開始する。バックアップ及びリカバリドライバ335は、全配線OGLを“H”にする。ここでは、時刻t1でノードQ/Qbは“H”/“L”であり、ノードSN21/SN22は“L”/“H”であるので、トランジスタM21、M22がオンになると、ノードSN21の電圧はVSSMからVDDMに上昇し、ノードSN22の電圧はVDDMからVSSMに低下する。時刻t2で配線OGLを“L”にすることで、バックアップ動作が終了する。ノードSN21/SN22には、時刻t1でのノードQ/Qbのデータが書き込まれる。
時刻t2で、パワーゲーティング制御回路330が信号PSE12を“L”にしてパワースイッチ312、314をオフすることで、パワードメイン302のパワーゲーティングが開始する。V_VDM線とV_VSM線の電圧差が低下することで、メモリセル271は非アクティブになる。メモリセル271のデータは消失するが、バックアップ回路272はデータを保持し続ける。
行回路332、列回路333、バックアップ及びリカバリドライバ335は、パワーゲーティング制御回路330の制御信号に従い、リカバリ動作を行う。リカバリ動作では、双安定回路275は、ノードQ/Qbのデータを検知するためのセンスアンプとして機能する。まず、ノードQ、Qbのリセット動作が行われる。時刻t3で、列回路333は、全ビット線対(BL、BLB)のプリチャージ動作を行う。全ビット線対(BL、BLB)は電圧Vpr2にプリチャージされる。行回路332は、全ワード線WLを選択状態にする。V_VDM線、V_VSM線は電圧Vpr2にプリチャージされ、ノードQ、Qbの電圧はVpr2に固定される。
osAIチップ390は、osトランジスタが用いられたAIの演算処理が可能なICチップである。osAIチップ390が使用するデータには、重み係数データ(学習可能なデータ)、画像データ、教師データなどがある。osAIチップ390の演算結果は、例えば、推論データとして出力される。
本実施の形態では、上記実施の形態に記載の演算装置を適用することが可能な電子機器、移動体、演算システムについて、図29乃至図32を参照しながら説明する。
Claims (1)
- 第1の演算部と、
第2の演算部と、を有し、
前記第1の演算部は、第1のCPUコアと、第2のCPUコアと、を有し、
前記第2の演算部は、第1のGPUコアと、第2のGPUコアと、を有し、
前記第1のCPUコアおよび前記第2のCPUコアの各々は、パワーゲーティングする機能を有し、
前記第1のCPUコアおよび前記第2のCPUコアの各々は、第1のデータ保持回路を有し、
前記第1のGPUコアは、アナログ値を保持する機能を有し、且つ、前記アナログ値を2ビット以上のデジタルデータとして読み出す機能を有する第2のデータ保持回路を有し、
前記第2のGPUコアは、デジタル値を保持する機能を有し、且つ、1ビットのデジタルデータとして読み出す機能を有する第3のデータ保持回路を有し、
前記第1乃至前記第3のデータ保持回路の各々は、第1のトランジスタと、第2のトランジスタと、容量素子と、を有し、
前記第1のトランジスタのソース及びドレインの一方は、前記容量素子と、前記第2のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのチャネル形成領域は、酸化物半導体を有する、演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024092113A JP2024119905A (ja) | 2017-09-06 | 2024-06-06 | 演算装置 |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017171509 | 2017-09-06 | ||
JP2017171511 | 2017-09-06 | ||
JP2017171524 | 2017-09-06 | ||
JP2017171511 | 2017-09-06 | ||
JP2017171524 | 2017-09-06 | ||
JP2017171509 | 2017-09-06 | ||
PCT/IB2018/056531 WO2019048982A1 (ja) | 2017-09-06 | 2018-08-28 | 演算装置および電子機器 |
JP2019540728A JP7237839B2 (ja) | 2017-09-06 | 2018-08-28 | 演算装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540728A Division JP7237839B2 (ja) | 2017-09-06 | 2018-08-28 | 演算装置および電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024092113A Division JP2024119905A (ja) | 2017-09-06 | 2024-06-06 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023078182A true JP2023078182A (ja) | 2023-06-06 |
JP7502503B2 JP7502503B2 (ja) | 2024-06-18 |
Family
ID=65633699
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540728A Active JP7237839B2 (ja) | 2017-09-06 | 2018-08-28 | 演算装置および電子機器 |
JP2023030844A Active JP7502503B2 (ja) | 2017-09-06 | 2023-03-01 | 演算装置 |
JP2024092113A Pending JP2024119905A (ja) | 2017-09-06 | 2024-06-06 | 演算装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540728A Active JP7237839B2 (ja) | 2017-09-06 | 2018-08-28 | 演算装置および電子機器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024092113A Pending JP2024119905A (ja) | 2017-09-06 | 2024-06-06 | 演算装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US11275993B2 (ja) |
JP (3) | JP7237839B2 (ja) |
KR (1) | KR20200050949A (ja) |
CN (2) | CN117519454A (ja) |
DE (1) | DE112018004814T5 (ja) |
WO (1) | WO2019048982A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11112849B2 (en) * | 2018-10-26 | 2021-09-07 | Silicon Laboratories Inc. | Method and apparatus for selectable high performance or low power processor system |
US11238557B2 (en) * | 2019-03-29 | 2022-02-01 | Intel Corporation | Workload-based maximum current |
WO2021064502A1 (ja) * | 2019-10-04 | 2021-04-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPWO2021130590A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
US11011216B1 (en) * | 2020-03-05 | 2021-05-18 | Qualcomm Incorporated | Compute-in-memory dynamic random access memory |
WO2022064316A1 (ja) * | 2020-09-22 | 2022-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN112153139B (zh) * | 2020-09-23 | 2022-06-14 | 成都市深思创芯科技有限公司 | 基于传感器网络和存内计算神经网络的控制系统及方法 |
CN112214450A (zh) * | 2020-10-12 | 2021-01-12 | 湃方科技(天津)有限责任公司 | 一种边缘智能soc处理器、电子设备 |
WO2022165808A1 (zh) * | 2021-02-07 | 2022-08-11 | 华为技术有限公司 | 存储电路及存储器 |
TWI783854B (zh) * | 2021-03-17 | 2022-11-11 | 神盾股份有限公司 | 乘積和運算裝置 |
US20210318975A1 (en) * | 2021-06-24 | 2021-10-14 | Intel Corporation | Providing I3C Communications Of Multiple Data Lines Via A Universal Serial Bus |
CN113360323A (zh) * | 2021-07-02 | 2021-09-07 | 西安紫光国芯半导体有限公司 | 一种众核计算电路、堆叠芯片和容错控制方法 |
CN113778211B (zh) * | 2021-08-24 | 2024-08-23 | 联想(北京)有限公司 | 一种电源电路的控制方法、装置及电子设备 |
CN116934568A (zh) * | 2022-04-01 | 2023-10-24 | 象帝先计算技术(重庆)有限公司 | 图形处理器核、系统、装置、设备及主核配置单元、方法 |
WO2024095109A1 (ja) * | 2022-11-04 | 2024-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の動作方法 |
CN116450216B (zh) * | 2023-06-12 | 2023-08-29 | 上海灵动微电子股份有限公司 | 共享硬件运算单元的局部缓存方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726934A (en) * | 1996-04-09 | 1998-03-10 | Information Storage Devices, Inc. | Method and apparatus for analog reading values stored in floating gate structures |
US7843725B2 (en) | 2008-06-11 | 2010-11-30 | Micron Technology, Inc. | M+L bit read column architecture for M bit memory cells |
US9128849B2 (en) * | 2010-04-13 | 2015-09-08 | Apple Inc. | Coherent memory scheme for heterogeneous processors |
US8788866B2 (en) | 2011-04-25 | 2014-07-22 | Qualcomm Incorporated | Method and system for reducing thermal load by monitoring and controlling current flow in a portable computing device |
US9256535B2 (en) * | 2013-04-04 | 2016-02-09 | Advanced Micro Devices, Inc. | Conditional notification mechanism |
JP2015035073A (ja) | 2013-08-08 | 2015-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の制御方法 |
US8786130B1 (en) * | 2013-08-23 | 2014-07-22 | Inoso, Llc | Method of forming an electromechanical power switch for controlling power to integrated circuit devices and related devices |
US9793080B2 (en) | 2013-08-23 | 2017-10-17 | Inoso, Llc | Electromechanical power switch integrated circuits and devices and methods thereof |
TWI640014B (zh) | 2013-09-11 | 2018-11-01 | 半導體能源研究所股份有限公司 | 記憶體裝置、半導體裝置及電子裝置 |
KR20150050135A (ko) | 2013-10-31 | 2015-05-08 | 삼성전자주식회사 | 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법 |
US9632761B2 (en) * | 2014-01-13 | 2017-04-25 | Red Hat, Inc. | Distribute workload of an application to a graphics processing unit |
KR20170023813A (ko) * | 2014-06-20 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6722986B2 (ja) | 2014-07-04 | 2020-07-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10025367B2 (en) * | 2014-08-19 | 2018-07-17 | Intel Corporation | Dynamic scaling of graphics processor execution resources |
US9443564B2 (en) | 2015-01-26 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
TWI688211B (zh) * | 2015-01-29 | 2020-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、電子組件及電子裝置 |
US10571993B2 (en) * | 2015-03-20 | 2020-02-25 | Sanken Electric Co., Ltd. | Micro controller unit |
KR102505279B1 (ko) | 2015-07-24 | 2023-03-02 | 삼성전자주식회사 | 복수의 cpu 및 복수의 gpu를 지원하는 컴퓨팅 환경에서의 연산 방법 |
US9990024B2 (en) * | 2015-09-09 | 2018-06-05 | Qualcomm Incorporated | Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks |
KR20180081732A (ko) | 2015-11-13 | 2018-07-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
-
2018
- 2018-08-28 WO PCT/IB2018/056531 patent/WO2019048982A1/ja active Application Filing
- 2018-08-28 US US16/641,821 patent/US11275993B2/en active Active
- 2018-08-28 KR KR1020207004000A patent/KR20200050949A/ko not_active Application Discontinuation
- 2018-08-28 CN CN202311475196.5A patent/CN117519454A/zh active Pending
- 2018-08-28 JP JP2019540728A patent/JP7237839B2/ja active Active
- 2018-08-28 CN CN201880054259.0A patent/CN111033438B/zh active Active
- 2018-08-28 DE DE112018004814.4T patent/DE112018004814T5/de active Pending
-
2022
- 2022-01-31 US US17/588,613 patent/US11868877B2/en active Active
-
2023
- 2023-03-01 JP JP2023030844A patent/JP7502503B2/ja active Active
- 2023-11-16 US US18/510,784 patent/US20240095507A1/en active Pending
-
2024
- 2024-06-06 JP JP2024092113A patent/JP2024119905A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2019048982A1 (ja) | 2020-11-26 |
JP7502503B2 (ja) | 2024-06-18 |
CN117519454A (zh) | 2024-02-06 |
US11868877B2 (en) | 2024-01-09 |
US20220164641A1 (en) | 2022-05-26 |
US20200250521A1 (en) | 2020-08-06 |
US11275993B2 (en) | 2022-03-15 |
US20240095507A1 (en) | 2024-03-21 |
CN111033438B (zh) | 2023-12-05 |
KR20200050949A (ko) | 2020-05-12 |
WO2019048982A1 (ja) | 2019-03-14 |
CN111033438A (zh) | 2020-04-17 |
JP2024119905A (ja) | 2024-09-03 |
JP7237839B2 (ja) | 2023-03-13 |
DE112018004814T5 (de) | 2020-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7237839B2 (ja) | 演算装置および電子機器 | |
JP2019046199A (ja) | プロセッサ、および電子機器 | |
US20180247682A1 (en) | Methods for reading data from a storage buffer including delaying activation of a column select | |
US8289048B2 (en) | State transitioning clock gating | |
US7924650B2 (en) | Dynamically controlled voltage regulator for a memory | |
JP6487115B2 (ja) | フリップフロップを用いた電力管理 | |
WO2024045301A1 (zh) | 一种全加器电路和多位全加器 | |
US20180299939A1 (en) | Methods and apparatus for power management of a memory cell | |
US11049552B1 (en) | Write assist circuitry for memory | |
Angizi et al. | Pisa: A binary-weight processing-in-sensor accelerator for edge image processing | |
Zianbetov et al. | Non-volatility for ultra-low power asynchronous circuits in hybrid cmos/magnetic technology | |
US9876500B2 (en) | Semiconductor circuit | |
US11705171B2 (en) | Switched capacitor multiplier for compute in-memory applications | |
US20230040508A1 (en) | Semiconductor device | |
US11908947B2 (en) | Semiconductor device | |
US20220276839A1 (en) | Semiconductor device | |
CN116821048A (zh) | 一种存算一体芯片及其操作方法 | |
Senni et al. | From spintronic devices to hybrid CMOS/magnetic system on chip | |
JP6953229B2 (ja) | 半導体装置 | |
US20230055062A1 (en) | Semiconductor device | |
WO2024082377A1 (zh) | 一种始终线性放电和减少数字步骤的d6t存内计算加速器 | |
Zhao et al. | Analysis and design of energy-efficient data-dependent SRAM | |
Chen et al. | A novel architecture of local memory for programmable SIMD vision chip | |
Paasio et al. | An improved processing core for MIPA-processor family |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7502503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |