JP2023076113A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023076113A
JP2023076113A JP2021189315A JP2021189315A JP2023076113A JP 2023076113 A JP2023076113 A JP 2023076113A JP 2021189315 A JP2021189315 A JP 2021189315A JP 2021189315 A JP2021189315 A JP 2021189315A JP 2023076113 A JP2023076113 A JP 2023076113A
Authority
JP
Japan
Prior art keywords
terminal
bent portion
semiconductor device
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021189315A
Other languages
English (en)
Inventor
一輝 幸田
Kazuki Koda
脩平 横山
Shuhei Yokoyama
直輝 池田
Naoteru Ikeda
祥吾 柴田
Shogo Shibata
慶太郎 市川
Keitaro Ichikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021189315A priority Critical patent/JP2023076113A/ja
Priority to US17/821,679 priority patent/US20230163051A1/en
Priority to DE102022126647.8A priority patent/DE102022126647A1/de
Priority to CN202211459601.XA priority patent/CN116153893A/zh
Publication of JP2023076113A publication Critical patent/JP2023076113A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】適切な端子を有する半導体装置を実現可能な技術を提供することを目的とする。【解決手段】半導体装置は、半導体素子と、半導体素子を覆うモールド部材と、半導体素子と電気的に接続され、モールド部材の一辺から突出し、一辺に沿って交互に設けられた第１端子及び第２端子とを備える。第１端子は、第１屈曲部を含み、第２端子は、モールド部材の一辺に対して第１屈曲部よりも遠くに位置し、平面視で第１屈曲部の幅と同じ幅を有する第２屈曲部を含む。【選択図】図４

Description

本開示は、半導体装置に関する。
従来、モールド部材の一辺から突出した複数の端子が、その一辺に沿ってモールド部材の近くと遠くとで交互に折り曲げられた半導体装置が提案されている。つまり、端子の折り曲げられた部分である屈曲部が、モールド部材の一辺に沿って千鳥状に配置された半導体装置が提案されている。
また例えば特許文献１には、モールド部材に近い屈曲部の幅と、モールド部材から遠い屈曲部の幅とが異なる構成が提案されている。
特開２０１９－７５５２３号公報
特許文献１の構成では、モールド部材に近い屈曲部の幅と、モールド部材から遠い屈曲部の幅とが異なる。しかしながら、この構成では、折り曲げる力が一定である場合、端子が屈曲部で折り曲げられた角度にばらつきが発生するという問題があった。
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、適切な端子を有する半導体装置を実現可能な技術を提供することを目的とする。
本開示に係る半導体装置は、半導体素子と、前記半導体素子を覆うモールド部材と、前記半導体素子と電気的に接続され、前記モールド部材の一辺から突出し、前記一辺に沿って交互に設けられた第１端子及び第２端子とを備え、前記第１端子は、第１屈曲部を含み、前記第２端子は、前記モールド部材の前記一辺に対して前記第１屈曲部よりも遠くに位置し、平面視で前記第１屈曲部の幅と同じ幅を有する第２屈曲部と、前記第２端子の前記モールド部材の前記一辺から前記第２屈曲部までの間に設けられ、前記第２屈曲部の幅よりも大きい部分とを含む。
本開示によれば、第１端子は、第１屈曲部を含み、第２端子は、モールド部材の一辺に対して第１屈曲部よりも遠くに位置し、平面視で第１屈曲部の幅と同じ幅を有する第２屈曲部を含む。このような構成によれば、適切な端子を有する半導体装置を実現することができる。
実施の形態１に係る半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の外形を示す側面図である。 実施の形態１に係る半導体装置の構成の一部を示す平面図である。 実施の形態１に係る半導体装置の構成の一部を示す平面図である。 実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 変形例２に係る半導体装置の構成の一部を示す断面図である。 実施の形態２に係る半導体装置の構成の一部を示す平面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す平面図であり、図２は、その構成を示す断面図である。
本実施の形態１に係る半導体装置は、半導体素子を備える。当該半導体素子は、ＩＣ（Integrated Circuit）１と、パワーチップ２ａと、フリーホイールダイオード２ｂと、ブートストラップダイオード３とを含む。ＩＣ１、パワーチップ２ａ、フリーホイールダイオード２ｂ、及び、ブートストラップダイオード３は電気的に接続され、第２半導体素子であるパワーチップ２ａ及びフリーホイールダイオード２ｂは、第１半導体素子であるＩＣ１によって制御及び駆動される。なお、図１の上側のＩＣ１は、３つのパワーチップ２ａからなる上アームを制御する高圧ＩＣであり、図１の下側のＩＣ１は、３つのパワーチップ２ａからなる下アームを制御する低圧ＩＣである。
ＩＣ１及びパワーチップ２ａの少なくともいずれか１つは、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子である。フリーホイールダイオード２ｂ及びブートストラップダイオード３の少なくともいずれか１つは、例えばＳＢＤ（Schottky Barrier Diode）、ＰＮＤ（PN junction diode）などのダイオード素子である。
本実施の形態１に係る半導体装置は、上記半導体素子に加えて、複数の制御端子６ａと、複数のパワー端子６ｂと、ワイヤ７と、モールド部材９とを備える。
図１及び図２の左側に制御端子６ａが図示され、図１及び図２の右側にパワー端子６ｂが図示されている。図１及び図２の例では、制御端子６ａ及びパワー端子６ｂは、半導体素子と電気的に接続されたリードフレームである。ＩＣ１及びブートストラップダイオード３は、複数の制御端子６ａのいずれかの上面に接合されて設けられ、パワーチップ２ａ及びフリーホイールダイオード２ｂは、複数のパワー端子６ｂのいずれかの上面に接合されて設けられている。
ワイヤ７は、ＩＣ１、パワーチップ２ａ、フリーホイールダイオード２ｂ、ブートストラップダイオード３、制御端子６ａ、及び、パワー端子６ｂを選択的に接続する。この接続によって電気回路が構成されている。ワイヤ７の材料は、例えば金、銅、アルミニウムなどである。
図１及び図２の点線で示されるモールド部材９は、半導体素子と、制御端子６ａの一部と、パワー端子６ｂの一部と、ワイヤ７とを覆う。モールド部材９は、例えば樹脂などの絶縁部材でからなるトランスファーモールド部材である。モールド部材９は、平面視で矩形形状を有し、複数の制御端子６ａは、モールド部材９の一辺から突出して設けられ、複数のパワー端子６ｂは、当該一辺と逆側の別の一辺から突出して設けられている。
図３は、本実施の形態１に係る半導体装置の外形を示す側面図である。図３の上側に制御端子６ａが図示され、図３の下側にパワー端子６ｂが図示されている。複数の制御端子６ａは、モールド部材９の厚み方向（図３の左右方向）の同じ位置から突出し、複数のパワー端子６ｂは、モールド部材９の厚み方向の同じ位置から突出している。図２では便宜上、制御端子６ａ及びパワー端子６ｂのうちモールド部材９で覆われていない部分は、面内方向に延在するように図示されているが、正確には図３に示すように折り曲げられている。
図４は、折り曲げられる前の制御端子６ａを示す平面図である。複数の制御端子６ａは、第１端子である内側制御端子６ａ１と、第２端子である外側制御端子６ａ２とを含む。内側制御端子６ａ１及び外側制御端子６ａ２は、モールド部材９の一辺に沿って交互に設けられており、図４には、一組の内側制御端子６ａ１及び外側制御端子６ａ２が図示されている。
内側制御端子６ａ１は、第１屈曲部である内側屈曲部６ａ６を含む。外側制御端子６ａ２は、第２屈曲部である外側屈曲部６ａ７と、外側制御端子６ａ２の部分である太幅部６ａ８とを含む。図３及び図４の例では、内側制御端子６ａ１は１箇所の内側屈曲部６ａ６で折り曲げられ、外側制御端子６ａ２は１箇所の外側屈曲部６ａ７で折り曲げられる。
外側屈曲部６ａ７は、モールド部材９の一辺に対して内側屈曲部６ａ６よりも遠くに位置している。つまりモールド部材９の一辺と外側屈曲部６ａ７との間の距離は、モールド部材９の一辺と内側屈曲部６ａ６との間の距離よりも大きくなっている。内側制御端子６ａ１及び外側制御端子６ａ２は、モールド部材９の一辺に沿って交互に設けられているため、内側屈曲部６ａ６及び外側制御端子６ａ２は、モールド部材９の一辺に沿って千鳥状に配置される。
図４のタイバー６ｃは、内側制御端子６ａ１の一部と外側制御端子６ａ２の一部とを含む。図５は、半導体装置の製造工程において、内側制御端子６ａ１及び外側制御端子６ａ２が折り曲げられる前の半導体装置の状態を示す平面図である。なお、図５では、内側制御端子６ａ１及び外側制御端子６ａ２の形状は簡略化されて図示されている。図５に示すように、内側制御端子６ａ１及び外側制御端子６ａ２は、実質的にタイバー６ｃによって接続されている。
タイバー６ｃのうち図４の二点鎖線で示される部分は、プレス等のカットによって除去される。タイバー６ｃのカット後の残部は、内側制御端子６ａ１の内側屈曲部６ａ６となり、外側制御端子６ａ２の太幅部６ａ８となる。太幅部６ａ８は、外側制御端子６ａ２のうちモールド部材９の一辺から外側屈曲部６ａ７までの間に設けられる。
図４に示すように、内側屈曲部６ａ６の幅と、外側屈曲部６ａ７の幅とは平面視で互いに同じである。ここでの幅が同じとは、内側屈曲部６ａ６の幅と、外側屈曲部６ａ７の幅との差が、これらの幅の一方の幅の例えば２％以下であることを意味する。また、モールド部材９から露出された内側制御端子６ａ１のうち、内側屈曲部６ａ６の幅が最も大きくなっている。モールド部材９から露出された外側制御端子６ａ２のうち、太幅部６ａ８の幅が最も大きくなっており、先端側（図４の上側）の部分の幅が最も小さくなっている。このような本実施の形態１では、太幅部６ａ８の幅は、外側屈曲部６ａ７の幅よりも大きいだけでなく、モールド部材９の一辺と太幅部６ａ８との間の距離と同じ距離だけモールド部材９の一辺から離れた内側屈曲部６ａ６の幅よりも大きくなっている。
図６は、本実施の形態１に係る半導体装置の製造方法を示すフローチャートである。まずステップＳ１のパワーチップダイボンド工程にて、半田等の接合部材で、パワーチップ２ａをリードフレームに接合する。ステップＳ２のダイオードダイボンド工程にて、半田等の接合部材で、フリーホイールダイオード２ｂ、及び、ブートストラップダイオード３をリードフレームに接合する。ステップＳ３のＩＣダイボンド工程にて、半田等の接合部材で、ＩＣ１をリードフレームに接合する。ステップＳ１～ステップＳ３の工程は、並行して行われてもよいし、順序を入れ替えて行われてもよい。
ステップＳ４のワイヤボンド工程にて、リードフレーム、ＩＣ１、パワーチップ２ａ、フリーホイールダイオード２ｂ、及び、ブートストラップダイオード３を、ワイヤ７で選択的に接続することによって電気回路を形成する。ワイヤボンド工程が完了した状態は、図１の状態に実質的に対応する。
ステップＳ５のトランスファーモールド工程にて、リードフレームの一部、パワーチップ２ａ、フリーホイールダイオード２ｂ、ブートストラップダイオード３、ＩＣ１、及び、ワイヤ７を、モールド部材９で外部から絶縁するように封止する。トランスファーモールド工程が完了した状態は、図５の状態に実質的に対応する。
ステップＳ６のタイバーカット工程にて、図４の二点鎖線の部分をカットして除去する。ステップＳ７のリードカット工程にて、プレス等のカットによってリードフレームの先端を形成し、折り曲げられる前の内側制御端子６ａ１及び外側制御端子６ａ２を形成する。
ステップＳ８のリードフォーミング工程にて、内側制御端子６ａ１は内側屈曲部６ａ６で折り曲げられ、外側制御端子６ａ２は外側屈曲部６ａ７で折り曲げられる。以上の工程によって、図３のような本実施の形態１に係る半導体装置が製造される。
＜実施の形態１のまとめ＞
本実施の形態１に係る半導体装置では、内側屈曲部６ａ６の幅と、外側屈曲部６ａ７の幅とは平面視で互いに同じである。このため、内側制御端子６ａ１及び外側制御端子６ａ２を折り曲げるための力が同一であっても、内側制御端子６ａ１が内側屈曲部６ａ６で折り曲げられた角度と、外側制御端子６ａ２が外側屈曲部６ａ７で折り曲げられた角度とのばらつきを低減することができる。
また本実施の形態１では、外側屈曲部６ａ７の幅よりも大きい太幅部６ａ８が、外側制御端子６ａ２のうちモールド部材９の一辺から外側屈曲部６ａ７までの間に設けられている。このような構成によれば、内側制御端子６ａ１よりも外部と干渉しやすい外側制御端子６ａ２のうち、モールド部材９の一辺から外側屈曲部６ａ７までの間の部分が、外部からの力によって変形することを抑制することができる。
また本実施の形態１では、半導体素子は、モールド部材９で覆われたブートストラップダイオード３を含む。このような構成によれば、モールド部材９にブートストラップダイオード３を客先などで外付けすることが不要となり、半導体装置が取り付けられる装置の小型化が可能となる。
＜変形例１＞
実施の形態１では、千鳥配置された屈曲部が複数の制御端子６ａに設けられたが、千鳥配置された屈曲部は複数のパワー端子６ｂに設けられてもよい。そして、パワー端子６ｂが、内側制御端子６ａ１と同様の内側パワー端子と、外側制御端子６ａ２と同様の外側パワー端子とを含んでもよい。つまり、内側パワー端子の屈曲部の幅と、外側パワー端子の屈曲部の幅とが同じであり、外側パワー端子のモールド部材９の一辺から屈曲部までの間に太幅部が設けられてもよい。
また実施の形態１では、制御端子６ａ及びパワー端子６ｂが、モールド部材９の二辺にそれぞれ設けられたが、制御端子６ａ及びパワー端子６ｂの両方が、モールド部材９の同じ一辺に設けられてもよい。そしてその構成において、制御端子６ａとパワー端子６ｂとの区別をなくして、それらの屈曲部が千鳥配置されてもよい。そしてその構成において、それらの屈曲部の幅が同じであってもよい。なお、変形例１は、後述する実施の形態２において適用されてもよい。
＜変形例２＞
実施の形態１では、リードフレーム上にＩＣ１、パワーチップ２ａ及びフリーホイールダイオード２ｂなどの半導体素子が搭載されたが、モールド部材９内の構成は適宜変更されてもよい。例えば、図７に示すように、半導体装置は、金属層１１と、絶縁層１２とを備えてもよい。金属層１１は、超音波接合または半田等によって制御端子６ａまたはパワー端子６ｂと電気的に接続され、ＩＣ１及びパワーチップ２ａなどが設けられてもよい。絶縁層１２は、金属層１１の半導体素子が設けられた面と逆側の面に接合されてもよい。金属層１１及び絶縁層１２は、絶縁基板を構成してもよい。なお、変形例２は、後述する実施の形態２において適用されてもよい。
＜変形例３＞
実施の形態１では、半導体素子が、個別に設けられたパワーチップ２ａ及びフリーホイールダイオード２ｂを含んでいたが、これに限ったものではない。例えば、半導体素子は、ＲＣ－ＩＧＢＴ（Reverse Conducting - IGBT）などのように、一つの半導体基板にＩＧＢＴ領域とダイオード領域とが設けられた素子を含んでもよい。半導体素子がＲＣ－ＩＧＢＴを含む構成では、半導体素子がパワーチップ２ａ及びフリーホイールダイオード２ｂを含む構成と比べて半導体素子を小型化できるので半導体装置を小型化できる。
また、半導体素子の材料は、珪素（Ｓｉ）比較してバンドギャップが広いワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体は、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどであってもよい。半導体素子の材料がワイドバンドギャップ半導体を含む構成では、半導体装置のエネルギー損失の低減化、または、スイッチング速度の高速化が可能となる。
また実施の形態１では、半導体素子は、第１半導体素子と第２半導体素子とを含んでいたが、第１半導体素子だけを含んでもよいし、第２半導体素子だけを含んでもよい。なお、変形例３は、後述する実施の形態２において適用されてもよい。
＜実施の形態２＞
図８は、本実施の形態２に係る半導体装置の一部を示す平面図であり、具体的には折り曲げられる前の制御端子６ａを示す平面図である。本実施の形態２では、外側制御端子６ａ２は、第２屈曲部である外側屈曲部６ａ７と、太幅部６ａ８と、くびれ部６ａ９とを含む。本実施の形態２のそれ以外の構成は、実施の形態１の構成と同様である。
タイバーカットによって形成される太幅部６ａ８は、実施の形態１と同様に、外側制御端子６ａ２のうちモールド部材９の一辺から外側屈曲部６ａ７までの間に設けられる。本実施の形態２では、平面視での太幅部６ａ８の幅は、外側屈曲部６ａ７の幅よりも大きくてもよく、外側屈曲部６ａ７の幅以下でもよい。
くびれ部６ａ９は、ネック部とも呼ばれ、外側屈曲部６ａ７と太幅部６ａ８との間に設けられる。つまり、平面視でのくびれ部６ａ９の幅は、外側屈曲部６ａ７の幅及び太幅部６ａ８の幅のそれぞれよりも小さい。
＜実施の形態２のまとめ＞
以上のような本実施の形態２に係る半導体装置では、くびれ部６ａ９によって、内側屈曲部６ａ６と太幅部６ａ８との間の距離Ａを大きくすることができる。これにより、タイバーカットするエリア、つまりパンチングエリアを広くでき、パンチング金型の摩耗を低減することができる。また、タイバーカットするエリアを広くすることによって、内側制御端子６ａ１と外側制御端子６ａ２との間の絶縁距離である距離Ａを大きくできるので、絶縁性の向上化、または、その分だけそれら端子を近づけることにより半導体装置の小型化が可能となる。なお、平面視での太幅部６ａ８の幅が、外側屈曲部６ａ７の幅よりも小さい場合には、距離Ａをさらに広くすることができる。
なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
１ ＩＣ、２ａ パワーチップ、２ｂ フリーホイールダイオード、３ ブートストラップダイオード、６ａ 制御端子、６ａ１ 内側制御端子、６ａ２ 外側制御端子、６ａ６ 内側屈曲部、６ａ７ 外側屈曲部、６ａ８ 太幅部、６ａ９ くびれ部、６ｂ パワー端子、９ モールド部材、１１ 金属層、１２ 絶縁層。

Claims (8)

  1. 半導体素子と、
    前記半導体素子を覆うモールド部材と、
    前記半導体素子と電気的に接続され、前記モールド部材の一辺から突出し、前記一辺に沿って交互に設けられた第１端子及び第２端子と
    を備え、
    前記第１端子は、第１屈曲部を含み、
    前記第２端子は、
    前記モールド部材の前記一辺に対して前記第１屈曲部よりも遠くに位置し、平面視で前記第１屈曲部の幅と同じ幅を有する第２屈曲部と、
    前記第２端子の前記モールド部材の前記一辺から前記第２屈曲部までの間に設けられ、前記第２屈曲部の幅よりも大きい部分と
    を含む、半導体装置。
  2. 半導体素子と、
    前記半導体素子を覆うモールド部材と、
    前記半導体素子と電気的に接続され、前記モールド部材の一辺から突出し、前記一辺に沿って交互に設けられた第１端子及び第２端子と
    を備え、
    前記第１端子は、第１屈曲部を含み、
    前記第２端子は、
    前記モールド部材の前記一辺に対して前記第１屈曲部よりも遠くに位置し、平面視で前記第１屈曲部の幅と同じ幅を有する第２屈曲部と、
    前記第２端子の前記モールド部材の前記一辺から前記第２屈曲部までの間に設けられたくびれ部と
    を含む、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記第１端子及び前記第２端子の少なくともいずれか１つは、前記半導体素子が設けられたリードフレームである、半導体装置。
  4. 請求項１または請求項２に記載の半導体装置であって、
    前記第１端子及び前記第２端子の少なくともいずれか１つと電気的に接続され、前記半導体素子が設けられた金属層と、
    前記金属層の前記半導体素子が設けられた面と逆側の面に接合された絶縁層と
    をさらに備える、半導体装置。
  5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
    前記半導体素子は、第１半導体素子と、前記第１半導体素子によって制御される第２半導体素子とを含む、半導体装置。
  6. 請求項１から請求項５のうちのいずれか１項に記載の半導体装置であって、
    前記半導体素子は、前記モールド部材で覆われたブートストラップダイオードを含む、半導体装置。
  7. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
    前記半導体素子の材料は、ワイドバンドギャップ半導体を含む、半導体装置。
  8. 請求項１から請求項７のうちのいずれか１項に記載の半導体装置であって、
    前記半導体素子は、一つの半導体基板にＩＧＢＴ領域とダイオード領域とが設けられた素子を含む、半導体装置。
JP2021189315A 2021-11-22 2021-11-22 半導体装置 Pending JP2023076113A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021189315A JP2023076113A (ja) 2021-11-22 2021-11-22 半導体装置
US17/821,679 US20230163051A1 (en) 2021-11-22 2022-08-23 Semiconductor device
DE102022126647.8A DE102022126647A1 (de) 2021-11-22 2022-10-13 Halbleitervorrichtung
CN202211459601.XA CN116153893A (zh) 2021-11-22 2022-11-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021189315A JP2023076113A (ja) 2021-11-22 2021-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2023076113A true JP2023076113A (ja) 2023-06-01

Family

ID=86227707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021189315A Pending JP2023076113A (ja) 2021-11-22 2021-11-22 半導体装置

Country Status (4)

Country Link
US (1) US20230163051A1 (ja)
JP (1) JP2023076113A (ja)
CN (1) CN116153893A (ja)
DE (1) DE102022126647A1 (ja)

Also Published As

Publication number Publication date
CN116153893A (zh) 2023-05-23
DE102022126647A1 (de) 2023-05-25
US20230163051A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10332869B2 (en) Method for manufacturing power module
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
TWI696253B (zh) 模壓智慧電源模組
US7274092B2 (en) Semiconductor component and method of assembling the same
US10529656B2 (en) Semiconductor device
US10763201B2 (en) Lead and lead frame for power package
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP6747304B2 (ja) 電力用半導体装置
JP2023076113A (ja) 半導体装置
EP3926677A2 (en) Package and lead frame design for enhanced creepage and clearance
TWI764256B (zh) 智慧功率模組封裝結構
US11302612B2 (en) Lead frame wiring structure and semiconductor module
US20120217655A1 (en) Electronic device for high power applications
CN114284228A (zh) 半导体封装和制造半导体封装的方法
JP7484770B2 (ja) 半導体パッケージ
JP5145596B2 (ja) 半導体装置
US20220148945A1 (en) Leadframe, semiconductor device, and method for manufacturing semiconductor device
CN111987050A (zh) 具有节省空间的引线和管芯焊盘设计的半导体封装
JP2023100406A (ja) 半導体装置
CN116130428A (zh) 双功能热性能半导体封装及相关的制造方法
JP2005064532A (ja) 半導体装置
CN116169114A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231221