JP2023072873A - メモリ制御装置及びその制御方法 - Google Patents

メモリ制御装置及びその制御方法 Download PDF

Info

Publication number
JP2023072873A
JP2023072873A JP2021185570A JP2021185570A JP2023072873A JP 2023072873 A JP2023072873 A JP 2023072873A JP 2021185570 A JP2021185570 A JP 2021185570A JP 2021185570 A JP2021185570 A JP 2021185570A JP 2023072873 A JP2023072873 A JP 2023072873A
Authority
JP
Japan
Prior art keywords
memory
refresh operation
access request
command
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021185570A
Other languages
English (en)
Inventor
元久 伊藤
Motohisa Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021185570A priority Critical patent/JP2023072873A/ja
Publication of JP2023072873A publication Critical patent/JP2023072873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System (AREA)
  • Dram (AREA)

Abstract

【課題】ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行することが可能なメモリ制御装置及びその制御方法を提供する。【解決手段】ダイナミックメモリを制御するメモリ制御装置１１０は、ダイナミックメモリ１２０に対するアクセスリクエストを保持するアクセスリクエスト保持部と、ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時部と、リフレッシュ動作及びアクセスリクエストの選択に係る重みと、計時部が計時した時間とに基づいて、リフレッシュ動作を起動するメモリコマンド又はアクセスリクエスト保持部が保持するアクセスリクエストに対応するメモリコマンドを生成してダイナミックメモリに発行するメモリコマンド生成・発行部と、を有する。【選択図】図１

Description

本発明は、ダイナミックメモリを制御するメモリ制御装置及びその制御方法に関する。
情報処理装置等のメモリシステムに使用するメモリデバイスの１つに、キャパシタ（コンデンサ）を記憶素子に使用したダイナミックメモリがある。ダイナミックメモリは、時間の経過とともに記憶素子のキャパシタから電荷が喪失し記憶している情報が破損しないよう、定期的に記憶素子のキャパシタに電荷を更新するリフレッシュ動作が必要である。ダイナミックメモリは、すべての記憶素子に対して、リフレッシュ動作から所定の時間以内に次のリフレッシュ動作を実行することを要求しており、この要求を満たさない場合には記憶している情報が破損するおそれが生じる。一方、リフレッシュ動作を実行中は、メモリ内容の読み出しなどのアクセスリクエストを処理することができない。したがって、記憶している情報の破損を防止するためにリフレッシュ動作を優先して実行すると、ダイナミックメモリの動作性能が低下する。つまり、ダイナミックメモリでは、アクセスリクエストの実行に優先してリフレッシュ動作を実行すると動作性能は低下する。反対に、アクセスリクエストの実行をリフレッシュ動作に優先すると、必要なリフレッシュ動作が実行できないおそれが生じる。
ダイナミックメモリを制御対象とするメモリ制御装置において、リフレッシュ動作とアクセスリクエストの調停に係る技術が提案されている。特許文献１には、アクセスリクエストの実行順を入れ替えることでリフレッシュ動作とアクセスリクエストを調停する技術が開示されている。特許文献２には、リフレッシュ動作の対象ブロックを選択するにあたり、アクセスリクエストの対象ブロックとは別のブロックを選択する技術が開示されている。特許文献３には、リフレッシュ動作の対象ブロックが動作中ならば別のブロックに対するリフレッシュ動作を先行して実行し、先行したリフレッシュ動作の完了に続いて待ち合わせたリフレッシュ動作を実行する技術が開示されている。
特開平１１－１６７５１９号公報 特開平５－１０９２６９号公報 特開平１１－３０６７５３号公報
しかし、特許文献１に開示された技術では、常にリフレッシュ動作をアクセスリクエストに優先して実行するため、ダイナミックメモリの動作性能が低下してしまう。また、特許文献２及び特許文献３に開示された技術では、アクセスリクエストをリフレッシュ動作に優先して実行するため、リフレッシュ動作を確実に実施できないおそれがある。本発明は、このような事情に鑑みてなされたものであり、ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行できるようにすることを目的とする。
本発明に係るメモリ制御装置は、ダイナミックメモリを制御するメモリ制御装置であって、前記ダイナミックメモリに対するアクセスリクエストを保持する保持手段と、前記ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時手段と、前記リフレッシュ動作及び前記アクセスリクエストの選択に係る重みと、前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作を起動するメモリコマンド又は前記保持手段が保持する前記アクセスリクエストに対応するメモリコマンドを生成し、前記ダイナミックメモリに発行するコマンド生成手段とを有することを特徴とする。
本発明によれば、ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行することが可能となる。
第１の実施形態に係るメモリ制御装置の構成例を示す図である。 メモリコマンド生成・発行部の動作を説明する図である。 第１の実施形態におけるメモリコマンド生成・発行部の動作例を示す図である。 ダイナミックメモリの状態遷移を説明する図である。 第１の実施形態における動作例を説明する図である。 第２の実施形態に係るメモリ制御装置の構成例を示す図である。 第２の実施形態における動作例を説明する図である。 第３の実施形態に係るメモリ制御装置の構成例を示す図である。 第５の実施形態におけるメモリコマンド生成・発行部の動作例を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。ただし、本発明の趣旨及びその範囲から逸脱することなく、実施形態を変更することは可能であり、本実施の形態は記載内容に限定するものではない。また、以下に示す実施形態は、特に限定する場合を除き、ハードウェア上に実装しても、あるいはソフトウェアで実装しても構わない。なお、以下の説明において、同一の機能を有する構成には同一の符号を付し、重複する説明は省略する。
（第１の実施形態）
図１は、第１の実施形態に係るメモリ制御装置（メモリコントローラ）１１０の構成例を示すブロック図である。メモリ制御装置１１０は、アクセスリクエスト保持部１１１、計時部１１２、メモリコマンド生成・発行部１１３、及びメモリ状態保持部１１４を有する。メモリ制御装置１１０は、ダイナミックメモリ１２０の動作を制御する。ダイナミックメモリ１２０は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｅｅｓｓ Ｍｅｍｏｒｙ）である。
アクセスリクエスト保持部１１１は、ダイナミックメモリ１２０を参照する機能モジュール、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が、メモリ制御装置１１０に対して発行するアクセスリクエストＲＥＱを保持する。アクセスリクエスト保持部１１１は、保持している情報の参照順に制限は存在せず、保持している情報を任意に参照可能とする。計時部１１２は、経過時間を計時する。本実施形態では計時部１１２の示す値をＴcとする。メモリコマンド生成・発行部１１３は、制御対象のダイナミックメモリ１２０に対して動作を指示するメモリコマンドを生成し、生成したメモリコマンドＭＣＭＤをダイナミックメモリ１２０に発行する。メモリ状態保持部１１４は、ダイナミックメモリ１２０の動作状態を保持する。ダイナミックメモリ１２０の動作状態には、例えば、コマンド受付可能、動作中、及び回復期間の各状態がある。
ここで、以下の説明に適用する諸元あるいは記号を説明する。まず、経過時間の計時は、メモリ制御装置１１０を初期化した時刻又はダイナミックメモリ１２０に対するリフレッシュ動作が完了した時刻から実施する。すなわち、メモリ制御装置１１０が動作中は、リフレッシュ動作が完了する度に経過時間を計時している計時部１１２の値Ｔcを初期値に設定してから計時を再開する。本実施形態では初期値は０とする。
また、ダイナミックメモリ１２０が記憶している情報を保持するために必要なリフレッシュ動作の最大間隔をｔＲＥＦとする。つまり、ダイナミックメモリ１２０が記憶している情報を確実に保持するためには、時刻ｔＲＥＦまでに次のリフレッシュ動作を起動しなければならない。時刻ｔＲＥＦまでに次のリフレッシュ動作を起動しないならば、ダイナミックメモリ１２０が記憶している情報が破損するおそれが生じる。
リフレッシュ動作が完了してから次にリフレッシュ動作を起動すべき時刻（次のリフレッシュ動作の実行期限）までの期間、すなわち、時刻０から時刻ｔＲＥＦまでの期間を（ｎ＋１）個の複数の期間Ｐに分割する。ここで、ｎは０以上の整数とする。分割した（ｎ＋１）個の期間Ｐは、時刻ｔＲＥＦに近い期間から、Ｐ0、Ｐ1、Ｐ2、・・・とし、最も時刻０に近い期間をＰnとする。また、期間Ｐm（ｍは添え字であり、０≦ｍ≦ｎの整数、以下についても同様）の開始時刻ＳＰmと終了時刻ＥＰmは、下記（式１）で定義する係数ｋmを適用し、下記（式２）で定義する値とする。ただし、期間Ｐnの開始時刻ＳＰnは時刻０とする。
Figure 2023072873000002
また、期間Ｐmに対応して、期間Ｐmにおいてリフレッシュ動作を選択する割合を示す重みｗmを定義する。すなわち、期間毎にリフレッシュ動作を選択する割合を示す重みｗを定義する。本実施形態では、重みｗmを下記（式３）で定義する。リフレッシュ動作及びアクセスリクエストの選択において、重みｗmの値が１であるならば常にリフレッシュ動作を選択し、反対に重みｗmの値が０であるならば常にアクセスリクエストを選択するものとする。本実施形態では、重みｗ0の値は恒常的に１とし、重みｗnの値は恒常的に０とする。すなわち、期間Ｐ0ではアクセスリクエストの有無にかかわらず常にリフレッシュ動作が選択され、期間Ｐnではアクセスリクエストが存在するならば常にアクセスリクエストが選択される。また、重みｗmは、下記（式３）で定義されるよう、ｍの値が小さくなるに伴って値が大きくなるように、すなわちリフレッシュ動作が完了してからの経過時間が長くなるに伴ってリフレッシュ動作を選択する割合が大きくなるように設定される。
Figure 2023072873000003
続いて、第１の実施形態における動作を詳しく説明する。メモリ制御装置１１０は、ダイナミックメモリ１２０を参照する機能モジュール、例えばＣＰＵから発行されたアクセスリクエストＲＥＱを受信すると、アクセスリクエストと付随情報を受信した順番にアクセスリクエスト保持部１１１に格納する。付随情報は、例えばメモリアクセスに係るアクセスアドレス、参照バイト数、及び書き込みデータ等である。アクセスリクエスト保持部１１１が保持している情報の参照は、格納順にかかわらず任意に参照可能である。
計時部１１２は、ダイナミックメモリ１２０に対するリフレッシュ動作が完了した時刻から経過時間の計時を実行する。ダイナミックメモリ１２０に対するコマンド発行や応答の処理はメモリコマンド生成・発行部１１３が実行している。したがって、ダイナミックメモリ１２０のリフレッシュ動作が完了したことをメモリコマンド生成・発行部１１３が検知すると、メモリコマンド生成・発行部１１３は計時部１１２に初期化要求を送信する。この初期化要求を受信した計時部１１２は、経過時間を初期値に設定する。本実施形態では、経過時間の初期値は０とし、経過時間は加算方式で計時するとする。したがって、計時部１１２が示す値Ｔcは、リフレッシュ動作が完了した時点からの経過時間である。
メモリコマンド生成・発行部１１３は、期間Ｐm及びそれに対応する重みｗmに従って、リフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）、あるいはアクセスリクエストに対応するメモリコマンドを生成する。メモリコマンド生成・発行部１１３は、生成したメモリコマンドＭＣＭＤをダイナミックメモリ１２０に発行する。メモリコマンド生成・発行部１１３が、メモリコマンドを生成し発行する処理を、図２及び図３を参照して説明する。
図２は、メモリコマンド生成・発行部１１３の動作を説明する図である。図２には、メモリコマンド生成・発行部１１３の動作を時間の経過を基に図示しており、リフレッシュ動作の完了時刻を時刻０とし、リフレッシュ実行期限、すなわち時刻ｔＲＥＦまでの各期間におけるメモリコマンド生成・発行部１１３の動作を示している。
図２において、リフレッシュ実行期限に最も近い期間Ｐ0は、他の期間と比較してリフレッシュ実行期限までの残り時間が最小である。この期間Ｐ0に現時点が存在するならば、メモリコマンド生成・発行部１１３は、常にリフレッシュ動作を選択し、リフレッシュ動作を起動するメモリコマンドを生成し発行する。つまり、メモリコマンド生成・発行部１１３は、計時部１１２が計時した時間に基づいて、次のリフレッシュ実行期限までの残り時間が閾値未満（ｋ1＊ｔＲＥＦ未満）であれば、リフレッシュ動作を起動するメモリコマンドを生成し発行する。
一方、期間Ｐnは、他の期間と比較してリフレッシュ実行期限までの残り時間が最大である。この期間Ｐnに現時点が存在し、かつアクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択する。そして、メモリコマンド生成・発行部１１３は、選択したアクセスリクエストに対応するメモリコマンドを生成し発行する。
期間Ｐ0と期間Ｐn以外の期間である期間Ｐ1～Ｐn-1では、メモリコマンド生成・発行部１１３は、各期間に対応する重みｗmに従いリフレッシュ動作を選択する。また、期間Ｐ1～Ｐn-1では、リフレッシュ動作を選択せず、かつアクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択する。そして、メモリコマンド生成・発行部１１３は、選択したリフレッシュ動作又はアクセスリクエストに応じて、メモリコマンドを生成し発行する。
なお、メモリコマンド生成・発行部１１３は、期間Ｐ0～期間Ｐn-1の各期間におけるアクセスリクエストの選択において、アクセスリクエスト保持部１１１にアクセスリクエストが複数保持されている場合、その内の１つのアクセスリクエストを選択する。本実施形態では、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１に保持されている複数のアクセスリクエストの内から、アクセスリクエスト保持部１１１に存在している経過時間が最長のアクセスリクエストを選択する。すなわち、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１への格納が最先のアクセスリクエスト（時間的に最も古いアクセスリクエスト）を選択する。
図３は、メモリコマンド生成・発行部１１３の動作例を示すフローチャートである。メモリコマンド生成・発行部１１３は、図３に示すＳ３０１からＳ３０９までの各工程を繰り返し実行し、メモリコマンドの生成と発行を行う。
Ｓ３０１にて、メモリコマンド生成・発行部１１３は、計時部１１２が示す値Ｔcに基づいて、現時点が存在する期間Ｐcを判断する。メモリコマンド生成・発行部１１３は、計時部１１２が示す値Ｔcと、前述した（式２）で定義される期間Ｐmの開始時刻ＳＰm及び終了時刻ＥＰmとを比較することで、現時点が期間Ｐ0から期間Ｐnまでの期間の内のいずれの期間に存在しているかを判断する。
例えば、ｎ＝２、Ｔc＝７、ｔＲＥＦ＝２０、ｋ1＝０．６、ｋ2＝０．３であったとする。すなわち、この例では、時刻０から時刻ｔＲＥＦまでの期間を３（＝ｎ＋１）個の期間Ｐ0、Ｐ1、Ｐ2に分割している。また、期間Ｐ1の開始時刻ＳＰ1が６（＝ｋ2＊ｔＲＥＦ）であり、期間Ｐ1の終了時刻ＥＰ1が１２（＝ｋ1＊ｔＲＥＦ）である。したがって、メモリコマンド生成・発行部１１３は、計時部１１２が示す値Ｔcが７であるので、現時点が存在する期間Ｐcが期間Ｐ1であると判断する。
Ｓ３０２にて、メモリコマンド生成・発行部１１３は、Ｓ３０１において求めた現時点が存在する期間Ｐcが期間Ｐ0であるか否かを判定する。現時点が存在する期間Ｐcが期間Ｐ0であるならば、他の期間Ｐ1～Ｐnのいずれの期間と比較して、次のリフレッシュ動作を実行すべき時刻ｔＲＥＦまでの残り時間が少ない。したがって、メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐcが期間Ｐ0であると判定した場合（Ｓ３０２でＹＥＳ）、アクセスリクエストの有無にかかわらずリフレッシュ動作を選択し、Ｓ３０５へ分岐する。一方、メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐcが期間Ｐ0ではないと判定した場合（Ｓ３０２でＮＯ）、Ｓ３０３へ分岐する。
Ｓ３０３にて、メモリコマンド生成・発行部１１３は、Ｓ３０１において求めた現時点が存在する期間Ｐcが期間Ｐnであるか否かを判定する。現時点が存在する期間Ｐcが期間Ｐnであるならば、他の期間Ｐ0～Ｐn-1のいずれの期間と比較して、次のリフレッシュ動作を実行すべき時刻ｔＲＥＦまでの残り時間が多い。したがって、メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐcが期間Ｐnであると判定した場合（Ｓ３０３でＹＥＳ）、アクセスリクエストの実行を選択し、Ｓ３０６へ分岐する。一方、メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐcが期間Ｐnではないと判定した場合（Ｓ３０３でＮＯ）、Ｓ３０４へ分岐する。
Ｓ３０４は、現時点が存在する期間Ｐcが期間Ｐ0あるいは期間Ｐnのどちらにも存在しないとメモリコマンド生成・発行部１１３が判定した場合に実行する。Ｓ３０４にて、メモリコマンド生成・発行部１１３は、リフレッシュ動作又はアクセスリクエストの実行を重みｗに従って選択する。メモリコマンド生成・発行部１１３が、重みｗに従ってリフレッシュ動作あるいはアクセスリクエストの実行を選択する処理の詳細については後述する。リフレッシュ動作を選択したならば（Ｓ３０４でＹＥＳ）、メモリコマンド生成・発行部１１３は、Ｓ３０５へ分岐する。一方、アクセスリクエストの実行を選択したならば（Ｓ３０４でＮＯ）、メモリコマンド生成・発行部１１３は、Ｓ３０６へ分岐する。
Ｓ３０５は、メモリコマンド生成・発行部１１３がリフレッシュ動作を選択した場合に実行する。Ｓ３０５にて、メモリコマンド生成・発行部１１３は、リフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成する。
Ｓ３０６は、メモリコマンド生成・発行部１１３がアクセスリクエストの実行を選択した場合に実行する。Ｓ３０６にて、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１にアクセスリクエストが存在するか否かを判定する。メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１にアクセスリクエストが存在すると判定した場合（Ｓ３０６でＹＥＳ）、アクセスリクエストに対応するメモリコマンドを生成するためにＳ３０７に分岐する。一方、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１にアクセスリクエストが存在しないと判定した場合（Ｓ３０６でＮＯ）、ダイナミックメモリ１２０に対するメモリコマンドの発行はなく、この時刻の図３に示す動作を終了する。
Ｓ３０７にて、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１が保持しているアクセスリクエストに対応するメモリコマンドを生成する。アクセスリクエスト保持部１１１が保持しているアクセスリクエストが１つである場合、メモリコマンド生成・発行部１１３は、そのアクセスリクエストに対応するメモリコマンドを生成する。一方、アクセスリクエスト保持部１１１が複数のアクセスリクエストを保持している場合、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１に存在している時間が最も長いアクセスリクエストを選択し、対応するメモリコマンドを生成する。
Ｓ３０８にて、メモリコマンド生成・発行部１１３は、制御対象のダイナミックメモリ１２０の状態がコマンド受付可能の状態、すなわちメモリコマンドをダイナミックメモリ１２０に発行可能であるか否かを判定する。この判定は、メモリ状態保持部１１４が保持しているダイナミックメモリ１２０の状態に基づいて判定する。メモリコマンド生成・発行部１１３は、ダイナミックメモリ１２０の状態がコマンド受付可能の状態であると判定した場合（Ｓ３０８でＹＥＳ）、Ｓ３０９へ分岐する。一方、メモリコマンド生成・発行部１１３は、ダイナミックメモリ１２０の状態がコマンド受付可能の状態ではないと判定した場合（Ｓ３０８でＮＯ）、ダイナミックメモリ１２０の状態がコマンド受付可能の状態に遷移するまでＳ３０８で待機する。
Ｓ３０９にて、メモリコマンド生成・発行部１１３は、Ｓ３０５において生成したリフレッシュ動作を起動するメモリコマンド、又はＳ３０７で生成したアクセスリクエストに対応するメモリコマンドを、ダイナミックメモリ１２０に発行する。
図３に示した本実施形態におけるメモリコマンドの生成・発行手順は、逐次的に各工程の処理を実行して、メモリコマンドを生成・発行している。しかし、メモリコマンドの生成・発行に係る処理は、逐次処理に限定したものではない。メモリコマンドの生成・発行に係る工程のうち、並行して実施可能な工程は並行に実施し、逐次的に処理しなければならない工程は逐次的に処理することで、メモリコマンドの生成・発行を実施するようにしてもよい。
ここで、メモリコマンド生成・発行部１１３が、リフレッシュ動作又はアクセスリクエストの実行を選択する処理について説明する。メモリコマンド生成・発行部１１３は、例えば、以下のようにして、期間Ｐmにおいてリフレッシュ動作を選択する割合を示す重みｗm（０≦ｗm≦１）に基づいて、リフレッシュ動作あるいはアクセスリクエストの実行を選択する。メモリコマンド生成・発行部１１３は、所定のタイミングで値が変化する、０≦ＲＮ＜１の範囲の乱数ＲＮを発生する機能を有している。
メモリコマンド生成・発行部１１３は、重みｗmが１である、すなわち現時点が存在する期間が期間Ｐ0であれば、アクセスリクエストの有無にかかわらず、常にリフレッシュ動作を選択する。一方、メモリコマンド生成・発行部１１３は、重みｗmが１ではない場合、乱数ＲＮの値と重みｗmの値とを比較し、比較結果に応じてリフレッシュ動作あるいはアクセスリクエストの実行を選択する。メモリコマンド生成・発行部１１３は、乱数ＲＮの値が重みｗmの値未満（ＲＮ＜ｗm）であればリフレッシュ動作を選択し、乱数ＲＮの値が重みｗmの値以上（ｗm≦ＲＮ）であればアクセスリクエストの実行を選択する。このようにして、メモリコマンド生成・発行部１１３は、重みｗmに基づいて、ｗmの割合でリフレッシュ動作を選択し、（１－ｗm）の割合でアクセスリクエストの実行を選択する。
次に、メモリ状態保持部１１４の動作を説明する。メモリ状態保持部１１４は、制御対象であるダイナミックメモリ１２０の状態を保持している。本実施形態において、メモリ状態保持部１１４が保持するダイナミックメモリ１２０の状態は、以下の３状態とする。
ａ）コマンド受付可能
ｂ）動作中
ｃ）回復期間
ここで、メモリ状態保持部１１４では、図４に示す状態遷移図に従ってダイナミックメモリ１２０の状態が遷移する。図４を参照してメモリ状態保持部１１４の動作を説明する。メモリ制御装置１１０を初期化すると、メモリ状態保持部１１４が保持するダイナミックメモリ１２０の状態は、コマンド受付可能の状態４０１に遷移する。このコマンド受付可能の状態４０１は、ダイナミックメモリ１２０がメモリコマンドを受付可能な状態であることを示している。このコマンド受付可能の状態４０１の時に限り、メモリコマンド生成・発行部１１３は、ダイナミックメモリ１２０にメモリコマンドを発行することができる。
メモリコマンド生成・発行部１１３がメモリコマンドを発行し、ダイナミックメモリ１２０がメモリコマンドに対応した動作を開始すると、メモリ状態保持部１１４が保持するダイナミックメモリ１２０の状態は、動作中の状態４０２に遷移する。そして、ダイナミックメモリ１２０においてメモリコマンドに対応した動作が完了すると、メモリ状態保持部１１４が保持するダイナミックメモリ１２０の状態は、回復期間の状態４０３に遷移する。この回復期間の状態４０３は、ダイナミックメモリ１２０においてメモリコマンドに対応した動作は完了しているが、新たなメモリコマンドは受付不可能な状態であることを示している。
ダイナミックメモリ１２０が新たなメモリコマンドを受付可能な状態になると、メモリ状態保持部１１４が保持するダイナミックメモリ１２０の状態は、コマンド受付可能の状態４０１に遷移する。メモリコマンドに対応した動作が完了してから次のメモリコマンドを受付可能になるまでの時間は、制御対象のダイナミックメモリにより異なる。したがって、メモリ制御装置１１０には、接続する制御対象のダイナミックメモリの仕様に基づいて、回復期間の状態４０３からコマンド受付可能の状態４０１への遷移条件を設定しておく。あるいは、接続することが予想される制御対象のダイナミックメモリのうちで、最長の回復期間に合わせて、回復期間の状態４０３からコマンド受付可能の状態４０１への遷移条件を設定するようにしてもよい。
次に、図５（ａ）及び図５（ｂ）を参照して、本実施形態におけるメモリコマンド実行の一例を説明する。図５（ａ）及び図５（ｂ）は、メモリコマンドに応じて実行されるダイナミックメモリ１２０の動作（メモリ動作）と、アクセスリクエスト保持部１１１が保持しているアクセスリクエスト（保持コマンド）の変化を時系列で示した図である。
図５（ａ）及び図５（ｂ）には、リフレッシュ動作が完了してから次のリフレッシュ動作の実行期限までの期間、すなわち、時刻０から時刻ｔＲＥＦまでの期間が３つの期間Ｐ0、Ｐ1、Ｐ2に分割される例を示している。また、図５（ａ）及び図５（ｂ）に示したメモリ動作において、“Ｒｅｆ”はリフレッシュ動作の実行を表し、“Ｗｒｉｔｅ”はライトコマンドの処理の実行を表し、“Ｒｅａｄ”はリードコマンドの処理の実行を表すものとする。
また、図５（ａ）及び図５（ｂ）に示す例において、メモリ制御装置１１０に対して、以下の順でアクセスリクエストが発行され、アクセスリクエスト保持部１１１に格納されるものとする（括弧内は図５（ａ）及び図５（ｂ）における表記を示す）。
１）２ビートライトリクエスト （２ｂｗｒｉｔｅ）
２）１ビートリードリクエスト （１ｂｒｅａｄ）
３）２ビートリードリクエスト （２ｂｒｅａｄ）
４）１ビートリードリクエスト （１ｂｒｅａｄ）
図５（ａ）において、リフレッシュ動作５０１が完了した時刻、すなわち時刻０には、アクセスリクエスト保持部１１１は、２ビートライトリクエスト５１１と、１ビートリードリクエスト５１２を保持している。
リフレッシュ動作完了後、時刻ｋ2＊ｔＲＥＦまでの期間Ｐ2では、アクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択してメモリコマンドを生成・発行する。図５（ａ）に示すように、期間Ｐ2の開始時、アクセスリクエスト保持部１１１は、２ビートライトリクエスト５１１と１ビートリードリクエスト５１２とを保持している。この２つのアクセスリクエストの内、アクセスリクエスト保持部１１１が保持している時間がより長いアクセスリクエストは、２ビートライトリクエスト５１１である。よって、メモリコマンド生成・発行部１１３は、図３に示したＳ３０７で２ビートライトリクエスト５１１に対応するメモリコマンド（ライトコマンド）を生成し、ダイナミックメモリ１２０に発行する。ダイナミックメモリ１２０は、そのライトコマンドを受け付け、ライトコマンドを処理する。図５（ａ）に示す例では、第１番目の期間Ｐ2で、ダイナミックメモリ１２０が、２ビートライトリクエスト５１１に対応したライトコマンドの処理５０２、５０３を実行していることを示している。
ライトコマンドの処理５０２、５０３の完了後、ダイナミックメモリ１２０が次のメモリコマンドを受付可能な状態になったとする。すなわち、図４に示した状態遷移図で、回復期間の状態４０３を経過しコマンド受付可能の状態４０１に遷移している。また、この状態遷移に伴う時間経過に因り、現時刻は期間Ｐ2から期間Ｐ1に遷移したとする。
期間Ｐ1では、メモリコマンド生成・発行部１１３は、重みｗ1に従ってリフレッシュ動作とアクセスリクエストの実行の選択割合を定める。メモリコマンド生成・発行部１１３は、前述したように、例えば乱数ＲＮ及び重みｗ1を用いて、ｗ1の割合でリフレッシュ動作を選択し、（１－ｗ1）の割合でアクセスリクエストの実行を選択する。図５（ａ）に示す例では、メモリコマンド生成・発行部１１３がアクセスリクエストの実行を選択したとする。このとき、アクセスリクエスト保持部１１１は、１ビートリードリクエスト５１２と２ビートリードリクエスト５１３とを保持している。よって、メモリコマンド生成・発行部１１３は、より古いアクセスリクエストである１ビートリードリクエスト５１２に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、１ビートリードリクエスト５１２に対応したリードコマンドの処理５０４を実行する。
リードコマンドの処理５０４の完了後、ダイナミックメモリ１２０が次のメモリコマンドを受付可能な状態になったとする。すなわち、図４に示した状態遷移図で、回復期間の状態４０３を経過しコマンド受付可能の状態４０１に遷移している。今回は１ビートリードリクエストに対応するリードコマンドの処理であったことから時間の経過は小さく、コマンド受付可能の状態４０１に遷移した時点で期間Ｐ1に留まっているとする。
現時刻が期間Ｐ1に存在しているので、前回と同様に、メモリコマンド生成・発行部１１３は、重みｗ1に従って、ｗ1の割合でリフレッシュ動作を選択し、（１－ｗ1）の割合でアクセスリクエストの実行を選択する。図５（ａ）に示す例では、メモリコマンド生成・発行部１１３が再びアクセスリクエストの実行を選択したとする。このとき、アクセスリクエスト保持部１１１は、２ビートリードリクエスト５１３と１ビートリードリクエスト５１４とを保持している。よって、メモリコマンド生成・発行部１１３は、より古いアクセスリクエストである２ビートリードリクエスト５１３に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、２ビートリードリクエスト５１３に対応したリードコマンドの処理５０５、５０６を実行する。
２ビートリードリクエストに対応するリードコマンドは処理時間が長い。図５（ａ）に示すように、リードコマンドの処理５０５、５０６の完了後、ダイナミックメモリ１２０が次のメモリコマンドを受付可能な状態に遷移した時点で、現時刻は期間Ｐ1から期間Ｐ0に遷移している。
期間Ｐ0では、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１の状態にかかわらずリフレッシュ動作を選択する。したがって、メモリコマンド生成・発行部１１３は、リフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリフレッシュコマンドを受けて、ダイナミックメモリ１２０が、リフレッシュ動作５０７を実行する。このリフレッシュコマンドによるリフレッシュ動作５０７が完了した時点で、メモリ制御装置１１０は計時部１１２の初期化を実施する。この初期化により、計時部１１２が示す値Ｔcが０に初期化されることで時刻は０に戻り、期間Ｐ2に遷移する。
期間Ｐ2に遷移したことで、アクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択してメモリコマンドを生成・発行する。図５（ａ）に示すように、第２番目の期間Ｐ2の開始時、アクセスリクエスト保持部１１１は、１ビートリードリクエスト５１４を保持している。よって、メモリコマンド生成・発行部１１３は、１ビートリードリクエスト５１４に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、１ビートリードリクエスト５１４に対応したリードコマンドの処理５０８を実行する。
続いて、本実施形態におけるメモリコマンド実行の他の例を、図５（ｂ）を参照して説明する。図５（ｂ）に示す例においても、図５（ａ）に示した例と同様に、リフレッシュ動作５２１が完了した時刻、すなわち時刻０には、アクセスリクエスト保持部１１１は、２ビートライトリクエスト５３１と、１ビートリードリクエスト５３２を保持している。
リフレッシュ動作完了後、時刻ｋ2＊ｔＲＥＦまでの期間Ｐ2では、アクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択してメモリコマンドを生成・発行する。図５（ｂ）に示す例では、図５（ａ）に示した例と同様に、メモリコマンド生成・発行部１１３は、図３に示したＳ３０７で２ビートライトリクエスト５３１に対応するメモリコマンド（ライトコマンド）を生成し、ダイナミックメモリ１２０に発行する。ダイナミックメモリ１２０は、そのライトコマンドを受け付け、ライトコマンドを処理する。図５（ａ）に示した例と同様に、図５（ｂ）に示す例でも、第１番目の期間Ｐ2で、ダイナミックメモリ１２０が、２ビートライトリクエスト５３１に対応したライトコマンドの処理５２２、５２３を実行していることを示している。そして、図５（ｂ）に示す例においても、図５（ａ）に示した例と同様に、ライトコマンドの処理５２２、５２３の完了後、現時刻は期間Ｐ2から期間Ｐ1に遷移する。
期間Ｐ1では、メモリコマンド生成・発行部１１３は、重みｗ1に基づき、ｗ1の割合でリフレッシュ動作を選択し、（１－ｗ1）の割合でアクセスリクエストの実行を選択する。図５（ｂ）に示す例では、図５（ａ）に示した例と同様に、メモリコマンド生成・発行部１１３がアクセスリクエストの実行を選択したとする。このとき、アクセスリクエスト保持部１１１は、１ビートリードリクエスト５３２と２ビートリードリクエスト５３３とを保持している。したがって、メモリコマンド生成・発行部１１３は、より古いアクセスリクエストである１ビートリードリクエスト５３２に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、１ビートリードリクエスト５３２に対応したリードコマンドの処理５２４を実行する。
リードコマンドの処理５２４の完了後、ダイナミックメモリ１２０の状態がコマンド受付可能の状態に遷移した時点で期間Ｐ1に留まっているとする。これは、１ビートリードリクエストに対応するリードコマンドの処理であったことから時間の経過は小さいためである。
現時刻が期間Ｐ1に存在しているので、前回と同様に、メモリコマンド生成・発行部１１３は、重みｗ1に従って、ｗ1の割合でリフレッシュ動作を選択し、（１－ｗ1）の割合でアクセスリクエストの実行を選択する。図５（ｂ）に示す例では、メモリコマンド生成・発行部１１３がリフレッシュ動作を選択したとする。したがって、メモリコマンド生成・発行部１１３は、リフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリフレッシュコマンドを受けて、ダイナミックメモリ１２０が、リフレッシュ動作５２５を実行する。このリフレッシュコマンドによるリフレッシュ動作５２５が完了した時点で、メモリ制御装置１１０は計時部１１２の初期化を実施する。この初期化により、計時部１１２が示す値Ｔcが０に初期化されることで時刻は０に戻り、期間Ｐ2に遷移する。
期間Ｐ2に遷移したことで、アクセスリクエスト保持部１１１にアクセスリクエストが存在するならば、メモリコマンド生成・発行部１１３は、アクセスリクエストを選択してメモリコマンドを生成・発行する。図５（ｂ）に示すように、第２番目の期間Ｐ2の開始時、アクセスリクエスト保持部１１１は、２ビートリードリクエスト５３３と１ビートリードリクエスト５３４とを保持している。したがって、メモリコマンド生成・発行部１１３は、より古いアクセスリクエストである２ビートリードリクエスト５３３に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、２ビートリードリクエスト５３３に対応したリードコマンドの処理５２６、５２７を実行する。
このリードコマンドの処理５２６、５２７の完了後、ダイナミックメモリ１２０の状態がコマンド受付可能の状態に遷移した時点で期間Ｐ1に遷移したとする。期間Ｐ1であるので、メモリコマンド生成・発行部１１３は、重みｗ1に基づき、ｗ1の割合でリフレッシュ動作を選択し、（１－ｗ1）の割合でアクセスリクエストの実行を選択する。図５（ｂ）に示す例では、第２番目の期間Ｐ1において、メモリコマンド生成・発行部１１３がアクセスリクエストの実行を選択したとする。アクセスリクエスト保持部１１１は、１ビートリードリクエスト５３４を保持している。したがって、メモリコマンド生成・発行部１１３は、１ビートリードリクエスト５３４に対応するメモリコマンド（リードコマンド）を生成し、ダイナミックメモリ１２０に発行する。このリードコマンドを受けて、ダイナミックメモリ１２０が、１ビートリードリクエスト５３４に対応したリードコマンドの処理５２８を実行する。
本実施形態によれば、常にリフレッシュ動作又はアクセスリクエストの一方を優先して実行するのではなく、リフレッシュ動作を完了してからの経過時間に応じて値が異なる重みに従ってリフレッシュ動作又はアクセスリクエストを選択し実行する。これにより、リフレッシュ動作及びアクセスリクエストを適切に実行することができ、ダイナミックメモリの動作性能が低下することなく、リフレッシュ動作を確実に実行することが可能となる。
本実施形態では、計時部１１２は、その初期値を０とし、時間の経過とともに値が増加する。しかし、計時部１１２は、これに限定されるものではなく、例えば、初期値をｔＲＥＦとし、時間の経過とともに値が減少するようにしてもよい。この場合には、係数ｋmは下記（式３）によって定義される係数を適用すればよい。
Figure 2023072873000004
また、本実施形態では、重みｗmとしてリフレッシュ動作を選択する割合を示す重みを用いているが、アクセスリクエストの実行を選択する割合を示す重みを用いてもよい。アクセスリクエストの実行を選択する割合を示す場合、重みｗmは、ｍの値が小さくなるに伴って値が小さくなるように設定すればよい。すなわち、重みｗmは、リフレッシュ動作が完了してからの経過時間が長くなるに伴ってアクセスリクエストの実行を選択する割合が小さくなるように設定すればよい。そして、メモリコマンド生成・発行部１１３は、重みｗmに従ってリフレッシュ動作又はアクセスリクエストの実行を選択する際、（１－ｗm）の割合でリフレッシュ動作を選択し、ｗmの割合でアクセスリクエストの実行を選択するようにすればよい。
（第２の実施形態）
ダイナミックメモリには、複数のブロックを包含したダイナミックメモリが存在する。この複数のブロックを有するダイナミックメモリは、それぞれのブロックでリフレッシュ動作あるいはアクセスリクエスト動作が実施可能である。このブロックのことをバンクと称することもある。以下では、名称をブロックに統一して説明する。
以下に説明する第２の実施形態では、制御対象のダイナミックメモリは、複数のブロックを有するものとする。ダイナミックメモリが有するブロックの数をｂとし、個々のブロックをブロック０～ブロック（ｂ－１）とする。また、以下の条件（Ａ－１）及び（Ａ－２）を満たすならば、当該ブロックに対するリフレッシュ動作が可能とする。
（Ａ－１）いずれのブロックもリフレッシュ動作中ではない。
（Ａ－２）リフレッシュ動作の対象ブロックは、アクセスリクエスト動作中ではない。
また、以下の条件（Ｂ－１）及び（Ｂ－２）を満たすならば、当該ブロックに対するアクセスリクエスト動作が可能とする。
（Ｂ－１）いずれのブロックもアクセスリクエスト動作中ではない。
（Ｂ－２）アクセスリクエスト動作の対象ブロックは、リフレッシュ動作中ではない。
例えば、制御対象のダイナミックメモリが、ブロック０とブロック１との２つのブロックを有するとする。各ブロックの動作は、下記の表に示す組合せで同時に実行可能である。表に示した以外の動作の組合せ、例えばブロック０及びブロック１ともにリフレッシュ動作は実行不可能であり、ブロック０及びブロック１ともにアクセスリクエスト動作は実行不可能である。
Figure 2023072873000005
図６を参照して、第２の実施形態に係るメモリ制御装置について説明する。図６は、第２の実施形態に係るメモリ制御装置（メモリコントローラ）６１０の構成例を示すブロック図である。第２の実施形態の説明にあたり、第２の実施形態で新たに追加した機能、及び第１の実施形態と異なる機能を中心に説明する。一方、第１の実施形態と同一の機能は説明を省略する。
メモリ制御装置６１０は、第１の実施形態に係るメモリ制御装置１１０と同様に、アクセスリクエスト保持部１１１、計時部１１２、メモリコマンド生成・発行部１１３、及びメモリ状態保持部１１４を有する。メモリ制御装置６１０は、ダイナミックメモリ６２０の動作を制御する。ダイナミックメモリ６２０は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｅｅｓｓ Ｍｅｍｏｒｙ）である。
本実施形態に係るメモリ制御装置６１０が第１の実施形態に係るメモリ制御装置１１０と異なるのは、ダイナミックメモリ６２０が有するブロック毎に、計時部１１２及びメモリ状態保持部１１４をそれぞれ合計ｂ個設けている点である。ここで、ブロックａに対応する計時部１１２であることを明示的に示す必要があるならば、計時部［ａ］１１２と記述する。同様に、ブロックａに対応するメモリ状態保持部１１４であることを明示的に示す必要があるならば、メモリ状態保持部［ａ］１１４と記述する。
例えば、計時部［０］１１２は、ブロック０の経過時間を計時する。計時部［０］１１２は、メモリ制御装置６１０を初期化した時刻又はダイナミックメモリ６２０のブロック０に対するリフレッシュ動作が完了した時刻に初期化される。計時部［０］１１２は、ダイナミックメモリ６２０の他のブロック１～ブロック（ｂ－１）に対するリフレッシュ動作が完了しても初期化されず、経過時間の計時を継続する。また、メモリ状態保持部［０］１１４は、ダイナミックメモリ６２０のブロック０の動作状態を保持する。ダイナミックメモリ６２０の各ブロックの動作状態には、例えば、コマンド受付可能、動作中、及び回復期間の各状態がある。
次に、図７を参照して、本実施形態におけるメモリコマンド実行の一例を説明する。図７は、メモリコマンドに応じて実行されるダイナミックメモリ６２０の各ブロックの動作（メモリ動作）と、アクセスリクエスト保持部１１１が保持しているアクセスリクエスト（保持コマンド）の変化を時系列で示した図である。図７に示す例においては、ダイナミックメモリ６２０は、ブロック０とブロック１との２つのブロックを有するものとする。
図７には、リフレッシュ動作が完了してから次のリフレッシュ動作の実行期限までの期間、すなわち、時刻０から時刻ｔＲＥＦまでの期間が３つの期間に分割される例を示している。ブロック０について、分割した３つの期間Ｐは、時刻ｔＲＥＦに近い期間から、Ｐ00、Ｐ01、Ｐ02とする。同様に、ブロック１について、分割した３つの期間Ｐは、時刻ｔＲＥＦに近い期間から、Ｐ10、Ｐ11、Ｐ12とする。また、図７に示したメモリ動作において、“Ｒｅｆ”はリフレッシュ動作の実行を表し、“Ｗｒｉｔｅ”はライトコマンドの処理の実行を表し、“Ｒｅａｄ”はリードコマンドの処理の実行を表すものとする。
また、図７に示す例において、メモリ制御装置６１０に対して、以下の順でアクセスリクエストが発行され、アクセスリクエスト保持部１１１に格納されるものとする（括弧内は図７における表記を示す）。
１）ブロック０に対する２ビートライトリクエスト （０－２ｂｗｒｉｔｅ）
２）ブロック０に対する２ビートリードリクエスト （０－２ｂｒｅａｄ）
３）ブロック１に対する２ビートリードリクエスト （１－２ｂｒｅａｄ）
４）ブロック０に対する１ビートリードリクエスト （０－１ｂｒｅａｄ）
５）ブロック１に対する２ビートライトリクエスト （１－２ｂｗｒｉｔｅ）
図７において、ブロック０に対するリフレッシュ動作７０１が完了した時刻、すなわちブロック０の時刻０で、アクセスリクエスト保持部１１１は、２つのアクセスリクエストを保持している。アクセスリクエスト保持部１１１は、ブロック０に対する２ビートライトリクエスト７２１と、同じくブロック０に対する２ビートリードリクエスト７２２を保持している。
このブロック０に対する２つのアクセスリクエストの内、アクセスリクエスト保持部１１１が保持している時間がより長いアクセスリクエストは、２ビートライトリクエスト７２１である。したがって、メモリコマンド生成・発行部１１３は、ブロック０に対する２ビートライトリクエスト７２１を選択し、それに対応するブロック０に対するメモリコマンド（ライトコマンド）を生成して、ダイナミックメモリ６２０に発行する。このブロック０に対するライトコマンドを受けて、ダイナミックメモリ６２０が、ブロック０に対する２ビートライトリクエスト７２１に対応したブロック０に対するライトコマンドの処理７０２、７０３を実行する。
ブロック１に対する動作はブロック０とは独立して制御可能であるから、並行してメモリコマンド生成・発行部１１３はブロック１に対する動作を選択する。図７に示すように、ブロック０に対して２ビートライトリクエスト７２１を選択した同時刻は、ブロック１では期間Ｐ11である。そこで、メモリコマンド生成・発行部１１３は、重みｗ11を適用して図３に示した手順でブロック１に対する動作を選択する。期間Ｐ11は、期間Ｐ0あるいは期間Ｐnの何れにも該当しない。したがって、メモリコマンド生成・発行部１１３は、図３に示したＳ３０４で重みｗ11の値に従い、リフレッシュ動作か、あるいはアクセスリクエスト保持部１１１が保持しているアクセスリクエストの実行を選択する。
図７に示す例では、メモリコマンド生成・発行部１１３は、ブロック１に対する動作としてリフレッシュ動作を選択したとする。前述の表にケース５で示したように、ブロック０に対するアクセスリクエスト動作とブロック１に対するリフレッシュ動作とは、同時に実行可能である。よって、メモリコマンド生成・発行部１１３は、ブロック１に対するリフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成し、ダイナミックメモリ６２０に発行する。このブロック１に対するリフレッシュコマンドを受けて、ダイナミックメモリ６２０が、ブロック１に対するリフレッシュ動作７１１を実行する。図７に示すように、ブロック０に対するライトコマンドの処理７０２、７０３の実行と並行してブロック１に対するリフレッシュ動作７１１が実行される。そして、ブロック１に対するリフレッシュ動作７１１が完了すると、メモリコマンド生成・発行部１１３は計時部［１］１１２を初期化し、ブロック１の時刻を０とする。
図７に示す例において、ブロック１に対するリフレッシュ動作７１１が完了した時点で、アクセスリクエスト保持部１１１は、ブロック０に対する２ビートリードリクエスト７２２と、ブロック１に対する２ビートリードリクエスト７２３を保持している。ブロック１に対するリフレッシュ動作７１１が完了した時点では、ブロック０でライトコマンドの処理７０２、７０３を実行中である。よって、メモリコマンド生成・発行部１１３は、ブロック０以外のブロックを対象とし、アクセスリクエスト保持部１１１が保持している時間がより長いアクセスリクエストを選択する。図７に示す例では、メモリコマンド生成・発行部１１３は、ブロック１に対する２ビートリードリクエスト７２３を選択し、それに対応する対応するブロック１に対するメモリコマンド（リードコマンド）を生成する。
しかし、ブロック０でライトコマンドの処理７０２、７０３を実行中であることから、異なるブロックに対するリードコマンドを発行することができない。したがって、メモリコマンド生成・発行部１１３は、生成したブロック１に対するリードコマンドの発行を、図３に示したＳ３０８で待ち合わせる。ブロック０で実行中のライトコマンドの処理７０２、７０３が終了し、ブロック１がメモリコマンドを受付可能であると、メモリコマンド生成・発行部１１３は、発行待ちのブロック１に対するリードコマンドを、ダイナミックメモリ６２０に発行する。このブロック１に対するリードコマンドを受けて、ダイナミックメモリ６２０が、ブロック１に対する２ビートリードリクエスト７２３に対応したブロック１に対するリードコマンドの処理７１２、７１３を実行する。
ブロック１がリードコマンドの処理７１２、７１３を実行中は、ブロック０はメモリコマンドを受け付けることが不可能である。したがって、アクセスリクエスト保持部１１１がブロック０に対する２ビートリードリクエスト７２２を保持していても、この２ビートリードリクエスト７２２に対応するメモリコマンド（リードコマンド）は発行することができない。ブロック０に対する２ビートリードリクエスト７２２に対応するリードコマンドが発行可能になるのは、ブロック１でリードコマンドの処理７１２、７１３の実行が終了し、ブロック０がメモリコマンドを受付可能である時点である。その時点で、メモリコマンド生成・発行部１１３は、ブロック０に対する２ビートリードリクエスト７２２に対応するブロック０に対するリードコマンドを、ダイナミックメモリ６２０に発行する。このブロック０に対するリードコマンドを受けて、ダイナミックメモリ６２０が、ブロック０に対する２ビートリードリクエスト７２２に対応したブロック０に対するリードコマンドの処理７０４、７０５を実行する。
図７に示すように、このブロック０に対する２ビートリードリクエスト７２２に対応するリードコマンドの処理７０４、７０５は期間Ｐ00に完了するとする。期間Ｐ00では、メモリコマンド生成・発行部１１３は、ブロック０についてはアクセスリクエストの有無にかかわらずリフレッシュ動作を選択する。よって、ブロック０でリードコマンドの処理７０４、７０５が完了した後、メモリコマンド生成・発行部１１３は、直ちにブロック０に対するリフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成する。図７に示すように、ブロック０に対するリフレッシュコマンドを生成した同時刻に、ブロック１ではライトコマンドの処理７１５、７１６を実行中である。ブロック０に対するリフレッシュ動作とブロック１に対するライトコマンドの処理は同時に実行可能であるから、メモリコマンド生成・発行部１１３は、ブロック０に対するリフレッシュコマンドを、ダイナミックメモリ６２０に発行する。このブロック０に対するリフレッシュコマンドを受けて、ダイナミックメモリ６２０が、ブロック０に対するリフレッシュ動作７０６を実行する。そして、ブロック０に対するリフレッシュ動作７０６が完了すると、メモリコマンド生成・発行部１１３は計時部［０］１１２を初期化し、ブロック０の時刻を０とする。
ブロック１でリードコマンドの処理７１２、７１３の実行が完了した時点で、ブロック１の時刻は期間Ｐ11に存在する。メモリコマンド生成・発行部１１３は、ブロック１に対する動作として、重みｗ11に従って、リフレッシュ動作か、あるいはアクセスリクエストの実行を選択する。図７に示す例では、メモリコマンド生成・発行部１１３は、ブロック１に対する動作としてリフレッシュ動作を選択したとする。メモリコマンド生成・発行部１１３は、ブロック１に対するリフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成し、ダイナミックメモリ６２０に発行する。このブロック１に対するリフレッシュコマンドを受けて、ダイナミックメモリ６２０が、ブロック１に対するリフレッシュ動作７１４を実行する。そして、ブロック１に対するリフレッシュ動作７１４が完了すると、メモリコマンド生成・発行部１１３は計時部［１］１１２を初期化し、ブロック１の時刻を０とする。
ブロック１に対するリフレッシュ動作７１４が完了した時点で、アクセスリクエスト保持部１１１は、ブロック０に対する１ビートリードリクエスト７２４と、ブロック１に対する２ビートライトリクエスト７２５を保持している。ブロック１に対するリフレッシュ動作７１４が完了した時点では、ブロック０でリードコマンドの処理７０４、７０５を実行中である。よって、メモリコマンド生成・発行部１１３は、ブロック０以外のブロックを対象とし、アクセスリクエスト保持部１１１が保持している時間がより長いアクセスリクエストを選択する。図７に示す例では、メモリコマンド生成・発行部１１３は、ブロック１に対する２ビートライトリクエスト７２５を選択し、それに対応する対応するブロック１に対するメモリコマンド（ライトコマンド）を生成する。
しかし、ブロック０でリードコマンドの処理７０４、７０５を実行中であることから、メモリコマンド生成・発行部１１３は、生成したブロック１に対するライトコマンドの発行を待ち合わせる。ブロック０で実行中のリードコマンドの処理７０４、７０５が終了し、ブロック１がメモリコマンドを受付可能であると、メモリコマンド生成・発行部１１３は、発行待ちのブロック１に対するライトコマンドを、ダイナミックメモリ６２０に発行する。このブロック１に対するライトコマンドを受けて、ダイナミックメモリ６２０が、ブロック１に対する２ビートライトリクエスト７２５に対応したブロック１に対するライトコマンドの処理７１５、７１６を実行する。
また、ブロック０に対するリフレッシュ動作７０６が完了した時点で、アクセスリクエスト保持部１１１は、ブロック０に対する１ビートリードリクエスト７２４を保持している。よって、ブロック０に対するリフレッシュ動作７０６が完了すると、メモリコマンド生成・発行部１１３は、ブロック０に対する１ビートリードリクエスト７２４を選択し、それに対応するブロック０に対するメモリコマンド（リードコマンド）を生成する。しかし、ブロック１でライトコマンドの処理７１５、７１６を実行中であることから、メモリコマンド生成・発行部１１３は、生成したブロック０に対するリードコマンドの発行を待ち合わせる。そして、ブロック１でライトコマンドの処理７１５、７１６が終了すると、メモリコマンド生成・発行部１１３は、発行待ちのブロック０に対するリードコマンドを、ダイナミックメモリ６２０に発行する。このブロック０に対するリードコマンドを受けて、ダイナミックメモリ６２０が、ブロック０に対する１ビートリードリクエスト７２４に対応したブロック０に対するリードコマンドの処理７０７を実行する。
本実施形態によれば、常にリフレッシュ動作又はアクセスリクエストの一方を優先して実行するのではなく、リフレッシュ動作を完了してからの経過時間に応じて値が異なる重みに従ってリフレッシュ動作又はアクセスリクエストを選択し実行する。これにより、複数のブロックを有するダイナミックメモリに対して、リフレッシュ動作及びアクセスリクエストを適切に実行することができ、ダイナミックメモリの動作性能が低下することなく、リフレッシュ動作を確実に実行することが可能となる。
（第３の実施形態）
図８は、第３の実施形態に係るメモリ制御装置（メモリコントローラ）８１０の構成例を示すブロック図である。第３の実施形態に係るメモリ制御装置８１０は、係数ｋ及び重みｗの値を変更可能である。図８において、図１及び図６に示した構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。
メモリ制御装置８１０は、アクセスリクエスト保持部１１１、計時部１１２、メモリコマンド生成・発行部１１３、メモリ状態保持部１１４、及び係数・重み変更部１１５を有する。メモリ制御装置８１０は、ダイナミックメモリ８２０の動作を制御する。ダイナミックメモリ８２０は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｅｅｓｓ Ｍｅｍｏｒｙ）である。本実施形態に係るメモリ制御装置８１０においても、ダイナミックメモリ８２０が有するブロック毎に、計時部１１２及びメモリ状態保持部１１４をそれぞれ設けている。
続いて、係数・重み変更部１１５は、内部に係数ｋ及び重みｗの値を保持するレジスタを有する。ここで、ブロックａの期間Ｐmに対応する係数ｋをｋａｍと表し、同様に重みｗをｗａｍと表す。本実施形態では、係数ｋａｍと、それに対応する重みｗａｍとを組にして、ひとつのレジスタに割当てている。ただし、期間Ｐ0に対応する係数ｋａ０の値は常に１であり、重みｗａ０の値も常に１であることから、係数ｋａ０と重みｗａ０の組にはレジスタを割当てないようにしてもよい。また、期間の数が（ｎ＋１）である場合、期間Ｐnに対応する係数ｋａｎの値は常に０であり、重みｗａｎの値も常に０であることから、係数ｋａｎと重みｗａｎの組にはレジスタを割当てないようにしてもよい。例えば、ダイナミックメモリ８２０が有するブロック数が２であり、時刻０から時刻ｔＲＥＦまでを分割した期間の数が３であるならば、（ｋ０１、ｗ０１）の組と（ｋ１１、ｗ１１）の組に対応した２組のレジスタを設ける。
係数・重み変更部１１５において、係数ｋ及び重みｗを保持するレジスタは、係数・重み変更部１１５に入力するアドレスＡＤＤで指定する。そして、アドレスＡＤＤで指定したレジスタの値は、データＤＴで入力する値で書き換える。あるいは、アドレスＡＤＤで指定したレジスタの値は、データＤＴを経由して読み出す。例えば、アドレスＡＤＤとデータＤＴをＬＳＩ内部のデータバスに接続し、データバス上のアドレス空間に係数ｋ及び重みｗを保持するレジスタを割り付ける。このようにすることで、データバスに接続されたマスタデバイスから係数ｋ及び重みｗの値を変更すること、及び係数ｋ及び重みｗの値を参照することが可能である。
本実施形態によれば、係数ｋ及び重みｗの値を変更することで、リフレッシュ動作及びアクセスリクエストをより適切に実行することができ、ダイナミックメモリの動作性能が低下することなく、リフレッシュ動作を確実に実行することが可能となる。
（第４の実施形態）
第４の実施形態に係るメモリ制御装置（メモリコントローラ）の構成は、図８に示した第３の実施形態に係るメモリ制御装置（メモリコントローラ）８１０と同様である。第４の実施形態に係るメモリ制御装置８１０は、第３の実施形態と同様に、係数ｋ及び重みｗの値を変更可能である。ただし、第４の実施形態に係るメモリ制御装置８１０は、第３の実施形態とは異なり、メモリコマンド生成・発行部１１３が、メモリ制御装置８１０の動作状況に基づいて適応的に係数ｋ及び重みｗの値を変更する。
本実施形態では、メモリ制御装置８１０の動作状況は、以下の３指標を基にする。
ａ）アクセスリクエスト保持部１１１が保持しているアクセスリクエストの数
ｂ）アクセスリクエスト保持部１１１内のアクセスリクエストの平均滞留時間
ｃ）リフレッシュ動作の実行頻度
例えば、アクセスリクエスト保持部１１１が保持しているアクセスリクエストの数が増加傾向にあれば、動作性能の低下を抑制するために、アクセスリクエスト動作の割当てを増やす必要がある。しかし、リフレッシュ動作は確実に実行しなければならない。そこで、リフレッシュ動作の実行頻度も加味して、リフレッシュ動作とアクセスリクエスト動作を選択する割合を調整する。
例えば、リフレッシュ動作の実行頻度が、必要数以上に設定した閾値を満たしているならば、リフレッシュ動作を選択する割合を減らし、アクセルリクエスト動作を選択する割合を増やしてもよい。リフレッシュ動作を選択する割合を減らし、アクセルリクエスト動作を選択する割合を増やすには、重みｗの値を小さくする。そこで、時刻０に近い期間の重みｗの減少量を相対的に大きくし、反対に時刻ｔＲＥＦに近い期間の重みｗの減少量を相対的に小さくする。あるいは、時刻ｔＲＥＦに近い期間では、重みｗの値を変更せずに維持するようにしてもよい。
このように重みｗの値を変更することにより、必要なリフレッシュ動作の実行頻度は確保し、同時にアクセスリクエスト動作の割当てが増加する。その結果、動作性能の低下を抑制することが可能である。
一方、アクセスリクエスト保持部１１１が保持しているアクセスリクエストの数が０、あるいは０に近ければ、リフレッシュ動作を選択する割合を増やしてもよい。この場合には、時刻０に近い期間の重みｗの増加量を相対的に大きくし、反対に時刻ｔＲＥＦに近い期間の重みｗの増加量を相対的に小さくする。あるいは、時刻ｔＲＥＦに近い期間では、重みｗの値を変更せずに維持するようにしてもよい。
アクセスリクエスト保持部１１１内のアクセスリクエストの平均滞留時間を適用して係数ｋ及び重みｗの値を適応的に変更する場合も同様である。アクセスリクエストの平均滞留時間が増加傾向で、かつリフレッシュ動作の実行頻度が、必要数以上に設定した閾値を満たしているならば、リフレッシュ動作を選択する割合を減らし、アクセルリクエスト動作を選択する割合を増やしてもよい。この場合には、時刻０に近い期間の重みｗの減少量を相対的に大きくし、反対に時刻ｔＲＥＦに近い期間の重みｗの減少量を相対的に小さくする。あるいは、時刻ｔＲＥＦに近い期間では、重みｗの値を変更せずに維持するようにしてもよい。
一方、アクセスリクエストの平均滞留時間が予め設定した閾値未満であるならば、リフレッシュ動作を選択する割合を増やしてもよい。この場合には、時刻０に近い期間の重みｗの増加量を相対的に大きくし、反対に時刻ｔＲＥＦに近い期間の重みｗの増加量を相対的に小さくする。あるいは、時刻ｔＲＥＦに近い期間では、重みｗの値を変更せずに維持するようにしてもよい。
リフレッシュ動作の実行頻度が低下している場合について説明する。リフレッシュ動作の実行頻度が必要数に近づくと、確実なリフレッシュ動作の実行が不可能となるおそれが生じる。そこで、リフレッシュ動作の実行頻度が低下し、かつ必要数に近いならば、例えば係数ｋ1の値を小さくするように変更し、アクセスリクエストの有無にかかわらず、必ずリフレッシュ動作を実行する期間（期間Ｐ0）を拡大する。
ここで、係数ｋ1の値の変更を起動する、リフレッシュ動作の実行頻度の閾値を予め設定しておく。この閾値をリフレッシュ動作の実行頻度が下回ったならば、係数ｋ1の変更を実施する。この係数ｋ1の変更に当たっては、係数ｋの間の大小関係を保つ必要がある。したがって、係数ｋ1以外の係数ｋの値も併せて変更する可能性がある。係数ｋの間の大小関係は、計時部１１２の動作に応じて、前述した（式１）あるいは（式３）で規定している。すなわち、計時部１１２が、初期値が０で時間の経過とともに値が増加するならば（式１）を満たすように係数ｋを変更し、反対に初期値がｔＲＥＦで時間の経過とともに値が減少するならば（式３）を満たすように係数ｋを変更する。例えば、計時部１１２の初期値が０で時間の経過とともに値が増加するならば、期間Ｐ0を拡大するには係数ｋ1の値を減少させる。
本実施形態によれば、メモリ制御装置８１０の動作状況に基づいて適応的に係数ｋ及び重みｗの値を変更し、リフレッシュ動作及びアクセスリクエストをより適切に実行することができる。したがって、ダイナミックメモリの動作性能が低下することなく、リフレッシュ動作を確実に実行することが可能となる。なお、前述した説明では、メモリ制御装置８１０の動作状況を示す指標として３つの指標を示しているが、これら３つの指標に限定されるものではない。前述した３つの指標以外の動作状況を示す指標を適用して、係数ｋ及び重みｗの値を適応的に変更するようにしてもよい。
（第５の実施形態）
第５の実施形態に係るメモリ制御装置（メモリコントローラ）の構成は、図６に示した第２の実施形態に係るメモリ制御装置（メモリコントローラ）６１０と同様である。なお、図８に示した第３の実施形態に係るメモリ制御装置（メモリコントローラ）と同様の構成であってもよい。第５の実施形態では、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１にアクセスリクエストが存在しないならばリフレッシュ動作を選択する。
図９は、第５の実施形態におけるメモリコマンド生成・発行部１１３の動作例を示すフローチャートである。メモリコマンド生成・発行部１１３は、図９に示すＳ９０１からＳ９１２までの各工程を繰り返し実行し、メモリコマンドの生成と発行を行う。本実施形態において、制御対象のダイナミックメモリ６２０は、複数のブロックを有するダイナミックメモリであるとする。
Ｓ９０１にて、メモリコマンド生成・発行部１１３は、計時部１１２が示す値Ｔbcに基づいて、現時点が存在する期間Ｐbcを判断する。ここで、値Ｔbcは、ダイナミックメモリ６２０のブロックｂに対応する計時部［ｂ］１１２が示す値である。本工程は、ダイナミックメモリ６２０が有するすべてのブロックに対して実行し、期間Ｐ0から期間Ｐnまでの期間の内のいずれの期間に存在しているかをブロック毎に判断する。
Ｓ９０２にて、メモリコマンド生成・発行部１１３は、Ｓ９０１において求めた現時点が存在する期間Ｐbcが期間Ｐ0であるか否かを判定する。Ｔｂｃが存在する期間ＰｂｃがＰ０と一致するかを判定する。本工程は、ダイナミックメモリ６２０が有するすべてのブロックに対して実行する。メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐbcが期間Ｐ0であると判定した場合（Ｓ９０２でＹＥＳ）、そのブロックをリフレッシュ動作の対象としてＳ９０３へ分岐する。このとき、現時点が存在する期間Ｐbcが期間Ｐ0であると判定したブロックが複数存在するならば、計時部１１２が示す値Ｔbcが最も大きいブロックをリフレッシュ動作の対象としてＳ９０３へ分岐し、それ以外のブロックについてはＳ９０４へ分岐する。一方、メモリコマンド生成・発行部１１３は、現時点が存在する期間Ｐbcが期間Ｐ0であると判定したブロックがひとつも存在しない場合（Ｓ９０２でＮＯ）、Ｓ９０４へ分岐する。
Ｓ９０３にて、メモリコマンド生成・発行部１１３は、Ｓ９０２においてリフレッシュ動作の対象としたブロックを、リフレッシュ対象のブロックに設定し記憶する。
Ｓ９０４にて、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１にアクセスリクエストが存在するか否かを判定する。メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１に、どのブロックに対するアクセスリクエストも存在しないと判定した場合（Ｓ９０４でＹＥＳ）、Ｓ９０５へ分岐する。一方、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１に、任意のブロックに対するアクセスリクエストが存在すると判定した場合（Ｓ９０４でＮＯ）、Ｓ９０６へ分岐する。
Ｓ９０５にて、メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックが未設定であるか否かを判定する。メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックが未設定であると判定した場合（Ｓ９０５でＹＥＳ）、Ｓ９０８へ分岐する。一方、メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックがすでに設定されていると判定した場合（Ｓ９０５でＮＯ）、Ｓ９１０へ分岐する。Ｓ９０３においてリフレッシュ対象のブロックの設定を行っていれば、メモリコマンド生成・発行部１１３は、本工程の実行によりＳ９１０へ分岐する。
Ｓ９０６にて、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１に少なくとも１つのアクセスリクエストが存在しているが、リフレッシュ対象のブロックが未設定であるか否かを判定する。メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックが未設定であると判定した場合（Ｓ９０６でＹＥＳ）、Ｓ９０７へ分岐する。一方、メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックがすでに設定されていると判定した場合（Ｓ９０６でＮＯ）、Ｓ９０９へ分岐する。Ｓ９０３においてリフレッシュ対象のブロックの設定を行っていれば、メモリコマンド生成・発行部１１３は、本工程の実行によりＳ９０９へ分岐する。
Ｓ９０７にて、メモリコマンド生成・発行部１１３は、ブロック毎に重みｗに従ってリフレッシュ動作を選択するか否かを決定する。リフレッシュ動作を選択するか否かは、重みｗに基づいて、ｗの割合でリフレッシュ動作を選択し、（１－ｗ）の割合でアクセスリクエストの実行を選択するものとして決定する。メモリコマンド生成・発行部１１３は、リフレッシュ動作を選択したブロックが存在する場合（Ｓ９０７でＹＥＳ）、そのブロックをリフレッシュ動作の対象としてＳ９０８へ分岐する。このとき、リフレッシュ動作を選択したブロックが複数存在するならば、計時部１１２が示す値Ｔbcが最も大きいブロックをリフレッシュ動作の対象としてＳ９０８へ分岐する。一方、メモリコマンド生成・発行部１１３は、リフレッシュ動作を選択したブロックがひとつも存在しない場合（Ｓ９０７でＮＯ）、Ｓ９０９へ分岐する。
Ｓ９０８にて、メモリコマンド生成・発行部１１３は、Ｓ９０３と同様に、リフレッシュ動作の対象としたブロックを、リフレッシュ対象のブロックに設定し記憶する。
Ｓ９０９にて、メモリコマンド生成・発行部１１３は、アクセスリクエスト保持部１１１が保持しているアクセスリクエストの内から、以下の条件１と条件２をともに満たすアクセスリクエストを選択する。
条件１）リフレッシュ対象のブロックに対するアクセスリクエストではない
条件２）条件１）を満たすアクセスリクエストの内、最も長くアクセスリクエスト保持部１１１に存在しているアクセスリクエスト
Ｓ９１０にて、メモリコマンド生成・発行部１１３は、リフレッシュ対象のブロックの設定がなされていれば、そのブロックに対するリフレッシュ動作を起動するメモリコマンド（リフレッシュコマンド）を生成する。また、メモリコマンド生成・発行部１１３は、アクセスリクエストの選択がなされていれば、そのアクセスリクエストに対応するメモリコマンドを生成する。
Ｓ９１１にて、メモリコマンド生成・発行部１１３は、制御対象のダイナミックメモリ６２０の状態がコマンド受付可能の状態、すなわちメモリコマンドをダイナミックメモリ６２０に発行可能であるか否かを判定する。メモリコマンド生成・発行部１１３は、ダイナミックメモリ６２０の状態がコマンド受付可能の状態であると判定した場合（Ｓ９１１でＹＥＳ）、Ｓ９１２へ分岐する。一方、メモリコマンド生成・発行部１１３は、ダイナミックメモリ６２０の状態がコマンド受付可能の状態ではないと判定した場合（Ｓ９１１でＮＯ）、ダイナミックメモリ６２０の状態がコマンド受付可能の状態に遷移するまでＳ９１１で待機する。
Ｓ９１２にて、メモリコマンド生成・発行部１１３は、Ｓ９１０において生成したリフレッシュ動作を起動するメモリコマンド、あるいはアクセスリクエストに対応するメモリコマンドを、ダイナミックメモリ６２０に発行する。
図９に示した本実施形態におけるメモリコマンドの生成・発行手順は、逐次的に各工程の処理を実行して、メモリコマンドを生成・発行している。しかし、メモリコマンドの生成・発行に係る処理は、逐次処理に限定したものではない。メモリコマンドの生成・発行に係る工程のうち、並行して実施可能な工程は並行に実施し、逐次的に処理しなければならない工程は逐次的に処理することで、メモリコマンドの生成・発行を実施するようにしてもよい。
本実施形態によれば、複数のブロックを有するダイナミックメモリに対して、リフレッシュ動作及びアクセスリクエストを適切に実行することができ、ダイナミックメモリの動作性能が低下することなく、リフレッシュ動作を確実に実行することが可能となる。また、アクセスリクエスト保持部１１１にアクセスリクエストが存在しないならば、メモリコマンド生成・発行部１１３がリフレッシュ動作を選択して実行するので、リフレッシュ動作の実行頻度を高めることができる。
（本発明の他の実施形態）
本発明は、前述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１１０、６１０、８１０：メモリ制御装置 １１１：アクセスリクエスト保持部 １１２：計時部 １１３：メモリコマンド生成・発行部 １１４：メモリ状態保持部 １１５：係数・重み変更部 １２０、６２０、８２０：ダイナミックメモリ

Claims (11)

  1. ダイナミックメモリを制御するメモリ制御装置であって、
    前記ダイナミックメモリに対するアクセスリクエストを保持する保持手段と、
    前記ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時手段と、
    前記リフレッシュ動作及び前記アクセスリクエストの選択に係る重みと、前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作を起動するメモリコマンド又は前記保持手段が保持する前記アクセスリクエストに対応するメモリコマンドを生成し、前記ダイナミックメモリに発行するコマンド生成手段とを有することを特徴とするメモリ制御装置。
  2. 前記リフレッシュ動作が完了してからの経過時間に応じて値が異なる前記重みを設定し、
    前記コマンド生成手段は、前記計時手段が計時した時間に応じた前記重みに従って、前記リフレッシュ動作又は前記アクセスリクエストを選択することを特徴とする請求項１に記載のメモリ制御装置。
  3. 前記リフレッシュ動作が完了してからの経過時間が長くなるに伴って、前記リフレッシュ動作を選択する割合が大きくなるよう前記重みを設定したことを特徴とする請求項２に記載のメモリ制御装置。
  4. 前記コマンド生成手段は、前記計時手段が計時した時間に基づく次の前記リフレッシュ動作の実行期限までの残り時間が閾値未満であれば、前記リフレッシュ動作を起動するメモリコマンドを生成し発行することを特徴とする請求項１～３の何れか１項に記載のメモリ制御装置。
  5. 前記リフレッシュ動作が完了してから次の前記リフレッシュ動作の実行期限までの期間を複数の期間に分割し、分割した期間毎に前記重みを設定したことを特徴とする請求項１～３の何れか１項に記載のメモリ制御装置。
  6. 前記コマンド生成手段は、分割した複数の期間のうち、次の前記リフレッシュ動作の実行期限に最も近い期間では、前記リフレッシュ動作を起動するメモリコマンドを生成し発行することを特徴とする請求項５に記載のメモリ制御装置。
  7. 分割した複数の期間のそれぞれの開始時刻及び終了時刻と、前記重みとの少なくとも一方は、変更可能であることを特徴とする請求項５又は６に記載のメモリ制御装置。
  8. 分割した複数の期間のそれぞれの開始時刻及び終了時刻と、前記重みとの少なくとも一方は、前記メモリ制御装置の動作状況に基づいて変更可能であることを特徴とする請求項５～７の何れか１項に記載のメモリ制御装置。
  9. 前記メモリ制御装置の動作状況は、前記保持手段が保持している前記アクセスリクエストの数、前記保持手段における前記アクセスリクエストの平均滞留時間、及び前記リフレッシュ動作の実行頻度の内の少なくとも１つを含むことを特徴とする請求項８に記載のメモリ制御装置。
  10. 前記ダイナミックメモリが複数のブロックを有するダイナミックメモリであり、
    前記計時手段を前記ブロック毎に設け、
    前記重みを前記ブロック毎に設定し、
    前記コマンド生成手段は、前記ブロックに対応する前記重みと、該ブロックに対応する前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作又は前記アクセスリクエストを選択することを特徴とする請求項１～９の何れか１項に記載のメモリ制御装置。
  11. ダイナミックメモリを制御するメモリ制御装置の制御方法であって、
    前記ダイナミックメモリに対するアクセスリクエストを保持手段に保持する保持工程と、
    前記ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時手段が計時する計時工程と、
    前記リフレッシュ動作及び前記アクセスリクエストの選択に係る重みと、前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作を起動するメモリコマンド又は前記保持手段が保持する前記アクセスリクエストに対応するメモリコマンドを生成し、前記ダイナミックメモリに発行するコマンド生成工程とを有することを特徴とする制御方法。
JP2021185570A 2021-11-15 2021-11-15 メモリ制御装置及びその制御方法 Pending JP2023072873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021185570A JP2023072873A (ja) 2021-11-15 2021-11-15 メモリ制御装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021185570A JP2023072873A (ja) 2021-11-15 2021-11-15 メモリ制御装置及びその制御方法

Publications (1)

Publication Number Publication Date
JP2023072873A true JP2023072873A (ja) 2023-05-25

Family

ID=86425357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021185570A Pending JP2023072873A (ja) 2021-11-15 2021-11-15 メモリ制御装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP2023072873A (ja)

Similar Documents

Publication Publication Date Title
JP6146128B2 (ja) データ処理装置
JP2014517431A (ja) メモリコントローラおよびかかるメモリコントローラの動作方法
JP7407167B2 (ja) メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
US9594700B2 (en) Speculative memory controller
JP2009193107A (ja) メモリアクセス装置
JP2008276391A (ja) メモリアクセス制御装置
US20130047004A1 (en) Task scheduling method of a semiconductor device
JP4388005B2 (ja) コンテキスト切替え装置
JP2006527878A (ja) 多重メモリを有するデータ処理回路
JP2023072873A (ja) メモリ制御装置及びその制御方法
JP2005523536A (ja) シングルポートメモリ装置へのアクセスを実行する方法、メモリアクセス装置、集積回路装置、および集積回路装置を使用する方法
US10198301B2 (en) Semiconductor device
JP2010061620A (ja) Ｄｍａ装置及びｄｍａ転送方法
WO2010122607A1 (ja) 記憶制御装置及びその制御方法
JP5000514B2 (ja) Ｒａｍ制御装置及びこれを用いたメモリ装置
JP2006215621A (ja) Ｄｍａ制御装置
JP2011034214A (ja) メモリ制御装置
JP2004310394A (ja) Ｓｄｒａｍアクセス制御装置
JP2022128226A (ja) メモリ制御回路およびその制御方法
JP4633334B2 (ja) 情報処理装置およびメモリアクセス調停方法
JP7373034B1 (ja) 擬似スタティックランダムアクセスメモリ
JP7493311B2 (ja) バスシステムおよびその制御方法
US11797462B2 (en) Arithmetic processing device and memory access method
JP4610961B2 (ja) アクセス制御装置
JP6161395B2 (ja) 演算装置