JP2022128226A - メモリ制御回路およびその制御方法 - Google Patents

メモリ制御回路およびその制御方法 Download PDF

Info

Publication number
JP2022128226A
JP2022128226A JP2021026640A JP2021026640A JP2022128226A JP 2022128226 A JP2022128226 A JP 2022128226A JP 2021026640 A JP2021026640 A JP 2021026640A JP 2021026640 A JP2021026640 A JP 2021026640A JP 2022128226 A JP2022128226 A JP 2022128226A
Authority
JP
Japan
Prior art keywords
access
write
read
priority
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021026640A
Other languages
English (en)
Inventor
渉 落合
Wataru Ochiai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021026640A priority Critical patent/JP2022128226A/ja
Priority to US17/668,415 priority patent/US11923037B2/en
Publication of JP2022128226A publication Critical patent/JP2022128226A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

【課題】リードとライトとの切り替わり、およびページミスによる性能低下を抑制する。【解決手段】複数のバンクを含むメモリにアクセスするメモリ制御回路は、外部回路からのアクセス要求を保持する保持手段と、複数のバンクの状態を管理する管理手段と、保持手段に保持されているアクセス要求のアクセス種別と複数のバンクの状態とに基づいて、リードとライトの何れのアクセス種別のコマンド発行を優先するかを決定する決定手段と、優先すると決定されたアクセス種別に対応するアクセス要求のコマンドを発行する発行手段と、を備える。【選択図】図１

Description

本発明は、メモリにアクセスするメモリ制御回路に関するものである。
コンピュータシステムの主記憶装置としては一般的にＤＲＡＭが使用されている。コンピュータシステムの高機能化、高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能を最大限に引き出すことが求められている。
ＤＲＡＭの性能低下の主な要因は、ページミスの発生やリードとライトの切り替わりの発生である。特許文献１では、リードとライトの切り替わりによる性能低下を抑制するために、リードまたはライトを優先コマンドとし、コマンドキューから優先コマンドを全て取り出したら優先コマンドを切り替える手法が開示されている。
特開２０１７－０５４４８３号公報
しかしながら、特許文献１ではＤＲＡＭのページミスによる性能低下が考慮されていない。そのため、優先コマンドに該当するコマンドにページミスが多い場合にはＤＲＡＭの性能低下を抑制することができない。
本発明は、このような問題に鑑みてなされたものであり、リードとライトとの切り替わり、およびページミスによる性能低下を抑制する技術を提供することを目的としている。
上述の問題点を解決するため、本発明に係るメモリ制御回路は以下の構成を備える。すなわち、複数のバンクを含むメモリにアクセスするメモリ制御回路は、
外部回路からのアクセス要求を保持する保持手段と、
前記複数のバンクの状態を管理する管理手段と、
前記保持手段に保持されているアクセス要求のアクセス種別と前記複数のバンクの状態とに基づいて、リードとライトの何れのアクセス種別のコマンド発行を優先するかを決定する決定手段と、
前記保持手段に保持されたアクセス要求のうち前記決定手段により優先すると決定されたアクセス種別に対応するアクセス要求のコマンドを発行する発行手段と、
を備える。
本発明によれば、リードとライトとの切り替わり、およびページミスによる性能低下を抑制する技術を提供することができる。
第１および第２実施形態に係るメモリ制御回路の構成を示す図である。 第１実施形態における優先コマンド決定のフローチャートである。 メモリ制御回路の動作を説明するタイミング図である。 第２実施形態における優先コマンド決定のフローチャートである。 メモリ制御回路の動作を説明するタイミング図である。 第３および第４実施形態に係るメモリ制御回路の構成を示す図である。 第３実施形態における優先コマンド決定のフローチャートである。 第４実施形態における優先コマンド決定のフローチャートである。 最短のコマンド発行間隔の例を示す図である。 メモリ制御回路の動作を説明するタイミング図である（従来技術）。 メモリ制御回路の動作を説明するタイミング図である（従来技術）。
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
（第１実施形態）
本発明に係るメモリ制御回路の第１実施形態として、ページミスやリードとライトの切り替わりの発生による性能低下を抑制するメモリ制御回路を例に挙げて以下に説明する。
＜メモリ制御回路の構成＞
図１は、第１実施形態に係るメモリ制御回路１００の構成を示す図である。メモリ制御回路１００は、外部回路から受信したアクセス入力に基づいてメモリに対するアクセスコマンドを発行する回路である。
アクセス保持回路１１０は、外部回路から受信した複数のアクセス要求を保持する。バンク制御回路１２０は、アクティブ選択回路１２１、プリチャージ選択回路１２２、バンク状態管理回路１２３と、を含む。
アクティブ選択回路１２１は、アクセス保持回路１１０が保持するアクセスのうちどのアクセスに対してバンクをアクティブするか決定し、アクティブ（ＡＣＴ）コマンドを発行する。プリチャージ選択回路１２２は、アクセス保持回路１１０が保持するアクセスのうちどのアクセスに対してバンクをプリチャージするかを決定し、プリチャージ（ＰＲＥ）コマンドを発行する。バンク状態管理回路１２３は、アクティブコマンドとプリチャージコマンドの発行を監視してバンクの状態を管理する。
リードライト制御回路１３０は、優先コマンド管理回路１３１と、リードライト選択回路１３２と、を含む。
優先コマンド管理回路１３１は、バンク状態管理回路１２３が管理するバンク状態を使用してリードまたはライトの何れのアクセス種別のコマンド発行を優先するか決定する。以下では、コマンド発行を優先するアクセス種別を優先コマンドと呼ぶ。詳細については図２を参照して後述する。リードライト制御回路１３２は、アクセス保持回路１１０が保持するアクセスから、優先コマンドが示すアクセス種別に対応するアクセス（リードまたはライト）を決定し、リード（ＲＤ）コマンドまたはライト（ＷＲ）コマンドを発行する。
＜メモリ制御回路の動作＞
図２は、第１実施形態における優先コマンド決定のフローチャートである。具体的には、優先コマンド管理回路１３１が優先コマンドを決める動作を示している。優先コマンド管理回路１３１は、毎サイクルこのフローチャートに従って優先コマンドを決定するものとする。また、アクセス保持回路１１０にアクセスがないときは、リードを優先コマンドとする。
Ｊ１０１～Ｊ１０３では、優先コマンド管理回路１３１は、アクセス保持回路１１０にリードおよび／またはライトのコマンドがあるか否か判断する。リードもライトもなければ（Ｊ１０１でＹＥＳ）「リード」を優先コマンドにする（Ｓ１３２）。リードのみあれば（Ｊ１０２でＹＥＳ）「リード」を優先コマンドにする（Ｓ１３２）。ライトのみあれば（Ｊ１０３でＹＥＳ）「ライト」を優先コマンドにする（Ｓ１３１）。
リードとライトの両方がある場合（Ｊ１０３でＮＯ）、現在の優先コマンドがリードかライトかを判断する（Ｊ１００）。なお、現在の優先コマンドは、前回のサイクルで優先すると決定されたアクセス種別（リードまたはライト）である。
優先コマンドが「リード」である場合（Ｊ１００でＹＥＳ）、優先コマンドと同じディレクション（ここでは「リード」）であり、既に対象のページがオープンされているアクセスがあるかを判定する。優先コマンドが「ライト」である場合（Ｊ１００でＮＯ）、優先コマンドと同じディレクション（ここでは「ライト」）であり、既に対象のページがオープンされているアクセスがあるかを判定する。
該当するアクセスがある場合は優先コマンドを変更せず（Ｓ１１１、Ｓ１２１）、該当するアクセスがない場合は優先コマンドを変更する（Ｓ１１２、Ｓ１２２）。
図３は、メモリ制御回路１００の動作を説明するタイミング図である。また、図９は、予め指定された、各コマンド間の最短発行間隔の例を示す図である。例えば、リードコマンドを連続して発行する場合、１回目のリードコマンドと２回目のリードコマンドとの間を最短で４サイクル空ける必要がある。
ここでは、アクセス保持回路１１０が保持するアクセスを３つとし、アクセス０、アクセス１、アクセス２として表す。各アクセスには「バンク、ページ、リード／ライト、回数」が内容として含まれる。なお、回数は、リードまたはライトのコマンドが発行される度にデクリメントされるものとする。
また、ここでは、バンク数を２つとし、バンク状態管理回路１２３が管理するバンク状態を、バンク状態０、バンク状態１として表す。各バンク状態には「オープン／クローズ、ページ（オープンの場合）」が内容として含まれる。
さらに、アクティブ選択回路１２１、プリチャージ選択回路１２２、リードライト選択回路１３２が発行するバンク０へのコマンドをコマンド０、バンク１へのコマンドをコマンド１として表す。
Ｔ０において、バンク０はクローズ、バンク１はページ１がオープンされている状態であるものとする。Ｔ１において、アクセス２のためのバンク１へのリードコマンドが発行され、アクセス２の回数はデクリメントされる。Ｔ２において、アクセス０のためのバンク０へのアクティブコマンドが発行され、バンク状態０がオープンに変化する。
Ｔ５、Ｔ９において、再びアクセス２のためのバンク１へのリードコマンドが発行され、アクセス２は完了し、アクセス保持回路１１０から削除される。Ｔ９において、優先コマンド管理回路１３１は、アクセス１がページミスしているが、ページがオープンされているリードがないため、優先コマンドをライトに変える。
Ｔ１３において、アクセス１のためのバンク１へのプリチャージコマンドが発行され、バンク状態１がクローズに変化する。Ｔ２０において、アクセス０のためのバンク０へのライトコマンドが発行され、アクセス０の回数はデクリメントされる。Ｔ２１において、アクセス１のためのバンク１へのアクティブコマンドが発行され、バンク状態１がオープンに変化する。
Ｔ２４、Ｔ２８、Ｔ３２において、再びアクセス０のためのバンク０へのライトコマンドが発行され、アクセス０は完了し、アクセス保持回路１１０から削除される。Ｔ３２において、優先コマンド管理回路１３１は、ページがオープンされているライトがないため、優先コマンドをリードに変える。
Ｔ４３において、アクセス１のためのバンク１へのリードコマンドが発行され、アクセス１は完了し、アクセス保持回路１１０から削除される。
＜効果＞
図１０は、従来技術におけるメモリ制御回路の動作を説明するタイミング図である。具体的には、図３におけるアクセスと同様のアクセスに対する、従来技術におけるメモリ制御回路の動作を示している。従来技術においては、リードを全て実行した後にライトを実行することになるため、Ｔ５２に最後のライトが実行される。すなわち、第１実施形態ではＴ４３に最後のリードが実行されているため、従来技術に比較し早く処理が完了できることが分かる。
以上説明したとおり第１実施形態によれば、バンクの状態を考慮して優先コマンドを決定する。これにより、ページミスによる性能低下を抑制することができる。特に、現在の優先コマンドでページミスによる性能低下を抑制できる場合は優先コマンドを切り替えない。一方、現在の優先コマンドでページミスによる性能低下を抑制できない場合は優先コマンドを切り替える。
（第２実施形態）
第２実施形態では、ページミスが発生しているバンクの存在有無をさらに考慮して優先コマンドを決定する形態について説明する。なお、メモリ制御回路の構成は第１実施形態（図１）と同様であるため説明は省略する。
＜メモリ制御回路の動作＞
図４は、第２実施形態における優先コマンド決定のフローチャートである。具体的には、優先コマンド管理回路１３１が優先コマンドを決める動作を示している。優先コマンド管理回路１３１は、毎サイクルこのフローチャートに従って優先コマンドを決定するものとする。また、アクセス保持回路１１０にアクセスがないときは、「リード」を優先コマンドとする。
Ｊ２０１～Ｊ２０３では、優先コマンド管理回路１３１は、アクセス保持回路１１０にリードおよび／またはライトのコマンドがあるか否か判断する。リードもライトもなければ（Ｊ２０１でＹＥＳ）「リード」を優先コマンドにする（Ｓ２３２）。リードのみあれば（Ｊ２０２でＹＥＳ）「リード」を優先コマンドにする（Ｓ２３２）。ライトのみあれば（Ｊ２０３でＹＥＳ）「ライト」を優先コマンドにする（Ｓ２３１）。
リードとライトの両方がある場合（Ｊ２０３でＮＯ）、優先コマンドがリードかライトかを判断する（Ｊ２００）。
優先コマンドが「リード」である場合（Ｊ２００でＹＥＳ）、ページミス中のバンクがあるか否かを判定する（Ｊ２１０）。ページミス中のバンクがある場合はＪ２１１に進み、無い場合は優先コマンドを変更しない（Ｓ２１３）。Ｊ２１１では、ページがオープンされている優先コマンドと同じディレクション（ここでは「リード」）をすべて実行するためにかかる時間のほうがページミス時間以上であるか否かを判定する。大きい（または同じ）場合（Ｊ２１１でＹＥＳ）は、優先コマンドを変更しない（Ｓ２１１）。一方、ページミス時間未満である場合（Ｊ２１１でＮＯ）は、優先コマンドを「ライト」に変更する（Ｓ２１２）。
優先コマンドが「ライト」である場合（Ｊ２００でＮＯ）、ページミス中のバンクがあるか否かを判定する（Ｊ２２０）。ページミス中のバンクがある場合はＪ２２１に進み、無い場合は優先コマンドを変更しない（Ｓ２２３）。Ｊ２２１では、ページがオープンされている優先コマンドと同じディレクション（ここでは「ライト」）をすべて実行するためにかかる時間のほうがページミス時間よりも大きいか否かを判定する。大きい（または同じ）場合（Ｊ２２１でＹＥＳ）は、優先コマンドを変更しない（Ｓ２２１）。一方、小さい場合（Ｊ２２１でＮＯ）は、優先コマンドを「リード」に変更する（Ｓ２２２）。
図５は、メモリ制御回路１００の動作を説明するタイミング図である。最短のコマンド発行間隔は、第１実施形態（図９）と同様であるとする。
ここでは、アクセス保持回路１１０が保持するアクセスが４つあり、アクセス０、アクセス１、アクセス２、アクセス３として表す。各アクセスには「バンク、ページ、リード／ライト、回数」が内容として含まれる。なお、回数は、リードまたはライトのコマンドが発行される度にデクリメントされるものとする。
また、ここでは、バンク数を３つとし、バンク状態管理回路１２３が管理するバンク状態を、バンク状態０、バンク状態１、バンク状態２として表す。各バンク状態には「オープン／クローズ、ページ（オープンの場合）」が内容として含まれる。
さらに、アクティブ選択回路１２１、プリチャージ選択回路１２２、リードライト選択回路１３２が発行するバンク０へのコマンドをコマンド０、バンク１へのコマンドをコマンド１、バンク２へのコマンドをコマンド２として表す。
Ｔ０において、バンク０はクローズ、バンク１はページ１がオープン、バンク２はクローズされている状態であるものとする。Ｔ１において、アクセス２のためのバンク１へのリードコマンドが発行され、アクセス２の回数はデクリメントされる。Ｔ２において、アクセス３のためのバンク２へのアクティブコマンドが発行され、バンク状態２がオープンに変化する。Ｔ４において、アクセス０のためのバンク０へのアクティブコマンドが発行され、バンク状態０がオープンに変化する。
Ｔ５、Ｔ９において、再びアクセス２のためのバンク１へのリードコマンドが発行され、アクセス２は完了し、アクセス保持回路１１０から削除される。Ｔ９において、優先コマンド管理回路１３１は、アクセス３はページがオープンされているリードであるが、バンク１のページミス時間を満たすのに充分な回数のリードではないと判定し、優先コマンドをライトに変える。なお、ページミス時間とは、次にリードできるようになるまでの時間を意味する。
Ｔ１３において、アクセス１のためのバンク１へのプリチャージコマンドが発行され、バンク状態１がクローズに変化する。Ｔ２０において、アクセス０のためのバンク０へのライトコマンドが発行され、アクセス０の回数はデクリメントされる。Ｔ２１において、アクセス１のためのバンク１へのアクティブコマンドが発行され、バンク状態１がオープンに変化する。
Ｔ２４、Ｔ２８において、再びアクセス０のためのバンク０へのライトコマンドが発行され、アクセス０は完了し、アクセス保持回路１１０から削除される。Ｔ２８において、優先コマンド管理回路１３１は、ライトがなくなるため、優先コマンドをリードに変える。Ｔ３９において、アクセス１のためのバンク１へのリードコマンドが発行され、アクセス１は完了し、アクセス保持回路１１０から削除される。Ｔ４３において、アクセス３のためのバンク２へのリードコマンドが発行され、アクセス３は完了し、アクセス保持回路１１０から削除される。
＜効果＞
図１１は、従来技術におけるメモリ制御回路の動作を説明するタイミング図である。具体的には、図５におけるアクセスと同様のアクセスに対する、従来技術におけるメモリ制御回路の動作を示している。従来技術においては、リードを全て実行した後にライトを実行することになるため、Ｔ４９に最後のライトが実行される。すなわち、第２実施形態ではＴ４３に最後のリードが実行されるため、従来技術に比較し早く処理が完了できることが分かる。
以上説明したとおり第２実施形態によれば、バンクの状態を考慮して優先コマンドを決定する。これにより、ページミスによる性能低下を抑制することができる。
（第３実施形態）
本発明に係るメモリ制御回路の第３実施形態として、ページミスやリードとライトの切り替わりの発生による性能低下を抑制するメモリ制御回路を例に挙げて以下に説明する。特に、ライトデータバッファやリードデータバッファの状態を併せて考慮する点が第１実施形態と異なる。
＜メモリ制御回路の構成＞
図６は、第３実施形態に係るメモリ制御回路２００の構成を示す図である。メモリ制御回路２００は、外部回路から受信したアクセス入力に基づいてメモリに対するアクセスコマンドを発行する回路である。メモリ制御回路２００は、第１実施形態のメモリ制御回路１００に対して、ライトデータバッファ２１０、リードデータバッファ２２０が追加されている。
ライトデータバッファ２１０は、外部回路から入力されたデータを不図示のメモリにデータ書き込みを行う際に利用されるライトバッファである。一方、リードデータバッファ２２０は、外部回路が不図示のメモリからデータ読み取りを行う際に利用されるリードバッファである。そして、優先コマンド制御回路２３１は、これらのバッファの状態も考慮して優先コマンドを決定する。
＜メモリ制御回路の動作＞
図７は、第３実施形態における優先コマンド決定のフローチャートである。具体的には、優先コマンド管理回路２３１が優先コマンドを決める動作を示している。図７のフローチャートは、第１実施形態のフローチャート（図２）にＪ３００、Ｊ４００が追加されたものに相当する。
優先コマンドが「リード」であり（Ｊ１００でＹＥＳ）、ページがオープンされているリードがある（Ｊ１１０でＹＥＳ）場合、Ｊ３００に進む。Ｊ３００では、優先コマンド管理回路２３１は、リードデータバッファの使用量が閾値以上の場合（Ｊ３００でＹＥＳ）、優先コマンドを「ライト」に変更する（Ｓ１１２）。
優先コマンドが「ライト」であり（Ｊ１００でＮＯ）、ページがオープンされているライトがない（Ｊ１２０でＮＯ）場合、Ｊ４００に進む。Ｊ４００では、優先コマンド管理回路２３１は、ライトデータバッファの使用量が閾値以上の場合（Ｊ４００でＹＥＳ）、優先コマンドを変更しない（Ｓ１２１）。
以上説明したとおり第３実施形態によれば、バンク状態を考慮しつつ、リードデータバッファが閾値以上のときには、「リード」を優先しないようにすることができる。また、ライトデータバッファが閾値以上のときには、「ライト」を優先するようにすることができる。これにより、ページミスによる性能低下をさらに抑制することができる。
（第４実施形態）
第４実施形態では、ページミス中のバンクの有無をさらに考慮して優先コマンドを決定する形態について説明する。なお、メモリ制御回路の構成は第３実施形態（図６）と同様であるため説明は省略する。
＜メモリ制御回路の動作＞
図８は、第４実施形態における優先コマンド決定のフローチャートである。具体的には、優先コマンド管理回路２３１が優先コマンドを決める動作を示している。図８のフローチャートは、第２実施形態のフローチャート（図４）にＪ３００、Ｊ４００が追加されたものに相当する。
優先コマンドが「リード」であり（Ｊ２００でＹＥＳ）、ページミス中のバンクのページミス時間よりもページがオープンされているリードをすべて実行する時間のほうが大きい（Ｊ２１１でＹＥＳ）場合、Ｊ３００に進む。Ｊ３００では、優先コマンド管理回路２３１は、リードデータバッファの使用量が閾値以上の場合（Ｊ３００でＹＥＳ）、優先コマンドを「ライト」に変更する（Ｓ２１２）。
優先コマンドが「ライト」であり（Ｊ２００でＮＯ）、ページミス中のバンクのページミス時間よりもページがオープンされているライトをすべて実行する時間のほうが小さい（Ｊ２２１でＮＯ）場合、Ｊ４００に進む。Ｊ４００では、優先コマンド管理回路２３１は、ライトデータバッファの使用量が閾値以上の場合（Ｊ４００でＹＥＳ）、優先コマンドを変更しない（Ｓ２２１）。
以上説明したとおり第４実施形態によれば、バンク状態を考慮しつつ、リードデータバッファが閾値以上のときには、「リード」を優先しないようにすることができる。また、ライトデータバッファが閾値以上のときには、「ライト」を優先するようにすることができる。これにより、ページミスによる性能低下をさらに抑制することができる。
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
１００ メモリ制御回路； １１０ アクセス保持回路； １２０ バンク制御回路； １２１ アクティブ選択回路； １２２ プリチャージ選択回路； １２３ バンク状態管理回路； １３０ リードライト制御回路； １３１ 優先コマンド管理回路； １３２ リードライト選択回路

Claims (9)

  1. 複数のバンクを含むメモリにアクセスするメモリ制御回路であって、
    外部回路からのアクセス要求を保持する保持手段と、
    前記複数のバンクの状態を管理する管理手段と、
    前記保持手段に保持されているアクセス要求のアクセス種別と前記複数のバンクの状態とに基づいて、リードとライトの何れのアクセス種別のコマンド発行を優先するかを決定する決定手段と、
    前記保持手段に保持されたアクセス要求のうち前記決定手段により優先すると決定されたアクセス種別に対応するアクセス要求のコマンドを発行する発行手段と、
    を備えることを特徴とするメモリ制御回路。
  2. 前記管理手段は、前記複数のバンクのそれぞれについて、オープンされているか否か、および、オープンされている場合はどのページがオープンされているかを管理する
    ことを特徴とする請求項１に記載のメモリ制御回路。
  3. 前記決定手段は、
    前記保持手段にリードのアクセス要求のみが保持されている場合はリードを優先し、
    前記保持手段にライトのアクセス要求のみが保持されている場合はライトを優先し、
    前記保持手段にリードとライトの両方のアクセス要求が保持されているとき、前記決定手段により前回優先すると決定されたアクセス種別で既にページをオープンしているアクセスがある場合は優先するアクセス種別を変更せず、当該アクセスがない場合は優先するアクセス種別を変更する
    ことを特徴とする請求項２に記載のメモリ制御回路。
  4. アクティブまたはプリチャージのコマンドを発行するバンク制御手段をさらに備える
    ことを特徴とする請求項１または２に記載のメモリ制御回路。
  5. リード、ライト、アクティブ、プリチャージの各コマンド間の最短発行間隔が予め指定されている
    ことを特徴とする請求項４に記載のメモリ制御回路。
  6. 前記管理手段は、前記複数のバンクのそれぞれについて、前記最短発行間隔に基づいて、あるバンクへのページミスが発生した際の当該バンクへのリードまたはライトのコマンド発行が可能となるまでのページミス時間をさらに管理し、
    前記決定手段は、
    前記保持手段にリードのアクセス要求のみが保持されている場合はリードを優先し、
    前記保持手段にライトのアクセス要求のみが保持されている場合はライトを優先し、
    前記保持手段にリードとライトの両方のアクセス要求が保持されておりかつページミスが発生しているバンクが存在しない場合は、優先するアクセス種別を変更せず、
    前記保持手段にリードとライトの両方のアクセス要求が保持されておりかつページミスが発生しているバンクが存在する場合は、前記保持手段に保持されたアクセス要求のうち既にページをオープンしているアクセスと同じ種別のアクセス要求をすべて実行するためにかかる時間が前記ページミス時間以上である場合は優先するアクセス種別を変更せず、前記ページミス時間未満である場合は優先するアクセス種別を変更する
    ことを特徴とする請求項５に記載のメモリ制御回路。
  7. 前記決定手段は、前回優先すると決定したアクセス種別がライトでありかつ前記メモリへのデータ書き込みバッファの使用量が閾値以上である場合、バンクの状態に関わらず優先するアクセス種別をライトのまま保持する
    ことを特徴とする請求項１乃至６の何れか１項に記載のメモリ制御回路。
  8. 前記決定手段は、前回優先すると決定したアクセス種別がリードでありかつ前記メモリからのデータ読み取りバッファの使用量が閾値以上である場合、バンクの状態に関わらず優先するアクセス種別をリードのまま保持する
    ことを特徴とする請求項１乃至７の何れか１項に記載のメモリ制御回路。
  9. 複数のバンクを含むメモリにアクセスするメモリ制御回路の制御方法であって、
    前記メモリ制御回路は、外部回路からのアクセス要求を保持する保持手段と、前記複数のバンクの状態を管理する管理手段と、を備え、前記制御方法は、
    前記保持手段に保持されているアクセス要求のアクセス種別と前記複数のバンクの状態とに基づいて、リードとライトの何れのアクセス種別のコマンド発行を優先するかを決定する決定工程と、
    前記保持手段に保持されたアクセス要求のうち前記決定工程により優先すると決定されたアクセス種別に対応するアクセス要求のコマンドを発行する発行工程と、
    を含むことを特徴とする制御方法。
JP2021026640A 2021-02-22 2021-02-22 メモリ制御回路およびその制御方法 Pending JP2022128226A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021026640A JP2022128226A (ja) 2021-02-22 2021-02-22 メモリ制御回路およびその制御方法
US17/668,415 US11923037B2 (en) 2021-02-22 2022-02-10 Memory control circuit and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021026640A JP2022128226A (ja) 2021-02-22 2021-02-22 メモリ制御回路およびその制御方法

Publications (1)

Publication Number Publication Date
JP2022128226A true JP2022128226A (ja) 2022-09-01

Family

ID=82899764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026640A Pending JP2022128226A (ja) 2021-02-22 2021-02-22 メモリ制御回路およびその制御方法

Country Status (2)

Country Link
US (1) US11923037B2 (ja)
JP (1) JP2022128226A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240143224A1 (en) * 2022-10-31 2024-05-02 Sk Hynix Nand Product Solutions Corp. Systems, methods, and media for prioritizing read accesses to storage devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6087742B2 (ja) 2013-06-14 2017-03-01 キヤノン株式会社 半導体装置、および、チップ識別子の設定方法
KR20150017526A (ko) * 2013-08-07 2015-02-17 삼성전자주식회사 메모리 명령 스케줄러 및 메모리 명령 스케줄링 방법
JP6950149B2 (ja) 2015-09-08 2021-10-13 ソニーグループ株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法

Also Published As

Publication number Publication date
US20220270655A1 (en) 2022-08-25
US11923037B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP5272274B2 (ja) メモリアクセスの順序を変更するシステム、装置、および方法
JP4742116B2 (ja) アウトオブオーダｄｒａｍシーケンサ
US7907469B2 (en) Multi-port memory device for buffering between hosts and non-volatile memory devices
US20130326132A1 (en) Memory system and method having unidirectional data buses
JP6146128B2 (ja) データ処理装置
JP2021530808A (ja) メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
CN110543433B (zh) 一种混合内存的数据迁移方法及装置
US6125422A (en) Dependent bank memory controller method and apparatus
JP2022128226A (ja) メモリ制御回路およびその制御方法
KR20230048560A (ko) 적응형 메모리 트랜잭션 스케줄링
US6742089B1 (en) Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports
US20230325121A1 (en) Memory controller, control method for controlling memory controller, and storage medium
CN109791469A (zh) 设置高速缓冲存储器的时钟速度/电压的装置及方法
US11694735B2 (en) Memory controller and method of controlling the memory controller
CN111694772A (zh) 存储器控制器
US20060123187A1 (en) Memory controller to utilize DRAM write buffers
JP2006268753A (ja) Ｄｍａ回路及びコンピュータシステム
JPWO2006132006A1 (ja) メモリ制御装置及びメモリ制御方法
US10877888B2 (en) Systems and methods for providing distributed global ordering
CN113946435A (zh) 内存管理技术及计算机系统
US20170075571A1 (en) Memory device and control method thereof
US12001682B2 (en) PIM computing system and memory controller thereof
CN110390973B (zh) 存储器控制器
US20230418474A1 (en) Pim computing system and memory controller thereof
WO2023162465A1 (ja) ライトバッファ制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240221