JP2023072426A - 成膜方法、および多結晶シリコン膜の形成方法 - Google Patents

成膜方法、および多結晶シリコン膜の形成方法 Download PDF

Info

Publication number
JP2023072426A
JP2023072426A JP2021184977A JP2021184977A JP2023072426A JP 2023072426 A JP2023072426 A JP 2023072426A JP 2021184977 A JP2021184977 A JP 2021184977A JP 2021184977 A JP2021184977 A JP 2021184977A JP 2023072426 A JP2023072426 A JP 2023072426A
Authority
JP
Japan
Prior art keywords
film
substrate
processing container
gas
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021184977A
Other languages
English (en)
Inventor
由裕 竹澤
Yoshihiro Takezawa
達也 宮原
Tatsuya Miyahara
大介 鈴木
Daisuke Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021184977A priority Critical patent/JP2023072426A/ja
Priority to US18/051,566 priority patent/US20230151480A1/en
Priority to KR1020220144198A priority patent/KR20230069826A/ko
Publication of JP2023072426A publication Critical patent/JP2023072426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】均一な膜厚を有するアモルファスシリコン膜を形成できる技術を提供する。【解決手段】成膜方法は、アモルファスシリコン膜を基板に成膜する。成膜方法は、前記基板を収容した処理容器内にモノシラン（ＳｉＨ４）ガスを供給するとともに、（ａ）前記処理容器内の温度を３００℃以上４４０℃以下の範囲に設定し、かつ（ｂ）前記処理容器内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定したプロセス条件で成膜処理を行う。【選択図】図１

Description

本開示は、成膜方法、および多結晶シリコン膜の形成方法に関する。
絶縁膜の上に、結晶化の進行を抑制する不純物がドープされたアモルファスシリコン膜と、ノンドープアモルファスシリコン膜とをこの順に積層し、次いで積層されたアモルファスシリコン膜を結晶化させる技術が知られている（例えば、特許文献１参照）。
特開２０１５－２５５８９４号公報
本開示は、均一な膜厚を有するアモルファスシリコン膜を形成できる技術を提供する。
本開示の一態様によれば、アモルファスシリコン膜を基板に成膜する成膜方法であって、前記基板を収容した処理容器内にＳｉＨ４ガスを供給するとともに、以下の（ａ）および（ｂ）のプロセス条件で成膜処理を行う、成膜方法が提供される。
（ａ）前記処理容器内の温度を３００℃以上４４０℃以下の範囲に設定する
（ｂ）前記処理容器内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定する
一態様によれば、均一な膜厚を有するアモルファスシリコン膜を形成できる。
一実施形態に係る多結晶シリコン膜の形成方法を示すフローチャートである。 第２成膜工程の後の基板を示す概略断面図である。 多結晶シリコン膜の形成方法を実施する処理装置の一例を示す概略図である。 図４（Ａ）は、成膜処理における温度と膜中の水素濃度の関係を示すグラフである。図４（Ｂ）は、成膜処理における圧力と膜中の水素濃度の関係を示すグラフである。 図５（Ａ）は、本実施形態の成膜処理による凹部のシード層およびバルク層を例示する断面図である。図５（Ｂ）は、従来の成膜処理による凹部のシード層およびバルク層を例示する断面図である。図５（Ｃ）は、凹部に形成されたシード層の膜厚を比較するためのグラフである。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
本開示の一実施形態に係る多結晶シリコン膜の形成方法は、図１に示すように、第１成膜工程Ｓ１、第２成膜工程Ｓ２および結晶化工程Ｓ３を順に行う。また、本開示の一実施形態に係る成膜方法は、第１成膜工程Ｓ１の成膜処理に関するものである。
図２に示すように、多結晶シリコン膜の形成方法を行う基板１００は、例えば、ＶＮＡＮＤ等のメモリに適用される半導体ウエハである。なお、基板１００は、メモリ以外の用途に利用されるものでもよい。
基板１００は、当該基板１００の表面に絶縁膜（下地層）１１０を有する。絶縁膜１１０は、メモリにおいてゲートを絶縁する。この絶縁膜１１０としては、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）等があげられる。多結晶シリコン膜の形成方法では、絶縁膜１１０の上にアモルファスシリコン膜を成膜する。なお、アモルファスシリコン膜を形成する際に、絶縁膜１１０の表面には、アミノシラン等の有機シランがコーティングされていることが好ましい。
第２成膜工程Ｓ２まで行うと、絶縁膜１１０の上に、第１アモルファスシリコン膜（シード層１２１）および第２アモルファスシリコン膜（バルク層１２２）が積層した状態となる。すなわち、多結晶シリコン膜の形成方法は、第１成膜工程Ｓ１により絶縁膜１１０の上にシード層１２１を成膜し、第２成膜工程Ｓ２によりシード層１２１の上にバルク層１２２を成膜する。
結晶化工程Ｓ３では、シード層１２１およびバルク層１２２を有する基板１００を所定の温度に加熱することにより、シード層１２１およびバルク層１２２を結晶化させる。これにより、基板１００は、絶縁膜１１０上に多結晶シリコン膜が形成される。
以下、図３を参照して、上記の多結晶シリコン膜の形成方法を実施する処理装置１の一例について説明する。処理装置１は、絶縁膜１１０を有する複数の基板１００に対して、一度に処理を行うバッチ式の装置である。
処理装置１は、処理容器１０、ガス供給部３０、排気部４０、加熱部５０および制御部８０等を有する。
処理容器１０は、内部を減圧可能であり、基板１００を収容する。処理容器１０は、下端が開放された有天井の円筒形状の内管１１と、下端が開放されて内管１１の外側を覆う有天井の円筒形状の外管１２とを有する。内管１１および外管１２は、石英等の耐熱性材料により形成されており、同軸状に配置されて２重管構造となっている。
内管１１の天井は、例えば平坦になっている。内管１１の一側には、その長手方向（上下方向）に沿ってガスノズルを収容する収容部１３が形成されている。収容部１３は、内管１１の側壁の一部を外側へ向けて突出させて形成された凸部１４内の領域である。
収容部１３に対向させて内管１１の反対側の側壁には、その長手方向（上下方向）に沿って矩形状の開口１５が形成されている。
開口１５は、内管１１内のガスを排気できるように形成されたガス排気口である。開口１５の長さは、ウエハボート１６の長さと同じであるか、またはウエハボート１６の長さよりも長く上下方向へそれぞれ延びるようにして形成されている。
処理容器１０の下端は、例えばステンレス鋼により形成される円筒形状のマニホールド１７によって支持されている。マニホールド１７の上端にはフランジ１８が形成されており、フランジ１８上に外管１２の下端を設置して支持するようになっている。フランジ１８と外管１２との下端との間にはＯリング等のシール部材１９を介在させて外管１２内を気密状態にしている。
マニホールド１７の上部の内壁には、円環状の支持部２０が設けられており、支持部２０上に内管１１の下端を設置して支持するようになっている。マニホールド１７の下端の開口には、蓋体２１がＯリング等のシール部材２２を介して気密に取り付けられており、処理容器１０の下端の開口、すなわち、マニホールド１７の開口を気密に塞ぐようになっている。蓋体２１は、例えばステンレス鋼により形成される。
蓋体２１の中央部には、磁性流体シール２３を介してウエハボート１６を回転可能に支持する回転軸２４が貫通して設けられている。回転軸２４の下部は、ボートエレベータよりなる昇降機構２５のアーム２５Ａに回転自在に支持されている。
回転軸２４の上端には回転プレート２６が設けられており、回転プレート２６上に石英製の保温台２７を介して基板１００を保持するウエハボート１６が載置されるようになっている。したがって、昇降機構２５を昇降させることによって、蓋体２１とウエハボート１６とは一体に上下動し、ウエハボート１６を処理容器１０内から離脱できるようになっている。ウエハボート１６は、処理容器１０内に収容可能であり、複数（例えば、５０～１５０枚）の基板１００を、上下方向に間隔をあけて略水平に保持する。
ガス供給部３０は、前述した第１成膜工程Ｓ１および第２成膜工程Ｓ２において、処理ガスおよびパージガスを内管１１内に供給するガスノズル３１を有する。処理ガスは、シリコン含有ガスであるモノシラン（ＳｉＨ４）ガスを使用する。一方、パージガスは、例えば、窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスを利用できる。
ガスノズル３１は、例えば、石英製であり、内管１１内の鉛直方向に沿って設けられるとともに、その基端がＬ字状に屈曲されてマニホールド１７を貫通するように支持されている。ガスノズル３１は、その長手方向に沿って複数のガス孔３２を備えており、各ガス孔３２から水平方向に向けて処理ガスを放出する。複数のガス孔３２は、例えば、ウエハボート１６に支持される基板１００の間隔と同じ間隔で配置される。ガスノズル３１には、流量が制御された処理ガスが導入される。
図３では、ガス供給部３０が１つのガスノズル３１を有する場合を示しているが、これに限定されず、ガス供給部３０は複数のガスノズルを有してもよい。例えば、モノシランガスと、パージガスとは、異なるガスノズルから内管１１内に供給されてもよい。
排気部４０は、内管１１内から開口１５を介して排出され、内管１１と外管１２との間の空間Ｐ１を介してガス出口４１から排出されるガスを排気する。ガス出口４１は、マニホールド１７の上部の側壁であって、支持部２０の上方に形成されている。ガス出口４１には、排気経路４２が接続されている。排気経路４２には、圧力調整弁４３および真空ポンプ４４が下流側に向かって順に設けられ、処理容器１０内の内圧を調整できるようになっている。
加熱部５０は、外管１２の周囲を囲うように設けられ、例えばベースプレート２８上に固定されている。加熱部５０は、外管１２を覆うように円筒形状を有する。加熱部５０は、例えば発熱体を含み、処理容器１０内の基板１００を加熱する。
制御部８０は、処理装置１の各部の動作を制御する。制御部８０は、図示しない１以上のプロセッサ、メモリ、入出力インタフェースおよび電子回路を有するコンピュータを適用し得る。プロセッサは、ＣＰＵ、ＡＳＩＣ、ＦＰＧＡ、複数のディスクリート半導体からなる回路等のうち１つまたは複数を組み合わせたものである。メモリは、揮発性メモリ、不揮発性メモリにより構成される。また、メモリは、制御部８０に接続された記憶媒体９０（例えば、コンパクトディスク、ＤＶＤ、ハードディスク、フラッシュメモリ等）を含み、処理装置１を動作させるプログラム、基板処理のレシピ（プロセス条件）を記憶している。
次に、処理装置１の動作について説明する。多結晶シリコン膜の形成方法は、制御部８０が処理装置１の各部の動作を制御することにより実施される。
処理装置１は、基板処理において、まず複数の基板１００を搭載したウエハボート１６を処理容器１０内に搬入する。続いて、マニホールド１７の下端の開口を蓋体２１により閉じることにより処理容器１０内を密閉空間とする。
密閉空間の形成後、処理装置１は、第１成膜工程Ｓ１を行う。本実施形態に係る第１成膜工程Ｓ１は、以下のプロセス条件で各基板１００の成膜処理を行う。
処理ガス：モノシラン（ＳｉＨ４）ガス
処理容器１０内の温度：３００℃以上４４０℃以下
処理容器１０内の圧力：１０Ｔｏｒｒ（≒１．３ｋＰａ）以上
１００Ｔｏｒｒ（≒１３ｋＰａ）以下
処理ガスの流量：０．１ｓｌｍ以上３ｓｌｍ以下
すなわち、処理装置１は、第１成膜工程Ｓ１におけるモノシランガスの熱分解温度を、従来の成膜処理で一般的に用いられる熱分解温度（４５０℃～５３０℃）よりも低い温度（３００℃～４４０℃）に設定している。この第１成膜工程Ｓ１におけるモノシランガスの熱分解温度は、後記の第２成膜工程Ｓ２におけるモノシランガスの熱分解温度よりも低い温度である。
図４（Ａ）は、第１成膜工程Ｓ１における処理容器１０内の温度に対するシード層１２１の膜中の水素濃度の関係を示す対数グラフである。グラフにおいて、横軸は処理容器１０内の温度を示し、縦軸は膜中の水素濃度を示す。このグラフから分かるように、モノシランガスによる成膜処理では、処理容器１０内の温度が低くなる程、膜中の水素濃度が高くなる。つまり、モノシランガスの熱分解温度が低い環境下で成膜処理を行うことで、シード層１２１は、モノシランガスに含まれていた水素が膜中に多く残存するようになる。
このように膜中の水素濃度が高くなると、結晶化工程Ｓ３において結晶化を行った際に、水素の脱離に伴い大粒径の多結晶シリコン膜を形成できる。言い換えれば、第１成膜工程Ｓ１において３００℃以上４４０℃以下の温度で基板１００を加熱してシード層１２１を形成することで、多結晶シリコン膜の大粒径を促すことが可能となる。
また、処理装置１は、第１成膜工程Ｓ１においてモノシランガスの熱分解温度を低くしたことでシード層１２１のシリコンの核の粒径が小さくなることを抑制するために、処理容器１０内の圧力を高圧に維持して成膜処理を行う。具体的には、上記のプロセス条件に示すように、処理装置１は、従来の成膜処理で一般的に用いられる圧力（５Ｔｏｒｒ≒６６７Ｐａ以下）よりも、第１成膜工程Ｓ１における処理容器１０内の圧力を高く（１０Ｔｏｒｒ～１００Ｔｏｒｒ）に設定している。この第１成膜工程Ｓ１における処理容器１０内の圧力は、後記の第２成膜工程Ｓ２における処理容器１０内の圧力よりも高い圧力である。
図４（Ｂ）は、処理容器１０内の温度が４３０℃の場合における処理容器１０内の圧力と、シード層１２１の膜中の水素濃度との関係を示す対数グラフである。グラフにおいて、横軸は処理容器１０内の圧力を示し、縦軸は膜中の水素濃度を示す。このグラフから分かるように、モノシランガスの成膜処理では、処理容器１０内の温度が同じであれば、処理容器１０内の圧力が高くなる程、膜中の水素濃度が高くなる。つまり、処理容器１０内の圧力が高い環境下で成膜処理を行うことで、シード層１２１はモノシランガスに含まれていた水素が膜中に多く残存するようになる。
また、処理装置１は、処理容器１０内の圧力を一定に維持するために、ガス供給部３０により処理容器１０内に供給するモノシランガスの流量を、０．１ｓｌｍ～３ｓｌｍの範囲に設定することが好ましい。これにより、処理装置１は、処理容器１０内の各基板１００にモノシランガスを安定的に供給して、シード層１２１の成膜を進行させることができる。
以上の第１成膜工程Ｓ１のプロセス条件を行うために、制御部８０は、排気部４０を制御して処理容器１０内を真空引きし、プロセス条件で示した１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の圧力のうち所定の圧力（例えば、１９Ｔｏｒｒ）に維持する。また、制御部８０は、加熱部５０の供給電力を制御して、処理容器１０内の温度をプロセス条件で示した３００℃以上４４０℃以下のうち所定の温度（例えば、３８０℃）に上昇させる。
処理容器１０内が所定の圧力で安定し、かつ処理容器１０内の温度が所定の温度で安定すると、処理容器１０内にモノシランガスを供給する。モノシランガスの供給量は、プロセス条件で示した０．１ｓｌｍ以上３ｓｌｍ以下の流量のうち所定の流量（例えば、０．３ｓｌｍ）に設定される。なお、処理装置１は、モノシランガスの供給に伴って、ウエハボート１６を回転してもよい。そして、処理装置１は、任意のプロセス時間をかけて、以上の成膜処理を行う。
これにより、処理装置１は、均一な膜厚を有する第１アモルファスシリコン膜（シード層１２１）を絶縁膜１１０の上に成膜することができる。処理装置１は、所望の膜厚を有するシード層１２１を形成すると、第１成膜工程Ｓ１を終了する。なお、処理装置１は、第１成膜工程Ｓ１が終了しても、ウエハボート１６の回転を継続させる。
次に、処理装置１は、第２成膜工程Ｓ２を行う。第２成膜工程Ｓ２は、以下のプロセス条件で各基板１００の成膜処理を行う。
処理ガス：シリコン含有ガス
処理容器１０内の温度：４５０℃以上５３０℃以下
処理容器１０内の圧力：５Ｔｏｒｒ（≒１．３ｋＰａ）以下
処理ガスの流量：０．１ｓｌｍ以上５ｓｌｍ以下
第２成膜工程Ｓ２のシリコン含有ガスとしては、例えば、モノシランガス、高次シランガス、ハロゲン含有シリコンガスまたはこれら２種以上の混合ガスを利用できる。ハロゲン含有シリコンガスとしては、例えばＳｉＦ４、ＳｉＨＦ３、ＳｉＨ２Ｆ２、ＳｉＨ３Ｆ等のフッ素含有シリコンガス、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２（ＤＣＳ）、ＳｉＨ３Ｃｌ等の塩素含有シリコンガス、ＳｉＢｒ４、ＳｉＨＢｒ３、ＳｉＨ２Ｂｒ２、ＳｉＨ３Ｂｒ等の臭素含有ガスが挙げられる。本実施形態に係る第２成膜工程Ｓ２のシリコン含有ガスとしては、成膜レートが大きく、かつ安価であるという観点から、モノシランガスを適用している。
第１成膜工程Ｓ１から第２成膜工程Ｓ２に移行した際に、処理装置１は、ウエハボート１６の回転を継続しつつ、処理容器１０内へのモノシランガスの供給を継続する。そして、処理装置１は、処理容器１０内の圧力を、第１成膜工程Ｓ１の圧力から、第２成膜工程Ｓ２のプロセス条件で示した５Ｔｏｒｒ以下の圧力のうち所定の圧力に調整する。また、処理装置１は、加熱部５０の供給電力を制御して、処理容器１０内の温度をプロセス条件で示した４５０℃以上５３０℃以下のうち所定の温度（例えば、４７０℃）に調整する。
そして、処理装置１は、処理容器１０内が第２成膜工程Ｓ２の圧力で安定し、かつ処理容器１０内の温度が第２成膜工程Ｓ２の温度で安定した状態で、任意のプロセス時間をかけて第２成膜工程Ｓ２の成膜処理を行う。これにより、シード層１２１を覆うバルク層１２２が形成される。シード層１２１がバルク層１２２によって完全に覆われた後、処理容器１０内へのモノシランガスの供給を停止する。なお、処理装置１は、第２成膜工程Ｓ２が終了しても、ウエハボート１６の回転を継続させる。
最後に、処理装置１は、結晶化工程Ｓ３を行う。この際、処理装置１は、処理容器１０内を不活性ガス雰囲気に調整する。不活性ガス雰囲気は、例えば、窒素雰囲気、アルゴン雰囲気であってよい。また、不活性ガス雰囲気に代えて、水素雰囲気等の還元ガス雰囲気であってもよい。なお、本実施形態では、第１成膜工程Ｓ１および第２成膜工程Ｓ２と同じ装置で結晶化工程を実施しているが、これに限定されず、結晶化工程は別の装置で行ってもよい。
また、処理装置１は、加熱部５０への供給電力を制御して結晶化工程Ｓ３の温度に調整する。結晶化工程Ｓ３の温度は、５５０℃以上７００℃以下の範囲のうち所定の温度（例えば６５０℃）であるとよい。これにより、シード層１２１、バルク層１２２の結晶化が進行する。上記したように、本実施形態では、低温かつ高圧の環境下においてシード層１２１を形成したことで、シード層１２１のシリコンの核が大きく生成され、生成された核を起点としてバルク層１２２が結晶化する。これにより、大粒径の多結晶シリコン膜を形成できる。
特に、本実施形態に係る第１成膜工程Ｓ１の成膜処理は、図５（Ａ）に示すように、基板１００の面方向に沿って平坦状に連続する平面部１１１と、平面部１１１から基板１００の厚さ方向に穿設された凹部１１２と、を有する絶縁膜１１０において有効である。絶縁膜１１０の凹部１１２としては、ホール、トレンチ等があげられる。また、図５（Ａ）（および後記の図５（Ｂ））において、凹部１１２のシード層１２１、２２１に付したＴＯＰ、ＭＩＤ１、ＭＩＤ２、ＭＩＤ３、ＢＴＭは、凹部１１２の深さ方向に設定した膜厚測定位置を示している。ＴＯＰは、凹部１１２の開口周辺の膜厚測定位置であり、ＢＴＭは、凹部１１２の底部周辺の膜厚測定位置であり、ＭＩＤ１、ＭＩＤ２、ＭＩＤ３は、ＴＯＰ側からＢＴＭに向かって順に間隔をあけて設定した膜厚測定位置である。
本実施形態に係る成膜処理は、モノシランガスにより絶縁膜１１０の上にシード層１２１を形成することで、図５（Ａ）に示すように凹部１１２の被覆において高いカバレッジ性を示すことができる。言い換えれば、上記した成膜方法、および多結晶シリコン膜の形成方法は、凹部１１２の深さ方向に沿って、当該凹部１１２の内面に均一な膜厚のシード層１２１を形成することが可能となる。
これに対して、従来の成膜処理では、図５（Ｂ）に示すように、ジシラン（Ｓｉ２Ｈ６）ガス等の高次シランガスにより絶縁膜２１０の上にシード層２２１を成膜していた。ジシランガスは、凹部２１２の奥に入り込み難く、凹部２１２の被覆において低いカバレッジ性を示す。このため、ジシランガスは、凹部２１２の開口（ＴＯＰ）側から底部（ＢＴＭ）に向かって、薄いシード層２２１を形成していた。
具体的に、本実施形態に係る成膜処理を行った際の凹部１１２に形成されるシード層１２１の膜厚と、従来の成膜処理を行った際の凹部２１２に形成されるシード層２２１の膜厚とを比較すると、図５（Ｃ）に示す結果となった。図５（Ｃ）のグラフにおいて、横軸のＴＯＰ、ＭＩＤ１、ＭＩＤ２、ＭＩＤ３、ＢＴＭは、図５（Ａ）および図５（Ｂ）のＴＯＰ、ＭＩＤ１、ＭＩＤ２、ＭＩＤ３、ＢＴＭに対応している。また図５（Ｃ）のグラフにおいて、縦軸は、凹部１１２、２１２のＴＯＰに対する各膜厚測定位置の膜厚の比（＝膜厚レート）である。
図５（Ｃ）に示すように、従来の成膜処理により形成されたシード層２２１は、ＴＯＰに対するＢＴＭの膜厚レートが６７．９％となった。このように底側の膜厚が薄くなることで、次の工程で、シード層２２１の上に積層されるバルク層２２２も不均一な膜厚に形成される可能性がある。
これに対し、本実施形態に係る成膜処理により形成されたシード層１２１は、ＴＯＰに対するＢＴＭの膜厚レートが９７．７％となった。つまり、本実施形態に係る成膜処理は、従来の成膜処理に対して、凹部１１２の内面に、より均一な膜厚のシード層１２１を形成できると言える。このように均一な膜厚のシード層１２１によって、第２成膜工程Ｓ２で成膜されるバルク層１２２も、凹部１１２の内面に均一な膜厚で成膜されることになる。
なお、本実施形態に係る成膜方法により形成されるシード層１２１のカバレッジ性は、従来の成膜処理により形成されるシード層２２１のカバレッジ性よりも優れる。このため、本実施形態に係る成膜処理は、平面部１１１の上に形成したシード層１２１の膜厚についても、従来の成膜処理で平面部２１１の上に形成したシード層２２１の膜厚に対して一層均一化することができる。また、本実施形態に係る成膜方法は、シード層１２１の成膜に限らず、膜厚の均一化を図る等の目的に応じて他の成膜に適用してよい。
以上の実施形態で説明した本開示の技術的思想および効果について以下に記載する。
本開示の第１の態様は、アモルファスシリコン膜（シード層１２１）を基板１００に成膜する成膜方法であって、基板１００を収容した処理容器１０内にモノシラン（ＳｉＨ４）ガスを供給するとともに、以下の（ａ）および（ｂ）のプロセス条件で成膜処理を行う。
（ａ）処理容器１０内の温度を３００℃以上４４０℃以下の範囲に設定する
（ｂ）処理容器１０内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定する
上記によれば、成膜方法は、処理容器１０内を低温かつ高圧の環境下としてモノシラン（ＳｉＨ４）ガスを供給する。この結果、基板１００には、均一な膜厚を有するアモルファスシリコン膜を形成できる。これにより、例えば、成膜されるアモルファスシリコン膜が基板１００の界面側の核となるシード層１２１であれば、当該シード層１２１のカバレッジ性を高めることが可能となる。また、成膜方法は、アモルファスシリコン膜を結晶化した際に、大粒径とすることができる。
また、成膜処理は、さらに以下の（ｃ）のプロセス条件を含む。
（ｃ）処理容器１０内に供給するモノシラン（ＳｉＨ４）ガスの流量を０．１ｓｌｍ以上３ｓｌｍ以下の範囲に設定する。
これにより、成膜方法は、上記の（ａ）、（ｂ）のプロセス条件でもモノシランガスを処理容器１０内に安定して供給し、基板１００への成膜を促すことができる。
また、基板１００は、当該基板１００の面方向に沿って平坦状に連続する平面部１１１を有し、成膜処理では、アモルファスシリコン膜（シード層１２１）を平面部１１１に成膜する。これにより、成膜方法は、均一な膜厚を有するアモルファスシリコン膜を平面部１１１に形成できる。
また、基板１００は、平面部１１１から当該基板１００の厚さ方向に沿って形成された凹部１１２を有し、成膜処理では、平面部１１１および凹部１１２に対してアモルファスシリコン膜（シード層１２１）を成膜する。このように基板１００が凹部１１２を有していても、成膜方法は、低温かつ高圧の環境下でモノシランガスを供給することにより、基板１００の厚み方向に沿って凹部１１２の内面に均一な膜厚のアモルファスシリコン膜（シード層１２１）を形成できる。
また、基板１００には絶縁膜１１０が形成されており、アモルファスシリコン膜（シード層１２１）は絶縁膜１１０の上に形成される。これにより、成膜方法は、均一な膜厚を有するアモルファスシリコン膜を絶縁膜１１０に形成できる。
また、本開示の第２の態様は、第１アモルファスシリコン膜（シード層１２１）を基板１００に形成する工程と、第１アモルファスシリコン膜を覆う第２アモルファスシリコン膜（バルク層１２２）を形成する工程と、基板１００を加熱する工程と、を有し、第１アモルファスシリコン膜を基板１００に形成する工程は、基板１００を収容した処理容器１０内にモノシラン（ＳｉＨ４）ガスを供給するとともに、以下の（ａ）および（ｂ）のプロセス条件で成膜処理を行う。
（ａ）処理容器１０内の温度を３００℃以上４４０℃以下の範囲に設定する
（ｂ）処理容器１０内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定する
これにより、多結晶シリコン膜の形成方法は、均一な膜厚を有する第１アモルファスシリコン膜を基板１００に形成できる。
また、第２アモルファスシリコン膜（バルク層１２２）を形成する工程は、第１アモルファスシリコン膜（シード層１２１）を基板１００に形成する工程よりも高い温度かつ低い圧力で成膜処理を行う。これにより、多結晶シリコン膜の形成方法、シード層１２１の上にバルク層１２２を効率的に形成できる。
また、第２アモルファスシリコン膜（バルク層１２２）を形成する工程は、処理容器１０内にモノシラン（ＳｉＨ４）ガスを供給するとともに、以下の（ｄ）および（ｅ）のプロセス条件で成膜処理を行う。
（ｄ）処理容器１０内の温度を４５０℃～５３０℃の範囲に設定する
（ｅ）処理容器１０内の圧力を５Ｔｏｒｒ以下に設定する
これにより、多結晶シリコン膜の形成方法は、第１アモルファスシリコン膜（シード層１２１）の上に、所望の膜厚を有する第２アモルファスシリコン膜を安定して形成できる。
今回開示された実施形態に係る成膜方法、および多結晶シリコン膜の形成方法は、すべての点において例示であって制限的なものではない。実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
上記の実施形態では、処理装置が複数の基板に対して一度に処理を行うバッチ式の装置である場合を説明したが、本開示はこれに限定されない。例えば、処理装置は基板を１枚ずつ処理する枚葉式の装置であってもよい。
１０ 処理容器
１００ 基板
１２１ シード層
１２２ バルク層
Ｓ１ 第１成膜工程
Ｓ２ 第２成膜工程
Ｓ３ 結晶化工程

Claims (8)

  1. アモルファスシリコン膜を基板に成膜する成膜方法であって、
    前記基板を収容した処理容器内にＳｉＨ４ガスを供給するとともに、以下の（ａ）および（ｂ）のプロセス条件で成膜処理を行う、
    （ａ）前記処理容器内の温度を３００℃以上４４０℃以下の範囲に設定する
    （ｂ）前記処理容器内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定する
    成膜方法。
  2. 前記成膜処理は、さらに以下の（ｃ）のプロセス条件を含む、
    （ｃ）前記処理容器内に供給する前記ＳｉＨ４ガスの流量を０．１ｓｌｍ以上３ｓｌｍ以下の範囲に設定する、
    請求項１に記載の成膜方法。
  3. 前記基板は、当該基板の面方向に沿って平坦状に連続する平面部を有し、
    前記成膜処理では、前記アモルファスシリコン膜を前記平面部に成膜する、
    請求項１または２に記載の成膜方法。
  4. 前記基板は、前記平面部から当該基板の厚さ方向に沿って形成された凹部を有し、
    前記成膜処理では、前記平面部および前記凹部に対して前記アモルファスシリコン膜を成膜する、
    請求項３に記載の成膜方法。
  5. 前記基板には絶縁膜が形成されており、
    前記アモルファスシリコン膜は前記絶縁膜の上に形成される、
    請求項１乃至４のいずれか１項に記載の成膜方法。
  6. 第１アモルファスシリコン膜を基板に形成する工程と、
    前記第１アモルファスシリコン膜を覆う第２アモルファスシリコン膜を形成する工程と、
    前記基板を加熱する工程と、を有し、
    前記第１アモルファスシリコン膜を前記基板に形成する工程は、
    前記基板を収容した処理容器内にＳｉＨ４ガスを供給するとともに、以下の（ａ）および（ｂ）のプロセス条件で成膜処理を行う、
    （ａ）前記処理容器内の温度を３００℃以上４４０℃以下の範囲に設定する
    （ｂ）前記処理容器内の圧力を１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下の範囲に設定する
    多結晶シリコン膜の形成方法。
  7. 前記第２アモルファスシリコン膜を形成する工程は、前記第１アモルファスシリコン膜を基板に形成する工程よりも高い温度かつ低い圧力で成膜処理を行う、
    請求項６に記載の多結晶シリコン膜の形成方法。
  8. 前記第２アモルファスシリコン膜を形成する工程は、
    前記処理容器内に前記ＳｉＨ４ガスを供給するとともに、以下の（ｄ）および（ｅ）のプロセス条件で成膜処理を行う、
    （ｄ）前記処理容器内の温度を４５０℃以上５３０℃以下の範囲に設定する
    （ｅ）前記処理容器内の圧力を５Ｔｏｒｒ以下に設定する
    請求項７に記載の多結晶シリコン膜の形成方法。
JP2021184977A 2021-11-12 2021-11-12 成膜方法、および多結晶シリコン膜の形成方法 Pending JP2023072426A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021184977A JP2023072426A (ja) 2021-11-12 2021-11-12 成膜方法、および多結晶シリコン膜の形成方法
US18/051,566 US20230151480A1 (en) 2021-11-12 2022-11-01 Film deposition method and method for forming polycrystalline silicon film
KR1020220144198A KR20230069826A (ko) 2021-11-12 2022-11-02 성막 방법 및 다결정 실리콘막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021184977A JP2023072426A (ja) 2021-11-12 2021-11-12 成膜方法、および多結晶シリコン膜の形成方法

Publications (1)

Publication Number Publication Date
JP2023072426A true JP2023072426A (ja) 2023-05-24

Family

ID=86324192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021184977A Pending JP2023072426A (ja) 2021-11-12 2021-11-12 成膜方法、および多結晶シリコン膜の形成方法

Country Status (3)

Country Link
US (1) US20230151480A1 (ja)
JP (1) JP2023072426A (ja)
KR (1) KR20230069826A (ja)

Also Published As

Publication number Publication date
KR20230069826A (ko) 2023-05-19
US20230151480A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US10312078B2 (en) Nitride film forming method and storage medium
US11837466B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
JP5023004B2 (ja) 基板処理方法及び基板処理装置
JP6568508B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP5693348B2 (ja) 成膜方法および成膜装置
JP6902060B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP7072012B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
JP7246184B2 (ja) ＲｕＳｉ膜の形成方法
JP6078279B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2019029576A (ja) シリコン膜の形成方法および形成装置
KR102072272B1 (ko) 붕소 도프 실리콘 게르마늄막의 형성 방법 및 형성 장치, 및 기억 매체
US9972486B2 (en) Nitride film forming method and storage medium
US11373876B2 (en) Film forming method and film forming apparatus
US20220403511A1 (en) Substrate processing apparatus, exhaust device and method of manufacturing semiconductor device
JP2023072426A (ja) 成膜方法、および多結晶シリコン膜の形成方法
JP2017069330A (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
US10714336B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP2023071413A (ja) 多結晶シリコン膜の形成方法
WO2018163399A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP7159446B2 (ja) 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20210217608A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium