JP2023071301A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023071301A
JP2023071301A JP2021183972A JP2021183972A JP2023071301A JP 2023071301 A JP2023071301 A JP 2023071301A JP 2021183972 A JP2021183972 A JP 2021183972A JP 2021183972 A JP2021183972 A JP 2021183972A JP 2023071301 A JP2023071301 A JP 2023071301A
Authority
JP
Japan
Prior art keywords
wiring
layer
electrode
insulating base
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021183972A
Other languages
English (en)
Inventor
仁志 伊藤
Hitoshi Ito
健一 孝井
Kenichi Takai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021183972A priority Critical patent/JP2023071301A/ja
Priority to US17/984,502 priority patent/US20230145182A1/en
Priority to EP22206732.4A priority patent/EP4181178A1/en
Priority to CN202211411122.0A priority patent/CN116110869A/zh
Publication of JP2023071301A publication Critical patent/JP2023071301A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インダクタンスを低減する半導体装置を提供する。【解決手段】半導体装置１は、１面に第１電極１１、２面に第２電極１２が設けられた第１半導体素子１０、３面に第３電極２１、４面に第４電極２２が設けられた第２半導体素子２０と、５面と６面を有する第１絶縁基材４１、第１電極と電気的に接続され、第１絶縁基材の第６面に積層された第１配線５１、第２半導体素子の３面側に接着される７面と８面を有する第２絶縁基材８１、第３電極と電気的に接続され、第２絶縁基材の第８面に積層された第２配線６２、第１半導体素子の第２電極に電気的に接続される第１配線部材１１０、第１絶縁基材の６面と対向する９面で、第１配線と電気的に接続され、９面とは反対側の１０面で、第２半導体素子の第４電極と電気的に接続される第２配線部材１３０及び第２配線と電気的に接続され、第１配線部材とは互いに逆方向の電流が流れる第３配線部材１２０を有する。【選択図】図１

Description

本開示は、半導体装置に関する。
従来、半導体装置として、ポリイミド等の樹脂フィルムに接着層を介して半導体素子が貼り付けられ、樹脂フィルムの接着層とは反対側の面に配線層が形成されたものが知られている（例えば、特許文献１参照）。
特開２０１６－０４６５２３号公報
高速のスイッチング動作等のために更なるインダクタンスの低減が望まれる。
本開示は、インダクタンスを低減することができる半導体装置を提供することを目的とする。
本開示の一形態によれば、第１面と、前記第１面とは反対側の第２面とを有し、前記第１面に第１電極が設けられ、前記第２面に第２電極が設けられた第１半導体素子と、第３面と、前記第３面とは反対側の第４面とを有し、前記第３面に第３電極が設けられ、前記第４面に第４電極が設けられた第２半導体素子と、前記第１半導体素子の第１面側に接着される第５面と、前記第５面とは反対側の第６面とを有する第１絶縁基材と、前記第１絶縁基材を貫通し、前記第１電極と電気的に接続されるとともに、前記第１絶縁基材の前記第６面に積層された第１配線と、前記第２半導体素子の第３面側に接着される第７面と、前記第７面とは反対側の第８面とを有する第２絶縁基材と、前記第２絶縁基材を貫通し、前記第３電極と電気的に接続されるとともに、前記第２絶縁基材の前記第８面に積層された第２配線と、前記第１半導体素子の前記第２電極に電気的に接続される第１配線部材と、前記第１絶縁基材の前記第６面と対向する第９面と、前記第９面とは反対側の第１０面とを有し、前記第９面において、前記第１配線と電気的に接続されるとともに、前記第１０面において、前記第２半導体素子の前記第４電極と電気的に接続される第２配線部材と、前記第２配線と電気的に接続される第３配線部材と、を有し、前記第１配線部材と前記第３配線部材とに互いに逆方向の電流が流れる半導体装置が提供される。
本開示によれば、インダクタンスを低減することができる。
第１実施形態に係る半導体装置を示す断面図である。 第１実施形態に係る半導体装置を示す回路図である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 第２実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置を示す断面図である。 第４実施形態に係る半導体装置を示す断面図である。 第５実施形態に係る半導体装置を示す断面図である。 第６実施形態に係る半導体装置を示す断面図である。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とし、Ｚ１側を上側、Ｚ２側を下側とする。また、平面視とは、Ｚ１側から対象物を視ることをいい、平面形状とは、対象物をＺ１側から視た形状のことをいう。但し、半導体装置は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は半導体装置に関する。
［半導体装置の構成］
まず、第１実施形態に係る半導体装置の断面構成について説明する。図１は、第１実施形態に係る半導体装置を示す断面図である。
図１に示すように、第１実施形態に係る半導体装置１は、半導体素子１０と、半導体素子２０と、フレキシブル配線基板４０と、フレキシブル配線基板８０とを有する。各半導体素子１０、２０としては、例えば、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）を用いたデバイスを用いることができる。各半導体素子１０、２０としては、例えば、窒化ガリウム（ＧａＮ）やガリウム砒素（ＧａＡｓ）などを用いたデバイスを用いることもできる。例えば、半導体素子１０、２０としては、能動素子としての半導体素子（例えば、ＣＰＵ等のシリコンチップ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）やダイオード等を用いることができる。本実施形態の半導体素子１０、２０は、表裏面に電極が設けられた半導体素子である。半導体素子１０、２０の平面形状は、任意の形状及び任意の大きさとすることができる。半導体素子１０、２０の平面形状は、例えば、矩形状に形成されている。半導体素子１０、２０の厚さは、例えば、５０μｍ～５００μｍ程度とすることができる。
半導体素子１０は、一方の面１０Ａと、一方の面１０Ａとは反対側の他方の面１０Ｂとを有する。また、半導体素子１０は、本体部１５と、電極１１と、電極１２と、電極１３とを有する。電極１１及び電極１３は一方の面１０Ａに設けられ、電極１２は他方の面１０Ｂに設けられている。例えば、電極１１、電極１２、電極１３は、それぞれソース電極、ドレイン電極、ゲート電極とすることができる。
半導体素子２０は、一方の面２０Ａと、一方の面２０Ａとは反対側の他方の面２０Ｂとを有する。また、半導体素子２０は、本体部２５と、電極２１と、電極２２と、電極２３とを有する。電極２１及び電極２３は一方の面２０Ａに設けられ、電極２２は他方の面２０Ｂに設けられている。例えば、電極２１、電極２２、電極２３は、それぞれソース電極、ドレイン電極、ゲート電極とすることができる。
電極１１、電極１２、電極１３、電極２１、電極２２及び電極２３（以下、これらを「電極」と総称することがある）の材料としては、例えば、アルミニウム（Ａｌ）や銀（Ａｇ）、銅（Ｃｕ）などの金属、又はこれら金属から選択される少なくとも一種の金属を含む金属層または合金を用いることができる。なお、必要に応じて、電極の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
フレキシブル配線基板４０は、絶縁基材４１と、絶縁性の接着層４２と、配線層４５とを有する。絶縁基材４１は、一方の面４１Ａと、一方の面４１Ａとは反対側の他方の面４１Ｂとを有する。接着層４２は一方の面４１Ａの上に設けられており、配線層４５は他方の面４１Ｂの上に設けられている。配線層４５は他方の面４１Ｂに積層されている。配線層４５は、シード層４３と、金属層４４とを有する。
フレキシブル配線基板８０は、絶縁基材８１と、絶縁性の接着層８２と、配線層８５とを有する。絶縁基材８１は、一方の面８１Ａと、一方の面８１Ａとは反対側の他方の面８１Ｂとを有する。接着層８２は一方の面８１Ａの上に設けられており、配線層８５は他方の面８１Ｂの上に設けられている。配線層８５は他方の面８１Ｂに積層されている。配線層８５は、シード層８３と、金属層８４とを有する。
半導体装置１は、更に、リード端子１１０と、リード端子１２０と、リード端子１３０と、リード端子１４０と、リード端子１５０とを有する。リード端子１１０、１２０、１３０、１４０及び１５０は、例えばリードフレームから形成されている。
半導体素子１０は、接着層４２により絶縁基材４１の一方の面４１Ａに接着されている。絶縁基材４１の一方の面４１Ａに、半導体素子１０の一方の面１０Ａが対向している。絶縁基材４１及び接着層４２に、電極１１が露出する貫通孔５１と、電極１３が露出する貫通孔５４とが形成されている。
絶縁基材４１としては、例えば、樹脂フィルム等を用いることができる。樹脂フィルムの材料としては、ポリイミド系樹脂、ポリエチレン系樹脂やエポキシ系樹脂などの絶縁性樹脂を用いることができる。絶縁基材４１は、例えば、可撓性を有している。ここで、可撓性とは、曲げや撓みを持たせることができる性質をいう。絶縁基材４１の平面形状は、任意の形状及び任意の大きさとすることができる。絶縁基材４１の平面形状は、例えば、矩形状に形成されている。絶縁基材４１の厚さは、例えば、５０μｍ～１００μｍ程度とすることができる。
接着層４２の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系などの接着剤を用いることができる。接着層４２の厚さとしては、例えば、２０μｍ～４０μｍ程度とすることができる。
例えば、電極１１及び貫通孔５１は、電極１３及び貫通孔５４のＸ１側にある。電極１１と貫通孔５１との組が複数設けられていてもよい。
配線層４５は、貫通孔５１を通じて電極１１に接続された配線６１と、貫通孔５４を通じて電極１３に接続された配線６３とを有する。
配線６１は、貫通孔５１内に充填されたビア配線と、絶縁基材４１の他方の面４１Ｂに形成された配線パターンとを含む。配線６３は、貫通孔５４内に充填されたビア配線と、絶縁基材４１の他方の面４１Ｂに形成された配線パターンとを含む。
シード層４３は、絶縁基材４１の他方の面４１Ｂと、貫通孔５１及び５４の内面とを被覆する。シード層４３は、絶縁基材４１の他方の面４１Ｂと、貫通孔５１及び５４の内面と、貫通孔５１及び５４の底部に露出された電極１１及び１３の面を連続して被覆するように形成されている。シード層４３としては、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層４３としては、例えば、絶縁基材４１の他方の面４１Ｂと、貫通孔５１及び５４の内面に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合には、Ｔｉ層の厚さは例えば１０ｎｍ～３００ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００ｎｍ～１０００ｎｍ程度とすることができる。なお、Ｔｉ層は、絶縁基材４１及び電極等とシード層４３との密着性を向上させる密着層として機能する。また、Ｔｉ層は、Ｃｕ層等から絶縁基材４１等に銅が拡散することを抑制する金属バリア層として機能する。このような密着層及び金属バリア層として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
半導体素子２０は、接着層８２により絶縁基材８１の一方の面８１Ａに接着されている。絶縁基材８１の一方の面８１Ａに、半導体素子２０の面２０Ａが対向している。絶縁基材８１及び接着層８２に、電極２１が露出する貫通孔５２と、電極２３が露出する貫通孔５５とが形成されている。
絶縁基材８１としては、例えば、樹脂フィルム等を用いることができる。樹脂フィルムの材料としては、ポリイミド系樹脂、ポリエチレン系樹脂やエポキシ系樹脂などの絶縁性樹脂を用いることができる。絶縁基材８１は、例えば、可撓性を有している。ここで、可撓性とは、曲げや撓みを持たせることができる性質をいう。絶縁基材８１の平面形状は、任意の形状及び任意の大きさとすることができる。絶縁基材８１の平面形状は、例えば、矩形状に形成されている。絶縁基材８１の厚さは、例えば、５０μｍ～１００μｍ程度とすることができる。
接着層８２の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系などの接着剤を用いることができる。接着層８２の厚さとしては、例えば、２０μｍ～４０μｍ程度とすることができる。
例えば、電極２１及び貫通孔５２は、電極２３及び貫通孔５５のＸ２側にある。電極２１と貫通孔５２との組が複数設けられていてもよい。
配線層８５は、貫通孔５２を通じて電極２１に接続された配線６２と、貫通孔５５を通じて電極２３に接続された配線６４とを有する。
配線６２は、貫通孔５２内に充填されたビア配線と、絶縁基材８１の他方の面８１Ｂに形成された配線パターンとを含む。配線６４は、貫通孔５５内に充填されたビア配線と、絶縁基材８１の他方の面８１Ｂに形成された配線パターンとを含む。
シード層８３は、絶縁基材８１の他方の面８１Ｂと、貫通孔５２及び５５の内面とを被覆する。シード層８３は、絶縁基材８１の他方の面８１Ｂと、貫通孔５２及び５５の内面と、貫通孔５２及び５５の底部に露出された電極２１及び２３の面を連続して被覆するように形成されている。シード層８３としては、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層８３としては、例えば、絶縁基材８１の他方の面８１Ｂと、貫通孔５２及び５５の内面に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合には、Ｔｉ層の厚さは例えば１０ｎｍ～３００ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００ｎｍ～１０００ｎｍ程度とすることができる。なお、Ｔｉ層は、絶縁基材４１及び電極等とシード層８３との密着性を向上させる密着層として機能する。また、Ｔｉ層は、Ｃｕ層等から絶縁基材８１等に銅が拡散することを抑制する金属バリア層として機能する。このような密着層及び金属バリア層として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
金属層４４及び８４の材料としては、例えば、銅や銅合金を用いることができる。金属層４４及び８４としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。
半導体素子１０と半導体素子２０とがＺ１－Ｚ２方向で重なり合っている。半導体素子２０が半導体素子１０の上側（Ｚ１側）に位置し、半導体素子１０の面１０Ａと半導体素子２０の面２０Ｂとが互いに対向する。
リード端子１１０は、導電性接着層７１により半導体素子１０の電極１２に接合されている。リード端子１２０は、導電性接着層７２により配線層８５の配線６２に接合されている。リード端子１３０は、導電性接着層７３により配線層４５の配線６１に接合され、かつ導電性接着層７４により半導体素子２０の電極２２に接合されている。リード端子１４０は、導電性接着層７５により配線層４５の配線６３に接合されている。リード端子１５０は、導電性接着層７６により配線層８５の配線６４に接合されている。導電性接着層７１～７６は、例えばはんだ層又は焼結金属層である。導電性接着層７１～７６が導電性ペーストから構成されていてもよい。導電性接着層７３及び７４を介して、半導体素子１０及び２０が互いに固定されている。
リード端子１１０及び１２０は、半導体素子１０及び２０から見てＸ２側に互いに平行に延びる。リード端子１１０とリード端子１２０との間の距離は、概ね半導体素子１０の厚さとフレキシブル配線基板４０の厚さと半導体素子２０の厚さとフレキシブル配線基板８０の厚さとの和と同程度であり、例えば１ｍｍ以下である。また、リード端子１３０は、半導体素子１０及び２０から見てＸ１側に延びる。
リード端子１１０に半導体素子１０の電極１２が電気的に接続されている。リード端子１２０に半導体素子２０の電極２１が電気的に接続されている。リード端子１３０に半導体素子１０の電極１１及び半導体素子２０の電極２２が電気的に接続されている。また、リード端子１４０は、半導体素子１０の電極１３に電気的に接続されており、リード端子１５０は、半導体素子２０の電極２３に電気的に接続されている。
ここで、第１実施形態に係る半導体装置１の回路構成について説明する。図２は、第１実施形態に係る半導体装置を示す回路図である。
図２に示すように、半導体素子１０の電極１２がリード端子１１０を介してＰ端子に電気的に接続される。半導体素子２０の電極２１がリード端子１２０を介してＮ端子に電気的に接続される。また、半導体素子１０の電極１１及び半導体素子２０の電極２２がリード端子１３０を介してＯ端子に電気的に接続される。Ｐ端子は正極側の入力端子であり、Ｎ端子は負極側の入力端子であり、Ｏ端子は出力端子である。従って、リード端子１１０とリード端子１２０とに互いに逆方向の電流が流れる。
［半導体装置の製造方法］
次に、第１実施形態に係る半導体装置の製造方法について説明する。図３～図５は、第１実施形態に係る半導体装置の製造方法を示す断面図である。以下の説明では、半導体装置１となる部分を一括して製作した後に、個片化して多数の半導体装置１を製造する、いわゆる多数個取りの製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）に示すように、一方の面４１Ａ及び他方の面４１Ｂを有する大判の絶縁基材４１を準備する。大判の絶縁基材４１は、例えば、半導体装置１が形成される個別領域がマトリクス状に複数個連設されている。ここで、個別領域は、最終的に所定の切断線に沿って切断させて個片化され、各々個別の半導体装置１となる領域である。なお、大判の絶縁基材４１が有する個別領域の数は特に限定されない。絶縁基材４１の一方の面４１Ａには、一方の面４１Ａの全体を被覆する絶縁性の接着層４２が設けられている。
次に、図３（ｂ）に示すように、絶縁基材４１及び接着層４２の所要箇所に、絶縁基材４１及び接着層４２を厚さ方向に貫通する貫通孔５１及び５４を形成する。貫通孔５１及び５４は、例えば、ＣＯ２レーザやＵＶ－ＹＡＧレーザ等によるレーザ加工法又はパンチング法によって形成することができる。例えば、貫通孔５１は貫通孔５４のＸ１側に形成する。
次に、図３（ｃ）に示すように、半導体素子１０を接着層４２により絶縁基材４１に接着させる。このとき、半導体素子１０の面１０Ａを絶縁基材４１の一方の面４１Ａに対向させ、平面視で、電極１１が貫通孔５１に重なり、電極１３が貫通孔５４に重なるように位置合わせを行う。
次に、図３（ｄ）に示すように、絶縁基材４１の他方の面４１Ｂの上にシード層４３及び金属層４４を含む配線層４５を形成する。配線層４５は、例えばセミアディティブ法によって形成することができる。
具体的には、絶縁基材４１の他方の面４１Ｂの全体と貫通孔５１及び５４の内面の全体とを被覆するようにシード層４３を形成する。シード層４３は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、スパッタ法によりシード層４３を形成する場合には、まず、絶縁基材４１の他方の面４１Ｂと貫通孔５１及び５４の内面とを被覆するように、チタンをスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層４３を形成することができる。また、無電解めっき法によりシード層４３を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層４３を形成することができる。
次いで、シード層４３の上に、配線層４５を形成する部分、すなわち配線６１及び６３を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層４３をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属層４４を形成する。その後、めっきレジスト層を除去する。次いで、金属層４４をマスクにしてシード層４３をウェットエッチングにより除去する。このようにして、シード層４３及び金属層４４を含む配線層４５を形成することができる。配線層４５は、配線６１及び６３を有する。絶縁基材４１、接着層４２及び配線層４５からフレキシブル配線基板４０が構成される。
また、図４（ａ）に示すように、一方の面８１Ａ及び他方の面８１Ｂを有する大判の絶縁基材８１を準備する。大判の絶縁基材８１は、例えば、半導体装置１が形成される個別領域がマトリクス状に複数個連設されている。ここで、個別領域は、最終的に所定の切断線に沿って切断させて個片化され、各々個別の半導体装置１となる領域である。なお、大判の絶縁基材８１が有する個別領域の数は特に限定されない。絶縁基材８１の一方の面８１Ａには、一方の面８１Ａの全体を被覆する絶縁性の接着層８２が設けられている。
次に、図４（ｂ）に示すように、絶縁基材８１及び接着層８２の所要箇所に、絶縁基材８１及び接着層８２を厚さ方向に貫通する貫通孔５２及び５５を形成する。貫通孔５１及び５４は、貫通孔５２及び５５と同様の方法により形成することができる。例えば、貫通孔５２は貫通孔５５のＸ２側に形成する。
次に、図４（ｃ）に示すように、半導体素子２０を接着層８２により絶縁基材８１に接着させる。このとき、半導体素子２０の面２０Ａを絶縁基材８１の一方の面８１Ａに対向させ、平面視で、電極２１が貫通孔５２に重なり、電極２３が貫通孔５５に重なるように位置合わせを行う。
次に、図４（ｄ）に示すように、絶縁基材８１の他方の面８１Ｂの上にシード層８３及び金属層８４を含む配線層８５を形成する。配線層８５は、配線層４５と同様の方法により形成することができる。配線層８５は、配線６２及び６４を有する。絶縁基材８１、接着層８２及び配線層８５からフレキシブル配線基板８０が構成される。
配線層４５の形成後、図５（ａ）に示すように、半導体素子１０の面１０Ｂの上に導電性接着層７１を設け、配線層４５の配線６１のＺ１側の面の上に導電性接着層７３を設け、配線６３のＺ１側の面の上に導電性接着層７５を設ける。導電性接着層７１、７３及び７５は未硬化の状態とする。
また、配線層８５の形成後、図５（ｂ）に示すように、半導体素子２０の面２０Ｂの上に導電性接着層７４を設け、配線層８５の配線６２のＺ１側の面の上に導電性接着層７２を設け、配線６４のＺ１側の面の上に導電性接着層７６を設ける。導電性接着層７２、７４及び７６は未硬化の状態とする。
その後、図５（ｃ）に示すように、リード端子１１０を導電性接着層７１により電極１２に接合し、リード端子１３０を導電性接着層７３により配線６１に接合するともに、導電性接着層７４により電極２２に接合し、リード端子１４０を導電性接着層７５により配線６３に接合する。また、リード端子１２０を導電性接着層７２により配線６２に接合し、リード端子１５０を導電性接着層７６により配線６４に接合する。この接合の際に、導電性接着層７１～７６を硬化させる。
このようにして、第１実施形態に係る半導体装置１を製造することができる。
第１実施形態に係る半導体装置１では、Ｐ端子からＮ端子に向けて電流が流れる。このため、リード端子１１０では、Ｘ２側からＸ１側に向けて電流が流れ、リード端子１２０では、Ｘ１側からＸ２側に向けて電流が流れる。また、本実施形態では、リード端子１１０とリード端子１２０との間の距離は、概ね半導体素子１０の厚さとフレキシブル配線基板４０の厚さと半導体素子２０の厚さとフレキシブル配線基板８０の厚さとの和と同程度である。従って、インダクタンスを著しく低減することができる。
また、配線層４５は絶縁基材４１の他方の面４１Ｂにセミアディティブ法により、微細かつ高精度で形成することができ、配線層８５は絶縁基材８１の他方の面８１Ｂにセミアディティブ法により、微細かつ高精度で形成することができる。配線層４５および配線層８５はサブトラクティブ法により形成することも可能である。更に、接着層４２により絶縁基材４１の一方の面４１Ａに半導体素子１０を接着することで、絶縁基材４１及び配線層４５に対して半導体素子１０の位置を固定することができ、接着層８２により絶縁基材８１の一方の面８１Ａに半導体素子２０を接着することで、絶縁基材８１及び配線層８５に対して半導体素子２０の位置を固定することができる。従って、本実施形態によれば、優れた位置精度及び接続信頼性を得ることができる。
参考例として、絶縁基板（セラミックス基板等）の表面に設けられた金属箔（銅箔等）に半導体素子が固定された半導体装置（パワーモジュール）を製造するとする。このような半導体装置を製造する際には、半導体素子の固定のためにはんだのリフローが行われ、このリフロー時に少なからず半導体素子の位置ずれが生じ得る。このため、設計段階において、半導体素子の配置に比較的大きなマージンが必要とされる。
一方、本実施形態では、貫通孔５１及び５４が形成された絶縁基材４１に半導体素子１０が接着され、セミアディティブ法により配線層４５が形成される。また、貫通孔５２及び５４が形成された絶縁基材８１に半導体素子２０が接着され、セミアディティブ法により配線層８５が形成される。このため、優れた位置精度及び接続信頼性を得ることができ、参考例のような大きなマージンは必要とされない。
（第２実施形態）
次に、第２実施形態について説明する。図６は、第２実施形態に係る半導体装置を示す断面図である。
図６に示すように、第２実施形態に係る半導体装置２は、リード端子１１０に代えて配線基板２１０を有し、リード端子１２０及び１５０に代えて配線基板２２０を有し、リード端子１３０及び１４０に代えて配線基板２３０を有する。
配線基板２１０は、絶縁層２１１と、配線層２１２とを有する。配線層２１２は絶縁層２１１の上面（Ｚ１側の面の上）に設けられている。絶縁層２１１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。配線層２１２の材料は、例えば、銅又は銅合金である。配線層２１２が導電性接着層７１により半導体素子１０の電極１２に接合されている。
配線基板２２０は、絶縁層２２１と、配線層２２２と、配線層２２３と、配線層２２４と、ビア導体２２５と、配線層２２６とを有する。配線層２２２、２２３及び２２６は絶縁層２２１の下面（Ｚ２側の面の上）に設けられており、配線層２２４は絶縁層２２１の上面（Ｚ１側の面の上）に設けられている。ビア導体２２５は、絶縁層２２１を貫通し、配線層２２２及び２２４に接続されている。絶縁層２２１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。配線層２２２、２２３、２２４及び２２６の材料並びにビア導体２２５の材料は、例えば、銅又は銅合金である。配線層２２２が導電性接着層７２により配線層８５の配線６２に接合され、配線層２２３が導電性接着層７６により配線層８５の配線６４に接合されている。
配線基板２３０は、絶縁層２３１と、配線層２３２と、配線層２３３と、配線層２３４と、ビア導体２３５とを有する。配線層２３２は絶縁層２３１の上面（Ｚ１側の面の上）に設けられており、配線層２３３及び２３４は絶縁層２３１の下面（Ｚ２側の面の上）に設けられている。ビア導体２３５は、絶縁層２３１を貫通し、配線層２３２及び２３３に接続されている。絶縁層２３１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。配線層２３２、２３３及び２３４の材料並びにビア導体２３５の材料は、例えば、銅又は銅合金である。配線層２３３が導電性接着層７３により配線層４５の配線６１に接合され、配線層２３２が導電性接着層７４により半導体素子２０の電極２２に接合されている。また、配線層２３４が導電性接着層７５により配線層４５の配線６３に接合されている。
配線基板２１０は、半導体素子１０及び２０から見てＸ２側に延びる配線層（例えば配線層２１２）を含み、配線基板２２０は、半導体素子１０及び２０から見てＸ２側に延びる配線層（例えば配線層２２４）を含む。また、配線基板２３０は、半導体素子１０及び２０から見てＸ１側に延びる配線層（例えば配線層２３２）を含む。
他の構成は第１実施形態と同様である。
第２実施形態に係る半導体装置２を製造する場合、配線基板２１０、２２０及び２３０を予め準備しておく。そして、リード端子１１０に代えて配線基板２１０を半導体素子１０に接合し、リード端子１３０及び１４０に代えて配線基板２３０を半導体素子２０及び配線層４５に接合し、リード端子１２０及び１５０に代えて配線基板２３０を配線層８５に接合する。このようにして、半導体装置２を製造することができる。
第２実施形態に係る半導体装置２でも、Ｐ端子からＮ端子に向けて電流が流れる。このため、配線基板２１０では、Ｘ２側からＸ１側に向けて電流が流れ、配線基板２２０では、Ｘ１側からＸ２側に向けて電流が流れる。また、本実施形態では、配線基板２１０と配線基板２２０との間の距離は、概ね半導体素子１０の厚さとフレキシブル配線基板４０の厚さと半導体素子２０の厚さとフレキシブル配線基板８０の厚さとの和と同程度である。従って、第１実施形態と同様に、インダクタンスを著しく低減することができる。
また、第１実施形態と同様に、貫通孔５１及び５４が形成された絶縁基材４１に半導体素子１０が接着され、セミアディティブ法により配線層４５が形成される。また、貫通孔５２及び５４が形成された絶縁基材８１に半導体素子２０が接着され、セミアディティブ法により配線層８５が形成される。このため、優れた位置精度及び接続信頼性を得ることができる。
（第３実施形態）
次に、第３実施形態について説明する。図７は、第３実施形態に係る半導体装置を示す断面図である。
図７に示すように、第３実施形態に係る半導体装置３は、リード端子１３０及び１４０に代えて配線基板２３０を有する。配線基板２３０は、第２実施形態と同様の構成を有する。
他の構成は第１実施形態と同様である。
第３実施形態によっても第１及び第２実施形態と同様の効果を得ることができる。
（第４実施形態）
次に、第４実施形態について説明する。図８は、第４実施形態に係る半導体装置を示す断面図である。
図８に示すように、第４実施形態に係る半導体装置４は、リード端子１１０、１２０、１３０、１４０及び１５０に代えて、リード端子４１０、４２０、４３１、４３２、４４０及び４５０を有する。リード端子４１０、４２０、４３１、４３２、４４０及び４５０は、例えばリードフレームから形成されている。また、半導体素子１０が半導体素子２０のＺ１側にある。
リード端子４１０は、導電性接着層７１により半導体素子１０の電極１２に接合されている。リード端子４２０は、導電性接着層７２により配線層８５の配線６２に接合されている。リード端子４３１は、導電性接着層７３により配線層４５の配線６１に接合されている。リード端子４３２は、導電性接着層７４により半導体素子２０の電極２２に接合されている。リード端子４４０は、導電性接着層７５により配線層４５の配線６３に接合されている。リード端子４５０は、導電性接着層７６により配線層８５の配線６４に接合されている。
リード端子４１０は、絶縁性接着層４７０によりリード端子４２０及び４５０に接合されている。絶縁性接着層４７０により、リード端子４１０、４２０及び４５０が互いに固定されている。絶縁性接着層４７０の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系などの接着剤を用いることができる。絶縁性接着層４７０を介して、半導体素子１０及び２０が互いに固定されている。導電性接着層７３及び７４を介して、半導体素子１０及び２０が互いに固定されている。絶縁性接着層４７０の厚さは、５０～１０００μｍ程度である。
リード端子４１０及び４２０は、半導体素子１０及び２０から見てＸ２側に互いに平行に延びる。リード端子４１０とリード端子４２０との間の距離は、概ね絶縁性接着層４７０の厚さと同程度である。また、リード端子４３１及び４３２は、半導体素子１０及び２０から見てＸ１側に延びる。
リード端子４１０に半導体素子１０の電極１２が電気的に接続されている。リード端子４２０に半導体素子２０の電極２１が電気的に接続されている。リード端子４３１に半導体素子１０の電極１１が電気的に接続されている。リード端子４３２に半導体素子２０の電極２２が電気的に接続されている。また、リード端子４４０は、半導体素子１０の電極１３に電気的に接続されており、リード端子４５０は、半導体素子２０の電極２３に電気的に接続されている。
半導体素子１０の電極１２がリード端子４１０を介してＰ端子に電気的に接続される。半導体素子２０の電極２１がリード端子４２０を介してＮ端子に電気的に接続される。また、半導体素子１０の電極１１がリード端子４３１を介してＯ端子に電気的に接続され、半導体素子２０の電極２２がリード端子４３２を介してＯ端子に電気的に接続される。つまり、配線層４５の配線６１と半導体素子２０の電極２２とは互いに電気的に接続される。上記のように、Ｐ端子は正極側の入力端子であり、Ｎ端子は負極側の入力端子であり、Ｏ端子は出力端子である。従って、リード端子４１０とリード端子４２０とに互いに逆方向の電流が流れる。
他の構成は第１実施形態と同様である。
第４実施形態に係る半導体装置４を製造する場合、リード端子４１０を導電性接着層７１により電極１２に接合し、リード端子４３１を導電性接着層７３により配線６１に接合し、リード端子４４０を導電性接着層７５により配線６３に接合する。また、リード端子４２０を導電性接着層７２により配線６２に接合し、リード端子４５０を導電性接着層７６により配線６４に接合し、リード端子４３２を導電性接着層７４により電極２２に接合する。その後、絶縁性接着層４７０によりリード端子４１０とリード端子４２０及び４５０とを互いに接合する。このようにして、半導体装置４を製造することができる。
第４実施形態によっても第１実施形態と同様の効果を得ることができる。また、リード端子４１０とリード端子４２０との間の距離をより小さくできるため、インダクタンスをより低減することができる。
（第５実施形態）
次に、第５実施形態について説明する。図９は、第５実施形態に係る半導体装置を示す断面図である。
図９に示すように、第５実施形態に係る半導体装置５は、リード端子４１０、リード端子４２０、リード端子４５０及び絶縁性接着層４７０に代えて配線基板５１０を有し、リード端子４３１及び４４０に代えて配線基板５２０を有し、リード端子４３２に代えて配線基板５３０を有する。
配線基板５１０は、絶縁層５１１と、配線層５１２と、配線層５１３と、配線層５１４とを有する。配線層５１２は絶縁層５１１のＺ１側の面の上に設けられており、配線層５１３及び５１４は絶縁層５１１のＺ２側の面の上に設けられている。絶縁層５１１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。絶縁層５１１により、配線層５１２、５１３及び５１４が互いに固定されている。絶縁層５１１の厚さは、５０～２０００μｍ程度である。配線層５１２、５１３及び５１４の材料は、例えば、銅又は銅合金である。配線層５１２が導電性接着層７１により半導体素子１０の電極１２に接合されている。配線層５１３が導電性接着層７２により配線層８５の配線６２に接合されている。配線層５１４が導電性接着層７６により配線層８５の配線６４に接合されている。
配線基板５２０は、絶縁層５２１と、配線層５２２と、配線層５２３と、配線層５２４と、ビア導体５２５とを有する。配線層５２２及び５２３は絶縁層５２１のＺ２側の面の上に設けられており、配線層５２４は絶縁層５２１のＺ１側の面の上に設けられている。ビア導体５２５は、絶縁層５２１を貫通し、配線層５２２及び５２４に接続されている。絶縁層５２１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。配線層５２２、５２３及び５２４の材料並びにビア導体５２５の材料は、例えば、銅又は銅合金である。配線層５２２が導電性接着層７３により配線層４５の配線６１に接合され、配線層５２３が導電性接着層７５により配線層４５の配線６３に接合されている。
配線基板５３０は、絶縁層５３１と、配線層５３２とを有する。配線層５３２は絶縁層５３１のＺ１側の面の上に設けられている。絶縁層５３１の材料は無機材料であってもよく、有機材料であってもよく、複合材料であってもよい。配線層５３２の材料は、例えば、銅又は銅合金である。配線層５３２が導電性接着層７４により半導体素子２０の電極２２に接合されている。
配線基板５１０は、半導体素子１０及び２０から見てＸ２側に延びる配線層（例えば配線層５１２及び５１３）を含む。また、配線基板５２０は、半導体素子１０及び２０から見てＸ１側に延びる配線層（例えば配線層５２２及び５２４）を含み、配線基板５３０は、半導体素子１０及び２０から見てＸ１側に延びる配線層（例えば配線層５３２）を含む。
第５実施形態では、半導体素子１０の電極１２が配線層５１２を介してＰ端子に電気的に接続される。半導体素子２０の電極２１が配線層５１３を介してＮ端子に電気的に接続される。従って、配線層５１２と配線層５１３とに互いに逆方向の電流が流れる。
他の構成は第４実施形態と同様である。
第５実施形態によっても第１実施形態と同様の効果を得ることができる。また、配線層５１２と配線層５１３との間の距離は絶縁層５１１の厚さと同程度であるため、第４実施形態と同様に、インダクタンスをより低減することができる。
（第６実施形態）
次に、第６実施形態について説明する。図１０は、第６実施形態に係る半導体装置を示す断面図である。
図１０に示すように、第６実施形態に係る半導体装置６は、リード端子４１０、リード端子４２０、リード端子４５０及び絶縁性接着層４７０に代えて配線基板５１０を有する。配線基板５１０は、第５実施形態と同様の構成を有する。
他の構成は第４実施形態と同様である。
第６実施形態によっても第４及び第５実施形態と同様の効果を得ることができる。
なお、配線基板の構成は上記のものに限定されず、セラミックス基板又はビルドアップ基板等が用いられてもよく、単層構造に限定されない。例えば、１層又は複数層の配線層と複数層の絶縁層とを積層した積層構造に具体化してもよい。配線層は表面及び裏面の両方に設けられていてもよい。
リード端子１１０、１２０、１３０、１４０、１５０、４１０、４２０、４３１、４３２、４４０及び４５０並びに配線基板２１０、２２０、２３０、５１０、５２０、５３０は、配線部材の一例である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１、２、３、４、５、６ 半導体装置
１０、２０ 半導体素子
１０Ａ、１０Ｂ、２０Ａ、２０Ｂ 面
１１、２１ 電極
１２、２２ 電極
１３、２３ 電極
４０、８０ フレキシブル配線基板
４１、８１ 絶縁基材
４２、８２ 接着層
４５、８５ 配線層
５１、５２、５４、５５ 貫通孔
６１、６２、６３、６４ 配線
７１、７２、７３、７４、７５、７６ 導電性接着層
１１０、１２０、１３０、１４０、１５０、４１０、４２０、４３１、４３２、４４０、４５０ リード端子
２１０、２２０、２３０、５１０、５２０、５３０ 配線基板
２１１、２２１、２３１、５１１、５２１、５３１ 絶縁層
２１２、２２２、２２３、２２４、２２６、２３２、２３３、２３４、５１２、５１３、５１４、５２２、５２３、５２４、５３２ 配線層
４７０ 絶縁性接着層

Claims (17)

  1. 第１面と、前記第１面とは反対側の第２面とを有し、前記第１面に第１電極が設けられ、前記第２面に第２電極が設けられた第１半導体素子と、
    第３面と、前記第３面とは反対側の第４面とを有し、前記第３面に第３電極が設けられ、前記第４面に第４電極が設けられた第２半導体素子と、
    前記第１半導体素子の第１面側に接着される第５面と、前記第５面とは反対側の第６面とを有する第１絶縁基材と、
    前記第１絶縁基材を貫通し、前記第１電極と電気的に接続されるとともに、前記第１絶縁基材の前記第６面に積層された第１配線と、
    前記第２半導体素子の第３面側に接着される第７面と、前記第７面とは反対側の第８面とを有する第２絶縁基材と、
    前記第２絶縁基材を貫通し、前記第３電極と電気的に接続されるとともに、前記第２絶縁基材の前記第８面に積層された第２配線と、
    前記第１半導体素子の前記第２電極に電気的に接続される第１配線部材と、
    前記第１絶縁基材の前記第６面と対向する第９面と、前記第９面とは反対側の第１０面とを有し、前記第９面において、前記第１配線と電気的に接続されるとともに、前記第１０面において、前記第２半導体素子の前記第４電極と電気的に接続される第２配線部材と、
    前記第２配線と電気的に接続される第３配線部材と、
    を有し、
    前記第１配線部材と前記第３配線部材とに互いに逆方向の電流が流れる半導体装置。
  2. 前記第１配線部材と前記第２電極とを互いに接合する第１導電性接着層と、
    前記第３配線部材と前記第２配線とを互いに接合する第２導電性接着層と、
    を有する請求項１に記載の半導体装置。
  3. 前記第１配線部材は第１リード端子を有し、
    前記第３配線部材は第２リード端子を有する請求項１又は２に記載の半導体装置。
  4. 前記第１配線部材は第１配線基板を有し、
    前記第３配線部材は第２配線基板を有する請求項１又は２に記載の半導体装置。
  5. 前記第２配線部材と前記第１配線とを互いに接合する第３導電性接着層と、
    前記第２配線部材と前記第４電極とを互いに接合する第４導電性接着層と、
    を有する請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記第２配線部材は第３リード端子を有する請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第２配線部材は第３配線基板を有する請求項１乃至５のいずれか１項に記載の半導体装置。
  8. 第１面と、前記第１面とは反対側の第２面とを有し、前記第１面に第１電極が設けられ、前記第２面に第２電極が設けられた第１半導体素子と、
    第３面と、前記第３面とは反対側の第４面とを有し、前記第３面に第３電極が設けられ、前記第４面に第４電極が設けられた第２半導体素子と、
    前記第１半導体素子の第１面側に接着される第５面と、前記第５面とは反対側の第６面とを有する第１絶縁基材と、
    前記第１絶縁基材を貫通し、前記第１電極と電気的に接続されるとともに、前記第１絶縁基材の前記第６面に積層された第１配線と、
    前記第２半導体素子の第３面側に接着される第７面と、前記第７面とは反対側の第８面とを有する第２絶縁基材と、
    前記第２絶縁基材を貫通し、前記第３電極と電気的に接続されるとともに、前記第２絶縁基材の前記第８面に積層された第２配線と、
    前記第１半導体素子の前記第２電極に電気的に接続される第４配線部材と、
    前記第２配線と電気的に接続される第５配線部材と、
    前記第４配線部材と前記第５配線部材とを互いに固定する絶縁固定部材と、
    を有し、
    前記第４配線部材と前記第５配線部材とに互いに逆方向の電流が流れる半導体装置。
  9. 前記第４配線部材と前記第２電極とを互いに接合する第５導電性接着層と、
    前記第５配線部材と前記第２配線とを互いに接合する第６導電性接着層と、
    を有する請求項８に記載の半導体装置。
  10. 前記第４配線部材は第４リード端子を有し、
    前記第５配線部材は第５リード端子を有する請求項８又は９に記載の半導体装置。
  11. 前記絶縁固定部材は、前記第４リード端子と前記第５リード端子とを互いに接合する絶縁性接着層を有する請求項１０に記載の半導体装置。
  12. 前記絶縁固定部材は、前記第１半導体素子の前記第２面と対向する第１１面と、前記第１１面とは反対側の第１２面とを有する絶縁層を有し、
    前記第４配線部材は、前記絶縁層の前記第１１面に設けられた第１導電層を有し、
    前記第５配線部材は、前記絶縁層の前記第１２面に設けられた第２導電層を有する請求項８又は９に記載の半導体装置。
  13. 前記第１配線と電気的に接続される第６配線部材と、
    前記第４電極に電気的に接続される第７配線部材と、
    を有する請求項８乃至１２のいずれか１項に記載の半導体装置。
  14. 前記第６配線部材と前記第１配線とを互いに接合する第７導電性接着層と、
    前記第７配線部材と前記第４電極とを互いに接合する第８導電性接着層と、
    を有する請求項１３に記載の半導体装置。
  15. 前記第６配線部材は第６リード端子を有し、
    前記第７配線部材は第７リード端子を有する請求項１３又は１４に記載の半導体装置。
  16. 前記第６配線部材は第４配線基板を有し、
    前記第７配線部材は第５配線基板を有する請求項１３又は１４に記載の半導体装置。
  17. 前記第１半導体素子は、前記第１面に設けられた第５電極を有し、
    前記第２半導体素子は、前記第３面に設けられた第６電極を有し、
    前記第１絶縁基材を貫通し、前記第５電極と電気的に接続されるとともに、前記第１絶縁基材の前記第６面に積層された第３配線と、
    前記第２絶縁基材を貫通し、前記第６電極と電気的に接続されるとともに、前記第２絶縁基材の前記第６面に積層された第４配線と、
    を有する請求項１乃至１６のいずれか１項に記載の半導体装置。
JP2021183972A 2021-11-11 2021-11-11 半導体装置 Pending JP2023071301A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021183972A JP2023071301A (ja) 2021-11-11 2021-11-11 半導体装置
US17/984,502 US20230145182A1 (en) 2021-11-11 2022-11-10 Semiconductor device
EP22206732.4A EP4181178A1 (en) 2021-11-11 2022-11-10 Semiconductor device
CN202211411122.0A CN116110869A (zh) 2021-11-11 2022-11-11 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021183972A JP2023071301A (ja) 2021-11-11 2021-11-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2023071301A true JP2023071301A (ja) 2023-05-23

Family

ID=84370836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021183972A Pending JP2023071301A (ja) 2021-11-11 2021-11-11 半導体装置

Country Status (4)

Country Link
US (1) US20230145182A1 (ja)
EP (1) EP4181178A1 (ja)
JP (1) JP2023071301A (ja)
CN (1) CN116110869A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
JP7371882B2 (ja) * 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法

Also Published As

Publication number Publication date
US20230145182A1 (en) 2023-05-11
CN116110869A (zh) 2023-05-12
EP4181178A1 (en) 2023-05-17

Similar Documents

Publication Publication Date Title
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
KR100551173B1 (ko) 플립칩형 반도체장치 및 그 제조방법
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
JP2008016818A (ja) 半導体装置およびその製造方法
US10658304B2 (en) Semiconductor device and method for manufacturing the same
US20210066176A1 (en) Semiconductor device
JP5326481B2 (ja) 半導体装置及び半導体装置の製造方法
US20200411425A1 (en) Semiconductor device
JP7416638B2 (ja) 半導体装置および半導体装置の製造方法
US11869844B2 (en) Semiconductor device
JP2023071301A (ja) 半導体装置
JP2020155640A (ja) モジュールおよびその製造方法
JP2023071585A (ja) 半導体装置
JP2023071300A (ja) 半導体装置
US20230145565A1 (en) Semiconductor device
KR20120040364A (ko) 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지
JP2024063837A (ja) 半導体装置
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
TW201922069A (zh) 印刷電路板
JP7416607B2 (ja) 半導体装置
JP7430988B2 (ja) 電子装置
JP5233336B2 (ja) 半導体装置及び半導体装置の製造方法
TW202243168A (zh) 半導體裝置
KR20220041373A (ko) 연성 회로 기판 및 그 제조 방법
JP2022088990A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240619