JP2023062437A - Ｄｃ／ｄｃコンバータおよび電源装置 - Google Patents

Abstract

【課題】フィルタ回路の大型化および高コスト化を招くことなく、出力電流リップルを低減することが可能なＤＣ／ＤＣコンバータを提供する。【解決手段】スイッチング素子を含む１次側スイッチング回路１１，１２と、絶縁トランス１３と、２次側整流回路１４と、制御部２０Ａとを備えるＤＣ／ＤＣコンバータ２Ａであって、制御部２０Ａは、出力電流を目標値に近づけるための第１制御指令値を生成する第１制御部２１，２２，２３と、出力電流リップルを所定値以下にするための電流ゲインを生成するゲイン生成部２４，２５，２６，２７と、入力電圧リップルと電流ゲインとに基づいて第２制御指令値を生成する第２制御部２８，２９と、第１制御指令値および第２制御指令値に基づいてスイッチング素子の制御を行う第３制御部３０，３１とを備えることを特徴とする。【選択図】図２

Description

本発明は、ＤＣ／ＤＣコンバータおよび当該ＤＣ／ＤＣコンバータを備える電源装置に関する。

近年、電気自動車用の急速充電器は、電気自動車のバッテリー容量の増加に伴い、１００［ｋＷ］から２００［ｋＷ］等の大容量のものが増加しつつある。そのため、急速充電器で使用される電源装置の小型化、高効率化、低コスト化がより重要になっている。

急速充電器の電源装置は、ＡＣ／ＤＣコンバータおよびＤＣ／ＤＣコンバータからなる電源ユニットを備える。ＤＣ／ＤＣコンバータとして、従来は電圧電流型のＤＣ／ＤＣコンバータが使用されていたが、近年は上記の背景を踏まえて、小型化、高効率化、低コスト化が可能なＬＬＣ方式、ＣＬＬＣ方式等の電流共振型のＤＣ／ＤＣコンバータが使用されている。電流共振型のＤＣ／ＤＣコンバータは、入力電圧、出力電圧および出力電流によって駆動周波数を広範囲に変化させて制御する必要がある。

電気自動車の充電規格であるＣＨＡｄｅＭＯ規格は、急速充電器のリップルノイズを、例えば、１０［Ｈｚ］以下１．５［Ａｐｐ］未満、５［Ｈｚ］以下３［Ａｐｐ］未満と規定している。電流共振型のＤＣ／ＤＣコンバータの場合、入力電圧に含まれるリップルノイズ（入力電圧リップル）は、１次側スイッチング回路から高周波絶縁トランス経由で２次側整流回路に伝搬し、出力電流に含まれるリップルノイズ（出力電流リップル）として出力される。リップルノイズは電気自動車のバッテリーに悪影響を与えるため、一般的には、ＤＣ／ＤＣコンバータと前段のＡＣ／ＤＣコンバータとの間にフィルタ回路を設け、当該フィルタ回路によりリップルノイズを低減する。

フィルタ回路の小型化および低コスト化を図るためには、フィルタ回路のカットオフ周波数を高くする必要がある。しかしながら、フィルタ回路のカットオフ周波数を高くすると、リップルノイズの低周波成分がフィルタ回路から流出してしまう。例えば、ＡＣ／ＤＣコンバータの入力側に接続される交流電源が三相交流の場合、交流電源から入力される交流電流の６次高調波である３００［Ｈｚ］または３６０［Ｈｚ］の高調波電流（ＡＣリップル）が、フィルタ回路から流出してしまう。

一方で、フィルタ回路のカットオフ周波数を低くすると、リップルノイズの低周波成分を低減できるが、フィルタ回路を構成するチョークコイルの大型化およびフィルタ回路を構成する電解コンデンサの大容量化を招く。その結果、フィルタ回路ひいては電源装置が、大型化および高コスト化してしまう。

非特許文献１には、フィードフォワード回路による高周波スイッチング整流器のリップル抑制方法が記載されている。高周波スイッチング整流器は、全波整流部とＤＣ／ＤＣコンバータ部とを含み、ＤＣ／ＤＣコンバータ部は、フィルタ回路とＤＣ／ＤＣコンバータとを含む。

三相交流電源から入力される３００［Ｈｚ］または３６０［Ｈｚ］の６次高調波ノイズを低減するために、フィルタ回路のカットオフ周波数を低くした場合（低周波設計の場合）、フィルタ回路の重量および体積は、高周波スイッチング整流器全体の１０％以上を占めることになる。この点、非特許文献１の高周波スイッチング整流器では、フィードフォワード回路を付加することで、フィルタ回路のカットオフ周波数を高くしても、低周波設計の場合と同等以上の入出力リップル比を得ることができる。

しかしながら、非特許文献１に記載のリップル抑制方法は、非特許文献１に記載のＤＣ／ＤＣコンバータ固有の回路方式に依存し、回路方式が異なるＤＣ／ＤＣコンバータには適用できない。したがって、非特許文献１に記載のリップル抑制方法は、電流共振型のＤＣ／ＤＣコンバータには適用できない。

特許文献１には、ＬＬＣ直列共振回路を備えるＤＣ／ＤＣコンバータにおいて、１次側回路のスイッチング素子のスイッチング周期およびデッドタイムの少なくとも一方を変化させる方法が記載されている。この方法によれば、２次側回路から出力される出力電流のリップルノイズを低減することができる。

しかしながら、電流共振型のＤＣ／ＤＣコンバータにおいて、スイッチング素子のスイッチング周期は出力を制御する主制御要素であり、スイッチング素子のデッドタイムは共振条件に影響する要素である。したがって、リップルノイズを低減するためにスイッチング周期およびデッドタイムの少なくとも一方を変化させると、出力制御や共振条件に悪影響を与える可能性がある。

特許文献２には、交流電源から供給される交流電力を直流電流に変換して光源に出力する点灯装置において、フィードバック制御に加え、出力電圧の脈動の高さに応じたフィードフォワード制御を行う方法が記載されている。この方法によれば、交流電源の２倍周波数のリップルノイズを低減することができる。

しかしながら、特許文献２に記載の方法は、入力電圧の変動に対する出力電流の変動割合が一定でない場合、上記の効果を期待できない。電流共振型のＤＣ／ＤＣコンバータの場合、入力電圧リップルは前段のＡＣ／ＤＣコンバータの出力電流値によって変動する。したがって、特許文献２に記載の方法を電流共振型のＤＣ／ＤＣコンバータに適用すると、かえって出力電流リップルが増大する可能性がある。

特許第６１３２８８７号公報 特開２０２０－１７３９１３号公報

青木忠一、他１名、「フィードフォワード回路による高周波スイッチング整流器の出力電圧リプル抑制方法について」、[online]、平成元年、電気学会論文誌Ｄ、１０９巻１号、［令和3年9月3日検索］、インターネット＜ＵＲＬ：https://www.jstage.jst.go.jp/article/ieejias1987/109/1/109_1_10/_pdf/-char/ja＞

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、フィルタ回路の大型化および高コスト化を招くことなく、出力リップルを低減することが可能なＤＣ／ＤＣコンバータおよび電源装置を提供することにある。

上記課題を解決するために、本発明に係るＤＣ／ＤＣコンバータは、
入力電圧をスイッチングするスイッチング素子を含む１次側スイッチング回路と、
絶縁トランスと、
前記絶縁トランスを介して前記１次側スイッチング回路に接続される２次側整流回路と、
少なくとも前記スイッチング素子を制御する制御部と、
を備えるＤＣ／ＤＣコンバータであって、
前記制御部は、
前記２次側整流回路からの出力を所定の目標値に近づけるための第１制御指令値を生成する第１制御部と、
前記２次側整流回路からの出力に含まれる出力リップルを抽出し、前記出力リップルを所定値以下にするためのゲインを生成するゲイン生成部と、
前記１次側スイッチング回路に入力される前記入力電圧に含まれる入力電圧リップルを抽出し、前記入力電圧リップルと前記ゲインとに基づいて第２制御指令値を生成する第２制御部と、
前記第１制御指令値および前記第２制御指令値に基づいて前記スイッチング素子の制御を行う第３制御部と、を備えることを特徴とする。

この構成によれば、出力リップル（例えば、出力電流リップルまたは出力電圧リップル）を所定値以下にするためのゲインと入力電圧から抽出した入力電圧リップルとに基づいて第２制御指令値を生成し、２次側整流回路からの出力を所定の目標値に近づけるための第１制御指令値と第２制御指令値とに基づいてスイッチング素子の制御を行うので、的確に出力リップルを低減することができる。

また、この構成によれば、ＤＣ／ＤＣコンバータの前段に設けられたフィルタ回路のカットオフ周波数を高くしても低周波のリップルノイズを低減することができるので、フィルタ回路の小型化、低コスト化、軽量化を図ることができる。

前記ＤＣ／ＤＣコンバータにおいて、
前記第１制御部は、前記２次側整流回路から出力される出力電流および出力電圧の少なくとも一方を前記所定の目標値に近づけるために前記第１制御指令値を生成し、
前記ゲイン生成部は、前記２次側整流回路からの出力として前記２次側整流回路から出力される出力電流に含まれる出力電流リップルを抽出し、前記出力電流リップルを所定値以下にするためのゲインを生成するよう構成できる。

前記ＤＣ／ＤＣコンバータにおいて、
前記第１制御部は、
前記出力電流の電流値を検出する出力電流検出部と、
前記電流値と前記目標値との差分を算出する第１演算部と、
前記差分に基づくＰＩ演算により前記第１制御指令値を生成する第１のＰＩ制御部と、を含むよう構成できる。

前記ＤＣ／ＤＣコンバータにおいて、
前記ゲイン生成部は、
前記出力電流リップルを抽出する電流リップル抽出部と、
前記出力電流リップルを整流する整流部と、
前記整流部で整流した前記出力電流リップルと前記所定値との差分を算出する第２演算部と、
前記差分に基づくＰＩ演算により前記ゲインを生成する第２のＰＩ制御部と、を含むよう構成できる。

前記ＤＣ／ＤＣコンバータにおいて、
前記第２制御部は、
前記入力電圧リップルを抽出する入力電圧リップル抽出部と、
前記入力電圧リップルと前記ゲインとを乗算して前記第２制御指令値を生成する乗算器と、を含むよう構成できる。

前記ＤＣ／ＤＣコンバータにおいて、
前記ゲイン生成部は、Ｎ個（Ｎは２以上の整数）の周波数の前記出力リップルに対応したＮ個の前記ゲインを生成し、
前記第２制御部は、前記Ｎ個の周波数の前記入力電圧リップルとＮ個の前記ゲインとに基づいてＮ個の前記第２制御指令値を生成し、
前記第３制御部は、前記第１制御指令値およびＮ個の前記第２制御指令値に基づいて前記スイッチング素子の制御を行うよう構成できる。

上記課題を解決するために、本発明に係る電源装置は、
ＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータの直流端側に設けられたフィルタ回路と、
前記フィルタ回路を介して前記ＡＣ／ＤＣコンバータに接続された前記いずれかのＤＣ／ＤＣコンバータと、を備えることを特徴とする。

本発明によれば、フィルタ回路の大型化および高コスト化を招くことなく、出力リップルを低減することが可能なＤＣ／ＤＣコンバータおよび電源装置を提供することができる。

第１実施形態に係る電源装置のブロック図の例である。 第１実施形態に係るＤＣ／ＤＣコンバータのブロック図の例である。 入力電圧リップルと出力電流リップルとの関係を示す波形図の例であって、（Ａ）は従来のＤＣ／ＤＣコンバータの波形図、（Ｂ）は第１実施形態に係るＤＣ／ＤＣコンバータの波形図である。 第２実施形態に係る電源装置のブロック図の例である。 第２実施形態に係るＤＣ／ＤＣコンバータのブロック図の例である。

以下、添付図面を参照して、本発明に係るＤＣ／ＤＣコンバータおよび電源装置の実施形態について説明する。

［第１実施形態］
図１に、本発明の第１実施形態に係る電源装置１Ａのブロック図の例を示し、図２に、本発明の第１実施形態に係るＤＣ／ＤＣコンバータ２Ａのブロック図の例を示す。

図１に示すように、電源装置１Ａは、ＡＣ／ＤＣコンバータ３と、フィルタ回路４と、ＤＣ／ＤＣコンバータ２Ａとを備える。電源装置１Ａは、交流電源５（例えば、三相交流出力の商用電源）から供給された交流電力に基づいて所望の直流電流を生成し、当該直流電流をバッテリー６（例えば、電気自動車のリチウムイオンバッテリー）に供給する。

ＡＣ／ＤＣコンバータ３は、複数のスイッチング素子（例えば、三相交流電源の場合３つのアームを構成する６つのスイッチング素子）で構成されたＡＣ／ＤＣ変換動作を行う電力変換部と、当該電力変換部を制御する制御部とで構成される。ＡＣ／ＤＣコンバータ３は、交流電源５から入力された交流電力をＡＣ／ＤＣ変換動作により直流電力に変換し、フィルタ回路４を介してＤＣ／ＤＣコンバータ２Ａに出力する。

フィルタ回路４は、チョークコイルおよび電解コンデンサで構成されるＬＣフィルタ回路である。フィルタ回路４は、ＡＣ／ＤＣコンバータ３のスイッチングに起因するリップルノイズを遮断するようにカットオフ周波数が比較的高く設定されており、低周波のリップルノイズ（例えば、３００［Ｈｚ］または３６０［Ｈｚ］のリップルノイズ）は通過させるよう構成されている。なお、フィルタ回路４は、少なくとも一部または全てがＡＣ／ＤＣコンバータ３に含まれていてもよいし、ＤＣ／ＤＣコンバータ２Ａに含まれていてもよい。

ＤＣ／ＤＣコンバータ２Ａは、ＡＣ／ＤＣコンバータ３から入力された直流の入力電圧に基づいて所望の直流電流（充電電流）を生成し、当該直流電流をバッテリー６に供給する。ＤＣ／ＤＣコンバータ２Ａは端子Ｔ１～Ｔ４を有し、端子Ｔ１，Ｔ２はフィルタ回路４を介してＡＣ／ＤＣコンバータ３に接続され、端子Ｔ３，Ｔ４にはバッテリー６が接続される。

ＤＣ／ＤＣコンバータ２Ａに入力されるリップルノイズは、通常、ＡＣ／ＤＣコンバータ３のスイッチング素子のスイッチング周波数に同期して発生するスイッチングノイズおよびスイッチングリップルと、交流電源５の周波数（５０［Ｈｚ］または６０［Ｈｚ］）に同期して発生するＡＣリップルとを含む。

スイッチング周波数は数１０［ｋＨｚ］から１００［ｋＨｚ］程度であるため、スイッチングノイズおよびスイッチングリップルは、カットオフ周波数が比較的高く設定されたフィルタ回路４で大部分カットすることができる。ＡＣリップルは、例えば、交流電源５の周波数（５０［Ｈｚ］または６０［Ｈｚ］）の６倍の高調波であり、３００［Ｈｚ］または３６０［Ｈｚ］の低周波となる。このため、ＡＣリップルはフィルタ回路４を通過してしまう。

ＤＣ／ＤＣコンバータ２Ａに入力される入力電圧のリップルノイズ（入力電圧リップル）が、ＤＣ／ＤＣコンバータ２Ａから出力される出力電流にリップルノイズ（出力電流リップル）として重畳されると、出力電流リップルはバッテリー６に悪影響を与えてしまう。そこで、本実施形態に係るＤＣ／ＤＣコンバータ２Ａでは、出力電流リップルを所定値以下にするための電流ゲイン（本発明の「ゲイン」に相当）を生成し、当該電流ゲインを用いて入力電圧リップルをフィードフォワード制御することで、出力電流リップルを低減する。

図２に示すように、本実施形態に係るＤＣ／ＤＣコンバータ２Ａは、電力変換部１０と、制御部２０Ａとで構成される。

電力変換部１０は、１次側スイッチング回路１１と、ＬＣ共振回路１２と、絶縁トランス１３と、２次側整流回路１４とを備える。１次側スイッチング回路１１およびＬＣ共振回路１２は、本発明の「１次側スイッチング回路」に相当する。

１次側スイッチング回路１１は、複数のスイッチング素子を含むフルブリッジ回路またはハーフブリッジ回路で構成される。スイッチング素子は、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＳｉＣ（シリコンカーバイド）－ＭＯＳＦＥＴ、ＧａＮ（窒化ガリウム）－ＭＯＳＦＥＴ等の電力半導体スイッチング素子を用いることができる。スイッチング素子の電流路には、ダイオードが逆方向に並列接続される（内蔵ダイオードを含む）とともに、コンデンサが並列接続される。

ＬＣ共振回路１２は、１次側スイッチング回路の一部であり、共振コイルと共振コンデンサとで構成される。本実施形態では、ＬＣ共振回路１２は、さらに励磁コイルを含み、ＬＬＣ方式の共振回路を構成する。共振コイルは、その一部または全てを絶縁トランス１３の漏れインダクタンスで構成することができ、励磁コイルは、絶縁トランス１３の励磁インダクタンスで構成することができる。なお、ＬＣ共振回路１２は、１次側スイッチング回路１１に含めてもよい。

絶縁トランス１３は、１次側コイルと２次側コイルとを含む高周波絶縁トランスである。１次側コイルは、ＬＣ共振回路１２を介して１次側スイッチング回路１１に接続され、２次側コイルは、２次側整流回路１４に接続される。絶縁トランス１３は、容量に応じて１個または複数個の高周波絶縁トランスで構成してもよい。

２次側整流回路１４は、ダイオードを含む整流回路と、コンデンサを含む平滑回路とで構成される。整流回路は、スイッチング素子で構成される同期整流回路でもよい。同期整流回路は、例えば、パワー半導体等のスイッチング素子をフルブリッジ接続したものであり、各スイッチング素子は１次側スイッチング回路１１の状態および２次側整流回路１４の電圧または電流状態により、同期整流制御によりオン／オフされる。

制御部２０Ａは、出力電流検出部２１と、第１演算部２２と、第１のＰＩ制御部２３と、電流リップル抽出部２４と、整流部２５と、第２演算部２６と、第２のＰＩ制御部２７と、入力電圧リップル抽出部２８と、乗算器２９と、第３演算部３０と、パルス生成部３１とを含む。なお、制御部２０Ａは、２次側整流回路１４が同期整流を行う場合は、２次側整流回路１４の電流または電圧を検知し、１次側スイッチング回路１１のスイッチング状態と合わせて、同期整流用のスイッチング素子のオン／オフ制御を行うものとする。

出力電流検出部２１、第１演算部２２および第１のＰＩ制御部２３は、本発明の「第１制御部」に相当する。電流リップル抽出部２４、整流部２５、第２演算部２６および第２のＰＩ制御部２７は、本発明の「ゲイン生成部」に相当する。入力電圧リップル抽出部２８および乗算器２９は、本発明の「第２制御部」に相当する。第３演算部３０およびパルス生成部３１は、本発明の「第３制御部」に相当する。

出力電流検出部２１は、２次側整流回路１４から出力される出力電流を検出し、検出した電流値に関する信号を第１演算部２２および電流リップル抽出部２４に出力する。

第１演算部２２は、出力電流検出部２１から入力された出力電流の電流値と外部（例えば、上位装置）から入力された目標値（本実施形態では、出力電流の目標値）との差分を算出する。第１演算部２２は、算出した差分に関する信号を第１のＰＩ制御部２３に出力する。

第１のＰＩ制御部２３は、第１演算部２２で算出された差分に基づくＰＩ（比例積分）演算により、上記差分がゼロに近づくような「第１制御指令値」を生成する。第１のＰＩ制御部２３は、生成した第１制御指令値を第３演算部３０に出力する。

電流リップル抽出部２４は、出力電流検出部２１で検出した出力電流に含まれるリップルノイズ（出力電流リップル）を抽出する。電流リップル抽出部２４は、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたバンドパスフィルタで構成される。

整流部２５は、電流リップル抽出部２４で抽出した出力電流リップルを整流する。具体的には、整流部２５は、出力電流リップルの絶対値の直流分を抽出する。整流部２５は、電流リップル抽出部２４に含まれていてもよい。

第２演算部２６は、整流部２５で整流した出力電流リップルとリップル目標値（本発明の「所定値」に相当）との差分を算出する。リップル目標値は、出力電流リップルのピーク間電流値の目標値であり、本実施形態では、０［Ａｐｐ］に設定されている。第２演算部２６は、算出した差分に関する信号を第２のＰＩ制御部２７に出力する。

第２のＰＩ制御部２７は、第２演算部２６で算出された差分に基づくＰＩ（比例積分）演算により、上記差分がゼロに近づくような電流ゲインを生成する。第２のＰＩ制御部２７は、生成した電流ゲインを乗算器２９に出力する。

入力電圧リップル抽出部２８は、入力電圧に含まれるリップルノイズ（入力電圧リップル）を抽出する。入力電圧リップル抽出部２８は、例えば、ＬＰＦ（低域通過濾波器）とＨＰＦ（高域通過濾波器）とを組み合わせたバンドパスフィルタで構成される。

乗算器２９は、入力電圧リップル抽出部２８で抽出した入力電圧リップルと第２のＰＩ制御部２７から入力された電流ゲインとを乗算して、「第２制御指令値」を生成する。乗算器２９は、生成した第２制御指令値を第３演算部３０に出力する。

第３演算部３０は、第１のＰＩ制御部２３から入力された第１制御指令値と乗算器２９から入力された第２制御指令値とを加算して「第３制御指令値」を生成し、当該第３制御指令値をパルス生成部３１に出力する。

パルス生成部３１は、第３制御指令値に基づいて、１次側スイッチング回路１１に含まれるスイッチング素子をオン／オフさせるためのスイッチングパルスを生成し、当該スイッチングパルスを１次側スイッチング回路１１に出力する。２次側整流回路１４で同期整流制御を行う場合、パルス生成部３１は、１次側スイッチング回路１１の状態に加え、２次側から必要な情報を取得して、２次側整流回路１４に含まれるスイッチング素子をオン／オフさせるためのスイッチングパルスを生成し、当該スイッチングパルスを２次側整流回路１４に出力する。

図３（Ａ）に、従来のＤＣ／ＤＣコンバータにおける入力電圧リップルおよび出力電流リップルの波形図の例を示し、図３（Ｂ）に本実施形態に係るＤＣ／ＤＣコンバータ２Ａにおける入力電圧リップルおよび出力電流リップルの波形図の例を示す。なお、電圧目盛の単位は、両者共通しているが、電流目盛の単位は、図３（Ａ）では２［Ａ／ｄｉｖ］であるのに対して、図３（Ｂ）では０．４［Ａ／ｄｉｖ］である。

従来のＤＣ／ＤＣコンバータは、本実施形態に係るＤＣ／ＤＣコンバータ２Ａからゲイン生成部（電流リップル抽出部２４、整流部２５、第２演算部２６および第２のＰＩ制御部２７）と、第２制御部（入力電圧リップル抽出部２８および乗算器２９）とを除いた構成となる。

図３（Ａ）および図３（Ｂ）では、従来のＤＣ／ＤＣコンバータおよび本実施形態に係るＤＣ／ＤＣコンバータ２Ａにおいて、４５０［Ｖ］の入力電圧に３００［Ｈｚ］／１０［Ｖｐｐ］の入力電圧リップルが重畳されており、出力電圧が４００［Ｖ］、出力電流の目標値が３１［Ａ］であるものとする。

図３（Ａ）に示すように、従来のＤＣ／ＤＣコンバータでは出力電流リップルが４［Ａｐｐ］であるのに対して、図３（Ｂ）に示すように、本実施形態に係るＤＣ／ＤＣコンバータ２Ａでは、出力電流リップルが０．４［Ａｐｐ］まで低減されている。ＣＨＡｄｅＭＯ規格では、急速充電器のリップルノイズを３［Ａｐｐ］未満と規定しているが、本実施形態に係るＤＣ／ＤＣコンバータ２Ａでは、上記のとおり０．４［Ａｐｐ］と規定よりも十分小さい値になっている。

このように、本実施形態に係るＤＣ／ＤＣコンバータ２Ａでは、出力電流リップルを所定値以下にするための電流ゲインを生成し、当該電流ゲインによって入力電圧リップルをフィードフォワード制御するので、従来のＤＣ／ＤＣコンバータと比較して、出力電流リップルを１０分の１程度に低減することができる。

また、本実施形態に係るＤＣ／ＤＣコンバータ２Ａでは、前段に設けられたフィルタ回路４のカットオフ周波数を高くしても低周波のリップルノイズを低減することができるので、フィルタ回路４の小型化、低コスト化、軽量化を図ることができる。
［第２実施形態］
図４に、本発明の第２実施形態に係る電源装置１Ｂのブロック図の例を示し、図５に、本発明の第２実施形態に係るＤＣ／ＤＣコンバータ２Ｂのブロック図の例を示す。

図４に示すように、電源装置１Ｂは、ＤＣ／ＤＣコンバータ２Ｂを除いて、第１実施形態と同じ構成である。図５に示すように、ＤＣ／ＤＣコンバータ２Ｂは、電力変換部１０と、制御部２０Ｂとで構成される。電力変換部１０は、第１実施形態と同じ構成である。

制御部２０Ｂは、第１制御部（出力電流検出部２１、第１演算部２２および第１のＰＩ制御部２３）と、第３制御部（第３演算部３０およびパルス生成部３１）とが第１実施形態と同じ構成であり、ゲイン生成部Ｋ，Ｌ，Ｍと、第２制御部（入力電圧リップル抽出部２８Ｋ，２８Ｌ，２８Ｍおよび乗算器２９Ｋ，２９Ｌ，２９Ｍ）とが第１実施形態と異なる構成である。

ゲイン生成部Ｋは、Ｋ次の周波数の出力電流リップルを所定値以下にするための電流ゲインＫを生成し、ゲイン生成部Ｌは、Ｌ次の周波数の出力電流リップルを所定値以下にするための電流ゲインＬを生成し、ゲイン生成部Ｍは、Ｍ次の周波数の出力電流リップルを所定値以下にするための電流ゲインＭを生成する。

ゲイン生成部Ｋ，Ｌ，Ｍは、それぞれ電流リップル抽出部２４Ｋ，２４Ｌ，２４Ｍ、整流部２５Ｋ，２５Ｌ，２５Ｍ、第２演算部２６Ｋ，２６Ｌ，２６Ｍおよび第２のＰＩ制御部２７Ｋ，２７Ｌ，２７Ｍで構成される。各構成は、それぞれＫ次、Ｌ次、Ｍ次の周波数に対応している点を除いて、第１実施形態と共通する。

例えば、電流リップル抽出部２４Ｋは、Ｋ次の周波数の出力電流リップルが通過するバンドパスフィルタで構成され、電流リップル抽出部２４Ｌは、Ｌ次の周波数の出力電流リップルが通過するバンドパスフィルタで構成され、電流リップル抽出部２４Ｍは、Ｍ次の周波数の出力電流リップルが通過するバンドパスフィルタで構成される。

第２制御部も、それぞれＫ次、Ｌ次、Ｍ次の周波数に対応している点を除いて、第１実施形態と共通する。入力電圧リップル抽出部２８Ｋ，２８Ｌ，２８Ｍは、それぞれＫ次、Ｌ次、Ｍ次の周波数の入力電圧リップルを抽出する。乗算器２９Ｋ，２９Ｌ，２９Ｍは、それぞれＫ次、Ｌ次、Ｍ次の周波数の入力電圧リップルとＫ次、Ｌ次、Ｍ次のゲイン生成部Ｋ，Ｌ，Ｍの出力である電流ゲインＫ，Ｌ，Ｍとを乗算して、「第２制御指令値Ｋ，Ｌ，Ｍ」を生成する。

第３演算部３０は、第１のＰＩ制御部２３から入力された第１制御指令値と乗算器２９Ｋ，２９Ｌ，２９Ｍから入力された第２制御指令値Ｋ，Ｌ，Ｍとを加算して「第３制御指令値」を生成し、当該第３制御指令値をパルス生成部３１に出力する。

本実施形態に係るＤＣ／ＤＣコンバータ２Ｂでは、Ｋ次、Ｌ次、Ｍ次の周波数の出力電流リップルを所定値以下にするための電流ゲインＫ，Ｌ，Ｍを生成し、当該電流ゲインＫ，Ｌ，ＭによってＫ次、Ｌ次、Ｍ次の周波数の入力電圧リップルをフィードフォワード制御する。したがって、本実施形態に係るＤＣ／ＤＣコンバータ２Ｂによれば、より的確にＫ次、Ｌ次、Ｍ次の周波数の出力電流リップルを低減することができる。

また、本実施形態に係るＤＣ／ＤＣコンバータ２Ｂでは、第１実施形態と同様に、前段に設けられたフィルタ回路４のカットオフ周波数を高くしても低周波のリップルノイズを低減することができるので、フィルタ回路４の小型化、低コスト化、軽量化を図ることができる。

［変形例］
以上、本発明に係るＤＣ／ＤＣコンバータおよび電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

上記実施形態では、入力電圧をスイッチングするスイッチング素子を含む１次側スイッチング回路と、絶縁トランスと、絶縁トランスを介して１次側スイッチング回路に接続される２次側整流回路と、１次側スイッチング回路（２次側整流回路が同期整流の場合、１次側スイッチング回路と２次側整流回路）を制御する制御部とを備え、制御部は、２次側整流回路から出力される出力電流および出力電圧の少なくとも一方を所定の目標値に近づけるための第１制御指令値を生成する第１制御部と、出力電流に含まれる出力電流リップルを抽出し、出力電流リップルを所定値以下にするためのゲインを生成するゲイン生成部と、１次側スイッチング回路に入力される入力電圧に含まれる入力電圧リップルを抽出し、入力電圧リップルとゲインとに基づいて第２制御指令値を生成する第２制御部と、第１制御指令値および第２制御指令値に基づいてスイッチング素子の制御を行う第３制御部と、を備えるＤＣ／ＤＣコンバータについて説明したが、これに限定されず適宜構成を変更できる。

例えば、上記実施形態では、出力電流リップルについて説明したが、出力電圧リップルについても同様である。すなわち、出力電圧リップルの場合は、出力電流検出部２１における出力電流検出に代えて出力電圧検出部による出力電圧検出を行い、電流リップル抽出部２４における出力電流リップル抽出に代えて電圧リップル抽出部による出力電圧リップル抽出を行う。電圧リップル抽出部は出力電圧に含まれる出力電圧リップルを抽出し、ゲイン生成部は出力電圧リップルを所定値以下にするためのゲインを生成する。

本発明に係るＤＣ／ＤＣコンバータは、双方向動作が可能なＣＬＬＣ、ＣＬＬＬＣ方式の電流共振型ＤＣ／ＤＣコンバータであってもよいし、他の方式の電流共振型ＤＣ／ＤＣコンバータであってもよいし、電圧電流型ＤＣ／ＤＣコンバータ、ＤＡＢ（Dual Active Bridge）方式等のＤＣ／ＤＣコンバータであってもよい。

本発明に係る電源装置は、ＡＣ／ＤＣコンバータと、ＡＣ／ＤＣコンバータの直流端側に設けられたフィルタ回路と、フィルタ回路を介してＡＣ／ＤＣコンバータに接続された本発明に係るＤＣ／ＤＣコンバータと、を備えるのであれば、適宜構成を変更できる。例えば、本発明に係る電源装置は、ＤＣ／ＤＣコンバータを複数備えていてもよいし、ＡＣ／ＤＣコンバータ、フィルタ回路およびＤＣ／ＤＣコンバータからなる電源ユニットを複数備えていてもよい。また、フィルタ回路の一部または全てを、ＡＣ／ＤＣコンバータあるいはＤＣ／ＤＣコンバータに含めてもよい。また、ＡＣ／ＤＣコンバータとＤＣ／ＤＣコンバータとを一体化した電源装置であってもよい。

本発明の制御部は、各構成をハードウェア回路で構成してもよく、各構成の少なくとも一部をマイクロプロセッサなどのソフトウェア処理を行うソフトウェア回路で構成してもよい。例えば、第１実施形態において、出力電流検出部２１の出力、入力電圧リップル抽出部２８の出力および整流部２５の出力をＡ／Ｄ変換してマイクロプロセッサなどで読み取り、残りの処理をソフトウェア処理し、パルス生成部３１の出力をＤ／Ａ変換処理して、１次側スイッチング回路１１にＰＷＭ信号としてスイッチングパルスを出力してもよい。第２実施形態についても同様である。

第２実施形態において、Ｋ次、Ｌ次、Ｍ次の周波数の出力電流リップルについて、１つのリップル目標値を用いて各周波数の電流ゲインＫ，Ｌ，Ｍを生成したが、各周波数の出力電流リップルについてそれぞれ個別にリップル目標値を設定し、電流ゲインＫ，Ｌ，Ｍを生成してもよい。

１Ａ，１Ｂ 電源装置
２Ａ，２Ｂ ＤＣ／ＤＣコンバータ
３ ＡＣ／ＤＣコンバータ
４ フィルタ回路
５ 交流電源
６ バッテリー
１０ 電力変換部
１１ １次側スイッチング回路
１２ ＬＣ共振回路
１３ 絶縁トランス
１４ ２次側整流回路
２０Ａ，２０Ｂ 制御部
２１ 出力電流検出部
２２ 第１演算部
２３ 第１のＰＩ制御部
２４，２４Ｋ～２４Ｍ 電流リップル抽出部
２５，２５Ｋ～２５Ｍ 整流部
２６，２６Ｋ～２６Ｍ 第２演算部
２７，２７Ｋ～２７Ｍ 第２のＰＩ制御部
２８，２８Ｋ～２８Ｍ 入力電圧リップル抽出部
２９，２９Ｋ～２９Ｍ 乗算器
３０ 第３演算部
３１ パルス生成部

Claims (7)

1. 入力電圧をスイッチングするスイッチング素子を含む１次側スイッチング回路と、
   絶縁トランスと、
   前記絶縁トランスを介して前記１次側スイッチング回路に接続される２次側整流回路と、
   少なくとも前記スイッチング素子を制御する制御部と、
   を備えるＤＣ／ＤＣコンバータであって、
   前記制御部は、
   前記２次側整流回路からの出力を所定の目標値に近づけるための第１制御指令値を生成する第１制御部と、
   前記２次側整流回路からの出力に含まれる出力リップルを抽出し、前記出力リップルを所定値以下にするためのゲインを生成するゲイン生成部と、
   前記１次側スイッチング回路に入力される前記入力電圧に含まれる入力電圧リップルを抽出し、前記入力電圧リップルと前記ゲインとに基づいて第２制御指令値を生成する第２制御部と、
   前記第１制御指令値および前記第２制御指令値に基づいて前記スイッチング素子の制御を行う第３制御部と、を備える
   ことを特徴とするＤＣ／ＤＣコンバータ。
2. 前記第１制御部は、前記２次側整流回路から出力される出力電流および出力電圧の少なくとも一方を前記所定の目標値に近づけるために前記第１制御指令値を生成し、
   前記ゲイン生成部は、前記２次側整流回路からの出力として前記２次側整流回路から出力される出力電流に含まれる出力電流リップルを抽出し、前記出力電流リップルを所定値以下にするためのゲインを生成する
   ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記第１制御部は、
   前記出力電流の電流値を検出する出力電流検出部と、
   前記電流値と前記目標値との差分を算出する第１演算部と、
   前記差分に基づくＰＩ演算により前記第１制御指令値を生成する第１のＰＩ制御部と、を含む
   ことを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
4. 前記ゲイン生成部は、
   前記出力電流リップルを抽出する電流リップル抽出部と、
   前記出力電流リップルを整流する整流部と、
   前記整流部で整流した前記出力電流リップルと前記所定値との差分を算出する第２演算部と、
   前記差分に基づくＰＩ演算により前記ゲインを生成する第２のＰＩ制御部と、を含む
   ことを特徴とする請求項２または３に記載のＤＣ／ＤＣコンバータ。
5. 前記第２制御部は、
   前記入力電圧リップルを抽出する入力電圧リップル抽出部と、
   前記入力電圧リップルと前記ゲインとを乗算して前記第２制御指令値を生成する乗算器と、を含む
   ことを特徴とする請求項１～４のいずれか一項に記載のＤＣ／ＤＣコンバータ。
6. 前記ゲイン生成部は、Ｎ個（Ｎは２以上の整数）の周波数の前記出力リップルに対応したＮ個の前記ゲインを生成し、
   前記第２制御部は、前記Ｎ個の周波数の前記入力電圧リップルとＮ個の前記ゲインとに基づいてＮ個の前記第２制御指令値を生成し、
   前記第３制御部は、前記第１制御指令値およびＮ個の前記第２制御指令値に基づいて前記スイッチング素子の制御を行う
   ことを特徴とする請求項１～５のいずれか一項に記載のＤＣ／ＤＣコンバータ。
7. ＡＣ／ＤＣコンバータと、
   前記ＡＣ／ＤＣコンバータの直流端側に設けられたフィルタ回路と、
   前記フィルタ回路を介して前記ＡＣ／ＤＣコンバータに接続された請求項１～６のいずれかのＤＣ／ＤＣコンバータと、を備える
   ことを特徴とする電源装置。

Images