JP2023054580A - チャージポンプ回路及びｐｌｌ回路 - Google Patents

Abstract

【課題】高速化が容易なチャージポンプ回路及びＰＬＬ回路を提供する。【解決手段】コンパレータＣＯＭＰが、出力端子ＯＵＴとノードとの電圧を比較し、比較結果を出力する。第５のスイッチＳＷ５は、第２の定電流源３２と同じ電流値を流す第３の定電流源３３の他端とノードＡとの間に直列接続されコンパレータＣＯＭＰの出力によってオンオフが制御される。第６のスイッチＳＷ６は、第１の定電流源３１と同じ電流値を流す第４の定電流源３４の他端とノードＡとの間に直列接続されコンパレータＣＯＭＰの出力によってオンオフが制御される。コンデンサＣが、ノードＡと第２の電源ＶＳＳとの間に接続される。【選択図】図３

Description

本発明は、チャージポンプ回路及びＰＬＬ回路に関する。

ＰＬＬ回路を構成するチャージポンプ回路として、特許文献１に記載されたものが知られている。図７に示すように、従来のチャージポンプ回路は、アップ電流ＩＵＰを供給するトランジスタＰＴ１と、ダウン電流ＩＤＮを供給するトランジスタＮＴ１と、トランジスタＰＴ２、ＰＴ３、ＮＴ２、ＮＴ３と、アンプＡＭＰとを備えている。

トランジスタＮＴ３がオン、トランジスタＮＴ２がオフの状態で、トランジスタＰＴ２がオン、トランジスタＰＴ３がオフすると、出力端子ＯＵＴに対してアップ電流ＩＵＰを出力することができる。また、トランジスタＮＴ３がオン、トランジスタＮＴ２がオフの状態で、トランジスタＰＴ３がオン、トランジスタＰＴ２がオフすると、出力端子ＯＵＴに流れる電流が０となる。

トランジスタＰＴ３がオン、トランジスタＰＴ２がオフの状態で、トランジスタＮＴ２がオン、トランジスタＮＴ３がオフすると、出力端子ＯＵＴからダウン電流ＩＤＮを引き込むことができる。また、トランジスタＰＴ３がオン、トランジスタＰＴ２がオフの状態で、トランジスタＮＴ３がオン、トランジスタＮＴ２がオフすると、出力端子ＯＵＴに流れる電流が０となる。

図７に示すチャージポンプ回路は、ボルテージフォロワを構成するアンプＡＭＰにより出力端子ＯＵＴとノードＡとを同じ電圧に保つことができる。このため、トランジスタＰＴ２、ＰＴ３のオンオフまたはトランジスタＮＴ２、ＮＴ３のオンオフが切り替わる際に、ノードＡから出力端子ＯＵＴへの電流の流出または流入を防ぐことができる。

特許第４０５９０７７号公報

しかしながら、従来回路は、ボルテージフォロワを構成するアンプＡＭＰの特性がネックとなり、動作周波数の高いチャージポンプ回路への適用が課題となる。チャージポンプ回路の動作周波数が高い場合は、アンプＡＭＰの出力が高速にスイッチングされる。よって、アンプＡＭＰのユニティゲイン周波数やスルーレート、出力抵抗が不十分な場合においてノードＡの電圧誤差が大きくなるという問題が生じる。このため、ボルテージフォロワの特性はチャージポンプ動作周波数よりも十分高くしないと本回路の目的とする効果が得られない場合がある。実際のアンプ設計では、位相補償と高速化の両立が困難となる。また、アンプＡＭＰの出力電流能力は、アップ電流、ダウン電流以上とする必要があり、出力抵抗も充分低くする必要があるため、消費電流および回路規模が増加する、という問題があった。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、高速化が容易なチャージポンプ回路及びＰＬＬ回路を提供することにある。

前述した目的を達成するために、本発明に係るチャージポンプ回路及びＰＬＬ回路は、下記［１］、［２］を特徴としている。
［１］
ＰＬＬ回路を構成するチャージポンプ回路であって、
第１の電源に一端が接続される第１の定電流源と、
第２の電源に一端が接続される第２の定電流源と、
前記第１の定電流源に接続され前記第２の定電流源と同じ電流値を有する第３の定電流源と、
前記第２の定電流源に接続され前記第１の定電流源と同じ電流値を有する第４の定電流源と、
前記第１の定電流源の他端と出力端子との間に直列接続され第１の信号によってオンオフが制御される第１のスイッチと、
前記第１の定電流源の他端とノードとの間に直列接続され前記第１の信号の反転信号によってオンオフが制御される第２のスイッチと、
前記第２の定電流源の他端と前記ノードとの間に直列接続され第２の信号によってオンオフが制御される第３のスイッチと、
前記第２の定電流源の他端と前記出力端子との間に直列接続され前記第２の信号の反転信号によってオンオフが制御される第４のスイッチと、
前記出力端子と前記ノードとの電圧を比較し、比較結果を出力するコンパレータと、
前記第３の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によってオンオフが制御される第５のスイッチと、
前記第４の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によって前記第５のスイッチとオンオフが逆に制御される第６のスイッチと、
前記ノードと前記第２の電源との間に接続されるコンデンサとを備えた
チャージポンプ回路であること。
［２］
入力クロックと帰還クロックとの位相差に応じた第１の信号及び第２の信号を出力する位相比較器と、
前記第１の信号及び前記第２の信号に応じた電流を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力される電流を電圧に変換した制御電圧を出力するループフィルタと、
前記制御電圧に応じた周波数の出力クロックを出力するＶＣＯと、
前記出力クロックを分周して前記帰還クロックとして前記位相比較器に入力する分周器と、を備えたＰＬＬ回路であって、
前記チャージポンプ回路は、
第１の電源に一端が接続される第１の定電流源と、
第２の電源に一端が接続される第２の定電流源と、
前記第１の定電流源に接続され前記第２の定電流源と同じ電流値を有する第３の定電流源と、
前記第２の定電流源に接続され前記第１の定電流源と同じ電流値を有する第４の定電流源と、
前記第１の定電流源の他端と出力端子との間に直列接続され前記第１の信号によってオンオフが制御される第１のスイッチと、
前記第１の定電流源の他端とノードとの間に直列接続され前記第１の信号の反転信号によってオンオフが制御される第２のスイッチと、
前記第２の定電流源の他端と前記ノードとの間に直列接続され前記第２の信号によってオンオフが制御される第３のスイッチと、
前記第２の定電流源の他端と前記出力端子との間に直列接続され前記第２の信号の反転信号によってオンオフが制御される第４のスイッチと、
前記出力端子と前記ノードとの電圧を比較し、比較結果を出力するコンパレータと、
前記第３の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によってオンオフが制御される第５のスイッチと、
前記第４の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によって前記第５のスイッチとオンオフが逆に制御される第６のスイッチと、
前記ノードと前記第２の電源との間に接続されるコンデンサとを有する、
ＰＬＬ回路であること。

本発明によれば、高速化が容易なチャージポンプ回路及びＰＬＬ回路を提供することができる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、本発明のチャージポンプ回路を組み込んだＰＬＬ回路の一実施形態を示すブロック図である。 図２は、図１に示すチャージポンプ回路の一例を示す回路図である。 図３は、図３に示すチャージポンプ回路の動作を説明するための回路図である。 図４は、図３に示すチャージポンプ回路の動作を説明するための回路図である。 図５は、図３に示すチャージポンプ回路の動作を説明するための回路図である。 図６は、図３に示すチャージポンプ回路の動作を説明するための回路図である。 図７は、従来のチャージポンプ回路の一例を示す回路図である。

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

図１は、本発明のチャージポンプ回路を組み込んだＰＬＬ（Phase Locked Loop）回路の一実施形態を示すブロック図である。図１に示すＰＬＬ回路１は、入力クロックΦｉｎと、出力クロックΦｏｕｔとを同期させる回路である。同図に示すように、ＰＬＬ回路１は、位相比較器２と、チャージポンプ回路３と、ループフィルタ４と、ＶＣＯ５と、分周器６とを備えている。

位相比較器２は、入力クロックΦｉｎと分周器６から出力される帰還クロックΦｆｂとの位相差を検出し、検出した位相差に応じたデューティのアップ信号ＵＰ（第１の信号）またはダウン信号ＤＮ（第２の信号）を出力する。アップ信号ＵＰは、入力クロックΦｉｎ、帰還クロックΦｆｂの一方の位相が他方よりも進んでいる場合、一方の立ち上がりから他方の立ち上がりまでＨレベルまたはＬレベルとなる信号である。ダウン信号ＤＮは、入力クロックΦｉｎ、帰還クロックΦｆｂの他方の位相が一方よりも進んでいる場合、他方の立ち上がりから一方の立ち上がりまでＨレベルまたはＬレベルとなる信号である。

チャージポンプ回路３は、位相比較器２により検出された位相差、即ちアップ信号ＵＰ及びダウン信号ＤＮに応じた電流を出力する回路である。チャージポンプ回路３は、アップ信号ＵＰが出力されると、チャージポンプ回路３から出力端子ＯＵＴに向かうアップ電流ＩＵＰを流す。チャージポンプ回路３は、ダウン信号ＤＮが出力されると、出力端子ＯＵＴからチャージポンプ回路３に向かうダウン電流ＩＤＮを流す。このチャージポンプ回路３については後述する。

ループフィルタ４は、チャージポンプ回路３の出力端子ＯＵＴから出力するアップ電流ＩＵＰ、ダウン電流ＩＤＮを電圧に変換した制御電圧を出力する。ループフィルタ４は、チャージポンプ回路３の出力端子ＯＵＴと接地電位との間に並列接続された図示しない抵抗及びキャパシタによって構成されている。ループフィルタ４においてキャパシタは、アップ電流ＩＵＰの出力に応じて充電し、ダウン電流ＩＤＮの出力に応じて放電し、制御電圧を発生してＶＣＯ５に対して出力する。

ＶＣＯ５は、制御電圧に応じた周波数で発振し、制御電圧に応じた周波数の出力クロックΦｏｕｔを出力する。分周器６は、出力クロックΦｏｕｔを分周して帰還クロックΦｆｂとして位相比較器２に入力する。

上述した構成のＰＬＬ回路１によれば、入力クロックΦｉｎと帰還クロックΦｆｂとの位相及び周波数が一致するような出力クロックΦｏｕｔを出力することができる。即ち、分周器６の分周比がＮの場合、入力クロックΦｉｎのＮ倍となる出力クロックΦｏｕｔを出力することができる。

次に、上述したチャージポンプ回路３の詳細について図２を参照して説明する。チャージポンプ回路３は、第１～第４の定電流源３１～３４と、第１～第４のスイッチＳＷ１～ＳＷ４と、コンパレータＣＯＭＰと、第５、第６のスイッチＳＷ５、ＳＷ６と、コンデンサＣとを備えている。第１の定電流源３１は、一端が第１の電源ＶＤＤに接続され、一端から他端に向かってアップ電流ＩＵＰを流す。第２の定電流源３２は、一端が第２の電源ＶＳＳに接続され、他端から一端に向かってダウン電流ＩＤＮを流す。なお、本実施形態ではアップ電流ＩＵＰとダウン電流ＩＤＮとは等しい電流値に設定されている。

第３の定電流源３３は、一端が第１の電源ＶＤＤに接続され、一端から他端に向かってダウン電流ＩＤＮと等しい電流値のレプリカダウン電流ＩＤＮｒｅｐを流す。第４の定電流源３４は、一端が第２の電源ＶＳＳに接続され、他端から一端に向かってアップ電流ＩＵＰと等しい電流値のレプリカアップ電流ＩＵＰｒｅｐを流す。

本実施形態では、第１、第３の定電流源３１、３３は、ＰＭＯＳトランジスタから構成される。即ち、アップ電流ＩＵＰ、レプリカダウン電流ＩＤＮｒｅｐは、ＰＭＯＳトランジスタのドレイン電流である。また、本実施形態では、第２、第４の定電流源３２、３４は、ＮＭＯＳトランジスタから構成される。即ち、ダウン電流ＩＤＮ、レプリカアップ電流ＩＵＰｒｅｐは、ＮＭＯＳトランジスタのドレイン電流である。

第１のスイッチＳＷ１は、ＰＭＯＳトランジスタから構成される。第１のスイッチＳＷ１は、ソースが第１の定電流源３１の他端に接続され、ドレインが出力端子ＯＵＴに接続されている。第１のスイッチＳＷ１のゲートには、アップ信号ＵＰが入力されている。第２のスイッチＳＷ２は、ＰＭＯＳトランジスタから構成される。第２のスイッチＳＷ２は、ソースが第１の定電流源３１の他端に接続され、ドレインがノードＡに接続されている。第２のスイッチＳＷ２のゲートには、アップ信号ＵＰの反転信号ＵＰｂが入力されている。

第３のスイッチＳＷ３は、ＮＭＯＳトランジスタから構成される。第３のスイッチＳＷ３は、ソースが第２の定電流源３２の他端に接続され、ドレインがノードＡ、第２のスイッチＳＷ２のドレインに接続されている。第３のスイッチＳＷ３のゲートには、ダウン信号ＤＮが入力されている。第４のスイッチＳＷ４は、ＮＭＯＳトランジスタから構成される。第４のスイッチＳＷ４は、ソースが第２の定電流源３２の他端に接続され、ドレインが出力端子ＯＵＴ、第１のスイッチＳＷ１のドレインに接続されている。第４のスイッチＳＷ４のゲートには、ダウン信号ＤＮの反転信号ＤＮｂが入力されている。

コンパレータＣＯＭＰは、反転入力端子に出力端子ＯＵＴが接続され、非反転入力端子にノードＡが接続され、出力端子ＯＵＴ、ノードＡの電圧を比較して、その結果を出力する。

第５のスイッチＳＷ５は、ＰＭＯＳトランジスタから構成される。第５のスイッチＳＷ５は、ソースが第３の定電流源３３の他端に接続され、ドレインがノードＡに接続され、ゲートがコンパレータＣＯＭＰの出力に接続されている。第６のスイッチＳＷ６は、ＮＭＯＳトランジスタから構成されている。第６のスイッチＳＷ６は、ソースが第４の定電流源３４の他端に接続され、ドレインがノードＡに接続され、ゲートがコンパレータＣＯＭＰの出力に接続されている。

コンデンサＣは、ノードＡと第２の電源ＶＳＳとの間に接続されている。

次に、上述した構成のチャージポンプ回路３の動作について図３～図６を参照して説明する。なお、図３～図６に示す第１～第６のスイッチＳＷ１～ＳＷ６は、説明を容易にするためにオンオフスイッチで表している。

図３に示すように、本実施形態ではＬレベルのアップ信号ＵＰが出力されると、第１のスイッチＳＷ１がオンし、反転信号ＵＰｂが入力される第２のスイッチＳＷ２がオフする。また、ダウン信号ＤＮがＨレベルであれば、第３のスイッチＳＷ３がオンし、反転信号ＤＮｂが入力される第４のスイッチＳＷ４がオフする。このとき、出力端子ＯＵＴの電圧がノードＡの電圧よりも高くなり、コンパレータＣＯＭＰからはＬレベルが出力される。コンパレータＣＯＭＰからＬレベルが出力されると、第５のスイッチＳＷ５がオンし、第６のスイッチＳＷ６がオフする。

これにより、第１の定電流源３１からのアップ電流ＩＵＰは、第１のスイッチＳＷ１を介して出力端子ＯＵＴに向かって流れ、ループフィルタ４のキャパシタが充電される。また、第３の定電流源３３の下流側には、互いに並列接続された第２の定電流源３２とコンデンサＣとが直列接続される。上述したように出力端子ＯＵＴの電圧がノードＡよりも高い場合、第３の定電流源３３からのレプリカダウン電流ＩＤＮｒｅｐは、第５のスイッチＳＷ５を通って第２の定電流源３２及びコンデンサＣに流れる。第３の定電流源３３からのレプリカダウン電流ＩＤＮｒｅｐがコンデンサＣに供給されると、ノードＡの電圧が上昇する。この結果、ノードＡの電圧が出力端子ＯＵＴとほぼ等しくなると、第３の定電流源３３からのレプリカダウン電流ＩＤＮｒｅｐは、コンデンサＣに供給されず、全て第２の定電流源３２にダウン電流ＩＤＮとして流れる。このため、出力端子ＯＵＴにアップ電流ＩＵＰを流している間も、第２の定電流源３２はダウン電流ＩＤＮを流し続けることができると共に、ノードＡと出力端子ＯＵＴとを同じ電圧に保持することができる。

また、アップ信号ＵＰ、反転信号ＵＰｂのＨ、Ｌが切り替わり、図４に示すように、Ｈレベルのアップ信号ＵＰが出力されると、第１のスイッチＳＷ１がオフし、反転信号ＵＰｂが入力される第２のスイッチＳＷ２がオンする。また、ダウン信号ＤＮがＨレベルであれば、第３のスイッチＳＷ３がオンし、反転信号ＤＮｂが入力される第４のスイッチＳＷ４がオフする。

これにより、出力端子ＯＵＴに流れる電流は０Ａとなり、第１の定電流源３１からのアップ電流ＩＵＰは、第２のスイッチＳＷ２、第３のスイッチＳＷ３を介して第２の定電流源３２にダウン電流ＩＤＮとして流れる。このとき、出力端子ＯＵＴの電圧がノードＡの電圧よりも高い場合は、図４に示すように、コンパレータＣＯＭＰからはＬレベルが出力される。コンパレータＣＯＭＰからＬレベルが出力されると、第５のスイッチＳＷ５がオンし、第６のスイッチＳＷ６がオフする。そして、第３の定電流源３３からの定電流ＩＤｒｅｐによりコンデンサＣが充電され、ノードＡの電圧が上昇する。

ノードＡの電圧が上昇した結果、ノードＡの電圧が出力端子ＯＵＴよりも高い場合は、図５に示すように、コンパレータＣＯＭＰからはＨレベルが出力される。コンパレータＣＯＭＰがＨレベルを出力すると、第５のスイッチＳＷ５がオフし、第６のスイッチＳＷ６がオンする。そして、第４の定電流源３４のレプリカアップ電流ＩＵＰｒｅｐによりコンデンサＣが放電され、ノードＡの電圧が下降する。このようにノードＡが上昇、下降を繰り返すことにより、出力端子ＯＵＴとノードＡとが同じ電圧を保つ。

チャージポンプ回路３では、図３と、図４又は図５とに示す動作が交互に繰り返され、ループフィルタ４に対してアップ電流ＩＵＰ、電流０の出力を交互に繰り返す。これにより、ループフィルタ４から出力される制御電圧が高くなり、ＶＣＯ５からの周波数が速くなる。

また、図６に示すように、本実施形態ではＬレベルのダウン信号ＤＮが出力されると、第３のスイッチＳＷ３がオフし、反転信号ＤＮｂが入力される第４のスイッチＳＷ４がオンする。また、アップ信号ＵＰがＨレベルであれば、第１のスイッチＳＷ１がオフし、反転信号ＵＰｂが入力される第２のスイッチＳＷ２がオンする。このとき、ノードＡの電圧が出力端子ＯＵＴの電圧よりも高くなり、コンパレータＣＯＭＰからはＨレベルが出力される。コンパレータＣＯＭＰからＨレベルが出力されると、第６のスイッチＳＷ６がオンし、第５のスイッチＳＷ５がオフする。

これにより、出力端子ＯＵＴから第２の定電流源３２に向かってダウン電流ＩＤＮが流れ、ループフィルタ４のキャパシタが放電される。また、第１の定電流源３１の下流側には、互いに並列接続された第４の定電流源３４とコンデンサＣとが直列接続される。上述したようにノードＡの電圧が出力端子ＯＵＴの電圧より高い場合、第４の定電流源３４によりコンデンサＣが放電され、これにより、ノードＡの電圧が低くなる。この結果、ノードＡの電圧が出力端子ＯＵＴとほぼ等しくなると、第４の定電流源３４には、コンデンサＣからの放電電流の供給が停止され、第１の定電流源３１からのアップ電流ＩＵＰのみがレプリカアップ電流ＩＵＰｒｅｐとして流れる。このため、出力端子ＯＵＴにダウン電流ＩＤＮを流している間も、第１の定電流源３１はアップ電流ＩＵＰを流し続けることができると共に、ノードＡと出力端子ＯＵＴとを同じ電圧に保持することができる。

チャージポンプ回路３では、図６と、図４又は図５とに示す動作が交互に繰り返され、ループフィルタ４に対してダウン電流ＩＤＮの引き込み、電流０の出力を交互に繰り返す。これにより、ループフィルタ４から出力される制御電圧が低くなり、ＶＣＯ５からの周波数が遅くなる。

上述した実施形態によれば、コンパレータＣＯＭＰを用いて、第３の定電流源３３、第４の定電流源３４を切り替える構成であるため、従来技術のようにボルテージフォロワに比べて容易に高速化することができる。また、コンデンサＣにより、ノードＡの電圧の高周波成分を除去し、ノードＡの電圧の精度向上を図ることができる。

上述した実施形態によれば、コンデンサＣの容量を大きくする、または、コンパレータＣＯＭＰを高速化することで、ノードＡの電圧精度の向上を図ることができる。

上述した実施形態によれば、レプリカアップ電流ＩＵＰｒｅｐ、レプリカダウン電流ＩＤＮｒｅｐは、アップ電流ＩＵＰ、ダウン電流ＩＤＮと同じ電流値である。このため、従来回路のボルテージフォロワのような過剰な電流を必要としないため、消費電流の低減を図ることができる。

また、アップ電流ＩＵＰ、ダウン電流ＩＤＮを変更可能な構成とした場合がある。この場合、例えば、第１、第３の定電流源３１、３３および第２、第４の定電流源３２、３４をカレントミラー回路で構成すれば、容易にレプリカアップ電流ＩＰＵｒｅｐ、レプリカダウン電流ＩＤＮｒｅｐをアップ電流ＩＰＵ、ダウン電流ＩＤＮと同じにすることができる。

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

上述した実施形態では、アップ電流ＩＵＰとダウン電流ＩＤＮとは同じ電流値に設定していたが、これに限ったものではない。アップ電流ＩＵＰとダウン電流ＩＤＮとは異なる電流値であってもよい。

また、上述した実施形態では、第１～第４の定電流源３１～３４としてトランジスタを用いた例について説明したが、これに限ったものではない。第１～第４の定電流源３１～３４は、電流を供給することができる他の周知の電流源であってもよい。

１ ＰＬＬ回路
２ 位相比較器
３ チャージポンプ回路
４ ループフィルタ
５ ＶＣＯ
６ 分周器
３１ 第１の定電流源
３２ 第２の定電流源
３３ 第３の定電流源
３４ 第４の定電流源
Ａ ノード
Ｃ コンデンサ
ＣＯＭＰ コンパレータ
ＯＵＴ 出力端子
ＳＷ１ 第１のスイッチ
ＳＷ２ 第２のスイッチ
ＳＷ３ 第３のスイッチ
ＳＷ４ 第４のスイッチ
ＳＷ５ 第５のスイッチ
ＳＷ６ 第６のスイッチ
ＤＮ ダウン信号（第２の信号）
ＤＮｂ 反転信号（第２の信号の反転信号）
ＵＰ アップ信号（第１の信号）
ＵＰｂ 反転信号（第１の信号の反転信号）
ＶＤＤ 第１の電源
ＶＳＳ 第２の電源
Φｉｎ 入力クロック
Φｆｂ 帰還クロック

Claims (2)

1. ＰＬＬ回路を構成するチャージポンプ回路であって、
   第１の電源に一端が接続される第１の定電流源と、
   第２の電源に一端が接続される第２の定電流源と、
   前記第１の定電流源に接続され前記第２の定電流源と同じ電流値を有する第３の定電流源と、
   前記第２の定電流源に接続され前記第１の定電流源と同じ電流値を有する第４の定電流源と、
   前記第１の定電流源の他端と出力端子との間に直列接続され第１の信号によってオンオフが制御される第１のスイッチと、
   前記第１の定電流源の他端とノードとの間に直列接続され前記第１の信号の反転信号によってオンオフが制御される第２のスイッチと、
   前記第２の定電流源の他端と前記ノードとの間に直列接続され第２の信号によってオンオフが制御される第３のスイッチと、
   前記第２の定電流源の他端と前記出力端子との間に直列接続され前記第２の信号の反転信号によってオンオフが制御される第４のスイッチと、
   前記出力端子と前記ノードとの電圧を比較し、比較結果を出力するコンパレータと、
   前記第３の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によってオンオフが制御される第５のスイッチと、
   前記第４の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によって前記第５のスイッチとオンオフが逆に制御される第６のスイッチと、
   前記ノードと前記第２の電源との間に接続されるコンデンサとを備えた
   チャージポンプ回路。
2. 入力クロックと帰還クロックとの位相差に応じた第１の信号及び第２の信号を出力する位相比較器と、
   前記第１の信号及び前記第２の信号に応じた電流を出力するチャージポンプ回路と、
   前記チャージポンプ回路から出力される電流を電圧に変換した制御電圧を出力するループフィルタと、
   前記制御電圧に応じた周波数の出力クロックを出力するＶＣＯと、
   前記出力クロックを分周して前記帰還クロックとして前記位相比較器に入力する分周器と、を備えたＰＬＬ回路であって、
   前記チャージポンプ回路は、
   第１の電源に一端が接続される第１の定電流源と、
   第２の電源に一端が接続される第２の定電流源と、
   前記第１の定電流源に接続され前記第２の定電流源と同じ電流値を有する第３の定電流源と、
   前記第２の定電流源に接続され前記第１の定電流源と同じ電流値を有する第４の定電流源と、
   前記第１の定電流源の他端と出力端子との間に直列接続され前記第１の信号によってオンオフが制御される第１のスイッチと、
   前記第１の定電流源の他端とノードとの間に直列接続され前記第１の信号の反転信号によってオンオフが制御される第２のスイッチと、
   前記第２の定電流源の他端と前記ノードとの間に直列接続され前記第２の信号によってオンオフが制御される第３のスイッチと、
   前記第２の定電流源の他端と前記出力端子との間に直列接続され前記第２の信号の反転信号によってオンオフが制御される第４のスイッチと、
   前記出力端子と前記ノードとの電圧を比較し、比較結果を出力するコンパレータと、
   前記第３の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によってオンオフが制御される第５のスイッチと、
   前記第４の定電流源の他端と前記ノードとの間に直列接続され前記コンパレータの出力によって前記第５のスイッチとオンオフが逆に制御される第６のスイッチと、
   前記ノードと前記第２の電源との間に接続されるコンデンサとを有する、
   ＰＬＬ回路。

Images