JP2023045186A - 受信回路 - Google Patents

Abstract

【課題】入力電流が小さい範囲での雑音の劣化を抑制しつつ、差動信号のオフセットの増加を抑制可能な受信回路を提供する。【解決手段】受信回路は、入力電流を受ける入力端子に接続された入力ノードに入力された電流信号を電圧信号に変換するトランスインピーダンスアンプと、第１帰還電流に応じて参照電圧を生成する参照電圧回路と、電圧信号と参照電圧との電圧差に応じて差動信号を生成する差動増幅回路と、差動信号のオフセットに応じて第１帰還電流と第２帰還電流とを生成するオフセット制御回路と、を備え、オフセット制御回路は、電圧信号の平均電圧値が参照電圧より大きいとき、差動信号のオフセットが所定の範囲内に入るように第１帰還電流を調整し、電圧信号の平均電圧値が参照電圧より小さいとき、差動信号のオフセットが所定の範囲内に入るように入力電流から第２帰還電流を減算する。【選択図】図１

Description

本開示は、受信回路に関する。

光通信に使用される受信回路は、フォトダイオード等により光信号から変換された電流信号を入力電流として受け、受けた電流信号をトランスインピーダンスアンプにより電圧信号に変換する。また、差動の電圧信号を出力する受信回路は、差動の電圧信号に発生するオフセットを補償する自動オフセット制御回路を有する場合がある。自動オフセット制御回路は、入力電流の一部を引き抜いてオフセットを補償する。例えば、自動オフセット制御回路は、オフセットの大きさが小さくなるように入力電流からの引き抜き量を制御する。

特開２０２０－５１２４号公報

例えば、受信可能な範囲の入力電流に対してオフセットを補償するために入力電流がゼロに近いときにも引き抜きを行うと、受信回路の雑音特性が劣化するおそれがある。また、雑音特性の劣化を抑制するために、入力電流値が小さい範囲において入力電流からの引き抜きを停止すると、オフセットを補償できなくなるおそれがある。

そこで、本開示は、入力電流値が小さい範囲での雑音特性の劣化を抑制しつつ、差動信号のオフセットの増加を抑制可能な受信回路を提供することを目的とする。

本開示の受信回路は、入力電流を受ける入力端子と、入力ノードを有し、前記入力ノードに入力された電流信号を電圧信号に変換するトランスインピーダンスアンプと、第１帰還電流に応じて参照電圧を生成する参照電圧回路と、前記電圧信号と前記参照電圧との電圧差に応じて差動信号を生成する差動増幅回路と、前記差動信号のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成するオフセット制御回路と、を備え、前記入力ノードは、前記入力端子に電気的に接続され、前記オフセット制御回路は、前記電圧信号の平均電圧値が前記参照電圧より大きいとき、前記差動信号のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記電圧信号の平均電圧値が前記参照電圧より小さいとき、前記差動信号のオフセットが前記所定の範囲内に入るように前記入力電流から前記第２帰還電流を減算する。

本開示によれば、入力電流値が小さい範囲での雑音特性の劣化を抑制しつつ、差動信号のオフセットの増加を抑制可能な受信回路を提供することができる。

図１は、第１の実施形態にかかる受信回路の一例を示すブロック図である。 図２は、図１のトランスインピーダンスアンプ段の一例を示す回路図である。 図３は、図１の自動オフセット制御回路の一例を示す回路図である。 図４は、図３の自動オフセット制御回路のＤＣ伝達特性を示す図である。 図５は、図１の受信回路の動作特性の一例を示す図である。 図６は、図５の出力電圧の拡大図である。 図７は、第２の実施形態にかかる受信回路に搭載される自動オフセット制御回路の一例を示す回路図である。 図８は、他の受信回路の一例を示すブロック図である。 図９は、図８の受信回路の動作特性の一例を示す図である。 図１０は、図８の受信回路の動作特性の別の例を示す図である。 図１１は、第３の実施形態にかかる受信回路の一例を示すブロック図である。 図１２は、図１１の自動オフセット制御回路の一例を示す回路図である。 図１３は、第４の実施形態にかかる受信回路の一例を示すブロック図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

〔１〕本開示の一態様にかかる受信回路は、入力電流を受ける入力端子と、入力ノードを有し、前記入力ノードに入力された電流信号を電圧信号に変換するトランスインピーダンスアンプと、第１帰還電流に応じて参照電圧を生成する参照電圧回路と、前記電圧信号と前記参照電圧との電圧差に応じて差動信号を生成する差動増幅回路と、前記差動信号のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成するオフセット制御回路と、を備え、前記入力ノードは、前記入力端子に電気的に接続され、前記オフセット制御回路は、前記電圧信号の平均電圧値が前記参照電圧より大きいとき、前記差動信号のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記電圧信号の平均電圧値が前記参照電圧より小さいとき、前記差動信号のオフセットが前記所定の範囲内に入るように前記入力電流から前記第２帰還電流を減算する。

この受信回路では、電圧信号の平均電圧値が参照電圧より大きいとき、差動信号のオフセットが所定の範囲内に入るように参照電圧回路に第１帰還電流を流すことで、差動信号のオフセットの増加を抑制することができる。第２帰還電流によらず差動信号のオフセットの増加を抑制できるため、例えば、入力電流値が小さい領域で第２帰還電流をゼロにすることができ、雑音の劣化を抑制することができる。すなわち、入力電流値が小さい範囲での雑音の劣化を抑制しつつ、差動信号のオフセットの増加を抑制することができる。

〔２〕上記〔１〕において、前記トランスインピーダンスアンプは、前記入力ノードに入力された電流信号を中間電圧信号に変換する第１増幅回路と、第１抵抗素子と第１電流源とを備え、前記第１電流源が供給する第１電流が前記第１抵抗素子に流れて生じる電圧降下によって前記中間電圧信号をレベルシフトして前記電圧信号を生成する第１レベルシフト回路と、含んでもよい。第１増幅回路からの中間電圧信号をレベルシフトして差動増幅回路に供給することで、電圧信号の電圧値を、差動増幅回路を適切に動作させるための電圧範囲に設定することができる。この結果、差動増幅回路は、入力電流に応じた適切な差動信号を生成することができる。

〔３〕上記〔２〕において、前記参照電圧回路は、基準電圧を生成する第２増幅回路と、第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記基準電圧をレベルシフトして前記参照電圧を生成する第２レベルシフト回路と、を含み、前記第１帰還電流は、前記第２電流の流れる向きと同じ向きに前記第２抵抗素子を流れてもよい。オフセット制御回路からの第１帰還電流を第２電流の流れる向きと同じ向きに第２抵抗素子に流すことで、差動増幅回路に与える参照電圧を直接調整して差動信号のオフセットの増加を抑制することができる。

〔４〕上記〔２〕において、前記参照電圧回路は、基準電圧を生成する第２増幅回路と、第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記基準電圧をレベルシフトして前記参照電圧を生成する第２レベルシフト回路と、を含み、前記オフセット制御回路は、前記第２増幅回路の入力ノードから前記第１帰還電流を引き込んでもよい。オフセット制御回路により第２増幅回路の入力ノードから第１帰還電流を引き込むことで、第２増幅回路の入力電圧の調整により差動増幅回路に与える参照電圧を調整して差動信号のオフセットの増加を抑制することができる。

〔５〕上記〔３〕または〔４〕において、前記第２増幅回路は、前記第１増幅回路と同じ回路要素によって構成されてもよい。これにより、電圧信号の電圧値と参照電圧との間のオフセットの調整を精度よく実施することができる。また、共通の設計データを使用することができるため、受信回路の回路設計を簡易にすることができる。

〔６〕上記〔１〕から〔５〕のいずれかにおいて、前記オフセット制御回路は、前記差動信号のオフセットに応じて制御電圧を生成する差動積分器を含み、前記制御電圧に応じて前記第１帰還電流の大きさと前記第２帰還電流の大きさとの間の大小関係を反転させてもよい。これにより、入力電流に依存して変化する差動信号に応じて差動積分器が生成する制御電圧に基づいて、第１帰還電流および第２帰還電流の生成と切り替えとを制御することができる。

〔７〕上記〔１〕から〔６〕のいずれかにおいて、前記参照電圧の前記第１帰還電流がゼロのときの値は、前記電流信号がゼロのときの前記電圧信号の平均電圧値よりも小さく設定されてもよい。これにより、オフセット制御回路は、入力信号が小さくて電圧信号の平均電圧値が参照電圧よりも大きいときは第１帰還電流を調整し、入力信号が大きくなり電圧信号の平均電圧値が参照電圧よりも小さいときは第２帰還電流を調整して、差動信号のオフセットの増加を抑制する自動オフセット制御を行うことができる。

〔８〕上記〔１〕から〔７〕のいずれかにおいて、前記トランスインピーダンスアンプ、前記参照電圧回路、前記差動増幅回路および前記オフセット制御回路は、１つの半導体集積回路チップに集積されてもよい。これにより、同じ要素を使用して形成される複数の回路間の電気的特性のばらつきを少なくすることができ、オフセット制御回路による差動信号のオフセットの調整の精度を向上することができる。

［本開示の実施形態の詳細］
本開示の受信回路の具体例を、以下に図面を参照しつつ説明する。以下の説明では、同一の要素または対応する要素には同一の符号を付し、それらについては説明を省略する場合がある。また、端子、信号線およびノードの符号は、信号、電圧または電流を示す符号としても使用される。

〔第１の実施形態〕
〔受信回路の回路構成〕
図１は、第１の実施形態にかかる受信回路の構成の一例を示すブロック図である。例えば、図１に示す受信回路１００は、光信号を受信する光受信器等に含まれる。受信回路１００は、図示しない受光素子（フォトダイオード等）から入力電流Ｉｉｎを受ける入力端子Ｉｎと、入力電流Ｉｉｎに応じて生成した電圧信号を差動信号ＯｕｔＮ／ＯｕｔＰとして出力する出力端子ＯｕｔＮ／ＯｕｔＰとを有する。

受光素子は、受信した光信号に応じて入力電流Ｉｉｎを生成する。長距離の光ファイバを伝達してきた光信号は微弱となり、入力電流Iｉｎも微弱となる。受信回路１００は、入力電流Iｉｎを増幅するとともに電圧信号に変換する。受信回路１００は、電圧信号を差動信号ＯｕｔＮ／ＯｕｔＰとして出力する。差動信号ＯｕｔＮ／ＯｕｔＰは、一対の出力信号ＯｕｔＰ、ＯｕｔＮを有する。なお、一対の出力信号の一方ＯｕｔＰは正相信号とも称され、一対の出力信号の他方ＯｕｔＮは逆相信号とも称される。正相信号ＯｕｔＰと逆相信号ＯｕｔＮとは互いに相補信号となっており、正相信号ＯｕｔＰは、逆相信号ＯｕｔＮの位相と１８０°異なる位相を有する。

例えば、正相信号ＯｕｔＰが増加するとき、逆相信号ＯｕｔＮは減少し、正相信号ＯｕｔＰが減少するとき、逆相信号ＯｕｔＮは増加する。例えば、正相信号ＯｕｔＰがピーク値に達するとき、逆相信号ＯｕｔＮはボトム値に達し、正相信号ＯｕｔＰがボトム値に達するとき、逆相信号ＯｕｔＮはピーク値に達する。例えば、逆相信号ＯｕｔＮは、正相信号ＯｕｔＰの振幅と同じ大きさの振幅を有する。

受信回路１００は、オフセットの補償を行わないときには、例えば、入力電流Ｉｉｎの平均値（ＤＣ成分）が増加するとき、出力信号ＯｕｔＰの電圧値（ＤＣ成分）を増加させ、出力信号ＯｕｔＮの電圧値（ＤＣ成分）を減少させる。受信回路１００は、オフセットの補償を行わないときには、入力電流Ｉｉｎの平均値（ＤＣ成分）が減少するとき、出力信号ＯｕｔＰの電圧値（ＤＣ成分）を減少させ、出力信号ＯｕｔＮの電圧値（ＤＣ成分）を増加させる。

受信回路１００は、オフセットの補償を行うことによって、出力信号ＯｕｔＰの電圧値（ＤＣ成分）と出力信号ＯｕｔＮの電圧値（ＤＣ成分）との間の差を小さくする。オフセットは、出力信号ＯｕｔＰの電圧値（ＤＣ成分）と出力信号ＯｕｔＮの電圧値（ＤＣ成分）との間の差を表す。すなわち、オフセットの補償は、オフセットをゼロに近づけることを意味する。受信回路１００は、入力電流の信号成分（交流成分）を増幅するとともに電圧信号に変換して差動信号ＯｕｔＮ／ＯｕｔＰの信号成分（交流成分）として出力する。差動信号ＯｕｔＮ／ＯｕｔＰの信号成分の振幅は、正相信号ＯｕｔＰの信号成分と逆相信号ＯｕｔＮの信号成分との差に等しい。例えば、入力電流Ｉｉｎの信号成分の振幅が大きくなると、差動信号ＯｕｔＮ／ＯｕｔＰの信号成分の振幅も大きくなる。出力端子ＯｕｔＮ／ＯｕｔＰから出力される差動信号ＯｕｔＮ／ＯｕｔＰは、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の信号処理回路に出力されて処理される。

受信回路１００は、例えば、トランスインピーダンスアンプ段ＴＩＡ、レベルシフト回路ＬＳ１、ダミートランスインピーダンスアンプ段ＤＴＩＡ、レベルシフト回路ＬＳ２、バッファＢＵＦおよび自動オフセット制御回路ＡＯＣ１を有する。

例えば、受信回路１００の各回路は、１つの半導体集積回路チップに集積される。これにより、同じ回路要素を使用して形成される複数の回路間の電気的特性のばらつきを少なくすることができる。例えば、トランスインピーダンスアンプ段ＴＩＡおよびダミートランスインピーダンスアンプ段ＤＴＩＡを互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。また、レベルシフト回路ＬＳ１およびレベルシフト回路ＬＳ２を互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。この結果、自動オフセット制御回路ＡＯＣ１による差動信号ＯｕｔＰ／ＯｕｔＮのオフセットの調整の精度を向上することができる。

なお、トランスインピーダンスアンプ段ＴＩＡおよびダミートランスインピーダンスアンプ段ＤＴＩＡを互いに同じ回路構成にすることで、トランスインピーダンスアンプ段ＴＩＡおよびダミートランスインピーダンスアンプ段ＤＴＩＡの電気的特性が互いに同じになるようにしてもよい。また、レベルシフト回路ＬＳ１およびレベルシフト回路ＬＳ２を互いに同じ回路構成にすることで、レベルシフト回路ＬＳ１およびレベルシフト回路ＬＳ２の電気的特性が互いに同じになるようにしてもよい。

トランスインピーダンスアンプ段ＴＩＡおよびレベルシフト回路ＬＳ１は、トランスインピーダンスアンプの一例である。トランスインピーダンスアンプ段ＴＩＡは、第１増幅回路の一例である。ダミートランスインピーダンスアンプ段ＤＴＩＡおよびレベルシフト回路ＬＳ２は、参照電圧回路の一例である。ダミートランスインピーダンスアンプ段ＤＴＩＡは、基準電圧を生成する第２増幅回路の一例である。バッファＢＵＦは、差動増幅回路の一例である。以下では、トランスインピーダンスアンプ段ＴＩＡは、単にＴＩＡ段とも称され、ダミートランスインピーダンスアンプ段ＤＴＩＡは、単にＤＴＩＡ段とも称される。

ＴＩＡ段は、インバータアンプＩＮＶ１および抵抗素子Ｒ１を有する。インバータアンプＩＮＶ１の入力は、ＴＩＡ段の入力ノードＴＩＡｉｎを介して入力端子Ｉｎに電気的に接続される。インバータアンプＩＮＶ１の出力は、ＴＩＡ段の出力ノードＴＩＡｏｕｔを介してレベルシフト回路ＬＳ１に接続される。抵抗素子Ｒ１は、入力ノードＴＩＡｉｎと出力ノードＴＩＡｏｕｔとの間に接続される。

ＴＩＡ段は、入力ノードＴＩＡｉｎに入力される入力電流ＩｉｎをインバータアンプＩＮＶ１および抵抗素子Ｒ１により電圧信号に変換して反転増幅し、反転増幅した電圧信号を出力ノードＴＩＡｏｕｔに出力する。インバータアンプＩＮＶ１は、例えば、反転増幅回路である。例えば、入力電流Ｉｉｎが大きくなると、出力ノードＴＩＡｏｕｔに出力される電圧は小さくなり、入力電流Ｉｉｎが小さくなると、出力ノードＴＩＡｏｕｔに出力される電圧は大きくなる。ＴＩＡ段の利得は、インピーダンス（抵抗値）として表される。ＴＩＡ段の利得は、主に抵抗素子Ｒ１の抵抗値によって決められる。

レベルシフト回路ＬＳ１は、例えば、抵抗素子ＲＬＳ１、容量素子ＣＬＳ１および電流源ＩＬＳ１を有する。抵抗素子ＲＬＳ１および容量素子ＣＬＳ１は、ＴＩＡ段の出力ノードＴＩＡｏｕｔと、バッファＢＵＦの一方の入力に接続されたノードＶｔｉａとの間に並列に接続される。電流源ＩＬＳ１は、電源線ＶＣＣとノードＶｔｉａとの間に接続される。電源線ＶＣＣは、電源電圧ＶＣＣを供給するための電源配線である。

レベルシフト回路ＬＳ１は、電流源ＩＬＳ１が供給する電流が抵抗素子ＲＬＳ１に流れることで生じる抵抗素子ＲＬＳ１の電圧降下により、ＴＩＡ段から出力される電圧信号ＴＩＡｏｕｔを高電位側にレベルシフトして電圧信号Ｖｔｉａを生成する。電圧信号ＴＩＡｏｕｔは、中間電圧信号の一例である。

容量素子ＣＬＳ１は、レベルシフト回路ＬＳ１に入力された信号の高周波成分を抵抗素子ＲＬＳ１よりも早く出力に伝達する。例えば、容量素子ＣＬＳ１によってレベルシフト回路ＬＳ１によってレベルシフトされるパルス波の立下りおよび立下りの劣化が抑制される。容量素子ＣＬＳ１は、いわゆるスピードアップコンデンサである。電流源ＩＬＳ１は、例えば、ｐチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ１は、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ１は、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

これにより、レベルシフト回路ＬＳ１の出力電圧の平均値を、レベルシフト回路ＬＳ１の入力電圧の平均値より大きくすることができる。そして、レベルシフト回路ＬＳ１により、バッファＢＵＦに入力される電圧信号Ｖｔｉａの電圧値を、バッファＢＵＦを適切に動作させるための電圧範囲に設定することができる。この結果、バッファＢＵＦは、入力電流Ｉｉｎに応じた適切な差動信号を生成することができる。例えば、入力電流Ｉｉｎの信号成分に応じて生成された電圧信号Ｖｔｉａの信号成分は、電圧信号Ｖｔｉａの電圧値（平均値）に重畳されてバッファＢＵＦに入力される。なお、電流源ＩＬＳ１からの電流はＴＩＡ段に流れ込むが、電流源ＩＬＳ１からＴＩＡ段に流れ込む電流分は、ＴＩＡ段の内部の電流源（図２のＩＴＩＡ）の電流量を増加することで相殺される。

なお、ＴＩＡ段の内部の電流源の電流量を増加する代わりに、出力ノードＴＩＡｏｕｔに接続されるレベルシフト回路ＬＳ１の入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ１からの電流を流すようにしてもよい。このときに付加する電流源は、例えば、ｎチャネルＭＯＳトランジスタによって構成することができる。なお、電流量を調整するために、ｎチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、付加する電流源は、ｎチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

ＤＴＩＡ段は、入力端子に入力電流が入力されないことを除き、例えば、ＴＩＡ段と同じ回路構成を有する。ＤＴＩＡ段をＴＩＡ段と同じ回路要素によって構成することで、受信回路１００の回路設計を簡易にすることができる。ＤＴＩＡ段は、インバータアンプＩＮＶ２と、インバータアンプＩＮＶ２の出力と入力との間に接続された抵抗素子Ｒ２とを有する。例えば、インバータアンプＩＮＶ２の回路構成をインバータアンプＩＮＶ１の回路構成と同じにし、抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ１の抵抗値と同じにしてもよい。ＤＴＩＡ段は、所定の参照電圧を生成し、生成した参照電圧をレベルシフト回路ＬＳ２に出力する。例えば、ＤＴＩＡ段の参照電圧の電圧値は、後述するように、入力電流ＩｉｎがゼロのときのＴＩＡ段から出力される電圧信号ＴＩＡｏｕｔの電圧値より小さく設定される（なお、入力電流Ｉｉｎがゼロのときに引き抜きは行わない）。

レベルシフト回路ＬＳ２は、例えば、抵抗素子ＲＬＳ２、容量素子ＣＬＳ２および電流源ＩＬＳ２を有する。抵抗素子ＲＬＳ２は、ＤＴＩＡ段の出力と、バッファＢＵＦの他方の入力に接続された参照電圧線Ｖｒｅｆとの間に接続される。容量素子ＣＬＳ２は、参照電圧線Ｖｒｅｆとグランド線ＧＮＤとの間に接続される。電流源ＩＬＳ２は、電源線ＶＣＣと参照電圧線Ｖｒｅｆとの間に接続される。

レベルシフト回路ＬＳ２は、電流源ＩＬＳ２が供給する電流が抵抗素子ＲＬＳ２に流れることで生じる抵抗素子ＲＬＳ２の電圧降下により、ＤＴＩＡ段から出力される基準電圧を高電位側にレベルシフトして参照電圧線Ｖｒｅｆに参照電圧Ｖｒｅｆを生成する。レベルシフト回路ＬＳ１と同様に、レベルシフト回路ＬＳ２により、レベルシフト回路ＬＳ２の出力電圧の平均値を、レベルシフト回路ＬＳ２の入力電圧の平均値より大きくすることができる。

容量素子ＣＬＳ２は、参照電圧線Ｖｒｅｆに生じたノイズをグランド線ＧＮＤに流し、参照電圧線Ｖｒｅｆの電圧（参照電圧Ｖｒｅｆ）を安定化する。容量素子ＣＬＳ１は、いわゆるバイパスコンデンサである。電流源ＩＬＳ２は、例えば、ｐチャネルＭＯＳトランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ２は、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ２は、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

なお、例えば、電流源ＩＬＳ１をｐチャネルＭＯＳトランジスタによって構成する場合、電流源ＩＬＳ２もｐチャネルＭＯＳトランジスタによって構成してもよい。その場合、電流源ＩＬＳ２を構成するｐチャネルＭＯＳトランジスタは、電流源ＩＬＳ１を構成するｐチャネルＭＯＳトランジスタと同じ電気的特性を有することが好ましい。ところで、電流源ＩＬＳ２からの電流はＤＴＩＡ段に流れ込むが、電流源ＩＬＳ２からＤＴＩＡ段に流れ込む電流分は、ＤＴＩＡ段の内部の電流源の電流量を増加することで相殺される。なお、ＤＴＩＡ段の内部の電流源の電流量を増加する代わりに、ＤＴＩＡ段の出力ノードに接続されるレベルシフト回路ＬＳ２の入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ２からの電流を流すようにしてもよい。

後述するように、参照電圧Ｖｒｅｆは、自動オフセット制御回路ＡＯＣ１が動作していない状態（帰還電流Ｉａｏｃ１＝０）において入力電流Ｉｉｎがゼロのときの電圧値Ｖｔｉａの平均値（ＤＣ成分）より小さい値に設定される。入力電流Ｉｉｎが大きくなると、電圧信号Ｖｔｉａの電圧値（平均値）は減少し、さらに入力電流Ｉｉｎが大きくなり続けると、やがて参照電圧Ｖｒｅｆよりも小さくなる。電圧信号Ｖｔｉａの電圧値（平均値）が参照電圧Ｖｒｅｆよりも小さいとき、入力端子Ｉｎに入力される入力電流Ｉｉｎから帰還電流Ｉａｏｃ１を引き抜くことで入力ノードＴＩＡｉｎに入力される電流信号を減少させて電圧信号Ｖｔｉａの電圧を上昇させ、参照電圧Ｖｒｅｆに近づけることができる。この結果、オフセット制御回路ＡＯＣ１は、差動信号ＯｕｔＰ／ＯｕｔＮのオフセットの増加を抑制する自動オフセット制御を行うことができる。

バッファＢＵＦは、差動入力と差動出力とを有する。バッファＢＵＦは、差動入力で受ける電圧信号Ｖｔｉａの電圧と参照電圧Ｖｒｅｆとの差Ｖｔｉａ－Ｖｒｅｆを差動増幅し、差動信号ＯｕｔＮ／ＯｕｔＰとして出力端子ＯｕｔＮ／ＯｕｔＰに出力する。このように、参照電圧Ｖｒｅｆを生成することで、単相の入力電流Ｉｉｎから生成される単相の電圧信号Ｖｔｉａを、差動信号ＯｕｔＮ／ＯｕｔＰに変換することができる。なお、バッファＢＵＦは、１つの増幅器で構成されてもよく、縦続接続された複数の増幅器で構成されてもよい。

バッファＢＵＦは反転増幅を行う。例えば、バッファＢＵＦの非反転入力端子に電圧信号Ｖｔｉａが入力されるとともにバッファＢＵＦの反転入力端子に参照電圧Ｖｒｅｆが入力され、バッファＢＵＦの非反転出力端子が出力端子ＯｕｔＮに接続されるとともにバッファＢＵＦの反転出力端子が出力端子ＯｕｔＰに接続される。これにより、電圧信号Ｖｔｉａが増加すると、正相信号ＯｕｔＰは減少し、電圧信号Ｖｔｉａが減少すると、正相信号ＯｕｔＰは増加する。

自動オフセット制御回路ＡＯＣ１は、出力端子ＯｕｔＰ／ＯｕｔＮにそれぞれ接続された入力端子ＩｎＰ、ＩｎＮと、入力端子Ｉｎに接続された帰還電流端子Ｉａｏｃ１と、参照電圧線Ｖｒｅｆに接続された帰還電流端子Ｉａｏｃ２とを有する。自動オフセット制御回路ＡＯＣ１は、入力端子ＩｎＰ、ＩｎＮで受ける差動信号ＯｕｔＰ／ＯｕｔＮの電圧差ＯｕｔＰ－ＯｕｔＮに応じて、入力端子Ｉｎに入力される入力電流Ｉｉｎから帰還電流Ｉａｏｃ１を減算し、または、参照電圧線Ｖｒｅｆに帰還電流Ｉａｏｃ２を出力する。すなわち、自動オフセット制御回路ＡＯＣ１は、出力信号ＯｕｔＰの平均電圧値と出力信号ＯｕｔＮの平均電圧値との大小関係に応じて、入力端子Ｉｎに入力される入力電流Ｉｉｎから帰還電流Ｉａｏｃ１を減算し、または、参照電圧線Ｖｒｅｆに帰還電流Ｉａｏｃ２を出力する。

自動オフセット制御回路ＡＯＣ１は、入力電流値Ｉｉｎが所定値より小さいか大きいかに応じて、帰還電流Ｉａｏｃ１、Ｉａｏｃ２の変化の特性を切り替える制御を行う。例えば、自動オフセット制御回路ＡＯＣ１は、入力電流値Ｉｉｎが所定値より小さいとき、帰還電流Ｉａｏｃ１を流さず、電流源ＩＬＳ２が供給する電流に加算する帰還電流Ｉａｏｃ２を流す制御を行う。ここで、電流の加算は、電流源ＩＬＳ２が供給する電流の向きと同じ向きの帰還電流Ｉａｏｃ２を抵抗素子ＲＬＳ２に流すことで行われる。また、自動オフセット制御回路ＡＯＣ１は、入力電流Ｉｉｎが所定値以上のとき、入力電流Ｉｉｎに応じて帰還電流Ｉａｏｃ１、Ｉａｏｃ２を流す制御を行う。帰還電流Ｉａｏｃ２は、第１帰還電流の一例であり、帰還電流Ｉａｏｃ１は、第２帰還電流の一例である。

差動信号ＯｕｔＰ／ＯｕｔＮは、入力電流Ｉｉｎに依存して変化する。例えば、帰還電流端子Ｉａｏｃ１を流さない場合、入力電流Ｉｉｎが増加すると、電圧信号Ｖｔｉａは減少して差動信号ＯｕｔＰ／ＯｕｔＮは増加する。また、入力電流Ｉｉｎが減少すると、電圧信号Ｖｔｉａは増加して差動信号ＯｕｔＰ／ＯｕｔＮは減少する。したがって、差動信号ＯｕｔＰ／ＯｕｔＮは、入力電流Ｉｉｎの非反転増幅された信号として生成される。

このため、自動オフセット制御回路ＡＯＣ１は、差動信号ＯｕｔＰ／ＯｕｔＮの電圧をモニタすることで、上述の自動オフセット制御を行うことができる。すなわち、自動オフセット制御回路ＡＯＣ１は、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）オフセットが許容範囲内に収まるように、帰還電流Ｉａｏｃ１（０ｍＡ以上）および帰還電流Ｉａｏｃ２（０ｍＡ以上）を制御することができる。この結果、入力電流Ｉｉｎの大きさによらずバッファＢＵＦを適切な動作点で動作させることができ、ＤＣオフセットが抑制された良好な増幅特性を得ることができる。自動オフセット制御回路ＡＯＣ１の回路構成の例は、図３に示され、自動オフセット制御回路ＡＯＣ１の動作の例は、図４に示される。

なお、入力電流Ｉｉｎが所定値より大きいときに、入力電流Ｉｉｎの増加に対して帰還電流Ｉａｏｃ１だけでなく帰還電流Ｉａｏｃ２を流すことで、ＴＩＡ段の初段のカスコードトランジスタ（図２のＱ２）のベース・コレクタ間電圧Ｖｃｂを上昇させることができる。より詳細には、帰還電流Ｉａｏｃ２を流すことで、入力電流Ｉｉｎの増加に対して参照電圧Ｖｒｅｆは少ずつ大きくなり、参照電圧Ｖｒｅｆに電圧信号Ｖｔｉａの平均値（ＤＣ成分）を近づけるため、電圧信号Ｖｔｉａの電圧値（平均値）は、帰還電流Ｉａｏｃ２を流さない場合と比べて大きくなる。これにより、入力電流値Ｉｉｎが大きいときのトランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）の動作マージンを大きくすることができる。

帰還電流Ｉａｏｃ１、Ｉａｏｃ２の変化の特性を切り替える入力電流Ｉｉｎの電流値は、帰還電流Ｉａｏｃ２＝０ｍＡのときの参照電圧Ｖｒｅｆを調整することで設定可能である。例えば、帰還電流Ｉａｏｃ２＝０ｍＡのときの参照電圧Ｖｒｅｆは、入力電流Ｉｉｎ＝０ｍＡのときの電圧信号Ｖｔｉａの電圧値（平均値）よりも小さく設定される。参照電圧Ｖｒｅｆの調整は、レベルシフト回路ＬＳ２の電流源ＩＬＳ２の電流値の調整により行われる。例えば、帰還電流Ｉａｏｃ１、Ｉａｏｃ２の変化の特性を切り替える入力電流Ｉｉｎの電流値をＩｓｗｉｔｃｈとする。

このとき、参照電圧Ｖｒｅｆが、「Ｉｉｎ＝Ｉｓｗｉｔｃｈのときの電圧信号Ｖｔｉａの電圧値（平均値）」と等しくなるように電流源ＩＬＳ２に流す電流が設定される。例えば、トランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）および参照電圧回路（ＤＴＩＡ段＋ＬＳ２）の電気的特性が同じで、抵抗素子ＲＬＳ１、ＲＬＳ２の抵抗値が等しいとする。この場合、電流源ＩＬＳ１の電流値が電流源ＩＬＳ２の電流値より大きくなるように設定される。

〔トランスインピーダンスアンプ段の回路構成〕
図２は、図１のトランスインピーダンスアンプ段ＴＩＡの一例を示す回路図である。なお、図１のＤＴＩＡ段の回路構成は、入力端子に入力電流が入力されない（入力端子がオープン状態である）ことを除き、図２と同様である。ＴＩＡ段は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続された負荷抵抗ＲＬとカスコード接続されたトランジスタＱ２、Ｑ１とを有する。また、ＴＩＡ段は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続されたトランジスタＱ３および電流源ＩＴＩＡを有する。さらに、ＴＩＡ段は、入力端子ＴＩＡｉｎと出力端子ＴＩＡｏｕｔとの間に接続された帰還抵抗素子ＲＦを有する。帰還抵抗素子ＲＦは、図１の抵抗素子Ｒ１に対応している。

トランジスタＱ２は、ベースでバイアス電圧Ｖｃａｓを受け、カスコードトランジスタとして動作する。トランジスタＱ１は、ベースが入力端子ＴＩＡｉｎに接続され、入力電流Ｉｉｎを受ける。トランジスタＱ１は、エミッタがグランド線ＧＮＤに接地され、コレクタがトランジスタＱ２のエミッタに接続され、増幅トランジスタとして動作する。トランジスタＱ１のコレクタ電圧は、トランジスタＱ１が増幅動作をしてもバイアス電圧Ｖｃａｓに応じた一定値に保たれるため、トランジスタＱ１のベース・コレクタ間容量のミラー効果が抑制される。トランジスタＱ１のコレクタ電流は、トランジスタＱ２を介して抵抗素子ＲＬに流れて電圧降下を生じさせる。トランジスタＱ２のコレクタ電圧は、電源電圧Ｖｃｃを基準電位として抵抗素子ＲＬの電圧降下に応じた電圧となる。

トランジスタＱ３は、ベースがトランジスタＱ２のコレクタに接続され、エミッタが出力端子ＴＩＡｏｕｔに接続され、エミッタフォロワとして動作する。そして、ＴＩＡ段は、入力端子ＴＩＡｉｎで受ける入力電流Ｉｉｎに対応する電圧を反転増幅した電圧を出力端子ＴＩＡｏｕｔから出力する反転増幅器として動作する。電流源ＩＴＩＡは、例えば、ｎチャネルＭＯＳトランジスタによって構成することができる。なお、電流量を調整するために、ｎチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＴＩＡは、ｎチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

なお、トランジスタＱ２のコレクタは、エミッタフォロワのトランジスタＱ３のベースに接続されているため、トランジスタＱ２のコレクタ電圧は、出力電圧ＴＩＡｏｕｔと同じ極性になる。このため、出力電圧ＴＩＡｏｕｔが下がると、トランジスタＱ２のコレクタ電圧も下がり、トランジスタＱ２のベース・コレクタ間電圧値Ｖｃｂは小さくなる。出力電圧ＴＩＡｏｕｔが上がると、トランジスタＱ２のコレクタ電圧も上がり、トランジスタＱ２のベース・コレクタ間電圧値Ｖｃｂは大きくなる。ベース・コレクタ間電圧値Ｖｃｂが小さくなると、トランジスタＱ２の動作マージンが小さくなるため、所定の値以上に保つことが好ましい。

〔自動オフセット制御回路の回路構成〕
図３は、図１の自動オフセット制御回路ＡＯＣ１の一例を示す回路図である。自動オフセット制御回路ＡＯＣ１は、差動積分器ＤＩ、ｐチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５およびｎチャネルＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４を有する。また、自動オフセット制御回路ＡＯＣ１は、ダイオードＤ１、Ｄ２および電流源Ｉ１、Ｉ２を有する。以下では、ｐチャネルＭＯＳトランジスタＰＭ１－ＰＭ５およびｎチャネルＭＯＳトランジスタＮＭ１－ＮＭ４は、それぞれ、トランジスタＰＭ１－ＰＭ５およびトランジスタＮＭ１－ＮＭ４と称される。

差動積分器ＤＩは、抵抗素子Ｒ３１、Ｒ３２、容量素子Ｃ３１、Ｃ３２およびオペアンプＯＰＡを有する。オペアンプＯＰＡの一方の入力（非反転入力端子）は、抵抗素子Ｒ３１を介して入力端子ＩｎＰに接続され、オペアンプＯＰＡの他方の入力（反転入力端子）は、抵抗素子Ｒ３２を介して入力端子ＩｎＮに接続される。容量素子Ｃ３１は、オペアンプＯＰＡの一方の入力とオペアンプＯＰＡの他方の出力（反転出力端子）との間に接続される。オペアンプＯＰＡの他方の出力は、制御端子Ｖａｏｃ１に接続される。容量素子Ｃ３２は、オペアンプＯＰＡの他方の入力とオペアンプＯＰＡの一方の出力（非反転出力端子）との間に接続される。オペアンプＯＰＡの一方の出力は、制御端子Ｖａｏｃ２に接続される。

差動積分器ＤＩは、差動信号ＯｕｔＰ／ＯｕｔＮの電圧値である入力電圧ＶＩｎＰ／ＶＩｎＮに応じて制御電圧Ｖａｏｃ１、Ｖａｏｃ２を生成する。そして、自動オフセット制御回路ＡＯＣ１は、図４に示すように、入力電圧ＶＩｎＰ／ＶＩｎＮに応じて帰還電流Ｉａｏｃ２の大きさと帰還電流Ｉａｏｃ１の大きさとの間の大小関係を反転させる。

抵抗素子Ｒ３１および容量素子Ｃ３１と、抵抗素子Ｒ３２および容量素子Ｃ３２とは、それぞれＲＣフィルタ（ローパスフィルタ）として機能する。そして、差動積分器ＤＩは、入力電圧ＩｎＰ、ＩｎＮを平滑化する。オペアンプＯＰＡは、抵抗素子Ｒ３１、Ｒ３２を介してそれぞれ受ける入力電圧ＩｎＰ、ＩｎＮを平滑した電圧信号を差動増幅し、制御電圧Ｖａｏｃ１、Ｖａｏｃ２として出力する差動積分器として動作する。

例えば、入力電圧ＩｎＰの平均値が入力電圧ＩｎＮの平均値より大きい場合、制御電圧値Ｖａｏｃ１は、制御電圧値Ｖａｏｃ２より小さくなる。入力電圧ＩｎＰの平均値が入力電圧ＩｎＮの平均値より小さい場合、制御電圧値Ｖａｏｃ１は、制御電圧値Ｖａｏｃ２より大きくなる。

すなわち、入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが正のとき、オペアンプＯＰＡの非反転増幅動作によって生成される制御電圧値Ｖａｏｃ２はオペアンプＯＰＡの反転増幅動作によって生成される制御電圧値Ｖａｏｃ１よりも大きくなる。また、差電圧ＶＩｎＰ―ＶｉｎＮが負のとき、オペアンプＯＰＡの非反転増幅動作によって生成される制御電圧値Ｖａｏｃ２はオペアンプＯＰＡの反転増幅動作によって生成される制御電圧値Ｖａｏｃ１よりも小さくなる。

制御端子Ｖａｏｃ１は、ダイオードＤ１を介してトランジスタＮＭ４のゲートおよび電流源Ｉ１に接続される。このため、トランジスタＮＭ４のゲートには、制御電圧Ｖａｏｃ１からダイオードＤ１で発生する電圧降下分を引いた電圧が印加される。

制御端子Ｖａｏｃ２は、ダイオードＤ２を介してトランジスタＮＭ１のゲートおよび電流源Ｉ２に接続される。このため、トランジスタＮＭ１のゲートには、制御電圧Ｖａｏｃ２からダイオードＤ２で発生する電圧降下分を引いた電圧が印加される。

トランジスタＰＭ１、ＮＭ１は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。トランジスタＰＭ２、ＮＭ２は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。トランジスタＰＭ３は、電源線ＶＣＣと帰還電流端子Ｉａｏｃ２との間に接続され、ゲートがトランジスタＮＭ１のドレインに接続される。トランジスタＰＭ４、ＮＭ４は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。

より詳細には、トランジスタＮＭ１のソースは、グランド線ＧＮＤに接続され、トランジスタＮＭ１のドレインは、トランジスタＰＭ１のドレインに接続され、トランジスタＰＭ１のソースは電源線ＶＣＣに接続される。トランジスタＰＭ２、ＮＭ２およびトランジスタＰＭ４、ＮＭ４は、トランジスタＰＭ１、ＮＭ１と同様に接続されるので説明を省略する。

トランジスタＰＭ１、ＰＭ２、ＰＭ３は、ソースが電源線ＶＣＣに共通に接続され、ゲートがトランジスタＮＭ１のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＰＭ３のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

トランジスタＮＭ２、ＮＭ３は、ソースがグランド線ＧＮＤに共通に接続され、ゲートがトランジスタＰＭ２のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＮＭ３のドレインは、帰還電流端子Ｉａｏｃ１に接続される。トランジスタＰＭ４、ＰＭ５は、ソースが電源線ＶＣＣに共通に接続され、ゲートがトランジスタＮＭ４のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＰＭ５のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

トランジスタＮＭ１は、制御電圧Ｖａｏｃ２が所定値以上の場合にオンし、制御電圧Ｖａｏｃ２が所定値未満の場合にオフする。差動積分器ＤＩの入力に関しては、入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが所定の値を超えると、トランジスタＮＭ１は、オンし、差電圧ＶＩｎＰ―ＶｉｎＮが所定の値より小さい場合にトランジスタＮＭ１は、オフする。

トランジスタＮＭ１がオンしている間、トランジスタＰＭ１、ＰＭ２、ＰＭ３によるカレントミラー回路（第1カンレトミラー回路）に電流が流れ、トランジスタＮＭ２、ＮＭ３によるカレントミラー回路（第２カレントミラー回路）に電流が流れる。これにより、帰還電流端子Ｉａｏｃ２から帰還電流Ｉａｏｃ２が出力され、帰還電流端子Ｉａｏｃ１を介して入力端子Ｉｎ（図１）から帰還電流Ｉａｏｃ１が引き込まれる。

トランジスタＮＭ４は、制御電圧Ｖａｏｃ１が所定値以上の場合にオンし、制御電圧Ｖａｏｃ１が所定値未満の場合にオフする。差動積分器ＤＩの入力に関しては、入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが所定の値より小さい場合、トランジスタＮＭ４は、オンし、差電圧ＶＩｎＰ―ＶｉｎＮ所定の値を超えるとトランジスタＮＭ４は、オフする。トランジスタＮＭ４がオンしている間、トランジスタＰＭ４、ＰＭ５によるカレントミラー回路（第３カレントミラー回路）から帰還電流端子Ｉａｏｃ２を介して参照電圧線Ｖｒｅｆ（図１）に帰還電流Ｉａｏｃ１が出力される。

そして、自動オフセット制御回路ＡＯＣ１は、電流源Ｉ１、Ｉ２の電流量の調整により、入力電圧ＩｎＰの平均値が入力電圧ＩｎＮの平均値より大きいとき、トランジスタＮＭ１がオンし、トランジスタＮＭ４がオフするように構成される。この場合、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れる。また、自動オフセット制御回路ＡＯＣ１は、電流源Ｉ１、Ｉ２の電流量が調整されることにより、入力電圧ＩｎＰの平均値が入力電圧ＩｎＮの平均値より小さいとき、トランジスタＮＭ１がオフし、トランジスタＮＭ４がオンするように構成される。この場合、帰還電流端子Ｉａｏｃ２のみに電流が流れる。

なお、入力端子ＩｎＰは、図１の受信回路１００の出力端子ＯｕｔＰに接続される。入力端子ＩｎＮは、受信回路１００の出力端子ＯｕｔＮに接続される。このため、入力電流値Ｉｉｎが所定値より小さく、出力電圧値ＯｕｔＰの平均値（ＤＣ成分）が出力電圧値ＯｕｔＮの平均値（ＤＣ成分）より小さいとき、帰還電流端子Ｉａｏｃ２のみに電流が流れる。入力電流Ｉｉｎが所定値より大きく、出力電圧値ＯｕｔＰの平均値（ＤＣ成分）が出力電圧値ＯｕｔＮの平均値（ＤＣ成分）より大きいとき、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れる。

このように、自動オフセット制御回路ＡＯＣ１は、差動積分器ＤＩの差動出力（Ｖａｏｃ１－Ｖａｏｃ２）の極性によって、帰還電流Ｉａｏｃ１、Ｉａｏｃ２を発生させるために動作する回路の経路を切り替える。差動積分器ＤＩは、入力電流Ｉｉｎに応じて変化する差動信号ＯｕｔＰ／ＯｕｔＮを入力端子ＩｎＰ／ＩｎＮで受けて動作する。すなわち、差動積分器ＤＩは、入力電流Ｉｉｎに応じて制御電圧Ｖａｏｃ１／Ｖａｏｃ２を生成する。

このため、自動オフセット制御回路ＡＯＣ１は、入力電流Ｉｉｎに応じて差動積分器ＤＩが生成する制御電圧Ｖａｏｃ１／Ｖａｏｃ２に応じて、帰還電流Ｉａｏｃ１、Ｉａｏｃ２の生成と切り替えとを制御することができる。換言すれば、自動オフセット制御回路ＡＯＣ１は、制御電圧Ｖａｏｃ１／Ｖａｏｃ２に応じて、帰還電流Ｉａｏｃ１の電流の大きさと帰還電流Ｉａｏｃ２の大きさとの間の大小関係を反転させることができる。

図４は、図３の自動オフセット制御回路ＡＯＣ１のＤＣ伝達特性を示す図である。図４は、シミュレーション結果を示しており、横軸が差動入力電圧ＶＩｎＰ－ＶＩｎＮを示し、縦軸が帰還電流Ｉａｏｃ１、Ｉａｏｃ２を示す。符号ＶＩｎＰ、ＶＩｎＮは、それぞれ自動オフセット制御回路ＡＯＣ１の入力端子ＩｎＰ、ＩｎＮの電圧を示す。なお、帰還電流Ｉａｏｃ１、Ｉａｏｃ２は、図１に示す矢印の向きを正としている。

自動オフセット制御回路ＡＯＣ１は、差動入力電圧ＶＩｎＰ－ＶＩｎＮの値に応じて差動積分器ＤＩが生成する制御電圧Ｖａｏｃ１、Ｖａｏｃ２に基づいて、帰還電流Ｉａｏｃ２の大きさと帰還電流Ｉａｏｃ１の大きさとの間の大小関係を反転させる。例えば、差動入力電圧ＶＩｎＰ－ＶＩｎＮが負のとき、すなわち、出力電圧値ＯｕｔＰの平均値（ＤＣ成分）が出力電圧値ＯｕｔＮの平均値（ＤＣ成分）より小さいとき、帰還電流Ｉａｏｃ１は流れず（０ｍＡ）、帰還電流Ｉａｏｃ２のみが流れる。差動入力電圧ＶＩｎＰ－ＶＩｎＮが正のとき、すなわち、出力電圧値ＯｕｔＰの平均値（ＤＣ成分）が出力電圧値ＯｕｔＮの平均値（ＤＣ成分）より大きいとき、帰還電流Ｉａｏｃ１、Ｉａｏｃ２の両方が流れる（Ｉａｏｃ１＞Ｉａｏｃ２）。

なお、差動入力電圧ＶＩｎＰ－ＶＩｎＮが０ｍＶの近傍で帰還電流Ｉａｏｃ１、Ｉａｏｃ２がともにゼロとなる領域が存在する。この領域は、制御電圧Ｖａｏｃ２が所定値未満であるとともに制御電圧Ｖａｏｃ１が所定値未満であることによって生じる。このような帰還電流Ｉａｏｃ１、Ｉａｏｃ２がともに確実にゼロとなる領域を設けることによって、帰還電流Ｉａｏｃ１、Ｉａｏｃ２の生成と切り替えを安定して行うことができる。

このように、自動オフセット制御回路ＡＯＣ１は、入力電流Ｉｉｎに依存して変化する差動信号ＯｕｔＰ／ＯｕｔＮに応じて帰還電流Ｉａｏｃ１、Ｉａｏｃ２の生成と切り替えとを制御することができる。この結果、図５に示す動作特性を有する受信回路１００を構成することができ、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

また、入力電流Ｉｉｎの増加により帰還電流Ｉａｏｃ１を流し始めた後にも帰還電流Ｉａｏｃ２を流し続けることで、トランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）の動作マージンを大きくすることができる。

〔受信回路の動作特性〕
図５は、図１の受信回路１００の動作特性（ＤＣ動作特性）の一例を示す図である。図６は、図５の出力電圧ＯｕｔＰ、ＯｕｔＮの拡大図である。図５および図６は、シミュレーション結果を示している。図５および図６の横軸は、入力電流Ｉｉｎを示す。図５の縦軸は、それぞれ出力電圧ＯｕｔＰ、ＯｕｔＮ、参照電圧Ｖｒｅｆ、電圧Ｖｔｉａ、ベース・コレクタ間電圧Ｖｃｂ、帰還電流Ｉａｏｃ１、Ｉａｏｃ２を示す。図６の縦軸は、出力電圧ＯｕｔＰ、ＯｕｔＮを示す。なお、いずれの値もそれぞれの電圧または電流の平均値（ＤＣ成分）を表している。

図６では、入力電流値Ｉｉｎが０．０６ｍＡより小さいとき、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより小さくなり、入力電流値Ｉｉｎが０．０６ｍＡより大きいとき、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより大きくなることが分かる。すなわち、自動オフセット制御回路ＡＯＣ１は、入力電流値Ｉｉｎ＝０．０６ｍＡを閾値として帰還電流Ｉａｏｃ１、Ｉａｏｃ２の制御を切り替えている。

なお、この入力電流Ｉｉｎの閾値は、入力電流Ｉｉｎがゼロのときに、参照電圧Ｖｒｅｆの電圧値を電圧信号Ｖｔｉａの電圧値よりもわずかに小さくしておくことによって設定することができる。すなわち、入力電流Ｉｉｎがゼロからある程度大きくなるまでの間は、電圧信号Ｖｔｉａの電圧値が参照電圧Ｖｒｅｆの電圧値よりも大きくなり、バッファＢＵＦの反転増幅動作によって出力電圧値ＯｕｔＰは出力電圧値ＯｕｔＮより小さくなる。また、入力電流Ｉｉｎがある程度を超えて大きくなると、電圧信号Ｖｔｉａの電圧値は参照電圧Ｖｒｅｆの電圧値よりも小さくなり、バッファＢＵＦの反転増幅動作によって出力電圧値ＯｕｔＰは出力電圧値ＯｕｔＮより大きくなる。

図３に示す自動オフセット制御回路ＡＯＣ１は、入力電流値Ｉｉｎが小さい領域において、帰還電流Ｉａｏｃ１を０ｍＡに設定し、帰還電流Ｉａｏｃ１を流す代わりに参照電圧線Ｖｒｅｆに帰還電流Ｉａｏｃ２を流す。例えば、図５では、入力電流Ｉｉｎがほぼ０．０６ｍＡ以下の領域において、帰還電流Ｉａｏｃ１は０ｍＡとなっている。これにより、図５に示すように、入力電流Ｉｉｎによらず電圧Ｖｔｉａ、ＶｒｅｆのＤＣオフセットを小さくすることができ、出力電圧ＯｕｔＰ、ＯｕｔＮのＤＣオフセットを受信回路１００の許容値以下に抑えることができる。

例えば、図６に示すように、出力電圧ＯｕｔＰ、ＯｕｔＮのＤＣオフセットは、入力電流値Ｉｉｎが０．１ｍＡより小さい領域で９μＶ以下に抑えられ、入力電流Ｉｉｎが１．０ｍＡまでの範囲で、２１μＶ以下に抑えられる。

さらに、入力電流値Ｉｉｎが小さい領域で帰還電流Ｉａｏｃ１を０ｍＡにすることで、入力電流値Ｉｉｎが小さい領域での雑音を小さくすることができる。例えば、図５に記載しているように、入力電流Ｉｉｎが０ｍＡのときの雑音は、９．４ｐＡ／ｒｔＨｚである。したがって、図１に示す受信回路１００は、入力電流値Ｉｉｎが小さい領域での雑音特性の劣化を抑制しつつ、出力電圧ＯｕｔＰ、ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

また、帰還電流Ｉａｏｃ２は、自動オフセット制御回路ＡＯＣ１の制御の切り替わり時に０ｍＡまで減少した後、入力電流Ｉｉｎの増加に応じて、帰還電流Ｉａｏｃ１とともに増加する。これにより、入力電流値Ｉｉｎの大きい領域で図２のトランジスタＱ２のベース・コレクタ間電圧Ｖｃｂを上昇させることができ、トランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）の動作マージンを大きくすることができる。

より詳細には、帰還電流Ｉａｏｃ２をレベルシフト回路ＬＳ２に流し込むことで参照電圧Ｖｒｅｆの電圧値を大きくし、自動オフセット制御回路ＡＯＣ１の作用により電圧信号Ｖｔｉａの電圧値（平均値）を参照電圧Ｖｒｅｆに近づけるため、電圧信号ＴＩＡｏｕｔの電圧値（平均値）は上昇してベース・コレクタ間電圧Ｖｃｂが上昇する。なお、電圧信号ＴＩＡｏｕｔの平均値（ＤＣ成分）を上昇させるために帰還電流Ｉａｏｃ１は、帰還電流Ｉａｏｃ２を流さない場合に比べて少し増加する。

以上、この実施形態では、自動オフセット制御回路ＡＯＣ１は、入力電流Ｉｉｎ値が小さい領域において、帰還電流Ｉａｏｃ１を０ｍＡに設定し、帰還電流Ｉａｏｃ１を流す代わりに参照電圧線Ｖｒｅｆに帰還電流Ｉａｏｃ２を流す。これより、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、電圧Ｖｔｉａと参照電圧Ｖｒｅｆとの間のＤＣオフセットおよび差動の出力電圧ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。このとき、帰還電流Ｉａｏｃ２を抵抗素子ＲＬＳ２に流すことによって参照電圧Ｖｒｅｆの電圧値を大きくして電圧Ｖｔｉａの電圧値に近づけることでＤＣオフセットの増加が抑制される。

インバータアンプＩＮＶ１から出力される電圧信号ＴＩＡｏｕｔをレベルシフト回路ＬＳ１によりレベルシフトしてバッファＢＵＦに供給することで、電圧信号ＴＩＡｏｕｔの電圧値を、バッファＢＵＦを適切に動作させるための電圧範囲に設定することができる。この結果、バッファＢＵＦは、入力電流Ｉｉｎに応じた適切な差動信号ＯｕｔＰ、ＯｕｔＮを生成することができる。

自動オフセット制御回路ＡＯＣ１からの帰還電流Ｉａｏｃ２を電流源ＩＬＳ２からの電流に加算して抵抗素子ＲＬＳ２に流すことで、参照電圧Ｖｒｅｆを直接調整して差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

ダミートランスインピーダンスアンプ段をトランスインピーダンスアンプ段ＴＩＡと同じ回路要素によって構成することで、受信回路１００の回路設計を簡易にすることができる。

図４に示したように、自動オフセット制御回路ＡＯＣ１は、制御電圧Ｖａｏｃ１、Ｖａｏｃ２に応じて帰還電流Ｉａｏｃ２の大きさと帰還電流Ｉａｏｃ１の大きさとの間の大小関係を反転させる。これにより、図５に示す動作特性を有する受信回路１００を構成することができる。すなわち、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

入力電流Ｉｉｎが所定の閾値を超えたときに、参照電圧Ｖｒｅｆが電圧信号Ｖｔｉａの電圧値（平均値）より大きくなっていることで、帰還電流Ｉａｏｃ１の引き抜きに応じて電圧Ｖｔｉａを参照電圧Ｖｒｅｆに近づけることができる。この結果、自動オフセット制御回路ＡＯＣ１は、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制する自動オフセット制御を行うことができる。

受信回路１００の各回路を１つの半導体集積回路チップに集積することで、ＴＩＡ段とＤＴＩＡ段との電気的特性のばらつきを少なくすることができ、あるいは、レベルシフト回路ＬＳ１、ＬＳ２の電気的特性のばらつきを少なくすることができる。例えば、それぞれ同じ回路要素によって構成することにより、ダミートランスインピーダンスアンプ段の電気的特性の電源電圧依存性（または温度依存性）をトランスインピーダンスアンプ段ＴＩＡの電気的特性の電源電圧依存性（または温度依存性）に一致させることができ、電源電圧の変動（または温度の変動）に対して受信回路１００をより安定して動作させることができる。この結果、自動オフセット制御回路ＡＯＣ１による差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの調整の精度を向上することができる。

〔第２の実施形態〕
〔受信回路に搭載される自動オフセット制御回路の回路構成〕
図７は、第２の実施形態にかかる受信回路に搭載される自動オフセット制御回路ＡＯＣ２の一例を示す回路図である。図７の自動オフセット制御回路ＡＯＣ２が搭載される受信回路は、自動オフセット制御回路ＡＯＣ２の構成を除き、図１に示した受信回路１００と同様である。すなわち、この実施形態の受信回路は、光受信器等に含まれ、フォトダイオードから受信する入力電流Ｉｉｎを増幅するとともに電圧信号に変換して差動信号ＯｕｔＰ／ＯｕｔＮを出力する。

図７の自動オフセット制御回路ＡＯＣ２は、図３の自動オフセット制御回路ＡＯＣ１からトランジスタＰＭ３を削除して構成される。トランジスタＰＭ３がないため、自動オフセット制御回路ＡＯＣ２は、入力電圧ＩｎＰの平均値が入力電圧ＩｎＮの平均値より大きく、制御電圧値Ｖａｏｃ１が制御電圧値Ｖａｏｃ２より小さいとき、帰還電流Ｉａｏｃ２を流さず、帰還電流Ｉａｏｃ１のみを流す。自動オフセット制御回路ＡＯＣ２のその他の動作は、図３の自動オフセット制御回路ＡＯＣ１の動作と同様である。

すなわち、この実施形態の自動オフセット制御回路ＡＯＣ２は、入力電流値Ｉｉｎが所定値より小さいとき帰還電流Ｉａｏｃ２のみを流し、入力電流Ｉｉｎが所定値より大きいとき帰還電流Ｉａｏｃ１のみを流すように回路動作を切り替える。

例えば、入力電流値Ｉｉｎが大きい側でのトランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）の動作マージンが十分ある場合、図３の自動オフセット制御回路ＡＯＣ１からトランジスタＰＭ３を削除して自動オフセット制御回路ＡＯＣ２を構成可能である。例えば、入力電流値Ｉｉｎが大きくなると、ＴＩＡ段から出力される電圧信号ＴＩＡｏｕｔの電圧値（平均値）は小さくなるが、ＴＩＡ段がそのような電圧信号ＴＩＡｏｕｔの電圧値（平均値）の低下に対して所定の増幅動作を行える場合には、入力電流Ｉｉｎが所定値より大きいとき帰還電流Ｉａｏｃ１のみを流してもよい。この場合、自動オフセット制御回路ＡＯＣ２を含む受信回路の回路規模を削減することができる。

以上、この実施形態においても上述した実施形態と同様の効果を得ることができる。例えば、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、電圧Ｖｔｉａ、ＶｒｅｆのＤＣオフセットおよび差動信号ＯｕｔＰ、ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

さらに、この実施形態では、入力電流値Ｉｉｎが大きい側でのトランスインピーダンスアンプ（ＴＩＡ段＋ＬＳ１）の動作マージンが十分ある場合、自動オフセット制御回路ＡＯＣ２を、図３の自動オフセット制御回路ＡＯＣ１に比べて簡易にすることができる。この結果、自動オフセット制御回路ＡＯＣ２を含む受信回路の回路規模を削減することができる。

〔他の受信回路の回路構成〕
図８は、他の受信回路の一例を示すブロック図である。図１の受信回路１００と同様の要素については、同じ符号を付し、詳細な説明は省略する。図８の受信回路１１０は、図１の受信回路１００の自動オフセット制御回路ＡＯＣ１の代わりに自動オフセット制御回路ＡＯＣ３を有する。

受信回路１１０のその他の構成は、自動オフセット制御回路ＡＯＣ３が帰還電流Ｉａｏｃ２を参照電圧線Ｖｒｅｆに出力する機能を持たないことを除き、図１の受信回路１００と同様である。自動オフセット制御回路ＡＯＣ３は、図１の自動オフセット制御回路ＡＯＣ１と同様に、差動信号ＯｕｔＰ／ＯｕｔＮの電圧差に応じて、入力端子Ｉｎから帰還電流Ｉａｏｃ１を引き抜く機能を有する。

図９は、図８の受信回路１１０の動作特性（ＤＣ動作特性）の一例を示す図である。図９は、シミュレーション結果を示している。図９の横軸は、入力電流Ｉｉｎを示す。図９の縦軸は、それぞれ差動信号ＯｕｔＰ、ＯｕｔＮの電圧、参照電圧Ｖｒｅｆ、電圧Ｖｔｉａ、ベース・コレクタ間電圧Ｖｃｂ、帰還電流Ｉａｏｃ１を示す。なお、いずれの値もそれぞれの電圧または電流の平均値（ＤＣ成分）を表している。また、受信回路１１０は、帰還電流Ｉａｏｃ２を流さないため、帰還電流Ｉａｏｃ２（０ｍＡ）は参考のために示している。

図９に示すように、自動オフセット制御回路ＡＯＣ３の動作により、帰還電流Ｉａｏｃ１は、入力電流Ｉｉｎの増加に伴って増加する。このため、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットは、図５に示した受信回路１００の動作と同様に、入力電流Ｉｉｎによらず小さく抑えられる。これによって、バッファ回路ＢＵＦ内の各段の増幅器は適切な動作点となり、良好な増幅特性を得ることが可能である。しかし、自動オフセット制御回路ＡＯＣ３による自動オフセット制御を行うためには、Ｉｉｎ＝０ｍＡのときにも帰還電流Ｉａｏｃ１を流す必要があり、これにより雑音特性が劣化する問題がある。

図９に示す例では、入力電流Ｉｉｎ＝０ｍＡのときに流れる帰還電流Ｉａｏｃ１は、１５．３μＡであり、このときの雑音は、図５で説明した雑音（９．４ｐＡ／ｒｔＨｚ）より大きい１４．１ｐＡ／ｒｔＨｚである。

図１０は、図８の受信回路１１０の動作特性の別の例を示す図である。図１０に示す例では、入力電流値Ｉｉｎが小さい領域で帰還電流Ｉａｏｃ１を流さないようにして雑音を低減するために、入力電流Ｉｉｎが０ｍＡのときの参照電圧Ｖｒｅｆが電圧Ｖｔｉａより低くなるように受信回路１１０の回路特性が設定される。

この場合、入力電流Ｉｉｎ値が小さい領域において、帰還電流Ｉａｏｃ１は０ｍＡとなっているが、差動信号ＯｕｔＰ／ＯｕｔＮに大きなＤＣオフセットが発生しており、良好な増幅特性が期待できない。自動オフセット制御回路ＡＯＣ３の動作が開始されて帰還電流Ｉａｏｃ１が流れ始めるまで、参照電圧Ｖｒｅｆは電圧Ｖｔｉａより低くなる。参照電圧Ｖｒｅｆは一定値となっているため、帰還電流Ｉａｏｃ１が流れ始めてからも電圧Ｖｔｉａの平均値（ＤＣ成分）は、参照電圧Ｖｒｅｆより小さい値で徐々に低下していき、トランスインピーダンスアンプ段ＴＩＡの初段のカスコードトランジスタ（図２）のベース・コレクタ間電圧値Ｖｃｂが小さくなる。このため、図５および図９に比べて、入力電流Ｉｉｎが大きい領域での動作マージンが減少する。

〔第３の実施形態〕
〔受信回路の回路構成〕
図１１は、第３の実施形態にかかる受信回路の一例を示すブロック図である。図１の受信回路１００と同様の要素については、同じ符号を付し、詳細な説明は省略する。図１１の受信回路１０２は、自動オフセット制御回路ＡＯＣ１の代わりに自動オフセット制御回路ＡＯＣ４を有することを除き、図１の受信回路１００と同様の構成を有する。例えば、受信回路１０２は、各回路要素を１つの半導体集積回路チップに集積することで形成される。

この実施形態では、自動オフセット制御回路ＡＯＣ４の帰還電流端子Ｉａｏｃ２は、ＤＴＩＡ段のインバータアンプＩＮＶ２の入力に接続される。受信回路１０２は、光受信器等に含まれ、フォトダイオードから受信する入力電流Ｉｉｎを増幅するとともに電圧信号に変換して差動信号ＯｕｔＰ／ＯｕｔＮを出力する。

自動オフセット制御回路ＡＯＣ４は、ＤＴＩＡ段の入力ノードから帰還電流Ｉａｏｃ２を引き込む機能を有する点で図１の自動オフセット制御回路ＡＯＣ１と異なる。受信回路１０２のその他の構成は、自動オフセット制御回路ＡＯＣ４の帰還電流端子Ｉａｏｃ２がＤＴＩＡ段のインバータアンプＩＮＶ２の入力に接続されていることを除き、図１の受信回路１００と同様である。なお、図１と同様に、帰還電流Ｉａｏｃ１、Ｉａｏｃ２は、矢印の向きを正としている。

図１２は、図１１の自動オフセット制御回路ＡＯＣ４の一例を示す回路図である。図３の自動オフセット制御回路ＡＯＣ１と同様の要素については、同じ符号を付し、詳細な説明は省略する。自動オフセット制御回路ＡＯＣ４は、帰還電流Ｉａｏｃ２をインバータアンプＩＮＶ２の入力から引き込むために、図３の自動オフセット制御回路ＡＯＣ１に対して回路が変更されている。具体的には、自動オフセット制御回路ＡＯＣ４は、図３の自動オフセット制御回路ＡＯＣ１に対して、トランジスタＰＭ３が削除され、トランジスタＮＭ５、ＮＭ６、ＮＭ７が追加されている。トランジスタＮＭ５、ＮＭ６、ＮＭ７は、ｎチャネルＭＯＳトランジスタである。

トランジスタＮＭ５は、ソースがグランド線ＧＮＤに接続され、ドレインが帰還電流端子Ｉａｏｃ２に接続され、ゲートがトランジスタＰＭ２のドレインに接続される。トランジスタＮＭ６、ＮＭ７は、ソースがグランド線ＧＮＤに共通に接続され、ゲートがトランジスタＰＭ５のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＮＭ６のドレインは、トランジスタＰＭ５のドレインに接続される。トランジスタＮＭ７のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

そして、自動オフセット制御回路ＡＯＣ４は、入力電圧値ＩｎＰが入力電圧値ＩｎＮより高いとき、トランジスタＮＭ１がオンし、トランジスタＮＭ４がオフし、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れるように電流源Ｉ１、Ｉ２が調整される。また、自動オフセット制御回路ＡＯＣ４は、入力電圧値ＩｎＰが入力電圧値ＩｎＮより低いとき、トランジスタＮＭ１がオフし、トランジスタＮＭ４がオンし、帰還電流端子Ｉａｏｃ２のみに電流が流れるように電流源Ｉ１、Ｉ２が調整される。

なお、入力端子ＩｎＰは、図１の受信回路１００の出力端子ＯｕｔＰに接続される。入力端子ＩｎＮは、図１の受信回路１００の出力端子ＯｕｔＮに接続される。このため、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより大きいとき、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れる。出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより小さいとき、帰還電流端子Ｉａｏｃ２のみに電流が流れる。

例えば、図1の受信回路１００において、自動オフセット制御回路ＡＯＣ１は、参照電圧線Ｖｒｅｆを介して帰還電流Ｉａｏｃ２をレベルシフト回路ＬＳ２に流し込むことによって参照電圧Ｖｒｅｆを大きくする。図1１の受信回路１０２において、自動オフセット制御回路ＡＯＣ４は、帰還電流Ｉａｏｃ２をＤＴＩＡ段の入力ノードから引き込む（すなわち、入力電流を小さくする）ことによってＤＴＩＡ段の出力電圧を大きくし、参照電圧Ｖｒｅｆを大きくする。したがって、差動信号ＯｕｔＰ／ＯｕｔＮに応じて自動オフセット制御回路ＡＯＣ１が帰還電流Ｉａｏｃ２を流し出すのと同様に、差動信号ＯｕｔＰ／ＯｕｔＮに応じて自動オフセット制御回路ＡＯＣ４が帰還電流Ｉａｏｃ２を引き込むことで参照電圧Ｖｒｅｆを大きくすることができる。

図１１に示す受信回路１０２の動作特性は、帰還電流Ｉａｏｃ２の極性が反対になることを除き、図５および図６に示した受信回路１００の動作特性と同様である。すなわち、受信回路１０２は、入力電流値Ｉｉｎが小さい領域での雑音特性の劣化を抑制しつつ、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

以上、この実施形態においても上述した実施形態と同様の効果を得ることができる。例えば、入力電流値Ｉｉｎが小さい領域での雑音特性の劣化を抑制しつつ、電圧Ｖｔｉａと参照電圧Ｖｒｅｆとの間のＤＣオフセットおよび差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

さらに、この実施形態では、自動オフセット制御回路ＡＯＣ４によりインバータアンプＩＮＶ２の入力ノードから帰還電流Ｉａｏｃ２を引き込む。これにより、インバータアンプＩＮＶ２の入力電圧の調整によりバッファＢＵＦに与える参照電圧Ｖｒｅｆを調整して差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

なお、図１２に示す自動オフセット制御回路ＡＯＣ４からトランジスタＮＭ５を削除し、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより大きいとき、帰還電流端子Ｉａｏｃ１のみに電流が流れるようにしてもよい。

〔第４の実施形態〕
〔受信回路の回路構成〕
図１３は、第４の実施形態にかかる受信回路の一例を示すブロック図である。図１の受信回路１００と同様の要素については、同じ符号を付し、詳細な説明は省略する。図１３の受信回路１０４は、バッファＢＵＦと出力端子ＯｕｔＰ／ＯｕｔＮとの間にバッファＢＵＦ２が配置され、バッファＢＵＦ２の出力と入力とに自動オフセット制御回路ＡＯＣ５が接続される。例えば、受信回路１０４は、各回路要素を１つの半導体集積回路チップに集積することで形成される。

この実施形態では、自動オフセット制御回路ＡＯＣ１の入力端子ＩｎＰ、ＩｎＮは、ノードＶｒｅｆ、Ｖｔｉａにそれぞれ接続される。すなわち、自動オフセット制御回路ＡＯＣ１は、入力端子ＩｎＰ、ＩｎＮで受けるノードＶｒｅｆ、Ｖｔｉａの電圧差に応じて、入力電流Ｉｉｎから帰還電流Ｉａｏｃ１を減算し、または、参照電圧線Ｖｒｅｆに帰還電流Ｉａｏｃ２を出力する。そして、自動オフセット制御回路ＡＯＣ１は、電圧Ｖｔｉａと参照電圧Ｖｒｅｆとの間のＤＣオフセットの増加を抑制する自動オフセット制御を行う。

自動オフセット制御回路ＡＯＣ５は、差動信号ＯｕｔＰ／ＯｕｔＮに応じてバッファＢＵＦ２の差動入力に供給される差動信号の電圧値を調整することで差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制する。例えば、自動オフセット制御回路ＡＯＣ１が動作していない領域では、電圧Ｖｔｉａと参照電圧ＶｒｅｆとにＤＣオフセットが発生する。しかしながら、自動オフセット制御回路ＡＯＣ５により、電圧Ｖｔｉａと参照電圧Ｖｒｅｆとの間のＤＣオフセットによって生じる差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットをキャンセルすることができ、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。この結果、良好な増幅特性を得ることができる。

以上、この実施形態においても上述した実施形態と同様の効果を得ることができる。例えば、この実施形態では、自動オフセット制御回路ＡＯＣ１の入力端子ＩｎＰ、ＩｎＮは、ノードＶｒｅｆ、Ｖｔｉａの電圧を受けて動作する。この場合にも、受信回路１０４は、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、電圧Ｖｔｉａと参照電圧Ｖｒｅｆとの間のＤＣオフセットおよび出力電圧ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

また、受信回路１０４は、バッファＢＵＦと出力端子ＯｕｔＰ／ＯｕｔＮとの間に配置されたバッファＢＵＦ２の出力と入力とを接続する自動オフセット制御回路ＡＯＣ５を有する。このため、自動オフセット制御回路ＡＯＣ１が動作していない領域においても、自動オフセット制御回路ＡＯＣ５により、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができ、良好な増幅特性を得ることができる。

なお、受信回路１０４は、自動オフセット制御回路ＡＯＣ１の代わりに、図７に示した自動オフセット制御回路ＡＯＣ２を有してもよい。

以上、本開示の実施形態などについて説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範囲内において、各種の変更、修正、置換、付加、削除、および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。

１００、１０２、１０４、１１０ 受信回路
ＡＯＣ１、ＡＯＣ２、ＡＯＣ３、ＡＯＣ４、ＡＯＣ５ 自動オフセット制御回路
ＢＵＦ バッファ
ＣＬＳ１、ＣＬＳ２ 容量素子
ＤＩ 差動積分器
ＤＴＩＡ ダミートランスインピーダンスアンプ段
Ｉａｏｃ１、Ｉａｏｃ２ 帰還電流
Ｉｉｎ 入力電流
ＩＬＳ１、ＩＬＳ２ 電流源
Ｉｎ 入力端子
ＩｎＮ、ＩｎＰ 入力電圧
ＩＮＶ１、ＩＮＶ２ インバータアンプ
ＬＳ１、ＬＳ２ レベルシフト回路
ＯｕｔＮ、ＯｕｔＰ 出力端子
ＲＬＳ１、ＲＬＳ２ 抵抗素子
ＴＩＡ トランスインピーダンスアンプ段
ＴＩＡｉｎ 入力端子
ＴＩＡｏｕｔ 出力端子
Ｖｃｂ ベース・コレクタ間電圧
Ｖｒｅｆ 参照電圧
Ｖｔｉａ 電圧

Claims (8)

1. 入力電流を受ける入力端子と、
   入力ノードを有し、前記入力ノードに入力された電流信号を電圧信号に変換するトランスインピーダンスアンプと、
   第１帰還電流に応じて参照電圧を生成する参照電圧回路と、
   前記電圧信号と前記参照電圧との電圧差に応じて差動信号を生成する差動増幅回路と、
   前記差動信号のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成するオフセット制御回路と、
   を備え、
   前記入力ノードは、前記入力端子に電気的に接続され、
   前記オフセット制御回路は、前記電圧信号の平均電圧値が前記参照電圧より大きいとき、前記差動信号のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記電圧信号の平均電圧値が前記参照電圧より小さいとき、前記差動信号のオフセットが前記所定の範囲内に入るように前記入力電流から前記第２帰還電流を減算する、
   受信回路。
2. 前記トランスインピーダンスアンプは、
   前記入力ノードに入力された電流信号を中間電圧信号に変換する第１増幅回路と、
   第１抵抗素子と第１電流源とを備え、前記第１電流源が供給する第１電流が前記第１抵抗素子に流れて生じる電圧降下によって前記中間電圧信号をレベルシフトして前記電圧信号を生成する第１レベルシフト回路と、
   を含む、
   請求項１に記載の受信回路。
3. 前記参照電圧回路は、
   基準電圧を生成する第２増幅回路と、
   第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記基準電圧をレベルシフトして前記参照電圧を生成する第２レベルシフト回路と、
   を含み、
   前記第１帰還電流は、前記第２電流の流れる向きと同じ向きに前記第２抵抗素子を流れる、
   請求項２に記載の受信回路。
4. 前記参照電圧回路は、
   基準電圧を生成する第２増幅回路と、
   第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記基準電圧をレベルシフトして前記参照電圧を生成する第２レベルシフト回路と、
   を含み、
   前記オフセット制御回路は、前記第２増幅回路の入力ノードから前記第１帰還電流を引き込む、
   請求項２に記載の受信回路。
5. 前記第２増幅回路は、前記第１増幅回路と同じ回路要素によって構成されている、
   請求項３または請求項４に記載の受信回路。
6. 前記オフセット制御回路は、
   前記差動信号のオフセットに応じて制御電圧を生成する差動積分器を含み、
   前記制御電圧に応じて前記第１帰還電流の大きさと前記第２帰還電流の大きさとの間の大小関係を反転させる、
   請求項１から請求項５のいずれか一項に記載の受信回路。
7. 前記参照電圧の前記第１帰還電流がゼロのときの値は、前記電流信号がゼロのときの前記電圧信号の平均電圧値よりも小さく設定されている、
   請求項１から請求項６のいずれか一項に記載の受信回路。
8. 前記トランスインピーダンスアンプ、前記参照電圧回路、前記差動増幅回路および前記オフセット制御回路は、１つの半導体集積回路チップに集積される、
   請求項１から請求項７のいずれか１項に記載の受信回路。

Images