JP2023045187A - 受信回路 - Google Patents

Abstract

【課題】入力電流値が小さい範囲での雑音特性の劣化を抑制しつつ、差動信号のオフセットの増加を抑制可能な受信回路を提供する。【解決手段】受信回路は、第１入力電流を受け、第１電圧を出力する第１トランスインピーダンスアンプと、第２入力電流を受け、第２電圧を出力する第２トランスインピーダンスアンプと、第１帰還電流に応じて第１参照電圧を生成する第１参照電圧回路と、第３帰還電流に応じて第２参照電圧を生成する第２参照電圧回路と、第１および第２オフセット制御回路と、第１および第２電圧に応じて差動信号を出力する差動増幅回路を有する。第１オフセット制御回路は、第１電圧の平均電圧値に応じて第１帰還電流を調整し、または第１入力電流から第２帰還電流を減算する。第２オフセット制御回路は、第２電圧の平均電圧値に応じて第３帰還電流を調整し、または第２入力電流から第４帰還電流を減算する。【選択図】図１

Description

本開示は、受信回路に関する。

光通信に使用される受信回路は、フォトダイオード等により光信号から変換された電流信号を入力電流として受け、受けた電流信号をトランスインピーダンスアンプにより電圧信号に変換する。また、差動の電圧信号を出力する受信回路は、差動の電圧信号に発生するオフセットを補償する自動オフセット制御回路を有する場合がある。自動オフセット制御回路は、入力電流の一部を引き抜いてオフセットを補償する。例えば、自動オフセット制御回路は、オフセットの大きさが小さくなるように入力電流からの引き抜き量を制御する。

特開２０２０－５１２４号公報

例えば、受信可能な範囲の入力電流に対してオフセットを補償するために入力電流がゼロに近いときにも引き抜きを行うと、受信回路の雑音特性が劣化するおそれがある。また、雑音特性の劣化を抑制するために、入力電流値が小さい範囲において入力電流からの引き抜きを停止すると、オフセットを補償できなくなるおそれがある。

そこで、本開示は、入力電流値が小さい範囲での雑音特性の劣化を抑制しつつ、入力電流から変換された電圧信号の電圧と参照電圧との間のオフセットの増加を抑制可能な受信回路を提供することを目的とする。

本開示の受信回路は、第１入力電流を受ける第１入力端子と、第１入力ノードを有し、前記第１入力ノードに入力された第１電流信号を第１電圧信号に変換する第１トランスインピーダンスアンプと、第１帰還電流に応じて第１参照電圧を生成する第１参照電圧回路と、前記第１電圧信号と前記第１参照電圧との間のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成する第１オフセット制御回路と、第２入力電流を受ける第２入力端子と、第２入力ノードを有し、前記第２入力ノードに入力された第２電流信号を第２電圧信号に変換する第２トランスインピーダンスアンプと、第３帰還電流に応じて第２参照電圧を生成する第２参照電圧回路と、前記第２電圧信号と前記第２参照電圧との間のオフセットに応じて前記第３帰還電流と第４帰還電流とを生成する第２オフセット制御回路と、前記第１電圧信号と前記第２電圧信号との電圧差に応じて差動信号を生成する差動増幅回路と、を備え、前記第１入力ノードは、前記第１入力端子に電気的に接続され、前記第２入力ノードは、前記第２入力端子に電気的に接続され、前記第１オフセット制御回路は、前記第１電圧信号の平均電圧値が前記第１参照電圧より大きいとき、前記第１電圧信号と前記第１参照電圧との間のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記第１電圧信号の平均電圧値が前記第１参照電圧より小さいとき、前記第１電圧信号と前記第１参照電圧との間のオフセットが前記所定の範囲内に入るように前記第１入力電流から前記第２帰還電流を減算し、前記第２オフセット制御回路は、前記第２電圧信号の平均電圧値が前記第２参照電圧より大きいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが所定の範囲内に入るように前記第３帰還電流を調整し、前記第２電圧信号の平均電圧値が前記第２参照電圧より小さいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが前記所定の範囲内に入るように前記第２入力電流から前記第４帰還電流を減算する。

本開示によれば、入力電流値が小さい範囲での雑音特性の劣化を抑制しつつ、入力電流から変換された電圧信号の電圧と参照電圧との間のオフセットの増加を抑制可能な受信回路を提供することができる。

図１は、第１の実施形態にかかる受信回路の一例を示すブロック図である。 図２は、図１のトランスインピーダンスアンプ段の一例を示す回路図である。 図３は、図１の自動オフセット制御回路の一例を示す回路図である。 図４は、図３の自動オフセット制御回路のＤＣ伝達特性を示す図である。 図５は、図１の受信回路の動作特性の一例を示す図である。 図６は、第２の実施形態にかかる受信回路の一例を示すブロック図である。 図７は、図６の自動オフセット制御回路の一例を示す回路図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

〔１〕本開示の一態様にかかる受信回路は、第１入力電流を受ける第１入力端子と、第１入力ノードを有し、前記第１入力ノードに入力された第１電流信号を第１電圧信号に変換する第１トランスインピーダンスアンプと、第１帰還電流に応じて第１参照電圧を生成する第１参照電圧回路と、前記第１電圧信号と前記第１参照電圧との間のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成する第１オフセット制御回路と、第２入力電流を受ける第２入力端子と、第２入力ノードを有し、前記第２入力ノードに入力された第２電流信号を第２電圧信号に変換する第２トランスインピーダンスアンプと、第３帰還電流に応じて第２参照電圧を生成する第２参照電圧回路と、前記第２電圧信号と前記第２参照電圧との間のオフセットに応じて前記第３帰還電流と第４帰還電流とを生成する第２オフセット制御回路と、前記第１電圧信号と前記第２電圧信号との電圧差に応じて差動信号を生成する差動増幅回路と、を備え、前記第１入力ノードは、前記第１入力端子に電気的に接続され、前記第２入力ノードは、前記第２入力端子に電気的に接続され、前記第１オフセット制御回路は、前記第１電圧信号の平均電圧値が前記第１参照電圧より大きいとき、前記第１電圧信号と前記第１参照電圧との間のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記第１電圧信号の平均電圧値が前記第１参照電圧より小さいとき、前記第１電圧信号と前記第１参照電圧との間のオフセットが前記所定の範囲内に入るように前記第１入力電流から前記第２帰還電流を減算し、前記第２オフセット制御回路は、前記第２電圧信号の平均電圧値が前記第２参照電圧より大きいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが所定の範囲内に入るように前記第３帰還電流を調整し、前記第２電圧信号の平均電圧値が前記第２参照電圧より小さいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが前記所定の範囲内に入るように前記第２入力電流から前記第４帰還電流を減算する。

この受信回路では、第１電圧信号の平均電圧値が第１参照電圧より大きいときに第２帰還電流を流さないため、第１入力電流値が小さい範囲での雑音の劣化を抑制しつつ、第１電圧信号の電圧と第１参照電圧との間のオフセットの増加を抑制することができる。また、第２電圧信号の平均電圧値が第２参照電圧より大きいときに第４帰還電流を流さないため、第２入力電流値が小さい範囲での雑音の劣化を抑制しつつ、第２電圧信号の電圧と第２参照電圧との間のオフセットの増加を抑制することができる。したがって、受信する第１入力電流および第２入力電流に応じて差動信号を生成する受信回路において、入力電流値が小さい範囲での雑音の劣化を抑制しつつ、入力電流から変換された電圧信号の電圧と参照電圧との間のオフセットの増加を抑制することができる。

〔２〕上記〔１〕において、前記第１トランスインピーダンスアンプは、前記第１入力ノードに入力された第１電流信号を第１中間電圧信号に変換する第１増幅回路と、第１抵抗素子と第１電流源とを備え、前記第１電流源が供給する第１電流が前記第１抵抗素子に流れて生じる電圧降下によって前記第１中間電圧信号をレベルシフトして前記第１電圧信号を生成する第１レベルシフト回路と、を含んでもよい。第１増幅回路からの第１中間電圧信号をレベルシフトして差動増幅回路に供給することで、第１電圧信号の電圧値を、差動増幅回路を適切に動作させるための電圧範囲に設定することができる。この結果、差動増幅回路は、入力電流に応じた適切な差動信号を生成することができる。

〔３〕上記〔２〕において、前記第１参照電圧回路は、第１基準電圧を生成する第２増幅回路と、第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記第１基準電圧をレベルシフトして前記第１参照電圧を生成する第２レベルシフト回路と、を含み、前記第１帰還電流は、前記第２電流の流れる向きと同じ向きに前記第２抵抗素子を流れてもよい。第１オフセット制御回路からの第１帰還電流を第２電流の流れる向きと同じ向きに第２抵抗素子に流すことで、第１入力電流値が小さい範囲において、雑音の劣化を抑制しつつ、第１電圧信号の電圧と第１参照電圧との間のオフセットの増加を抑制することができる。

〔４〕上記〔２〕において、前記第１参照電圧回路は、第１基準電圧を生成する第２増幅回路と、第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記第１基準電圧をレベルシフトして前記第１参照電圧を生成する第２レベルシフト回路と、含み、前記第１オフセット制御回路は、前記第２増幅回路の入力ノードから前記第１帰還電流を引き込んでもよい。第１オフセット制御回路により第２増幅回路の入力ノードから第１帰還電流を引き込むことで、第２増幅回路の入力電圧の調整により、第１電圧信号の電圧と第１参照電圧との間のオフセットの増加を抑制することができる。

〔５〕上記〔３〕または〔４〕において、前記第２増幅回路は、前記第１増幅回路と同じ回路要素によって構成されてもよい。これにより、第１電圧信号の電圧と第１参照電圧との間のオフセットの調整を精度よく実施することができる。また、共通の設計データを使用することができるため、受信回路の回路設計を簡易にすることができる。

〔６〕上記〔１〕から〔５〕のいずれかにおいて、前記第１オフセット制御回路は、前記第１電圧信号と前記第１参照電圧との間のオフセットに応じて制御電圧を生成する差動積分器を含み、前記制御電圧に応じて前記第１帰還電流の大きさと前記第２帰還電流の大きさとの間の大小関係を反転させてもよい。これにより、第１入力電流に依存して変化する第１電圧信号に応じて差動積分器が生成する制御電圧に基づいて、第１帰還電流および第２帰還電流の生成と切り替えとを制御することができる。

〔７〕上記〔１〕から〔６〕のいずれかにおいて、前記第１参照電圧の前記第１帰還電流がゼロのときの値は、前記第１電流信号がゼロのときの前記第１電圧信号の平均電圧値よりも小さく設定され、前記第２参照電圧の前記第１帰還電流がゼロのときの値は、前記第２電流信号がゼロのときの前記第２電圧信号の平均電圧値よりも小さく設定されてもよい。

これにより、第１オフセット制御回路は、第１入力信号が小さくて第１電圧信号の平均電圧値が第１参照電圧よりも大きいときは第１帰還電流を調整し、第１入力信号が大きくなり第１電圧信号の平均電圧値が第１参照電圧よりも小さいときは第２帰還電流を調整して、第１電圧信号の電圧と第１参照電圧との間のオフセットの増加を抑制する自動オフセット制御を行うことができる。また、第２オフセット制御回路は、第２入力信号が小さくて第２電圧信号の平均電圧値が第２参照電圧よりも大きいときは第３帰還電流を調整し、第２入力信号が大きくなり第２電圧信号の平均電圧値が第２参照電圧よりも小さいときは第４帰還電流を調整して、第２電圧信号の電圧と第２参照電圧との間のオフセットの増加を抑制する自動オフセット制御を行うことができる。

〔８〕上記〔１〕から〔７〕のいずれかにおいて、第１トランスインピーダンスアンプ、前記第１参照電圧回路、前記第２トランスインピーダンスアンプ、前記第２参照電圧回路、前記第１オフセット制御回路、前記第２オフセット制御回路および前記差動増幅回路は、１つの半導体集積回路チップに集積されてもよい。これにより、同じ要素を使用して形成される複数の回路間の電気的特性のばらつきを少なくすることができる。この結果、第１オフセット制御回路による第１電圧信号の電圧と第１参照電圧との間のオフセットの調整の精度を向上することができる。また、第２オフセット制御回路による第２電圧信号の電圧と第２参照電圧との間のオフセットの調整の精度を向上することができる。

［本開示の実施形態の詳細］
本開示の受信回路の具体例を、以下に図面を参照しつつ説明する。以下の説明では、同一の要素または対応する要素には同一の符号を付し、それらについては説明を省略する場合がある。また、端子、信号線およびノードの符号は、信号、電圧または電流を示す符号としても使用される。

〔第１の実施形態〕
〔受信回路の回路構成〕
図１は、第１の実施形態にかかる受信回路の構成の一例を示すブロック図である。例えば、図１に示す受信回路１００は、光信号を受信する光受信器等に含まれる。受信回路１００は、一対の入力電流ＩｉｎＰ／ＩｉｎＮを受ける入力端子ＩｎＰ／ＩｎＮと、一対の入力電流ＩｉｎＰ／ＩｉｎＮに応じて増幅した電圧信号を差動信号ＯｕｔＮ／ＯｕｔＰとして出力する出力端子ＯｕｔＮ／ＯｕｔＰとを有する。

例えば、ディジタル・コヒーレント光通信方式に使用される光受信器は、光ファイバケーブルによって伝送されてきた受信光と光受信器内で発生させた局発光とを干渉させて互いに直交した一対の光信号を生成し、生成した一対の光信号を一対の受光素子に入力して一対の電流信号を生成する。受信回路１００の入力端子ＩｎＰ／ＩｎＮは、そのような一対の電流信号を一対の入力電流ＩｉｎＰ／ＩｉｎＮとして受けることができる。受信回路１００は、電圧信号を差動信号ＯｕｔＮ／ＯｕｔＰとして出力する。差動信号ＯｕｔＮ／ＯｕｔＰは、一対の出力信号ＯｕｔＰ、ＯｕｔＮを有する。

なお、一対の出力信号の一方ＯｕｔＰは正相信号とも称され、一対の出力信号の他方ＯｕｔＮは逆相信号とも称される。正相信号ＯｕｔＰと逆相信号ＯｕｔＮとは互いに相補信号となっており、正相信号ＯｕｔＰは、逆相信号ＯｕｔＮの位相と１８０°異なる位相を有する。例えば、正相信号ＯｕｔＰが増加するとき、逆相信号ＯｕｔＮは減少し、正相信号ＯｕｔＰが減少するとき、逆相信号ＯｕｔＮは増加する。例えば、正相信号ＯｕｔＰがピーク値に達するとき、逆相信号ＯｕｔＮはボトム値に達し、正相信号ＯｕｔＰがボトム値に達するとき、逆相信号ＯｕｔＮはピーク値に達する。例えば、逆相信号ＯｕｔＮは、正相信号ＯｕｔＰの振幅と同じ大きさの振幅を有する。

受信回路１００は、オフセットの補償を行わないときには、例えば、入力電流ＩｉｎＰの平均値（ＤＣ成分）が増加するとき、出力信号ＯｕｔＮの電圧値（ＤＣ成分）を減少させ、入力電流ＩｉｎＰの平均値（ＤＣ成分）が減少するとき、出力信号ＯｕｔＮ（ＤＣ成分）の電圧を増加させる。また、受信回路１００は、オフセットの補償を行わないときには、入力電流ＩｉｎＮの平均値（ＤＣ成分）が増加するとき、出力信号ＯｕｔＰの電圧値（ＤＣ成分）を減少させ、入力電流ＩｉｎＮの平均値（ＤＣ成分）が減少するとき、出力信号ＯｕｔＮの電圧値（ＤＣ成分）を増加させる。

これにより、受信回路１００は、入力電流ＩｉｎＰ／ＩｉｎＮの差の平均値が増加するとき、差動信号ＯｕｔＮ／ＯｕｔＰの電圧差を増加させ、入力電流ＩｉｎＰ／ＩｉｎＮの差の平均値が減少するとき、差動信号ＯｕｔＮ／ＯｕｔＰの電圧差を減少させる。より詳細には、受信回路１００は、オフセットの補償を行うことによって、出力信号ＯｕｔＰの電圧値（ＤＣ成分）と出力信号ＯｕｔＮの電圧値（ＤＣ成分）との間の差を小さくする。オフセットは、出力信号ＯｕｔＰの電圧値（ＤＣ成分）と出力信号ＯｕｔＮの電圧値（ＤＣ成分）との間の差を表す。

すなわち、オフセットの補償は、オフセットをゼロに近づけることを意味する。受信回路１００は、入力電流の信号成分（交流成分）を増幅するとともに電圧信号に変換して差動信号ＯｕｔＮ／ＯｕｔＰの信号成分（交流成分）として出力する。差動信号ＯｕｔＮ／ＯｕｔＰの信号成分の振幅は、正相信号ＯｕｔＰの信号成分と逆相信号ＯｕｔＮの信号成分との差に等しい。例えば、入力電流Ｉｉｎの信号成分の振幅が大きくなると、差動信号ＯｕｔＮ／ＯｕｔＰの信号成分の振幅も大きくなる。出力端子ＯｕｔＮ／ＯｕｔＰから出力される差動信号ＯｕｔＮ／ＯｕｔＰは、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の信号処理回路に出力されて処理される。

受信回路１００は、例えば、トランスインピーダンスアンプ段ＴＩＡＰ、レベルシフト回路ＬＳ１Ｎ、ダミートランスインピーダンスアンプ段ＤＴＩＡＰ、レベルシフト回路ＬＳ２Ｎおよび自動オフセット制御回路ＡＯＣ１を有する。また、受信回路１００は、例えば、トランスインピーダンスアンプ段ＴＩＡＮ、レベルシフト回路ＬＳ１Ｐ、ダミートランスインピーダンスアンプ段ＤＴＩＡＮ、レベルシフト回路ＬＳ２Ｐおよび自動オフセット制御回路ＡＯＣ２を有する。さらに、受信回路１００は、バッファＢＵＦ１、ＢＵＦ２および自動オフセット制御回路ＡＯＣ３を有する。

例えば、受信回路１００の各回路は、１つの半導体集積回路チップに集積される。これにより、同じ回路要素を使用して形成される複数の回路間の電気的特性のばらつきを少なくすることができる。例えば、トランスインピーダンスアンプ段ＴＩＡＰおよびダミートランスインピーダンスアンプ段ＤＴＩＡＰを互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。また、レベルシフト回路ＬＳ１Ｎおよびレベルシフト回路ＬＳ２Ｎを互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。この結果、自動オフセット制御回路ＡＯＣ１による電圧ＶｔｉａＮおよび参照電圧ＶｒｅｆＮのＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）オフセットの調整の精度を向上することができる。

なお、トランスインピーダンスアンプ段ＴＩＡＰおよびダミートランスインピーダンスアンプ段ＤＴＩＡＰを互いに同じ回路構成にすることで、トランスインピーダンスアンプ段ＴＩＡＰおよびダミートランスインピーダンスアンプ段ＤＴＩＡＰの電気的特性が互いに同じになるようにしてもよい。また、トランスインピーダンスアンプ段ＴＩＡＮおよびダミートランスインピーダンスアンプ段ＤＴＩＡＮを互いに同じ回路構成にすることで、トランスインピーダンスアンプ段ＴＩＡＮおよびダミートランスインピーダンスアンプ段ＤＴＩＡＮの電気的特性が互いに同じになるようにしてもよい。

さらに、トランスインピーダンスアンプ段ＴＩＡＰ、ＴＩＰＮおよびダミートランスインピーダンスアンプ段ＤＴＩＡＰ、ＤＴＩＡＮを、互いに同じ回路構成にしてもよい。レベルシフト回路ＬＳ１Ｎおよびレベルシフト回路ＬＳ２Ｎを互いに同じ回路構成にすることで、レベルシフト回路ＬＳ１Ｎおよびレベルシフト回路ＬＳ２Ｎの電気的特性が互いに同じになるようにしてもよい。また、レベルシフト回路ＬＳ１Ｐおよびレベルシフト回路ＬＳ２Ｐを互いに同じ回路構成にすることで、レベルシフト回路ＬＳ１Ｐおよびレベルシフト回路ＬＳ２Ｐの電気的特性が互いに同じになるようにしてもよい。さらに、レベルシフト回路ＬＳ１Ｎ、ＬＳ２Ｎ、ＬＳ１Ｐ、ＬＳ２Ｐを互いに同じ回路構成にしてもよい。

同様に、トランスインピーダンスアンプ段ＴＩＡＮおよびダミートランスインピーダンスアンプ段ＤＴＩＡＮを互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。また、レベルシフト回路ＬＳ１Ｐおよびレベルシフト回路ＬＳ２Ｐを互いに類似した回路構成にすることによってそれぞれの電気的特性のばらつきの影響を少なくすることができる。この結果、自動オフセット制御回路ＡＯＣ２による電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットの調整の精度を向上することができる。

トランスインピーダンスアンプ段ＴＩＡＰおよびレベルシフト回路ＬＳ１Ｎは、第１トランスインピーダンスアンプの一例である。ダミートランスインピーダンスアンプ段ＤＴＩＡＰおよびレベルシフト回路ＬＳ２Ｎは、第１参照電圧回路の一例である。トランスインピーダンスアンプ段ＴＩＡＰは、第１増幅回路の一例である。ダミートランスインピーダンスアンプ段ＤＴＩＡＰは、第１基準電圧を生成する第２増幅回路の一例である。

トランスインピーダンスアンプ段ＴＩＡＮおよびレベルシフト回路ＬＳ１Ｐは、第２トランスインピーダンスアンプの一例である。ダミートランスインピーダンスアンプ段ＤＴＩＡＮおよびレベルシフト回路ＬＳ２Ｐは、第２参照電圧回路の一例である。バッファＢＵＦ１、ＢＵＦ２は、差動増幅回路の一例である。以下では、トランスインピーダンスアンプ段ＴＩＡＰ、ＴＩＡＮは、それぞれ単にＴＩＡＰ段、ＴＩＡＮ段とも称される。ダミートランスインピーダンスアンプ段ＤＴＩＡＰ、ＤＴＩＡＮは、それぞれ単にＤＴＩＡＰ段、ＤＴＩＡＮ段とも称される。

ＴＩＡＰ段は、インバータアンプＩＮＶＰ１および抵抗素子ＲＰ１を有する。インバータアンプＩＮＶＰ１の入力は、ＴＩＡＰ段の入力ノードＴＩＡＰｉｎを介して入力端子ＩｎＰに電気的に接続される。インバータアンプＩＮＶＰ１の出力は、ＴＩＡＰ段の出力ノードＴＩＡＰｏｕｔを介してレベルシフト回路ＬＳ１Ｎに接続される。抵抗素子ＲＰ１は、入力ノードＴＩＡＰｉｎと出力ノードＴＩＡＰｏｕｔとの間に接続される。

ＴＩＡＰ段は、入力ノードＴＩＡＰｉｎに入力される入力電流ＩｉｎＰをインバータアンプＩＮＶＰ１および抵抗素子ＲＰ１により電圧信号に変換して反転増幅し、反転増幅した電圧信号を出力ノードＴＩＡＰｏｕｔに出力する。インバータアンプＩＮＶＰ１は、例えば、反転増幅回路である。例えば、入力電流ＩｉｎＰが大きくなると、出力ノードＴＩＡＰｏｕｔに出力される電圧は小さくなり、入力電流ＩｉｎＰが小さくなると、出力ノードＴＩＡＰｏｕｔに出力される電圧は大きくなる。ＴＩＡＰ段の利得は、インピーダンス（抵抗値）として表される。ＴＩＡＰ段の利得は、主に抵抗素子ＲＰ１の抵抗値によって決められる。

レベルシフト回路ＬＳ１Ｎは、例えば、抵抗素子ＲＬＳ１Ｎ、容量素子ＣＬＳ１Ｎおよび電流源ＩＬＳ１Ｎを有する。抵抗素子ＲＬＳ１Ｎおよび容量素子ＣＬＳ１Ｎは、ＴＩＡＰ段の出力ノードＴＩＡＰｏｕｔと、バッファＢＵＦ１の一方の入力に接続されたノードＶｔｉａＮとの間に並列に接続される。電流源ＩＬＳ１Ｎは、電源線ＶＣＣとノードＶｔｉａＮとの間に接続される。

レベルシフト回路ＬＳ１Ｎは、電流源ＩＬＳ１Ｎが供給する電流が抵抗素子ＲＬＳ１Ｎに流れることで生じる抵抗素子ＲＬＳ１Ｎの電圧降下により、ＴＩＡＰ段から出力される電圧信号ＴＩＡＰｏｕｔを高電位側にレベルシフトして電圧信号ＶｔｉａＮを生成する。電圧信号ＴＩＡＰｏｕｔは、第１中間電圧信号の一例である。容量素子ＣＬＳ１Ｎは、レベルシフト回路ＬＳ１Ｎに入力された信号の高周波成分を抵抗素子ＲＬＳ１Ｎよりも早く出力に伝達する。例えば、容量素子ＣＬＳ１Ｎによってレベルシフト回路ＬＳ１Ｎによってレベルシフトされるパルス波の立下りおよび立下りの劣化が抑制される。容量素子ＣＬＳ１Ｎは、いわゆるスピードアップコンデンサである。

電流源ＩＬＳ１Ｎは、例えば、ｐチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ１Ｎは、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ１Ｎは、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

これにより、レベルシフト回路ＬＳ１Ｎの出力電圧の平均値を、レベルシフト回路ＬＳ１Ｎの入力電圧の平均値より大きくすることができる。そして、レベルシフト回路ＬＳ１Ｎにより、バッファＢＵＦ１に入力される電圧信号ＶｔｉａＮの電圧を、バッファＢＵＦ１を適切に動作させるための電圧範囲に設定することができる。

例えば、入力電流ＩｉｎＰの信号成分に応じて生成された電圧信号ＶｔｉａＮの信号成分は、電圧信号ＶｔｉａＮの電圧値（平均値）に重畳されてバッファＢＵＦに入力される。なお、電流源ＩＬＳ１Ｎからの電流はＴＩＡＰ段に流れ込むが、電流源ＩＬＳ１ＮからＴＩＡＰ段に流れ込む電流分は、ＴＩＡＰ段の内部の電流源（図２のＩＴＩＡ）の電流量を増加することで相殺される。

なお、ＴＩＡＰ段の内部の電流源の電流量を増加する代わりに、出力ノードＴＩＡＰｏｕｔに接続されるレベルシフト回路ＬＳ１Ｎの入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ１Ｎからの電流を流すようにしてもよい。このときに付加する電流源は、例えば、ｎチャネルＭＯＳトランジスタによって構成することができる。なお、電流量を調整するために、ｎチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、付加する電流源は、ｎチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

ＤＴＩＡＰ段は、入力端子に入力電流が入力されないことを除き、例えば、ＴＩＡＰ段と同じ回路構成を有する。ＤＴＩＡＰ段をＴＩＡＰ段と同じ回路要素によって構成することで、受信回路１００の回路設計を簡易にすることができる。ＤＴＩＡＰ段は、インバータアンプＩＮＶＰ２と、インバータアンプＩＮＶＰ２の出力と入力との間に接続された抵抗素子ＲＰ２とを有する。

例えば、インバータアンプＩＮＶＰ２の回路構成をインバータアンプＩＮＶＰ１の回路構成と同じにし、抵抗素子ＲＰ２の抵抗値を抵抗素子ＲＰ１の抵抗値と同じにしてもよい。ＤＴＩＡＰ段は、所定の参照電圧を生成し、生成した参照電圧をレベルシフト回路ＬＳ２Ｎに出力する。例えば、ＤＴＩＡＰ段の参照電圧の電圧値は、入力電流ＩｉｎＰがゼロのときのＴＩＡＰ段から出力される電圧信号ＴＩＡＰｏｕｔの電圧値より小さく設定される（なお、入力電流ＩｉｎＰがゼロのときに引き抜きは行わない）。

レベルシフト回路ＬＳ２Ｎは、例えば、抵抗素子ＲＬＳ２Ｎ、容量素子ＣＬＳ２Ｎおよび電流源ＩＬＳ２Ｎを有する。抵抗素子ＲＬＳ２Ｎは、ＤＴＩＡＰ段の出力と参照電圧線ＶｒｅｆＮとの間に接続される。容量素子ＣＬＳ２Ｎは、参照電圧線ＶｒｅｆＮとグランド線ＧＮＤとの間に接続される。電流源ＩＬＳ２Ｎは、電源線ＶＣＣと参照電圧線ＶｒｅｆＮとの間に接続される。

レベルシフト回路ＬＳ２Ｎは、電流源ＩＬＳ２Ｎが供給する電流が抵抗素子ＲＬＳ２Ｎに流れることで生じる抵抗素子ＲＬＳ２Ｎの電圧降下により、ＤＴＩＡＰ段から出力される基準電圧を高電位側にレベルシフトして参照電圧線ＶｒｅｆＮに参照電圧ＶｒｅｆＮを生成する。レベルシフト回路ＬＳ１Ｎと同様に、レベルシフト回路ＬＳ２Ｎにより、レベルシフト回路ＬＳ２Ｎの平均出力電圧を、レベルシフト回路ＬＳ２Ｎの入力電圧の平均値より大きくすることができる。

容量素子ＣＬＳ２Ｎは、参照電圧線ＶｒｅｆＮに生じたノイズをグランド線ＧＮＤに流し、参照電圧線ＶｒｅｆＮの電圧（参照電圧ＶｒｅｆＮ）を安定化する。容量素子ＣＬＳ２Ｎは、いわゆるバイパスコンデンサである。電流源ＩＬＳ２Ｎは、例えば、ｐチャネルＭＯＳトランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ２Ｎは、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ２Ｎは、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

なお、例えば、電流源ＩＬＳ１ＮをｐチャネルＭＯＳトランジスタによって構成する場合、電流源ＩＬＳ２ＮもｐチャネルＭＯＳトランジスタによって構成してもよい。その場合、電流源ＩＬＳ２Ｎを構成するｐチャネルＭＯＳトランジスタは、電流源ＩＬＳ１Ｎを構成するｐチャネルＭＯＳトランジスタと同じ電気的特性を有することが好ましい。

ところで、電流源ＩＬＳ２Ｎからの電流はＤＴＩＡＰ段に流れ込むが、電流源ＩＬＳ２ＮからＤＴＩＡＰ段に流れ込む電流分は、ＤＴＩＡＰ段の内部の電流源の電流量を増加することで相殺される。なお、ＤＴＩＡＰ段の内部の電流源の電流量を増加する代わりに、ＤＴＩＡＰ段の出力ノードに接続されるレベルシフト回路ＬＳ２Ｎの入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ２Ｎからの電流を流すようにしてもよい。

後述するように、参照電圧ＶｒｅｆＮは、自動オフセット制御回路ＡＯＣ１が動作していない状態（帰還電流Ｉａｏｃ１Ｐ＝０）において入力電流ＩｉｎＰがゼロのときの電圧信号ＶｔｉａＮの平均電圧値より小さい値に設定される。入力電流ＩｉｎＰが大きくなると、電圧信号ＶｔｉａＮの電圧値（平均値）は減少し、さらに入力電流ＩｉｎＰが大きくなり続けると、やがて参照電圧ＶｒｅｆＮよりも小さくなる。

電圧信号ＶｔｉａＮの電圧値（平均値）が参照電圧ＶｒｅｆＮよりも小さいとき、入力端子ＩｎＰに入力される入力電流ＩｉｎＰから帰還電流Ｉａｏｃ１Ｐを引き抜くことで入力ノードＴＩＡＰｉｎに入力される電流信号を減少させて電圧信号ＶｔｉａＮの電圧を上昇させて参照電圧ＶｒｅｆＮに近づけることができる。この結果、自動オフセット制御回路ＡＯＣ１は、電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加を抑制する自動オフセット制御を行うことができる。

ＴＩＡＮ段は、インバータアンプＩＮＶＮ１および抵抗素子ＲＮ１を有する。インバータアンプＩＮＶＮ１の入力は、ＴＩＡＮ段の入力ノードＴＩＡＮｉｎを介して入力端子ＩｎＮに電気的に接続される。インバータアンプＩＮＶＮ１の出力は、ＴＩＡＮ段の出力ノードＴＩＡＮｏｕｔを介してレベルシフト回路ＬＳ１Ｐに接続される。抵抗素子ＲＮ１は、入力ノードＴＩＡＮｉｎと出力ノードＴＩＡＮｏｕｔとの間に接続される。

ＴＩＡＮ段は、入力ノードＴＩＡＮｉｎに入力される入力電流ＩｉｎＮをインバータアンプＩＮＶＮ１および抵抗素子ＲＮ１により電圧信号に変換して反転増幅し、反転増幅した電圧信号を出力ノードＴＩＡＮｏｕｔに出力する。インバータアンプＩＮＶN１は、例えば、反転増幅回路である。例えば、入力電流ＩｉｎＮが大きくなると、出力ノードＴＩＡＮｏｕｔに出力される電圧は小さくなり、入力電流ＩｉｎＮが小さくなると、出力ノードＴＩＡＮｏｕｔに出力される電圧は大きくなる。ＴＩＡＮ段の利得は、インピーダンス（抵抗値）として表される。ＴＩＡＮ段の利得は、主に抵抗素子ＲＮ１の抵抗値によって決められる。

レベルシフト回路ＬＳ１Ｐは、例えば、抵抗素子ＲＬＳ１Ｐ、容量素子ＣＬＳ１Ｐおよび電流源ＩＬＳ１Ｐを有する。抵抗素子ＲＬＳ１Ｐおよび容量素子ＣＬＳ１Ｐは、ＴＩＡＮ段の出力ノードＴＩＡＮｏｕｔと、バッファＢＵＦ１の他方の入力に接続されたノードＶｔｉａＰとの間に並列に接続される。電流源ＩＬＳ１Ｐは、電源線ＶＣＣとノードＶｔｉａＰとの間に接続される。

レベルシフト回路ＬＳ１Ｐは、電流源ＩＬＳ１Ｐが供給する電流が抵抗素子ＲＬＳ１Ｐに流れることで生じる抵抗素子ＲＬＳ１Ｐの電圧降下により、ＴＩＡＮ段から出力される電圧信号ＴＩＡＮｏｕｔを高電位側にレベルシフトして電圧信号ＶｔｉａＰを生成する。容量素子ＣＬＳ１Ｐは、レベルシフト回路ＬＳ１Ｐに入力された信号の高周波成分を抵抗素子ＲＬＳ１Ｐよりも早く出力に伝達する。例えば、容量素子ＣＬＳ１Ｐによってレベルシフト回路ＬＳ１Ｐによってレベルシフトされるパルス波の立下りおよび立下りの劣化が抑制される。容量素子ＣＬＳ１Ｐは、いわゆるスピードアップコンデンサである。

電流源ＩＬＳ１Ｐは、例えば、ｐチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ１Ｐは、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ１Ｐは、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

これにより、レベルシフト回路ＬＳ１Ｐの平均出力電圧を、レベルシフト回路ＬＳ１Ｐの入力電圧の平均値より大きくすることができる。そして、レベルシフト回路ＬＳ１Ｐにより、バッファＢＵＦ１に入力される電圧信号ＶｔｉａＰの電圧を、バッファＢＵＦ１を適切に動作させるための電圧範囲に設定することができる。

例えば、入力電流ＩｉｎＮの信号成分に応じて生成された電圧信号ＶｔｉａＰの信号成分は、電圧信号ＶｔｉａＰの電圧値（平均値）に重畳されてバッファＢＵＦに入力される。なお、電流源ＩＬＳ１Ｐからの電流はＴＩＡＮ段に流れ込むが、電流源ＩＬＳ１ＰからＴＩＡＮ段に流れ込む電流分は、ＴＩＡＮ段の内部の電流源（例えば、図２に示されるＴＩＡＰ段のＩＴＩＡと同様）の電流量を増加することで相殺される。

なお、ＴＩＡＮ段の内部の電流源の電流量を増加する代わりに、出力ノードＴＩＡＮｏｕｔに接続されるレベルシフト回路ＬＳ１Ｐの入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ１Ｐからの電流を流すようにしてもよい。このときに付加する電流源は、例えば、ｎチャネルＭＯＳトランジスタによって構成することができる。なお、電流量を調整するために、ｎチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、付加する電流源は、ｎチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

ＤＴＩＡＮ段は、入力端子に入力電流が入力されないことを除き、例えば、ＴＩＡＮ段と同じ回路構成を有する。ＤＴＩＡＮ段をＴＩＡＮ段と同じ回路要素によって構成することで、受信回路１００の回路設計を簡易にすることができる。なお、ＴＩＡＰ段、ＤＴＩＡＰ段、ＤＩＡＮ段およびＤＴＩＡＮ段は、互いに同じ回路要素により構成されてもよい。また、レベルシフト回路ＬＳ１Ｎ、ＬＳ２Ｎ、ＬＳ１Ｐ、ＬＳ２Ｐは、互いに同じ回路要素により構成されてもよい。

ＤＴＩＡＮ段は、インバータアンプＩＮＶＮ２と、インバータアンプＩＮＶＮ２の出力と入力との間に接続された抵抗素子ＲＮ２とを有する。例えば、インバータアンプＩＮＶＮ２の回路構成をインバータアンプＩＮＶＮ１の回路構成と同じにし、抵抗素子ＲＮ２の抵抗値を抵抗素子ＲＮ１の抵抗値と同じにしてもよい。ＤＴＩＡＮ段は、所定の参照電圧を生成し、生成した参照電圧をレベルシフト回路ＬＳ２Ｐに出力する。例えば、ＤＴＩＡＮ段の参照電圧の電圧値は、入力電流ＩｉｎＮがゼロのときのＴＩＡＮ段から出力される電圧信号ＴＩＡＰｏｕｔの電圧値に設定される（なお、入力電流ＩｉｎＮがゼロのときに引き抜きは行わない）。

レベルシフト回路ＬＳ２Ｐは、例えば、抵抗素子ＲＬＳ２Ｐ、容量素子ＣＬＳ２Ｐおよび電流源ＩＬＳ２Ｐを有する。抵抗素子ＲＬＳ２Ｐは、ＤＴＩＡＮ段の出力と参照電圧線ＶｒｅｆＰとの間に接続される。容量素子ＣＬＳ２Ｐは、参照電圧線ＶｒｅｆＰとグランド線ＧＮＤとの間に接続される。電流源ＩＬＳ２Ｐは、電源線ＶＣＣと参照電圧線ＶｒｅｆＰとの間に接続される。

レベルシフト回路ＬＳ２Ｐは、電流源ＩＬＳ２Ｐが供給する電流が抵抗素子ＲＬＳ２Ｐに流れることで生じる抵抗素子ＲＬＳ２Ｐの電圧降下により、ＤＴＩＡＮ段から出力される基準電圧を高電位側にレベルシフトして参照電圧線ＶｒｅｆＰに参照電圧ＶｒｅｆＰを生成する。レベルシフト回路ＬＳ１Ｐと同様に、レベルシフト回路ＬＳ２Ｐにより、レベルシフト回路ＬＳ２Ｐの平均出力電圧を、レベルシフト回路ＬＳ２Ｐの入力電圧の平均値より大きくすることができる。

容量素子ＣＬＳ２Ｐは、参照電圧線ＶｒｅｆＰに生じたノイズをグランド線ＧＮＤに流し、参照電圧線ＶｒｅｆＮの電圧（参照電圧ＶｒｅｆＮ）を安定化する。容量素子ＣＬＳ２Ｐは、いわゆるバイパスコンデンサである。電流源ＩＬＳ２Ｐは、例えば、ｐチャネルＭＯＳトランジスタによって構成することができる。なお、供給する電流量を調整するために、電流源ＩＬＳ２Ｐは、ｐチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＬＳ２Ｐは、ｐチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

なお、例えば、電流源ＩＬＳ１ＰをｐチャネルＭＯＳトランジスタによって構成する場合、電流源ＩＬＳ２ＰもｐチャネルＭＯＳトランジスタによって構成してもよい。その場合、電流源ＩＬＳ２Ｐを構成するｐチャネルＭＯＳトランジスタは、電流源ＩＬＳ１Ｐを構成するｐチャネルＭＯＳトランジスタと同じ電気的特性を有することが好ましい。

ところで、電流源ＩＬＳ２Ｐからの電流はＤＴＩＡＮ段に流れ込むが、電流源ＩＬＳ２ＰからＤＴＩＡＮ段に流れ込む電流分は、ＤＴＩＡＮ段の内部の電流源の電流量を増加することで相殺される。なお、ＤＴＩＡＮ段の内部の電流源の電流量を増加する代わりに、ＤＴＩＡＮ段の出力ノードに接続されるレベルシフト回路ＬＳ２Ｐの入力ノードとグランド線ＧＮＤとの間に電流源を付加し、その電流源に電流源ＩＬＳ２Ｐからの電流を流すようにしてもよい。

後述するように、参照電圧ＶｒｅｆＰは、自動オフセット制御回路ＡＯＣ２が動作していない状態（帰還電流Ｉａｏｃ１Ｎ＝０）において入力電流ＩｉｎＮがゼロのときの電圧信号ＶｔｉａＰの平均電圧値より小さい値に設定される。入力電流ＩｉｎＮが大きくなると、電圧信号ＶｔｉａＰの電圧値（平均値）は減少し、さらに入力電流ＩｉｎＮが大きくなり続けると、やがて参照電圧ＶｒｅｆＰよりも小さくなる。

電圧信号ＶｔｉａＰの電圧値（平均値）が参照電圧ＶｒｅｆＰよりも小さいとき、入力端子ＩｎＮに入力される入力電流ＩｉｎＮから帰還電流Ｉａｏｃ１Ｎを引き抜くことで電圧信号ＶｔｉａＰの電圧を上昇させて参照電圧ＶｒｅｆＰに近づけることができる。この結果、自動オフセット制御回路ＡＯＣ２は、電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加を抑制する自動オフセット制御を行うことができる。

自動オフセット制御回路ＡＯＣ１は、ノードＶｒｅｆＮ、ＶｔｉａＮにそれぞれ接続された入力端子Ｉｎｐ、Ｉｎｎと、入力端子ＩｎＰに接続された帰還電流端子Ｉａｏｃ１と、参照電圧線ＶｒｅｆＮに接続された帰還電流端子Ｉａｏｃ２とを有する。自動オフセット制御回路ＡＯＣ１は、参照電圧ＶｒｅｆＮおよび電圧ＶｔｉａＮの差ＶｒｅｆＮ－ＶｔｉａＮに応じて、入力端子ＩｎＰに入力される入力電流ＩｉｎＰから帰還電流Ｉａｏｃ１Ｐを減算し、または、参照電圧線ＶｒｅｆＮに帰還電流Ｉａｏｃ２Ｎを出力する。

自動オフセット制御回路ＡＯＣ１は、入力電流値ＩｉｎＰが所定値より小さいか大きいかに応じて、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの変化の特性を切り替える制御を行う。例えば、自動オフセット制御回路ＡＯＣ１は、入力電流値ＩｉｎＰが所定値より小さいとき、帰還電流Ｉａｏｃ１Ｐを流さず、電流源ＩＬＳ２Ｎが供給する電流に加算する帰還電流Ｉａｏｃ２Ｎを流す制御を行う。

ここで、電流の加算は、電流源ＩＬＳ２が供給する電流の向きと同じ向きの帰還電流Ｉａｏｃ２を抵抗素子ＲＬＳ２に流すことで行われる。また、自動オフセット制御回路ＡＯＣ１は、入力電流ＩｉｎＰが所定値以上のとき、入力電流ＩｉｎＰに応じて帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎを流す制御を行う。帰還電流Ｉａｏｃ２Ｎは、第１帰還電流の一例であり、帰還電流Ｉａｏｃ１Ｐは、第２帰還電流の一例である。

参照電圧ＶｒｅｆＮおよび電圧ＶｔｉａＮは、入力電流ＩｉｎＰに依存して変化する。例えば、帰還電流Ｉａｏｃ１Ｐを流さない場合、入力電流ＩｉｎＰが増加すると、電圧信号ＶｔｉａＮは減少する。また、入力電流ＩｉｎＰが減少すると、電圧信号ＶｔｉａＮは増加する。したがって、電圧信号ＶｔｉａＮは、入力電流ＩｉｎＰの反転増幅された信号として生成される。また、帰還電流Ｉａｏｃ２Ｎを流すことによって、参照電圧ＶｒｅｆＮは、帰還電流Ｉａｏｃ２Ｎを流さない場合よりも大きくなる。

このため、自動オフセット制御回路ＡＯＣ１は、参照電圧ＶｒｅｆＮおよび電圧ＶｔｉａＮをモニタすることで、上述の自動オフセット制御を行うことができる。すなわち、自動オフセット制御回路ＡＯＣ１は、参照電圧ＶｒｅｆＮと電圧ＶｔｉａＮとの間のＤＣオフセットが許容範囲内に収まるように、帰還電流Ｉａｏｃ１Ｐ（０ｍＡ以上）および帰還電流Ｉａｏｃ２Ｎ（０ｍＡ以上）を制御することができる。

この結果、入力電流値ＩｉｎＰの大きさによらずバッファＢＵＦ１を適切な動作点で動作させることができ、ＤＣオフセットが抑制された良好な増幅特性を得ることができる。自動オフセット制御回路ＡＯＣ１の回路構成の例は、図３に示され、自動オフセット制御回路ＡＯＣ１の動作の例は、図４に示される。

なお、自動オフセット制御回路ＡＯＣ１は、入力電流ＩｉｎＰが所定値より大きいときに、入力電流ＩｉｎＰの増加に対して帰還電流Ｉａｏｃ１Ｐだけでなく帰還電流Ｉａｏｃ２Ｎを流してもよい。これにより、ＴＩＡＰ段の初段のカスコードトランジスタ（図２のＱ２）のベース・コレクタ間電圧ＶｃｂＰを上昇させることができる。

より詳細には、帰還電流Ｉａｏｃ２Ｎを流すことで、入力電流ＩｉｎＰの増加に対して参照電圧ＶｒｅｆＮは少ずつ大きくなり、参照電圧ＶｒｅｆＮに電圧信号ＶｔｉａＮの電圧値（平均値）を近づけるため、電圧信号ＶｔｉａＮの電圧値（平均値）は、帰還電流Ｉａｏｃ２を流さない場合と比べて大きくなる。したがって、入力電流値ＩｉｎＰが大きいときのトランスインピーダンスアンプ（ＴＩＡＰ段＋ＬＳ１Ｎ）の動作マージンを大きくすることができる。

帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの変化の特性を切り替える入力電流ＩｉｎＰの電流値は、帰還電流Ｉａｏｃ２Ｎ＝０ｍＡのときの参照電圧ＶｒｅｆＮを調整することで設定可能である。例えば、帰還電流Ｉａｏｃ２Ｎ＝０ｍＡのときの参照電圧ＶｒｅｆＮは、入力電流ＩｉｎＰ＝０ｍＡのときの電圧信号ＶｔｉａＮの電圧値（平均値）よりも小さく設定される。参照電圧ＶｒｅｆＮの調整は、レベルシフト回路ＬＳ２Ｎの電流源ＩＬＳ２Ｎの電流値の調整により行われる。例えば、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの変化の特性を切り替える入力電流ＩｉｎＰの電流値をＩｓｗｉｔｃｈとする。

このとき、参照電圧ＶｒｅｆＮが、「ＩｉｎＰ＝Ｉｓｗｉｔｃｈのときの電圧信号ＶｔｉａＮの電圧値（平均値）」と等しくなるように電流源ＩＬＳ２Ｎに流す電流が設定される。例えば、トランスインピーダンスアンプ（ＴＩＡＰ段＋ＬＳ１Ｎ）および参照電圧回路（ＤＴＩＡＰ段＋ＬＳ２Ｎ）の電気的特性が同じで、抵抗素子ＲＬＳ１Ｎ、ＲＬＳ２Ｎの抵抗値が等しいとする。このとき、電流源ＩＬＳ１Ｎの電流値が電流源ＩＬＳ２Ｎの電流値より大きくなるように設定される。

自動オフセット制御回路ＡＯＣ２は、例えば、自動オフセット制御回路ＡＯＣ１の回路構成と同じ回路構成を有する。自動オフセット制御回路ＡＯＣ２は、例えば、自動オフセット制御回路ＡＯＣ１の電気的特性と同じ電気的特性を有する。このため、自動オフセット制御回路ＡＯＣ２は、自動オフセット制御回路ＡＯＣ１と同様に動作する。自動オフセット制御回路ＡＯＣ２は、ノードＶｒｅｆＰ、ＶｔｉａＰにそれぞれ接続された入力端子Ｉｎｐ、Ｉｎｎと、入力端子ＩｎＮに接続された帰還電流端子Ｉａｏｃ１と、参照電圧線ＶｒｅｆＰに接続された帰還電流端子Ｉａｏｃ２とを有する。

自動オフセット制御回路ＡＯＣ２は、入力端子Ｉｎｐ、Ｉｎｎでそれぞれ受ける参照電圧ＶｒｅｆＰおよび電圧ＶｔｉａＰの差に応じて、入力電流ＩｉｎＮから帰還電流Ｉａｏｃ１Ｎを減算し、または、参照電圧線ＶｒｅｆＰに帰還電流Ｉａｏｃ２Ｐを出力する。帰還電流Ｉａｏｃ２Ｐは、第３帰還電流の一例であり、帰還電流Ｉａｏｃ１Ｎは、第４帰還電流の一例である。

参照電圧ＶｒｅｆＰおよび電圧ＶｔｉａＰは、入力電流ＩｉｎＮに依存して変化する。このため、自動オフセット制御回路ＡＯＣ２は、参照電圧ＶｒｅｆＰおよび電圧ＶｔｉａＰをモニタすることで、自動オフセット制御を行うことができる。すなわち、自動オフセット制御回路ＡＯＣ２は、電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットが許容範囲内に収まるように、帰還電流Ｉａｏｃ１Ｎ（０ｍＡ以上）および帰還電流Ｉａｏｃ２Ｐ（０ｍＡ以上）を制御することができる。この結果、入力電流ＩｉｎＮの大きさによらずバッファＢＵＦ１を適切な動作点で動作させることができ、ＤＣオフセットが抑制された良好な増幅特性を得ることができる。

なお、入力電流値ＩｉｎＮが所定値より大きいときに、入力電流ＩｉｎＮの増加に対して帰還電流Ｉａｏｃ１Ｎだけでなく帰還電流Ｉａｏｃ２Ｐを流すことで、ＴＩＡＮ段の初段のカスコードトランジスタのベース・コレクタ間電圧を上昇させることができる。より詳細には、帰還電流Ｉａｏｃ２Ｐを流すことで、入力電流ＩｉｎＮの増加に対して参照電圧ＶｒｅｆＰは少ずつ大きくなり、参照電圧ＶｒｅｆＰに電圧信号ＶｔｉａＰの電圧値（平均値）を近づけるため、電圧信号ＶｔｉａＮの電圧値（平均値）は、帰還電流Ｉａｏｃ２Ｐを流さない場合と比べて大きくなる。これにより、入力電流値ＩｉｎＮが大きいときのトランスインピーダンスアンプ（ＴＩＡＮ段＋ＬＳ１Ｐ）の動作マージンを大きくすることができる。

帰還電流Ｉａｏｃ１Ｎ、Ｉａｏｃ２Ｐの変化の特性を切り替える入力電流ＩｉｎＮの電流値は、帰還電流Ｉａｏｃ２Ｐ＝０ｍＡのときの参照電圧ＶｒｅｆＰを調整することで設定可能である。例えば、帰還電流Ｉａｏｃ２Ｐ＝０ｍＡのときの参照電圧ＶｒｅｆＰは、入力電流ＩｉｎＮ＝０ｍＡのときの電圧信号ＶｔｉａＰの電圧値（平均値）よりも小さく設定される。参照電圧ＶｒｅｆＰの調整は、レベルシフト回路ＬＳ２Ｐの電流源ＩＬＳ２Ｐの電流値の調整により行われる。

バッファＢＵＦ１は、差動入力と差動出力とを有する。バッファＢＵＦ１は、差動入力で受ける一対の電圧信号ＶｔｉａＮ、ＶｔｉａＰの電圧の差ＶｔｉａＮ－ＶｔｉａＰを増幅し、増幅した差動信号をバッファＢＵＦ２に出力する。バッファＢＵＦ２は、差動入力と差動出力とを有する。バッファＢＵＦ２は、バッファＢＵＦ１から受ける差動信号を増幅し、差動信号ＯｕｔＮ／ＯｕｔＰとして出力端子ＯｕｔＮ／ＯｕｔＰに出力する。差動信号ＯｕｔＮ／ＯｕｔＰは、一対の電圧信号ＯｕｔＮ、ＯｕｔＰの電圧の差ＯｕｔＮ－ＯｕｔＰに相当する。

例えば、電圧信号ＶｔｉａＮは、バッファＢＵＦ１の非反転入力端子に入力され、電圧信号ＶｔｉａＰは、バッファＢＵＦ１の非反転入力端子に入力される。バッファＢＵＦ１の非反転出力端子は、バッファＢＵＦ２の非反転入力端子に接続され、バッファＢＵＦ１の反転出力端子は、バッファＢＵＦ２の反転入力端子に接続される。また、電圧信号ＯｕｔＮは、バッファＢＵＦ２の非反転出力端子から出力され、電圧信号ＯｕｔＰは、バッファＢＵＦ２の非反転入力端子に入力される。これにより、受信回路１００は、差動の入力電流ＩｉｎＰ／ＩｉｎＮから生成される差動の電圧信号ＶｔｉａＮ、ＶｔｉａＰを増幅し、差動信号ＯｕｔＮ／ＯｕｔＰとして出力することができる。

自動オフセット制御回路ＡＯＣ３は、バッファＢＵＦ２の入力と出力との間に接続される。自動オフセット制御回路ＡＯＣ３は、バッファＢＵＦ２から出力される差動信号ＯｕｔＮ／ＯｕｔＰの電圧をモニタする。そして、自動オフセット制御回路ＡＯＣ３は、モニタ結果に応じてバッファＢＵＦ１の差動出力の少なくとも一方に電流を流すことで、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制する自動オフセット制御を行う。

〔トランスインピーダンスアンプ段の回路構成〕
図２は、図１のトランスインピーダンスアンプ段ＴＩＡＰの一例を示す回路図である。なお、図１のＴＩＡＮ段の回路構成も、図２と同様である。図１のＤＴＩＡＰ段およびＤＴＩＡＮ段の回路構成は、入力端子に入力電流が入力されない（入力端子がオープン状態である）ことを除き、図２と同様である。

ＴＩＡＰ段は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続された負荷抵抗ＲＬとカスコード接続されたトランジスタＱ２、Ｑ１とを有する。また、ＴＩＡＰ段は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続されたトランジスタＱ３および電流源ＩＴＩＡを有する。さらに、ＴＩＡＰ段は、入力端子ＴＩＡＰｉｎと出力端子ＴＩＡＰｏｕｔとの間に接続された帰還抵抗素子ＲＦを有する。帰還抵抗素子ＲＦは、図１の抵抗素子ＲＰ１に対応している。

トランジスタＱ２は、ベースでバイアス電圧Ｖｃａｓを受け、カスコードトランジスタとして動作する。トランジスタＱ１は、ベースが入力端子ＴＩＡＰｉｎに接続され、入力電流ＩｉｎＰを受ける。トランジスタＱ１は、エミッタがグランド線ＧＮＤに接地され、コレクタがトランジスタＱ２のエミッタに接続され、増幅トランジスタとして動作する。トランジスタＱ１のコレクタ電圧は、トランジスタＱ１が増幅動作をしてもバイアス電圧Ｖｃａｓに応じた一定値に保たれるため、トランジスタＱ１のベース・コレクタ間容量のミラー効果が抑制される。トランジスタＱ１のコレクタ電流は、トランジスタＱ２を介して抵抗素子ＲＬに流れて電圧降下を生じさせる。トランジスタＱ２のコレクタ電圧は、電源電圧Ｖｃｃを基準電位として抵抗素子ＲＬの電圧降下に応じた電圧となる。

トランジスタＱ３は、ベースがトランジスタＱ２のコレクタに接続され、エミッタが出力端子ＴＩＡＰｏｕｔに接続され、エミッタフォロワとして動作する。そして、ＴＩＡＰ段は、入力端子ＴＩＡＰｉｎで受ける入力電流ＩｉｎＰに対応する電圧を反転増幅した電圧を出力端子ＴＩＡＰｏｕｔから出力する反転増幅器として動作する。電流源ＩＴＩＡは、例えば、ｎチャネルＭＯＳトランジスタによって構成することができる。なお、電流量を調整するために、ｎチャネルＭＯＳトランジスタを含むカレントミラー回路によって構成されてもよい。あるいは、電流源ＩＴＩＡは、ｎチャネルＭＯＳトランジスタに代えて抵抗素子を使用して構成してもよい。

なお、トランジスタＱ２のコレクタは、エミッタフォロワのトランジスタＱ３のベースに接続されているため、トランジスタＱ２のコレクタ電圧は、出力電圧ＴＩＡＰｏｕｔと同じ極性になる。このため、出力電圧ＴＩＡＰｏｕｔが下がると、トランジスタＱ２のコレクタ電圧も下がり、トランジスタＱ２のベース・コレクタ間電圧値ＶｃｂＰは小さくなる。出力電圧ＴＩＡＰｏｕｔが上がると、トランジスタＱ２のコレクタ電圧も上がり、トランジスタＱ２のベース・コレクタ間電圧値ＶｃｂＰは大きくなる。ベース・コレクタ間電圧値Ｖｃｂが小さくなると、トランジスタＱ２の動作マージンが小さくなるため、所定の値以上に保つことが好ましい。

〔自動オフセット制御回路ＡＯＣ１の回路構成〕
図３は、図１の自動オフセット制御回路ＡＯＣ１の一例を示す回路図である。自動オフセット制御回路ＡＯＣ１は、差動積分器ＤＩ、ｐチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５およびｎチャネルＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４を有する。また、自動オフセット制御回路ＡＯＣ１は、ダイオードＤ１、Ｄ２および電流源Ｉ１、Ｉ２を有する。以下では、ｐチャネルＭＯＳトランジスタＰＭ１－ＰＭ５およびｎチャネルＭＯＳトランジスタＮＭ１－ＮＭ４は、それぞれ、トランジスタＰＭ１－ＰＭ５およびトランジスタＮＭ１－ＮＭ４と称される。

図１に示すように、自動オフセット制御回路ＡＯＣ１は、入力端子Ｉｎｐで参照電圧ＶｒｅｆＮを受け、入力端子Ｉｎｎで電圧ＶｔｉａＮを受ける。また、自動オフセット制御回路ＡＯＣ１は、帰還電流端子Ｉａｏｃ２から帰還電流Ｉａｏｃ２Ｎを出力し、帰還電流端子Ｉａｏｃ１に帰還電流Ｉａｏｃ１Ｐを引き込む。

なお、図１の自動オフセット制御回路ＡＯＣ２の回路構成も、図３と同様である。自動オフセット制御回路ＡＯＣ２は、入力端子Ｉｎｐで参照電圧ＶｒｅｆＰを受け、入力端子Ｉｎｎで電圧ＶｔｉａＰを受ける。また、自動オフセット制御回路ＡＯＣ２は、帰還電流端子Ｉａｏｃ２から帰還電流Ｉａｏｃ２Ｐを出力し、帰還電流端子Ｉａｏｃ１に帰還電流Ｉａｏｃ１Ｎを引き込む。

差動積分器ＤＩは、抵抗素子Ｒ３１、Ｒ３２、容量素子Ｃ３１、Ｃ３２およびオペアンプＯＰＡを有する。オペアンプＯＰＡの一方の入力（非反転入力端子）は、抵抗素子Ｒ３１を介して入力端子Ｉｎｐに接続され、オペアンプＯＰＡの他方の入力（反転入力端子）は、抵抗素子Ｒ３２を介して入力端子Ｉｎｎに接続される。容量素子Ｃ３１は、オペアンプＯＰＡの一方の入力とオペアンプＯＰＡの他方の出力（反転出力端子）との間に接続される。オペアンプＯＰＡの他方の出力は、制御端子Ｖａｏｃ１に接続される。容量素子Ｃ３２は、オペアンプＯＰＡの他方の入力とオペアンプＯＰＡの一方の出力（非反転出力端子）との間に接続される。オペアンプＯＰＡの一方の出力は、制御端子Ｖａｏｃ２に接続される。

差動積分器ＤＩは、電圧信号ＶｔｉａＮの電圧と参照電圧ＶｒｅｆＮとに応じて制御電圧Ｖａｏｃ１、Ｖａｏｃ２を生成する。そして、自動オフセット制御回路ＡＯＣ１は、図４に示すように、入力電圧ＶｒｅｆＮ／ＶｔｉａＮに応じて、図１の帰還電流Ｉａｏｃ２Ｎの大きさと帰還電流Ｉａｏｃ１Ｐの大きさとの間の大小関係を反転させる。

抵抗素子Ｒ３１および容量素子Ｃ３１と、抵抗素子Ｒ３２および容量素子Ｃ３２とは、それぞれＲＣフィルタ（ローパスフィルタ）として機能する。そして、差動積分器ＤＩは、入力電圧Ｉｎｐ、Ｉｎｎを平滑化する。オペアンプＯＰＡは、抵抗素子Ｒ３１、Ｒ３２を介してそれぞれ受ける入力電圧Ｉｎｐ、Ｉｎｎを平滑した電圧信号を差動増幅し、制御電圧Ｖａｏｃ１、Ｖａｏｃ２として出力する差動積分器として動作する。

例えば、入力電圧Ｉｎｐの平均値が入力電圧Ｉｎｎの平均値より大きい場合、制御電圧値Ｖａｏｃ１は、制御電圧値Ｖａｏｃ２より小さくなる。入力電圧Ｉｎｐの平均値が入力電圧Ｉｎｎの平均値より小さい場合、制御電圧値Ｖａｏｃ１は、制御電圧値Ｖａｏｃ２より大きくなる。すなわち、入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが正のとき、オペアンプＯＰＡの非反転増幅動作によって生成される制御電圧値Ｖａｏｃ２はオペアンプＯＰＡの反転増幅動作によって生成される制御電圧値Ｖａｏｃ１よりも大きくなる。また、差電圧ＶＩｎＰ―ＶｉｎＮが負のとき、オペアンプＯＰＡの非反転増幅動作によって生成される制御電圧値Ｖａｏｃ２はオペアンプＯＰＡの反転増幅動作によって生成される制御電圧値Ｖａｏｃ１よりも小さくなる。

制御端子Ｖａｏｃ１は、ダイオードＤ１を介してトランジスタＮＭ４のゲートおよび電流源Ｉ１に接続される。このため、トランジスタＮＭ４のゲートには、制御電圧Ｖａｏｃ１からダイオードＤ１で発生した電圧降下分を引いた電圧が印加される。

制御端子Ｖａｏｃ２は、ダイオードＤ２を介してトランジスタＮＭ１のゲートおよび電流源Ｉ２に接続される。このため、トランジスタＮＭ１のゲートには、制御電圧Ｖａｏｃ２からダイオードＤ２で発生した電圧降下分を引いた電圧が印加される。

トランジスタＰＭ１、ＮＭ１は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。トランジスタＰＭ２、ＮＭ２は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。トランジスタＰＭ３は、電源線ＶＣＣと帰還電流端子Ｉａｏｃ２との間に接続され、ゲートがトランジスタＮＭ１のドレインに接続される。トランジスタＰＭ４、ＮＭ４は、電源線ＶＣＣとグランド線ＧＮＤとの間に直列に接続される。

より詳細には、
トランジスタＮＭ１のソースは、グランド線ＧＮＤに接続され、トランジスタＮＭ１のドレインは、トランジスタＰＭ１のドレインに接続され、トランジスタＰＭ１のソースは電源線ＶＣＣに接続される。トランジスタＰＭ２、ＮＭ２およびトランジスタＰＭ４、ＮＭ４は、トランジスタＰＭ１、ＮＭ１と同様に接続されるので説明を省略する。

トランジスタＰＭ１、ＰＭ２、ＰＭ３は、ソースが電源線ＶＣＣに共通に接続され、ゲートがトランジスタＮＭ１のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＰＭ３のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

トランジスタＮＭ２、ＮＭ３は、ソースがグランド線ＧＮＤに共通に接続され、ゲートがトランジスタＰＭ２のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＮＭ３のドレインは、帰還電流端子Ｉａｏｃ１に接続される。トランジスタＰＭ４、ＰＭ５は、ソースが電源線ＶＣＣに共通に接続され、ゲートがトランジスタＮＭ４のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＰＭ５のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

トランジスタＮＭ１は、制御電圧Ｖａｏｃ２が所定値以上の場合にオンし、制御電圧Ｖａｏｃ２が所定値未満の場合にオフする。入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが所定の値を超えると、トランジスタＮＭ１は、オンし、差電圧ＶＩｎＰ―ＶｉｎＮが所定値より小さい場合にオフする。

トランジスタＮＭ１がオンしている間、トランジスタＰＭ１、ＰＭ２、ＰＭ３によるカレントミラー回路（第１カレントミラー回路）に電流が流れ、トランジスタＮＭ２、ＮＭ３によるカレントミラー回路（第２カレントミラー回路）に電流が流れる。これにより、帰還電流端子Ｉａｏｃ２から帰還電流Ｉａｏｃ２が出力され、帰還電流端子Ｉａｏｃ１を介して入力端子ＩｎＰ（図１）から帰還電流Ｉａｏｃ１が引き込まれる。

トランジスタＮＭ４は、制御電圧Ｖａｏｃ１が所定値以上の場合にオンし、制御電圧Ｖａｏｃ１が所定値未満の場合にオフする。差動積分器ＤＩの入力に関しては、入力電圧ＩｎＰの平均値と入力電圧ＩｎＮの平均値との差電圧ＶＩｎＰ―ＶｉｎＮが所定の値より小さい場合、トランジスタＮＭ４は、オンし、差電圧ＶＩｎＰ―ＶｉｎＮが所定の値を超えるとトランジスタＮＭ４は、オフする。トランジスタＮＭ４がオンしている間、トランジスタＰＭ４、ＰＭ５によるカレントミラー回路（第３カレントミラー回路）から帰還電流端子Ｉａｏｃ２を介して参照電圧線ＶｒｅｆＮ（図１）に帰還電流Ｉａｏｃ１が出力される。

そして、自動オフセット制御回路ＡＯＣ１は、電流源Ｉ１、Ｉ２の電流量の調整により、入力電圧Ｉｎｐの平均値が入力電圧Ｉｎｎの平均値より大きいとき、トランジスタＮＭ１がオンし、トランジスタＮＭ４がオフするように構成される。この場合、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れる。また、自動オフセット制御回路ＡＯＣ１は、電流源Ｉ１、Ｉ２の電流量が調整されることにより、入力電圧Ｉｎｐの平均値が入力電圧Ｉｎｎの平均値より小さいとき、トランジスタＮＭ１がオフし、トランジスタＮＭ４がオンするように構成される。この場合、帰還電流端子Ｉａｏｃ２のみに電流が流れる。

上述したように、自動オフセット制御回路ＡＯＣ１において、入力端子Ｉｎｐは、図１の参照電圧線ＶｒｅｆＮに接続され、入力端子Ｉｎｎは、図１の電圧線ＶｔｉａＮに接続される。このため、入力電流ＩｉｎＰが所定値より小さく、電圧信号ＶｔｉａＮの電圧値（平均値）が参照電圧値ＶｒｅｆＮより大きいとき、帰還電流端子Ｉａｏｃ２のみに電流が流れる。入力電流値ＩｉｎＰが所定値より大きく、電圧信号ＶｔｉａＮの電圧値（平均値）が参照電圧値ＶｒｅｆＮより小さいとき、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れる。

このように、自動オフセット制御回路ＡＯＣ１は、差動積分器ＤＩの差動出力（Ｖａｏｃ１－Ｖａｏｃ２）の極性によって、帰還電流Ｉａｏｃ１、Ｉａｏｃ２を発生させるために動作する回路の経路を切り替える。差動積分器ＤＩは、入力電流ＩｉｎＰに応じて変化する電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとを入力端子Ｉｎｎ／Ｉｎｐで受けて動作する。すなわち、差動積分器ＤＩは、入力電流ＩｉｎＰに応じて制御電圧Ｖａｏｃ１／Ｖａｏｃ２を生成する。

このため、自動オフセット制御回路ＡＯＣ１は、入力電流ＩｉｎＰに応じて差動積分器ＤＩが生成する制御電圧Ｖａｏｃ１／Ｖａｏｃ２に応じて、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの生成と切り替えとを制御することができる。換言すれば、自動オフセット制御回路ＡＯＣ１は、制御電圧Ｖａｏｃ１／Ｖａｏｃ２に応じて、帰還電流Ｉａｏｃ１Ｐの大きさと帰還電流Ｉａｏｃ２Ｎの大きさとの間の大小関係を反転させることができる。

なお、自動オフセット制御回路ＡＯＣ１からトランジスタＰＭ３が削除されてもよい。この場合、入力電圧値Ｉｎｎが入力電圧値Ｉｎｐより小さいとき、すなわち、電圧値ＶｔｉａＮが参照電圧値ＶｒｅｆＮより小さいとき、帰還電流Ｉａｏｃ１Ｐのみが流れるようにしてもよい。例えば、入力電流値ＩｉｎＰが大きくなると、ＴＩＡＰ段から出力される電圧信号ＴＩＡＰｏｕｔの電圧値（平均値）は小さくなるが、ＴＩＡＰ段がそのような電圧信号ＴＩＡｏｕｔの電圧値（平均値）の低下に対して所定の増幅動作を行える場合には、入力電流ＩｉｎＰが所定値より大きいとき帰還電流Ｉａｏｃ１Ｐのみを流してもよい。同様に、自動オフセット制御回路ＡＯＣ２が図１の自動オフセット制御回路ＡＯＣ１と同様の回路構成を有する場合、トランジスタＰＭ３を削除してもよい。

図４は、図３の自動オフセット制御回路ＡＯＣ１のＤＣ伝達特性を示す図である。図４は、シミュレーション結果を示しており、横軸が差動入力電圧ＶＩｎＰ－ＶＩｎＮを示し、縦軸が帰還電流Ｉａｏｃ１（図１のＩａｏｃ１Ｐ）、Ｉａｏｃ２（図１のＩａｏｃ２Ｎ）を示す。符号ＶＩｎＰは、自動オフセット制御回路ＡＯＣ１の入力端子Ｉｎｐの電圧（図１の参照電圧ＶｒｅｆＮ）を示す。符号ＶＩｎＮは、自動オフセット制御回路ＡＯＣ１の入力端子ＩｎＮの電圧（図１の電圧ＶｔｉａＮ）を示す。なお、帰還電流Ｉａｏｃ１、Ｉａｏｃ２は、それぞれ図１に示す帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの矢印の向きを正としている。

自動オフセット制御回路ＡＯＣ１は、差動入力電圧ＶＩｎＰ－ＶＩｎＮの値に応じて差動積分器ＤＩが生成する制御電圧Ｖａｏｃ１、Ｖａｏｃ２に基づいて、帰還電流Ｉａｏｃ２の大きさと帰還電流Ｉａｏｃ１の大きさとの間の大小関係を反転させる。例えば、差動入力電圧ＶＩｎＰ－ＶＩｎＮが負のとき、すなわち、電圧値ＶｔｉａＮの平均値（ＤＣ成分）が参照電圧値ＶｒｅｆＮより大きいとき、帰還電流Ｉａｏｃ１Ｐは流れず（０ｍＡ）、帰還電流Ｉａｏｃ２Ｎのみが流れる。差動入力電圧ＶＩｎＰ－ＶＩｎＮが正のとき、すなわち、電圧値ＶｔｉａＮの平均値（ＤＣ成分）が参照電圧値ＶｒｅｆＮより小さいとき、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの両方が流れる。

なお、差動入力電圧ＶＩｎＰ－ＶＩｎＮが０ｍＶの近傍で帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎがともにゼロとなる領域が存在する。この領域は、制御電圧Ｖａｏｃ２が所定値未満であるとともに制御電圧Ｖａｏｃ１が所定値未満であることによって生じる。このような帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎがともに確実にゼロとなる領域を設けることによって、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの生成と切り替えを安定して行うことができる。

このように、自動オフセット制御回路ＡＯＣ１は、入力電流ＩｉｎＰに依存して変化する電圧ＶｔｉａＮに応じて帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎの生成と切り替えとを制御することができる。この結果、図５に示す動作特性を有する受信回路１００を構成することができ、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、差動信号ＯｕｔＰ／ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

また、入力電流ＩｉｎＰの増加により帰還電流Ｉａｏｃ１Ｐを流し始めた後にも帰還電流Ｉａｏｃ２Ｎを流し続けることで、トランスインピーダンスアンプ（ＴＩＡＰ段＋ＬＳ１Ｎ）の動作マージンを大きくすることができる。なお、自動オフセット制御回路ＡＯＣ２においても、上述と同様の効果を得ることができる。

〔受信回路の動作特性〕
図５は、図１の受信回路１００の動作特性（ＤＣ動作特性）の一例を示す図である。図５は、シミュレーション結果を示している。図５の横軸は、入力電流ＩｉｎＰ、ＩｉｎＮを示す。図５の縦軸は、それぞれ出力電圧ＯｕｔＰ、ＯｕｔＮ、電圧ＶｔｉａＰ、ＶｔｉａＮ、ベース・コレクタ間電圧ＶｃｂＰ、ＶｃｂＮ、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ１Ｎ、Ｉａｏｃ２Ｎ、Ｉａｏｃ２Ｐを示す。ベース・コレクタ間電圧ＶｃｂＮは、図１のＴＩＡＮ段のインバータアンプＩＮＶＮ１の初段のカスコードトランジスタ（図２のＱ２に対応）のベース・コレクタ間電圧である。なお、いずれの値もそれぞれの電圧または電流の平均値（ＤＣ成分）を表している。

図５では、入力電流値Ｉｉｎがほぼ０．０６ｍＡより小さいとき、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより小さくなり、入力電流値Ｉｉｎがほぼ０．０６ｍＡより大きいとき、出力電圧値ＯｕｔＰが出力電圧値ＯｕｔＮより大きくなることが分かる。すなわち、自動オフセット制御回路ＡＯＣ１は、例えば、入力電流Ｉｉｎ＝０．０６ｍＡを閾値として帰還電流Ｉａｏｃ１、Ｉａｏｃ２の制御を切り替えている。この入力電流Ｉｉｎの閾値は、入力電流Ｉｉｎがゼロのときに、参照電圧Ｖｒｅｆの電圧値を電圧信号Ｖｔｉａの電圧値よりもわずかに小さくしておくことによって設定することができる。

すなわち、入力電流Ｉｉｎがゼロからある程度大きくなるまでの間は、電圧信号Ｖｔｉａの電圧値が参照電圧Ｖｒｅｆの電圧値よりも大きくなり、バッファＢＵＦの反転増幅動作によって出力電圧値ＯｕｔＰは出力電圧値ＯｕｔＮより小さくなる。また、入力電流Ｉｉｎがある程度を超えて大きくなると、電圧信号Ｖｔｉａの電圧値は参照電圧Ｖｒｅｆの電圧値よりも小さくなり、バッファＢＵＦの反転増幅動作によって出力電圧値ＯｕｔＰは出力電圧値ＯｕｔＮより大きくなる。

図３に示す自動オフセット制御回路ＡＯＣ１は、入力電流値ＩｉｎＰが小さい領域において、帰還電流Ｉａｏｃ１Ｐを０ｍＡに設定し、帰還電流Ｉａｏｃ１Ｐを流す代わりに参照電圧線ＶｒｅｆＮに帰還電流Ｉａｏｃ２Ｎを流す。同様に、図３に示す自動オフセット制御回路ＡＯＣ２は、入力電流値ＩｉｎＮが小さい領域において、帰還電流Ｉａｏｃ１Ｎを０ｍＡに設定し、帰還電流Ｉａｏｃ１Ｎを流す代わりに参照電圧線ＶｒｅｆＰに帰還電流Ｉａｏｃ２Ｐを流す。

例えば、入力電流ＩｉｎＰ、ＩｉｎＮのそれぞれがほぼ０．０６ｍＡ以下の領域において、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ１Ｎは０ｍＡとなっている。これにより、入力電流ＩｉｎＰによらず電圧ＶｔｉａＮ、ＶｒｅｆＮのＤＣオフセットを小さくすることができ、入力電流ＩｉｎＮによらず電圧ＶｔｉａＰ、ＶｒｅｆＰのＤＣオフセットを小さくすることができる。この結果、バッファＢＵＦ１に供給される電圧ＶｔｉａＮ、ＶｔｉａＰを、バッファＢＵＦ１を適切に動作させるための電圧範囲に設定することができる。

さらに、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい領域でそれぞれ帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ１Ｎを０ｍＡにすることで、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい領域での雑音を小さくすることができる。したがって、受信回路１００は、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい領域での雑音特性の劣化を抑制しつつ、電圧ＶｔｉａＮ、ＶｒｅｆＮのＤＣオフセットを小さくすることができ、電圧ＶｔｉａＰ、ＶｒｅｆＰのＤＣオフセットを小さくすることができる。

また、帰還電流Ｉａｏｃ２Ｎ、Ｉａｏｃ２Ｐは、それぞれ自動オフセット制御回路ＡＯＣ１、ＡＯＣ２の制御の切り替わり時に０ｍＡまで減少した後、入力電流ＩｉｎＰ、ＩｉｎＮの増加に応じて、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ１Ｎとともに増加する。これにより、入力電流値ＩｉｎＰ、ＩｉｎＮの大きい領域で、ＴＩＡＰ段およびＴＩＡＮ段の初段のカスコードトランジスタのベース・コレクタ間電圧ＶｃｂＰ、ＶｃｂＮを上昇させることができる。この結果、トランスインピーダンスアンプ（ＴＩＡＰ段＋ＬＳ１ＮとＴＩＡＮ段＋ＬＬ１Ｐ）の動作マージンを大きくすることができる。

より詳細には、帰還電流Ｉａｏｃ２Ｎをレベルシフト回路ＬＳ２Ｎに流し込むことで参照電圧ＶｒｅｆＮの電圧値を大きくし、自動オフセット制御回路ＡＯＣ１の作用により電圧信号ＶｔｉａＮの電圧値（平均値）を参照電圧ＶｒｅｆＮに近づけるため、電圧信号ＴＩＡＰｏｕｔの電圧値（平均値）は上昇してベース・コレクタ間電圧ＶｃｂＰが上昇する。なお、電圧信号ＴＩＡＰｏｕｔの電圧値（平均値）を上昇させるために帰還電流Ｉａｏｃ１Ｐは、帰還電流Ｉａｏｃ２Ｎを流さない場合に比べて少し増加する。

また、帰還電流Ｉａｏｃ２Ｐをレベルシフト回路ＬＳ２Ｐに流し込むことで参照電圧ＶｒｅｆＰの電圧値を大きくし、自動オフセット制御回路ＡＯＣ２の作用により電圧信号ＶｔｉａＰの電圧値（平均値）を参照電圧ＶｒｅｆＰに近づけるため、電圧信号ＴＩＡＮｏｕｔの電圧値（平均値）は上昇してベース・コレクタ間電圧ＶｃｂＮが上昇する。なお、電圧信号ＴＩＡＮｏｕｔの電圧値（平均値）を上昇させるために帰還電流Ｉａｏｃ１Ｎは、帰還電流Ｉａｏｃ２Ｐを流さない場合に比べて少し増加する。

以上、この実施形態では、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい範囲での雑音特性の劣化を抑制しつつ、入力電流ＩｉｎＰから変換される電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加を抑制することができる。また、入力電流ＩｉｎＮから変換される電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加を抑制することができる。この結果、入力電流ＩｉｎＰ、ＩｉｎＮから変換される電圧信号ＶｔｉａＮ、ＶｔｉａＰの精度を向上することができ、受信回路１００から出力する差動信号ＯｕｔＮ／ＯｕｔＰの精度を向上することができる。

インバータアンプＩＮＶＰ１の出力信号の電圧をレベルシフト回路ＬＳ１Ｎによりレベルシフトして電圧ＶｔｉａＮを生成することで、電圧ＶｔｉａＮを、バッファＢＵＦ１を適切に動作させるための電圧範囲に設定することができる。また、インバータアンプＩＮＶＮ１の出力信号の電圧をレベルシフト回路ＬＳ１Ｐによりレベルシフトして電圧ＶｔｉａＰを生成することで、電圧ＶｔｉａＰを、バッファＢＵＦ１を適切に動作させるための電圧範囲に設定することができる。この結果、バッファＢＵＦ１、ＢＵＦ２は、入力電流ＩｉｎＰ、ＩｉｎＮに応じた適切な差動信号ＯｕｔＮ／ＯｕｔＰを生成することができる。

レベルシフト回路ＬＳ２Ｎは、自動オフセット制御回路ＡＯＣ１からの帰還電流Ｉａｏｃ２Ｎを電流源ＩＬＳ２Ｎからの電流に加算して抵抗素子ＲＬＳ２Ｎに流す。また、レベルシフト回路ＬＳ２Ｐは、自動オフセット制御回路ＡＯＣ２からの帰還電流Ｉａｏｃ２Ｐを電流源ＩＬＳ２Ｐからの電流に加算して抵抗素子ＲＬＳ２Ｐに流す。これにより、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい範囲において、雑音特性の劣化を抑制しつつ、電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットと、電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットとの増加を抑制することができる。

ダミートランスインピーダンスアンプ段ＤＴＩＡＰは、トランスインピーダンスアンプ段ＴＩＡＰと同じ回路要素によって構成され、レベルシフト回路ＬＳ２Ｎは、レベルシフト回路ＬＳ１Ｎと同じ回路要素によって構成される。ダミートランスインピーダンスアンプ段ＤＴＩＡＮは、トランスインピーダンスアンプ段ＴＩＡＮと同じ回路要素によって構成され、レベルシフト回路ＬＳ２Ｐは、レベルシフト回路ＬＳ１Ｐと同じ回路要素によって構成される。これにより、電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットの調整を精度よく実施することができ、電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットの調整を精度よく実施することができる。さらに、共通の設計データを使用することができるため、受信回路１００の回路設計を簡易にすることができる。

図４に示したように、自動オフセット制御回路ＡＯＣ１は、制御電圧Ｖａｏｃ１、Ｖａｏｃ２に応じて帰還電流Ｉａｏｃ２の大きさと帰還電流Ｉａｏｃ１の大きさとの間の大小関係を反転させる。自動オフセット制御回路ＡＯＣ２も自動オフセット制御回路ＡＯＣ１と同様に、図４に示す特性で動作する。これにより、図５に示す動作特性を有する受信回路１００を構成することができる。すなわち、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい領域での雑音特性を抑制しつつ、電圧信号ＶｔｉａＮの電圧値（平均値）と参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加と、電圧信号ＶｔｉａＰの電圧値（平均値）と参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加とを抑制することができる。

入力電流ＩｉｎＰが所定の閾値を超えたときに、参照電圧ＶｒｅｆＮが電圧信号ＶｔｉａＮの電圧値（平均値）より大きくなっていることで、帰還電流Ｉａｏｃ１Ｐの引き抜きに応じて電圧ＶｔｉａＮを大きくして参照電圧ＶｒｅｆＮに近づけることができる。同様に、入力電流ＩｉｎＮが所定の閾値を超えたときに、参照電圧ＶｒｅｆＰが電圧信号ＶｔｉａＰの電圧値（平均値）より大きくなっていることで、帰還電流Ｉａｏｃ１Ｎの引き抜きに応じて電圧ＶｔｉａＰを大きくして参照電圧ＶｒｅｆＰに近づけることができる。

この結果、自動オフセット制御回路ＡＯＣ１は、電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加を抑制する自動オフセット制御を行うことができる。同様に、自動オフセット制御回路ＡＯＣ２は、電圧ＶｔｉａＰと参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加を抑制する自動オフセット制御を行うことができる。

受信回路１００の各回路を１つの半導体集積回路チップに集積することで、例えば、ＴＩＡＰ段とＤＴＩＡＰ段との電気的特性のばらつきを少なくすることができ、レベルシフト回路ＬＳ１Ｎ、ＬＳ２Ｎの電気的特性のばらつきを少なくすることができる。例えば、それぞれ同じ回路要素によって構成することにより、ダミートランスインピーダンスアンプ段の電気的特性の電源電圧依存性（または温度依存性）を対応するトランスインピーダンスアンプ段ＴＩＡの電気的特性の電源電圧依存性（または温度依存性）に一致させることができ、電源電圧の変動（または温度の変動）に対して受信回路１００をより安定して動作させることができる。この結果、自動オフセット制御回路ＡＯＣ１による電圧ＶｔｉａＮと参照電圧ＶｒｅｆＮとの間のＤＣオフセットの調整の精度を向上することができる。

〔第２の実施形態〕
〔受信回路の回路構成〕
図６は、第２の実施形態にかかる受信回路の一例を示すブロック図である。図１の受信回路１００と同様の要素については、同じ符号を付し、詳細な説明は省略する。図６の受信回路１０２は、自動オフセット制御回路ＡＯＣ１、ＡＯＣ２の代わりにそれぞれ自動オフセット制御回路ＡＯＣ４、ＡＯＣ５を有することを除き、図１の受信回路１００と同様の構成を有する。例えば、受信回路１０２は、各回路要素を１つの半導体集積回路チップに集積することで形成される。

この実施形態では、自動オフセット制御回路ＡＯＣ４の帰還電流端子Ｉａｏｃ２は、ＤＴＩＡＰ段のインバータアンプＩＮＶＰ２の入力に接続される。自動オフセット制御回路ＡＯＣ４は、ＤＴＩＡＰ段の入力ノードから帰還電流Ｉａｏｃ２Ｎを引き込む機能を有する点で図１の自動オフセット制御回路ＡＯＣ１と異なる。

自動オフセット制御回路ＡＯＣ５の帰還電流端子Ｉａｏｃ２は、ＤＴＩＡＮ段のインバータアンプＩＮＶＮ２の入力に接続される。自動オフセット制御回路ＡＯＣ５は、ＤＴＩＡＮ段の入力ノードから帰還電流Ｉａｏｃ２Ｐを引き込む機能を有する点で図１の自動オフセット制御回路ＡＯＣ２と異なる。受信回路１０２のその他の構成は、図１の受信回路１００と同様である。なお、図１と同様に、帰還電流Ｉａｏｃ１Ｐ、Ｉａｏｃ２Ｎ、Ｉａｏｃ１Ｎ、Ｉａｏｃ２Ｐは、矢印の向きを正としている。

図７は、図６の自動オフセット制御回路ＡＯＣ４の一例を示す回路図である。図３の自動オフセット制御回路ＡＯＣ１と同様の要素については、同じ符号を付し、詳細な説明は省略する。なお、図６の自動オフセット制御回路ＡＯＣ５の回路構成も、図７と同様である。

自動オフセット制御回路ＡＯＣ４は、帰還電流Ｉａｏｃ２（Ｉａｏｃ２Ｎ）をインバータアンプＩＮＶＰ２の入力から引き込むために、図３の自動オフセット制御回路ＡＯＣ１に対して回路が変更されている。具体的には、自動オフセット制御回路ＡＯＣ４は、図３の自動オフセット制御回路ＡＯＣ１に対して、トランジスタＰＭ３が削除され、トランジスタＮＭ５、ＮＭ６、ＮＭ７が追加されている。トランジスタＮＭ５、ＮＭ６、ＮＭ７は、ｎチャネルＭＯＳトランジスタである。

トランジスタＮＭ５は、ソースがグランド線ＧＮＤに接続され、ドレインが帰還電流端子Ｉａｏｃ２に接続され、ゲートがトランジスタＰＭ２のドレインに接続される。トランジスタＮＭ６、ＮＭ７は、ソースがグランド線ＧＮＤに共通に接続され、ゲートがトランジスタＰＭ５のドレインに共通に接続され、カレントミラー回路として動作する。トランジスタＮＭ６のドレインは、トランジスタＰＭ５のドレインに接続される。トランジスタＮＭ７のドレインは、帰還電流端子Ｉａｏｃ２に接続される。

そして、自動オフセット制御回路ＡＯＣ４は、入力電圧値Ｉｎｐが入力電圧値Ｉｎｎより高いとき、トランジスタＮＭ１がオンし、トランジスタＮＭ４がオフし、帰還電流端子Ｉａｏｃ１、Ｉａｏｃ２の両方に電流が流れるように電流源Ｉ１、Ｉ２が調整される。また、自動オフセット制御回路ＡＯＣ４は、入力電圧値Ｉｎｐが入力電圧値Ｉｎｎより小さいとき、トランジスタＮＭ１がオフし、トランジスタＮＭ４がオンし、帰還電流端子Ｉａｏｃ２のみに電流が流れるように電流源Ｉ１、Ｉ２が調整される。

図６に示す受信回路１０２の動作特性は、帰還電流Ｉａｏｃ２Ｎ、Ｉａｏｃ２Ｐの極性が反対になることを除き、図５に示した受信回路１００の動作特性と同様である。すなわち、受信回路１０２は、入力電流値Ｉｉｎが小さい領域での雑音を抑制しつつ、電圧Ｖｔｉａ、ＶｒｅｆのＤＣオフセットおよび出力電圧ＯｕｔＰ、ＯｕｔＮのＤＣオフセットの増加を抑制することができる。

なお、自動オフセット制御回路ＡＯＣ４からトランジスタＮＭ５を削除してもよい。この場合、入力電圧値Ｉｎｎが入力電圧値Ｉｎｐより小さいとき、すなわち、電圧値ＶｔｉａＮが参照電圧値ＶｒｅｆＮより小さいとき、帰還電流Ｉａｏｃ１Ｐのみが流れるようにしてもよい。例えば、入力電流値ＩｉｎＰが大きくなると、ＴＩＡＰ段から出力される電圧信号ＴＩＡＰｏｕｔの電圧値（平均値）は小さくなるが、ＴＩＡＰ段がそのような電圧信号ＴＩＡＰｏｕｔの電圧値（平均値）の低下に対して所定の増幅動作を行える場合には、入力電流ＩｉｎＰが所定値より大きいとき帰還電流Ｉａｏｃ１Ｐのみを流してもよい。同様に、自動オフセット制御回路ＡＯＣ５が図７の自動オフセット制御回路ＡＯＣ４と同様の回路構成を有する場合、トランジスタＮＭ５を削除してもよい。

以上、この実施形態においても上述した実施形態と同様の効果を得ることができる。例えば、入力電流値ＩｉｎＰ、ＩｉｎＮが小さい範囲での雑音特性の劣化を抑制しつつ、電圧信号ＶｔｉａＮの電圧値（平均値）と参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加と、電圧信号ＶｔｉａＰの電圧値（平均値）と参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加とを抑制することができる。

さらに、この実施形態では、自動オフセット制御回路ＡＯＣ４によりインバータアンプＩＮＶＰ２の入力ノードから帰還電流Ｉａｏｃ２Ｎを引き込む。これにより、インバータアンプＩＮＶＰ２の入力電圧の調整により参照電圧ＶｒｅｆＮを調整して、電圧信号ＶｔｉａＮの電圧値（平均値）と参照電圧ＶｒｅｆＮとの間のＤＣオフセットの増加を抑制することができる。

また、自動オフセット制御回路ＡＯＣ５によりインバータアンプＩＮＶＮ２の入力ノードから帰還電流Ｉａｏｃ２Ｐを引き込む。これにより、インバータアンプＩＮＶＮ２の入力電圧の調整により参照電圧ＶｒｅｆＰを調整して、電圧信号ＶｔｉａＰの電圧値（平均値）と参照電圧ＶｒｅｆＰとの間のＤＣオフセットの増加を抑制することができる。

以上、本開示の実施形態などについて説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範囲内において、各種の変更、修正、置換、付加、削除、および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。

１００、１０２、１０４ 受信回路
ＡＯＣ１、ＡＯＣ２、ＡＯＣ３、ＡＯＣ４、ＡＯＣ５ 自動オフセット制御回路
ＢＵＦ１、ＢＵＦ２ バッファ
ＤＩ 差動積分器
ＤＴＩＡＮ、ＤＴＩＡＰ ダミートランスインピーダンスアンプ段
Ｉａｏｃ１Ｎ、Ｉａｏｃ１Ｐ 帰還電流
Ｉａｏｃ２Ｎ、Ｉａｏｃ２Ｐ 帰還電流
ＩｉｎＮ、ＩｉｎＰ 入力電流
ＩＬＳ１Ｎ、ＩＬＳ２Ｎ 電流源
ＩＬＳ１Ｐ、ＩＬＳ２Ｐ 電流源
Ｉｎｎ、ＩｎＮ、Ｉｎｐ、ＩｎＰ 入力端子
ＩＮＶＮ１、ＩＮＶＮ２ インバータアンプ
ＩＮＶＰ１、ＩＮＶＰ２ インバータアンプ
ＬＳ１Ｎ、ＬＳ１Ｐ レベルシフト回路
ＬＳ２Ｎ、ＬＳ２Ｐ レベルシフト回路
ＯｕｔＮ、ＯｕｔＰ 出力端子
ＲＬＳ１Ｎ、ＲＬＳ１Ｐ 抵抗素子
ＲＬＳ２Ｎ、ＲＬＳ２Ｐ 抵抗素子
ＴＩＡＰ、ＴＩＡＮ トランスインピーダンスアンプ段
ＴＩＡＮｉｎ、ＴＩＡＰｉｎ 入力端子
ＴＩＡＮｏｕｔ、ＴＩＡＰｏｕｔ 出力端子
ＶｃｂＮ、ＶｃｂＰ ベース・コレクタ間電圧
ＶｒｅｆＮ、ＶｒｅｆＰ 参照電圧
ＶｔｉａＮ、ＶｔｉａＰ 電圧

Claims (8)

1. 第１入力電流を受ける第１入力端子と、
   第１入力ノードを有し、前記第１入力ノードに入力された第１電流信号を第１電圧信号に変換する第１トランスインピーダンスアンプと、
   第１帰還電流に応じて第１参照電圧を生成する第１参照電圧回路と、
   前記第１電圧信号と前記第１参照電圧との間のオフセットに応じて前記第１帰還電流と第２帰還電流とを生成する第１オフセット制御回路と、
   第２入力電流を受ける第２入力端子と、
   第２入力ノードを有し、前記第２入力ノードに入力された第２電流信号を第２電圧信号に変換する第２トランスインピーダンスアンプと、
   第３帰還電流に応じて第２参照電圧を生成する第２参照電圧回路と、
   前記第２電圧信号と前記第２参照電圧との間のオフセットに応じて前記第３帰還電流と第４帰還電流とを生成する第２オフセット制御回路と、
   前記第１電圧信号と前記第２電圧信号との電圧差に応じて差動信号を生成する差動増幅回路と、
   を備え、
   前記第１入力ノードは、前記第１入力端子に電気的に接続され、
   前記第２入力ノードは、前記第２入力端子に電気的に接続され、
   前記第１オフセット制御回路は、前記第１電圧信号の平均電圧値が前記第１参照電圧より大きいとき、前記第１電圧信号と前記第１参照電圧のオフセットが所定の範囲内に入るように前記第１帰還電流を調整し、前記第１電圧信号の平均電圧値が前記第１参照電圧より小さいとき、前記第１電圧信号と前記第１参照電圧との間のオフセットが前記所定の範囲内に入るように前記第１入力電流から前記第２帰還電流を減算し、
   前記第２オフセット制御回路は、前記第２電圧信号の平均電圧値が前記第２参照電圧より大きいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが所定の範囲内に入るように前記第３帰還電流を調整し、前記第２電圧信号の平均電圧値が前記第２参照電圧より小さいとき、前記第２電圧信号と前記第２参照電圧との間のオフセットが前記所定の範囲内に入るように前記第２入力電流から前記第４帰還電流を減算する、
   受信回路。
2. 前記第１トランスインピーダンスアンプは、
   前記第１入力ノードに入力された第１電流信号を第１中間電圧信号に変換する第１増幅回路と、
   第１抵抗素子と第１電流源とを備え、前記第１電流源が供給する第１電流が前記第１抵抗素子に流れて生じる電圧降下によって前記第１中間電圧信号をレベルシフトして前記第１電圧信号を生成する第１レベルシフト回路と、
   を含む、
   請求項１に記載の受信回路。
3. 前記第１参照電圧回路は、
   第１基準電圧を生成する第２増幅回路と、
   第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記第１基準電圧をレベルシフトして前記第１参照電圧を生成する第２レベルシフト回路と、
   を含み、
   前記第１帰還電流は、前記第２電流の流れる向きと同じ向きに前記第２抵抗素子を流れる、
   請求項２に記載の受信回路。
4. 前記第１参照電圧回路は、
   第１基準電圧を生成する第２増幅回路と、
   第２抵抗素子と第２電流源とを備え、前記第２電流源が供給する第２電流が前記第２抵抗素子に流れて生じる電圧降下によって前記第１基準電圧をレベルシフトして前記第１参照電圧を生成する第２レベルシフト回路と、
   を含み、
   前記第１オフセット制御回路は、前記第２増幅回路の入力ノードから前記第１帰還電流を引き込む、
   請求項２に記載の受信回路。
5. 前記第２増幅回路は、前記第１増幅回路と同じ回路要素によって構成されている、
   請求項３または請求項４に記載の受信回路。
6. 前記第１オフセット制御回路は、
   前記第１電圧信号と前記第１参照電圧との間のオフセットに応じて制御電圧を生成する差動積分器を含み、
   前記制御電圧に応じて前記第１帰還電流の大きさと前記第２帰還電流の大きさとの間の大小関係を反転させる、
   請求項１から請求項５のいずれか一項に記載の受信回路。
7. 前記第１参照電圧の前記第１帰還電流がゼロのときの値は、前記第１電流信号がゼロのときの前記第１電圧信号の平均電圧値よりも小さく設定され、
   前記第２参照電圧の前記第１帰還電流がゼロのときの値は、前記第２電流信号がゼロのときの前記第２電圧信号の平均電圧値よりも小さく設定されている、
   請求項１から請求項６のいずれか一項に記載の受信回路。
8. 第１トランスインピーダンスアンプ、前記第１参照電圧回路、前記第２トランスインピーダンスアンプ、前記第２参照電圧回路、前記第１オフセット制御回路、前記第２オフセット制御回路および前記差動増幅回路は、１つの半導体集積回路チップに集積される、
   請求項１から請求項７のいずれか１項に記載の受信回路。

Images