JP2022171077A - トランスインピーダンス増幅回路 - Google Patents

Abstract

【課題】振幅設定によるＡＧＣ帯域の変動を抑えるトランスインピーダンス増幅回路を提供する。【解決手段】トランスインピーダンス増幅回路は、制御信号によって設定される第１利得に応じて入力電流信号を増幅して電圧信号に変換する増幅回路と、電圧信号の振幅に応じて制御信号を生成する利得制御回路と、備え、利得制御回路は、電圧信号の振幅に応じて振幅検出信号を生成する検出回路と、基準電圧に応じて振幅基準信号を生成する設定回路と、振幅検出信号の電圧と振幅基準信号の電圧との差分を出力振幅設定信号に応じて補正して差動信号を生成する差分電圧生成回路と、出力振幅設定信号によって設定される第２利得に応じて、差動信号の電圧差を増幅して差分電流信号を生成する電圧制御電流源回路と、差分電流信号によって充放電される容量素子と、を備え、利得制御回路は、容量素子の充電電圧に応じて制御信号を生成する。【選択図】図２

Description

本開示は、トランスインピーダンス増幅回路に関する。

光伝送システムにおいて、互いに波長の異なる複数の光信号が多重化された光信号を２本の光ファイバを使用して送受信する波長分割多重方式が知られている。また、多重化された光信号を効率的に受信する手法として、コヒーレント受信方式が知られている。例えば、複数の光信号の一つ（単一光信号）を受信する光受信装置において、単一光信号から変換された電流信号を増幅する増幅回路は、トランスインピーダンスアンプと、トランスインピーダンスアンプの利得を可変制御し、増幅した信号の振幅を一定にするＡＧＣ（Auto Gain Control）回路とを有する。この種の増幅回路は、ＡＧＣ回路による利得可変機能により、入力ダイナミックレンジが広く、線形性を有する出力信号を出力可能である。

国際公開第２０１５／００４８２８号 特開２０１５－２２０５６７号公報 特開２０１５－０８４４７４号公報 特開２０１１－２１７２２６号公報

例えば、増幅回路から出力される出力信号の振幅を設定する設定信号がＡＧＣ回路に供給される場合、設定された振幅に応じてＡＧＣ回路のループ利得およびＡＧＣ帯域が変動するおそれがある。ここで、ＡＧＣ帯域は、ＡＧＣループのループ利得特性の利得が"１" （デシベル表示で０ｄＢ）のときの周波数として求められる。

そこで、本開示は、振幅設定によるＡＧＣ帯域の変動を抑えるトランスインピーダンス増幅回路を提供することを目的とする。

本開示のトランスインピーダンス増幅回路は、制御信号によって設定される第１利得に応じて入力電流信号を増幅して電圧信号に変換する増幅回路と、前記電圧信号の振幅に応じて前記制御信号を生成する利得制御回路と、備え、前記利得制御回路は、前記電圧信号の振幅に応じて振幅検出信号を生成する検出回路と、基準電圧に応じて振幅基準信号を生成する設定回路と、前記振幅検出信号の電圧と前記振幅基準信号の電圧との差分を出力振幅設定信号に応じて補正して差動信号を生成する差分電圧生成回路と、前記出力振幅設定信号によって設定される第２利得に応じて、前記差動信号の電圧差を増幅して差分電流信号を生成する電圧制御電流源回路と、前記差分電流信号によって充放電される容量素子と、を備え、前記利得制御回路は、前記容量素子の充電電圧に応じて前記制御信号を生成する。

本開示によれば、振幅設定によるＡＧＣ帯域の変動を抑えるトランスインピーダンス増幅回路を提供することができる。

図１は、第１の実施形態にかかるトランスインピーダンス増幅回路の構成の一例を示すブロック図である。 図２は、図１のＡＧＣ制御回路の一例を示す回路図である。 図３は、図２のＯＴＡの一例を示す回路図である。 図４は、振幅設定信号に応じて設定される利得制御電圧の一例を示す説明図である。 図５は、設定された利得制御電圧に応じてＯＴＡの出力端子から出力される出力電流の一例を示す特性図である。 図６は、図２の利得制御部の一例を示す回路図である。 図７は、図２のＡＧＣ制御回路において、出力振幅設定信号による振幅設定に応じたＡＧＣループ利得の一例を示す特性図である。 図８は、図７に示した特性を、出力振幅に対するＡＧＣ帯域として表した特性図である。 図９は、図１のトランスインピーダンス増幅回路に搭載されるＡＧＣ制御回路の他の構成例を示す回路図である。 図１０は、図９のＡＧＣ制御回路において、出力振幅設定信号による振幅設定に応じたＡＧＣループ利得の一例を示す特性図である。 図１１は、図１０に示した特性を、出力振幅に対するＡＧＣ帯域として表した特性図である。 図１２は、図２または図９のＡＧＣ制御回路によるフィードバック機能を無効にした場合のトランスインピーダンス増幅回路の出力振幅と、振幅検出信号との関係を示す特性図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

〔１〕本開示の一態様にかかるトランスインピーダンス増幅回路は、制御信号によって設定される第１利得に応じて入力電流信号を増幅して電圧信号に変換する増幅回路と、前記電圧信号の振幅に応じて前記制御信号を生成する利得制御回路と、備え、前記利得制御回路は、前記電圧信号の振幅に応じて振幅検出信号を生成する検出回路と、基準電圧に応じて振幅基準信号を生成する設定回路と、前記振幅検出信号の電圧と前記振幅基準信号の電圧との差分を出力振幅設定信号に応じて補正して差動信号を生成する差分電圧生成回路と、前記出力振幅設定信号によって設定される第２利得に応じて、前記差動信号の電圧差を増幅して差分電流信号を生成する電圧制御電流源回路と、前記差分電流信号によって充放電される容量素子と、を備え、前記利得制御回路は、前記容量素子の充電電圧に応じて前記制御信号を生成する。

このトランスインピーダンス増幅回路では、設定される電圧信号の振幅の大小にかかわりなく、ＡＧＣ帯域を一定にすることができる。すなわち、振幅設定によるＡＧＣ帯域の変動を抑えるトランスインピーダンス増幅回路１００を提供することができる。

〔２〕上記〔１〕において、利得制御回路は、さらに、前記出力振幅設定信号に応じて第２利得を設定するための利得制御電圧を生成する利得制御部を備え、前記電圧制御電流源回路は、前記差動信号を増幅する一対のトランジスタと、前記一対のトランジスタのそれぞれのドレインの間に接続され、抵抗値が前記利得制御電圧に応じて変化する可変抵抗部と、備えてもよい。一対のトランジスタのそれぞれのドレインの間に接続される可変抵抗部の抵抗値を利得制御電圧により変化させることで、簡易な手段により、電圧制御電流源回路の利得を利得制御電圧に応じて変更することができ、振幅設定によるＡＧＣ帯域の変動を補償することができる。

〔３〕上記〔２〕において、前記利得制御部は、前記利得制御電圧を出力する電圧出力ノードと、前記電圧出力ノードに接続される抵抗素子と、互いに並列に接続される複数の電流源と、前記出力振幅設定信号の値に応じて出力信号を生成するサーモコード生成部と、前記出力信号に応じて前記電圧出力ノードに接続される前記複数の電流源の数を変更するスイッチと、を備え、前記利得制御電圧は、前記スイッチを介して前記電圧出力ノードに接続された前記複数の電流源の供給する電流が前記抵抗素子に流れて生成され、前記出力信号は、前記出力振幅設定信号の値が１だけ増減するときに前記電圧出力ノードに接続される前記複数の電流源の数を１つだけ増減させてもよい。これにより、簡易な手段により、出力振幅設定信号に応じた利得制御電圧を生成することができる。

〔４〕上記〔１〕から〔３〕のいずれかにおいて、前記差分電圧生成回路は、前記出力振幅設定信号が示す値に応じたオフセット電流を生成する電流生成部と、前記振幅検出信号と前記振幅基準信号とを差動増幅し、前記オフセット電流に応じた電圧を、前記振幅検出信号の増幅により得られた電圧に加算する差動増幅回路と、備えてもよい。これにより、出力振幅設定信号が示す振幅に対応するオフセット電圧を、差動増幅回路の出力に反映させることができ、電圧信号の振幅を出力振幅設定信号により示される振幅に設定することができる。

［本開示の実施形態の詳細］
本開示のトランスインピーダンス増幅回路の具体例を、以下に図面を参照しつつ説明する。以下の説明では、同一の要素または対応する要素には同一の符号を付し、それらについては説明を省略する場合がある。また、入力端子、出力端子および各ノードの符号を、信号、電圧または電流を示す符号としても使用する。

〔第１の実施形態〕
〔トランスインピーダンス増幅回路の回路構成〕
図１は、第１の実施形態にかかるトランスインピーダンス増幅回路の構成の一例を示すブロック図である。図１に示すトランスインピーダンス増幅回路１００は、ＴＩＡ（ＴｒａｎｓＩｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）１０、ＶＧＡ（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）２０、ＢＵＦ（バッファ）３０、ＣＭＬ（Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）４０およびＡＧＣ制御回路５０を有する。

例えば、トランスインピーダンス増幅回路１００は、光信号を受信するコヒーレント受信器に使用され、フォトダイオードにより単一波長の光信号から変換された差動の電流信号を入力端子ＩｎＰ、ＩｎＮで受信する。トランスインピーダンス増幅回路１００は、受信した電流信号を増幅して差動の電圧信号として出力端子ＯｕｔＰ、ＯｕｔＮから出力する。出力端子ＯｕｔＰ、ＯｕｔＮから出力された電圧信号は、例えば、ＤＳＰ（Digital Signal Processor）等の信号処理回路に出力される。

ＴＩＡ１０は、入力端子ＩｎＰ、ＩｎＮで受ける差動の入力電流信号を電圧信号に変換し、ＶＧＡ２０に出力する。例えば、ＴＩＡ１０の利得は、ＡＧＣ制御回路５０から受ける制御信号ＣＮＴＬ１に応じて変化する。なお、ＴＩＡ１０の利得は、電流信号が電圧信号に変換されるため、例えば１０００Ω等のように単位がインピーダンスで表される。ＴＩＡ１０は、例えば、ＩＮＶ（ＩＮＶｅｒｔｉｎｇ ａｍｐｌｉｆｉｅｒ）１１および抵抗素子Ｒ１１、Ｒ１２を有する。ＩＮＶ１１は、反転増幅回路の一例である。例えば、ＩＮＶ１１は差動信号を増幅する反転増幅回路である。

ＩＮＶ１１は、例えば、非反転入力端子と反転入力端子との間に入力された差動の電圧信号を反転増幅し、反転増幅された差動の電圧信号を反転出力端子および非反転出力端子から出力する。抵抗素子Ｒ１１は、例えばＩＮＶ１１の非反転入力端子とＩＮＶ１１の反転出力端子との間に接続される。抵抗素子Ｒ１２は、例えばＩＮＶ１１の反転入力端子とＩＮＶ１１の非反転出力端子との間に接続される。ＴＩＡ１０の利得は、制御信号ＣＮＴＬ１に応じて変化する。なお、ＴＩＡ１０は、例えば、抵抗素子Ｒ１１、Ｒ１２に可変抵抗素子を使用して、制御信号ＣＮＴＬ１に応じて抵抗素子Ｒ１１、Ｒ１２の抵抗値を変えることによってＴＩＡ１０の利得を変化させてもよい。

ＶＧＡ２０は、ＴＩＡ１０から受ける差動の電圧信号を増幅し、ＢＵＦ３０に出力する。例えば、ＶＧＡ２０の利得は、ＡＧＣ制御回路５０から受ける制御信号ＣＮＴＬ２、ＣＮＴＬ３、ＣＮＴＬ４に応じて変化する。ＶＧＡ２０は、例えば、非反転増幅を行うが、出力する差動の電圧信号の論理を反転するために反転増幅を行ってもよい。ところで、差動の電圧信号は、正相信号（正相成分）および逆相信号（逆相成分）で構成される。正相信号および逆相信号は、互いに位相が１８０度異なっており、一対の相補信号となっている。

例えば、正相信号の電圧が増加するときには、逆相信号の電圧は減少し、正相信号の電圧が減少するときには、逆相信号の電圧は増加する。また、正相信号がピーク値に達するときには、逆相信号はボトム値に達し、正相信号がボトム値に達するときには、逆相信号はピーク値に達する。正相信号および逆相信号は、同じ振幅と同じ平均値（ＤＣ成分）を持つことが好ましい。一対となっている正相信号と逆相信号とを入れ替えると、差動の電圧信号の論理を反転することができる。従って、差動の電圧信号を増幅する回路において、非反転増幅と反転増幅との間の変更は、正相信号の配線と逆相信号の配線とのつなぎ替えによって容易に行うことができる。なお、ＶＧＡ２０は、ＴＩＡ１０から出力される差動の電圧信号を増幅するため、ＴＩＡ１０の中に含めることもできる。

ＢＵＦ３０は、ＶＧＡ２０から受ける差動の電圧信号を増幅して得た電圧信号ＩＰ、ＩＮをＡＧＣ制御回路５０およびＣＭＬ４０に出力する。ＣＭＬ４０は、電圧信号ＩＰ、ＩＮを増幅した電圧信号を出力端子ＯｕｔＰ、ＯｕｔＮに出力する。電圧信号ＩＰ、ＩＮおよび出力端子ＯｕｔＰ、ＯｕｔＮに出力される電圧信号は、いずれも差動の電圧信号（以下、差動電圧信号という）である。例えば、電圧信号ＩＰは、差動電圧信号の正相信号であり、電圧信号ＩＮは、差動電圧信号の逆相信号である。なお、例えば、ＶＧＡ２０の電圧利得が十分に大きく、駆動能力も十分に大きい場合には、ＢＵＦ３０は省いて、ＶＧＡ２０が差動電圧信号ＩＰ、ＩＮを供給してもよい。

ＡＧＣ制御回路５０は、出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動電圧信号の振幅を出力振幅設定信号ＯＡで示される振幅に設定するために、ＴＩＡ１０およびＶＧＡ２０の利得を調整する制御信号ＣＮＴＬ１－ＣＮＴＬ４を生成する。制御信号ＣＮＴＬ１－ＣＮＴＬ４により設定されるＴＩＡ１０およびＶＧＡ２０の利得は、第１利得の一例である。ＡＧＣ制御回路５０は、利得制御回路の一例である。ＡＧＣ制御回路５０の例は、図２に示される。ＡＧＣ制御回路５０が振幅を検出するのは差動電圧信号ＩＰ、ＩＮであるが、例えば、ＣＭＬ４０が一定の利得で線形増幅を行う場合、差動電圧信号ＩＰ、ＩＮの振幅に対して出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動電圧信号の振幅は線形に変化する。従って、差動電圧信号ＩＰ、ＩＮの振幅を制御することで出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動電圧信号の出力振幅を所定の値に設定することができる。

〔ＡＧＣ制御回路の回路構成〕
図２は、図１のＡＧＣ制御回路５０の一例を示す回路図である。ＡＧＣ制御回路５０は、図１のＢＵＦ３０から出力される差動電圧信号ＩＰ、ＩＮを受けるバイポーラトランジスタＱ１Ｐ、Ｑ１Ｎを有する。例えば、バイポーラトランジスタＱ１Ｐは、差動電圧信号ＩＰ、ＩＮの正相信号ＩＰを受け、バイポーラトランジスタＱ１Ｎは、差動電圧信号ＩＰ、ＩＮの逆相信号ＩＮを受ける。また、ＡＧＣ制御回路５０は、バイポーラトランジスタＱ１Ｐ、Ｑ１Ｎのエミッタに接続された電流源Ｉ５１および抵抗素子Ｒ５１と、抵抗素子５１に接続された容量素子Ｃ５１とを有する。バイポーラトランジスタＱ１Ｐ、Ｑ１Ｎは、例えば製造上のばらつきが許容される範囲内で同じ電気的特性を有する。

以下では、バイポーラトランジスタは、単にトランジスタとも称される。トランジスタＱ１Ｐ、Ｑ１Ｎ、電流源Ｉ５１、抵抗素子Ｒ５１および容量素子Ｃ５１は、差動電圧信号ＩＰ、ＩＮの振幅を検出する検出回路として機能する。検出回路で検出された振幅に対応する電圧に設定される振幅検出信号ＰＨは、差動増幅回路のｐチャネルＭＯＳトランジスタＭ１Ｐのゲートに出力される。抵抗素子Ｒ５１および容量素子Ｃ５１は、ローパスフィルタを構成し、振幅検出信号は、平均化されて抵抗素子Ｒ５１と容量素子Ｃ５１との間の接続ノードから出力される。例えば、差動電圧信号ＩＰ、ＩＮの振幅が一定のとき、振幅検出信号ＰＨは、振幅の大きさに応じた電圧値を有するＤＣ信号となる。以下では、ｐチャネルＭＯＳトランジスタは、単にトランジスタとも称される。

また、ＡＧＣ制御回路５０は、基準電圧Ｖｒｅｆを受けるバイポーラトランジスタＱ２と、トランジスタＱ２のエミッタに接続された電流源Ｉ５２および抵抗素子Ｒ５２と、抵抗素子Ｒ５２に接続された容量素子Ｃ５２とを有する。トランジスタＱ２、電流源Ｉ５２、抵抗素子Ｒ５２および容量素子Ｃ５２は、電圧信号ＩＰ、ＩＮの振幅を検出する検出回路と同様の回路構成を有し、例えば、各回路素子の電気的特性およびサイズも検出回路の各回路素子の電気的特性およびサイズと製造上のばらつきが許容される範囲内で同様である。

例えば、基準電圧Ｖｒｅｆは、差動電圧信号ＩＰ、ＩＮの振幅の中心電圧に設定される。差動電圧信号ＩＰ、ＩＮの振幅の中心電圧は、それぞれの電圧信号の時間的な平均値（ＤＣ成分）と等しい。なお、基準電圧Ｖｒｅｆは、図１のＢＵＦ３０から出力される電圧信号ＩＰ、ＩＮを抵抗列に与え、抵抗分割による平均値としてもよい。例えば、２つの抵抗素子から成る直列抵抗回路の一端に電圧信号ＩＰを与え、直列抵抗回路の他端に電圧信号ＩＮを与え、２つの抵抗素子が接続される中間点の電圧を基準電圧Ｖｒｅｆとして使用してもよい。

トランジスタＱ２、電流源Ｉ５２、抵抗素子Ｒ５２および容量素子Ｃ５２は、基準電圧Ｖｒｅｆをレベル変換し、レベル変換した電圧を振幅基準信号として生成する設定回路として機能する。振幅基準信号ＡＨは、差動増幅回路のｐチャネルＭＯＳトランジスタＭ１Ｎのゲートに出力される。抵抗素子Ｒ５２および容量素子Ｃ５２は、ローパスフィルタを構成し、レベル変換された基準電圧Ｖｒｅｆは、安定化されて抵抗素子Ｒ５２と容量素子Ｃ５２との間の接続ノードからから出力される。例えば、振幅基準信号ＡＨは、基準電圧Ｖｒｅｆに応じた電圧値を有するＤＣ信号となる。このように、振幅検出信号および振幅基準信号は、それぞれＤＣ信号として差動増幅回路に出力される。例えば、トランジスタＱ１Ｐ、Ｑ１Ｎ、Ｑ２は、ヘテロ接合バイポーラトランジスタである。

差動増幅回路は、例えば、トランジスタＭ１Ｐ、Ｍ１Ｎと、トランジスタＭ１Ｐ、Ｍ１Ｎのソースに接続された電流源Ｉ５３と、抵抗素子Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６とを有する。抵抗素子Ｒ５３、Ｒ５４は、トランジスタＭ１Ｐのドレインと接地線ＧＮＤとの間に直列に接続される。抵抗素子Ｒ５５、Ｒ５６は、トランジスタＭ１Ｎのドレインと接地線ＧＮＤとの間に直列に接続される。例えば、抵抗素子Ｒ５３、Ｒ５５の抵抗値は製造上のばらつきが許容される範囲内で互いに同じであり、抵抗素子Ｒ５４、Ｒ５６の抵抗値は製造上のばらつきが許容される範囲内で互いに同じである。トランジスタＭ１Ｐ、Ｍ１Ｎは、例えば製造上のばらつきが許容される範囲内で同じ電気的特性を有する。

抵抗素子Ｒ５３、Ｒ５４の接続ノードは、ＤＡＣ（Digital-to-Analog Converter）５２からオフセット電流Ｉｏｆｆｓｅｔを受ける。これにより、接地電位を基準にしたトランジスタＭ１Ｐのドレイン電圧には、オフセット電流Ｉｏｆｆｓｅｔと抵抗素子Ｒ５４の抵抗値との積に対応するオフセット電圧が加算される。

ＤＡＣ５２は、出力振幅設定信号ＯＡにより示されるデジタル値に対応するオフセット電流Ｉｏｆｆｓｅｔを生成する。例えば、出力振幅設定信号ＯＡのデジタル値が大きくなるにつれてオフセット電流Ｉｏｆｆｓｅｔの電流値は大きくなる。出力振幅設定信号ＯＡは、例えば、トランスインピーダンス増幅回路１００の外部から提供される。上述したように、第１の実施形態にかかるトランスインピーダンス増幅回路１００において、出力振幅設定信号ＯＡによって設定される出力振幅は、出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動電圧信号の出力振幅となっているが、検出回路が検出する振幅は差動電圧信号ＩＰ．ＩＮの振幅となっている。そのため、出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動電圧信号の出力振幅が所定の値となるようにオフセット電流Ｉｏｆｆｓｅｔによって差動電圧信号ＩＰ、ＩＮの振幅が設定される。ＤＡＣ５２は、出力振幅設定信号ＯＡにより示されるデジタル値に応じたオフセット電流Ｉｏｆｆｓｅｔを生成する電流生成部の一例である。

例えば、出力振幅設定信号ＯＡのデジタル値は、設定される振幅が小さい場合に小さい値に設定され、設定される振幅が大きい場合に大きい値に設定される。出力振幅設定信号ＯＡは、利得制御部５３にも出力される。

例えば、設定される振幅が相対的に小さい場合、ＤＡＣ５２は、相対的に値が小さい出力振幅設定信号ＯＡを受信し、相対的に小さいオフセット電流Ｉｏｆｆｓｅｔを出力する。設定される振幅が相対的に大きい場合、ＤＡＣ５２は、相対的に値が大きい出力振幅設定信号ＯＡを受信し、相対的に大きいオフセット電流Ｉｏｆｆｓｅｔを出力する。ＤＡＣ５２は、例えば、電流を出力する電流ＤＡＣ（ＩＤＡＣ）である。

出力振幅設定信号ＯＡは、利得制御部５３にも出力される。利得制御部５３は、出力振幅設定信号ＯＡのデジタル値に応じて利得制御電圧ＶＧを生成する。例えば、利得制御部５３は、出力振幅設定信号ＯＡの値が相対的に小さい場合（設定振幅が小さい場合）、相対的に低い利得制御電圧ＶＧを出力する。利得制御部５３は、出力振幅設定信号ＯＡの値が相対的に大きい場合（設定振幅が大きい場合）、相対的に高い利得制御電圧ＶＧを出力する。利得制御電圧ＶＧにより制御されるＯＴＡ５１の利得は、第２利得の一例である。ＯＴＡ５１については後述する。

差動増幅回路は、振幅検出信号ＰＨの電圧および振幅基準信号ＡＨの電圧と、オフセット電流Ｉｏｆｆｓｅｔとに応じて生成される差動電圧信号ＶＩＰ、ＶＩＮを、トランジスタＭ１ＮのドレインおよびＭ１Ｐのドレインから出力する。差動増幅回路およびＤＡＣ５２は、振幅検出信号ＰＨの電圧と振幅基準信号の電圧との差分を出力振幅設定信号ＯＡに応じて補正して差動信号を生成する差分電圧生成回路の一例である。出力振幅設定信号ＯＡに応じた補正は、例えば、上述したように、生成される差動信号の一方の電圧にオフセット電流Ｉｏｆｆｓｅｔと抵抗素子Ｒ５４の抵抗値との積に対応するオフセット電圧を加算して行われる。

差動電圧信号ＶＩＰ、ＶＩＮは、ＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ａｍｐｌｉｆｉｅｒ）５１の差動入力に供給される。差動増幅された電圧信号ＶＩＰ、ＶＩＮをＯＴＡ５１に供給することで、振幅検出信号ＰＨおよび振幅基準信号ＡＨをＯＴＡ５１に直接供給する場合に比べて、ＳＮ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ）比を向上することができ、ＡＧＣ機能の精度を向上することができる。また、差動電圧信号ＶＩＰ、ＶＩＮの一方の電圧信号ＶＩＮに上述のオフセット電流Ｉｏｆｆｓｅｔによるオフセット電圧を加算することにより、電圧信号ＶＩＰの電圧値と電圧信号ＶＩＮの電圧値とが等しくなったときに、差動電圧信号ＩＰ、ＩＮの振幅が出力振幅設定信号ＯＡに応じて設定される振幅値に等しくなるように設定することができる。

ＯＴＡ５１は、利得制御部５３から利得制御電圧ＶＧを受け、差動の電圧信号ＶＩＰ、ＶＩＮに応じて出力ノードから差分電流信号ＯＵＴを出力する。ＯＴＡ５１は、利得制御電圧ＶＧに応じて可変利得ＯＴＡとして動作し、出力振幅設定信号ＯＡの値に応じて利得を制御する。ＯＴＡ５１は、入力される電圧信号に応じて電流信号を出力するため、ＯＴＡ５１の利得は、例えば１００Ｓのように単位がコンダクタンスとして表される。ＯＴＡ５１の利得の調整により、ＡＧＣ帯域の出力振幅に依存した変動を補償して、ＡＧＣ帯域を出力振幅設定信号ＯＡの値にかかわりなく一定にすることができる。ＯＴＡ５１の具体的な回路例は、図３に示される。ＯＴＡ５１は、電圧制御電流源回路の一例である。

ＯＴＡ５１の出力ノードには、容量素子Ｃ２が接続される。ＯＴＡ５１および容量素子Ｃ２は、積分回路として機能し、ＯＴＡ５１から出力される差分電流信号と容量素子Ｃ２の容量値とに応じて出力ノードに出力電圧ＯＵＴを生成する。ＯＴＡ５１の出力インピーダンスと容量素子Ｃ２とによる時定数は、ＡＧＣループの利得特性の主要極を形成する。なお、トランスインピーダンス増幅回路１００におけるＡＧＣループは、制御信号ＣＮＴＬ１に応じて利得を変化させるＴＩＡ１０と、制御信号ＣＮＴＬ２－ＣＮＴＬ４に応じて利得を変化させるＶＧＡ２０と、ＢＵＦ３０と、および差動電圧信号ＩＰ、ＩＮが入力されて制御信号ＣＮＴＬ１－ＣＮＴＬ４を生成するＡＧＣ制御回路５０と、によって構成される。

ＯＴＡ５１の出力には利得制御部５４が接続される。利得制御部５４は、ＯＴＡ５１の出力ノードに接続された容量素子Ｃ２の充電電圧である出力電圧ＯＵＴに応じて、ＴＩＡ１０およびＶＧＡ２０の利得を制御する制御信号ＣＮＴＬ１－ＣＮＴＬ４を生成する。

例えば、利得制御部５４は、出力電圧ＯＵＴが相対的に低い場合、ＴＩＡ１０およびＶＧＡ２０の利得を大きくする制御信号ＣＮＴＬ１－ＣＮＴＬ４を生成する。利得制御部５４は、出力電圧ＯＵＴが相対的に高い場合、ＴＩＡ１０およびＶＧＡ２０の利得を小さくする制御信号ＣＮＴＬ１－ＣＮＴＬ４を生成する。

振幅検出信号ＰＨおよび振幅基準信号ＡＨがそれぞれ一定の場合、オフセット電流Ｉｏｆｆｓｅｔが小さくなると電圧信号ＶＩＮの電圧値は小さくなり、オフセット電流Ｉｏｆｆｓｅｔが大きい場合、電圧信号ＶＩＮの電圧値は大きくなる。トランスインピーダンス増幅回路１００は、上述のＡＧＣループの負帰還により、ＯＴＡ５１に入力される電圧信号ＶＩＮ、ＶＩＰの差が"０"になるように動作し、オフセット電流Ｉｏｆｆｓｅｔによるオフセット電圧分をキャンセルするように動作する。この結果、出力振幅設定信号ＯＡのデジタル値により振幅設定が可能なＡＧＣ制御回路５０を構成することができる。

〔ＯＴＡの回路例〕
図３は、図２のＯＴＡ５１の一例を示す回路図である。ＯＴＡ５１は、例えば、ｐチャネルＭＯＳトランジスタＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５、ｎチャネルＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４および電流源Ｉ１１、Ｉ１２を有する。

トランジスタＰＭ１、ＰＭ２のゲートは、図２の差動増幅回路からの差動電圧信号ＶＩＮ、ＶＩＰを受ける。トランジスタＰＭ１のソースには電流源Ｉ１１が接続され、トランジスタＰＭ２のソースには電流源Ｉ１２が接続される。また、トランジスタＰＭ１のドレインは、トランジスタＰＭ５のソースが接続される。トランジスタＰＭ２のドレインは、トランジスタＰＭ５のドレインが接続される。トランジスタＰＭ５のゲートは利得制御電圧ＶＧを受ける。なお、トランジスタＰＭ５は後述するように可変抵抗素子として機能するため、トランジスタＰＭ５のソース、ドレインは、互いに入れ換えてもよい。すなわち、トランジスタＰＭ１のソースは、トランジスタＰＭ５のドレインが接続されてもよく、トランジスタＰＭ２のソースは、トランジスタＰＭ５のソースに接続されてもよい。

トランジスタＰＭ１のドレインは、トランジスタＮＭ１、ＮＭ３によるカレントミラー回路の共通ゲートに接続される。トランジスタＰＭ２のドレインは、トランジスタＮＭ２、ＮＭ４によるカレントミラー回路の共通ゲートに接続される。さらに、トランジスタＮＭ３のドレインは、トランジスタＰＭ３、ＰＭ４によるカレントミラー回路の共通ゲートに接続される。そして、トランジスタＰＭ４のドレインとトランジスタＮＭ４のドレインとがＯＴＡ５１の出力端子ＯＵＴに接続される。

トランジスタＰＭ１のゲートは、例えば、差動電圧信号ＶＩＰ、ＶＩＮの一方（逆相信号）ＶＩＮを受ける。トランジスタＰＭ２のゲートは、例えば、差動電圧信号ＶＩＮ、ＶＩＰの他方（正相信号）ＶＩＰを受ける。トランジスタＰＭ１、ＰＭ２は、差動電圧信号ＶＩＰ、ＶＩＮに応じて差動出力電流信号を生成する。例えば、トランジスタＰＭ１のドレイン電流は、トランジスタＮＭ１を流れ、トランジスタＰＭ２のドレイン電流は、トランジスタＮＭ２を流れる。電圧信号ＶＩＰと電圧信号ＶＩＮとの差電圧に応じて、トランジスタＮＭ１のドレイン電流とトランジスタＮＭ２のドレイン電流との差電流が変化する。

トランジスタＮＭ１を流れる差動出力電流信号の一方は、トランジスタＮＭ１、ＮＭ３、ＰＭ３、ＰＭ４によって構成される２段のカレントミラー回路を介して出力端子ＯＵＴに供給される。トランジスタＮＭ２を流れる差動出力電流信号の他方は、トランジスタＮＭ２、ＮＭ４によって構成されるカレントミラー回路を介して出力端子ＯＵＴに供給される。差動電流信号の一方は、外部へ電流を流し出す（プッシュする）ように出力端子ＯＵＴへ供給され、差動電流信号の他方は、外部から出力端子ＯＵＴへ電流を引き込む（プルする）ように供給される。このようにして、差動電流信号の一方から差動電流信号の他方を差し引いた差電流が差分電流信号として出力端子ＯＵＴから出力される。トランジスタＰＭ４、ＮＭ４は、プッシュプル回路を構成する。

トランジスタＰＭ５は、利得制御電圧ＶＧに応じてソース、ドレイン間の抵抗値が変化する可変抵抗部として機能する。このため、ＯＴＡ５１の利得（ｇｍ）を、利得制御電圧ＶＧにより制御することができる。

図４は、出力振幅設定信号ＯＡに応じて設定される利得制御電圧ＶＧの一例を示す説明図である。図４に示す符号ＯＡ＿ＧＣ３０、ＯＡ＿ＧＣ１２０、ＯＡ＿ＧＣ２１０、ＯＡ＿ＧＣ３００の末尾の数値は、設定される振幅の大きさに対応しており、数値が大きいほど、値が大きい出力振幅設定信号ＯＡがＤＡＣ５２および利得制御部５３に供給される。図４の横軸は、出力端子ＯｕｔＰ、ＯｕｔＮから出力される差動出力電圧の出力振幅を表している。この例では、出力振幅が大きくなるほど、利得制御電圧ＶＧは大きくなるように設定されている。利得制御電圧ＶＧの電圧値が相対的に小さいとｐチャネルＭＯＳトランジスタＰＭ５のオン抵抗は小さくなり、ＯＴＡ５１の利得は大きくなる。利得制御電圧ＶＧの電圧値が相対的に大きいとｐチャネルＭＯＳトランジスタＰＭ５のオン抵抗は大きくなり、ＯＴＡ５１の利得は小さくなる。利得制御電圧ＶＧを設定する利得制御部５３の例は、図６に示される。

図５は、設定された利得制御電圧ＶＧに対して、差動入力電圧ＶＩＰ－ＶＩＮに応じてＯＴＡ５１の出力端子ＯＵＴから出力される出力電流差分電流信号Ｉｏｕｔの一例を示す特性図である。図５では、符号ＶＧ１～ＶＧ４で示される４つの利得制御電圧ＶＧに対するＯＴＡ５１の入出力特性が示されている。図５の横軸は、差動入力電圧ＶＩＰ－ＶＩＮを表しており、縦軸は差分電流信号Ｉｏｕｔを表している。差分電流信号Ｉｏｕｔの電流値は、出力端子ＯＵＴから外部へ流れ出る方向を正とし、外部から出力端子ＯＵＴへ流れ込む方向を負としている。４つの利得制御電圧ＶＧ１～ＶＧ４を示す破線は、後述する図７に示す符号ＯＡ＿ＧＣ３０、ＯＡ＿ＧＣ１２０、ＯＡ＿ＧＣ２１０、ＯＡ＿ＧＣ３００に付した破線に対応する。

例えば、利得制御電圧ＶＧ１は、最も小さい出力振幅を設定する出力振幅設定信号ＯＡを受けたときに生成される。利得制御電圧ＶＧ２は、２番目に小さい出力振幅を設定する出力振幅設定信号ＯＡを受けたときに生成される。利得制御電圧ＶＧ３は、２番目に大きい出力振幅を設定する出力振幅設定信号ＯＡを受けたときに生成される。利得制御電圧ＶＧ４は、最も大きい出力振幅を設定する出力振幅設定信号ＯＡを受けたときに生成される。

利得制御電圧ＶＧ１、ＶＧ２、ＶＧ３、ＶＧ４は、この順で順次高くなる（ＶＧ１＜ＶＧ２＜ＶＧ３＜ＶＧ４）。図５において、利得制御電圧ＶＧ１～ＶＧ４に対応する各破線の傾きは、ＯＴＡ５１の利得に相当する。したがって、ＯＴＡ５１の利得は、利得制御電圧ＶＧが高いほど小さくなり、利得制御電圧ＶＧが低いほど大きくなる。すなわち、ＯＴＡ５１の利得を、出力振幅設定信号ＯＡによって設定される出力振幅が小さいほど大きくすることができ、出力振幅設定信号ＯＡによって設定される出力振幅が大きいほど小さくすることができる。

図６は、図２の利得制御部５３の一例を示す回路図である。利得制御部５３は、サーモコード生成部５３１、互いに並列に接続されるｎ個（ｎは２以上の整数）の電流源Ｉ１～Ｉｎ、電流源Ｉ１～Ｉｎを利得制御電圧線（電圧出力ノード）ＶＧに接続するｎ個のスイッチＳＷおよび利得制御電圧線ＶＧと接地線ＧＮＤとの間に接続された抵抗素子ＲＬを有する。例えば、電流源Ｉ１は、１番目のスイッチＳＷを介して利得制御電圧線ＶＧに接続され、電流源Ｉｎは、ｎ番目のスイッチＳＷを介して利得制御電圧線ＶＧに接続される。すべてのスイッチＳＷをオン状態にしたとき、利得制御電圧線ＶＧに対してｎ個の電流源Ｉ１～Ｉｎが並列に接続され、ｎ個の電流源Ｉ１～Ｉｎのそれぞれから抵抗素子ＲＬに電流が供給される。利得制御電圧は、ｎ個の電流源Ｉ１～ＩｎのうちスイッチＳＷを介して電圧出力ノードに接続された電流源の供給する電流が前記抵抗素子に流れて生成される。利得制御電圧ＶＧは、電圧出力ノードから出力される。

サーモコード生成部５３１は、出力振幅設定信号ＯＡの値に応じて、スイッチＳＷの断続（オン／オフ）をそれぞれ制御するｎ個の出力信号を生成する。例えば、１個目の出力信号は１番目のスイッチＳＷの断続を制御し、２個目の出力信号は２番目のスイッチＳＷの断続を制御し、ｎ個目の出力信号はｎ番目のスイッチＳＷの断続を制御する。スイッチＳＷを断にすると、スイッチＳＷは非導通状態（オフ状態）となる。スイッチＳＷを続にすると、スイッチＳＷは導通状態（オン状態）となる。例えば、図４および図５で説明したように、４通りの振幅を設定するために出力振幅設定信号ＯＡの値が４通りあるとする。この場合、サーモコード生成部５３１は、出力振幅設定信号ＯＡの値が増えるにしたがい、オンさせるスイッチＳＷの数を増加させるように出力信号を生成する。

例えば、出力振幅設定信号ＯＡが最も小さい振幅を設定する値になっているときは、１個目の出力信号だけスイッチＳＷをオン状態にするよう設定され、他の出力信号はそれぞれに接続されるスイッチＳＷをオフ状態にするように設定される。出力振幅設定信号ＯＡが2番目に小さい振幅を設定する値になっているときは、１個目の出力信号および２個目の出力信号だけそれぞれに接続されるスイッチＳＷをオン状態にするよう設定され、他の出力信号はそれぞれに接続されるスイッチＳＷをオフ状態にするように設定される。このように、例えば、出力振幅設定信号ＯＡの値が１だけ、あるいは次に大きい値に増えたときに、オフ状態からオン状態になるスイッチＳＷは1個だけになるように設定する。

例えば、サーモコードによって出力振幅設定信号ＯＡのｍ個（ｍは１以上の整数）の値に応じて２^ｍ個の出力信号を生成することができる。例えば、サーモコードでは、出力振幅設定信号ＯＡのデジタル値Ａが１つ増えるにつれてオンするスイッチＳＷは１つだけ増える。したがって、デジタル値Ａが１だけ増減するときに、それに応じてオン／オフされるスイッチＳＷの数は１個のみとなり、出力信号Ｘのタイミングの影響を受けずに抵抗素子ＲＬに流れる電流値を単調に増減させることができる。例えば、サーモコードを用いずに２個のスイッチＳＷを同時に制御する場合、具体的には一方のスイッチＳＷをオフ状態からオン状態にするとともに他方のスイッチＳＷをオン状態からオフ状態にするような場合、それぞれの出力信号Ｘのタイミングがずれることによって抵抗素子ＲＬによって生じる利得制御電圧ＶＧの単調変化が保証されなくなる虞がある。出力振幅設定信号ＯＡに応じてＯＴＡ５１の利得を調整することで、ＡＧＣ帯域を出力振幅設定信号ＯＡの値にかかわりなく一定にすることができる。

なお、ｎ通りの振幅設定において、所望のＡＧＣ帯域となるような利得制御電圧ＶＧがＶ１～Ｖｎであるとすると、Ｉ１～Ｉｎは次のように求めることができる。
Ｉ１＝Ｖ１／ＲＬ
Ｉ２＝Ｖ２／ＲＬ－Ｉ１
...
Ｉｎ＝Ｖｎ／ＲＬ－Σ（ｋ＝１，ｎ－１）Ｉｋ
ここで、符号Σの後は、ｋを"１"から"ｎ－１"まで変化させたときの電流Ｉｋを示し、符号Σは、電流Ｉｋを積算することを示す。

〔第１の実施形態のループ利得〕
図７は、図２のＡＧＣ制御回路５０において、出力振幅設定信号ＯＡによる振幅設定に応じたＡＧＣループのループ利得の一例を示す特性図である。図７は、光入力信号パワーを一定（例えば、－１５ｄＢｍ）にした場合のＡＧＣループ利得の特性を示している。光入力信号パワーを一定にしたとき、入力端子ＩｎＰ、ＩｎＮで受ける差動入力電流信号の大きさは一定となっている。図７に示す符号ＯＡ＿ＧＣ３０、ＯＡ＿ＧＣ１２０、ＯＡ＿ＧＣ２１０、ＯＡ＿ＧＣ３００の末尾の数値は、図４で説明したように、出力振幅設定信号ＯＡの値に対応する。

ＡＧＣ帯域は、上述したように、ＡＧＣループのループ利得特性において、利得が"１" （デシベル表示で０ｄＢ）での周波数として求めることができる。例えば、ＡＧＣ帯域の適正範囲は、１００ｋＨｚ～１ＭＨｚである。この実施形態では、ＯＴＡ５１の利得を、振幅設定に応じて変更することで、振幅設定によらずＡＧＣ帯域を３００ｋＨｚ程度に設定することができる。３００ｋＨｚは、ＡＧＣ帯域の適正範囲の中央付近に位置しており、光入力信号パワーが変動する場合にも所望の通信性能を確保することができる。

図８は、図７に示した特性を、出力振幅に対するＡＧＣ帯域として表した特性図である。図８に示すように、出力振幅設定信号ＯＡにより設定される出力振幅にかかわりなく、ＡＧＣ帯域をほぼ一定に安定化することができる。

以上、この実施形態では、ＯＴＡ５１の利得を、振幅設定に応じて変更することで、設定される出力振幅の大小にかかわりなく、ＡＧＣ帯域を一定に安定化することができる。すなわち、振幅設定によるＡＧＣ帯域の変動を抑えるトランスインピーダンス増幅回路１００を提供することができる。この結果、光入力信号パワーの変動に対して所望の出力振幅を設定する場合にも十分な通信性能を確保することができ、トランスインピーダンス増幅回路１００の信頼性を向上することができる。

差動電圧信号ＶＩＰ、ＶＩＮを受けるトランジスタＰＭ１、ＰＭ２のそれぞれのソースの間には、利得制御電圧ＶＧに応じてソース、ドレイン間の抵抗値が変化するトランジスタＰＭ５が接続される。これにより、簡易な手段により、電圧制御電流源回路の利得を利得制御電圧ＶＧに応じて変更することができ、出力振幅に依存するＡＧＣ帯域の変動を補償することができる。

サーモコードによって出力振幅設定信号ＯＡの値に応じて利得制御電圧線ＶＧに接続される電流源Ｉ１～Ｉｎの数を設定することで、簡易な手段により、電流源Ｉ１～Ｉｎを断続する出力信号のタイミングの影響を受けずに安定して利得制御電圧ＶＧを生成することができる。

出力振幅設定信号ＯＡに応じてオフセット電流Ｉｏｆｆｓｅｔを差動増幅回路の抵抗素子Ｒ５３、Ｒ５４の接続ノードに供給することで、出力振幅設定信号ＯＡが示す振幅に対応するオフセット電圧を、差動増幅回路の出力に反映させることができる。この結果、差動電圧信号ＩＰ、ＩＮの振幅を出力振幅設定信号ＯＡにより示される出力振幅に設定することができる。

〔他のＡＧＣ制御回路の回路構成〕
図９は、図１のトランスインピーダンス増幅回路１００に搭載されるＡＧＣ制御回路の他の構成例を示す回路図である。図２と同様の要素については、同じ符号を付し、詳細な説明は省略する。図９に示すＡＧＣ制御回路５０Ａは、図１のＡＧＣ制御回路５０の代わりに、図１に示したトランスインピーダンス増幅回路１００に搭載される。

ＡＧＣ制御回路５０Ａは、図２のＡＧＣ制御回路５０から利得制御部５３を削除している。また、ＯＴＡ５１は、図３に示したＯＴＡ５１からトランジスタＰＭ５を削除している。ＡＧＣ制御回路５０Ａのその他の構成は、図２のＡＧＣ制御回路５０の構成と同様である。ＡＧＣ制御回路５０Ａは、出力振幅設定信号ＯＡによるＯＴＡ５１の利得の調整を実施しないことを除き、図２のＡＧＣ制御回路５０と同様に動作する。

〔他のＡＧＣ制御回路のループ利得〕
図１０は、図９のＡＧＣ制御回路５０Ａにおいて、出力振幅設定信号ＯＡによる振幅設定に応じたＡＧＣループ利得の一例を示す特性図である。図１０は、図７に対応しており、光入力信号パワーを一定（例えば、－１５ｄＢｍ）にした場合のＡＧＣループ利得の特性を示している。光入力信号パワーを一定にしたとき、入力端子ＩｎＰ、ＩｎＮで受ける差動入力電流信号の大きさは一定となっている。

出力振幅設定信号ＯＡによる容量値の調整を実施しない場合、ＡＧＣ帯域は、設定された振幅に応じて変動する。図１０では、ＡＧＣ帯域は、１８０ｋＨｚ程度から１ＭＨｚ程度まで変動しており、適正範囲である１００ｋＨｚ～１ＭＨｚに対するマージンが小さい。このため、光入力信号パワーが変動する場合、所望の通信性能を確保できないおそれがある。

図１１は、図１０に示した特性を、出力振幅に対するＡＧＣ帯域として表した特性図である。図１１では、出力振幅設定信号ＯＡにより設定される振幅に応じてＡＧＣ帯域は変動してしまう。

〔フィードバック機能を無効にした場合の特性〕
図１２は、図２または図９のＡＧＣ制御回路による負帰還を無効にした場合のトランスインピーダンス増幅回路１００の出力振幅と、振幅検出信号ＰＨと振幅基準信号ＡＨとの差電圧ＰＨ－ＡＨとの関係を示す特性図である。図１２に示すように、負帰還を無効にした場合、設定される振幅が大きくなるにしたがい、差電圧ＰＨ－ＡＨは、非線形で弓なりに大きくなる。ＡＧＣ制御回路５０の設定回路において、基準電圧Ｖｒｅｆを差動電圧信号ＩＰ，ＩＮの平均値に設定した場合、差電圧ＰＨ－ＡＨは、差動電圧信号ＩＰ，ＩＮの振幅（ｐｅａｋ ｔｏ ｐｅａｋ値の半分）の値に対応した電圧となる。

ところで、図１１に示したＡＧＣ帯域の変化は、ＡＧＣループの利得が振幅設定によって変動するために発生するものであり、主に２つの原因による。１つ目は、ＴＩＡ１０およびＶＧＡ２０がＡＧＣループ内に含まれるため、ＡＧＣ制御によるＴＩＡ１０およびＶＧＡ２０の利得の変動によりＡＧＣループ利得が変動するためである。２つ目は、図２および図９のトランジスタＱ１Ｐ、Ｑ１Ｎ（例えば、ＨＢＴ）は、ベース・エミッタ間でダイオード特性を有するため、入力に対して非線形な特性を有するためである。例えば、図１２の差電圧ＰＨ－ＡＨと実際の出力振幅との関係が非線形になっているのは、トランジスタＱ１Ｐ、Ｑ１Ｎの非線形特性によるものである。

以上、本開示の実施形態などについて説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範囲内において、各種の変更、修正、置換、付加、削除、および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。

１０ ＴＩＡ
２０ ＶＧＡ
３０ ＢＵＦ
４０ ＣＭＬ
５０、５０Ａ ＡＧＣ制御回路
５１ ＯＴＡ
５２ ＤＡＣ
５３、５４ 利得制御部
１００ トランスインピーダンス増幅回路
５３１ サーモコード生成部
ＡＨ 振幅基準信号
Ｃ２ 容量素子
Ｃ５１、Ｃ５２ 容量素子
ＣＮＴＬ１－ＣＮＴＬ４ 制御信号
Ｉ１、Ｉｎ 電流源
Ｉ１１、Ｉ１２ 電流源
Ｉ５１、Ｉ５２、Ｉ５３ 電流源
ＩｎＮ、ＩｎＰ 入力端子
ＩＮ、ＩＰ 電圧信号
Ｍ１Ｎ、Ｍ１Ｐ トランジスタ
ＭＰ１、ＰＭ２、ＰＭ３、ＰＭ４、ＰＭ５ トランジスタ
ＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４ トランジスタ
ＯＡ 出力振幅設定信号
ＯＵＴ出力端子
ＯｕｔＮ、ＯｕｔＰ 出力端子
ＰＨ 振幅検出信号
Ｑ１Ｎ、Ｑ１Ｐ トランジスタ
Ｑ２ トランジスタ
Ｒ１１、Ｒ１２ 抵抗素子
Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４、Ｒ５５、Ｒ５６ 抵抗素子
ＳＷ スイッチ
ＶＧ 利得制御電圧
ＶＩＰ、ＶＩＮ 電圧信号
Ｖｒｅｆ 基準電圧

Claims (4)

1. 制御信号によって設定される第１利得に応じて入力電流信号を増幅して電圧信号に変換する増幅回路と、
   前記電圧信号の振幅に応じて前記制御信号を生成する利得制御回路と、
   を備え、
   前記利得制御回路は、
   前記電圧信号の振幅に応じて振幅検出信号を生成する検出回路と、
   基準電圧に応じて振幅基準信号を生成する設定回路と、
   前記振幅検出信号の電圧と前記振幅基準信号の電圧との差分を出力振幅設定信号に応じて補正して差動信号を生成する差分電圧生成回路と、
   前記出力振幅設定信号によって設定される第２利得に応じて、前記差動信号の電圧差を増幅して差分電流信号を生成する電圧制御電流源回路と、
   前記差分電流信号によって充放電される容量素子と、
   を備え、
   前記利得制御回路は、前記容量素子の充電電圧に応じて前記制御信号を生成する、
   トランスインピーダンス増幅回路。
2. 前記利得制御回路は、
   さらに、前記出力振幅設定信号に応じて前記第２利得を設定するための利得制御電圧を生成する利得制御部を備え、
   前記電圧制御電流源回路は、
   前記差動信号を増幅する一対のトランジスタと、
   前記一対のトランジスタのそれぞれのドレインの間に接続され、抵抗値が前記利得制御電圧に応じて変化する可変抵抗部と、
   を備える
   請求項１に記載のトランスインピーダンス増幅回路。
3. 前記利得制御部は、
   前記利得制御電圧を出力する電圧出力ノードと、
   前記電圧出力ノードに接続される抵抗素子と、
   互いに並列に接続される複数の電流源と、
   前記出力振幅設定信号の値に応じて出力信号を生成するサーモコード生成部と、
   前記出力信号に応じて、前記電圧出力ノードに接続される前記複数の電流源の数を変更するスイッチと、
   を備え、
   前記利得制御電圧は、前記スイッチを介して前記電圧出力ノードに接続された前記複数の電流源の供給する電流が前記抵抗素子に流れて生成され、
   前記出力信号は、前記出力振幅設定信号の値が１だけ増減するときに前記電圧出力ノードに接続される前記複数の電流源の数を１つだけ増減させる、
   請求項２に記載のトランスインピーダンス増幅回路。
4. 前記差分電圧生成回路は、
   前記出力振幅設定信号が示す値に応じたオフセット電流を生成する電流生成部と、
   前記振幅検出信号と前記振幅基準信号とを差動増幅し、前記オフセット電流に応じた電圧を、前記振幅検出信号の増幅により得られた電圧に加算する差動増幅回路と、
   を備える請求項１から請求項３のいずれか１項に記載のトランスインピーダンス増幅回路。

Images