JP2023042567A - 積層型電子部品及びその製造方法 - Google Patents

積層型電子部品及びその製造方法 Download PDF

Info

Publication number
JP2023042567A
JP2023042567A JP2022130273A JP2022130273A JP2023042567A JP 2023042567 A JP2023042567 A JP 2023042567A JP 2022130273 A JP2022130273 A JP 2022130273A JP 2022130273 A JP2022130273 A JP 2022130273A JP 2023042567 A JP2023042567 A JP 2023042567A
Authority
JP
Japan
Prior art keywords
electronic component
less
multilayer electronic
nio
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022130273A
Other languages
English (en)
Inventor
ジューン オー、ヨン
Young Joon Oh
リョル キム、ジェオン
Jeong Ryeol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220048917A external-priority patent/KR20230039503A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023042567A publication Critical patent/JP2023042567A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】容量形成部と第1カバー部間の結合力を向上させ、これによりA/C crackを抑制し、信頼性に優れる積層型電子部品及びその製造方法を提供する。【解決手段】積層型電子部品100は、複数の誘電体層111及び内部電極121を含み、誘電体層と内部電極が第1方向に交互に配置される容量形成部Ac、容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部C1及び容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部C2を含む本体110と、本体に配置される外部電極131、132と、を含む。複数の内部電極のうち、第1カバー部と最も近く配置された内部電極をIE1とした時、IE1のNiO質量に対するNi(OH)2質量の比が4.5以上7.5以下である。【選択図】図2

Description

本発明は、積層型電子部品及びその製造方法に関する。
セラミック電子部品の一つである積層セラミックキャパシタ(MLCC:Multi-Layered Ceramic Capacitor)は、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着され、電気を充填または放電させる役割をするチップ状のコンデンサである。
かかる積層セラミックキャパシタは、小型でかつ高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として使用されることができる。最近、コンピュータ、モバイル機器などの各種の電子機器が小型化、高出力化されることにより、積層セラミックキャパシタの小型化及び高容量化への要求も増大している。
積層セラミックキャパシタの小型化及び高容量化を達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させる必要がある。現在、内部電極の厚さが約0.6μm水準まで到逹した状態であり、引き続き薄層化が進行している。しかし、内部電極の厚さを薄くするために母材である金属粉末は微粒化され、これにより焼結収縮開始温度が低くなり、誘電体層との収縮挙動の不一致が大きくなるためディラミネーションなどの不良が発生するおそれがある。
特に、容量形成部とカバー部間の結合力は、容量形成部内における誘電体層と内部電極間の結合力に比べてさらに低いため、容量形成部とカバー部間のクラック(A/C crack)が発生するおそれがある。容量形成部とカバー部間のクラック(A/C crack)が発生する場合、短絡が発生するか、破壊電圧(BDV、Breaking Down Voltage)が低下することがあり、信頼性が低下し得る。
そこで、容量形成部とカバー部間のクラック(A/C crack)を抑制することができる方案が必要な実情である。
本発明のいくつかの目的の一つは、信頼性に優れた積層型電子部品及びその製造方法を提供することである。
本発明のいくつかの目的の一つは、容量形成部とカバー部間のクラック(A/C crack)が抑制された積層型電子部品を提供することである。
但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態による積層型電子部品は、複数の誘電体層及び内部電極を含み、上記誘電体層と内部電極が第1方向に交互に配置される容量形成部、上記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部、及び上記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部を含む本体と、上記本体に配置される外部電極とを含み、上記複数の内部電極のうち上記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であることができる。
本発明の一実施形態による積層型電子部品は、複数の誘電体層及び内部電極を含み、上記誘電体層と内部電極が第1方向に交互に配置される容量形成部、上記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部、及び上記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部を含む本体と、上記本体に配置される外部電極とを含み、上記複数の内部電極のうち上記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はX線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であることができる。
本発明の一実施形態による積層型電子部品の製造方法は、酸素雰囲気で金属粒子を表面処理して第1導電性粉末を準備する段階と、セラミックグリーンシート上に上記第1導電性粉末を含む内部電極用ペーストを塗布して第1セラミックグリーンシートを準備する段階と、複数のセラミックグリーンシートを第1方向に積層して積層体を形成し、上記積層体の第1方向の上部及び下部には内部電極用ペーストが塗布されないセラミックグリーンシートをそれぞれ一つ以上積層してカバー部を積層し、上記積層体の第1方向の中央部には内部電極用ペーストが塗布されたセラミックグリーンシートを複数個積層して容量形成部を積層し、上記容量形成部の第1方向の最上部に配置されたセラミックグリーンシートは上記第1セラミックグリーンシートである積層体形成段階と、上記積層体を焼成して誘電体層及び内部電極を含む本体を形成する段階と、上記本体に外部電極を形成する段階とを含むことができる。
本発明のいくつかの効果の一つとして、第1カバー部と容量形成部の結合力を向上させて第1カバー部と容量形成部間のクラックを抑制することができ、これにより信頼性を向上させることができる。
本発明のいくつかの効果の一つは、第1カバー部と最も近く配置された内部電極のNiO質量に対するNi(OH)質量の比を制御することで、容量形成部と第1カバー部間の結合力を向上させることができる。
本発明のいくつかの効果の一つは、第1カバー部と最も近く配置された内部電極をX線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が一定数値範囲を有するように制御することで、容量形成部と第1カバー部間の結合力を向上させることができる。
但し、本発明の多様でかつ有益な長所と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。 図1のI-I'断面図を概略的に示したものである。 図1のII-II'断面図を概略的に示したものである。 本発明の一実施形態による積層型電子部品の本体を分解して概略的に示した分解斜視図である。 X線光電子分光法(XPS)の測定位置を説明するための図面である。 試験番号12のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、ピーク分離前のスペクトルである。 試験番号12のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、ピーク分離後のスペクトルである。 試験番号12のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、Ni(OH)によるスペクトルの面積を表示したグラフである。 試験番号12のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、NiOによるスペクトルの面積を表示したグラフである。 試験番号3のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、ピーク分離前のスペクトルである。 試験番号3のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、ピーク分離後のスペクトルである。 試験番号3のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、Ni(OH)によるスペクトルの面積を表示したグラフである。 試験番号3のIE1をX線光電子分光法(XPS)で分析したスペクトルであって、NiOによるスペクトルの面積を表示したグラフである。 サンプルチップの第1及び第2方向断面(L-T断面)で容量形成部とカバー部間のクラック(A/C crack)を撮影した写真である。 第1導電性粉末を示したものである。 本発明の一実施形態による積層体を形成する段階を説明するための図面である。 図10の変形例を示したものである。
以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面において示された各構成の大きさ及び厚さは説明の便宜のために任意で示したため、本発明が必ずしも図示によって限定されるものではない。また、同一思想の範囲内の機能が同一である構成要素は、同一の参照符号を付与して説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
図面において、第1方向は積層方向または厚さ(T)方向、第2方向は長さ(L)方向、第3方向は幅方向(W)と定義することができる。
積層型電子部品
図1は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図2は、図1のI-I'断面図を概略的に示したものであり、図3は、図1のII-II'断面図を概略的に示したものであり、図4は、本発明の一実施形態による積層型電子部品の本体を分解して概略的に示した分解斜視図である。
以下、図1~図4を参照して本発明の一実施形態による積層型電子部品100について詳しく説明する。
本発明の一実施形態による積層型電子部品100は、複数の誘電体層111及び内部電極121、122を含み、上記誘電体層と内部電極が第1方向に交互に配置される容量形成部Ac、上記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部C1、及び上記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部C2を含む本体110と、上記本体に配置される外部電極131、132とを含み、上記複数の内部電極のうち上記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であることができる。
容量形成部Acとカバー部C1、C2間の結合力は、容量形成部Ac内における誘電体層111と内部電極121、122間の結合力に比べてさらに低いため、容量形成部とカバー部間のクラック(以下、「A/C crack」という)が発生し得る。また、A/C crackは、第1方向の下部に配置された第2カバー部C2よりは第1方向の上部に配置された第1カバー部C1と容量形成部Ac間で発生する確率が高く、これは、積層工程で受ける圧力が異なることに起因したものであることができる。A/C crackが発生する場合、短絡が発生するか、破壊電圧(BDV、Breaking Down Voltage)が低下することがあり、信頼性が低下し得る。
誘電体層111と内部電極121、122間の結合力は、界面で-Hと-OHによる相互水素結合に最も大きな影響を受ける。そこで、本発明では、第1カバー部C1と最も近く配置された内部電極IE1のNi(OH)の割合を増加させてIE1の-OHの割合を増やすことで、水素結合による結合力を向上させて容量形成部Acと第1カバー部C1間の結合力を向上させ、これによりA/C crackを抑制しようとした。
以下、本発明の一実施形態による積層型電子部品100について各構成別に詳しく説明する。
本体110は、誘電体層111及び内部電極121、122が交互に積層されることができる。
本体110の具体的な形状に特に制限はないが、図示のように、本体110は六面体状であるか、これと類似した形状からなることができる。焼成過程で本体110に含まれたセラミック粉末の収縮により、本体110は完全な直線を有する六面体状ではないが実質的に六面体状を有することができる。
本体110は、第1方向に向かい合う第1及び第2面1、2、上記第1及び第2面1、2と連結され、第2方向に向かい合う第3及び第4面3、4、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、第3方向に向かい合う第5及び第6面5、6を有することができる。
誘電体層111上に内部電極121、122が配置されていないマージン領域が重畳することにより内部電極121、122の厚さによる段差が発生し、第1面と第3~第5面を連結するコーナー及び/または第2面と第3~第5面を連結するコーナーは、第1面または第2面を基準としてみると、本体110の第1方向の中央側に収縮した形態を有することができる。または、本体の焼結過程における収縮挙動により第1面1と第3~第6面3、4、5、6を連結するコーナー及び/または第2面2と第3~第6面3、4、5、6を連結するコーナーは、第1面または第2面を基準としてみると、本体110の第1方向の中央側に収縮された形態を有することができる。または、チッピング不良などを防止するために本体110の各面を連結する角を別途の工程を行いラウンド処理することで、第1面と第3~第6面を連結するコーナー及び/または第2面と第3~第6面を連結するコーナーはラウンド形態を有することができる。
一方、内部電極121、122による段差を抑制するために、積層後に内部電極が本体の第5及び第6面5、6に露出するように切断した後、単一誘電体層または2個以上の誘電体層を容量形成部Acの両側面に第3方向(幅方向)に積層してマージン部114、115を形成する場合は、第1面と第5及び第6面を連結する部分及び第2面と第5及び第6面を連結する部分が収縮された形態を有さなくてよい。
本体110を形成する複数の誘電体層111は焼成された状態であり、隣接する誘電体層111間の境界は、走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認し難い程度に一体化されることができる。
本発明の一実施形態によると、上記誘電体層111を形成する原料は十分な静電容量が得られる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、BaTiO系セラミック粉末を含むことができ、上記セラミック粉末の例示として、BaTiO、BaTiOにCa(カルシウム)、Zr(ジルコニウム)などが一部固溶された(Ba1-xCa)TiO(0<x<1)、Ba(Ti1-yCa)O(0<y<1)、(Ba1-xCa)(Ti1-yZr)O(0<x<1、0<y<1)またはBa(Ti1-yZr)O(0<y<1)などが挙げられる。
また、上記誘電体層111を形成する原料は、チタン酸バリウム(BaTiO)などのパウダーに本発明の目的に応じて多様なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。
一方、誘電体層111の平均厚さtdは、特に限定する必要はない。
但し、一般的に誘電体層を0.6μm未満の厚さで薄く形成する場合、特に誘電体層の厚さが0.37μm以下の場合は信頼性が低下するおそれがあった。
本発明の一実施形態によると、第1カバー部C1と容量形成部Ac間の結合力を向上させてA/C crackを抑制することができるため、誘電体層111の平均厚さが0.37μm以下の場合にも優れた信頼性を確保することができる。
したがって、誘電体層111の平均厚さが0.37μm以下の場合に本発明による信頼性向上効果がより顕著になることができる。
上記誘電体層111の平均厚さtdは、上記第1及び第2内部電極121、122の間に配置される誘電体層111の平均厚さを意味することができる。
誘電体層111の平均厚さは、本体110の長さ及び厚さ方向(L-T)断面を1万倍率の走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの誘電体層を長さ方向に等間隔の30個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の30個の地点は、容量形成部Acで指定されることができる。また、かかる平均値の測定を10個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
本体110は、複数の誘電体層111及び内部電極121、122を含み上記誘電体層と内部電極が第1方向に交互に配置される容量形成部Ac、上記容量形成部Acの第1方向の一面に配置され誘電体層を含む第1カバー部C1、及び上記容量形成部Acの第1方向の他面に配置され誘電体層を含む第2カバー部C2を含むことができる。
容量形成部Acは、キャパシタの容量形成に寄与する部分であり、誘電体層111を挟んで複数の第1及び第2内部電極121、122を繰り返し積層して形成されることができる。
第1カバー部C1及び第2カバー部C2は、単一誘電体層111または2個以上の誘電体層111を容量形成部Acの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を行うことができる。
第1カバー部C1及び第2カバー部C2は内部電極を含まず、容量形成部Acの誘電体層111と同一の材料を含むことができる。但し、カバー部C1、C2の誘電体層と容量形成部Acの誘電体層111を必ずしも同一の材料に限定する必要はなく、必要に応じて他の材料を含むことができる。第1カバー部C1及び第2カバー部C2は、セラミック材料を含むことができ、例えばチタン酸バリウム(BaTiO)系セラミック材料を含むことができる。
一方、カバー部C1、C2の平均厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部C1、C2の平均厚さtcは15μm以下であることができる。すなわち、第1カバー部C1の平均厚さtcは15μm以下であることができ、第2カバー部C2の平均厚さtcも15μm以下であることができる。また、本発明の一実施形態によると、第1カバー部C1と容量形成部Ac間の結合力を向上させてA/C crackを抑制することができるため、カバー部C1、C2の平均厚さtcが15μm以下の場合にも優れた信頼性を確保することができる。
カバー部C1、C2の平均厚さtcは、第1方向の大きさを意味することができ、容量形成部Acの上部または下部で等間隔の5個地点で測定したカバー部C1、C2の第1方向の大きさを平均した値であることができる。
また、上記容量形成部Acの側面には、マージン部114、115が配置されることができる。
マージン部114、115は、本体110の第5面5に配置された第1マージン部114と第6面6に配置された第2マージン部115とを含むことができる。すなわち、マージン部114、115は、上記本体110の幅方向両端面(end surfaces)に配置されることができる。
マージン部114、115は、図3に示すように、上記本体110を幅-厚さ(W-T)方向に切った断面(cross-section)において、第1及び第2内部電極121、122の両末端と本体110の境界面間の領域を意味することができる。
マージン部114、115は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。
マージン部114、115は、セラミックグリーンシート上にマージン部が形成される所を除き、導電性ペーストを塗布して内部電極を形成することで形成されたものであることができる。
また、内部電極121、122による段差を抑制するために、積層後に内部電極が本体の第5及び第6面5、6に露出するように切断した後、単一誘電体層または2個以上の誘電体層を容量形成部Acの両側面に第3方向(幅方向)に積層してマージン部114、115を形成することもできる。
一方、マージン部114、115の幅は特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部114、115の平均幅は15μm以下であることができる。また、本発明の一実施形態によると、第1カバー部C1と容量形成部Ac間の結合力を向上させてA/C crackを抑制することができるため、マージン部114、115の平均幅が15μm以下の場合にも優れた信頼性を確保することができる。
マージン部114、115の平均幅は、マージン部114、115の第3方向の平均大きさを意味することができ、容量形成部Acの側面で等間隔の5個の地点で測定したマージン部114、115の第3方向の大きさを平均した値であることができる。
内部電極121、122は、誘電体層111と交互に積層されることができる。
内部電極121、122は、第1及び第2内部電極121、122を含むことができる。第1及び第2内部電極121、122は、本体110を構成する誘電体層111を挟んで互いに対向するように交互に配置され、本体110の第3及び第4面3、4にそれぞれ露出することができる。
第1内部電極121は、第4面4と離隔し第3面3を通じて露出し、第2内部電極122は、第3面3と離隔し第4面4を通じて露出することができる。本体の第3面3には、第1外部電極131が配置され第1内部電極121と連結され、本体の第4面4には、第2外部電極132が配置され第2内部電極122と連結されることができる。
すなわち、第1内部電極121は、第2外部電極132とは連結されず第1外部電極131と連結され、第2内部電極122は第1外部電極131とは連結されず第2外部電極132と連結される。よって、第1内部電極121は、第4面4で一定距離離隔して形成され、第2内部電極122は第3面3で一定距離離隔して形成されることができる。
この時、第1及び第2内部電極121、122は、中間に配置された誘電体層111によって互いに電気的に分離することができる。
本発明の一実施形態によると、複数の内部電極121、122のうち第1カバー部C1と最も近く配置された内部電極をIE1とした時、IE1はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であることができる。
誘電体層111と内部電極121、122間の結合力は、界面で-Hと-OHによる相互水素結合に最も大きな影響を受ける。ここで、-OHは内部電極のNi(OH)に含まれたものであることができ、-Hは誘電体層の表面に配置されたものであることができる。誘電体層を形成する材料には-Hが含まれなくてよいが、空気中の微量の水分と反応して誘電体層の表面の一部に-Hが配置されることができるからである。
電気陰性度(electronegativity)の強い窒素(N)、酸素(O)、フッ素(F)などの原子に水素(H)原子が共有結合で結合すれば、電気陰性度の強い原子は部分的な負(-)電荷を帯び、水素原子は部分的な正(+)電荷を帯びる。かかる水素原子に電気陰性度の強い原子が互いに隣合うと、該二つの原子間に静電気的な引力が生じるが、これを水素結合(hydrogen bond)という。水素結合は、原子間の化学結合ではなく分子間に存在する引力(intermolecular interaction)であり、他の極性引力である分散力、双極子-双極子力、双極子-誘発双極子力のような分子間相互作用に比べて遥かに強い結合力を有する。内部電極の-OHが部分的な負電荷を帯び、誘電体層の-Hが部分的な正電荷を帯びることにより誘電体層111と内部電極121、122間の結合力を向上させることができる。
IE1のNiO質量に対するNi(OH)質量の比が4.5以上7.5以下を満たすことにより、第1カバー部C1の誘電体層とIE1間の水素結合力を最大に確保することができるため、容量形成部Acと第1カバー部C1間の結合力を向上させてA/C crackを抑制することができる。
IE1のNiO質量に対するNi(OH)質量の比が4.5未満の場合は、-OH割合が不十分であり、容量形成部Acと第1カバー部C1間の結合力向上効果が不十分なことがある。
一方、IE1のNiO質量に対するNi(OH)質量の比が7.5超の場合は、-OH割合が必要以上に多くなり、むしろ容量形成部Acと第1カバー部C1間の結合力が低下するおそれがある。-OH割合が高くなり過ぎる場合、水素結合力による容量形成部Acと第1カバー部C1間の結合力は向上するが、親水性が増加し過ぎて水分浸透の可能性が高くなるため、むしろ結合力が低下し得るからである。
したがって、IE1のNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であることが好ましく、より好ましくはIE1のNiO質量に対するNi(OH)質量の比が4.88以上7.07以下であることができる。
一実施形態において、複数の内部電極121、122のうち少なくとも一つ以上の内部電極は、NiO質量に対するNi(OH)質量の比が3.0以下であることができる。
複数の内部電極121、122のうち少なくとも一つ以上の内部電極は、NiO質量に対するNi(OH)質量の比が3.0以下を満たすことにより、容量形成部Ac内における誘電体層と内部電極間の結合力と容量形成部Acと第1カバー部C1間の結合力の差異を減らして応力を分散させることができるため、A/C crackをより効果的に抑制することができる。
但し、これに制限されるものではなく、複数の内部電極121、122のいずれもNiO質量に対するNi(OH)質量の比が4.5以上7.5以下を満たす場合を本発明から除外するものではないことに留意する必要がある。
一実施形態において、上記複数の内部電極のうちNiO質量に対するNi(OH)質量の比が3.0以下である内部電極の個数の割合は、90%以上であることができる。これにより、容量形成部Ac内における誘電体層と内部電極間の結合力と容量形成部Acと第1カバー部C1間の結合力の差異をさらに減らして応力を分散させることができるため、A/C crackをより効果的に抑制することができる。
一実施形態において、第2カバー部C2と最も近く配置された内部電極をIE2とした時、IE2はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であることができる。
これにより、第2カバー部C2の誘電体層とIE2間の水素結合力を最大に確保することができるため、容量形成部Acと第2カバー部C2間の結合力を向上させてA/C crackを抑制することができる。より好ましくは、IE2は、NiO質量に対するNi(OH)質量の比が4.88以上7.07以下であることができる。
一実施形態において、上記容量形成部のうち上記第1カバー部と隣接した領域をK1、上記容量形成部のうち上記第2カバー部と隣接した領域をK2、上記K1とK2間に配置された領域をKcとした時、上記K1及びK2に含まれた内部電極はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であり、上記Kcに含まれた内部電極はNiO質量に対するNi(OH)質量の比が3.0以下であることができる。
第1及び第2カバー部と隣接した領域K1、K2に含まれた内部電極は、カバー部C1、C2と容量形成部Ac間の結合力に及ぶ影響がKcに含まれた内部電極より大きいため、K1及びK2に含まれた内部電極はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下であり、Kcに含まれた内部電極はNiO質量に対するNi(OH)質量の比が3.0以下を満たすことにより、A/C crackをより効果的に抑制することができる。
この時、容量形成部Acの第1方向の最大大きさに対して上記Kcの第1方向の最大大きさは0.9以上であり、上記K1及びK2はNiO質量に対するNi(OH)の質量の比が4.5以上7.5以下である内部電極を一つ以上含むことができる。これにより、容量形成部Ac内における誘電体層と内部電極間の結合力と容量形成部Acとカバー部C1、C2間の結合力の差異をさらに減らして応力を分散させることができるため、A/C crackを効果的に抑制することができる。
一方、内部電極のNiO質量に対するNi(OH)の質量の比を4.5以上7.5以下に制御する方法は特に限定しない。例えば、金属粒子21a及び上記金属粒子の表面に配置されたNi(OH)が含まれたシェル21bを含む導電性粉末21を用いて内部電極を形成することで、内部電極のNiO質量に対するNi(OH)の質量の比を4.5以上7.5以下に制御することができる。
この時、金属粒子21a及び上記金属粒子の表面に配置されたNi(OH)が含まれたシェル21bを含む導電性粉末21は、金属粒子21aに酸素過量雰囲気で物理的酸素吸着工程を行って得られたものであることができる。また、上記物理的酸素吸着工程は、スパッタリング工法またはバレル型スパッタリング工法を利用することができる。
内部電極121、122は、NiO及びNi(OH)の他にニッケル(Ni)をさらに含むことができ、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上をさらに含むことができる。
一実施形態において、IE1及びIE2のうち一つ以上は、セラミック添加剤をさらに含むことができる。IE1及びIE2のうち一つ以上がセラミック添加剤を含むことにより、カバー部C1、C2の誘電体層との収縮挙動不一致を減らすことができ、容量形成部Acとカバー部C1、C2間の結合力を向上させることができる。セラミック添加剤の種類は特に限定する必要はなく、誘電体層に含まれたセラミックと同一の種類のセラミックであることができる。
一実施形態において、内部電極121、122はセラミック添加剤をさらに含むことができる。内部電極がセラミック添加剤を含むことにより、誘電体層と内部電極間の収縮挙動の不一致を減らすことができ、誘電体層と内部電極間のディラミネーションを抑制することができる。
内部電極のNiO質量に対するNi(OH)の質量の比を測定する方法は、特に限定する必要はない。例えば、内部電極をX線光電子分光法(XPS)で分析したスペクトルにおいて、NiOによるスペクトルの面積(S1)に対するNi(OH)によるスペクトルの面積(S2)の比(S2/S1)を内部電極のNiO質量に対するNi(OH)の質量の比にすることができる。
X線光電子分光法(XPS、X-ray Photoelectron Spectroscopy)とは、測定対象の組成、化学状態を分析する電子分光法の一種であり、内部電極にX線を照射した時に光電効果によって原子から放出される光電子のエネルギー分布、具体的にはX線によって励起される光電子の運動エネルギーを測定することで、X線エネルギーと上記運動エネルギーとの差異、すなわち、結合エネルギーを求め、これにより元素の同定と化学状態を分析することができる。
具体的に、X線光電子分光装置としてはThermo Fisher Scientificを利用し、本体110の第2方向の中央で第1及び第3方向に切断した断面において、IE1の第1及び第3方向の中央地点にX線を照射して図6(a)のようなL1スペクトルを得ることができる。以後、L1スペクトルをAvantageプログラムを用いて、Ni(OH)によるスペクトルL2及びNiOによるスペクトルL3の全体面積を積分する方式でピーク分離して図6(b)のようなスペクトルを得ることができる。ここで、L4はXPSピーク分離時に使用されるBaselineである。図6(c)に示した陰影部分の面積がNi(OH)によるスペクトルの面積S2であり、図6(d)に示した陰影部分の面積がNiOによるスペクトルの面積S1である。[S2/S1]の値が[Ni(OH)質量/NiO 質量]に該当し、NiO質量に対するNi(OH)の質量の比を意味する。
一方、内部電極121、122の平均厚さteは特に限定する必要はない。
但し、一般的に内部電極を0.6μm未満の厚さで薄く形成する場合、特に内部電極の厚さが0.35μm以下の場合は信頼性が低下するおそれがあった。
本発明の一実施形態によると、第1カバー部C1と容量形成部Ac間の結合力を向上させてA/C crackを抑制することができるため、内部電極121、122の平均厚さが0.35μm以下の場合にも優れた信頼性を確保することができる。
したがって、内部電極121、122の厚さが平均0.35μm以下の場合に本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。
上記内部電極121、122の平均厚さteは、内部電極121、122の平均厚さを意味することができる。
内部電極121、122の平均厚さは本体110の長さ及び厚さ方向(L-T)断面を1万倍率の走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて一つの内部電極を長さ方向に等間隔の30個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の30個の地点は容量形成部Acで指定されることができる。また、かかる平均値の測定を10個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
外部電極131、132は、本体110の第3面3及び第4面4に配置されることができる。外部電極131、132は、本体110の第3及び第4面3、4にそれぞれ配置され、第1及び第2内部電極121、122とそれぞれ連結された第1及び第2外部電極131、132を含むことができる。この時、外部電極131、132は、本体110の第1、第2、第5及び第6面のうち一つ以上の面に延長して配置されるバンド部を含むことができる。
本実施形態では、積層型電子部品100が2個の外部電極131、132を有する構造を説明しているが、外部電極131、132の個数や形状などは内部電極121、122の形態やその他の目的に応じて変わることができる。
一方、外部電極131、132は、金属などのように電気伝導性を有するものであればある物質を使用して形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。
例えば、外部電極131、132は、本体110に配置される電極層131a、132a及び電極層131a、132a上に形成されたメッキ層131b、132bを含むことができる。
電極層131a、132aに対するより具体的な例を挙げると、電極層131a、132aは、導電性金属及びガラスを含む焼成(firing)電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。
また、電極層131a、132aは、本体上に焼成電極及び樹脂系電極が順次に形成された形態であることができる。また、電極層131a、132aは、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されることができる。
電極層131a、132aに含まれる導電性金属として電気伝導性に優れた材料を使用することができ、特に限定しない。例えば、導電性金属は、ニッケル(Ni)、銅(Cu)及びそれらの合金のうち一つ以上であることができる。
メッキ層131b、132bは実装特性を向上させる役割を行う。メッキ層131b、132bの種類は特に限定せず、Ni、Sn、Pd及びこれらの合金のうち一つ以上を含むメッキ層であることができ、複数の層で形成されることができる。
メッキ層131b、132bに対するより具体的な例を挙げると、メッキ層131b、132bは、Niメッキ層またはSnメッキ層であることができ、電極層131a、132a上にNiメッキ層及びSnメッキ層が順次に形成された形態であることができ、Snメッキ層、Niメッキ層及びSnメッキ層が順次に形成された形態であることができる。また、メッキ層131b、132bは、複数のNiメッキ層及び/または複数のSnメッキ層を含むこともできる。
積層型電子部品100のサイズは、特に限定する必要はない。但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させる必要があるため、0603(長さ×幅、0.6mm×0.3mm)以下のサイズを有する積層型電子部品100において、本発明による信頼性及び絶縁抵抗の向上効果がより顕著になることができる。
したがって、製造誤差、外部電極の大きさなどを考慮すると、積層型電子部品100の長さが0.66mm以下であり、幅が0.33mm以下の場合、本発明による信頼性向上効果がより顕著になることができる。ここで、積層型電子部品100の長さは、積層型電子部品100の第2方向の最大大きさを意味し、積層型電子部品100の幅は、積層型電子部品100の第3方向の最大大きさを意味することができる。
以下、本発明の一実施形態による積層型電子部品について詳しく説明する。但し、上述した本発明の一実施形態による積層型電子部品と重複する内容は省略する。
本発明の一実施形態による積層型電子部品100は、複数の誘電体層111及び内部電極121、122を含み、上記誘電体層と内部電極が第1方向に交互に配置される容量形成部Ac、上記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部C1、及び上記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部C2を含む本体110と、上記本体に配置される外部電極131、132とを含み、上記複数の内部電極のうち上記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はX線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であることができる。
IE1のNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下を満たすことにより、第1カバー部C1の誘電体層とIE1間の水素結合力を最大に確保することができるため、容量形成部Acと第1カバー部C1間の結合力を向上させてA/C crackを抑制することができる。
IE1のNiOのピーク値に対するNi(OH)のピーク値の比が2.46未満の場合は、-OH割合が不十分であり、容量形成部Acと第1カバー部C1間の結合力の向上効果が不十分な可能性があり、3.55超の場合は、-OH割合が必要以上に多くなり、むしろ容量形成部Acと第1カバー部C1間の結合力が低下するおそれがある。
この時、上記IE1は、NiOのピーク値が8400以上11000以下であり、Ni(OH)のピーク値が27100以上32800以下であることができる。
一実施形態において、複数の内部電極121、122のうち少なくとも一つ以上の内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が0.83以下であることができる。
複数の内部電極121、122のうち少なくとも一つ以上の内部電極がNiOのピーク値に対するNi(OH)のピーク値の比が0.83以下を満たすことにより、容量形成部Ac内における誘電体層と内部電極間の結合力と容量形成部Acと第1カバー部C1間の結合力の差異を減らして応力を分散させることができるため、A/C crackをより効果的に抑制することができる。
この時、複数の内部電極121、122のうち少なくとも一つ以上の内部電極は、NiOのピーク値が28100以上であり、Ni(OH)のピーク値が23200以下であることができる。
一実施形態において、上記X線光電子分光法で分析したグラフにおいて、NiOによるスペクトルの面積をS1、Ni(OH)によるスペクトルの面積をS2とした時、上記IE1は、4.88≦S2/S1≦7.07を満たすことができる。これにより、IE1のNiO質量に対するNi(OH)質量の比が4.5以上7.5以下を満たすことができ、第1カバー部C1の誘電体層とIE1間の水素結合力を最大に確保することができるため、容量形成部Acと第1カバー部C1間の結合力を向上させてA/C crackを抑制することができる。
この時、上記IE1のS1は11.4以上15.0以下であり、上記IE1のS2は73.2以上88.8以下であることができる。
一実施形態において、上記第2カバー部と最も近く配置された内部電極をIE2とした時、IE2はX線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であることができる。
これにより、第2カバー部C2の誘電体層とIE2間の水素結合力を最大に確保することができるため、容量形成部Acと第2カバー部C2間の結合力を向上させてA/C crackを抑制することができる。
一実施形態において、容量形成部Acのうち上記第1カバー部C1と隣接した領域をK1、容量形成部Acのうち第2カバー部C2と隣接した領域をK2、上記K1とK2間に配置された領域をKcとした時、上記K1及びK2に含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であり、上記Kcに含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が0.83以下であることができる。
第1及び第2カバー部C1、C2と隣接した領域K1、K2に含まれた内部電極は、カバー部C1、C2と容量形成部Ac間の結合力に及ぶ影響がKcに含まれた内部電極より大きいため、上記K1及びK2に含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であり、上記Kcに含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が0.83以下を満たすことにより、A/C crackをより効果的に抑制することができる。
この時、上記容量形成部の第1方向の最大大きさに対する上記Kcの第1方向の最大大きさは0.9以上であり、上記K1及びK2は、X線光電子分光法(XPS)で分析したスペクトルにおいて、NiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下の内部電極を一つ以上含むことができる。これにより、容量形成部Ac内における誘電体層と内部電極間の結合力と容量形成部Acとカバー部C1、C2間の結合力の差異をさらに減らして応力を分散させることができるため、A/C crackを効果的に抑制することができる。
積層型電子部品の製造方法
図9は、第1導電性粉末を示したものである。図10は、本発明の一実施形態による積層体を形成する段階を説明するための図面である。
以下、図9及び図10を参照して、上述した本発明の一実施形態による積層型電子部品100を容易に製造することができる積層型電子部品の製造方法について説明する。
但し、上述した本発明の一実施形態による積層型電子部品100を製造するための製造方法が後述する製造方法に制限されるものではないことに留意する必要がある。また、上述した内容と重複する内容は、重複した説明を避けるために省略されることができる。
本発明の一実施形態による積層型電子部品の製造方法は、酸素雰囲気で金属粒子を表面処理して第1導電性粉末21を準備する段階と、セラミックグリーンシートGS上に上記第1導電性粉末21を含む内部電極用ペーストP1を塗布して第1セラミックグリーンシート11を準備する段階と、複数のセラミックグリーンシート11、12、GSを第1方向に積層して積層体MLを形成し、上記積層体MLの第1方向の上部及び下部には内部電極用ペーストが塗布されないセラミックグリーンシートGSをそれぞれ一つ以上積層してカバー部C1'、C2'を積層し、上記積層体MLの第1方向の中央部には、内部電極用ペーストが塗布されたセラミックグリーンシートを複数個積層して容量形成部Ac'を積層し、上記容量形成部Ac'の第1方向の最上部に配置されたセラミックグリーンシートは、上記第1セラミックグリーンシート11である積層体形成段階と、上記積層体MLを焼成して誘電体層111及び内部電極121、122を含む本体110を形成する段階と、上記本体に外部電極131、132を形成する段階とを含むことができる。
第1導電性粉末を準備する段階
酸素雰囲気で金属粒子を表面処理して第1導電性粉末21を準備することができる。第1導電性粉末21を用いて内部電極を形成することで、内部電極のNiO質量に対するNi(OH)の質量の比を4.5以上7.5以下に容易に制御することができる。
上記表面処理は、酸素過量雰囲気で物理的酸素吸着工程を行うものであることができる。物理的酸素吸着工程を利用することにより均一な薄膜コーティングが可能であり、Target元素の定量コーティングが容易であることができる。また、上記物理的酸素吸着工程は、スパッタリング工法またはバレル型スパッタリング工法を利用することができる。
この時、第1導電性粉末21は、金属粒子21a及び上記金属粒子の表面に配置されたNi(OH)が含まれたシェル21bを含むことができる。
第1導電性粉末21の金属粒子21aは、Niであることができ、シェル21bは、NiO及びNiをさらに含むことができる。また、第1導電性粉末21は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上をさらに含むことができる。
また、金属粒子21aの表面の全体にNi(OH)が配置される必要はなく、少なくとも一部に配置されることができる。
例えば、スパッタリング工法を用いて表面処理を行う場合、シェル21bに含まれるNi(OH)の含量を精密に制御することができ、均一でかつ薄いシェル21bを形成することができる。
また、バレル型スパッタリング工法を利用する場合、スパッタリング工法と同様に、シェル21bに含まれるNi(OH)の含量を精密に制御することができ、均一でかつ薄いシェル21bが形成できるだけでなく、雰囲気ガスを精密に制御することができ、低電力でシェル21bを形成することができるという長所がある。
第1セラミックグリーンシートを準備する段階
セラミックグリーンシートGS上に第1導電性粉末21を含む内部電極用ペーストP1を塗布して第1セラミックグリーンシート11を準備することができる。
この時、第1導電性粉末21を含む内部電極用ペーストP1は、セラミック添加剤をさらに含むことができる。これにより、焼成時にカバー部C1'、C2'と容量形成部Ac'間の収縮挙動不一致を減らすことができ、容量形成部Ac'とカバー部C1'、C2'間の結合力を向上させることができる。セラミック添加剤の種類は、特に限定する必要はなく、誘電体層に含まれたセラミックと同一に種類のセラミックであることができる。
セラミックグリーンシートGSは、特に限定する必要はなく、セラミック粉末を用いてセラミックグリーンシートを形成することができる。例えば、セラミック粉末に添加剤を添加した後、エタノールとトルエンを溶媒として分散剤と共に混合した後、バインダーを混合してセラミックグリーンシートGSを形成することができる。セラミック粉末は、BaTiO系セラミック粉末であることができ、例えば、BaTiO、BaTiOにCa(カルシウム)、Zr(ジルコニウム)などが一部固溶された(Ba1-xCa)TiO(0<x<1)、Ba(Ti1-yCa)O(0<y<1)、(Ba1-xCa)(Ti1-yZr)O(0<x<1、0<y<1)またはBa(Ti1-yZr)O(0<y<1)などが挙げられる。
第1導電性粉末21を含む内部電極用ペーストP1の塗布方法は、スクリーン印刷法またはグラビア印刷法などを使用することができ、本発明がこれに限定されるものではない。
積層体形成段階
複数のセラミックグリーンシート11、12、GSを第1方向に積層して積層体MLを形成し、上記積層体MLの第1方向の上部及び下部には、内部電極用ペーストが塗布されないセラミックグリーンシートGSをそれぞれ一つ以上積層してカバー部C1'、C2'を積層し、上記積層体MLの第1方向の中央部には内部電極用ペーストが塗布されたセラミックグリーンシートを複数個積層して容量形成部Ac'を積層し、上記容量形成部Ac'の第1方向の最上部に配置されたセラミックグリーンシートは、上記第1セラミックグリーンシート11であることができる。
積層体MLのカバー部C1'、C2'は、焼結工程後に本体110の第1及び第2カバー部C1、C2となり、積層体MLの容量形成部Ac'は、焼結工程後に本体110の容量形成部Acとなることができる。
図10において、内部電極用ペーストが塗布されないセラミックグリーンシートGSが第1方向の上部及び下部にそれぞれ2枚ずつ配置されたことを示しているが、これに制限されるものではなく、内部電極用ペーストが塗布されないセラミックグリーンシートGSを第1方向の上部及び下部にそれぞれ1枚ずつ配置してもよく、3枚以上ずつ配置してもよい。
また、第1セラミックグリーンシート11は、1枚が配置されたことを示しているが、2枚以上ずつ配置してもよい。すなわち、容量形成部Ac'の第1方向の上部に第1セラミックグリーンシートを複数個配置するか、図11のように容量形成部Ac''の第1方向の最上部及び最下部に第1セラミックグリーンシートを配置してもよい。但し、これに制限されるものではなく、容量形成部Ac'全体に第1セラミックグリーンシートを積層して形成してもよい。
一方、容量形成部Ac'を構成する複数個のセラミックグリーンシートは、第1セラミックグリーンシート11の他に第2セラミックグリーンシート12を一つ以上含むことができる。
第2セラミックグリーンシート12は、セラミックグリーンシートGS上に酸素雰囲気で表面処理を行わない第2導電性粉末を含む内部電極用ペーストP2を塗布して準備することができる。別途の表面処理を行わなくても第2導電性粉末がNiの場合、NiO及びNi(OH)を含むことができる。但し、第1導電性粉末と異なり、Ni(OH)を含むシェルは形成されなくてよい。酸素雰囲気で別途の表面処理を行わない第2導電性粉末を用いて内部電極を形成することで、内部電極のNiO質量に対するNi(OH)の質量の比を3.0以下に容易に制御することができる。
また、第2導電性粉末は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上をさらに含むことができる。
また、第2導電性粉末を含む内部電極用ペーストP2は、セラミック添加剤をさらに含むことができる。これにより、焼成時に誘電体層と内部電極間の収縮挙動の不一致を減らすことができ、誘電体層と内部電極間のディラミネーションを抑制することができる。
第2導電性粉末を含む内部電極用ペーストP2の塗布方法は、スクリーン印刷法またはグラビア印刷法などを使用することができ、本発明がこれに限定されるものではない。
本体形成段階
次に、上記積層体を焼成して誘電体層111及び内部電極121、122を含む本体110を形成することができる。焼成前に積層体をチップ単位で切断した後、焼成を行うことができる。
この時、上記焼成は、急速昇温を通じて内部電極と誘電体層が同時に焼成されることができる適正温度に短時間で到逹することで、誘電体層と内部電極間の収縮挙動の不一致が最小化されるように行われることができる。例えば、40℃/min以上の昇温速度で昇温して焼成を行うことができ、より好ましくは、50℃/min以上の昇温速度で昇温して焼成を行うことができる。
外部電極形成段階
次に、上記本体110に外部電極131、132を形成して積層型電子部品100を製造することができる。
外部電極131、132を形成する方法は特に限定せず、導電性金属及びガラスを含むペーストにディッピングする方法を利用することができ、導電性金属を含むシートを転写する方式で形成されることもできる。また、導電性金属及び樹脂を含むペーストを利用するか、原子層蒸着(Atomic Layer Deposition、ALD)工法、分子層蒸着(Molecular Layer Deposition、MLD)工法、化学気相蒸着(Chemical Vapor Deposition、CVD)工法、スパッタリング(Sputtering)工法などを用いて外部電極を形成することもできる。
また、メッキ工程をさらに行い外部電極がメッキ層131b、132bを含むようにすることができる。
(実験例)
複数のセラミックグリーンシートを積層して、図10に示すように積層体MLを形成した。以後、上記積層体をチップ単位で切断した後、焼成してサンプルチップを製作した。
試験番号1~4の場合、酸素雰囲気で表面処理を行わないNiパウダーを用いて容量形成部を構成し、試験番号5~15は、スパッタリング工法で酸素過量雰囲気で物理的酸素吸着工程を行ったNiパウダーを用いて容量形成部を構成した。但し、試験番号5から試験番号15にいくほどNiパウダー表面のNi(OH)含量が増加するように物理的酸素吸着工程を進行した。
図5のように、各試験番号のサンプルチップを第2方向の中央で第1及び第3方向に切断した後、その断面で第1カバー部と最も近く配置された内部電極IE1の第1及び第3方向の中央地点にX線を照射してスペクトルL1を得て、Ni(OH)によるスペクトルL2及びNiOによるスペクトルL3をピーク分離した。X線光電子分光装置としてはThermo Fisher Scientificを利用し、ピーク分離はAvantageプログラムを利用した。
各試験番号のサンプルチップに対するNiOによるスペクトルL3のピーク値Pv1、NiOによるスペクトルL3の面積S1、Ni(OH)によるスペクトルL2のピーク値Pv2及びNi(OH)によるスペクトルL2の面積S2を計算して下記の表1に記載した。
図6(a)~図6(d)は、試験番号12のサンプルチップに対して、上述した方法で得たスペクトルであり、図6(a)はピーク分離前のスペクトル、図6(b)はピーク分離後のスペクトル、図6(c)はNi(OH)によるスペクトルの面積S2を表示したグラフ、及び図6(d)はNiOによるスペクトルの面積S1を表示したグラフである。
図7(a)~図7(d)は、試験番号3のサンプルチップに対して、上述した方法で得たスペクトルであり、図7(a)はピーク分離前のスペクトル、図7(b)はピーク分離後のスペクトル、図7(c)はNi(OH)によるスペクトルの面積S2を表示したグラフ、及び図7(d)はNiOによるスペクトルの面積S1を表示したグラフである。
A/C crackは、各試験番号当たり2000個のサンプルチップを準備した後、サンプルチップの第3方向の中央で第2及び第1方向に切断した断面を観察して、図8のように容量形成部Acと第1カバー部C1間に300nm以上の浮きが観察される場合、A/C crackが発生したと判断し、2000個のサンプルチップのうちA/C crackが発生したサンプルチップの個数を下記の表1に記載した。
短絡率は、各試験番号当たり100個のサンプルチップを準備した後、測定電圧:0.5V、周波数:1kHzの条件で測定して、容量が3.2μF以下または4.2μF以上で測定された場合に短絡したと判断して、全体サンプルチップのうち短絡が発生したサンプルチップの割合を下記の表1に記載した。
破壊電圧(BDV)は、各試験番号当たり10個のサンプルチップに対して昇圧速度20V/sec、電流制限20mAの条件で測定して、その平均値を記載した。
接着力は、容量形成部用セラミックグリーンシートを1000kgf/cmで圧着して焼成した後、Tira社の装備を用いて[測定速度:30mm/min]の条件で測定した接着力を下記の表1に記載した。
Figure 2023042567000002
試験番号1~4の場合、S2/S1値が1.62以下で非常に低く、A/C crackが多量発生し、短絡率も高くBDVも低い水準であった。
試験番号7~13は、IE1のS2/S1値が4.5以上7.5以下であり、A/C Crackがほぼ発生せず、短絡率も低くBDVも高い水準であることを確認することができる。
試験番号6及び7を比較すると、IE1のS2/S1値4.5を境界としてA/C Crackの発生に顕著な差異があることが分かる。
試験番号5及び6は、IE1のS2/S1値が4.5未満でA/C crack、短絡率及びBDVが試験番号1~4と類似した水準であった。
また、試験番号13及び14を比較すると、IE1のS2/S1値7.5を境界としてA/C Crackの発生に顕著な差異があることが分かる。
試験番号14及び15は、IE1のS2/S1値が7.5超でA/C crackは試験番号1~4より低く発生したが、試験番号1~4より短絡率は高く、BDVは低くて信頼性に劣った。これは、-OH割合の増加に伴う親水性増加により水分の浸透のよるものと判断することができる。
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
また、本発明で使用された「一実施形態」という表現は、互いに同一の実施形態を意味せず、それぞれ互いに異なる固有な特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合されて実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態で説明されていないとしても、他の一実施形態でその事項と反対するか矛盾する説明がない限り、他の一実施形態に係わる説明として理解されることができる。
本発明で使用された用語は、単に一実施形態を説明するために使用されたもので、本発明を限定しようとする意図ではない。この時、単数の表現は文脈上明らかに異なって意味しない限り、複数の表現を含む。
100:積層型電子部品
110:本体
111:誘電体層
C1、C2:第1及び第2カバー部
114、115:マージン部
121、122:内部電極
131、132:外部電極
131a、132a:電極層
131b、132b:メッキ層
21:第1導電性粉末
21a:金属粒子
21b:シェル
11:第1セラミックグリーンシート
12:第2セラミックグリーンシート
GS:セラミックグリーンシート

Claims (34)

  1. 複数の誘電体層及び複数の内部電極を含み、前記複数の誘電体層と前記複数の内部電極が第1方向に交互に配置される容量形成部、前記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部、及び前記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部を含む本体と、
    前記本体に配置される外部電極とを含み、
    前記複数の内部電極のうち前記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下である、
    積層型電子部品。
  2. 前記IE1は、NiO質量に対するNi(OH)質量の比が4.88以上7.07以下である、請求項1に記載の積層型電子部品。
  3. 前記複数の内部電極のうち少なくとも一つ以上の内部電極は、NiO質量に対するNi(OH)質量の比が3.0以下である、請求項1に記載の積層型電子部品。
  4. 前記複数の内部電極のうちNiO質量に対するNi(OH)質量の比が3.0以下である内部電極の個数の割合は90%以上である、請求項1に記載の積層型電子部品。
  5. 前記第2カバー部と最も近く配置された内部電極をIE2とした時、IE2はNiO質量に対するNi(OH)質量の比が4.5以上7.5以下である、請求項1に記載の積層型電子部品。
  6. 前記IE1及びIE2は、NiO質量に対するNi(OH)質量の比が4.88以上7.07以下である、請求項5に記載の積層型電子部品。
  7. 前記容量形成部のうち前記第1カバー部と隣接した領域をK1、前記容量形成部のうち前記第2カバー部と隣接した領域をK2、前記K1とK2間に配置された領域をKcとした時、
    前記K1及びK2に含まれた内部電極は、NiO質量に対するNi(OH)質量の比が4.5以上7.5以下であり、
    前記Kcに含まれた内部電極は、NiO質量に対するNi(OH)質量の比が3.0以下である、請求項1に記載の積層型電子部品。
  8. 前記容量形成部の第1方向の最大大きさに対して前記Kcの第1方向の最大大きさの比は0.9以上であり、
    前記K1及びK2は、NiO質量に対するNi(OH)の質量の比が4.5以上7.5以下である内部電極を一つ以上含む、請求項7に記載の積層型電子部品。
  9. 前記IE1は、金属粒子及び前記金属粒子の表面の少なくとも一部に配置されたNi(OH)を含む導電性粉末を用いて形成されたものである、請求項1に記載の積層型電子部品。
  10. 前記内部電極の平均厚さは0.35μm以下である、請求項1に記載の積層型電子部品。
  11. 前記誘電体層の平均厚さは0.37μm以下である、請求項1に記載の積層型電子部品。
  12. 前記第1カバー部の平均厚さは15μm以下である、請求項1に記載の積層型電子部品。
  13. 前記本体は、前記第1方向に向かい合う第1及び第2面、前記第1及び第2面と連結され第2方向に向かい合う第3及び第4面、前記第1~第4面と連結され第3方向に向かい合う第5及び第6面を含み、
    前記積層型電子部品の第2方向の最大大きさは0.66mm以下であり、第3方向の最大大きさは0.33mm以下である、請求項1に記載の積層型電子部品。
  14. 前記IE1のNiO質量に対するNi(OH)質量の比は、前記IE1をX線光電子分光法(XPS)で分析したスペクトルにおいてNiOによるスペクトルの面積に対するNi(OH)によるスペクトルの面積の比である、請求項1に記載の積層型電子部品。
  15. 複数の誘電体層及び複数の内部電極を含み、前記複数の誘電体層と前記複数の内部電極が第1方向に交互に配置される容量形成部、前記容量形成部の第1方向の一面に配置され誘電体層を含む第1カバー部、及び前記容量形成部の第1方向の他面に配置され誘電体層を含む第2カバー部を含む本体と、
    前記本体に配置される外部電極とを含み、
    前記複数の内部電極のうち前記第1カバー部と最も近く配置された内部電極をIE1とした時、IE1はX線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下である、積層型電子部品。
  16. 前記IE1は、NiOのピーク値が8400以上11000以下であり、Ni(OH)のピーク値が27100以上32800以下である、請求項15に記載の積層型電子部品。
  17. 前記X線光電子分光法で分析したグラフにおいて、NiOによるスペクトルの面積をS1、Ni(OH)によるスペクトルの面積をS2とした時、前記IE1は4.88≦S2/S1≦7.07を満たす、請求項15に記載の積層型電子部品。
  18. 前記IE1のS1は11.4以上15.0以下であり、前記IE1のS2は73.2以上88.8以下である、請求項17に記載の積層型電子部品。
  19. 前記第2カバー部と最も近く配置された内部電極をIE2とした時、IE2は、X線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下である、請求項15に記載の積層型電子部品。
  20. 前記複数の内部電極のうち少なくとも一つ以上の内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が0.83以下である、請求項15に記載の積層型電子部品。
  21. 前記容量形成部のうち前記第1カバー部と隣接した領域をK1、前記容量形成部のうち前記第2カバー部と隣接した領域をK2、前記K1とK2間に配置された領域をKcとした時、
    前記K1及びK2に含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下であり、
    前記Kcに含まれた内部電極は、X線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が0.83以下である、請求項15に記載の積層型電子部品。
  22. 前記容量形成部の第1方向の最大大きさに対して前記Kcの第1方向の最大大きさは0.9以上であり、前記K1及びK2は、X線光電子分光法(XPS)で分析したスペクトルにおいてNiOのピーク値に対するNi(OH)のピーク値の比が2.46以上3.55以下である内部電極を一つ以上含む、請求項21に記載の積層型電子部品。
  23. 前記内部電極の平均厚さは0.35μm以下である、請求項15に記載の積層型電子部品。
  24. 前記誘電体層の平均厚さは0.37μm以下である、請求項15に記載の積層型電子部品。
  25. 前記第1カバー部の平均厚さは15μm以下である、請求項15に記載の積層型電子部品。
  26. 前記本体は、前記第1方向に向かい合う第1及び第2面、前記第1及び第2面と連結され第2方向に向かい合う第3及び第4面、前記第1~第4面と連結され第3方向に向かい合う第5及び第6面を含み、
    前記積層型電子部品の第2方向の最大大きさは0.66mm以下であり、第3方向の最大大きさは0.33mm以下である、請求項15に記載の積層型電子部品。
  27. 酸素雰囲気で金属粒子を表面処理して第1導電性粉末を準備する段階と、
    セラミックグリーンシート上に前記第1導電性粉末を含む内部電極用ペーストを塗布して第1セラミックグリーンシートを準備する段階と、
    複数のセラミックグリーンシートを第1方向に積層して積層体を形成し、
    前記積層体の第1方向の上部及び下部には内部電極用ペーストが塗布されないセラミックグリーンシートをそれぞれ一つ以上積層してカバー部を積層し、前記積層体の第1方向の中央部には内部電極用ペーストが塗布されたセラミックグリーンシートを複数個積層して容量形成部を積層し、前記容量形成部の第1方向の最上部に配置されたセラミックグリーンシートは前記第1セラミックグリーンシートである積層体形成段階と、
    前記積層体を焼成して誘電体層及び内部電極を含む本体を形成する段階と、
    前記本体に外部電極を形成する段階とを含む、積層型電子部品の製造方法。
  28. 前記積層体形成段階において、前記容量形成部の第1方向の最上部及び最下部に配置されたセラミックグリーンシートは、前記第1セラミックグリーンシートである、請求項27に記載の積層型電子部品の製造方法。
  29. 前記積層体形成段階において、前記容量形成部の第1方向の上部には前記第1セラミックグリーンシートが複数個配置される、請求項27に記載の積層型電子部品の製造方法。
  30. 前記積層体形成段階において、前記容量形成部の第1方向の上部及び下部には前記第1セラミックグリーンシートが複数個配置される、請求項27に記載の積層型電子部品の製造方法。
  31. 前記第1導電性粉末は、金属粒子及び前記金属粒子の表面に配置されたNi(OH)が含まれたシェルを含む、請求項27に記載の積層型電子部品の製造方法。
  32. 前記容量形成部は、酸素雰囲気で表面処理を行わない第2導電性粉末を含む内部電極用ペーストを塗布した第2セラミックグリーンシートを一つ以上含む、請求項27に記載の積層型電子部品の製造方法。
  33. 前記表面処理は、物理的酸素吸着工程を用いて行う、請求項27に記載の積層型電子部品の製造方法。
  34. 前記表面処理は、スパッタリング工法またはバレル型スパッタリング工法を用いて行う、請求項27に記載の積層型電子部品の製造方法。
JP2022130273A 2021-09-14 2022-08-17 積層型電子部品及びその製造方法 Pending JP2023042567A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210122733 2021-09-14
KR10-2021-0122733 2021-09-14
KR1020220048917A KR20230039503A (ko) 2021-09-14 2022-04-20 적층형 전자 부품 및 그 제조 방법
KR10-2022-0048917 2022-04-20

Publications (1)

Publication Number Publication Date
JP2023042567A true JP2023042567A (ja) 2023-03-27

Family

ID=85478254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022130273A Pending JP2023042567A (ja) 2021-09-14 2022-08-17 積層型電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US20230082454A1 (ja)
JP (1) JP2023042567A (ja)
CN (1) CN115810486A (ja)

Also Published As

Publication number Publication date
US20230082454A1 (en) 2023-03-16
CN115810486A (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP5773445B2 (ja) 積層セラミック電子部品及びその製造方法
US9076596B2 (en) Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same
CN102568822B (zh) 多层陶瓷电容器及其制造方法
US8837112B2 (en) Multilayer ceramic electronic component and method of fabricating the same
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP2012253338A (ja) 積層セラミック電子部品
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP2012253337A (ja) 積層セラミック電子部品
US9466424B2 (en) Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same
JP2013048231A (ja) 積層セラミック電子部品及びその製造方法
JP2013106035A (ja) 積層セラミック電子部品
CN103887063A (zh) 多层陶瓷电子器件
JP2014107540A (ja) 積層セラミック電子部品
JP2012169620A (ja) 積層セラミック電子部品及びその製造方法
JP5780856B2 (ja) 積層セラミックコンデンサ
JP2013115426A (ja) 積層セラミック電子部品及びその製造方法
JP2014093516A (ja) 積層セラミック電子部品及びその製造方法
JP2023042567A (ja) 積層型電子部品及びその製造方法
JP2022111041A (ja) 積層型電子部品
JP6935707B2 (ja) 積層セラミックコンデンサ
KR20230039503A (ko) 적층형 전자 부품 및 그 제조 방법
JP2021052103A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JP2024089629A (ja) 積層型電子部品
JP2022081390A (ja) 積層型電子部品