CN115810486A - 多层电子组件及其制造方法 - Google Patents

多层电子组件及其制造方法 Download PDF

Info

Publication number
CN115810486A
CN115810486A CN202211115317.0A CN202211115317A CN115810486A CN 115810486 A CN115810486 A CN 115810486A CN 202211115317 A CN202211115317 A CN 202211115317A CN 115810486 A CN115810486 A CN 115810486A
Authority
CN
China
Prior art keywords
less
multilayer electronic
mass
nio
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211115317.0A
Other languages
English (en)
Inventor
吴泳俊
金正烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220048917A external-priority patent/KR20230039503A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115810486A publication Critical patent/CN115810486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层电子组件及其制造方法。所述多层电子组件包括主体和设置在所述主体上的外电极,所述主体包括多个第一介电层和多个内电极,所述主体被划分为:电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上,并且包括第二介电层;以及第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层。其中,如果在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,则IE1中的Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5。

Description

多层电子组件及其制造方法
本申请要求于2021年9月14日在韩国知识产权局提交的第10-2021-0122733号韩国专利申请和于2022年4月20日在韩国知识产权局提交的第10-2022-0048917号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件及其制造方法。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)可以是如下的片式电容器:该片式电容器安装在各种类型的电子产品(诸如包括液晶显示器(LCD)、等离子显示面板(PDP)等的图像显示装置以及计算机、智能电话、移动电话等)的印刷电路板上,并且用于进行充电或放电。
这样的多层陶瓷电容器由于具有相对小的尺寸、相对高的容量和相对容易的安装性,可以用作各种电子装置的组件。随着电子装置的组件的尺寸的减小,对减小多层陶瓷电容器的尺寸和增大多层陶瓷电容器的容量的需求不断增加。
为了满足减小多层陶瓷电容器的尺寸和增大多层陶瓷电容器的容量的需求,需要减小介电层的厚度和内电极的厚度以增加堆叠层的数量。目前,内电极已经达到约0.6μm的厚度,并在继续变薄。然而,为了减小内电极的厚度,作为基体材料的金属粉末已经微粒化。因而,烧结收缩起始温度已经降低,并且与介电层的收缩行为的不匹配已经增加,使得可能发生诸如分层等的缺陷。
特别地,由于电容形成部和覆盖部之间的结合力低于电容形成部中的介电层和内电极之间的结合力,因此可能出现电容形成部和覆盖部之间的A/C裂纹。当在电容形成部和覆盖部之间出现A/C裂纹时,可能发生短路或者击穿电压(BDV)可能降低,从而降低可靠性。
因此,需要一种能够抑制电容形成部和覆盖部之间的A/C裂纹的方法。
发明内容
本公开的一个方面在于提供一种具有优异可靠性的多层电子组件及其制造方法。
另外,本公开的另一方面在于提供一种抑制在电容形成部和覆盖部之间出现A/C裂纹的多层电子组件。
然而,本公开的方面不限于上述内容,并且在描述本公开的具体实施例的过程中将更容易理解。
根据本公开的一方面,一种多层电子组件包括主体和设置在所述主体上的外电极。所述主体包括多个第一介电层和多个内电极,所述主体被划分为:电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上,并且包括第二介电层;以及第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层。其中,在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,并且IE1中的Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5。
根据本公开的一方面,一种多层电子组件包括主体和设置在所述主体上的外电极。所述主体包括多个第一介电层和多个内电极,所述主体被划分为:电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上并且包括第二介电层;以及第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层。其中,在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,并且在通过X射线光电子能谱仪(XPS)分析的IE1的能谱中Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55。
根据本公开的另一方面,一种制造多层电子组件的方法包括:通过在氧气气氛中对金属颗粒执行表面处理来制备第一导电粉末;通过将包括所述第一导电粉末的内电极膏涂覆到陶瓷生片来制备第一陶瓷生片;形成堆叠体,所述形成堆叠体的步骤包括:在第一方向上堆叠包括所述第一陶瓷生片的多个陶瓷生片以形成电容形成部,其中,设置在所述电容形成部的在所述第一方向上的最上部的陶瓷生片是所述第一陶瓷生片;以及分别在所述堆叠体的在所述第一方向上的上部和下部堆叠未涂敷内电极膏的一个或更多个陶瓷生片,以形成覆盖部;通过烧结所述堆叠体形成包括介电层和内电极的主体;以及在所述主体上形成外电极。
根据本公开的一方面,一种多层电子组件包括主体和设置在所述主体上的外电极。所述主体包括多个第一介电层和多个内电极,所述主体被划分为:电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上并且包括第二介电层;以及第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层。其中,在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,IE1中的Ni(OH)2质量与NiO质量的比值大于4.30且小于8.10。
根据本公开的另一方面,一种制造多层电子组件的方法包括:通过在氧气气氛中对金属颗粒进行表面处理来制备第一导电粉末;通过将包括所述第一导电粉末的内电极膏涂敷到陶瓷生片来制备第一陶瓷生片;形成堆叠体,所述形成堆叠体的步骤包括在第一方向上堆叠至少两个所述第一陶瓷生片;通过烧结所述堆叠体形成包括介电层和内电极的主体,其中,所述内电极的Ni(OH)2质量与NiO质量的比值大于4.30且小于8.10;以及在所述主体上形成外电极。
附图说明
通过结合附图以及以下具体实施方式,将更清楚地理解本公开的上述和其他方面、特征和优点,在附图中:
图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的截面图。
图3是沿着图1的线II-II'截取的截面图。
图4是示意性地示出根据本公开的实施例的多层电子组件的分解立体图。
图5是示出X射线光电子能谱仪(XPS)的测量位置的示图。
在图6中,作为通过X射线光电子能谱仪(XPS)分析的12号试验的IE1的能谱,图6的(a)部分是示出分峰之前的能谱的曲线图,图6的(b)部分是示出分峰之后的能谱的曲线图,图6的(c)部分是示出Ni(OH)2的能谱的面积的曲线图,并且图6的(d)部分是示出NiO的能谱的面积的曲线图。
在图7中,作为通过X射线光电子能谱仪(XPS)分析的3号试验的IE1的能谱,图7的(a)部分是示出分峰之前的能谱的曲线图,图7的(b)部分是示出分峰之后的能谱的曲线图,图7的(c)部分是示出Ni(OH)2的能谱的面积的曲线图,并且图7的(d)部分是示出NiO的能谱的面积的曲线图。
图8是在第一方向和第二方向(LT平面)上捕获的样品片的截面中的电容形成部和覆盖部之间的A/C裂纹的图片。
图9示出了第一导电粉末。
图10是示出根据本公开的实施例的形成堆叠体的工艺的示图。
图11示出了图10的修改示例。
具体实施方式
在下文中,将参照具体实施例和附图描述本公开的实施例。然而,本公开的实施例可以被修改为各种其他形式,并且本公开的范围不限于下面描述的实施例。此外,可以提供本公开的实施例以向本领域普通技术人员更完整地描述本公开。因此,为了描述的清楚性,附图中的要素的形状和尺寸可被夸大,并且在附图中由相同或相似的附图标记表示的要素可以是相同或相似的要素。
在附图中,为了本公开的清楚性,将省略与描述无关的部分,并且可以放大厚度以清楚地示出层和区域。相同或相似的附图标记将用于表示相同或相似的组件。此外,在整个说明书中,除非另有具体说明,否则当要素被称为“包含”或“包括”要素时,这意味着该要素还可以包括其他要素,而不排除其他要素。
在附图中,第一方向可以被定义为堆叠方向或厚度(T)方向,第二方向可以被定义为长度(L)方向,并且第三方向可以被定义为宽度(W)方向。
多层电子组件
图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的截面图。
图3是沿着图1的线II-II'截取的截面图。
图4是示意性地示出根据本公开的实施例的多层电子组件的分解立体图。
在下文中,将参照图1至图4详细描述根据本公开的实施例的多层电子组件100。
根据本公开的实施例的多层电子组件100可以包括主体110和设置在主体110上的外电极(例如,131和132),主体110包括多个介电层111以及多个内电极121和122。主体110可被划分为:电容形成部Ac,在电容形成部Ac中多个介电层111以及多个内电极121和122在第一方向上交替设置;第一覆盖部C1,设置在电容形成部Ac的在第一方向上的一个表面上并且包括介电层;以及第二覆盖部C2,设置在电容形成部Ac的在第一方向上的另一表面上并且包括介电层。其中,如果多个内电极121和122之中的最靠近第一覆盖部C1设置的内电极被称为IE1,则IE1中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5。
由于电容形成部Ac与覆盖部C1和C2中的每个之间的结合力低于电容形成部Ac中的介电层111与内电极121和122中的每个之间的结合力,因此可能出现电容形成部Ac与覆盖部C1和C2之间的裂纹(下文中称为“A/C裂纹”)。另外,与电容形成部Ac与在第一方向上设置在主体110的下部的第二覆盖部C2之间的空间相比,在电容形成部Ac与在第一方向上设置在主体110的上部的第一覆盖部C1之间的空间中更有可能出现A/C裂纹。这可能是由于在堆叠工艺中受到的压力差所导致的。当出现A/C裂纹时,可能发生短路或击穿电压(BDV)可能降低,从而降低可靠性。
介电层111与内电极121和122中的每个之间的结合力可能受由于它们之间的界面处的-H和-OH引起的相互氢结合的影响最大。因此,在本公开中,可以增加最靠近第一覆盖部C1设置的内电极IE1中的Ni(OH)2的比率以增加IE1中的-OH的比率,可以改善由氢结合导致的结合力以改善电容形成部Ac和第一覆盖部C1之间的结合力,从而抑制A/C裂纹的出现。在下文中,将主要描述如何改善电容形成部Ac和第一覆盖部C1之间的结合力。同样地,也可使用相同的手段来改善电容形成部Ac和第二覆盖部C2之间的结合力,将不对其进行重复描述。
在下文中,将详细描述根据本公开的实施例的多层电子组件100的每种构造。
在主体110中,介电层111和内电极121和122可以交替堆叠。
尽管主体110的具体形状没有特别限制,但如所示出的,主体110可以具有六面体形状等。由于包括在主体110中的陶瓷粉末颗粒在烧结工艺期间的收缩,主体110可能不具有完全直的六面体形状,而是可以具有大体上六面体的形状。
主体110可以具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4,以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在堆叠其上设置有内电极121和122的介电层111之后,在未设置内电极121和122的边缘区域与设置有内电极121和122的区域之间,由于内电极121和122的厚度,可能产生台阶差。因此,当基于第一表面1或第二表面2观察时,将第一表面1与第五表面5和第六表面6连接的角部和/或将第二表面2与第五表面5和第六表面6连接的角部可以具有在第一方向上朝向主体110的中央部分收缩的形状。可选地,由于主体的烧结工艺中的收缩行为,当基于第一表面1或第二表面2观察时,连接第一表面1与第三表面3、第四表面4、第五表面5和第六表面6的角部和/或连接第二表面2与第三表面3、第四表面4、第五表面5和第六表面6的角部可以具有在第一方向上朝向主体110的中央部分收缩的形状。可选地,当执行单独的工艺以对连接主体110的每侧的角部进行倒圆以防止碎裂缺陷(chipping defects)等时,连接第一表面1与第三表面3、第四表面4、第五表面5和第六表面6的角部和/或连接第二表面2与第三表面3、第四表面4、第五表面5和第六表面6的角部可以具有倒圆形状。
为了抑制由于内电极121和122引起的台阶差,在堆叠之后,堆叠体被切割以获得电容形成部Ac并使内电极121和122从电容形成部Ac的在第三方向(宽度方向)上的两个侧表面暴露,然后单个介电层或者两个或更多个介电层形成在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上以形成边缘部114和115,使得连接第一表面1与第五表面5和第六表面6的角部以及连接第二表面2与第五表面5和第六表面6的角部可以不具有收缩的形状。
形成主体110的多个介电层111可以处于烧结状态,并且相邻介电层111可以一体化为在不使用扫描电子显微镜(SEM)的情况下难以识别相邻介电层111之间的边界的程度。
根据本公开的实施例,用于形成介电层111的原材料没有特别限制,只要可以获得足够的电容即可。例如,可以使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等作为形成介电层111的原材料。钛酸钡基材料可以包括BaTiO3基陶瓷粉末,并且BaTiO3基陶瓷粉末的示例可以包括BaTiO3或其中钙(Ca)、锆(Zr)等部分溶解在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1,0<y<1)或Ba(Ti1-yZry)O3(0<y<1)等。
另外,可以将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到作为用于形成介电层111的原材料的钛酸钡(BaTiO3)等的粉末中。
介电层111的平均厚度td不需要特别限制。
通常,当介电层被薄薄地形成为具有小于0.6μm的厚度时,特别是当介电层的厚度小于等于0.37μm时,可靠性可能劣化。
根据本公开的实施例,由于可以通过改善第一覆盖部C1与电容形成部Ac之间的结合力来抑制A/C裂纹,因此即使当介电层111的平均厚度小于等于0.37μm时,也可以确保优异的可靠性。
因此,当介电层111的平均厚度小于等于0.37μm时,根据本公开的可靠性改善效果可能更显著。
介电层111的平均厚度td可以表示设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可以通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的在长度方向和厚度方向(L-T平面)上的截面进行扫描而获得的图像来确定。更具体地,可以通过以下方式确定介电层111的厚度的平均值:在扫描的图像中测量一个介电层的在长度方向上的三十(30)个等间隔点处的厚度,然后对所测量的厚度求平均值。可以在电容形成部Ac中指定三十(30)个等间隔点。另外,当通过将平均值的确定扩展地反映到十(10)个介电层来确定平均值时,介电层的平均厚度可以更一般化。
主体110可以包括多个介电层111以及多个内电极121和122。主体110可被划分为:电容形成部Ac,在电容形成部Ac中,介电层111和内电极121和122在第一方向上交替设置;第一覆盖部C1,设置在电容形成部Ac的在第一方向上的一个表面上并且包括介电层;以及第二覆盖部C2,设置在电容形成部Ac的在第一方向上的另一表面上并且包括介电层。
电容形成部Ac可以是对多层电子组件的电容形成有贡献的部分,并且可以通过以下方式形成:重复堆叠多个第一内电极121和第二内电极122,并且使介电层111介于多个第一内电极121和第二内电极122之间。
第一覆盖部C1和第二覆盖部C2可以通过分别在电容形成部Ac的在厚度方向上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成,并且可以基本上起到防止由于物理应力或化学应力而损坏内电极的作用。
第一覆盖部C1和第二覆盖部C2不包括内电极,并且可以包括与电容形成部Ac的介电层111相同的材料。覆盖部C1和C2的介电层和电容形成部Ac的介电层111可以不必限于相同的材料,并且可以根据需要包括不同的材料。例如,第一覆盖部C1和第二覆盖部C2可包括陶瓷材料,例如,钛酸钡(BaTiO3)基陶瓷材料。此外,第一覆盖部C1的介电层和第二覆盖部C2的介电层可包括相同或不同的材料。
覆盖部C1和C2中的每个的平均厚度tc不需要特别限制。为了更容易地实现减小多层电子组件的尺寸和增大多层电子组件的容量的需求,覆盖部C1和C2中的每个的平均厚度tc可以小于等于15μm。例如,第一覆盖部C1的平均厚度tc可以小于等于15μm,并且第二覆盖部C2的平均厚度tc也可以小于等于15μm。另外,根据本公开的实施例,由于可以通过改善第一覆盖部C1和电容形成部Ac之间的结合力来抑制A/C裂纹,因此即使当覆盖部C1和C2中的每个的平均厚度tc小于等于15μm时,也可以确保优异的可靠性。
覆盖部C1和C2中的每个的平均厚度tc可以表示在第一方向上的距离,并且可以是覆盖部C1和C2中的每个的在电容形成部Ac的上方或下方的五(5)个等间隔点处测量的在第一方向上的距离(例如,电容形成部Ac的上表面与第一覆盖部C1的上表面之间的距离或电容形成部Ac的下表面与第二覆盖部C2的下表面之间的距离)的平均值。覆盖部C1和C2中的每个的平均厚度tc可以通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的在长度方向和厚度方向(L-T平面)上的截面进行扫描而获得的图像来确定。即使在本公开中没有描述,也可以使用本领域普通技术人员理解的其他方法和/或工具。
另外,边缘部114和115可以设置在电容形成部Ac的在第三方向上的两个侧表面上。
边缘部114和115可以包括设置在电容形成部Ac的在第三方向上的一个侧表面上的第一边缘部114和设置在电容形成部Ac的在第三方向上的另一侧表面上的第二边缘部115。例如,边缘部114和115可以形成主体110的在宽度方向上的两个端表面。
如图3所示,边缘部114和115可以指在主体110的在宽度-厚度(WT)方向切割的截面中第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。
边缘部114和115可以基本上起到防止由于物理应力或化学应力而损坏内电极的作用。
边缘部114和115可以通过以下方式制备:将导电膏涂覆到陶瓷生片的除了形成边缘部的部分之外的部分来形成内电极。
可选地,为了抑制由内电极121和122导致的台阶差,在堆叠之后,可以切割堆叠体以获得电容形成部Ac并使内电极121和122从电容形成部Ac的在第三方向(宽度方向)上的两个侧表面暴露,然后可以在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上堆叠单个介电层或者两个或更多个介电层,以形成边缘部114和115。
边缘部114和115的宽度不需要特别限制。为了更容易地实现减小多层电子组件的尺寸和增大多层电子组件的容量的需求,边缘部114和115中的每个的平均宽度可以小于等于15μm。另外,根据本公开的实施例,由于可以通过改善第一覆盖部C1和电容形成部Ac之间的结合力来抑制A/C裂纹,因此即使当边缘部114和115中的每个的平均宽度小于等于15μm时,也可以确保优异的可靠性。
边缘部114和115中的每个的平均宽度可以表示边缘部114和115中的每个在第三方向上的距离的平均值,并且可以是通过如下方式获得的值:从电容形成部Ac的在第三方向上的侧表面在五(5)个等间隔点处对边缘部114和115的宽度进行测量,然后对测量的宽度值求平均值。
内电极121和122可以与介电层111交替堆叠。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可以交替地设置成彼此相对以构成主体110,并且介电层111介于第一内电极121和第二内电极122之间,并且第一内电极121和第二内电极122可以分别从主体110的第三表面3和第四表面4暴露。
第一内电极121可与第四表面4间隔开并且可从第三表面3暴露,并且第二内电极122可与第三表面3间隔开并且可从第四表面4暴露。第一外电极131可以设置在主体110的第三表面3上以连接到第一内电极121,并且第二外电极132可以设置在主体110的第四表面4上以连接到第二内电极122。
例如,第一内电极121不连接到第二外电极132,而是连接到第一外电极131,并且第二内电极122不连接到第一外电极131,而是连接到第二外电极132。因此,第一内电极121可以形成为与第四表面4间隔开预定距离,并且第二内电极122可以形成为与第三表面3间隔开预定距离。
在这种情况下,第一内电极121和第二内电极122可以通过设置在其间的介电层111彼此电分离。
根据本公开的实施例,如果多个内电极121和122之中的最靠近第一覆盖部C1设置的内电极被称为IE1,则IE1中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5。
介电层111与内电极121和122中的每个之间的结合力可能受由于在它们之间的界面处的-H和-OH引起的相互氢结合的影响最大。在这种情况下,-OH可以包括在内电极121和122中的每个的Ni(OH)2中,并且-H可以设置在介电层111的表面上。这是因为-H可以不包括在形成介电层111的材料中,但是-H可以通过与空气中的微量水分反应而设置在介电层111的表面的一部分上。
当氢(H)原子与具有强电负性的原子(诸如氮(N)、氧(O)、氟(F)等)共价键结合时,具有强电负性的原子可以具有部分负电荷(-),氢原子可以具有部分正电荷(+)。当具有强电负性的原子邻近于这样的氢原子时,可以在这两个原子之间产生静电吸引,这被称为氢结合。氢结合不是原子之间的化学键合,而是分子之间的相互作用(例如,分子间的相互作用),并且与分子之间的其他相互作用(其他相互作用是其他极性吸引力,诸如分散力、偶极-偶极力和偶极-诱导偶极力)相比,氢结合可以具有强得多的结合力。由于内电极121和122的-OH具有部分负电荷,并且介电层111的-H具有部分正电荷,因此可以改善介电层111与内电极121和122中的每个之间的结合力。
当IE1中的Ni(OH)2质量与NiO质量的比值满足大于等于4.5且小于等于7.5(或者该比大于4.30且小于8.10)时,可以最大限度地确保IE1与第一覆盖部C1的介电层之间的氢结合力。因此,可以提高电容形成部Ac与第一覆盖部C1之间的结合力,以抑制A/C裂纹的出现。
当IE1中的Ni(OH)2质量与NiO质量的比值小于4.5或者小于等于4.3时,-OH的比率可能不足,因此改善电容形成部Ac与第一覆盖部C1之间的结合力的效果可能不足。
当IE1中的Ni(OH)2质量与NiO质量的比值超过7.5或者大于等于8.10时,-OH的比率可增大得超过必要,并且电容形成部Ac与第一覆盖部C1之间的结合力可能反而减小。当-OH的比率太高时,电容形成部Ac与第一覆盖部C1之间的结合力可能由于氢结合力而得到改善,但是亲水性可能太高而增大水分渗透的可能性,并且结合力可能降低。
因此,IE1中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5,并且更优选地,IE1中的Ni(OH)2质量与NiO质量的比值可以大于等于4.88且小于等于7.07。
在实施例中,多个内电极121和122之中的至少一个内电极中的Ni(OH)2质量与NiO质量的比值可以小于等于3.0。
由于多个内电极121和122之中的至少一个内电极的Ni(OH)2质量与NiO质量的比值小于等于3.0,因此可以通过减小电容形成部Ac中的介电层111与内电极121和122中的每个之间的结合力和电容形成部Ac与第一覆盖部C1之间的结合力之间的差异来分散应力。因此,可以更有效地抑制A/C裂纹。
本公开不限于此,并且应注意的是,本公开不排除在多个内电极121和122的所有内电极中的Ni(OH)2质量与NiO质量的比值满足大于等于4.5且小于等于7.5的情况。
在实施例中,多个内电极121和122之中的Ni(OH)2质量与NiO质量的比值小于等于3.0的内电极的数量的比率(例如,多个内电极121和122之中的Ni(OH)2质量与NiO质量的比值小于等于3.0的内电极的数量与多个内电极121和122中的内电极的总数的比率)可以大于等于90%且小于100%。因此,可以进一步减小电容形成部Ac中的介电层111与内电极121和122之间的结合力和电容形成部Ac与第一覆盖部C1之间的结合力之间的差异,以分散应力,从而更有效地抑制裂纹的出现。Ni(OH)2质量与NiO质量的比值小于等于3.0的内电极的数量可以通过如下方式获得:对Ni(OH)2质量与NiO质量的比值小于等于3.0(如使用本文公开的X射线光电子能谱仪(XPS)所确定的)的内电极的数量进行计数。即使在本公开中没有描述,也可以使用本领域普通技术人员理解的其他方法和/或工具。
在实施例中,如果最靠近第二覆盖部C2设置的内电极被称为IE2,则IE2中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5,或者可以大于4.30且小于8.10。
因此,由于可以最大限度地确保IE2与第二覆盖部C2的介电层之间的氢结合力,因此可以改善电容形成部Ac和第二覆盖部C2之间的结合力以抑制A/C裂纹的出现。更优选地,IE2中的Ni(OH)2质量与NiO质量的比值可以大于等于4.88且小于等于7.07。
在实施例中,如果电容形成部Ac的与第一覆盖部C1相邻的区域被称为K1,电容形成部Ac的与第二覆盖部C2相邻的区域被称为K2,并且电容形成部Ac的设置在K1与K2之间的区域被称为Kc,则包括在K1和K2中的内电极中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5,并且包括在Kc中的内电极中的Ni(OH)2质量与NiO质量的比值可以小于等于3.0。
由于与包括在Kc中的内电极相比,包括在与第一覆盖部C1相邻的区域K1和与第二覆盖部C2相邻的区域K2中的内电极对覆盖部C1和C2与电容形成部Ac之间的结合力的影响更大,因此包括在K1和K2中的内电极中的Ni(OH)2质量与NiO质量的比值可以大于等于4.5且小于等于7.5,并且包括在Kc中的内电极中的Ni(OH)2质量与NiO质量的比值可以小于等于3.0。因此,可以更有效地抑制A/C裂纹。
在这种情况下,Kc的在第一方向上的最大距离(即,最大长度)与电容形成部Ac的在第一方向上的最大距离的比值可以大于等于0.9且小于1.0,并且K1和K2可以包括其中Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5的至少一个内电极。因此,可以进一步减小电容形成部Ac中的介电层111与内电极121和122之间的结合力和电容形成部Ac与覆盖部C1和C2之间的结合力之间的差异,以分散应力,从而更有效地抑制裂纹的出现。Kc在第一方向上的最大距离和电容形成部Ac在第一方向上的最大距离可以通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的在长度方向和厚度方向(L-T平面)上的截面进行扫描而获得的图像来确定。可以分别通过以下方式确定Kc和电容形成部在第一方向上的最大距离:在扫描的图像中测量Kc和电容形成部的在长度方向上的三十(30)个等间隔点处的距离(厚度)并在测量值之中选择相应的最大距离。即使在本公开中没有描述,也可以使用本领域普通技术人员理解的其他方法和/或工具。
将内电极中的Ni(OH)2质量与NiO质量的比值控制为大于等于4.5且小于等于7.5的方法没有特别限制。例如,可以通过使用导电粉末21形成内电极来控制内电极中的Ni(OH)2质量与NiO质量的比值,导电粉末21包括金属颗粒21a和设置在金属颗粒21a的表面上的含有Ni(OH)2的壳21b。在一些实施例中,内电极可包括导电颗粒,导电颗粒包括金属颗粒和设置在金属颗粒的表面的至少一部分上的Ni(OH)2
在这种情况下,可以通过在氧过量气氛中对金属颗粒21a执行物理氧吸附工艺来获得包括金属颗粒21a和设置在金属颗粒21a的表面上的含有Ni(OH)2的壳21b的导电粉末21。另外,作为物理氧吸附工艺,可以使用溅射法(例如,筒型溅射法)。
除了包括NiO和Ni(OH)2之外,内电极121和122还可以包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。
在实施例中,IE1和IE2中的一个或更多个还可以包括陶瓷添加剂。由于IE1和IE2中的一个或更多个包括陶瓷添加剂,因此可以减少覆盖部C1和C2与电容形成部Ac之间的收缩行为的不匹配,以改善电容形成部Ac与覆盖部C1和C2之间的结合力。陶瓷添加剂的类型没有特别限制,并且可以是与包括在介电层中的陶瓷相同类型的陶瓷。
在实施例中,内电极121和122还可以包括陶瓷添加剂。由于内电极121和122包括陶瓷添加剂,因此可以减少介电层111与内电极121和122之间的收缩行为的不匹配,以抑制介电层111与内电极121和122之间的分层。
测量内电极中的Ni(OH)2质量与NiO质量的比值的方法不需要特别限制。例如,内电极中的Ni(OH)2质量与NiO质量的比值可以是通过X射线光电子能谱仪(XPS)分析的内电极的能谱中的(对应于)Ni(OH)2的能谱的面积S2与(对应于)NiO的能谱的面积S1的比值S2/S1。
X射线光电子能谱仪(XPS)可以是一种分析测量目标的成分和化学状态的电子能谱仪,并且X射线光电子能谱仪(XPS)可以通过如下方式分析元素的标识和化学状态:当X射线照射到内电极时,测量通过光电效应从原子发射的光电子的能量分布(具体地,由X射线激发的光电子的动能),以获得X射线的能量与动能(即,结合能)之间的差异。
具体地,使用赛默飞世尔科技公司(ThermoFisherScientific)的X射线光电子能谱仪作为X射线光电子能谱装置,并且在从主体110的在第二方向上的中央部分切割的第一方向和第三方向上的截面中,可以通过将X射线照射在IE1的在第一方向和第三方向上的中心点处来获得如图6的(a)部分所示的能谱L1。此后,可以使用Avantage程序通过分峰将能谱L1分成(对应于)Ni(OH)2的能谱L2和(对应于)NiO的能谱L3,以获得如图6的(b)部分所示的能谱。在这种情况下,L4可以是用于分离XPS峰的基线。图6的(c)部分中所示的阴影部分的面积可以是(对应于)Ni(OH)2的能谱的面积S2,并且图6的(d)部分中所示的阴影部分的面积可以是(对应于)NiO的能谱的面积S1。[S2/S1]的值可以对应于[Ni(OH)2质量/NiO质量],并且可以指Ni(OH)2质量与NiO质量的比值。在图6中,横轴表示光电子的动能或结合能(单位为eV),纵轴表示相对光电子流强度(单位为任意单位(a.u.),例如,单位可以是CPS(counts per second,每秒计数),即单位时间内接收的光电子数量)。
可以使用上述方法测量其他内电极(例如,电容形成部Ac中的内电极和IE2)的Ni(OH)2质量与NiO质量的比值。
内电极121和122中的每个的平均厚度te不需要特别限制。
当内电极121和122中的每个通常被薄薄地形成为具有小于0.6μm的厚度时,特别地,当内电极121和122中的每个的厚度小于等于0.35μm时,可靠性可能劣化。
根据本公开的实施例,由于可以通过改善第一覆盖部C1和电容形成部Ac之间的结合力来抑制A/C裂纹,因此即使当内电极121和122中的每个的平均厚度小于等于0.35μm时,也可以确保优异的可靠性。
因此,当内电极121和122中的每个具有小于等于0.35μm的平均厚度时,根据本公开的效果可以更显著,并且可以更容易地实现多层电子组件的小型化和高容量。
内电极121和122中的每个的平均厚度te可以表示内电极121和122中的每个的平均厚度。
内电极121和122中的每个的平均厚度可以通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的在长度方向和厚度方向(L-T平面)上的截面进行扫描而获得的图像来确定。更具体地,可以通过如下方式确定内电极121和122的厚度的平均值:在扫描的图像中测量一个内电极的在长度方向上的三十(30)个等间隔点处的厚度,然后对所测量的厚度求平均值。可以在电容形成部Ac中指定三十(30)个等间隔点。另外,当通过将平均值的测量扩展地反映到十(10)个内电极来确定平均值时,内电极的平均厚度可以更一般化。
外电极131和132可以分别设置在主体110的第三表面3和第四表面4上。外电极131和132可以包括第一外电极131和第二外电极132,第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122。在这种情况下,外电极131和132可以包括弯曲部分,该弯曲部分被布置为延伸到主体110的第一表面1、第二表面2、第五表面5和第六表面6中的一个或更多个。
虽然在本实施例中描述了多层电子组件100具有两个外电极131和132的结构,但是外电极131和132的数量、形状等可以根据内电极121和122的形状或其他目的而改变。
外电极131和132可以使用诸如金属等的具有导电性的各种材料形成,具体的材料可以考虑电特性、结构稳定性等来确定,并且还可以具有多层结构。
例如,外电极131可以包括设置在主体110上的电极层131a和形成在电极层131a上的镀层131b,外电极132可以包括设置在主体110上的电极层132a和形成在电极层132a上的镀层132b。
作为电极层131a和132a的更具体的示例,电极层131a和132a可以是包括导电金属和玻璃的烧结电极,或者可以是包括导电金属和树脂的树脂基电极。
另外,电极层131a和132a可以具有烧结电极和树脂基电极依次形成在主体110上的形式。此外,电极层131a和132a可以通过将包括导电金属的片材转移到主体110上或通过将包括导电金属的片材转移到烧结电极上来形成。
可以使用具有优异导电性的材料作为包括在电极层131a和132a中的导电金属,并且电极层131a和132a的材料没有特别限制。例如,导电金属可以是镍(Ni)、铜(Cu)或它们的合金中的至少一种。
镀层131b和132b用于改善安装特性。镀层131b和132b的类型没有特别限制,并且可以是包括Ni、Sn、Pd或它们的合金中的至少一种的镀层,并且可以形成为多个层。
作为镀层131b和132b的更具体的示例,镀层131b和132b可以是Ni镀层或Sn镀层。镀层131b和132b可以具有Ni镀层和Sn镀层顺序地形成在电极层131a和132a上的形式,并且可以具有Sn镀层、Ni镀层和Sn镀层顺序地形成在电极层131a和132a上的形式。另外,镀层131b和132b可以包括多个Ni镀层和/或多个Sn镀层。
多层电子组件100的尺寸不需要特别限制。
为了同时实现小型化和高容量,可能需要通过减小介电层的厚度和内电极的厚度来增加堆叠的数量。在尺寸为0603(长×宽,0.6mm×0.3mm)或更小的多层电子组件100中,根据本公开的提高可靠性和绝缘电阻的效果可能更显著。
因此,考虑到制造误差和外电极尺寸等,当多层电子组件100的长度小于等于0.66mm并且其宽度小于等于0.33mm时,根据本公开的可靠性改善效果可更显著。在这种情况下,多层电子组件100的长度表示多层电子组件100的在第二方向上的最大距离,并且多层电子组件100的宽度表示多层电子组件100的在第三方向上的最大距离。可以使用光学显微镜来确定多层电子组件100的长度和宽度。即使在本公开中没有描述,也可以使用本领域普通技术人员理解的其他方法和/或工具。
将详细描述根据本公开的实施例的多层电子组件。将省略根据本公开的实施例的与上述多层电子组件重复的内容。
根据本公开的实施例的多层电子组件100可以包括主体110和设置在主体110上的外电极(例如,131和132),主体110包括多个介电层111和多个内电极121和122。主体110可被划分为:电容形成部Ac,在电容形成部Ac中,多个介电层111以及多个内电极121和122在第一方向上交替设置;第一覆盖部C1,设置在电容形成部Ac的在第一方向上的一个表面上并包括介电层;以及第二覆盖部C2,设置在电容形成部Ac的在第一方向上的另一表面上并包括介电层。其中,如果多个内电极121和122之中的最靠近第一覆盖部C1设置的内电极被称为IE1,则通过X射线光电子能谱仪(XPS)分析的IE1的能谱中Ni(OH)2峰值与NiO峰值的比值可以大于等于2.46且小于等于3.55。
当IE1的能谱中Ni(OH)2峰值与NiO峰值的比值满足大于等于2.46且小于等于3.55(或满足大于2.06且小于4.06)时,可以最大限度地确保第一覆盖部C1的介电层与IE1之间的氢结合力。因此,可以改善电容形成部Ac与第一覆盖部C1之间的结合力,以抑制A/C裂纹的出现。
当IE1的能谱中Ni(OH)2峰值与NiO峰值的比值小于2.46或者小于等于2.06时,-OH比率可能不足,因此改善电容形成部Ac与第一覆盖部C1之间的结合力的效果可能不足。当在IE1的能谱中Ni(OH)2峰值与NiO峰值的比值大于3.55或者大于等于4.06时,-OH的比率可能增大得超过必要,并且电容形成部Ac与第一覆盖部C1之间的结合力反而可能减小。
在这种情况下,在IE1的能谱中,NiO峰值可以大于等于8400且小于等于11000,并且Ni(OH)2峰值可以大于等于27100且小于等于32800。
在实施例中,在多个内电极121和122之中的通过X射线光电子能谱仪(XPS)分析的至少一个内电极的能谱中Ni(OH)2峰值与NiO峰值的比值可小于等于0.83。
当多个内电极121和122之中的至少一个内电极的能谱中的Ni(OH)2峰值与NiO峰值的比值满足小于等于0.83时,可以通过减小电容形成部Ac中的介电层111与内电极121和122中的每个之间的结合力和电容形成部Ac与第一覆盖部C1之间的结合力之间的差异来分散应力。因此,可以更有效地抑制A/C裂纹。
在这种情况下,多个内电极121和122中的至少一个可以具有大于等于28100的NiO峰值和小于等于23200的Ni(OH)2峰值。
在实施例中,如果在通过X射线光电子能谱仪分析的IE1的能谱的曲线图中,(对应于)NiO的能谱的面积被称为S1,并且(对应于)Ni(OH)2的能谱的面积被称为S2,则IE1可满足4.88≤S2/S1≤7.07。因此,当IE1中的Ni(OH)2质量与NiO质量的比值满足大于等于4.5且小于等于7.5时,可以最大限度地确保第一覆盖部C1的介电层与IE1之间的氢结合力。因此,可以改善电容形成部Ac和第一覆盖部C1之间的结合力,以抑制A/C裂纹的出现。
在这种情况下,IE1的S1可以大于等于11.4且小于等于15.0,并且IE1的S2可以大于等于73.2且小于等于88.8。
在实施例中,如果最靠近第二覆盖部C2设置的内电极被称为IE2,则在通过X射线光电子能谱仪(XPS)分析的IE2的能谱中Ni(OH)2峰值与NiO峰值的比值可以大于等于2.46且小于等于3.55,或者大于2.06且小于4.06。
因此,由于可以最大限度地确保IE2与第二覆盖部C2的介电层之间的氢结合力,因此可以改善电容形成部Ac与第二覆盖部C2之间的结合力以抑制A/C裂纹的出现。
在实施例中,如果电容形成部Ac的与第一覆盖部C1相邻的区域被称为K1,电容形成部Ac的与第二覆盖部C2相邻的区域被称为K2,并且电容形成部Ac的设置在K1和K2之间的区域被称为Kc,则在通过X射线光电子能谱仪(XPS)分析的包括在K1和K2中的内电极的能谱中Ni(OH)2峰值与NiO峰值的比值可以大于等于2.46且小于等于3.55,并且在通过X射线光电子能谱仪(XPS)分析的包括在Kc中的内电极的能谱中Ni(OH)2峰值与NiO峰值的比值可以小于等于0.83。
由于与包括在Kc中的内电极相比,包括在与第一覆盖部C1相邻的区域K1和与第二覆盖部C2相邻的区域K2中的内电极对覆盖部C1和C2与电容形成部Ac之间的结合力具有更大的影响,因此通过X射线光电子能谱仪(XPS)分析的包括在K1和K2中的内电极的能谱中的Ni(OH)2峰值与NiO峰值的比值可以大于等于2.46且小于等于3.55,并且在通过X射线光电子能谱仪(XPS)分析的包括在Kc中的内电极的能谱中Ni(OH)2峰值与NiO峰值的比值满足小于等于0.83。因此,可以更有效地抑制A/C裂纹。
在这种情况下,Kc在第一方向上的最大距离与电容形成部Ac在第一方向上的最大距离的比值可以大于等于0.9,并且K1和K2可以包括其中在通过X射线光电子能谱仪(XPS)分析的能谱中Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55的至少一个内电极。因此,可以进一步减小电容形成部Ac中的介电层111与内电极121和122之间的结合力和电容形成部Ac与覆盖部C1和C2之间的结合力之间的差异,以分散应力,从而更有效地抑制裂纹的出现。
制造多层电子组件的方法
图9示出了第一导电粉末。图10是示出根据本公开的实施例的形成堆叠体的工艺的示图。
将参照图9和图10描述制造多层电子组件的方法,该方法能够容易地制造上述根据本公开的实施例的多层电子组件100。
上述根据本公开的实施例的多层电子组件100的制造方法不限于下面描述的方法。另外,将省略与上述内容重复的内容,以避免重复描述。
根据本公开的实施例的制造多层电子组件的方法可以包括:通过在氧气气氛中对金属颗粒执行表面处理来制备第一导电粉末21;通过将包括第一导电粉末21的内电极膏P1涂敷到陶瓷生片GS来制备第一陶瓷生片11;通过在第一方向上堆叠多个陶瓷生片(例如,11、12和13)来形成堆叠体ML,其中,未涂敷内电极膏的一个或更多个陶瓷生片13分别堆叠在堆叠体ML的在第一方向上的上部和下部中以形成覆盖部C1'和C2',涂敷有内电极膏P1的多个陶瓷生片堆叠在堆叠体ML的在第一方向上的中央部分中以形成电容形成部Ac',并且设置在电容形成部Ac'的在第一方向上的最上部的陶瓷生片是第一陶瓷生片11;通过烧结堆叠体ML形成包括介电层111和内电极(例如,121和122)的主体110;以及在主体110上形成外电极(例如,131和132)。
第一导电粉末的制备
可以通过在氧气气氛中对金属颗粒执行表面处理来制备第一导电粉末21。通过使用第一导电粉末21形成内电极121和122,可以容易地将内电极121和122中的Ni(OH)2质量与NiO质量的比值控制为大于等于4.5且小于等于7.5。
可以在氧过量气氛中使用物理氧吸附工艺执行表面处理。可以使用物理氧吸附过工艺执行均匀的薄膜涂覆,并且可以容易地执行目标元素的定量涂覆。另外,作为物理氧吸附工艺,可以使用溅射法(例如,筒型溅射法)。
在这种情况下,第一导电粉末21可包括金属颗粒21a和设置在金属颗粒21a的表面上的含有Ni(OH)2的壳21b。
第一导电粉末21的金属颗粒21a可以是Ni,并且壳21b可以包括NiO和Ni。另外,第一导电粉末21还可以包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。
另外,Ni(OH)2不需要设置在金属颗粒21a的整个表面上,而是可以设置在金属颗粒21a的表面的至少一部分上。
例如,当使用溅射法执行表面处理时,可以精确地控制壳21b中包含的Ni(OH)2的量,并且可以形成均匀且薄的壳21b。
此外,当使用筒型溅射法以与上述溅射法类似的方式执行表面处理时,可以具有以下优点:可以精确地控制壳21b中包含的Ni(OH)2的量,并且可以形成均匀且薄的壳21b,也可以精确地控制其中的气氛气体的条件,并且可以使用低功率形成壳21b。
第一陶瓷生片的制备
可以通过将包括第一导电粉末21的内电极膏P1涂敷到陶瓷生片GS来制备第一陶瓷生片11。
包括第一导电粉末21的内电极膏P1还可以包括陶瓷添加剂。因此,可以在烧结工艺期间减少覆盖部C1'和C2'与电容形成部Ac'之间的收缩行为的不匹配,从而改善电容形成部Ac'与覆盖部C1'和C2'之间的结合力。陶瓷添加剂的类型没有特别限制,并且可以与包括在介电层中的陶瓷的类型相同。
陶瓷生片GS不需要特别限制,并且陶瓷生片GS可以使用陶瓷粉末形成。例如,在向陶瓷粉末添加添加剂之后,可以将作为溶剂的乙醇和甲苯与分散剂混合,然后可以混合粘合剂以形成陶瓷生片GS。陶瓷粉末可以是BaTiO3基陶瓷粉末,并且BaTiO3基陶瓷粉末的示例可以包括BaTiO3、或其中钙(Ca)、锆(Zr)等部分溶解在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1,0<y<1)或Ba(Ti1-yZry)O3(0<y<1)等。
涂敷包括第一导电粉末21的内电极膏P1的工艺可使用丝网印刷工艺、凹版印刷工艺等,但本公开不限于此。
堆叠体的形成
可以通过在第一方向上堆叠多个陶瓷生片(例如,11、12和13)来形成堆叠体ML。在这种情况下,可以将未涂敷有内电极膏的一个或更多个陶瓷生片13分别堆叠在堆叠体ML的在第一方向上的上部和下部中以形成覆盖部C1'和C2',涂敷有内电极膏的多个陶瓷生片可以堆叠在堆叠体ML的在第一方向上的中央部分中以形成电容形成部Ac',并且设置在电容形成部Ac'的在第一方向上的最上部的陶瓷生片可以是第一陶瓷生片11。
堆叠体ML的覆盖部C1'和C2'可以在烧结工艺之后变成主体110的第一覆盖部C1和第二覆盖部C2,并且堆叠体ML的电容形成部Ac'可以在烧结工艺之后变成主体110的电容形成部Ac。
尽管图10示出了未涂敷内电极膏的两个陶瓷生片13设置在堆叠体ML的在第一方向上的上部和下部中,但是本公开不限于此,并且未涂敷内电极膏的陶瓷生片13可以分别设置在堆叠体ML的在第一方向上的上部和下部中,或者三个或更多个陶瓷生片13可以分别设置在堆叠体ML的在第一方向上的上部和下部中。
另外,尽管示出了第一陶瓷生片11设置为单个,但是可以设置两个或更多个第一陶瓷生片11。例如,多个第一陶瓷生片11可以设置在电容形成部Ac'的在第一方向上的上部(如图10所示),或者第一陶瓷生片11可以设置在电容形成部Ac”的在第一方向上的最上部和最下部(如图11所示)。本公开不限于此,并且可以通过堆叠第一陶瓷生片11来完全形成电容形成部Ac'。
除了第一陶瓷生片11之外,构成电容形成部Ac'的多个陶瓷生片可以包括至少一个第二陶瓷生片12。
第二陶瓷生片12可以通过将包含未在氧气气氛中执行表面处理的第二导电粉末的内电极膏P2涂敷到陶瓷生片GS来制备。即使不执行单独的表面处理,当第二导电粉末是Ni时,也可以包括NiO和Ni(OH)2。与第一导电粉末21不同,第二导电粉末可以不形成有包括Ni(OH)2的壳。通过使用未在氧气气氛中单独进行表面处理的第二导电粉末形成内电极,可以容易地将内电极中的Ni(OH)2质量与NiO质量的比值控制为小于等于3.0。
另外,第二导电粉末还可以包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种。
包括第二导电粉末的内电极膏P2还可以包含陶瓷添加剂。因此,在烧结工艺期间可以减少介电层和内电极之间的收缩行为的不匹配,从而抑制介电层和内电极之间的分层。
涂敷包括第二导电粉末的内电极膏P2的工艺可以使用丝网印刷工艺、凹版印刷工艺等,但是本公开不限于此。
主体的形成
接下来,可以通过烧结堆叠体来形成包括介电层111和内电极(例如,121和122)的主体110。在烧结工艺之前,可以将堆叠体切割成片,然后可以执行烧结工艺。
在这种情况下,可以执行烧结工艺,通过在短时间内快速升高温度来达到同时烧结内电极和介电层的适当温度,使得介电层和内电极之间的收缩行为的不匹配最小化。例如,可以通过以大于等于40℃/min的升温速率升高温度来执行烧结工艺,并且更优选地,可以通过以大于等于50℃/min的升温速率升高温度来执行烧结工艺。
外电极的形成
接下来,可以通过在主体110上形成外电极131和132来制造多层电子组件100。
形成外电极131和132的工艺没有特别限制,可以使用浸渍工艺(该浸渍工艺使用包含导电金属和玻璃的膏)来形成外电极131和132,或者可以通过转移包括导电金属的片材来形成外电极131和132。另外,可以使用包含导电金属和树脂的膏或者使用原子层沉积(ALD)工艺、分子层沉积(MLD)工艺、化学气相沉积(CVD)工艺、溅射工艺等形成外电极131和132。
另外,可以另外执行镀覆工艺,使得外电极131和132分别包括镀层131b和132b。
(实验示例)
如图10所示,堆叠多个陶瓷生片以形成堆叠体ML。此后,将堆叠体切割成片单元,然后烧结以制备样品片。
在1号试验至4号试验中,使用未在氧气气氛中执行表面处理的Ni粉末颗粒构成电容形成部,并且在5号试验至15号试验中,使用利用溅射工艺在氧气过量气氛中执行物理氧吸附工艺的Ni粉末颗粒构成电容形成部。从5号试验至15号试验,执行物理氧吸附工艺,使得Ni粉末颗粒的表面上的Ni(OH)2的量增加。
如图5所示,能谱L1通过以下方式获得:针对每个试验编号在第一方向和第三方向上切割样品片的在第二方向上的中央部分以获得截面,并且用X射线照射在截面中的最靠近第一覆盖部设置的内电极IE1的在第一方向和第三方向上的中心点,并且通过分峰将能谱L1分成(对应于)Ni(OH)2的能谱L2和(对应于)NiO的能谱L3。使用ThermoFisherScientificX射线光电子能谱仪,并使用Avantage程序进行分峰。
对于每个试验编号的样品片,计算(对应于)NiO的能谱L3的峰值Pv1、(对应于)NiO的能谱L3的面积S1、(对应于)Ni(OH)2的能谱L2的峰值Pv2和(对应于)Ni(OH)2的能谱L2的面积S2并在下表1中对其进行描述。
在图6中,作为通过上述方法获得的12号试验的样品片的能谱,图6的(a)部分是示出分峰之前的能谱的曲线图,图6的(b)部分是示出在分峰之后的能谱的曲线图,图6的(c)部分是示出(对应于)Ni(OH)2的能谱的面积S2的曲线图,并且图6的(d)部分是示出(对应于)NiO的能谱的面积S1的曲线图。
在图7中,作为通过上述方法获得的3号试验的样品片的能谱,图7的(a)部分是示出分峰之前的能谱的曲线图,图7的(b)部分是示出分峰之后的能谱的曲线图,图7的(c)部分是示出(对应于)Ni(OH)2的能谱的面积S2的曲线图,并且图7的(d)部分是示出(对应于)NiO的能谱的面积S1的曲线图。
对于A/C裂纹,针对每个试验编号制备2000个样品片,并且观察从样品片的在第三方向上的中央部分在第二方向和第一方向上切割而获得的截面。就此而言,如果观察到电容形成部Ac和第一覆盖部C1之间的300nm或更大的裂纹,则确定出现A/C裂纹,并且在2000个样品片之中出现A/C裂纹的样品片的数量示出在下表1中。例如,如图8所示,A/C裂纹出现在电容形成部(或有效部)Ac与第一覆盖部C1之间或电容形成部Ac与第二覆盖部C2之间。
通过针对每个试验编号制备100个样品片并在测量电压为0.5V和频率为1kHz的条件下测量样品片来确定短路率。就此而言,如果电容测量为小于等于3.2μF或大于等于4.2μF,则确定为短路,并且在样品片之中发生短路的样品片的比率示出在下表1中。
对于针对每个试验编号的10个样品片,在20V/sec的电压增加速率和20mA的电流限制的条件下确定击穿电压(BDV),并且下表1示出了击穿电压(BDV)的平均值。
通过以下方式确定粘附力:以1000kgf/cm2压制用于电容形成部的陶瓷生片并进行烧结,并且使用Tira的设备在测量速度为30mm/min的条件下进行测量,并且确定的粘附力示出在下表1中。
[表1]
Figure BDA0003845169820000231
Figure BDA0003845169820000241
在1号试验至4号试验中,其S2/S1值小于等于1.62并且非常低,出现大量A/C裂纹,其短路率高,并且其BDV也低。
在7号试验至13号试验中,可以看出IE1的S2/S1值大于等于4.5且小于等于7.5(或大于4.30且小于8.10,或者大于等于4.88且小于等于7.07),几乎不会出现A/C裂纹,其短路率低,粘附力高,并且在7号试验至11号试验中,其BDV也高。
将6号试验和7号试验进行比较,可以看出,当IE1的S2/S1值的参照点为4.5(或4.3)时,A/C裂纹的出现存在显著差异。
在5号试验和6号试验中,IE1的S2/S1值小于4.5(或小于等于4.3),并且粘附力、A/C裂纹、短路率和BDV与1号试验至4号试验的粘附力、A/C裂纹、短路率和BDV相似。
另外,将13号试验和14号试验进行比较,可以看出,当IE1的S2/S1值的参考点为7.5(或8.1)时,在A/C裂纹的发生、粘附力、短路率和BDV方面存在显著差异。
在14号试验和15号试验中,与1号试验至4号试验相比,IE1的S2/S1值大于7.5(或大于等于8.1),并且其A/C裂纹更低,其短路率更高,并且其BDV更低。因此,可靠性变差。可以确定,这是由于根据-OH比率的增加而增大的亲水性导致的水分渗透而引起的。
在本说明书中使用的表述“示例”(除了与实验示例有关的表述“示例”之外)不是指彼此相同的实施例,而是可以被提供用于强调和解释不同的独特特征。然而,上述示例不排除上述示例与其他示例的特征组合来实现。例如,虽然具体示例中的描述没有在另一示例中进行描述,但是可以将其理解为与其他示例相关的说明,除非另有描述或与其他示例矛盾。
本公开中使用的术语仅用于说明各种示例,并不旨在限制本公开的构思。除非上下文另有明确规定,否则单数表述包括复数表述。
作为本公开的各种效果之一,可以提高覆盖部与电容形成部之间的结合力,以抑制覆盖部与电容形成部之间的裂纹的发生,从而提高可靠性。
本公开的各种效果之一在于:控制最靠近覆盖部设置的内电极中的Ni(OH)2质量与NiO质量的比值,以改善电容形成部和覆盖部之间的结合力。
本公开的各种效果之一在于:将通过X射线光电子能谱仪(XPS)分析的最靠近覆盖部设置的内电极的能谱中的Ni(OH)2的峰值与NiO峰值的比值控制为具有一定的数值范围,以改善电容形成部和覆盖部之间的结合力。
然而,本公开的各种优点和效果不限于上述内容,并且在描述本公开的具体实施例的过程中将更容易理解。
虽然上面已经示出和描述了示例实施例,但是对于本领域技术人员易于理解的是,在不脱离由所附权利要求限定的本公开的范围的情况下,可以进行修改和变化。

Claims (43)

1.一种多层电子组件,包括:
主体,包括多个第一介电层和多个内电极,所述主体被划分为:
电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;
第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上,并且包括第二介电层;以及
第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层;以及
外电极,设置在所述主体上,
其中,在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,并且IE1中的Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5。
2.如权利要求1所述的多层电子组件,其中,IE1中的Ni(OH)2质量与NiO质量的比值大于等于4.88且小于等7.07。
3.如权利要求1所述的多层电子组件,其中,在所述多个内电极中的至少一个内电极中,Ni(OH)2质量与NiO质量的比值小于等于3.0。
4.如权利要求1所述的多层电子组件,其中,Ni(OH)2质量与NiO质量的比值小于等于3.0的内电极的数量与所述多个内电极中的内电极的总数的比率大于等于90%且小于100%。
5.如权利要求1所述的多层电子组件,其中,最靠近所述第二覆盖部设置的内电极被称为IE2,并且IE2中的Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5。
6.如权利要求5所述的多层电子组件,其中,IE1和IE2中的Ni(OH)2质量与NiO质量的比值大于等于4.88且小于等于7.07。
7.如权利要求1所述的多层电子组件,其中:
所述电容形成部的与所述第一覆盖部相邻的区域被称为K1,
所述电容形成部的与所述第二覆盖部相邻的区域被称为K2,
所述电容形成部的设置在K1和K2之间的区域被称为Kc,
存在于K1和K2中的内电极中的Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5,并且
存在于Kc中的内电极中的Ni(OH)2质量与NiO质量的比值小于等于3.0。
8.如权利要求7所述的多层电子组件,其中,Kc的在所述第一方向上的最大距离与所述电容形成部的在所述第一方向上的最大距离的比值大于等于0.9且小于1.0,并且
K1和K2包括Ni(OH)2质量与NiO质量的比值大于等于4.5且小于等于7.5的至少一个内电极。
9.如权利要求1所述的多层电子组件,其中,IE1包括导电颗粒,所述导电颗粒包括金属颗粒和设置在所述金属颗粒的表面的至少一部分上的Ni(OH)2
10.如权利要求1所述的多层电子组件,其中,所述多个内电极中的每个的平均厚度小于等于0.35μm。
11.如权利要求1所述的多层电子组件,其中,所述多个第一介电层中的每个的平均厚度小于等于0.37μm。
12.如权利要求1所述的多层电子组件,其中,所述第一覆盖部的平均厚度小于等于15μm。
13.如权利要求1所述的多层电子组件,其中:
所述主体具有:
第一表面和第二表面,在所述第一方向上彼此相对;
第三表面和第四表面,连接到所述第一表面和所述第二表面并且在第二方向上彼此背对;以及
第五表面和第六表面,连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此背对,并且
所述多层电子组件的在所述第二方向上的最大距离小于等于0.66mm,并且
所述多层电子组件的在所述第三方向上的最大距离小于等于0.33mm。
14.如权利要求1所述的多层电子组件,其中,IE1中的Ni(OH)2质量与NiO质量的比值是在通过X射线光电子能谱仪分析的IE1的能谱中对应于Ni(OH)2的能谱的面积与对应于NiO的能谱的面积的比值。
15.一种多层电子组件,包括:
主体,包括多个第一介电层和多个内电极,所述主体被划分为:
电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;
第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上并且包括第二介电层;以及
第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层;以及
外电极,设置在所述主体上,
其中,在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,并且在通过X射线光电子能谱仪分析的IE1的能谱中Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55。
16.如权利要求15所述的多层电子组件,其中,在IE1的能谱中,NiO峰值大于等于8400且小于等于11000,并且Ni(OH)2峰值大于等于27100且小于等于32800。
17.如权利要求15所述的多层电子组件,其中,在通过X射线光电子能谱仪分析的IE1的能谱中,对应于NiO的能谱的面积被称为S1,对应于Ni(OH)2的能谱的面积被称为S2,并且IE1满足4.88≤S2/S1≤7.07。
18.如权利要求15所述的多层电子组件,其中,最靠近所述第二覆盖部设置的内电极被称为IE2,并且在通过X射线光电子能谱仪分析的IE2的能谱中,对应于Ni(OH)2的能谱的面积与对应于NiO的能谱的面积的比值大于等于4.5且小于等于7.5。
19.如权利要求15所述的多层电子组件,其中,最靠近所述第二覆盖部设置的内电极被称为IE2,在通过X射线光电子能谱仪分析的IE2的能谱中Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55。
20.如权利要求15所述的多层电子组件,其中,在所述多个内电极之中的至少一个内电极中,在通过X射线光电子能谱仪分析的所述至少一个内电极的能谱中Ni(OH)2峰值与NiO峰值的比值小于等于0.83。
21.如权利要求15所述的多层电子组件,其中:
所述电容形成部的与所述第一覆盖部相邻的区域被称为K1,
所述电容形成部的与所述第二覆盖部相邻的区域被称为K2,
所述电容形成部的设置在K1和K2之间的区域被称为Kc,
在通过X射线光电子能谱仪分析的存在于K1和K2中的内电极的能谱中,Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55,并且
在通过X射线光电子能谱仪分析的存在于Kc中的内电极的能谱中,Ni(OH)2峰值与NiO峰值的比值小于等于0.83。
22.如权利要求21所述的多层电子组件,其中,Kc的在所述第一方向上的最大距离与所述电容形成部的在所述第一方向上的最大距离的比值大于等于0.9且小于1.0,并且
K1和K2包括在通过X射线光电子能谱仪分析的能谱中Ni(OH)2峰值与NiO峰值的比值大于等于2.46且小于等于3.55的至少一个内电极。
23.如权利要求15所述的多层电子组件,其中,所述多个内电极中的每个的平均厚度小于等于0.35μm。
24.如权利要求15所述的多层电子组件,其中,所述多个第一介电层中的每个的平均厚度小于等于0.37μm。
25.如权利要求15所述的多层电子组件,其中,所述第一覆盖部的平均厚度小于等于15μm。
26.如权利要求15所述的多层电子组件,其中:
所述主体具有:
第一表面和第二表面,在所述第一方向上彼此相对;
第三表面和第四表面,连接到所述第一表面和所述第二表面并且在第二方向上彼此相对;以及
第五表面和第六表面,连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对,并且
所述多层电子组件的在所述第二方向上的最大距离小于等于0.66mm,并且
所述多层电子组件的在所述第三方向上的最大距离小于等于0.33mm。
27.一种制造多层电子组件的方法,包括:
通过在氧气气氛中对金属颗粒执行表面处理来制备第一导电粉末;
通过将包括所述第一导电粉末的内电极膏涂敷到陶瓷生片来制备第一陶瓷生片;
形成堆叠体,所述形成堆叠体的步骤包括:
在第一方向上堆叠包括所述第一陶瓷生片的多个陶瓷生片以形成电容形成部,其中,设置在所述电容形成部的在所述第一方向上的最上部的陶瓷生片是所述第一陶瓷生片;以及
分别在所述堆叠体的在所述第一方向上的上部和下部堆叠未涂敷内电极膏的一个或更多个陶瓷生片,以形成覆盖部;
通过烧结所述堆叠体形成包括介电层和内电极的主体;以及
在所述主体上形成外电极。
28.如权利要求27所述的方法,其中,在形成所述堆叠体的步骤中,设置在所述电容形成部的所述第一方向上的最下部的陶瓷生片是所述第一陶瓷生片。
29.如权利要求27所述的方法,其中,在形成所述堆叠体的步骤中,所述第一陶瓷生片设置为位于所述电容形成部的在所述第一方向上的最上部的多个第一陶瓷生片。
30.如权利要求28所述的方法,其中,在形成所述堆叠体的步骤中,所述第一陶瓷生片设置为位于所述电容形成部的在所述第一方向上的最上部和最下部的多个第一陶瓷生片。
31.如权利要求27所述的方法,其中,所述第一导电粉末包括金属颗粒和设置在所述金属颗粒的表面上的包括Ni(OH)2的壳。
32.如权利要求27所述的方法,其中,所述电容形成部包括至少一个第二陶瓷生片,所述至少一个第二陶瓷生片涂覆有包括未在氧气气氛中执行表面处理的第二导电粉末的内电极膏。
33.如权利要求27所述的方法,其中,所述表面处理的步骤包括物理氧吸附工艺。
34.如权利要求27所述的方法,其中,所述表面处理的步骤包括溅射工艺。
35.一种多层电子组件,包括:
主体,包括多个第一介电层和多个内电极,所述主体被划分为:
电容形成部,在所述电容形成部中,所述多个第一介电层和所述多个内电极在第一方向上交替地设置;
第一覆盖部,设置在所述电容形成部的在所述第一方向上的一个表面上并且包括第二介电层;以及
第二覆盖部,设置在所述电容形成部的在所述第一方向上的另一表面上,并且包括第三介电层;以及
外电极,设置在所述主体上,
其中:
在所述多个内电极之中的最靠近所述第一覆盖部设置的内电极被称为IE1,IE1中的Ni(OH)2质量与NiO质量的比值大于4.30且小于8.10。
36.如权利要求35所述的多层电子组件,其中,在通过X射线光电子能谱仪分析的IE1的能谱中Ni(OH)2峰值与NiO峰值的比值大于2.06且小于4.06。
37.如权利要求35所述的多层电子组件,其中,最靠近所述第二覆盖部设置的内电极被称为IE2,并且IE2中的Ni(OH)2质量与NiO质量的比值大于4.30且小于8.10。
38.如权利要求37所述的多层电子组件,其中,在通过X射线光电子能谱仪分析的IE2的能谱中Ni(OH)2峰值与NiO峰值的比值大于2.06且小于4.06。
39.如权利要求35所述的多层电子组件,其中,在所述多个内电极中的至少一个内电极中,Ni(OH)2质量与NiO质量的比值小于等于3.0。
40.一种制造多层电子组件的方法,包括:
通过在氧气气氛中对金属颗粒执行表面处理来制备第一导电粉末;
通过将包括所述第一导电粉末的内电极膏涂敷到陶瓷生片来制备第一陶瓷生片;
形成堆叠体,所述形成堆叠体的步骤包括在第一方向上堆叠至少两个所述第一陶瓷生片;
通过烧结所述堆叠体形成包括介电层和内电极的主体,其中,所述内电极的Ni(OH)2质量与NiO质量的比值大于4.30且小于8.10;以及
在所述主体上形成外电极。
41.如权利要求40所述的方法,其中,所述形成堆叠体的步骤还包括堆叠至少一个第二陶瓷生片,所述第二陶瓷生片涂覆有包括未在氧气气氛中执行表面处理的第二导电粉末的内电极膏。
42.如权利要求40所述的方法,其中,所述表面处理的步骤包括物理氧吸附工艺。
43.如权利要求40所述的方法,其中,所述表面处理的步骤包括溅射工艺。
CN202211115317.0A 2021-09-14 2022-09-14 多层电子组件及其制造方法 Pending CN115810486A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210122733 2021-09-14
KR10-2021-0122733 2021-09-14
KR1020220048917A KR20230039503A (ko) 2021-09-14 2022-04-20 적층형 전자 부품 및 그 제조 방법
KR10-2022-0048917 2022-04-20

Publications (1)

Publication Number Publication Date
CN115810486A true CN115810486A (zh) 2023-03-17

Family

ID=85478254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211115317.0A Pending CN115810486A (zh) 2021-09-14 2022-09-14 多层电子组件及其制造方法

Country Status (3)

Country Link
US (1) US20230082454A1 (zh)
JP (1) JP2023042567A (zh)
CN (1) CN115810486A (zh)

Also Published As

Publication number Publication date
US20230082454A1 (en) 2023-03-16
JP2023042567A (ja) 2023-03-27

Similar Documents

Publication Publication Date Title
US9076596B2 (en) Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US8837112B2 (en) Multilayer ceramic electronic component and method of fabricating the same
US8797710B2 (en) Multilayer ceramic capacitor
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP2013149936A (ja) 積層セラミック電子部品及びその製造方法
JP2013149939A (ja) 積層セラミック電子部品及びその製造方法
CN110828171B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828169A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US8792223B2 (en) Multilayer ceramic electronic component
CN112309718B (zh) 多层电子组件
US11250992B2 (en) Capacitor component
JP5780856B2 (ja) 積層セラミックコンデンサ
US20210265114A1 (en) Multilayer electronic component and manufacturing method thereof
US11735374B2 (en) Multi-layered ceramic electronic component
US9875847B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN115810486A (zh) 多层电子组件及其制造方法
CN114694963A (zh) 多层电子组件
JP6935707B2 (ja) 積層セラミックコンデンサ
KR20230039503A (ko) 적층형 전자 부품 및 그 제조 방법
WO2024062980A1 (ja) 積層セラミック電子部品及びその製造方法
US20230260706A1 (en) Multilayer electronic component
CN114628153A (zh) 多层电子组件
CN118280727A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination