JP2023035608A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023035608A
JP2023035608A JP2021142606A JP2021142606A JP2023035608A JP 2023035608 A JP2023035608 A JP 2023035608A JP 2021142606 A JP2021142606 A JP 2021142606A JP 2021142606 A JP2021142606 A JP 2021142606A JP 2023035608 A JP2023035608 A JP 2023035608A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
support
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021142606A
Other languages
English (en)
Inventor
英治 高野
Eiji Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021142606A priority Critical patent/JP2023035608A/ja
Priority to TW111102629A priority patent/TWI833155B/zh
Priority to CN202210166688.5A priority patent/CN115732338A/zh
Priority to US17/684,137 priority patent/US20230063204A1/en
Publication of JP2023035608A publication Critical patent/JP2023035608A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】支持体の反りを抑制することができる半導体装置の製造方法を提供する。【解決手段】本実施形態による半導体装置の製造方法は、第１面と、第１面とは反対側の第２面と、を有する支持体の第１面上に半導体チップを設けることを具備する。第１面上に、半導体チップを覆う第１樹脂層を形成するとともに、第２面上に第２樹脂層を形成する。【選択図】図２Ｄ

Description

本実施形態は、半導体装置の製造方法に関する。
半導体装置のパッケージング工程において、例えば、半導体チップは、支持体（ウェハ）上の複数の位置に搭載されてモールド樹脂で覆われる。その後、それぞれの半導体チップに応じて個片化が行われる。しかし、例えば、支持体とモールド樹脂との間の熱膨張率の差によって、モールド樹脂付支持体に反りが生じてしまう可能性がある。モールド樹脂付支持体の反りは、例えば、モールド樹脂付支持体の搬送または加工等の、後の工程に影響する可能性がある。
特開２０１８－６４０８号公報
支持体の反りを抑制することができる半導体装置の製造方法を提供する。
本実施形態による半導体装置の製造方法は、第１面と、第１面とは反対側の第２面と、を有する支持体の第１面上に半導体チップを設けることを具備する。第１面上に、半導体チップを覆う第１樹脂層を形成するとともに、第２面上に第２樹脂層を形成する。
第１実施形態による半導体装置の構成の一例を示す断面図。 第１実施形態による半導体装置の製造方法の一例を示す断面図。 図２Ａに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｂに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｃに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｄに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｅに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｆに続く、半導体装置の製造方法の一例を示す断面図。 図２Ｇに続く、半導体装置の製造方法の一例を示す断面図。 第１実施形態の第１変形例による半導体装置の製造方法の一例を示す断面図。 第１実施形態の第２変形例による半導体装置の製造方法の一例を示す断面図。 第１実施形態の第３変形例による半導体装置の製造方法の一例を示す断面図。 図５Ａに続く、半導体装置の製造方法の一例を示す断面図。 第１実施形態の第４変形例による半導体装置の製造方法の一例を示す断面図。 図６Ａに続く、半導体装置の製造方法の一例を示す断面図。 第２実施形態による半導体装置の構成の一例を示す断面図。 第２実施形態による半導体装置の製造方法の一例を示す断面図。 第３実施形態による半導体装置の製造方法の一例を示す断面図。 図９Ａに続く、半導体装置の製造方法の一例を示す断面図。 図９Ｂに続く、半導体装置の製造方法の一例を示す断面図。 図９Ｃに続く、半導体装置の製造方法の一例を示す断面図。 図９Ｄに続く、半導体装置の製造方法の一例を示す断面図。 第３実施形態による凹部の構成の一例を示す平面図。 第３実施形態の第１変形例による半導体装置の製造方法の一例を示す断面図。 第３実施形態の第１変形例による半導体装置の製造方法の一例を示す断面図。 第３実施形態の第２変形例による半導体装置の製造方法の一例を示す断面図。 第３実施形態の第２変形例による半導体装置の製造方法の一例を示す断面図。 第４実施形態による半導体装置の製造方法の一例を示す断面図。 図１５Ａに続く、半導体装置の製造方法の一例を示す断面図。 第４実施形態による凹部および溝部の構成の一例を示す平面図。 第４実施形態による凹部および溝部の構成の一例を示す側面図。 第４実施形態による樹脂層の形成方法の一例を示す断面図。 第４実施形態の第１変形例による凹部および溝部の構成の一例を示す平面図。 第４実施形態の第１変形例による凹部および溝部の構成の一例を示す平面図。 第４実施形態の第２変形例による凹部および溝部の構成の一例を示す平面図。 第４実施形態の第２変形例による凹部および溝部の構成の一例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、上下方向は、半導体チップの積層方向を上または下とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、半導体チップ４０と、接続ピラー４１と、樹脂層７０と、再配線層（基板）１００と、金属バンプ１５０と、を備えている。半導体装置１は、例えば、ＬＳＩ（Large Scale Integration）等の半導体パッケージである。
半導体チップ４０は、例えば、図１に示す半導体装置１の外部のメモリチップ等を制御するコントローラチップあるいは任意のＬＳＩを搭載した半導体チップである。尚、半導体チップ４０は、コントローラチップに限られず、例えば、１つのチップで動作可能なチップである。半導体チップ４０は、面Ｆ４０ａと、面Ｆ４０ａとは反対側の面Ｆ４０ｂとを有する。トランジスタやキャパシタ等の半導体素子（図示せず）は、各半導体チップ４０の面Ｆ４０ａ上に形成されている。半導体チップ４０の面Ｆ４０ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。
また、半導体チップ４０は、面Ｆ４０ａ上に露出された電極パッド（図示せず）を有する。
接続ピラー（電極）４１は、半導体チップ４０の電極パッドに接続され、Ｚ方向に延伸している。接続ピラー４１の下端は、半導体チップ４０の電極パッドに接続されている。接続ピラー４１の上端は、樹脂層７０の上面に達しており、その上面において露出されている。接続ピラー４１の上端は、再配線層１００の電極パッド（図示せず）に接続される。接続ピラー４１の材料には、例えば、Ｃｕ等の導電性金属が用いられ得る。
樹脂層７０は、半導体チップ４０および接続ピラー４１を被覆（封止）しており、上面において接続ピラー４１の先端を露出している。
樹脂層７０には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。
再配線層（ＲＤＬ（Re Distribution Layer））１００は、樹脂層７０上に設けられており、接続ピラー４１に電気的に接続されている。再配線層１００は、複数の配線層と複数の絶縁層とを積層させた多層配線層であり、接続ピラー４１を介して半導体チップ４０を金属バンプ１５０に電気的に接続する。尚、図１は、再配線層１００内の配線層を模式的に示す。
金属バンプ１５０は、再配線層１００上に設けられており、再配線層１００の配線層に電気的に接続される。金属バンプ１５０は、外部装置（図示せず）との接続に用いられる。金属バンプ１５０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
次に、半導体装置１の製造方法について説明する。
図２Ａ～図２Ｈは、第１実施形態による半導体装置１の製造方法の一例を示す断面図である。
まず、図２Ａに示すように、支持体８０を準備する。支持体８０は、例えば、ウェハ状である。支持体８０は、面Ｆ１と、面Ｆ２と、を有する。面Ｆ１は、半導体チップ搭載面である。面Ｆ２は、面Ｆ１とは反対側の面である。支持体８０の材料は、例えば、ガラスである。しかし、支持体８０の材料は、例えば、シリコン（Ｓｉ）、セラミック、樹脂、または、金属等であってもよい。
次に、図２Ｂに示すように、支持体８０の面Ｆ１上にマーク９１を形成する。マーク９１は、後の図２Ｃの工程において半導体チップ４０を搭載するための位置合わせに用いられる。
次に、図２Ｃに示すように、支持体８０の面Ｆ１上に半導体チップ４０を設ける。より詳細には、マーク９１に従って、面Ｆ１上の複数の位置に、複数の半導体チップ４０のそれぞれを設ける。尚、半導体チップ４０は、図示しない接着層を用いて面Ｆ１に設けられる。また、半導体チップ４０に、面Ｆ１の法線方向に延伸する電極を形成する。電極は、例えば、接続ピラー４１である。尚、接続ピラー４１は、例えば、支持体８０への半導体チップ４０の搭載の前に、半導体チップ４０に予め形成されていてもよい。接続ピラー４１は、例えば、めっき法により形成される。接続ピラー４１の材料は、例えば、Ｃｕ等の導電性金属が用いられる。
次に、図２Ｄに示すように、面Ｆ１上に、半導体チップ４０および接続ピラー４１を覆う樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。図２Ｄに示す例では、樹脂層７１および樹脂層７２は、並行して形成される。すなわち、樹脂層７１および７２は、一括して、同時に形成される。樹脂層７１は、例えば、接続ピラー４１を越える高さまで形成される。図２Ｄに示す例では、樹脂層７１、７２は、互いに略同じ厚さになるように、また、互いに略同じ面積（幅）になるように、形成されている。
図２Ｄに示す例では、面Ｆ１および面Ｆ２の両方に、それぞれ樹脂層７１、７２が形成されている。樹脂層７１、７２が形成された支持体８０を樹脂層付支持体Ａとする。樹脂層７２の厚さおよび面積（サイズ）は、例えば、樹脂層７１の厚さおよび面積と略同じである。すなわち、樹脂層７２の体積は、樹脂層７１の体積と略同じである。また、樹脂層７２の材料は、例えば、樹脂層７１の材料と略同じである。これにより、樹脂層７１および樹脂層７２は、互いに逆方向かつ同程度の反りを樹脂層付支持体Ａに生じさせる。この結果、反りが互いに打ち消されることで樹脂層付支持体Ａの反りが抑制され、後の工程をより適切に行うことができる。
また、樹脂層７１、７２は、例えば、金型を用いて、支持体８０の両面に形成される。例えば、金型のキャビティ内に支持体８０および半導体チップ４０を配置し、溶融した樹脂材料をキャビティ内に供給（導入）することにより、樹脂層７１、７２を形成する。尚、金型内に樹脂材料を予め供給し、樹脂材料を溶融させることによって、樹脂層７１、７２を形成してもよい。
樹脂層７１、７２には、例えば、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料が用いられる。エポキシ樹脂の例としては、特に限定しないが、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。これらの中も、シリコンとの密着性が良いことから、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。また、樹脂層７１、７２の中にはシリカ等のフィラーが含まれていてもよい。
樹脂層７１、７２の形成後、樹脂層７１、７２をオーブン等で加熱し、あるいは、樹脂層７１、７２にＵＶ（Ultraviolet）光を照射することによって樹脂層７１、７２を硬化させる。
次に、図２Ｅに示すように、接続ピラー４１の上端が露出するように樹脂層７１を研磨する。例えば、ＣＭＰ（Chemical Mechanical Polishing）法または機械研磨法等を用いて、接続ピラー４１が露出されるまで樹脂層７１を研磨する。
次に、図２Ｆに示すように、樹脂層７１上に、接続ピラー４１と電気的に接続される再配線層１００を形成する。再配線層１００の絶縁層には、例えば、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料が用いられる。再配線層１００の配線層には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＣｒＮ等の単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。
次に、図２Ｇに示すように、再配線層１００上に金属バンプ１５０を形成する。金属バンプ１５０は、再配線層１００の配線を介して、接続ピラー４１と電気的に接続される。金属バンプ１５０は、例えば、ボール搭載、めっき法、印刷法を用いて形成され得る。金属バンプ１５０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
次に、図２Ｈに示すように、樹脂層７２とともに支持体８０を剥離する。支持体８０は、例えば、熱、または、レーザ等の光を用いて剥離される。または、支持体８０および樹脂層７２を研磨して除去してもよい。
図２Ｈに示す工程の後、樹脂層７１を半導体チップ４０ごとに個片化する。これにより、図１に示す半導体装置１が完成する。尚、個片化後の樹脂層７１は、図１に示す樹脂層７０に対応する。
尚、図１に示す例では、個片化の際にマーク９１が除去されている。しかし、半導体装置１にマーク９１が残っていてもよい。
以上のように、第１実施形態によれば、面Ｆ１に樹脂層７１を形成するとともに、面Ｆ２に樹脂層７２を形成する。すなわち、支持体８０を両面から挟むように、樹脂層７１、７２が配置される。これにより、半導体チップ４０を樹脂封止した際の樹脂層付支持体Ａの反りを抑制することができる。この結果、樹脂層付支持体Ａの搬送または吸着をより適切に行うことができ、また、再配線層１００の形成等の樹脂層付支持体Ａの加工をより適切に行うことができる。すなわち、樹脂層７１、７２形成後の工程をより適切に行うことができる。
比較例として、樹脂層７１のみが形成され、樹脂層７２が面Ｆ２上に設けられない場合について説明する。このとき、支持体８０と樹脂層７１との間の線膨張率（熱膨張率）の差によって、支持体８０の反りが生じやすくなってしまう。樹脂層付支持体Ａに反りが発生すると、樹脂層付支持体Ａの搬送または吸着が困難になり、また、再配線層１００の形成等の樹脂層付支持体Ａの加工が困難になってしまう可能性がある。
これに対して、第１実施形態では、樹脂層７２が面Ｆ２上に設けられるため、樹脂層７１により生じる反りとは逆方向の反りを樹脂層付支持体Ａに生じさせることができる。これにより、樹脂層付支持体Ａの反りを抑制することができる。
また、面Ｆ２の法線方向から見て、半導体チップ４０が設けられる面Ｆ１上の領域を少なくとも含む面Ｆ２上の領域に、樹脂層７２を形成することがより好ましい。これにより、半導体チップ４０を搭載する面Ｆ１上の領域において、樹脂層付支持体Ａの反りを抑制することができる。
また、樹脂層７２の面積以上の面積を有する樹脂層７１を形成することがより好ましい。もし、樹脂層７１の面積が小さい場合、支持体８０を剥離した後の樹脂層７１の搬送が困難になってしまう場合がある。そこで、樹脂層７１の面積は、例えば、樹脂層７２の面積よりも大きい、または、同等であることが好ましい。
また、支持体８０の面積と略同じ面積を有する樹脂層７１を形成することがより好ましい。これにより、支持体８０の剥離後の樹脂層７１の外形が、支持体８０の外形と略等しくなる。この結果、樹脂層７１の搬送を、支持体８０の搬送と同様に行うことができる。
尚、面Ｆ１上に配置される半導体チップ４０等によって、樹脂層７１、７２の体積および材料が同じであっても、樹脂層付支持体Ａの反りを完全に抑制することが難しい場合がある。これは、例えば、樹脂層７１および半導体チップ４０と、樹脂層７２と、の間で熱膨張率のバランスが崩れるためである。この場合、樹脂層７２の材料は、樹脂層７１の材料とは異なっていてもよい。より詳細には、樹脂層７２の材料と、樹脂層７１の材料と、の間で、熱膨張率または収縮率（成形収縮率）等が異なっていてもよい。樹脂層７１、７２の材料を変更することで、樹脂層付支持体Ａの反りの量を調整することができる。従って、樹脂層付支持体Ａの反りの量が所定値以下になる熱膨張率または収縮率を有する樹脂層７２を形成してもよい。樹脂層付支持体Ａの反りの量は、例えば、樹脂層付支持体Ａにおける中心部と外周端部との間の高さの差である。また、所定値は、例えば、約１ｍｍである。樹脂層７２の材料は、例えば、シミュレーションによって決定される。
（第１実施形態の第１変形例）
図３は、第１実施形態の第１変形例による半導体装置１の製造方法の一例を示す断面図である。第１実施形態の第１変形例は、第１実施形態と比較して、樹脂層７２の厚さが異なっている。
図３に示す工程は、図２Ａ～２Ｃと同様の工程の後に行われる。
接続ピラー４１の形成後（図２Ｃを参照）、図３に示すように、面Ｆ１上に樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。
図３に示す例では、樹脂層７２は、樹脂層７１よりも薄く形成されている。樹脂層７１、及び樹脂層７１よりも薄い樹脂層７２が形成された支持体８０を樹脂層付支持体Ｂとする。上記のように、樹脂層７１、７２の体積および材料が同じであっても、半導体チップ４０等により熱膨張率のバランスが崩れて、樹脂層付支持体Ｂの反りを完全に抑制することが難しい場合がある。従って、樹脂層付支持体Ｂの反りの量が所定値以下になる厚さを有する樹脂層７２を形成してもよい。また、所定値は、例えば、約１ｍｍである。樹脂層７２の厚さは、例えば、シミュレーションによって決定される。
図３に示す工程の後、図２Ｅ～図２Ｈと同様の工程が行われる。
第１実施形態の第１変形例のように、樹脂層付支持体Ｂの反りの調整のために、樹脂層７２の厚さが変更されてもよい。
尚、図３に示す樹脂層７２は、樹脂層７１よりも薄いが、樹脂層７１よりも厚くてもよい。また、樹脂層７２の材料は、樹脂層７１の材料とは異なっていてもよい。
第１実施形態の第１変形例による半導体装置１は、第１実施形態と同様の効果を得ることができる。
（第１実施形態の第２変形例）
図４は、第１実施形態の第２変形例による半導体装置１の製造方法の一例を示す断面図である。第１実施形態の第２変形例は、第１実施形態と比較して、樹脂層７２の面積が異なっている。
図４に示す工程は、図２Ａ～２Ｃと同様の工程の後に行われる。
接続ピラー４１の形成後（図２Ｃを参照）、図４に示すように、面Ｆ１上に樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。
図４に示す例では、樹脂層７２は、樹脂層７１よりも狭い範囲に形成されている。樹脂層７１、及び樹脂層７１よりも狭い範囲に樹脂層７２が形成された支持体８０を樹脂層付支持体Ｃとする。上記のように、樹脂層７１、７２の体積および材料が同じであっても、半導体チップ４０等により熱膨張率のバランスが崩れて、樹脂層付支持体Ｃの反りを完全に抑制することが難しい場合がある。従って、樹脂層付支持体Ｃの反りの量が所定値以下になる面積を有する樹脂層７２を形成してもよい。また、所定値は、例えば、約１ｍｍである。樹脂層７２の面積は、例えば、シミュレーションによって決定される。
図４に示す工程の後、図２Ｅ～図２Ｈと同様の工程が行われる。
第１実施形態の第２変形例のように、樹脂層付支持体Ｃの反りの調整のために、樹脂層７２の面積が変更されてもよい。
尚、樹脂層７２の材料は、樹脂層７１の材料とは異なっていてもよい。
第１実施形態の第２変形例による半導体装置１は、第１実施形態と同様の効果を得ることができる。また、第１実施形態の第２変形例による半導体装置１に第１実施形態の第１変形例を組み合わせてもよい。
（第１実施形態の第３変形例）
図５Ａおよび図５Ｂは、第１実施形態の第３変形例による半導体装置１の製造方法の一例を示す断面図である。第１実施形態の第３変形例は、２つの樹脂層７１、７２が片側ずつ順番に形成される点で、第１実施形態とは異なっている。
図５Ａおよび図５Ｂに示す工程は、図２Ａ～２Ｃと同様の工程の後に行われる。
接続ピラー４１の形成後（図２Ｃを参照）、図５Ａに示すように、面Ｆ１上に樹脂層７１を形成する。樹脂層７１のみが形成された支持体８０を樹脂層付支持体Ｄとする。
次に、図５Ｂに示すように、面Ｆ２上に樹脂層７２を形成する。樹脂層７１、及び樹脂層７２が形成された支持体８０を樹脂層付支持体Ｅとする。すなわち、図５Ａのタイミングにおいて樹脂層付支持体Ｄに反りが生じている場合、樹脂層付支持体Ｄの反りの量に応じて、反対方向に樹脂層付支持体Ｄが反るように樹脂層７２を形成する。
尚、樹脂層７２を先に形成してもよいが、樹脂層７１を先に形成することがより好ましい。これは、接続ピラー４１等の電極を先に保護することができ、信頼性上好ましいためである。また、第２実施形態において図７を参照して後で説明するように、電極として、柱状電極が用いられる場合がある。柱状電極は接続ピラーよりも倒れやすいため、樹脂層７１で柱状電極を先に保護することが好ましい。
図５Ｂに示す工程の後、図２Ｅ～図２Ｈと同様の工程が行われる。
第１実施形態の第３変形例のように、２つの樹脂層７１、７２が片側ずつ順番に形成されてもよい。
また、樹脂層７１の形成後の樹脂層付支持体Ｄの反りの量を検出し、検出された反りの量に応じて、厚さ、面積または材料等を変更した樹脂層７２を形成して、樹脂層付支持体Ｅを形成してもよい。
第１実施形態の第３変形例による半導体装置１は、第１実施形態と同様の効果を得ることができる。また、第１実施形態の第３変形例による半導体装置１に第１実施形態の第１変形例および第２変形例を組み合わせてもよい。
（第１実施形態の第４変形例）
図６Ａおよび図６Ｂは、第１実施形態の第４変形例による半導体装置１の製造方法の一例を示す断面図である。第１実施形態の第４変形例は、支持体８０に絶縁膜９２が形成される点で、第１実施形態とは異なっている。
図６Ａおよび図６Ｂに示す工程は、図２Ａと同様の工程の後に行われる。
支持体８０の準備後（図２Ａを参照）、図６Ａに示すように、面Ｆ１上に絶縁膜９２を形成する。また、面Ｆ１上にマーク９１を形成する。
次に、図６Ｂに示すように、絶縁膜９２上に半導体チップ４０を設ける。また、半導体チップ４０に電極を形成する。電極は、例えば、接続ピラー４１である。
図６Ｂに示す工程の後、図２Ｄ～図２Ｈと同様の工程が行われる。
第１実施形態の第４変形例のように、面Ｆ１上に絶縁膜９２が形成されてもよい。
絶縁膜９２が設けられる場合、支持体８０を剥離すると、絶縁膜９２が露出される。絶縁膜９２は、図１に示す半導体チップ４０の面Ｆ４０ｂに、図示しない接着層を介して接するように設けられる。これにより、接着層（例えば、ＤＡＦ（Die Attachment Film））がパッケージ表面に露出することによる悪影響を抑制することができる。
第１実施形態の第４変形例による半導体装置１は、第１実施形態と同様の効果を得ることができる。また、第１実施形態の第４変形例による半導体装置１に第１実施形態の第１変形例～第３変形例を組み合わせてもよい。
（第２実施形態）
図７は、第２実施形態による半導体装置１の構成の一例を示す断面図である。第２実施形態は、半導体チップが多段に積層して支持体８０上に搭載される点で、第１実施形態とは異なっている。
半導体装置１は、積層体Ｓ１と、柱状電極３０と、樹脂層７０と、絶縁膜９２と、再配線層１００と、金属バンプ１５０と、を備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体パッケージである。
第２実施形態では、第１実施形態による半導体チップ１０および接続ピラー４１に代えて、積層体Ｓ１および柱状電極３０が設けられる。また、第２実施形態では、絶縁膜９２がさらに設けられている。
積層体Ｓ１は、半導体チップ１０と、接着層２０と、を有する。接着層２０は、例えば、ＤＡＦである。積層体Ｓ１は、複数の半導体チップ１０が積層方向に垂直な方向へずれて積層された積層体である。
半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップである。複数の半導体チップ１０は、それぞれ面Ｆ１０ａと、面Ｆ１０ａとは反対側の面Ｆ１０ｂとを有する。メモリセルアレイ、トランジスタまたはキャパシタ等の半導体素子（図示せず）は、各半導体チップ１０の面Ｆ１０ａ上に形成されている。半導体チップ１０の面Ｆ１０ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ１０は、互いに同一構成を有する半導体チップでもよいが、互いに異なる構成を有する半導体チップであってもよい。
複数の半導体チップ１０は、積層されており、接着層２０によって接着されている。接着層２０としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。複数の半導体チップ１０は、それぞれ面Ｆ１０ａ上に露出された電極パッド（図示せず）を有する。半導体チップ１０（下段半導体チップ１０）の上に積層される他の半導体チップ１０（上段半導体チップ１０）は、下段半導体チップ１０の電極パッド上に重複しないように、下段半導体チップ１０の電極パッドが設けられた辺に対して略垂直方向（Ｘ方向）にずらされて積層されている。
柱状電極（電極）３０は、半導体チップ１０の電極パッドに接続され、複数の半導体チップ１０の積層方向（Ｚ方向）に延伸している。接着層２０は、電極パッドの一部を露出するように部分的に除去されており、柱状電極３０が電極パッドに接続可能となっている。あるいは、接着層２０は、上段半導体チップ１０の面Ｆ１０ｂに貼付されており、下段半導体チップ１０の電極パッドに重複しないように設けられる。柱状電極３０の下端は、例えば、ワイヤボンディング法によって電極パッドに接続されている。柱状電極３０の上端は、樹脂層７０の上面に達しており、その上面において露出されている。柱状電極３０の上端は、再配線層１００の電極パッドに接続される。
また、積層体Ｓ１の半導体チップ１０は、電極パッドを露出するように、ずれて積層される。
絶縁膜９２は、図１に示す半導体チップ１０の面Ｆ１０ｂに、接着層２０を介して接するように設けられる。これにより、第１実施形態の第４変形例において図６Ａおよび図６Ｂを参照して説明したように、接着層２０がパッケージ表面に露出することによる悪影響を抑制することができる。尚、絶縁膜９２は、必ずしも設けられなくてもよい。
次に、半導体装置１の製造方法について説明する。
図８は、第２実施形態による半導体装置１の製造方法の一例を示す断面図である。
図８に示す工程は、図２Ａおよび図６Ａと同様の工程の後に行われる。
絶縁膜９２を面Ｆ１上に形成した後（図６Ａを参照）、図８に示すように、絶縁膜９２（面Ｆ１）上に、複数の半導体チップ１０が積層された積層体Ｓ１を設ける。また、半導体チップ４０に電極を形成する。電極は、例えば、柱状電極３０である。半導体チップ１０の電極パッド上にワイヤボンディング法で金属ワイヤ（導電性ワイヤ）をボンディングし、この金属ワイヤを面Ｆ１０ａに対して略垂直方向に引き出して柱状電極３０を形成する。また、柱状電極３０は、上端において切断され、柱状電極３０自体の剛性によってそのまま直立状態を維持する。
柱状電極３０には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａの単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。好ましくは、柱状電極３０の材料として、Ａｕ、Ａｇ、Ｃｕ、Ｐｄの単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。さらに好ましくは、柱状電極３０の材料として、それらのうち硬度の高い材料、例えば、Ｃｕ、ＣｕＰｄ合金、Ｃｕ上にＰｄを被覆した材料が用いられる。これにより、柱状電極３０は、樹脂層７０で被覆するときに屈曲し難くなり、倒壊し難くなる。
図８に示す工程の後、図２Ｄ～図２Ｈと同様の工程が行われる。
第２実施形態のように、半導体チップが多段に積層して搭載されてもよい。
尚、図７において、絶縁膜９２に代えて、支持体８０の一部が設けられてもよい。例えば、支持体８０の剥離の工程に代えて、面Ｆ２側から支持体８０を所定の厚さになるまで研削する。薄い支持体８０により、絶縁膜９２と同様に、接着層２０がパッケージ表面に露出することによる悪影響を抑制することができる。
第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
（第３実施形態）
図９Ａ～図９Ｅは、第３実施形態による半導体装置１の製造方法の一例を示す断面図である。第３実施形態は、面Ｆ２に凹部８１が形成される点で、第２実施形態とは異なっている。
図９Ａ～図９Ｅに示す工程は、図２Ａおよび図６Ａと同様の工程の後に行われる。
面Ｆ１上に絶縁膜９２を形成した後（図６Ａを参照）、図９Ａに示すように、絶縁膜９２（面Ｆ１）上に保護テープを貼り付ける。
次に、図９Ｂに示すように、支持体８０の面Ｆ２に凹部８１を形成する。凹部８１は、例えば、研削砥石を用いて形成される。尚、凹部８１は、例えば、ウェットエッチングにより形成されてもよい。支持体８０の材料は、凹部８１を形成可能な材料であればよい。
図１０は、第３実施形態による凹部８１の構成の一例を示す平面図である。図１０は、図９Ｂの上方から面Ｆ２を見た上面図である。尚、図１０のＡ１－Ａ１線は、断面図である図９Ｂに対応する断面を示す。
図１０に示す例では、支持体８０は、円盤状の板である。面Ｆ２の法線方向から見た支持体８０の外周形状は、例えば、略円形である。
面Ｆ２の法線方向から見た凹部８１は、例えば、面Ｆ２の中心部において略円形に形成される。凹部８１の形状は、例えば、支持体８０の外周形状に応じて変更されてもよい。
次に、図９Ｃに示すように、保護テープを剥離する。また、絶縁膜９２上に、半導体チップ１０の積層体Ｓ１を設ける。また、半導体チップ４０に電極を形成する。電極は、例えば、柱状電極３０である。支持体８０は、例えば、チャックテーブルにより支持されている。チャックテーブルは、例えば、支持体８０の凹部８１に対応する凸部を有する。
次に、図９Ｄに示すように、面Ｆ１上に、半導体チップ１０の積層体Ｓ１および柱状電極３０を覆う樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。樹脂層７１、７２が形成され凹部８１を有する支持体８０を樹脂層付支持体Ｆとする。より詳細には、面Ｆ２に形成された凹部８１の内部に樹脂層７２を形成する。図９Ｄに示す例では、樹脂層７２は、凹部８１の内部に形成され、面Ｆ２と略面一に形成されている。これにより、支持体８０および樹脂層７２の厚さは、凹部８１を形成する前の支持体８０の厚さと略同じである。この結果、支持体８０の厚さを大きく増加させることなく、支持体８０の面Ｆ２側に樹脂層７２を形成することができる。
次に、図９Ｅに示すように、柱状電極３０が露出するように樹脂層７１を研磨する。また、樹脂層７１の研磨量に応じて、樹脂層７２を研磨する。すなわち、面Ｆ２側からも、支持体８０、および、凹部８１の内部の樹脂層７２を研磨する。電極の頭出しのために樹脂層７１を研磨すると、樹脂層付支持体Ｆの反りの状態が変化する場合がある。樹脂層７２を研磨することにより、変化した反りの状態を戻すように、樹脂層付支持体Ｆの反りを調整することができる。
図９Ｅに示す工程の後、図２Ｆ～図２Ｈと同様の工程が行われる。
第３実施形態のように、面Ｆ２に凹部８１が形成され、樹脂層７２が凹部８１の内部に形成されてもよい。
第１実施形態で説明した図２Ｄでは、凹部８１が設けられず、支持体８０の面Ｆ２上に樹脂層７２が設けられる。これは、支持体８０の厚さが、樹脂層７２の厚さ分、増加することにつながる。また、樹脂層７２の形成によって、樹脂層付支持体の重量も増加することになる。樹脂層付支持体の厚さまたは重量の増加によって樹脂層付支持体の搬送に影響が生じる可能性がある。
これに対して、第３実施形態では、図９Ｄにおいて、支持体８０および樹脂層７２の厚さは、凹部８１を形成する前の支持体８０の厚さとほぼ同じである。また、凹部８１を形成することによって、支持体８０自体の重量を低減することができる。従って、樹脂層付支持体Ｆの搬送への影響を抑制しつつ、樹脂層付支持体Ｆの反りを抑制することができる。
また、面Ｆ２の法線方向から見て、半導体チップ１０（積層体Ｓ１）が設けられる面Ｆ１上の領域を少なくとも含む面Ｆ２上の領域に、凹部８１を形成することがより好ましい。樹脂層７２は、凹部８１の内部に形成される。これにより、半導体チップ１０が搭載される面Ｆ１の領域において、樹脂層付支持体Ｆの反りを抑制することができる。
第３実施形態による半導体装置１は、第２実施形態と同様の効果を得ることができる。また、第３実施形態による半導体装置１に第１実施形態を組み合わせてもよい。
（第３実施形態の第１変形例）
図１１および図１２は、第３実施形態の第１変形例による半導体装置１の製造方法の一例を示す断面図である。第３実施形態の第１変形例は、樹脂層７２が面Ｆ２とは面一ではない点で、第３実施形態とは異なっている。
第１実施形態の第１変形例において図３を参照して説明したように、樹脂層付支持体Ｆの反りを調整するために、樹脂層７２の厚さは変更されてもよい。
図１１に示す工程は、図２Ａ、図６Ａ、および図９Ａ～９Ｃと同様の工程の後に行われる。
柱状電極３０の形成後（図９Ｃを参照）、図１１に示すように、面Ｆ１上に樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。
図１１に示す例では、樹脂層７２は、凹部８１の底面から面Ｆ２を越えた高さまで形成される。
図１１に示す工程の後、図９Ｅおよび図２Ｆ～図２Ｈと同様の工程が行われる。
また、図１１に示す工程に代えて、図１２に示す工程が行われてもよい。
図１２に示す例では、樹脂層７２は、凹部８１の底面から面Ｆ２を越えない高さまで形成される。従って、凹部８１は、樹脂層７２によって完全には埋められていない。
第３実施形態の第１変形例のように、樹脂層付支持体Ｆの反りの調整のために、樹脂層７２の厚さが変更されてもよい。
第３実施形態の第１変形例による半導体装置１は、第３実施形態と同様の効果を得ることができる。また、第３実施形態の第１変形例による半導体装置１に第１実施形態を組み合わせてもよい。
（第３実施形態の第２変形例）
図１３および図１４は、第３実施形態の第２変形例による半導体装置１の製造方法の一例を示す断面図である。第３実施形態の第２変形例は、第３実施形態と比較して、凹部８１の深さが異なっている。
図１３に示す工程は、図２Ａ、図６Ａ、および図９Ａ～９Ｃと同様の工程の後に行われる。ここで、図９Ｂに示す凹部８１の形成工程において、第３実施形態による凹部８１よりも深い凹部８１が形成される。すなわち、後に形成する樹脂層７２の厚さに応じた深さを有する凹部８１を形成する。
柱状電極３０の形成後（図９Ｃを参照）、図１３に示すように、面Ｆ１上に樹脂層７１を形成するとともに、面Ｆ２上に樹脂層７２を形成する。尚、樹脂層７２は、面Ｆ２と略面一に形成される。
図１３に示す例では、第３実施形態において説明した図９Ｄと比較して、厚い樹脂層７２が形成されている。すなわち、支持体８０の残し厚を小さくすることにより、凹部８１の内部に厚い樹脂層７２を形成することができる。これにより、第３実施形態の第１変形例における図１１と比較して、厚い樹脂層７２により樹脂層付支持体Ｆが厚くなることを抑制しつつ、樹脂層７２の厚さの調整による樹脂層付支持体Ｆの反りを調整することができる。
図１３に示す工程の後、図９Ｅおよび図２Ｆ～図２Ｈと同様の工程が行われる。
また、図１３に示す工程に代えて、図１４に示す工程が行われてもよい。ここで、図９Ｂに示す凹部８１の形成工程において、第３実施形態による凹部８１よりも浅い凹部８１が形成される。すなわち、後に形成する樹脂層７２の厚さに応じた深さを有する凹部８１を形成する。
図１４に示す例では、第３実施形態において説明した図９Ｄと比較して、薄い樹脂層７２が形成されている。すなわち、支持体８０の残し厚を大きくすることにより、凹部８１の内部に薄い樹脂層７２を形成することができる。これにより、第３実施形態の第１変形例における図１２と比較して、薄い樹脂層７２により支持体８０が薄くなることを抑制しつつ、樹脂層７２の厚さの調整による樹脂層付支持体Ｆの反りを調整することができる。
第３実施形態の第２変形例のように、樹脂層７２を面Ｆ２と略面一に形成する場合、樹脂層付支持体Ｆ８０の反り、すなわち、形成する樹脂層７２の厚さを考慮して、凹部８１の深さが変更されてもよい。
第３実施形態の第２変形例による半導体装置１は、第３実施形態と同様の効果を得ることができる。また、第３実施形態の第２変形例による半導体装置１に第１実施形態を組み合わせてもよい。
（第４実施形態）
図１５Ａおよび図１５Ｂは、第４実施形態による半導体装置１の製造方法の一例を示す断面図である。第４実施形態は、樹脂材料の充填口として機能する溝部８２を形成する点で、第３実施形態とは異なっている。
図１５Ａおよび図１５Ｂに示す工程は、図２Ａ、図６Ａおよび図９Ａと同様の工程の後に行われる。
保護テープを絶縁膜９２上に貼り付けた後（図９Ａを参照）、図１５Ａに示すように、溝部８２を形成する。溝部８２は、樹脂層７２を形成する際に、樹脂材料を凹部８１の内部に導入するための充填口として機能する。溝部８２は、例えば、面Ｆ２の外周端部の一部を削ることにより形成される。溝部８２は、例えば、凹部８１と同様に研削砥石により形成される。尚、溝部８２は、例えば、ウェットエッチングにより形成されてもよい。
溝部８２は、図１８を参照して後で説明するように、樹脂材料の充填口として機能する。また、溝部８２の構成の詳細については、図１６および図１７を参照して、後で説明する。
次に、図１５Ｂに示すように、凹部８１を形成する。
図１６は、第４実施形態による凹部８１および溝部８２の構成の一例を示す平面図である。図１７は、第４実施形態による凹部８１および溝部８２の構成の一例を示す側面図である。図１７は、図１６に示す矢印Ａ２の方向から見た側面図である。
図１６に示すように、面Ｆ２の外周端部には、凹部８１が形成されていない。図１６および図１７に示すように、面Ｆ２の外周端部の一部には、溝部８２が設けられている。溝部８２は、例えば、面Ｆ２から、凹部８１と略同じ深さまで形成されている。溝部８２は、例えば、支持体８０の外周側面から凹部８１の内周側面まで形成される。
すなわち、図１５Ａおよび図１５Ｂに示すように、面Ｆ２に凹部８１を形成するとともに、面Ｆ２に、支持体８０の外周側面から凹部８１の内周側面まで設けられる、少なくとも１つの溝部８２を形成する。尚、図１５Ａおよび図１５Ｂに示す例では、溝部８２の形成後に凹部８１が形成されている。しかし、凹部８１および溝部８２は、いずれが先に形成されてもよく、同時並行に形成されてもよい。
図１５Ｂに示す工程の後、図９Ｃ～図９Ｅおよび図２Ｆ～図２Ｈと同様の工程が行われる。
また、図９Ｄにおいて、溝部８２を通過するように凹部８１の内部に樹脂材料を導入することにより、凹部８１の内部に樹脂層７２を形成する。
次に、溝部８２を用いた樹脂層７１、７２の形成方法について説明する。
図１８は、第４実施形態による樹脂層７１、７２の形成方法の一例を示す断面図である。
図１８に示すように、金型２０１、２０２のキャビティ内に、支持体８０、積層体Ｓ１および柱状電極３０を配置する。上部の金型２０１と支持体８０との間に、隙間Ｇ１が形成される。下部の金型２０２と支持体８０との間に、隙間Ｇ２が形成される。
次に、金型２０１の２つの通路２０１ａ、２０１ｂから、それぞれ隙間Ｇ１、Ｇ２に樹脂材料を導入する。尚、金型２０１に図示しない排気口が設けられてもよい。樹脂材料が通路２０１ａを通過して隙間Ｇ１に充填されて、樹脂層７１が形成される。樹脂材料が通路２０１ｂを通過して隙間Ｇ２に充填されて、樹脂層７２が形成される。尚、金型２０１が２つの通路２０１ａ、２０１ｂを有するため、異なる材料で樹脂層７１、７２を形成することができる。
ここで、隙間Ｇ２に充填される樹脂材料は、溝部８２を通過して凹部８１に導入される。これにより、支持体８０の側面側から樹脂材料を導入して樹脂層７２を形成することができ、かつ、樹脂層７２を面Ｆ２と略面一に形成することができる。
凹部８１内に樹脂材料を導入する方法として、例えば、支持体８０の下方から導入する場合、および、支持体８０の側面側から導入する場合が考えられる。
溝部８２が設けられない場合、第３実施形態において説明した図９Ｂおよび図１０に示すように、凹部８１の周囲は、凹部８１の側壁の凸部で覆われている。この場合、支持体８０の側面側から樹脂材料を導入することが困難になる。例えば、図１８と比較して隙間Ｇ２が支持体８０の下方に広げられた金型２０１、２０２を用いて、隙間Ｇ２の側方から樹脂材料を導入することが考えられる。すなわち、面Ｆ２を越えるよう厚い樹脂層７２を形成する。しかし、この場合、支持体８０が厚くなるため、支持体８０の搬送に影響が生じる可能性がある。また、薄い樹脂層７２を形成することが困難になる可能性がある。
そこで、溝部８２を形成することにより、例えば、面Ｆ２と略面一となるように、凹部８１の内部に樹脂層７２を形成することができる。この結果、支持体８０の側面側から樹脂材料を導入する場合でも、支持体８０が厚くなることを抑制することができる。
第４実施形態のように、樹脂材料の充填口として機能する溝部８２が形成されてもよい。
第４実施形態による半導体装置１は、第３実施形態と同様の効果を得ることができる。また、第４実施形態による半導体装置１に第１実施形態を組み合わせてもよい。
（第４実施形態の第１変形例）
図１９および図２０は、第４実施形態の第１変形例による凹部８１および溝部８２の構成の一例を示す平面図である。第４実施形態の第１変形例は、第４実施形態と比較して、溝部８２の数が異なっている。
図１９に示す例では、２つの溝部８２が設けられている。２つの溝部８２は、例えば、支持体８０の中心を挟んで反対側に配置される。溝部８２の数を増やすことにより、樹脂材料をより適切に充填させることができる。
図２０に示す例では、４つの溝部８２が設けられている。
第４実施形態の第１変形例のように、複数の溝部８２が形成されてもよい。
第４実施形態の変形例１による半導体装置１は、第４実施形態と同様の効果を得ることができる。
（第４実施形態の第２変形例）
図２１は、第４実施形態の第２変形例による凹部８１および溝部８２の構成の一例を示す平面図である。図２２は、第４実施形態の第２変形例による凹部８１および溝部８２の構成の一例を示す断面図である。尚、図２１のＡ３－Ａ３線は、断面図である図２２に対応する断面を示す。第４実施形態の第２変形例は、第４実施形態と比較して、溝部８２の深さが異なっている。
図２２に示す例では、溝部８２は、凹部８１よりも浅い。
第４実施形態の第２変形例のように、樹脂材料が通過可能な範囲内で、溝部８２の深さが変更されてもよい。
第４実施形態の第２変形例による半導体装置１は、第４実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ 半導体チップ、３０ 柱状電極、４０ 半導体チップ、４１ 接続ピラー、７１ 樹脂層、７２ 樹脂層、８０ 支持体、８１ 凹部、８２ 溝部、９１ マーク、９２ 絶縁膜、１００ 再配線層、Ｆ１ 面、Ｆ２ 面、Ｓ１ 積層体

Claims (14)

  1. 第１面と、前記第１面とは反対側の第２面と、を有する支持体の前記第１面上に半導体チップを設け、
    前記第１面上に、前記半導体チップを覆う第１樹脂層を形成するとともに、前記第２面上に第２樹脂層を形成する、
    ことを具備する、半導体装置の製造方法。
  2. 前記第１樹脂層を形成するとともに、前記支持体の反りの量が所定値以下になる厚さまたは面積を有する前記第２樹脂層を形成する、ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
  3. 前記第１樹脂層および前記第２樹脂層を並行して形成する、ことをさらに具備する、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１樹脂層を形成し、
    前記第１樹脂層を形成した後に、前記第２樹脂層を形成する、
    ことをさらに具備する、請求項１または請求項２に記載の半導体装置の製造方法。
  5. 前記半導体チップを設ける前に、前記第２面に凹部を形成し、
    前記第１面上に前記半導体チップを設け、
    前記第１面上に前記第１樹脂層を形成するとともに、前記凹部の内部に前記第２樹脂層を形成する、
    ことをさらに具備する、請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記半導体チップを設ける前に、前記第２面に前記凹部を形成するとともに、前記第２面に、前記支持体の外周側面から前記凹部の内周側面まで設けられる、少なくとも１つの溝部を形成し、
    前記第１面上に前記半導体チップを設け、
    前記第１面上に前記第１樹脂層を形成するとともに、前記溝部を通過するように前記凹部の内部に樹脂材料を導入することにより、前記凹部の内部に前記第２樹脂層を形成する、
    ことをさらに具備する、請求項５に記載の半導体装置の製造方法。
  7. 形成する前記第２樹脂層の厚さに応じた深さを有する前記凹部を形成する、ことをさらに具備する、請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記第２樹脂層の面積以上の面積を有する前記第１樹脂層を形成するとともに、前記第２樹脂層を形成する、ことをさらに具備する、請求項１から請求項７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記支持体の面積と略同じ面積を有する前記第１樹脂層を形成する、ことをさらに具備する、請求項１から請求項８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記第１樹脂層を形成するとともに、前記第２面の法線方向から見て、前記半導体チップが設けられる前記第１面上の領域を少なくとも含む前記第２面上の領域に、前記第２樹脂層を形成する、ことをさらに具備する、請求項１から請求項９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記第２樹脂層の材料は、前記第１樹脂層の材料とは異なる、ことをさらに具備する、請求項１から請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記半導体チップを設けた後、前記半導体チップに、前記第１面の法線方向に延伸する電極を形成する、ことをさらに具備する、請求項１から請求項１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記電極を形成した後、前記半導体チップおよび前記電極を覆う前記第１樹脂層を形成するとともに、前記第２樹脂層を形成し、
    前記第１樹脂層を研磨して、前記電極の上端を露出させ、
    前記第１樹脂層の研磨量に応じて、前記第２樹脂層を研磨する、ことをさらに具備する、請求項１２に記載の半導体装置の製造方法。
  14. 前記第１面上の複数の位置に、複数の前記半導体チップのそれぞれを設け、
    前記第１樹脂層および前記第２樹脂層を形成した後、前記第１樹脂層および複数の前記半導体チップから、前記支持体および前記第２樹脂層を剥離し、
    前記第１樹脂層を前記半導体チップごとに個片化する、
    ことをさらに具備する、請求項１から請求項１３のいずれか一項に記載の半導体装置の製造方法。
JP2021142606A 2021-09-01 2021-09-01 半導体装置の製造方法 Pending JP2023035608A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021142606A JP2023035608A (ja) 2021-09-01 2021-09-01 半導体装置の製造方法
TW111102629A TWI833155B (zh) 2021-09-01 2022-01-21 半導體裝置的製造方法
CN202210166688.5A CN115732338A (zh) 2021-09-01 2022-02-17 半导体装置的制造方法
US17/684,137 US20230063204A1 (en) 2021-09-01 2022-03-01 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021142606A JP2023035608A (ja) 2021-09-01 2021-09-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023035608A true JP2023035608A (ja) 2023-03-13

Family

ID=85286373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021142606A Pending JP2023035608A (ja) 2021-09-01 2021-09-01 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230063204A1 (ja)
JP (1) JP2023035608A (ja)
CN (1) CN115732338A (ja)
TW (1) TWI833155B (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236716B (en) * 2004-02-20 2005-07-21 United Test Ct Inc Window ball grid array semiconductor package with substrate having opening and method for fabricating the same
JP6506680B2 (ja) * 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法

Also Published As

Publication number Publication date
CN115732338A (zh) 2023-03-03
TW202312287A (zh) 2023-03-16
TWI833155B (zh) 2024-02-21
US20230063204A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI733049B (zh) 半導體封裝及其製造方法
JP4659660B2 (ja) 半導体装置の製造方法
TWI529897B (zh) 半導體晶粒封裝與其形成方法
US7183639B2 (en) Semiconductor device and method of manufacturing the same
TWI573201B (zh) 封裝結構性元件
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
CN103635996A (zh) 无焊内建层封装的翘曲减小
JP2001332643A (ja) 半導体装置およびその製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2022014750A (ja) 半導体装置およびその製造方法
TWI792384B (zh) 半導體裝置及其製造方法
JP2023035608A (ja) 半導体装置の製造方法
CN114023662A (zh) 扇出型封装结构
TW202213704A (zh) 半導體裝置及其製造方法
TWI790670B (zh) 半導體裝置
JP2007134738A (ja) 半導体装置の製造方法
US20230026972A1 (en) Semiconductor package and method of fabricating the same
CN110504238B (zh) 封装载板结构及其制造方法
JP2022098115A (ja) 半導体装置およびその製造方法
JP2023118538A (ja) 半導体装置およびその製造方法
JP2023136139A (ja) 半導体装置およびその製造方法
JP2011181858A (ja) 半導体装置及び半導体装置の製造方法