JP2023004206A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2023004206A
JP2023004206A JP2021105756A JP2021105756A JP2023004206A JP 2023004206 A JP2023004206 A JP 2023004206A JP 2021105756 A JP2021105756 A JP 2021105756A JP 2021105756 A JP2021105756 A JP 2021105756A JP 2023004206 A JP2023004206 A JP 2023004206A
Authority
JP
Japan
Prior art keywords
cell
main
sense
silicon carbide
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021105756A
Other languages
English (en)
Inventor
健一 ▲濱▼野
Kenichi Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021105756A priority Critical patent/JP2023004206A/ja
Priority to US17/713,699 priority patent/US20220416080A1/en
Priority to DE102022114622.7A priority patent/DE102022114622A1/de
Priority to CN202210696224.5A priority patent/CN115527994A/zh
Publication of JP2023004206A publication Critical patent/JP2023004206A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/32—Compensating for temperature change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Figure 2023004206000001
【課題】本開示は、炭化珪素半導体装置において、安定した電流センス動作を実現するとともに、０℃以下の低温でメイン電流が低下することを抑制することを目的とする。
【解決手段】ＳｉＣ－ＭＯＳＦＥＴ１０１は、メイン電流を出力するメインセル２０と、メイン電流に比例するセンス電流を出力するセンスセル３０と、を備え、メイン電流の温度依存特性はメインセル２０の閾値電圧に応じて異なり、センス電流の温度依存特性はセンスセル３０の閾値電圧に応じて異なり、メインセル２０の閾値電圧はセンスセル３０の閾値電圧より低く、０℃以下において、メイン電流の温度依存特性の傾きがセンス電流の温度依存特性の傾きよりも小さい。
【選択図】図４

Description

本開示は、炭化珪素（以下、ＳｉＣとも称する）半導体装置に関する。
特許文献１には、メイン電流（主電流とも称する）を出力するメインセルとメイン電流に比例するセンス電流を出力するセンスセルとが同じ半導体基板に設けられた半導体装置が開示されている。特許文献１の半導体装置では、センスセルの閾値電圧をメインセルの閾値電圧よりも高くすることで、メイン電流とセンス電流との比率のアンバランスを抑制している。
国際公開第２０１４／０１３６１８号
特許文献１の半導体装置では、閾値電圧と飽和電流の温度依存特性が考慮されていないため、低温でメイン電流が低下するという課題があった。
本開示は、上記のような問題点を解決するためになされたものであり、炭化珪素半導体装置において、安定した電流センス動作を実現するとともに、低温でメイン電流が低下することを抑制することを目的とする。
本開示の炭化珪素半導体装置は、メイン電流を出力するメインセルと、メイン電流に比例するセンス電流を出力するセンスセルと、を備え、メイン電流の温度依存特性はメインセルの閾値電圧に応じて異なり、センス電流の温度依存特性はセンスセルの閾値電圧に応じて異なり、メインセルの閾値電圧はセンスセルの閾値電圧より低く、０℃以下において、メイン電流の温度依存特性の傾きがセンス電流の温度依存特性の傾きよりも小さい。
本開示の炭化珪素半導体装置は、安定した電流センス動作を実現するとともに、低温でメイン電流が低下することを抑制する。
実施の形態１のＳｉＣ－ＭＯＳＦＥＴの上面図である。 実施の形態１のＳｉＣ－ＭＯＳＦＥＴの断面図である。 実施の形態１のＳｉＣ－ＭＯＳＦＥＴの上面図である。 飽和ドレイン電流の温度依存特性を複数の閾値電圧に対して示す図である。 飽和ドレイン電流の温度依存特性を複数の閾値電圧に対して示す図である。 実施の形態１の変形例のＳｉＣ－ＭＯＳＦＥＴの上面図である。
＜Ａ．実施の形態１＞
本明細書では、半導体層の導電型について第１導電型をｎ型とし、第２導電型をｐ型として説明する。しかし、以下に説明される構成において導電型を入れ替えても良い。すなわち、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
＜Ａ－１．構成＞
図１は、実施の形態１の炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１０１の上面図である。本明細書では、半導体材料としてＳｉＣを用いるＭＯＳＦＥＴをＳｉＣ－ＭＯＳＦＥＴと称する。なお、本明細書ではＭＯＳＦＥＴについて説明するが、本開示の技術はＩＧＢＴ（Insulated Gate Bipolar Transistor）など他の半導体装置にも適用可能である。
図１に示されるように、ＳｉＣ－ＭＯＳＦＥＴ１０１は、メインセル２０、センスセル３０、終端領域５０、およびゲートパッド４０を備えて構成される。メインセル２０は、半導体素子構造が形成され、半導体素子として動作する領域である。つまり、メインセル２０にはＭＯＳＦＥＴ構造が形成され、ＭＯＳＦＥＴとして動作する。終端領域５０は、メインセル２０、センスセル３０、およびゲートパッド４０を囲むように設けられ、ＳｉＣ－ＭＯＳＦＥＴ１０１の耐圧保持を担う。ゲートパッド４０は、メインセル２０のゲート電極が接続されておりメインセル２０に流れる電流を制御する。センスセル３０は、メインセル２０に流れる電流を検知するための制御セルである。センスセル３０は、メインセル２０の一部に電気的に接続されており、これによってメインセル２０に電流が流れる際に、メインセル２０全体に流れる電流の数分の１から数万分の１の電流がセンスセル３０に流れる。なお、センスセル３０は、複数設けられていてもよいし、１つだけ設けられていてもよい。
図２は、図１のＡ－Ａ線に沿ったＳｉＣ－ＭＯＳＦＥＴ１０１のメインセル２０の断面図である。図２に示されるように、ＳｉＣ－ＭＯＳＦＥＴ１０１は、ｎ型のＳｉＣ基板１、ｎ型のエピタキシャル層２、ｐ型のベース領域４、ｎ型のソース領域５、ゲート酸化膜６、ゲート電極７、層間絶縁膜１１、バリアメタル１２、ソース電極８およびドレイン電極９を備えている。ＳｉＣ－ＭＯＳＦＥＴ１０１はプレーナー構造である。ＳｉＣ基板１の上面にエピタキシャル層２が設けられる。エピタキシャル層２の表層には複数のベース領域４が離間して設けられる。各ベース領域４の表層には不純物領域であるソース領域５が設けられる。２つのベース領域４に挟まれたエピタキシャル層２の表層をＪＦＥＴ領域１３と称する。ＪＦＥＴ領域１３とソース領域５とに挟まれたベース領域４がチャネル領域３となる。図２において、チャネル領域３の長さ（以下、チャネル長）がＬで表されている。
チャネル領域３上にはゲート酸化膜６が設けられる。ゲート酸化膜６を介してチャネル領域３と対向する位置にゲート電極７が設けられる。ゲート電極７は層間絶縁膜１１に覆われる。ソース領域５上および層間絶縁膜１１上にはバリアメタル１２が設けられる。バリアメタル１２上には上面電極であるソース電極８が設けられる。ＳｉＣ基板１の下面にはドレイン電極９が設けられる。
なお、図１のＢ－Ｂ線に沿ったセンスセル３０の断面構造も、後述する閾値電圧の調整構造以外は図２に示すメインセル２０の断面構造と同様であり、周知の製造方法により作成される。
図３は、ＳｉＣ－ＭＯＳＦＥＴ１０１におけるエピタキシャル層２、ベース領域４、およびソース領域５の平面的な位置関係を示す図である。図３において、チャネル領域３の幅（以下、チャネル幅）がＷで表され、チャネル長がＬで表されている。
＜Ａ－２．メインセルおよびセンスセルの閾値電圧＞
図４は、ＳｉＣ－ＭＯＳＦＥＴにおける飽和ドレイン電流Ｉｄｓ（ｓａｔ）の温度依存特性を示している。図４の横軸はジャンクション温度Ｔｊ［℃］を表し、縦軸は正規化された飽和ドレイン電流Ｉｄｓ（ｓａｔ）を表している。ドレイン電圧Ｖｄは１０Ｖであり、ゲート電圧Ｖｇは１５Ｖである。ここで、ジャンクション温度Ｔｊ＝０℃のときの飽和ドレイン電流Ｉｄｓ（ｓａｔ）がジャンクション温度Ｔｊ＝１５０℃のときの飽和ドレイン電流Ｉｄｓ（ｓａｔ）と同じ値になる場合の、ゲート電圧の閾値電圧ＶｔｈをＡとする。図４の縦軸において、飽和ドレイン電流Ｉｄｓ（ｓａｔ）は、閾値電圧Ｖｔｈ＝Ａ、Ｔｊ＝０℃のときの飽和ドレイン電流Ｉｄｓ（ｓａｔ）が１となるように正規化されている。
本開示の技術の考案者は、閾値電圧がＶｔｈ＝Ａ、Ｖｔｈ＝Ａ×０．７、Ｖｔｈ＝Ａ×１．３と異なる３つのＳｉＣ－ＭＯＳＦＥＴを用意し、ジャンクション温度Ｔｊを変えて飽和ドレイン電流Ｉｄｓ（ｓａｔ）を計測することにより図４の結果を得た。図４の結果から、閾値電圧Ｖｔｈによって飽和ドレイン電流Ｉｄｓ（ｓａｔ）の温度依存特性が異なることが新たに見出された。ＳｉＣのようなワイドバンドギャップ半導体の場合、Ｓｉと比べてドリフト層を薄くすることができるため、総抵抗に占めるチャネル抵抗の比率が大きい。その結果、閾値電圧Ｖｔｈの変化に対し飽和ドレイン電流Ｉｄｓ（ｓａｔ）の温度依存特性の変動が大きく、図４の結果が得られたと考えられる。
特許文献１に記載された半導体装置では、センスセルの閾値電圧がメインセルの閾値電圧より高く設定されている。しかし、特許文献１では図４に示したような飽和ドレイン電流の温度依存特性の閾値電圧による変化が考慮されていない。そのため、メインセルの閾値電圧によっては低温時に飽和ドレイン電流が低下してしまうという問題がある。
そこで、本実施の形態のＳｉＣ－ＭＯＳＦＥＴ１０１では、飽和ドレイン電流Ｉｄｓ（ｓａｔ）の温度依存特性を考慮した上で、メインセル２０とセンスセル３０とで閾値電圧を変えることにより、安定した電流センス動作を実現するとともに、０℃以下の低温でメイン電流が低下することを抑制する。以下にその詳細を説明する。
図４は、閾値電圧が低いほど０℃以下の低温になっても飽和ドレイン電流Ｉｄｓ（ｓａｔ）が下がりにくい傾向があることを示している。メインセル２０の閾値電圧が閾値電圧Ａより高い場合、低温でメイン電流が下がってしまう。従って、メインセル２０の閾値電圧は閾値電圧Ａより低くする方がよい。これにより、０℃以下の低温において、メイン電流の温度依存特性の傾きが略平坦となる。温度依存特性の傾きは、飽和ドレイン電流の変化量をジャンクション温度の変化量で割ることにより得られる。
また、センスセル３０の閾値電圧はメインセル２０の閾値電圧より大きい方がよい。閾値電圧が低いほど０℃以下の低温になっても飽和ドレイン電流が下がりにくいため、センスセル３０の閾値電圧がメインセル２０の閾値電圧より低いと、過剰な過電流保護が発生して安定した電流センス動作を実現できないからである。また、センスセル３０の閾値電圧がメインセル２０の閾値電圧と同じ場合、サージ電流などで過剰な過電流保護がかかってしまうことがある。従って、０℃以下の低温での過剰な過電流保護がかからないようにしつつ、メイン電流が低下することを抑制するには、センスセル３０の閾値電圧をＡとし、メインセル２０の閾値電圧をセンスセル３０の閾値電圧Ａより低く、例えば、Ａ×０．７とすることが望ましい。すなわち、０℃以下の低温において、センス電流の温度依存特性の傾きはメイン電流の温度依存特性の傾きよりも大きくする。
メインセル２０の閾値電圧Ｖｔｈ＝Ａ×０．７とすると、０℃以下の低温でメインセル２０の飽和ドレイン電流の温度特性が略平坦となる。ここで略平坦とは、－４０℃の際のＩｄｓ（ｓａｔ）が０℃の際のＩｄｓ（ｓａｔ）の９０％以上１００％以下であることを意味する。なお、０℃より大きい高温では、閾値電圧ＶｔｈがＡより低い場合と高い場合とで、飽和ドレイン電流の温度依存特性のグラフの傾きが正負反対となりやすい。高温においても、安定した電流センス動作を考えると、温度依存特性のグラフの傾きが正負反対とならないよう、メインセル２０の閾値電圧をセンスセル３０の閾値電圧Ａより低い閾値電圧、例えば、Ａ×０．７とすることが望ましい。
＜Ａ－３．製造工程＞
ＳｉＣ－ＭＯＳＦＥＴ１０１の製造工程について説明する。
まず、４Ｈ型のＳｉＣエピタキシャルウエハをｎ型のＳｉＣ基板１として用意する。４Ｈ型のＳｉＣエピタキシャルウエハは、結晶軸である〈０００１〉軸がウエハの表面に対して４°の傾きを有している。ＳｉＣ基板１上にｎ型のエピタキシャル層２を形成する。エピタキシャル層２中で所定の間隔に離間した部位にレジストなどによりマスクを形成し、不純物をイオン注入して、一対のｐ型のベース領域４を形成する。エピタキシャル層２中でｐ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）などが挙げられる。
さらに各ベース領域４中にレジストなどによりマスクを形成し、不純物をイオン注入してベース領域４の表層にｎ型のソース領域５を形成する。その後、マスクを除去する。ｎ型不純物としては例えばリン（Ｐ）あるいは窒素（Ｎ）などが挙げられる。ベース領域４が形成されていないエピタキシャル層２の表層とソース領域５との間のベース領域４がチャネル領域３となる。
次に、熱処理装置によってウエハを高温で熱処理することにより、既に注入されているｎ型およびｐ型のイオンが電気的に活性化される。
その後、ゲート酸化膜６を熱酸化または堆積によって形成する。また、ゲート酸化膜６上にゲート電極７を成膜およびパターニングする。ゲート電極７の両端に一対のベース領域４およびソース領域５が位置し、一対のベース領域４間に露出したエピタキシャル層２がゲート電極７の中央に位置するように、ゲート電極７はパターニングされる。
次に、各ソース領域５上のゲート酸化膜６の残余の部分をリソグラフィ技術およびエッチング技術によって除去する。その後、ゲート酸化膜６から露出したソース領域５上にソース電極８を成膜およびパターニングする。
その後、ＳｉＣ基板１の下面にドレイン電極９を形成する。こうして、ＳｉＣ－ＭＯＳＦＥＴ１０１のメインセル２０およびセンスセル３０の構造が得られる。なお、ドレイン電極９を形成する前にＳｉＣ基板１の下面を研磨または研削し、薄くしてもよい。
＜Ａ－４．閾値電圧の調整構造＞
上記のようにＳｉＣ－ＭＯＳＦＥＴ１０１では、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より低くする。例えば、センスセル３０の閾値電圧Ａに対して、メインセル２０の閾値電圧はＡ×０．７であることが望ましい。以下、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より低くするための構成について説明する。
ＳｉＣ－ＭＯＳＦＥＴ１０１の通電時の全抵抗は、ＳｉＣ基板１の抵抗、エピタキシャル層２の抵抗、ＪＦＥＴ領域の抵抗、チャネル領域３の抵抗（以下、チャネル抵抗と称する）の合計である。通電時の全抵抗に対するチャネル抵抗の比率を変えることにより、閾値電圧を変えることができる。
チャネル抵抗を変える１つの方法は、チャネル長Ｌに対するチャネル幅Ｗの比であるＷ／Ｌを変えることである。Ｗ／Ｌが大きくなるとチャネル抵抗が小さくなり、閾値電圧が小さくなる。従って、メインセル２０のＷ／Ｌがセンスセル３０のＷ／Ｌより大きくなるように、ベース領域４にｎ型不純物をイオン注入する際に用いるパターニング用マスクの開口幅をメインセル２０とセンスセル３０とで変えることにより、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より小さくすることができる。
チャネル抵抗を変える別の方法は、チャネル領域３の不純物濃度を変えることである。チャネル領域３の不純物濃度が低いほどチャネル抵抗が小さくなり、閾値電圧が小さくなる。従って、メインセル２０におけるチャネル領域３の不純物濃度がセンスセル３０におけるチャネル領域３の不純物濃度より低くなるように、ベース領域４にｎ型不純物をイオン注入する際のパターニング用マスクの開口幅をメインセル２０とセンスセル３０とで変えることにより、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より小さくすることができる。
チャネル領域３の不純物濃度は、ベース領域４における不純物イオンの注入量を変えることによって調整してもよい。しかし、この方法によればメインセル２０とセンスセル３０とでイオン注入を分けて実施する必要があるため、パターニングおよび注入工程などのプロセス工程が増加する。
また、閾値電圧はチャネル領域３の表面の不純物濃度にも依存する。炭化珪素半導体の場合、Ｓｉ半導体と比べてイオンの熱拡散係数の違いからイオン注入後の熱処理でイオンが拡散することはない。従って、ベース領域４およびソース領域５を形成するイオン注入後に、メインセル２０およびセンスセル３０における基板表面、すなわちエピタキシャル層２、ベース領域４、およびソース領域５の表面をエッチング処理で削ることによって閾値電圧を変えることができる。
また、ゲート酸化膜６が薄いほど閾値電圧は低くなる。従って、センスセル３０のゲート酸化膜６をメインセル２０のゲート酸化膜６より厚くすることによって、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より低くしてもよい。
また、ゲート酸化膜６を形成した後、再酸化と呼ばれるＨ２Ｏ雰囲気での熱処理によりゲート酸化膜６の界面に準位を形成し、閾値電圧を上げてもよい。再酸化プロセスを適用した場合の飽和ドレイン電流Ｉｄｓ（ｓａｔ）の温度依存特性と閾値電圧Ｖｔｈとの関係は図５に示す通りであり、図４に示した再酸化プロセスを実施しない場合と同一の傾向である。図５には、閾値電圧がＶｔｈ＝Ｂ、Ｖｔｈ＝Ｂ×０．６７と異なる２つのＳｉＣ－ＭＯＳＦＥＴについて、ジャンクション温度Ｔｊを変えて飽和ドレイン電流Ｉｄｓ（ｓａｔ）を計測した結果が示されている。
また、ソース電極８とバリアメタル１２からなるメタル膜の厚みをメインセル２０とセンスセル３０とで変えることにより、各セルにかかる応力を変え、閾値電圧を変えることができる。センスセル３０におけるメタル膜をメインセル２０におけるメタル膜より厚くすることで、メインセル２０の閾値電圧をセンスセル３０の閾値電圧より低くすることができる。
図２では、バリアメタル１２が層間絶縁膜１１とソース領域５の上面全体に設けられている。しかし、バリアメタル１２は層間絶縁膜１１の周囲のみ等、一部だけに設けられてもよい。また、バリアメタル１２は複数層の積層構造であってもよい。また、バリアメタル１２の材質は、メインセル２０とセンスセル３０とで異なっていても良い。バリアメタル１２は例えば、ＴｉまたはＴｉＮであり、ソース電極８は例えば、ＡｌまたはＡｌＳｉである。
＜Ａ－５．変形例＞
図６は、実施の形態１の変形例の炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ１０２の上面図である。ＳｉＣ－ＭＯＳＦＥＴ１０２は、ＳｉＣ－ＭＯＳＦＥＴ１０１の構成において、センスセル３０のソース電極８上に表面電極保護膜１４を備えたものである。表面電極保護膜１４の有無により、セルにかかる応力が変わり、閾値電圧が変化する。図６に示されるように、センスセル３０のソース電極８上にのみ表面電極保護膜１４が設けられ、メインセル２０のソース電極８上には表面電極保護膜が形成されないことにより、メインセル２０の閾値電圧がセンスセル３０の閾値電圧より低くなる。
なお、メインセル２０のソース電極８上に表面電極保護膜１４が設けられてもよいが、その場合、センスセル３０における表面電極保護膜１４の面積をメインセル２０における表面電極保護膜１４の面積より大きくする。これにより、メインセル２０の閾値電圧がセンスセル３０の閾値電圧より低くなる。表面電極保護膜１４は例えば、ポリイミド（ＰＩ）またはガラスコート（ＧＣ）である。
なお、セルにかかる応力を変えるにあたり、上述したメタル膜の厚みを変える構成と、表面電極保護膜１４の配置に関する構成とを組み合わせてもよい。
＜Ａ－６．効果＞
実施の形態１のＳｉＣ－ＭＯＳＦＥＴ１０１は、メイン電流を出力するメインセル２０と、メイン電流に比例するセンス電流を出力するセンスセル３０と、を備える。メイン電流の温度依存特性はメインセルの閾値電圧に応じて異なり、センス電流の温度依存特性はセンスセルの閾値電圧に応じて異なる。０℃以下において、メイン電流の温度依存特性の傾きが略平坦である。従って、低温でメイン電流が下がることを避けることができる。また、メインセル２０の閾値電圧はセンスセル３０の閾値電圧より低く、０℃以下においてメイン電流の温度依存特性の傾きはセンス電流の温度依存特性の傾きよりも小さい。従って、０℃以下の低温ではセンス電流を下げ、安定した電流センス動作を実現することができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ＳｉＣ基板、２ エピタキシャル層、３ チャネル領域、４ ベース領域、５ ソース領域、６ ゲート酸化膜、７ ゲート電極、８ ソース電極、９ ドレイン電極、１１ 層間絶縁膜、１２ バリアメタル、１３ ＪＦＥＴ領域、１４ 表面電極保護膜、２０ メインセル、３０ センスセル、４０ ゲートパッド、５０ 終端領域。

Claims (11)

  1. メイン電流を出力するメインセルと、
    前記メイン電流に比例するセンス電流を出力するセンスセルと、
    を備え、
    前記メイン電流の温度依存特性は前記メインセルの閾値電圧に応じて異なり、
    前記センス電流の温度依存特性は前記センスセルの閾値電圧に応じて異なり、
    前記メインセルの閾値電圧は前記センスセルの閾値電圧より低く、
    ０℃以下において、前記メイン電流の温度依存特性の傾きが前記センス電流の温度依存特性の傾きよりも小さい、
    炭化珪素半導体装置。
  2. ０℃以下において、前記メイン電流の温度依存特性の傾きが略平坦である、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記メインセルと前記センスセルとは、
    炭化珪素基板と、
    前記炭化珪素基板上に設けられる第１導電型のエピタキシャル層と、
    前記エピタキシャル層の表層に設けられた第２導電型のベース領域と、
    前記ベース領域の表層に選択的に設けられ、自身と前記エピタキシャル層との間に挟まれた前記ベース領域の領域をチャネル領域と規定する第１導電型の不純物領域と、
    ゲート酸化膜を介して前記チャネル領域に対向するゲート電極と、
    前記ゲート電極を覆う層間絶縁膜と、
    前記層間絶縁膜上に形成されるバリアメタルと、
    前記バリアメタルを覆う上面電極とを備える、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記メインセルにおける前記チャネル領域の抵抗は、前記センスセルにおける前記チャネル領域の抵抗より小さい、
    請求項３に記載の炭化珪素半導体装置。
  5. 前記メインセルにおける前記チャネル領域のチャネル長に対するチャネル幅の比が、前記センスセルにおける前記チャネル領域のチャネル長に対するチャネル幅の比より大きい、
    請求項４に記載の炭化珪素半導体装置。
  6. 前記メインセルにおける前記チャネル領域の不純物濃度が前記センスセルにおける前記チャネル領域の不純物濃度より低い、
    請求項４または請求項５に記載の炭化珪素半導体装置。
  7. 前記センスセルの前記ゲート酸化膜は前記メインセルの前記ゲート酸化膜より厚い、
    請求項３から請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記バリアメタルおよび前記上面電極の厚みの合計が、前記センスセルにおいて前記メインセルより大きい、
    請求項３から請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記バリアメタルはＴｉまたはＴｉＮであり、
    前記上面電極はＡｌまたはＡｌＳｉである、
    請求項３から請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記メインセルおよび前記センスセルにおいて前記上面電極上に設けられた表面電極保護膜をさらに備え、
    前記表面電極保護膜の面積が前記センスセルにおいて前記メインセルにおけるより大きい、
    請求項３から請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記センスセルの前記上面電極上にのみ設けられた表面電極保護膜をさらに備える、
    請求項３から請求項９のいずれか１項に記載の炭化珪素半導体装置。
JP2021105756A 2021-06-25 2021-06-25 炭化珪素半導体装置 Pending JP2023004206A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021105756A JP2023004206A (ja) 2021-06-25 2021-06-25 炭化珪素半導体装置
US17/713,699 US20220416080A1 (en) 2021-06-25 2022-04-05 Silicon carbide semiconductor device
DE102022114622.7A DE102022114622A1 (de) 2021-06-25 2022-06-10 Siliziumcarbid-Halbleitervorrichtung
CN202210696224.5A CN115527994A (zh) 2021-06-25 2022-06-20 碳化硅半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021105756A JP2023004206A (ja) 2021-06-25 2021-06-25 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2023004206A true JP2023004206A (ja) 2023-01-17

Family

ID=84388504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021105756A Pending JP2023004206A (ja) 2021-06-25 2021-06-25 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US20220416080A1 (ja)
JP (1) JP2023004206A (ja)
CN (1) CN115527994A (ja)
DE (1) DE102022114622A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116015261B (zh) * 2023-03-23 2023-07-18 派恩杰半导体（杭州）有限公司 基于SiC功率器件的阈值电压保护电路及方法

Also Published As

Publication number Publication date
CN115527994A (zh) 2022-12-27
US20220416080A1 (en) 2022-12-29
DE102022114622A1 (de) 2022-12-29

Similar Documents

Publication Publication Date Title
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
US6639273B1 (en) Silicon carbide n channel MOS semiconductor device and method for manufacturing the same
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8436367B1 (en) SiC power vertical DMOS with increased safe operating area
WO2017047286A1 (ja) 半導体装置
JP2008503894A (ja) 炭化ケイ素デバイスおよびその作製方法
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JPH11261061A (ja) 炭化珪素半導体装置及びその製造方法
JP2001077363A (ja) 炭化珪素半導体装置及びその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2019242036A1 (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
WO2014149047A1 (en) Sic power vertical dmos with increased safe operating area
US9324860B2 (en) Semiconductor device
US10886371B2 (en) Silicon carbide semiconductor device
JP4948784B2 (ja) 半導体装置及びその製造方法
JP4620368B2 (ja) 半導体装置の製造方法
JP2023004206A (ja) 炭化珪素半導体装置
WO2015015938A1 (ja) 炭化珪素半導体装置の製造方法
KR100911883B1 (ko) 탄화규소 수직접합형 전계효과 트랜지스터 장치
JP2020096084A (ja) 半導体装置の製造方法
TWI783253B (zh) 碳化矽半導體裝置
JPH11354791A (ja) 炭化珪素半導体装置及びその製造方法
JP2014060272A (ja) 炭化珪素半導体装置およびその製造方法
KR20160056636A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521