JP2022548086A - 電子素子形成へのビア形成の影響を低減するためのシステム及び方法 - Google Patents

電子素子形成へのビア形成の影響を低減するためのシステム及び方法 Download PDF

Info

Publication number
JP2022548086A
JP2022548086A JP2022516336A JP2022516336A JP2022548086A JP 2022548086 A JP2022548086 A JP 2022548086A JP 2022516336 A JP2022516336 A JP 2022516336A JP 2022516336 A JP2022516336 A JP 2022516336A JP 2022548086 A JP2022548086 A JP 2022548086A
Authority
JP
Japan
Prior art keywords
substrate
partial
vias
percent
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022516336A
Other languages
English (en)
Inventor
マシュー ガーナー,ショーン
ジョージ マンレイ,ロバート
ヴァディ,ラジェッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2022548086A publication Critical patent/JP2022548086A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Figure 2022548086000001
実施形態は基板にビアを形成するためのシステム及び方法に関し、特に、ビア形成中の基板表面崩壊を低減するためのシステム及び方法に関する。

Description

関連出願
本出願は、2019年12月2日に出願された米国仮特許出願第62/942450号及び2019年9月13日に出願された米国仮特許出願第62/900052号の米国特許法第119条の下の優先権の利益を主張するものであり、それぞれの内容全体を本明細書に援用する。
実施形態は基板にビアを形成するためのシステム及び方法に関し、特に、ビア形成中の基板表面崩壊を低減するためのシステム及び方法に関する。
電子素子の製造はしばしば基板を貫通するビアを形成することを伴う。例として、ビアは基板を貫通して形成され、金属被覆されて基板の一方の表面から反対側の表面への電気的接続を形成する場合がある。ビア内に蒸着された金属は、基板の表面上の薄膜トランジスタ、電気導体線、及び他の電子、光学、又は物理素子の後で行われる形成に時々干渉することがある。幾つかの場合、ビアの形成は基板の表面を劣化させその上に電子素子を形成するのを困難にする場合がある。
従って、少なくとも上記理由のために、電子素子を製造するための進歩したシステム及び方法が当分野において必要とされている。
実施形態は基板にビアを形成するためのシステム及び方法に関し、特に、ビア形成中の基板表面崩壊を低減するためのシステム及び方法に関する。
この概要は幾つかの実施形態の概略だけを提供する。「1つの実施形態では」、「1つの実施形態によれば」、「様々な実施形態では」、「1つ以上の実施形態では」、「特定の実施形態では」などの句は、それらの句に続く特定の特徴、構造、又は特性が少なくとも1つの実施形態に含まれ、2つ以上の実施形態に含まれる場合があることを概ね意味する。重要な事は、このような句は同じ実施形態を必ずしも指していない。多くの他の実施形態が下記の詳細な説明、添付の請求項、及び添付の図面からより完全に明らかとなろう。
明細書の残りの部分に記載された図を参照することで、本発明の様々な実施形態の更なる理解が達成されることがある。図では、類似の構成要素を指すために類似の符号が幾つかの図を通して使用される。幾つかの例では、小文字から成る副ラベルが符号に付けられ複数の類似の構成要素の1つを指す。副ラベルの指定なしに符号が記述される時、全てのそのような類似の構成要素を指すよう意図されている。
幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図である。 1つ以上の実施形態に係る基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係る基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係る基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係る基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、レーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びビア位置を画定するようパターン形成されたエッチ保護材を使用する基板内ビアの部分的形成、それに続く基板上の電子素子の形成、及び部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、レーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及びレーザー除去を使用する部分的に形成された基板内ビアの後での完成を含む。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、レーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの両端からの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、レーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 幾つかの実施形態に係る基板システムを製造するための方法を示すフロー図であり、レーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 1つ以上の実施形態に係るレーザー損傷及びエッチ保護材を使用する基板内ビアの部分的エッチング、それに続く基板上の電子素子の形成、及び部分的ビアの非開放端だけからの追加のエッチング処理を使用する部分的に形成された基板内ビアの後での完成を含む一組のプロセスステップの1つを示す。 様々な実施形態に関連して生じうる部分的ビアの中心線と部分的ビアを完全なビアに変えるために除去された基板の一部の中心線の間の横方向ずれを示す。
実施形態は基板にビアを形成するためのシステム及び方法に関し、特に、ビア形成中の基板表面崩壊を低減するためのシステム及び方法に関する。
様々な実施形態が基板にビア及び非ビア構造を形成するための方法を提供する。幾つかの場合、そのような基板は透明基板である。そのような透明基板は、これに限定されないがマイクロ発光ダイオード(マイクロLED)ディスプレイを含む様々な用途を有する。マイクロLEDディスプレイは、液晶ディスプレイ(LCD)及び有機発光ダイオード(OLED)ディスプレイと比べて一般により高い輝度及びコントラスト比の利点を有する。特定の用途に依っては他の利点も存在する。高解像度及び大面積ディスプレイを可能にするために、酸化物薄膜トランジスタ(TFT)又は低温ポリシリコン(LTPS)に基づく活性マトリックスバックプレーンを有するマイクロLEDディスプレイの製造が注目されている。従来の構成は、ディスプレイ裏面に駆動回路板を有する上部発光マイクロLEDパネルを利用する。本書で説明する幾つかの実施形態は、マイクロLEDディスプレイの製造に特定の用途を持つが、マイクロLEDディスプレイに限定されない。他の用途はアンテナ、回路基板、センサー、照明器、光電池、流体装置、光学素子及び集積光学素子、液晶及びOLED及び電気泳動及び他のディスプレイ、及び他のデバイス分野を含みうる。本書の開示に基づいて、当業者はマイクロLEDディスプレイ以外に本書に記載した実施形態が適用されうる様々な用途を認識するであろう。
本書で使用されるように、用語「ビア」は最も広い意味で使用され基板内に延びるどんな開口も含む、例えばこれらに限定されないが貫通孔ビア、非貫通ビア、又は透明基板の表面上に電子素子を製造する前に予め画定されうる他のバルク特徴を含む。製造前に予め画定することは、これに限定されないが、後で形成されたビアに加工される潜在ビアに対応するパターンを作成することを含んでよい。
本書で使用されるように、用語「基板」は最も広い意味で使用され、少なくとも第1表面と第1表面と反対側の第2表面を有するどんな加工物も意味する。例として、基板はガラス加工物、セラミック加工物、ガラスセラミック加工物、重合体加工物、又は前記材料のうち1つ以上の多層複合物であってもよい。本書で使用されるように、用語「透明基板」は最も広い意味で使用され、少なくとも第1表面と第1表面と反対側の第2表面を有し、光源から放出された少なくとも一部の光が基板を透過するのを許すのに十分透明な材料から形成されたどんな加工物も意味する。その光は、例えば電磁スペクトルの紫外、可視、近赤外、及び赤外領域の光でありうる。例として、透明基板は、これに限定されないが、1ミリメートル深さ当たり約20パーセント(20%)未満の光吸収のある材料からできた加工物であってもよい。別の例として、透明基板は、これに限定されないが、特定のパルスレーザー波長に対して1ミリメートル深さ当たり約10パーセント(10%)未満の光吸収のある材料からできた加工物であってもよい。更に別の例として、透明基板は、これに限定されないが、特定のパルスレーザー波長に対して1ミリメートル深さ当たり約1パーセント(1%)未満の光吸収のある材料からできた加工物であってもよい。透明基板は、特定の用途に依って、ガラス、ガラスセラミック、セラミック、重合体、又は他の材料からできていてよく、単一材料の単層、複合物、又は異なるもしくは同じ材料(前記材料のうち1つ以上を含む)の多層積層から成ってもよい。基板は、剛性シート又はロールツーロールプロセスに適合する柔軟な基板でありうる。本書で使用されるように、用語「透明」によって修飾されていない用語「基板」は前述の透明基板を指しうる、また任意の光源の光又は波長に対して任意の度合いの透明性又は不透明性を有する材料を含みうる。本書の開示に基づいて、当業者は個別の実施形態に関して使用されてよい様々な基板及び/又は透明基板を認識するであろう。
基板内の金属被覆されたビアは、基板上面上のマイクロLED及びTFT配列を反対側の表面上の駆動回路板又は他の電子素子と相互接続するための選択肢である。用語「金属被覆されたビア」又は「ビア内の金属」が使用されるが、これは基板の上面と底面を電気的に相互接続するためにビア内に配置されうる任意の導電材料を指す。これらの導電材料は金属、導電性酸化物、導電性重合体、導電性ペースト、又は他の材料を含みうる。ビアの形成及び金属被覆後にビアに関連する電気素子を形成する従来のプリント回路板組み立て方法(例えば、ガラスプリント回路板)は、透明基板ベース・ディスプレイ製造に適用された場合に様々な限界を示してきた。そのような限界は、これらに限定されないが、1)ビア形成後の基板表面の非平面性、2)ビア金属被覆による基板上に形成された電子素子の金属汚染、及び3)ビア内の金属と周囲の基板材の間の大きな熱膨張差を含む。他の手法はTFT又は他の素子を基板の一方の表面上に形成した後に、レーザー損傷とエッチングの組み合わせを使って基板を貫通するビアを形成することを含む。TFT形成後、レーザー損傷を行った後に基板を一方の表面から他方の表面へ貫通してエッチングすることは、かなりのエッチング時間を必要とし、これが形成されたTFTに悪影響を与えうる。同様に、TFT形成後にレーザー除去を使って一方の表面から他方の表面までのビアを形成することは、時間がかかり、多量のごみを生成しレーザーにより影響された領域内のTFTを損傷する可能性がある。
本書で使用されるように、用語「電子素子」は最も広い意味で使用され、電圧、電流、及び/又は電気信号の印加により電力供給されるか又は制御される任意の構造、及び/又は電圧、電流、及び/又は電気信号の印加により電力供給されるか又は制御される構造と連係して動作する任意の素子又は構造を意味する。従って、電子素子は、これらに限定されないが薄膜トランジスタ、金属導体線、活性マトリックスバックプレーン、受動マトリックス相互接続、LED、IC、パッケージされた又はパッケージされていない電子素子、LEDとは別であるがLEDと関連して使用される光学的構造、及び/又は流体素子を含む。本書の開示に基づいて、当業者は、個別の実施形態で使用されうる様々な電子素子(完全に又は部分的に形成された)を認識するであろう。また、実施形態は、例えば光学又は流体用途などの非電子素子用途にも使用されてもよい。
本書で使用される用語「実質的な」、「実質的に」、及びそれらのバリエーションは、記述された特徴が、ある値又は記述と等しい又はほぼ等しいことを示すよう意図されている。例えば、「実質的に平面の」表面は、平面又はほぼ平面である表面を表すよう意図されている。また、上記のように、「実質的に類似の」は2つの値又は条件が等しい又はほぼ等しいことを表すよう意図されている。幾つかの実施形態では、「実質的に類似の」は互いから約10%以内の値、例えば互いから約5%以内の値、又は互いから約2%以内の値を表すことがある。
そうでないと明確に記述されていない限り、本書で明らかにされるどんな方法も、特定の順序でそのステップが実行されることを要求していると解釈されることを決して意図していない。従って、方法請求項がそのステップが従う順序を実際に明記しない場合、又は請求項でも説明でもステップが特定の順序に限定されるべきであると明記されていない場合、どんな特定の順序も推測されることは決して意図されていない。幾つかの場合、部分的ビアは第1表面と第2表面の距離の少なくとも70パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の距離の少なくとも90パーセントを延在する。幾つかの場合、複数の部分的ビアが存在し、第1表面と第2表面の間の異なる距離を延在する。これらの部分的ビアは直径が異なってもよい。
幾つかの実施形態は基板を加工するための方法を提供する。その方法は基板の第1表面から延びる部分的ビアを形成するステップ、基板の第2表面上に部分的ビアの上方の領域から離れた非ビア構造を形成するステップ、及び基板の第2表面上に非ビア構造を形成した後、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップを含む。基板は第1表面と第2表面の間の、第1表面と第2表面両方に垂直な線に沿った距離を示す。部分的ビアは第1表面と第2表面の間の距離の100パーセント未満基板内に延びる。幾つかの場合、非ビア構造は薄膜トランジスタである。
前記実施形態の幾つかの例では、基板は透明基板である。様々な場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも10パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも20パーセントを延在する。様々な場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも30パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも50パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも70パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも90パーセントを延在する。幾つかの場合、複数の部分的ビアが存在し、第1表面と第2表面の間の異なる距離を延在する。これらの部分的ビアは直径が異なってもよい。
前記実施形態の幾つかの例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、基板の第2表面からレーザー除去又は基板の第1表面からレーザー除去を含む。前記実施形態の幾つかの例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、基板のエッチングを含む。前記実施形態の幾つかの例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、機械加工を含む。前記実施形態の様々な例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、基板を所定の波長の光であって、部分的ビアに対応する位置で基板内に進入して基板の第2表面から部分的ビアまでの路を生成する光に曝すこと(これによりその路に沿って基板材料の少なくとも1つの特性がその所定の波長の光に曝されなかった基板材料と比べて変化する)、及びエッチング液を使って基板をエッチングすること(特性が変化した基板材料を特性が変化していない基板材料より高い速度でエッチングする)を含む。ビア開口の完成に使用される第2表面上の任意の位置は、部分的ビアと中心が合っている必要はなく、完成した時、繋がった開口であれば、ずれていてもよい。
前記実施形態の幾つかの例では、本方法は基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップの前に非ビア構造上に保護材を形成するステップを更に含む。この保護材は基板表面全体に広がっているか又はパターンを成す開口を有してもよい。これらの開口は第1表面上の部分的ビアと位置合わせされてもよい。前記実施形態の幾つかの例では、本方法は基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップの前に第1表面上に部分的に保護材を形成するステップを更に含む。幾つかのそのような例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、少なくとも基板の第2表面からウェットエッチングすることを含む。幾つかのそのような例では、基板の一部を除去して部分的ビアを基板の第1表面から第2表面まで延びる完全なビアに変えるステップは、少なくとも基板の第1表面からウェットエッチングすることを含む。適切な導電材料は、金属に限定されないが、例えば銅、銀、金、アルミニウム、亜鉛、ニッケル、又はそれらの合金から成りうる。他の実施形態では、適切な導電材料は、非金属導電体、例えばこれらに限定されないが、黒鉛及び/又は導電性重合体から成りうる。本書で使用されるように、導電材料はε”/ε’≧1が成立する材料であり、ε’とε”は誘電率の実部と虚部を表す。様々な実施形態では、導電材料はε”/ε’>>1が成立する材料でありうる。
前記実施形態の幾つかの例では、基板の第1表面から延びる部分的ビアを形成するステップは基板をウェットエッチに曝すことを含む。前記実施形態の様々な例では、本方法は完全なビア内に導電材料を形成するステップを更に含む。前記実施形態の幾つかの例では、本方法は部分的ビア内に保護材を形成するステップを更に含む。幾つかのそのような例では、保護材は導電材料である。
他の実施形態は第1表面と第2表面を有する基板を含む電子システムを提供する。基板は第1表面と第2表面の間の、第1表面と第2表面両方に垂直な線に沿った距離を示し、基板は基板の第1表面と第2表面の間の距離の100パーセント未満をその第1表面から延びる部分的ビアを有する。システムは基板の第2表面上に部分的ビアの上方の領域から離れた非ビア構造を更に有する。
前記実施形態の幾つかの例では、基板は透明基板である。前記実施形態の様々な例では、様々な場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも10パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも20パーセントを延在する。様々な場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも30パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも50パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも70パーセントを延在する。幾つかの場合、部分的ビアは第1表面と第2表面の間の距離の少なくとも90パーセントを延在する。前記実施形態の幾つかの例では、部分的ビアは基板材料と異なる材料で少なくとも部分的に埋められている。前記実施形態の様々な例では、非ビア構造は保護材によって覆われている。幾つかの場合、非ビア構造は薄膜トランジスタである。
図1を参照すると、フロー図100は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板の部分を除去することで部分的ビアを貫通孔ビアに変える。基板システムを作るこのような手法は、特に基板表面(例えば、第2表面)上のビア形成により最小しか影響されない電子素子の形成を可能にする。基板システムを作るこの手法は、特にビア形成プロセス(部分的ビア形成と部分的ビアの貫通孔ビアへの変換の両方)が製造業者の標準プロセスにおいて最適な時点で実行されるのを許す汎用性を提供する。
フロー図100を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック105)。透明基板は、これらに限定されないがガラス、ガラスセラミック、セラミック、重合体、又はこれらの材料のうち1つ以上の多層複合物を含む複数の材料のいずれかから形成されてよい。幾つかの場合、基板は透明基板でありうる。例として、基板はコーニング(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、又は他のアルカリ土類ホウアルミノケイ酸塩基板でありうる。例として、基板は高純度溶融石英又はアルカリイオンを含むガラスでありうる。そのような場合、基板厚み(基板の互いに反対側の主要表面間に表面の法線に沿って画定された)は0.1ミリメートル(mm)と1.0mmの間でありうる。様々な場合、基板厚みは0.1mmと0.7mmの間でありうる。幾つかの場合、基板厚みは0.3mmと0.6mmの間でありうる。幾つかの場合、基板は100mm以上、200mm以上、又は300mm以上のウエハーサイズを有する。幾つかの場合、基板は100mm以上、500mm以上、又は1000mm以上、又は3000mm以上のパネル寸法を有する。上記は基板構成例であり、本書の開示に基づいて、当業者は、個別の実施形態に係る可能な様々な他の基板構成を認識するであろう。
TFTが基板上に電子素子として形成される場合、基板はアルカリを含まない組成物から成りうる。他の場合、基板はまた、構造がその上に作製されるよう意図された電子構造に適合する限り、例えばイオン交換処理に適しうるアルカリを含む組成物から成りうる。高純度溶融石英(HPFS)基板も可能である。基板の加工は単独の薄板、キャリアに一時的に付着された基板、又はロールツーロールプロセスに適合するウェブとして行われうる。基板材料は、例えば60~90GPaの範囲のヤング率を有しうる。ガラス組成物は、例えば500~900℃の範囲の歪み点を有しうる。基板組成物は、例えば2~10ppm/℃の範囲の熱膨張係数を有しうる。前記例は特定の基板材料を使用する用途を説明するが、他の実施形態によれば他の基板材料が可能である。例えば、高純度溶融石英基板を使用する実施形態が可能である。そのような高純度溶融石英は約0.5ppm/℃の熱膨張係数を有する。
図2aを参照すると、第1表面210、第2表面220、及び貫通孔ビアが望まれる特定された位置217a、217b、217c、217dを有する基板205が示されている。図示のように、基板205は厚みDoを有する。
図1に戻ると、基板は特定された位置がエッチングされ、部分的ビアが基板の第1表面上の特定された位置に形成される(ブロック110)。実施形態は通常ウェットエッチングを使用すると説明されるが、これらに限定されないがプラズマエッチング、レーザー除去、及び/又は機械的方法を含む基板にビアを空けるためのどんな手法も使用できる。例として、エッチングは、基板の表面をエッチ保護材で覆い、エッチ保護材にパターンを形成し基板の第1表面を貫通孔ビアのために特定された位置において露出させることで達成されてよい。次に基板はパターンを成す開口を通してエッチング液に曝され部分的ビアが基板に形成される。本書の開示に基づいて、当業者は、本書に記載された実施形態に関連して使用されうりこれらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む様々なエッチング液を認識するであろう。
或いは、基板が透明基板である場合、基板の第1表面上の位置はレーザー光源からの光子エネルギーに曝されてよい。この光子エネルギーへの曝露は、第1表面から透明基板内にかなり(幾つかの場合は、透明基板の第2表面までずっと)延びる画定された路に沿って透明基板の少なくとも1つの特性を変える。幾つかの実施形態では、レーザー光源は疑似非回折穴あけ(例えば、ガウス・ベッセル又はベッセルビーム穴あけ)ができるレーザーである。幾つかの場合、レーザー光源への曝露によって変えられる透明基板の特性は密度であり、画定された路に沿った基板の溶融によって引き起こされる。様々な場合、レーザー光源への曝露によって変えられる材料の特性は屈折率であり、密度変化あり又はなしで変化しうる。そのような画定された路は透明基板内に又は通って延びる「損傷跡」とも呼ばれることがある。例えば、透明基板の第1表面から第2表面まで画定された路に沿って材料の密度を変えることで、透明基板は画定された路に沿って基板の他の領域よりエッチングされ易くなる。幾つかの場合、9:1のエッチ比(即ち、画定された路のエッチ速度は透明基板の画定された路を囲む領域のエッチ速度の9倍である)が得られる。透明基板はレーザー光源からの光子エネルギーが基板を完全に貫通するか又はかなり基板内に進入するのに十分透明であるので、画定された路に沿った透明基板の特性の変化は、かなり基板内に延びる。次に基板はエッチング液に曝され、部分的ビアが損傷跡に沿って空けられる。本書の開示に基づいて、当業者は、本書に記載された実施形態に関連して使用されうりこれらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む様々なエッチング液を認識するであろう。幾つかの場合、基板がエッチング液に曝されている間、第2表面はエッチ保護層で覆われている。
部分的ビアは基板の一方の表面だけから延び、基板の他方の表面はエッチング処理により生じるであろうどんな損傷からも保護され続ける。他の場合、部分的ビアは基板の一方の表面だけから延び、基板の保護されていない他方の表面はエッチング処理に曝されるが部分的ビアは形成されない。これにより第2表面は均一にエッチングされうる。部分的ビアは後で完成する貫通孔ビアのかなりの部分の完了を表すので、部分的ビアを貫通孔ビアに変える処理時間量は貫通孔ビアを単一の処理で空けるのに必要な時間量よりかなり少ない。低減された処理時間は、例えば部分的ビアの形成とその後の部分的ビアの貫通孔ビアへの変換の間に形成される電子素子へのエッチングの影響を低減する。幾つかの場合、部分的ビアが基板内へ延びる深さは、電子素子を含む基板が曝され部分的ビアを貫通孔ビアに変えるのに使用されるエッチングの時間量の所望の低減に基づいて、又は部分的ビアを貫通孔ビアに変えるのに使用されるレーザー除去の量に基づいて選択される。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚み(例えば、図2aのDo)の10パーセントと基板厚みの95パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚みの20パーセントと基板厚みの90パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚みの40パーセントと基板厚みの90パーセントの間の深さまで延びる。様々な例では、部分的ビアは基板の第1表面から基板内に基板厚みの50パーセントと基板厚みの90パーセントの間の深さまで延びる。幾つかの例では、部分的ビアは基板の第1表面から基板内に基板厚みの60パーセントと基板厚みの90パーセントの間の深さまで延びる。他の例では、部分的ビアは基板の第1表面から基板内に基板厚みの70パーセントと基板厚みの90パーセントの間の深さまで延びる。
図2bを参照すると、位置217a、217b、217c、217dにおいて深さDdまで部分的ビア218a、218b、218c、218dをエッチングで空けた後の基板205が示されている。部分的ビア218a、218b、218c、218dは第1表面210から第2表面220へ部分的に延び、第2表面220から残りの距離Drで止まる。様々な例では、DdはDoの40パーセントと95パーセントの間である(従って、DrはDoの60パーセントと5パーセントの間である)。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間である(従って、DrはDoの50パーセントと5パーセントの間である)。様々な例では、DdはDoの60パーセントと90パーセントの間である(従って、DrはDoの40パーセントと10パーセントの間である)。他の例では、DdはDoの70パーセントと90パーセントの間である(従って、DrはDoの30パーセントと10パーセントの間である)。部分的ビア218a、218b、218c、218dは先細の、垂直な、又は湾曲した側壁を有しうる。図2bでは同一であると示されているが、部分的ビアは直径及び/又は深さが異なりうる。
図1に戻り、フロー図100を辿ると、幾つかの実施形態では、部分的ビアは埋められる又は部分的に埋められる(ブロック113)。これは、例えば基板上に電子素子を形成する後の工程の間に汚染物質が部分的ビア内に入るのを防ぐために行われてよい。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は導電材料で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック115)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。電子素子又は非電子素子はまた、基板の第1表面上に形成又は部分的に形成されてもよい。
図2cを参照すると、電子素子219a、219b、219c、219d、219eが基板205の第2表面220上に形成されているのが示されている。電子素子219は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子219aの外縁から部分的ビア218aの中心まで測られる。幾つかの実施形態では、Dsは500マイクロメートル(μm)未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。電子素子219は部分的に形成されたビアから異なる距離Dsだけ離れていてもよい。
幾つかの場合、電子素子219は透明基板の表面上に配置又は作製されたマイクロLEDから成る。様々なマイクロLED配置方法、例えば転写、レーザー転写、及び流体組み立てが可能である。マイクロLEDは200マイクロメートル(μm)未満の線寸法を持つサイズでありうる。特定の場合、マイクロLEDは150μm未満の線寸法を持つサイズでありうる。更に特定の場合、マイクロLEDは100μm未満の線寸法を持つサイズでありうる。更に特定の場合、マイクロLEDは50μm未満の線寸法を持つサイズでありうる。更に特定の場合、マイクロLEDは20μm未満の線寸法を持つサイズでありうる。更に特定の場合、マイクロLEDは10μm未満の線寸法を持つサイズでありうる。マイクロLEDはまた、類似の構造と配置で単色発光しても、又は異なる波長で発光しカラー表示を生成してもよい。幾つかの実施形態では、ビアが完全に形成される前か後にマイクロLEDは基板上に蒸着されてよい。
システムがマイクロLEDディスプレイにおいて使用される場合、マイクロLEDは、薄膜トランジスタ又は導体線の作製と共に基板205の一方の表面上に配置又は作製されてよく、駆動回路は基板205の反対側に配置又は作製される。駆動回路は別の回路板上に配置され基板の反対側に電気接触するか又は直接基板表面上に組み立てられうる。そのような配置法は、最小ベゼル及び/又はタイル状構成の上面発光マイクロLEDを可能にするのに有用であることがある。導電材料(例えば、金属)相互接続はビアを通して形成され一方の側の駆動回路と反対側のマイクロLEDの間の電気的接続を提供してよい。上記電子素子の一部はディスプレイ用であるが、本書に記載の実施形態の用途はディスプレイ技術に限定されない。
電子素子は、部分的ビアが適切に配置された後、少なくとも部分的に形成されるので、電子素子は貫通孔ビア形成プロセスのかなりの部分に曝されることがない。例えば、部分的ビア218a、218b、218c、218dが基板205の表から裏までの90パーセントを延びる場合、電子素子219a、219b、219c、219d、219eは、部分的ビア218a、218b、218c、218dを開通させるためのエッチング処理に曝されるだけである。電子素子が部分的ビアの前に存在していれば、電子素子は完全ビア形成プロセスに耐える必要があるだろう。これにより、例えばウェットエッチング処理中のその等方性及び材料のエッチ速度差による電子素子219a、219b、219c、219d、219eの大幅なアンダーカットを防ぐ。また、部分的ビア218a、218b、218c、218dを貫通孔ビアに変える後のエッチングの間、エッチ保護層が電子素子219a、219b、219c、219d、219e上に置かれる場合、電子素子219a、219b、219c、219d、219eの形成後に最終の貫通孔ビアの小さい部分(即ち、基板205の距離Drに対応する部分)だけがエッチングされるよう残っているので、エッチ保護材料のより広範囲の選択又はマスク材料の薄い層が可能である。
図1に戻りフロー図100を辿ると、部分的ビアは仕上げられ第1表面から第2表面まで延びる貫通孔ビアを完成させる(ブロック120)。この工程は部分的ビアと基板の第2表面の間に残る基板部分を除去できる任意の方法(これらに限定されないが、ウェットエッチング、プラズマエッチング、レーザー除去、及び/又は機械的方法を含む)により実行されてよい。部分的ビアを貫通孔ビアに変えるのに使用される処理は、部分的ビアを空けるのに使用される処理と同じか又は部分的ビアを空けるのに使用される処理と異なってもよい。貫通孔ビアを完成させるのに使用される処理は対応する部分的ビアを形成するのに使用される処理と異なりうるので、最終ビア開口及び側壁は異なりうる。例えば、このプロセスの後の方で形成されるビアの部分は元の部分的ビアと異なる表面開口直径もしくは形状、側壁傾斜角もしくは形状、又は側壁粗さを有しうる。最終の貫通孔ビアは形状が非対称で異なる充填材を含みうる。非対称性は同じ又は異なる傾斜を持つ先細のビアの形態でありうる。貫通孔ビアはまた、両方の表面開口より小さいくびれ直径を持つビアであってもよい。非対称性はビアの中心点又は中心からずれて他方に比べ一方の表面により近い位置にくびれを有してもよい。非対称性は側壁傾斜面に変曲点を含みうる。第1及び第2表面上のビア開口直径は同じでも異なってもよい。どちらの場合も、ビア開口直径の例は10μmと200μmの間、20μmと100μmの間、又は20μmと50μmの間である。例えば、第2表面上のビア直径は<100μm、<80μm、<50μm、<30μm、<20μm、又は<10μmでありうる。第1表面上と第2表面上のビア直径の比は>1:1、>2:1、>3:1、>5:1、>7:1、又は>10:1でありうる。基板厚と最小ビア表面開口の比は1:1より大きい、3:1より大きい、5:1より大きい、10:1より大きい、30:1より大きい、又は50:1より大きくてもよい。
特定の例として、レーザー除去がビアの第2表面において使用され基板の一部を除去して基板の第2表面と部分的ビアの間の接続を開けてもよい。別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口と第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液、例えばフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)に曝され、基板の両表面から部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第1表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第2表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。本書の開示に基づいて、当業者は、異なる実施形態に応じて基板残存部を除去して部分的ビアを貫通孔ビアに変えるために使用されてよい様々な処理を認識するであろう。
図2dを参照すると、部分的ビア218a、218b、218c、218dに対応する基板205の残存部が除去された貫通孔ビア221a、221b、221c、221dが示されている。電子素子219は貫通孔ビア221a、221b、221c、221dの最も近い縁から距離Ds’離れている。Ds’は電子素子219aの外縁から貫通孔ビア221aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
ビアを金属被覆する場合、金属被覆はブロック113の工程に関して前述したように部分的に実行されるか、又は部分的ビアを貫通孔ビアに変えた後に実行されうる。どちらにしても、完全金属被覆は電子素子の少なくとも一部が基板上に形成された後にだけ完成される。電子素子の形成が完了した後に金属被覆が実行されうるので、ビアを導電材料で完全には満たさないコンフォーマル金属被覆法を使用できる。例として、部分的に形成されたビアは、電子素子の完成前に金属材料で部分的に金属被覆されうる。電子素子が形成された後のビアプロセスの完了後、第2表面開口を通して付けられた導電ペーストによって空けられた電子ビアの金属被覆が完成されうる。
図3を参照すると、フロー図300は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図300を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック302)。基板は、これらに限定されないがガラス、ガラスセラミック、セラミック、重合体、又はこれらの材料のうち1つ以上の多層複合物を含む複数の材料のいずれかから形成されてよい。幾つかの場合、基板は透明基板である。例として、基板はコーニング(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、又は他のアルカリ土類ホウアルミノケイ酸塩基板、高純度溶融石英、又はアルカリ含有ガラスでありうる。そのような場合、基板厚みは0.1ミリメートル(mm)と1.0mmの間でありうる。様々な場合、基板厚みは0.1mmと0.7mmの間でありうる。幾つかの場合、基板は100mm以上、200mm以上、又は300mm以上のウエハーサイズを有する。幾つかの場合、基板は100mm以上、500mm以上、又は1000mm以上、又は3000mm以上のパネル寸法を有する。上記は基板構成例であり、本書の開示に基づいて、当業者は、個別の実施形態に係る可能な様々な他の基板構成を認識するであろう。
図4aを参照すると、第1表面410、第2表面420、及び貫通孔ビアが望まれる特定された位置417a、417b、417c、417dを有する基板405が示されている。図示のように、基板405は厚みDoを有する。
図3に戻りフロー図300を辿ると、エッチ保護材が基板の第1表面及び第2表面両方上に形成され、エッチ保護材にパターンが形成され貫通孔ビアが望まれる位置に対応する基板の第1表面上の位置が露出される(ブロック305)。図4bを参照すると、エッチ保護材が第2表面420及び第1表面410上に形成された基板405が示されている。エッチ保護材に特定された位置417a、417b、417c、417dに対応する開口416a、416b、416c、416dを有するパターンが形成されている。
図3に戻りフロー図300を辿ると、基板は特定された位置に対応する位置において第1表面を露出するエッチ保護材のパターンを成す開口を通してエッチング液に曝される(ブロック310)。このエッチングは基板内に延びる部分的ビアを形成するのに十分長く続けられる。基板はパターンを成す開口を通してエッチング液に曝され部分的ビアが基板に形成される。本書の開示に基づいて、当業者は、本書に記載の実施形態に関連して使用されうる様々なエッチング液(これらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む)を認識するであろう。エッチング液処理はその前のレーザー露光処理の次であってよい。ウェットエッチ処理の代わりの例は基板をプラズマエッチ処理に曝すことである。
部分的ビアは基板の一方の表面だけから延び、基板の他方の表面はエッチング処理によって起こるどんな損傷からも保護されたままである。部分的ビアは後で完成される貫通孔ビアのかなりの部分の完了を表すので、部分的ビアを貫通孔ビアに変える処理時間の量は単一の処理で貫通孔ビアを空けるのに必要な時間量よりかなり少ない。低減された処理時間は、例えばエッチングの電子素子(部分的ビアの形成と部分的ビアの貫通孔ビアへの変換の間に形成される)への影響を低減する。幾つかの場合、部分的ビアが基板内に延びる深さは、部分的ビアを貫通孔ビアに変えるのに使用され電子素子を含む基板が曝されるエッチングの時間量の所望の低減、又は部分的ビアを貫通孔ビアに変えるのに使用されるレーザー除去量に基づいて選択される。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚(例えば、図4aのDo)の10パーセントと基板厚の95パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の20パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の40パーセントと基板厚の90パーセントの間の深さまで延びる。様々な例では、部分的ビアは基板の第1表面から基板内に基板厚の50パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの例では、部分的ビアは基板の第1表面から基板内に基板厚の60パーセントと基板厚の90パーセントの間の深さまで延びる。他の例では、部分的ビアは基板の第1表面から基板内に基板厚の70パーセントと基板厚の90パーセントの間の深さまで延びる。
図4cを参照すると、エッチングにより位置417a、417b、417c、417dにおいて部分的ビア418a、418b、418c、418dを深さDdまで空けた後の基板405が示されている。部分的ビア418a、418b、418c、418dは第1表面410から第2表面420へ部分的に延び第2表面420から残りの距離Drで終わる。様々な例では、DdはDoの40パーセントと95パーセントの間(従って、DrはDoの60パーセントと5パーセントの間)である。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間(従って、DrはDoの50パーセントと5パーセントの間)である。様々な例では、DdはDoの60パーセントと90パーセントの間(従って、DrはDoの40パーセントと10パーセントの間)である。他の例では、DdはDoの70パーセントと90パーセントの間(従って、DrはDoの30パーセントと10パーセントの間)である。部分的ビア418a、418b、418c、418dは先細の、垂直な、又は湾曲した側壁を有しうる。図4cに同じであると示されているが、部分的ビアは直径及び深さが異なってもよい。
図3に戻りフロー図300を辿ると、エッチ保護材が除去され部分的ビアがその中に延在する基板が残される(ブロック312)。図4dを参照すると、エッチ保護材が第1表面410及び第2表面420から除去された後の基板405が示されている。
図3に戻りフロー図300を辿ると、幾つかの実施形態では、部分的ビアは埋められるか(ブロック313)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック315)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。電子素子又は非電子素子はまた、基板の第1表面上に形成又は部分的に形成されてもよい。
図4eを参照すると、電子素子419a、419b、419c、419d、419eが基板405の第2表面420上に形成されているのが示されている。電子素子419は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子419aの外縁から部分的ビア418aの中心まで測られる。幾つかの実施形態では、Dsは500μm未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。電子素子は部分的に形成されたビアから異なる距離Dsだけ離れていてもよい。
電子素子は、部分的ビアが適切に配置された後、少なくとも部分的に形成されるので、電子素子は貫通孔ビア形成プロセスのかなりの部分に曝されることがない。例えば、部分的ビア418a、418b、418c、418dが基板405の表から裏までの90パーセントを延びる場合、電子素子419a、419b、419c、419d、419eは、部分的ビア418a、418b、418c、418dを開通させるためのエッチング処理に曝されるだけである。これにより、例えばウェットエッチング処理中のその等方性及び材料のエッチ速度差による電子素子419a、419b、419c、419d、419eの大幅なアンダーカットを防ぐ。また、部分的ビア418a、418b、418c、418dを貫通孔ビアに変える後のエッチングの間、エッチ保護層が電子素子419a、419b、419c、419d、419e上に置かれる場合、電子素子419a、419b、419c、419d、419eの形成後に最終の貫通孔ビアの小さい部分(即ち、基板405の距離Drに対応する部分)だけがエッチングされるよう残っているので、エッチ保護材料のより広範囲の選択又はマスク材料の薄い層が可能である。
図3に戻りフロー図300を辿ると、部分的ビアは仕上げられ第1表面から第2表面まで延びる貫通孔ビアを完成させる(ブロック320)。この工程は部分的ビアと基板の第2表面の間に残る基板部分を除去できる任意の方法(これらに限定されないが、ウェットエッチング、プラズマエッチング、レーザー除去、及び/又は機械的方法を含む)により実行されてよい。部分的ビアを貫通孔ビアに変えるのに使用される処理は、部分的ビアを空けるのに使用される処理と同じか又は部分的ビアを空けるのに使用される処理と異なってもよい。貫通孔ビアを完成させるのに使用される処理は対応する部分的ビアを形成するのに使用される処理と異なりうるので、最終ビア開口及び側壁は異なりうる。例えば、このプロセスの後の方で形成されるビア部分は元の部分的ビアと異なる表面開口直径もしくは形状、側壁傾斜角もしくは形状、又は側壁粗さを有しうる。最終の貫通孔ビアは形状が非対称で異なる充填材を含みうる。非対称性は同じ又は異なる傾斜を持つ先細のビアの形態でありうる。貫通孔ビアはまた、両方の表面開口より小さいくびれ直径を持つビアであってもよい。非対称性はビアの中心点又は中心からずれて他方に比べ一方の表面により近い位置にくびれを有してもよい。非対称性は側壁傾斜面に変曲点を含んでもよい。基板内で第1表面から第2表面へ垂直方向のビア非対称性に加えて、横方向位置ずれ又は半径方向非対称性も存在してよい。例えば、第2表面に形成されたビアは、第1表面に部分的に形成された下部ビア構造から横方向にずれうる。両ビアが、得られた開口が基板を完全に貫通するのに十分位置が合っているが、得られた貫通ビアは半径方向に対称でないことがある。例えば、幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに0.1μm~100μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに0.5μm~50μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~30μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~20μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~10μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~5μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~3μmずれていてよい。
図14を参照すると、図形1400は最初に形成され第1表面1410から基板1405内に距離Dd延びた部分的ビア1418を有する基板と部分的ビア1418を完全なビアに変えるために第2表面1420から除去された基板1405の部分1419とを示す。部分的ビア1418は中心線1460を中心とし、部分1419は中心線1470を中心とする。中心線1460は第1表面1410又は第2表面1420に平行に測った距離Dlだけ横方向にずれている。
特定の例として、レーザー除去がビアの第2表面において使用され基板の一部を除去して基板の第2表面と部分的ビアの間の接続を開けてもよい。別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口と第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液、例えばフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)に曝され、基板の両表面から部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第1表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第2表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。本書の開示に基づいて、当業者は、異なる実施形態に応じて基板残存部を除去して部分的ビアを貫通孔ビアに変えるために使用されてよい様々な処理を認識するであろう。
図4fを参照すると、部分的ビア418a、418b、418c、418dに対応する基板405の残存部が除去された貫通孔ビア421a、421b、421c、421dが示されている。電子素子419は貫通孔ビア421a、421b、421c、421dの最も近い縁から距離Ds’離れている。Ds’は電子素子419aの外縁から貫通孔ビア421aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
ビアを金属被覆する場合、金属被覆はブロック313の工程に関して前述したように部分的に実行されるか、又は部分的ビアを貫通孔ビアに変えた後に実行されうる。どちらにしても、完全金属被覆は電子素子の少なくとも一部が基板上に形成された後にだけ完成される。電子素子の形成が完了した後に金属被覆が実行されうるので、ビアを導電材料で完全には満たさないコンフォーマル金属被覆法を使用できる。例として、部分的に形成されたビアは、電子素子の完成前に金属材料で部分的に金属被覆されうる。電子素子が形成された後のビアプロセスの完了後、第2表面開口を通して付けられた導電ペーストによって空けられた電子ビアの金属被覆が完成しうる。
図5を参照すると、フロー図500は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図500を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック502)。基板は、これらに限定されないがガラス、ガラスセラミック、セラミック、重合体、又はこれらの材料のうち1つ以上の多層複合物を含む複数の材料のいずれかから形成されてよい。幾つかの場合、基板は透明基板である。例として、基板はコーニング(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、又は他のアルカリ土類ホウアルミノケイ酸塩基板、高純度溶融石英、又はアルカリ含有ガラスでありうる。そのような場合、基板厚みは0.1ミリメートル(mm)と1.0mmの間でありうる。様々な場合、基板厚みは0.1mmと0.7mmの間でありうる。幾つかの場合、基板厚みは0.3mmと0.6mmの間でありうる。幾つかの場合、基板は100mm以上、200mm以上、又は300mm以上のウエハーサイズを有する。幾つかの場合、基板は100mm以上、500mm以上、又は1000mm以上、又は3000mm以上のパネル寸法を有する。上記は基板構成例であり、本書の開示に基づいて、当業者は、個別の実施形態に係る可能な様々な他の基板構成を認識するであろう。
図6aを参照すると、第1表面610、第2表面620、及び貫通孔ビアが望まれる特定された位置617a、617b、617c、617dを有する基板605が示されている。図示のように、基板605は厚みDoを有する。
図5に戻りフロー図500を辿ると、基板は貫通孔ビアが望まれる特定された位置においてレーザー光源からの光子エネルギーに曝される(ブロック507)。光子エネルギーへの曝露は、透明基板の第1表面から第2表面へ延びる画定された路に沿って透明基板の少なくとも1つの特性を変える。幾つかの実施形態では、レーザー光源は疑似非回折穴あけ(例えば、ガウス・ベッセル又はベッセルビーム穴あけ)ができるレーザーである。幾つかの場合、レーザー光源への曝露によって変えられる透明基板の特性は密度であり、画定された路に沿った基板の溶融によって引き起こされる。様々な場合、レーザー光源への曝露によって変えられる材料の特性は屈折率であり、密度変化あり又はなしで変化しうる。そのような画定された路は透明基板を通って延びる「損傷跡」とも呼ばれることがある。例えば、透明基板の第1表面から第2表面まで画定された路に沿って材料の密度を変えることで、透明基板は画定された路に沿って基板の他の領域よりエッチングされ易くなる。幾つかの場合、9:1のエッチ比(即ち、画定された路のエッチ速度は透明基板の画定された路を囲む領域のエッチ速度の9倍である)が得られる。透明基板がレーザー光源からの光子エネルギーが通過するのを許すのに十分透明であるので、画定された路に沿った透明基板の特性の変化は、透明基板の第1表面から第2表面まで概ね均一である。幾つかの場合、上記画定された路は透明基板上に配置される電子素子を製造するために使用される熱サイクル及び処理条件に適合する。特定の場合、LTPS及び酸化物TFT製作両方に適合するために、幾つかの実施形態はビア予め画定をLotusNXTなどの低圧縮透明基板と組み合わせうる。本書の開示に基づいて、当業者は、透明基板が形成されうる他の材料であって予め画定された路の形成と後の電子素子の形成との適合性を提供する他の材料を認識するであろう。
エッチ保護材が基板の第1表面及び第2表面両方上に形成され、エッチ保護材にパターンが形成され貫通孔ビアが望まれる位置に対応する基板の第1表面上の位置が露出される(ブロック508)。図6bを参照すると、エッチ保護材が第2表面620及び第1表面610上に形成された基板605が示されている。エッチ保護材に特定された位置617a、617b、617c、617dに対応する開口616a、616b、616c、616dを有するパターンが形成されている。損傷跡633a、633b、633c、633dが光子エネルギーに曝された位置において基板605内に及び/又は通って延在する。
図5に戻りフロー図500を辿ると、基板は特定された位置に対応する位置において第1表面を露出するエッチ保護材のパターンを成す開口を通してエッチング液に曝される(ブロック510)。このエッチングは基板内に延びる部分的ビアを形成するのに十分長く続けられる。基板はパターンを成す開口を通してエッチング液に曝され部分的ビアが基板に形成される。本書の開示に基づいて、当業者は、本書に記載の実施形態に関連して使用されうる様々なエッチング液(これらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む)を認識するであろう。エッチング液処理はその前のレーザー露光処理の次であってよい。ウェットエッチ処理の代わりの例は基板をプラズマエッチ処理に曝すことである。
部分的ビアは基板の一方の表面だけから延び、基板の他方の表面はエッチング処理によって起こるどんな損傷からも保護されたままである。部分的ビアは後で完成される貫通孔ビアのかなりの部分の完了を表すので、部分的ビアを貫通孔ビアに変える処理時間の量は単一の処理で貫通孔ビアを空けるのに必要な時間量よりかなり少ない。低減された処理時間は、例えばエッチングの電子素子(部分的ビアの形成と部分的ビアの貫通孔ビアへの変換の間に形成される)への影響を低減する。幾つかの場合、部分的ビアが基板内に延びる深さは、部分的ビアを貫通孔ビアに変えるのに使用され電子素子を含む基板が曝されるエッチングの時間量の所望の低減、又は部分的ビアを貫通孔ビアに変えるのに使用されるレーザー除去量に基づいて選択される。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚(例えば、図6aのDo)の10パーセントと基板厚の95パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の20パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の40パーセントと基板厚の90パーセントの間の深さまで延びる。様々な例では、部分的ビアは基板の第1表面から基板内に基板厚の50パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの例では、部分的ビアは基板の第1表面から基板内に基板厚の60パーセントと基板厚の90パーセントの間の深さまで延びる。他の例では、部分的ビアは基板の第1表面から基板内に基板厚の70パーセントと基板厚の90パーセントの間の深さまで延びる。
図6cを参照すると、エッチングにより位置617a、617b、617c、617dにおいて部分的ビア618a、618b、618c、618dを深さDdまで空けた後の基板605が示されている。部分的ビア618a、618b、618c、618dは第1表面610から第2表面620へ部分的に延び第2表面620から残りの距離Drで終わる。様々な例では、DdはDoの40パーセントと95パーセントの間(従って、DrはDoの60パーセントと5パーセントの間)である。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間(従って、DrはDoの50パーセントと5パーセントの間)である。様々な例では、DdはDoの60パーセントと90パーセントの間(従って、DrはDoの40パーセントと10パーセントの間)である。他の例では、DdはDoの70パーセントと90パーセントの間(従って、DrはDoの30パーセントと10パーセントの間)である。部分的ビア618a、618b、618c、618dは先細の、垂直な、又は湾曲した側壁を有しうる。図6cに同じであると示されているが、部分的ビアは直径及び深さが異なってもよい。
図5に戻りフロー図500を辿ると、エッチ保護材が除去され部分的ビアがその中に延在する基板が残される(ブロック512)。図6dを参照すると、エッチ保護材が第1表面610及び第2表面620から除去された後の基板605が示されている。
図5に戻りフロー図500を辿ると、幾つかの実施形態では、部分的ビアは埋められるか(ブロック513)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック515)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。電子素子又は非電子素子はまた、基板の第1表面上に形成又は部分的に形成されてもよい。
図6eを参照すると、電子素子619a、619b、619c、619d、619eが基板605の第2表面620上に形成されているのが示されている。電子素子619は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子619aの外縁から部分的ビア618aの中心まで測られる。幾つかの実施形態では、Dsは500μm未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。電子素子は部分的に形成されたビアから異なる距離Dsだけ離れていてもよい。
電子素子は、部分的ビアが適切に配置された後、少なくとも部分的に形成されるので、電子素子は貫通孔ビア形成プロセスのかなりの部分に曝されることがない。例えば、部分的ビア618a、618b、618c、618dが基板605の表から裏までの90パーセントを延びる場合、電子素子619a、619b、619c、619d、619eは、部分的ビア618a、618b、618c、618dを開通させるためのエッチング処理に曝されるだけである。これにより、例えばウェットエッチング処理中のその等方性及び材料のエッチ速度差による電子素子619a、619b、619c、619d、619eの大幅なアンダーカットを防ぐ。また、部分的ビア618a、618b、618c、618dを貫通孔ビアに変える後のエッチングの間、エッチ保護層が電子素子619a、619b、619c、619d、619e上に置かれる場合、電子素子619a、619b、619c、619d、619eの形成後に最終の貫通孔ビアの小さい部分(即ち、基板605の距離Drに対応する部分)だけがエッチングされるよう残っているので、エッチ保護材料のより広範囲の選択又はマスク材料の薄い層が可能である。
図5に戻りフロー図500を辿ると、部分的ビアは仕上げられ第1表面から第2表面まで延びる貫通孔ビアを完成させる(ブロック520)。この工程は部分的ビアと基板の第2表面の間に残る基板部分を除去できる任意の方法(これらに限定されないが、ウェットエッチング、プラズマエッチング、レーザー除去、及び/又は機械的方法を含む)により実行されてよい。部分的ビアを貫通孔ビアに変えるのに使用される処理は、部分的ビアを空けるのに使用される処理と同じか又は部分的ビアを空けるのに使用される処理と異なってもよい。貫通孔ビアを完成させるのに使用される処理は対応する部分的ビアを形成するのに使用される処理と異なりうるので、最終ビア開口及び側壁は異なりうる。例えば、このプロセスの後の方で形成されるビア部分は元の部分的ビアと異なる表面開口直径もしくは形状、側壁傾斜角もしくは形状、又は側壁粗さを有しうる。最終の貫通孔ビアは形状が非対称で異なる充填材を含みうる。非対称性は同じ又は異なる傾斜を持つ先細のビアの形態でありうる。貫通孔ビアはまた、両方の表面開口より小さいくびれ直径を持つビアであってもよい。非対称性はビアの中心点又は中心からずれて他方に比べ一方の表面により近い位置にくびれを有してもよい。非対称性は側壁傾斜面に変曲点を含んでもよい。基板内で第1表面から第2表面へ垂直方向のビア非対称性に加えて、横方向位置ずれ又は半径方向非対称性も存在してよい。例えば、第2表面に形成されたビアは、第1表面に部分的に形成された下部ビア構造から横方向にずれうる。両ビアが、得られた開口が基板を完全に貫通するのに十分位置が合っているが、得られた貫通ビアは半径方向に対称でないことがある。例えば、幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに0.1μm~100μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに0.5μm~50μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~30μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~20μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~10μmずれていてよい。様々な例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~5μmずれていてよい。幾つかの例では、第1表面におけるビアと第2表面におけるビアはそれらの中心位置が互いに1μm~3μmずれていてよい。
特定の例として、レーザー除去がビアの第2表面において使用され基板の一部を除去して基板の第2表面と部分的ビアの間の接続を開けてもよい。別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口と第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液、例えばフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)に曝され、基板の両表面から部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第1表面において部分的ビアの開口だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第1表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。更に別の例として、エッチ保護材が基板上に、第2表面上の部分的ビアに対応する箇所だけを露出させて形成されてよい。次に基板はエッチング液に曝され、基板の第2表面だけから部分的ビアと基板の第2表面の間の基板の残存部を除去する。本書の開示に基づいて、当業者は、異なる実施形態に応じて基板残存部を除去して部分的ビアを貫通孔ビアに変えるために使用されてよい様々な処理を認識するであろう。
図6fを参照すると、部分的ビア618a、618b、618c、618dに対応する基板605の残存部が除去された貫通孔ビア621a、621b、621c、621dが示されている。電子素子619は貫通孔ビア621a、621b、621c、621dの最も近い縁から距離Ds’離れている。Ds’は電子素子619aの外縁から貫通孔ビア621aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
ビアを金属被覆する場合、工程はビア内に金属を形成し層間相互接続を生成することを含んでもよい(ブロック525)。そのような金属形成はビア内に金属を形成するための当分野で既知の任意の手法を使って行われてよい。幾つかの場合、そのような金属被覆はブロック513の工程に関して前述したように部分的に実行されるか、又は部分的ビアを貫通孔ビアに変えた後に実行されうる。どちらにしても、完全金属被覆は電子素子の少なくとも一部が基板上に形成された後にだけ完成される。電子素子の形成が完了した後に金属被覆が実行されうるので、ビアを導電材料で完全には満たさないコンフォーマル金属被覆法を使用できる。例として、部分的に形成されたビアは、電子素子の完成前に金属材料で部分的に金属被覆されうる。電子素子が形成された後のビアプロセスの完了後、第2表面開口を通して付けられた導電ペーストによって空けられた電子ビアの金属被覆が完成しうる。
図7を参照すると、フロー図700は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図700を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック702)。基板は、これらに限定されないがガラス、ガラスセラミック、セラミック、重合体、又はこれらの材料のうち1つ以上の多層複合物を含む複数の材料のいずれかから形成されてよい。幾つかの場合、基板は透明基板である。例として、基板はコーニング(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、又は他のアルカリ土類ホウアルミノケイ酸塩基板でありうる。例として、基板は高純度溶融石英、又はアルカリイオン含有ガラスでありうる。そのような場合、基板厚みは0.1ミリメートル(mm)と1.0mmの間でありうる。様々な場合、基板厚みは0.1mmと0.7mmの間でありうる。幾つかの場合、基板厚みは0.3mmと0.6mmの間でありうる。幾つかの場合、基板は100mm以上、200mm以上、又は300mm以上のウエハーサイズを有する。幾つかの場合、基板は100mm以上、500mm以上、又は1000mm以上、又は3000mm以上のパネル寸法を有する。上記は基板構成例であり、本書の開示に基づいて、当業者は、個別の実施形態に係る可能な様々な他の基板構成を認識するであろう。
基板は貫通孔ビアが望まれる特定された位置においてレーザー光源からの光子エネルギーに曝される(ブロック707)。光子エネルギーへの曝露は、透明基板の第1表面から第2表面へ延びる画定された路に沿って透明基板の少なくとも1つの特性を変える。幾つかの実施形態では、レーザー光源は疑似非回折穴あけ(例えば、ガウス・ベッセル又はベッセルビーム穴あけ)ができるレーザーである。幾つかの場合、レーザー光源への曝露によって変えられる透明基板の特性は密度であり、画定された路に沿った基板の溶融によって引き起こされる。様々な場合、レーザー光源への曝露によって変えられる材料の特性は屈折率であり、密度変化あり又はなしで変化しうる。そのような画定された路は透明基板を通って延びる「損傷跡」とも呼ばれることがある。例えば、透明基板の第1表面から第2表面まで画定された路に沿って材料の密度を変えることで、透明基板は画定された路に沿って基板の他の領域よりエッチングされ易くなる。幾つかの場合、9:1のエッチ比(即ち、画定された路のエッチ速度は透明基板の画定された路を囲む領域のエッチ速度の9倍である)が得られる。透明基板がレーザー光源からの光子エネルギーが通過するのを許すのに十分透明であるので、画定された路に沿った透明基板の特性の変化は、透明基板の第1表面から第2表面まで概ね均一である。幾つかの場合、上記画定された路は透明基板上に配置される電子素子を製造するために使用される熱サイクル及び処理条件に適合する。特定の場合に、LTPS及び酸化物TFT製作両方に適合するために、幾つかの実施形態はビア予め画定をLotusNXTなどの低圧縮透明基板と組み合わせうる。本書の開示に基づいて、当業者は、透明基板が形成されうる他の材料であって予め画定された路の形成と後の電子素子の形成との適合性を提供する他の材料を認識するであろう。
エッチ保護材が基板の第1表面及び第2表面両方上に形成され、エッチ保護材にパターンが形成され貫通孔ビアが望まれる位置に対応する基板の第1表面上の位置が露出される(ブロック708)。基板は特定された位置に対応する位置において第1表面を露出するエッチ保護材のパターンを成す開口を通してエッチング液に曝される(ブロック710)。このエッチングは基板内に延びる部分的ビアを形成するのに十分長く続けられる。基板はパターンを成す開口を通してエッチング液に曝され部分的ビアが基板に形成される。本書の開示に基づいて、当業者は、本書に記載の実施形態に関連して使用されうる様々なエッチング液(これらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む)を認識するであろう。エッチ保護材が除去され部分的ビアがその中に延在する基板が残される(ブロック712)。
幾つかの実施形態では、部分的ビアは埋められるか(ブロック713)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック715)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。
部分的ビアに対応する基板の第2表面上の位置はレーザー除去され、部分的ビアから基板の第2表面へ延びる基板の残存部を除去する(ブロック720)。レーザーエネルギーを使って基板の一部を除去する任意の手法が使用されてよい。
ビアを金属被覆する場合、そのような金属被覆はブロック713の工程に関して前述したように部分的に実行されるか、又は部分的ビアを貫通孔ビアに変えた後に実行されうる。どちらにしても、完全金属被覆は電子素子の少なくとも一部が基板上に形成された後にだけ完成される。電子素子の形成が完了した後に金属被覆が実行されうるので、コンフォーマル金属被覆法を使用できる。
図8を参照すると、フロー図800は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図800を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック805)。基板は、これらに限定されないがガラス、ガラスセラミック、セラミック、重合体、又はこれらの材料のうち1つ以上の多層複合物を含む複数の材料のいずれかから形成されてよい。幾つかの場合、基板は透明基板である。例として、基板はコーニング(登録商標)EAGLE XG(登録商標)、Lotus(商標)NXT、又は他のアルカリ土類ホウアルミノケイ酸塩基板でありうる。例として、基板は高純度溶融石英、又はアルカリイオン含有ガラスでありうる。そのような場合、基板厚みは0.1ミリメートル(mm)と1.0mmの間でありうる。様々な場合、基板厚みは0.1mmと0.7mmの間でありうる。幾つかの場合、基板厚みは0.3mmと0.6mmの間でありうる。幾つかの場合、基板は100mm以上、200mm以上、又は300mm以上のウエハーサイズを有する。幾つかの場合、基板は100mm以上、500mm以上、又は1000mm以上、又は3000mm以上のパネル寸法を有する。上記は基板構成例であり、本書の開示に基づいて、当業者は、個別の実施形態に係る可能な様々な他の基板構成を認識するであろう。
図9aを参照すると、第1表面910、第2表面920、及び貫通孔ビアが望まれる特定された位置917a、917b、917c、917dを有する基板905が示されている。図示のように、基板905は厚みDoを有する。
図8に戻りフロー図800を辿ると、基板は特定された位置がエッチングされ、部分的ビアが基板の第1表面上の特定された位置に形成される(ブロック810)。実施形態は通常ウェットエッチングを使用すると説明されるが、これらに限定されないがプラズマエッチング、レーザー除去、及び/又は機械的方法を含む基板にビアを空けるためのどんな手法も使用できる。例として、エッチングは、基板の表面をエッチ保護材で覆い、エッチ保護材にパターンを形成し基板の第1表面を貫通孔ビアのために特定された位置において露出させることで達成されてよい。次に基板はパターンを成す開口を通してエッチング液に曝され部分的ビアが基板に形成される。本書の開示に基づいて、当業者は、本書に記載された実施形態に関連して使用されうりこれらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む様々なエッチング液を認識するであろう。
或いは、基板が透明基板である場合、基板の第1表面上の位置がレーザー光源からの光子エネルギーに曝されてよい。光子エネルギーへの曝露は、第1表面から透明基板内にかなり延びる、幾つかの場合、第2表面までずっと延びる画定された路に沿って透明基板の少なくとも1つの特性を変える。幾つかの実施形態では、レーザー光源は疑似非回折穴あけ(例えば、ガウス・ベッセル又はベッセルビーム穴あけ)ができるレーザーである。幾つかの場合、レーザー光源への曝露によって変えられる透明基板の特性は密度であり、画定された路に沿った基板の溶融によって引き起こされる。様々な場合、レーザー光源への曝露によって変えられる材料の特性は屈折率であり、密度変化あり又はなしで変化しうる。そのような画定された路は透明基板を通って延びる「損傷跡」とも呼ばれることがある。例えば、透明基板の第1表面から第2表面まで画定された路に沿って材料の密度を変えることで、透明基板は画定された路に沿って基板の他の領域よりエッチングされ易くなる。幾つかの場合、9:1のエッチ比(即ち、画定された路のエッチ速度は透明基板の画定された路を囲む領域のエッチ速度の9倍である)が得られる。透明基板がレーザー光源からの光子エネルギーが基板を通過する又は基板内にかなり進行するのを許すのに十分透明であるので、画定された路に沿った透明基板の特性の変化は、基板内にかなり延びる。次に基板はエッチング液に曝され部分的ビアが損傷跡に沿って空けられる。本書の開示に基づいて、当業者は、本書に記載された実施形態に関連して使用されうりこれらに限定されないがフッ化水素酸(HF)、水酸化カリウム(KOH)、及び/又は水酸化ナトリウム(NaOH)を含む様々なエッチング液を認識するであろう。幾つかの場合、基板がエッチング液に曝されている間、第2表面はエッチ保護層で覆われている。
部分的ビアは基板の一方の表面だけから延び、基板の他方の表面はエッチング処理によって起こるどんな損傷からも保護されたままである。部分的ビアは後で完成される貫通孔ビアのかなりの部分の完了を表すので、部分的ビアを貫通孔ビアに変える処理時間の量は単一の処理で貫通孔ビアを空けるのに必要な時間量よりかなり少ない。低減された処理時間は、例えばエッチングの電子素子(部分的ビアの形成と部分的ビアの貫通孔ビアへの変換の間に形成される)への影響を低減する。幾つかの場合、部分的ビアが基板内に延びる深さは、部分的ビアを貫通孔ビアに変えるのに使用され電子素子を含む基板が曝されるエッチングの時間量の所望の低減、又は部分的ビアを貫通孔ビアに変えるのに使用されるレーザー除去量に基づいて選択される。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚(例えば、図9aのDo)の10パーセントと基板厚の95パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の20パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの実施形態では、部分的ビアは基板の第1表面から基板内に基板厚の40パーセントと基板厚の90パーセントの間の深さまで延びる。様々な例では、部分的ビアは基板の第1表面から基板内に基板厚の50パーセントと基板厚の90パーセントの間の深さまで延びる。幾つかの例では、部分的ビアは基板の第1表面から基板内に基板厚の60パーセントと基板厚の90パーセントの間の深さまで延びる。他の例では、部分的ビアは基板の第1表面から基板内に基板厚の70パーセントと基板厚の90パーセントの間の深さまで延びる。
図9bを参照すると、エッチングにより位置917a、917b、917c、917dにおいて部分的ビア918a、918b、918c、918dを深さDdまで空けた後の基板905が示されている。部分的ビア918a、918b、918c、918dは第1表面910から第2表面920へ部分的に延び第2表面920から残りの距離Drで終わる。様々な例では、DdはDoの40パーセントと95パーセントの間(従って、DrはDoの60パーセントと5パーセントの間)である。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間(従って、DrはDoの50パーセントと5パーセントの間)である。様々な例では、DdはDoの60パーセントと90パーセントの間(従って、DrはDoの40パーセントと10パーセントの間)である。他の例では、DdはDoの70パーセントと90パーセントの間(従って、DrはDoの30パーセントと10パーセントの間)である。部分的ビア918a、918b、918c、918dは先細の、垂直な、又は湾曲した側壁を有しうる。図9cに同じであると示されているが、部分的ビアは直径及び深さが異なってもよい。
図8に戻りフロー図800を辿ると、幾つかの実施形態では、部分的ビアは埋められるか(ブロック813)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック815)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。
図9cを参照すると、電子素子919a、919b、919c、919d、919eが基板905の第2表面920上に形成されているのが示されている。電子素子919は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子919aの外縁から部分的ビア918aの中心まで測られる。幾つかの実施形態では、Dsは500μm未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。
電子素子は、部分的ビアが適切に配置された後、少なくとも部分的に形成されるので、電子素子は貫通孔ビア形成プロセスのかなりの部分に曝されることがない。例えば、部分的ビア918a、918b、918c、918dが基板905の表から裏までの90パーセントを延びる場合、電子素子919a、919b、919c、919d、919eは、部分的ビア918a、918b、918c、918dを空けるのに使用されるエッチング処理に曝されない。これにより、例えばウェットエッチング処理中のその等方性及び材料のエッチ速度差による電子素子919a、919b、919c、919d、919eの大幅なアンダーカットを防ぐ。また、部分的ビア918a、918b、918c、918dを貫通孔ビアに変える後のエッチングの間、エッチ保護層が電子素子919a、919b、919c、919d、919e上に置かれる場合、電子素子919a、919b、919c、919d、919eの形成後に最終の貫通孔ビアの小さい部分(即ち、基板905の距離Drに対応する部分)だけがエッチングされるよう残っているので、エッチ保護材料のより広範囲の選択又はマスク材料の薄い層が可能である。
図8に戻りフロー図800を辿ると、エッチ保護材が電子素子を含む基板の第1表面及び第2表面両方上に形成される(ブロック817)。第1表面上のエッチ保護材にパターンが形成され部分的ビアの開口が露出され、第2表面上のエッチ保護材にパターンが形成され部分的ビアに対応する第2表面上の位置が露出される。図9dを参照すると、エッチ保護材が第2表面920上に形成され開口923e、923f、923g、923hが部分的ビア918a、918b、918c、918dに対応する位置において第2表面920を露出するよう保護材にパターンが形成された基板905が示されている。第1表面910上のエッチ保護材は開口923a、923b、923c、923dが部分的ビア918a、918b、918c、918dの開口を露出するようパターンが形成されている。
図8に戻りフロー図800を辿ると、基板はエッチングされ、部分的ビアと第2表面の間の基板の残存部を除去し部分的ビアを貫通孔ビアに変える(ブロック820)。第1及び第2表面両方上のエッチ保護材に開口のパターンが形成されているので、エッチングは第1表面(既に空けられた部分的ビアを通って)と第2表面両方から進む。図9eを参照すると、エッチング処理後の基板905が示され、ビアが第1表面910から第2表面920まで延びている。
図8に戻りフロー図800を辿ると、エッチ保護材が除去される(ブロック822)。図9fを参照すると、部分的ビア918a、918b、918c、918dに対応する基板905の残存部が除去された貫通孔ビア921a、921b、921c、921dが示されている。電子素子919は貫通孔ビア921a、921b、921c、921dの最も近い縁から距離Ds’離れている。Ds’は電子素子919aの外縁から貫通孔ビア921aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
ビアを金属被覆する場合、そのような金属被覆はブロック813の工程に関して前述したように部分的に実行されるか、又は部分的ビアを貫通孔ビアに変えた後に実行されうる。どちらにしても、完全金属被覆は電子素子の少なくとも一部が基板上に形成された後にだけ完成される。電子素子の形成が完了した後に金属被覆が実行されうるので、コンフォーマル金属被覆法を使用できる。
図10を参照すると、フロー図1000は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図1000を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック1005)。図11aを参照すると、第1表面1110、第2表面1120、及び貫通孔ビアが望まれる特定された位置1117a、1117b、1117c、1117dを有する基板1105が示されている。図示のように、基板1105は厚みDoを有する。
図10に戻りフロー図1000を辿ると、基板は特定された位置がエッチングされ、部分的ビアが基板の第1表面上の特定された位置に形成される(ブロック1010)。実施形態は通常ウェットエッチングを使用すると説明されるが、これらに限定されないがプラズマエッチング、レーザー除去、及び/又は機械的方法を含む基板にビアを空けるためのどんな手法も使用できる。図11bを参照すると、エッチングにより位置1117a、1117b、1117c、1117dにおいて部分的ビア1118a、1118b、1118c、1118dを深さDdまで空けた後の基板1105が示されている。部分的ビア1118a、1118b、1118c、1118dは第1表面1110から第2表面1120へ部分的に延び第2表面1120から残りの距離Drで終わる。様々な例では、DdはDoの40パーセントと95パーセントの間(従って、DrはDoの60パーセントと5パーセントの間)である。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間(従って、DrはDoの50パーセントと5パーセントの間)である。様々な例では、DdはDoの60パーセントと90パーセントの間(従って、DrはDoの40パーセントと10パーセントの間)である。他の例では、DdはDoの70パーセントと90パーセントの間(従って、DrはDoの30パーセントと10パーセントの間)である。部分的ビア1118a、1118b、1118c、1118dは先細の、垂直な、又は湾曲した側壁を有しうる。
図10に戻りフロー図1000を辿ると、幾つかの実施形態では、部分的ビアは埋められるか(ブロック1013)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック1015)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。
図11cを参照すると、電子素子1119a、1119b、1119c、1119d、1119eが基板1105の第2表面1120上に形成されているのが示されている。電子素子1119は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子1119aの外縁から部分的ビア1118aの中心まで測られる。幾つかの実施形態では、Dsは500μm未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。図11cに同じであると示されているが、部分的ビアは直径及び/又は深さが異なってもよい。
図10に戻りフロー図1000を辿ると、エッチ保護材が電子素子を含む基板の第1表面及び第2表面両方上に形成される(ブロック1017)。第1表面上のエッチ保護材にパターンが形成され部分的ビアの開口が露出される。図11dを参照すると、電子素子1119を含む表面全体を覆うエッチ保護材が第2表面1120上に形成された基板1105が示されている。一方、第1表面1110上のエッチ保護材は開口1123a、1123b、1123c、1123dが部分的ビア1118a、1118b、1118c、1118dの開口を露出するようパターンが形成されている。
図10に戻りフロー図1000を辿ると、基板はエッチングされ、部分的ビアと第2表面の間の基板の残存部を除去し部分的ビアを貫通孔ビアに変える(ブロック1020)。基板の第1表面上のエッチ保護材だけに開口のパターンが形成されているので、エッチングは既に空けられた部分的ビアだけから進む。図11eを参照すると、エッチング処理後の基板1105が示され、ビアが第1表面1110から第2表面1120まで延びている。
図10に戻りフロー図1000を辿ると、エッチ保護材が除去される(ブロック1022)。図11fを参照すると、部分的ビア1118a、1118b、1118c、1118dに対応する基板1105の残存部が除去された貫通孔ビア1121a、1121b、1121c、1121dが示されている。電子素子1119は貫通孔ビア1121a、1121b、1121c、1121dの最も近い縁から距離Ds’離れている。Ds’は電子素子1119aの外縁から貫通孔ビア1121aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
図12を参照すると、フロー図1200は幾つかの実施形態に係る基板システムを製造するための方法を示す。この方法では電子素子の少なくとも一部が形成される前に部分的ビアが形成され、その後、電子素子の少なくとも一部が形成された後に部分的ビアの位置に対応する基板部分を除去することで部分的ビアが貫通孔ビアに変えられる。フロー図1200を辿ると、基板の第1表面上の貫通孔ビアが望まれる位置が特定される(ブロック1205)。図13aを参照すると、第1表面1310、第2表面1320、及び貫通孔ビアが望まれる特定された位置1317a、1317b、1317c、1317dを有する基板1305が示されている。図示のように、基板1305は厚みDoを有する。
図12に戻りフロー図1200を辿ると、基板は特定された位置がエッチングされ、部分的ビアが基板の第1表面上の特定された位置に形成される(ブロック1210)。実施形態は通常ウェットエッチングを使用すると説明されるが、これらに限定されないがプラズマエッチング、レーザー除去、及び/又は機械的方法を含む基板にビアを空けるためのどんな手法も使用できる。図13bを参照すると、エッチングにより位置1317a、1317b、1317c、1317dにおいて部分的ビア1318a、1318b、1318c、1318dを深さDdまで空けた後の基板1305が示されている。部分的ビア1318a、1318b、1318c、1318dは第1表面1310から第2表面1320へ部分的に延び第2表面1320から残りの距離Drで終わる。様々な例では、DdはDoの40パーセントと95パーセントの間(従って、DrはDoの60パーセントと5パーセントの間)である。幾つかの実施形態では、DdはDoの50パーセントと95パーセントの間(従って、DrはDoの50パーセントと5パーセントの間)である。様々な例では、DdはDoの60パーセントと90パーセントの間(従って、DrはDoの40パーセントと10パーセントの間)である。他の例では、DdはDoの70パーセントと90パーセントの間(従って、DrはDoの30パーセントと10パーセントの間)である。部分的ビア1318a、1318b、1318c、1318dは先細の、垂直な、又は湾曲した側壁を有しうる。
図12に戻りフロー図1200を辿ると、幾つかの実施形態では、部分的ビアは埋められるか(ブロック1213)又は部分的に埋められる。これは例えば電子素子を基板上に形成する後の工程の間に部分的ビア内に汚染物質が入るのを防ぐために行われる。部分的ビアが埋められる場合、部分的ビアは、後で形成される電子素子に大きな影響なしで容易に除去又は部分的に除去される材料で埋められてもよいし、又は部分的ビアが第1表面から第2表面まで延びる貫通孔ビアに変えられた後実行される金属被覆工程で完成される導電相互接続の一部を成す金属又は他の導体で埋められてもよい。例として、部分的ビアは導体、重合体、及び/又はゾルゲルのうち1つ以上で埋められてもよい。
電子素子が基板の第2表面上に形成される(ブロック1215)。電子素子はこの工程で完全に形成されるか、又は部分的に形成されてもよい。基板に基づく集積デバイス、モジュール、又はシステムは貫通孔ビア構造を電気、光学、流体、及び/又は機械素子として利用できる。そのような電子素子は、例えば基板上に形成された表示装置のためのTFT活性マトリックスバックプレーンを形成してもよい。別の例として、そのような電子素子は、基板上に形成された表示装置のための受動マトリックスバックプレーン、マイクロ駆動集積回路活性マトリックス、又は直接集積回路電気接続を形成してもよい。ディスプレイ製品以外の他の製品のための電子素子も本書に記載した実施形態によれば可能である。本書の開示に基づいて、当業者は、個別の実施形態に関して(完全に又は部分的に)形成されうる様々な電子素子を認識するであろう。また、実施形態は、非電子素子用途、例えば光学、流体にも使用されてよい。
図13cを参照すると、電子素子1319a、1319b、1319c、1319d、1319eが基板1305の第2表面1320上に形成されているのが示されている。電子素子1319は部分的に形成されたビアの中心から距離Dsだけ離れている。Dsは電子素子1319aの外縁から部分的ビア1318aの中心まで測られる。幾つかの実施形態では、Dsは500μm未満である。様々な実施形態では、Dsは200μm未満である。幾つかの実施形態では、Dsは100μm未満である。様々な実施形態では、Dsは50μm未満である。幾つかの実施形態では、Dsは20μm未満である。様々な実施形態では、Dsは10μm未満である。図13cに同じであると示されているが、部分的ビアは直径及び/又は深さが異なってもよい。
図12に戻りフロー図1200を辿ると、エッチ保護材が電子素子を含む基板の第1表面及び第2表面両方上に形成される(ブロック1217)。第2表面上のエッチ保護材にパターンが形成され部分的ビアに対応する基板の第2表面上の位置が露出される。図13dを参照すると、表面全体を覆うエッチ保護材が第1表面1310上に形成された基板1305が示されている。一方、第2表面1320上のエッチ保護材は開口1323a、1323b、1323c、1323dが部分的ビア1318a、1318b、1318c、1318dに対応する第2表面上の位置を露出するようパターンが形成されている。
図12に戻りフロー図1200を辿ると、基板はエッチングされ、部分的ビアと第2表面の間の基板の残存部を除去し部分的ビアを貫通孔ビアに変える(ブロック1220)。基板の第2表面上のエッチ保護材だけに開口のパターンが形成されているので、エッチングは基板の第2表面だけから進む。図13eを参照すると、エッチング処理後の基板1305が示され、ビアが第1表面1310から第2表面1320まで延びている。
図12に戻りフロー図1200を辿ると、エッチ保護材が除去される(ブロック1222)。図13fを参照すると、部分的ビア1318a、1318b、1318c、1318dに対応する基板1305の残存部が除去された貫通孔ビア1321a、1321b、1321c、1321dが示されている。電子素子1319は貫通孔ビア1321a、1321b、1321c、1321dの最も近い縁から距離Ds’離れている。Ds’は電子素子1319aの外縁から貫通孔ビア1321aの最も近い縁までの距離である。幾つかの実施形態では、Ds’は500μm未満である。様々な実施形態では、Ds’は200μm未満である。幾つかの実施形態では、Ds’は100μm未満である。様々な実施形態では、Ds’は50μm未満である。幾つかの実施形態では、Ds’は20μm未満である。様々な実施形態では、Ds’は10μm未満である。
結論として、本発明はビアを備える基板を形成するための新規のシステム、装置、方法、及び仕組みを提供する。本発明の1つ以上の実施形態の詳細な説明を提供したが、本発明の要旨から逸脱しない様々な代替、部分変更、及び等価物が当業者には明らかであろう。従って、上記説明は添付の請求項によって定められる本発明の範囲を限定すると解釈されるべきでない。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態1
基板を処理するための方法であって、
基板の第1表面から延びる部分的ビアを形成するステップであって、前記基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な線に沿った距離を示し、前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の100パーセント未満前記基板内に延びる、ステップと、
前記基板の前記第2表面上に前記部分的ビアの上方の領域から離れた非ビア構造を形成するステップと、
前記基板の前記第2表面上に前記非ビア構造を形成した後に前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる完全なビアに変えるステップと
を含む方法。
実施形態2
前記基板は透明基板である、実施形態1記載の方法。
実施形態3
前記基板はガラス基板、ガラスセラミック基板、セラミック基板、及び重合体基板から成るグループから選択される、実施形態1記載の方法。
実施形態4
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも10パーセントを延びる、実施形態1記載の方法。
実施形態5
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも20パーセントを延びる、実施形態1記載の方法。
実施形態6
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも30パーセントを延びる、実施形態1記載の方法。
実施形態7
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも50パーセントを延びる、実施形態1記載の方法。
実施形態8
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップは、前記基板の前記第2表面からのレーザー除去を含む、実施形態1記載の方法。
実施形態9
前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアからゼロでない距離ずれている、実施形態1記載の方法。
実施形態10
前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアから100マイクロメートル未満ずれている、実施形態9記載の方法。
実施形態11
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップは、
前記部分的ビアに対応する位置において前記基板内に進入する所定の波長の光に前記基板を曝し前記基板の前記第2表面から前記部分的ビアへの路であって、該路に沿って前記基板の材料の少なくとも1つ特性が前記所定の波長の光に曝されなかった前記基板の材料と比べて変化した路を生成するステップと、
前記変化した特性を持つ基板材料を前記変化した特性を示さない基板材料より高い速度で腐食するエッチング液を使って前記基板をエッチングするステップと
を含む、実施形態1記載の方法。
実施形態12
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップの前に前記非ビア構造上に保護材を形成するステップを更に含み、
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップは、少なくとも前記基板の前記第2表面からのウェットエッチングを含む、実施形態1記載の方法。
実施形態13
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップの前に前記非ビア構造上に保護材を形成するステップを更に含み、
前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる前記完全なビアに変えるステップは、少なくとも前記基板の前記第1表面からのウェットエッチングを含む、実施形態1記載の方法。
実施形態14
前記基板の前記第1表面から延びる前記部分的ビアを形成するステップは、前記基板をウェットエッチに曝すことを含む、実施形態1記載の方法。
実施形態15
導電材料を前記完全なビア内に形成するステップを更に含む実施形態1記載の方法。
実施形態16
保護材を前記部分的ビア内に形成するステップを更に含む実施形態1記載の方法。
実施形態17
前記保護材は導電材料である、実施形態16記載の方法。
実施形態18
前記非ビア構造は薄膜トランジスタである、実施形態1記載の方法。
実施形態19
第1表面と第2表面を有する基板であって、該基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な線に沿った距離を示し、前記第1表面から前記第1表面と前記第2表面の間の前記距離の100パーセント未満を延びる部分的ビアを有する基板と、
前記基板の前記第2表面上にあり前記部分的ビアの上方の領域から離れた非ビア構造と
を備えた電子システム。
実施形態20
前記基板は透明基板である、実施形態19記載のシステム。
実施形態21
前記基板はガラス基板、ガラスセラミック基板、セラミック基板、及び重合体基板から成るグループから選択される、実施形態19記載のシステム。
実施形態22
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも10パーセントを延びる、実施形態19記載のシステム。
実施形態23
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも20パーセントを延びる、実施形態19記載のシステム。
実施形態24
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも30パーセントを延びる、実施形態19記載のシステム。
実施形態25
前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも50パーセントを延びる、実施形態19記載のシステム。
実施形態26
前記部分的ビアは前記基板の材料と異なる材料で少なくとも部分的に満たされる、実施形態19記載のシステム。
実施形態27
前記非ビア構造は保護材で覆われる、実施形態19記載のシステム。
実施形態28
前記非ビア構造は薄膜トランジスタである、実施形態19記載のシステム。
実施形態29
ビア構造及び非ビア構造両方を備える基板を形成するための方法であって、
基板の第1表面から延びる部分的ビアを形成するステップであって、前記基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な線に沿った距離を示し、前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも10パーセント前記基板内に延びる、ステップと、
前記基板の前記第2表面上に前記部分的ビアの上方の領域から離れた電子素子を形成するステップと、
前記電子素子を覆って保護材を形成するステップと、
前記電子素子を覆って前記保護材を形成した後に前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる完全なビアに変えるステップと
を含む方法。
実施形態30
前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアからゼロでない距離ずれている、実施形態29記載の方法。
実施形態31
前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアから100マイクロメートル未満ずれている、実施形態30記載の方法。
実施形態32
第1表面と第2表面を有する基板であって、該基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な第1線に沿った距離を示し、該基板は前記第1表面から前記第1表面と前記第2表面の間の前記距離の100パーセント未満を延びる第1ビア部分と前記第2表面から延び前記第1ビア部分に接続する第2ビア部分とを有し、前記第1ビア部分は前記第1表面と前記第2表面両方に垂直な前記第1線を中心とし、前記第2ビア部分は前記第1表面と前記第2表面両方に垂直な第2線を中心とし、前記第2線は前記第1線からゼロでない距離横方向にずれている、基板と、
前記基板の前記第2表面上にあり前記第2ビア部分の上方の領域から離れた非ビア構造と
を備えた電子システム。
実施形態33
前記ゼロでない距離は0.1マイクロメートルと100マイクロメートルの間である、実施形態32記載のシステム。
実施形態34
前記ゼロでない距離は0.5マイクロメートルと50マイクロメートルの間である、実施形態32記載のシステム。
実施形態35
前記ゼロでない距離は1マイクロメートルと30マイクロメートルの間である、実施形態32記載のシステム。
205 基板
210 第1表面
217 特定された位置
218 部分的ビア
219 電子素子
220 第2表面
221 貫通孔ビア
405 基板
410 第1表面
416 開口
417 特定された位置
418 部分的ビア
419 電子素子
420 第2表面
421 貫通孔ビア
633 損傷跡

Claims (14)

  1. 第1表面と第2表面を有する基板であって、該基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な線に沿った距離を示し、前記第1表面から前記第1表面と前記第2表面の間の前記距離の100パーセント未満を延びる部分的ビアを有する基板と、
    前記基板の前記第2表面上にあり前記部分的ビアの上方の領域から離れた非ビア構造と
    を備えた電子システム。
  2. 前記基板は透明基板である、請求項1記載のシステム。
  3. 前記基板はガラス基板、ガラスセラミック基板、セラミック基板、及び重合体基板から成るグループから選択される、請求項1記載のシステム。
  4. 前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも10パーセントを延びる、請求項1記載のシステム。
  5. 前記部分的ビアは前記基板の材料と異なる材料で少なくとも部分的に満たされる、請求項1記載のシステム。
  6. 前記非ビア構造は保護材で覆われる、請求項1記載のシステム。
  7. 前記非ビア構造は薄膜トランジスタである、請求項1記載のシステム。
  8. ビア構造及び非ビア構造両方を備える基板を形成するための方法であって、
    基板の第1表面から延びる部分的ビアを形成するステップであって、前記基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な線に沿った距離を示し、前記部分的ビアは前記第1表面と前記第2表面の間の前記距離の少なくとも10パーセント前記基板内に延びる、ステップと、
    前記基板の前記第2表面上に前記部分的ビアの上方の領域から離れた電子素子を形成するステップと、
    前記電子素子を覆って保護材を形成するステップと、
    前記電子素子を覆って前記保護材を形成した後に前記基板の一部を除去して前記部分的ビアを前記基板の前記第1表面から前記第2表面まで延びる完全なビアに変えるステップと
    を含む方法。
  9. 前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアからゼロでない距離ずれている、請求項8記載の方法。
  10. 前記部分的ビアの中心点から前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部の中心点まで横方向に測った時、前記部分的ビアを前記完全なビアに変えるために除去される前記基板の前記一部は、前に形成された前記部分的ビアから100マイクロメートル未満ずれている、請求項8記載の方法。
  11. 第1表面と第2表面を有する基板であって、該基板は前記第1表面と第2表面の間の、前記第1表面と前記第2表面両方に垂直な第1線に沿った距離を示し、該基板は前記第1表面から前記第1表面と前記第2表面の間の前記距離の100パーセント未満を延びる第1ビア部分と前記第2表面から延び前記第1ビア部分に接続する第2ビア部分とを有し、前記第1ビア部分は前記第1表面と前記第2表面両方に垂直な前記第1線を中心とし、前記第2ビア部分は前記第1表面と前記第2表面両方に垂直な第2線を中心とし、前記第2線は前記第1線からゼロでない距離横方向にずれている、基板と、
    前記基板の前記第2表面上にあり前記第2ビア部分の上方の領域から離れた非ビア構造と
    を備えた電子システム。
  12. 前記ゼロでない距離は0.1マイクロメートルと100マイクロメートルの間である、請求項11記載のシステム。
  13. 前記ゼロでない距離は0.5マイクロメートルと50マイクロメートルの間である、請求項11記載のシステム。
  14. 前記ゼロでない距離は1マイクロメートルと30マイクロメートルの間である、請求項11記載のシステム。
JP2022516336A 2019-09-13 2020-09-09 電子素子形成へのビア形成の影響を低減するためのシステム及び方法 Pending JP2022548086A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962900052P 2019-09-13 2019-09-13
US62/900,052 2019-09-13
US201962942450P 2019-12-02 2019-12-02
US62/942,450 2019-12-02
PCT/US2020/049892 WO2021050514A1 (en) 2019-09-13 2020-09-09 Systems and methods for reducing via formation impact on electronic device formation

Publications (1)

Publication Number Publication Date
JP2022548086A true JP2022548086A (ja) 2022-11-16

Family

ID=74866400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022516336A Pending JP2022548086A (ja) 2019-09-13 2020-09-09 電子素子形成へのビア形成の影響を低減するためのシステム及び方法

Country Status (6)

Country Link
US (1) US20220319868A1 (ja)
JP (1) JP2022548086A (ja)
KR (1) KR20220062616A (ja)
CN (1) CN114556555A (ja)
TW (1) TW202125769A (ja)
WO (1) WO2021050514A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773541B (zh) * 2021-09-27 2022-08-01 友達光電股份有限公司 主動元件基板的製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7538032B2 (en) * 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
US7741226B2 (en) * 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US20100068453A1 (en) * 2008-09-18 2010-03-18 Hirofumi Imai Method for producing processed glass substrate
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
KR101679736B1 (ko) * 2015-05-14 2016-11-25 한양대학교 산학협력단 센서 패키징 및 그 제조 방법
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Also Published As

Publication number Publication date
KR20220062616A (ko) 2022-05-17
CN114556555A (zh) 2022-05-27
TW202125769A (zh) 2021-07-01
WO2021050514A1 (en) 2021-03-18
US20220319868A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
CN108321513B (zh) 高频电子装置
US9788433B2 (en) Circuit board and method of manufacturing the same
JP6308007B2 (ja) 配線基板および配線基板の製造方法
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
US10424606B1 (en) Systems and methods for reducing substrate surface disruption during via formation
TWI798279B (zh) 使用保護性材料的貫穿玻璃通孔的製造
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
CN104377188A (zh) 玻璃基多芯片封装
JP2022548086A (ja) 電子素子形成へのビア形成の影響を低減するためのシステム及び方法
JP6581861B2 (ja) 電子部品搭載用基板の製造方法
US20120273558A1 (en) Heat dissipating circuit board and method of manufacturing the same
JP2011118163A (ja) 光電気モジュール及びその製造方法並びに光電気モジュール基板
EP1890323B1 (en) Method of manufacturing a substrate having a multilayer interconnection structure with separation of the substrate from a carrier
US20140154463A1 (en) Substrate structure and manufacturing method thereof
WO2021220890A1 (ja) 貫通孔を有するガラス基板製造方法および表示装置製造方法
JP2002174744A (ja) 光部品搭載用基板及び実装基板、並びにプリント基板
KR102540370B1 (ko) 전자 장치들 내에서의 지연된 비아 형성
JP4590722B2 (ja) 光部品搭載用基板製造方法
WO2019231876A1 (en) Systems and methods for combination high temperature and low temperature device formation
JP2011180276A (ja) 光伝送基板および光モジュール
US20240243028A1 (en) Electronic device and manufacturing method of the same
US20230163074A1 (en) Chip packaging structure and manufacturing method thereof
JP4742699B2 (ja) 光電変換装置の製造方法
CN118335713A (zh) 电子装置与电子装置的制造方法
CN108333677A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230904