JP2022548051A - 水素プラズマと分極化による薄膜の結晶品質を向上させるための処理 - Google Patents

水素プラズマと分極化による薄膜の結晶品質を向上させるための処理 Download PDF

Info

Publication number
JP2022548051A
JP2022548051A JP2022516129A JP2022516129A JP2022548051A JP 2022548051 A JP2022548051 A JP 2022548051A JP 2022516129 A JP2022516129 A JP 2022516129A JP 2022516129 A JP2022516129 A JP 2022516129A JP 2022548051 A JP2022548051 A JP 2022548051A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film
bias
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022516129A
Other languages
English (en)
Inventor
ジュリアン・デルシュヴァルリー
ジャン－シャルル・アルノー
サミュエル・サーダ
ロマン・バシュレ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2022548051A publication Critical patent/JP2022548051A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/584—Non-reactive treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/279—Diamond only control of diamond crystallography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Figure 2022548051000001
本発明は、導電性または半導電性材料から作製された薄膜を処理し、その結晶品質を改善するための方法に関する。それは、
－その面の１つに前記材料の薄膜を含む基板の供給；と
－所定の温度と所定の時間で、基板と薄膜によって形成されたアセンブリのバイアスプラズマ処理であって、薄膜の深さ全体にわたって結晶の再構成を得るために、バイアスプラズマ処理が、薄膜の電気的バイアス、および、このようにバイアスされた薄膜の、水素プラズマへの曝露を含み、バイアスプラズマ処理が、薄膜および基板の融点未満の温度で実施されるバイアスプラズマ処理を含む。

Description

本発明は、薄膜の結晶の再構成に関する。本発明は、薄膜を使用する技術分野に適用され、これらの薄膜の特性は、防錆コーティングの製造等のために、例えば、マイクロエレクトロニクス、光学、工学等の、求められる用途にとって重要である。
多くの用途、特にマイクロエレクトロニクス、光学および工学の分野では、基板上に高結晶品質の薄膜を製造できる必要がある。本発明の文脈において、薄膜は、一般に１０μｍ未満、一般に数十ナノメートルから数マイクロメートルの間の厚さの層を意味すると述べられている。
高結晶品質の薄膜を必要とする用途の例として、ヘテロエピタキシャルダイヤモンド（すなわち、準単結晶ダイヤモンド）の合成膜について言及することができる。
この合成は、イリジウム（１００～２００ｎｍ）の薄膜が堆積されたチタン酸ストロンチウム（ＳｒＴｉＯ３）（３０～４０ｎｍ）の薄層で覆われたシリコン基板上で実施される。ダイヤモンド膜の結晶品質は、基板（Ｉｒ／ＳｒＴｉＯ３／Ｓｉ）を構成する層の品質、より具体的にはイリジウムの層の品質に影響される。
現在、イリジウムの薄膜は、約７００℃に加熱された基板（ＳｒＴｉＯ３／Ｓｉ）上に真空蒸着法によって堆積される。
イリジウムの薄膜の品質は、熱アニーリングによって改善できるが、シリコンの融点（１４１４℃）はイリジウムの融点（２４１０℃）よりもはるかに低いため、熱アニーリングは不可能である。
シリコンの融点より低い温度でイリジウムの層の原子を再構成（すなわち、再結晶化）することができ、それによりイリジウムの層の結晶品質を改善することができることは有利なことである。
しかしながら、一般に、現時点では、１０００℃未満の温度で、２０００℃を超える融点を有する材料を再結晶化できる方法はない。
さらに、場合によっては、膜への過度に高いアニーリング温度は、膜が堆積される基板の劣化を引き起こす。薄膜が金属である場合、金属薄膜と基板との間に発生する相互拡散現象が観察され得、合金の形成を引き起こす。
本発明の目的は、先行技術の欠点を克服することである。これを行うために、薄膜の結晶品質を改善するための、導電性または半導電性の材料から作られた薄膜の処理方法を提案する。その方法は、
－面の１つに前記材料の薄膜を含む基板を供給するステップと、
－所定の温度と所定の時間で、基板と薄膜によって形成されたアセンブリをバイアスプラズマ処理するステップであって、薄膜の深さ全体にわたって結晶の再構成を得るために、バイアスプラズマ処理が、薄膜の電気的バイアス、および、このようにバイアスされた薄膜の、水素プラズマへの曝露を含み、バイアスプラズマ処理が、薄膜および前記基板の融点未満の温度で実施される、ステップと、を含み、
水素プラズマは、水素のみ、および任意でヘリウムを含むガスから得られ、そのガスは、その膜の導電性または半導電性の材料の前駆体を欠いており、バイアスされた膜の水素プラズマへの曝露時間は、少なくとも１０分である。
水素プラズマは、水素のみ、および任意でヘリウムを含むガスから得られるため、ガスには、フィルムの導電性または半導電性の材料の前駆体がなく、したがって、薄膜上で核形成のリスクがない。
エピタキシャル薄膜の結晶品質は、そのモザイシティの低下および／またはその結晶配向のより良い選択性、および／または構造欠陥（転位、マクルなど）の低減によって改善することができる。多結晶薄膜の結晶品質は、粒子サイズを大きくすることによって、および／または構造的欠陥（転位、マクルなど）の存在を減らすことによって改善することができる。
薄膜の結晶の再構成は、薄膜の表面から広がる薄膜の深さにわたって起こり得る。
薄膜の再結晶化は、膜の厚さが大きくても小さくても発生し、界面を越えて突出することさえあり、下にある基板の一部も再結晶化を受ける。したがって、膜の厚さおよび処理の時間に応じて、膜の厚さの部分的な再結晶化または膜の完全な再結晶化を得ることが可能であり、再結晶化は、薄膜とその下にある支持体との界面まで及ぶことができる。
この方法の、特定の好ましいが非限定的な側面は次の通りである：
－バイアスプラズマ処理の温度が１２００℃未満である。
－薄膜の電気的バイアスは、膜に、基板に、または基板が基板キャリア上に配置されている場合は基板キャリアに、グランドに対して－１０Ｖ～－１０００Ｖの負の電位（通常、グランドに接続された反応器の側壁に対して）を印加することで得られる。
－バイアスされた膜が水素プラズマにさらされる時間は、１０分から数時間の間である。
－バイアスプラズマ処理は、１０～２００ｍｂａｒの値に維持された圧力で実施される。
－薄膜はイリジウムまたはモリブデンから作られている。
－プラズマは２．４５ＧＨｚのマイクロ波によって生成され、プラズマに注入される電力は２００～２０００Ｗである。
－供給ステップでは、基板の面は単結晶であり、前記面に存在する薄膜は多結晶であり、多結晶膜がエピタキシャル膜になるまでバイアスプラズマ処理工程が実施される。
その面の１つに薄膜を含む基板を供給するステップの間に、薄膜は一般に基板の主面に堆積される。薄膜の堆積に一般的に使用されるあらゆる堆積手法を使用することが可能であり、それは一般に、化学蒸着（ＣＶＤ蒸着）または物理蒸着（ＰＶＤ蒸着）などの蒸着法である。
水素プラズマを形成するために、既知のあらゆる方法を使用することが可能である。プラズマは、マイクロ波、無線周波数、または熱フィラメントなどのエネルギー源を使用して生成してもよい。本発明による方法では、膜の堆積およびバイアスプラズマ処理（水素プラズマ＋バイアス）は、好ましくは、同じ反応器内で実施される。以下の例示的な実施形態では、１０～２００ｍｂａｒの間の圧力が加えられる、ＭＰＣＶＤ（「マイクロ波プラズマ化学蒸着」の略）マイクロ波反応器を使用した。水素プラズマを形成するためのパラメータは、エピタキシャルダイヤモンド膜を形成するためのバイアス核生成法（バイアス強化核生成またはＢＥＮステップ）の前に、イリジウム表面を洗浄するために普段から使用されるものである。
有利なことには、この方法は、供給ステップとバイアスプラズマ処理ステップとの間に、バイアスされていない膜を水素プラズマに曝露することをさらに含み、これにより、バイアスがかかる前に膜の温度を安定させることができる。バイアスされていない膜とバイアスされた膜は、好ましくは、同じ水素プラズマ、すなわち、プラズマに至る電力、ガスの流量および圧力の同じ条件を適用することによって得られるものにさらされる。
本発明は、添付の図面を参照する、単に指示のために与えられ、決して限定的でない例示的な実施形態の説明を読むことでより理解されるであろう。
平面図において、第１の例示的な実施形態の多結晶イリジウム膜の形態のＳＥＭ観察結果を示し、図１ａは、参照サンプル１を示している。 平面図において、第１の例示的な実施形態の多結晶イリジウム膜の形態のＳＥＭ観察結果を示し、図１ｂは、サンプル２（アニーリング後）を示している。 平面図において、第１の例示的な実施形態の多結晶イリジウム膜の形態のＳＥＭ観察結果を示し、図１ｃは、サンプル３（本発明による処理（バイアスと組み合わせた水素プラズマ）後）を示している。 図１ａに示されているサンプル１の断面図である。 図１ｂに示されているサンプル２の断面図である。 図１ｃに示されているサンプル３の断面図である。 サンプル１に実施されたＸＲＤ分析を示している。 サンプル２に実施されたＸＲＤ分析を示している。 サンプル３に実施されたＸＲＤ分析を示している。 平面図において、第２の実施形態に従って生成されたイリジウム膜のＳＥＭ観察結果を示し、この分析は、すべての処理の前に、イリジウム膜の同じ範囲で実施される。 平面図において、第２の実施形態で実施されたイリジウム膜のＳＥＭ観察結果を示し、この分析は、真空アニーリング後、イリジウム膜の同じ範囲で実施される。 平面図において、第２の実施形態に従って生成されたイリジウム膜のＳＥＭ観察結果を示し、この分析は、水素プラズマのみによる処理後、イリジウム膜の同じ範囲で実施される。 平面図において、第２の実施形態に従って生成されたイリジウム膜のＳＥＭ観察結果を示し、この分析は、バイアスと組み合わせた最初の水素プラズマ処理の後、イリジウム膜の同じ範囲で実施される。 平面図において、第２の実施形態に従って生成されたイリジウム膜のＳＥＭ観察結果を示し、この分析は、バイアスと組み合わせた２度目の水素プラズマ処理の後、イリジウム膜の同じ範囲で実施される。 平面図において、すべての処理の前の、第３の実施形態に従って実施された多結晶モリブデン膜（サンプル５）の形態のＳＥＭ観察結果を示している。 平面図において、本発明による処理（バイアスと組み合わせた水素プラズマ）後の、第３の実施形態に従って実施された多結晶モリブデン膜（サンプル５）の形態のＳＥＭ観察結果を示す。 平面図において、すべての処理の前の、第３の実施形態に従って実施された多結晶モリブデン膜（サンプル６）の形態のＳＥＭ観察結果を示している。 平面図において、アニーリング後の、第３の実施形態に従って実施された多結晶モリブデン膜（サンプル６）の形態のＳＥＭ観察結果を示している。 図７ａは、平面図において、本発明による処理の前の、第４の実施形態に従って実施された単結晶イリジウム膜の形態のＳＥＭ観察結果を示している。 平面図において、本発明による処理（バイアスと組み合わせた水素プラズマ）後の、第４の実施形態に従って実施された単結晶イリジウム膜の形態のＳＥＭ観察結果を示している。 本発明による処理の前の、第４の実施形態に従って実施された前記単結晶イリジウム膜のＸＲＤ分析を示す。 本発明によるバイアスプラズマ処理後の、第４の実施形態に従って実施された前記単結晶イリジウム膜のＸＲＤ分析を示す。
本発明を説明するために、ここで、薄膜がイリジウムまたはモリブデンから作られる、いくつかの例示的な実施形態を詳細に説明する。しかしながら、本発明による方法が他種類の導電性または半導電性の材料に適用できることは明らかである。
以下のすべての例示的な実施形態において、以下の方法で進めたともまた述べられている。
７×７ｍｍ２サイズの基板は、基板にバイアスをかけるために、バイアスシステムを備えたＭＰＣＶＤ（「マイクロ波プラズマ化学蒸気蒸着」の略）反応器に導入される。
最初に、２×１０－５ｍｂａｒ未満の圧力を達成し、気相中の化学的不純物（窒素と酸素）の存在を制限するために、反応器チャンバーが排気される。
次に、基板はバイアスなしで水素プラズマにさらされる。このステップは任意であり、膜の表面温度を安定させることができる。この任意のステップの手順は、次の条件下で実施される。
－パワー６００Ｗのマイクロ波プラズマ
－ガス流量２５０ｓｃｃｍ
－水素圧力１８ｍｂａｒ
－時間２０分
このステップの終わりに、そこから継続して、基板は、以下の条件に従ってバイアスをかけられた水素プラズマにさらされる。ただし、１時間の間、基板に－２８０Ｖのバイアス電圧を印加する。
第１の例示的な実施形態によれば、約２００ｎｍの厚さの多結晶イリジウムの薄膜の堆積は、３つの基板で同じ形態を得るために、ＳｒＴｉＯ３（４０ｎｍ）／Ｓｉ（００１）の３つの基板で同時にＰＶＤ（「物理蒸着」の略）によって実施される。このようにして、サンプル１、２、および３が得られる。
多結晶膜では再結晶化がより顕著であり、再結晶化により、かなり劇的な効果をもって粒子のサイズが大きくなるため、ここでは多結晶薄膜を堆積することを選択したことに留意すべきである。しかしながら、結晶品質の改善につながる再結晶化は、薄膜がエピタキシャルまたは単結晶である場合でも起こる。
サンプル１は参照例として機能する。
サンプル２は、二次真空下、８７５℃の温度で１時間アニーリングされる。
サンプル３は、上記の条件に従って、バイアスと組み合わせた水素プラズマ処理にかけられる。この処理中の温度は８５０℃であった。
サンプル２と３の温度は、放射率を１９％（イリジウムの放射率）に調整した高温計で測定した。
走査型電子顕微鏡（ＳＥＭ；加速電圧２０ｋＶ）で行われた表面および断面の最初の観察は、これら３つのサンプルそれぞれのすべての処理の最後に実施された。
図１ａと図２ａは、それぞれ、参照サンプル（サンプル１）の表面と断面のＳＥＭ観察結果である。図１ｂと図２ｂは、アニーリングを受けたサンプル（サンプル２）の表面および断面のＳＥＭ観察結果である。図１ｃと図２ｃは、本発明による処理（バイアスと組み合わせた水素プラズマ）（サンプル３）にかけられたサンプルの表面および断面のＳＥＭ観察結果である。
これらの図１ａ～１ｃおよび２ａ～２ｃでは、薄膜は参照１で示され、基板は参照２で示されている。
これらのＳＥＭ観察結果を比較することにより、二次真空下でアニーリングを行ったサンプル２では、約１０ナノメートルの粒子サイズが、イリジウムの始まりの堆積で観察されたサイズに対応することがわかる（サンプル１）。それどころか、サンプル３（水素プラズマ＋バイアス）では、イリジウム粒子の拡大が見られ、粒子のサイズは１００ナノメートルに近い。
サンプル３で発生した再結晶化を確認するために、これら３つのサンプルで補足のＸＲＤ（Ｘ線回折）測定を行った。これらの測定値を図３ａ～３ｃに示す（図３ａ：サンプル１、図３ｂ：サンプル２、図３ｃ：サンプル３）。
３つのサンプルには、薄膜の配向（１１１）があり、配向（００１）の痕跡がないことがわかる。
Ｉｒ（１１１）の回折ピークの幅は、バイアスと組み合わせたプラズマが実施されたときの微細化を示す（サンプル３）。
Ｉｒ（１１１）ピークの半値全幅（ＦＷＨＭ）は次のとおりである。
０．７°はサンプル１
０．４３°はサンプル２
０．２２°はサンプル３
これらの３つのサンプルでは、イリジウム薄膜の下にあるＳＴＯ（００２）、つまりＳｒＴｉＯ３の回折ピークは変化しない。
この証明を完了するために、プラズマだけでは（つまりバイアスなしで）イリジウム膜の結晶格子を再構成することはできないことも示した。
したがって、第２の例示的な実施形態によれば、まず、電子ビーム蒸着によって、ＳｒＴｉＯ３（４０ｎｍ）／Ｓｉ（００１）基板上に１６０ｎｍの単結晶イリジウムを堆積させた。次に、ＰＶＤによって９７ｎｍの厚さの多結晶イリジウムの膜を堆積し、サンプル４を取得した。この同じサンプル４に対して、次の４つの連続処理を実施した。
－真空下、８６０℃でのアニーリング１時間
－水素プラズマ処理（６００Ｗ、２５０ｃｃ、１８ｍｂａｒ、８００℃）１時間
－水素プラズマ処理＋バイアス（６００Ｗ、２５０ｃｃ、１８ｍｂａｒ、－２５０Ｖ、８２０℃）３０分間
－水素プラズマ処理＋バイアス（６００Ｗ、２５０ｃｃ、１８ｍｂａｒ、－２８０Ｖ、８３５℃）１時間
最初の処理（図４ａ）の前および各処理（図４ｂ～４ｅ）の後に、範囲に戻ることにより、イリジウム膜の形態のＳＥＭ観察（電圧２０ｋＶの加速）が実施された。表面形態の変化を示すために、ＳＥＭ画像の右上のフレームにバンドパスフィルターを適用した。これらのＳＥＭ画像は、バイアスと組み合わせた水素プラズマのステップの後にのみ変化が起こることを明らかにすることを可能にした（図４ｄおよび図４ｅ）。
バイアスと組み合わせた水素プラズマステップ（図４ｄおよび図４ｅ）の後、＜１１０＞方向に縞模様（ストリエーション）が観察できることもわかる。これらはイリジウム（００１）膜の配向の特徴であり、ここで説明した処理後の、多結晶イリジウム膜の単結晶イリジウム膜への変化を示している。したがって、多結晶イリジウムの薄膜は、下にある単結晶イリジウム層を有することで、ホモエピタキシーに単結晶イリジウムの薄膜に変化した。したがって、本発明の目的である方法は、ここで、堆積された薄膜と基板との間にエピタキシーの関係を作り出すことを可能にする。
さらに、４つの処理のそれぞれの後の微量天秤によるサンプル４の計量は、これらの処理の後に材料の損失がなかったことを示した。
第３の例示的な実施形態によれば、同じ方法を採用して、２つのＳｉ３Ｎ４（２０ｎｍ）／Ｓｉ基板上にＰＶＤによって堆積された多結晶モリブデン（約１２０ｎｍ）の薄膜を生成し、２つのサンプル（サンプル５およびサンプル６）を得た。
サンプル５は、本発明による方法（水素プラズマ＋バイアス）（ガス１００％Ｈ２、６００Ｗ、２５０ｃｃ、１８ｍｂａｒ、－２８０Ｖ）を１時間実施された。この方法中の温度は、以前と同じ放射率が１９％（モリブデンではなくイリジウムの放射率）に固定されている高温計を使用して測定した。測定された温度（９３０℃）は、モリブデンの放射率（この温度範囲ではわからない）に対応していないため、「架空」（誤っているとも言える）である。しかしながら、プラズマを生成する実験条件は、イリジウムを用いた例示的な実施形態に適用されたものと同じであり、この方法中の温度は、イリジウムの温度と同等であると想定される。
この架空の温度により、どのような場合でも、アニーリングと比較するには、９３０℃を超える架空の温度に加熱する必要があることがわかる。したがって、架空の温度９４２℃で１時間の二次真空下でのアニーリングが、サンプル６で実施された。
モリブデン膜の表面の範囲に戻ることによるＳＥＭ観察（２０ｋＶ）は、これら２つのサンプルのそれぞれで行われた。図５ａおよび６ａは、それぞれ、サンプル５およびサンプル６の、初めの多結晶モリブデン膜の形態を示している。図５ｂと６ｂは、それぞれ、バイアスと組み合わせた水素プラズマ処理後（サンプル５）とアニーリング後（サンプル６）のモリブデン膜の形態を示している。
これらのさまざまな図を比較することで、モリブデンの再結晶化が明らかになる。また、粒子のサイズが、この方法の前は約１０～２０ｎｍ（図５ａおよび６ａ）であり、処理後は数百ナノメートル（図５ｂ）となるため、効果はかなり劇的である。
第４の例示的な実施形態によれば、ＳｒＴｉＯ３（４０ｎｍ）／Ｓｉ（００１）基板上に電子ビーム蒸着によって堆積された厚さ約１０９ｎｍのエピタキシャルイリジウム膜上に本発明による処理を実施した。
この処理の前後のＳＥＭ観察（２０ｋＶ）およびＸＲＤ測定は、膜の結晶品質の改善を示した（図７ａ（前）および７ｂ（後）はＳＥＭ観察で、図８ａ（前）および８ｂ（後）はＸＲＤ測定）。
図８ａおよび８ｂでは、上部のグラフは一般的なグラフであり、他のグラフはＩｒ（１１１）（中央のグラフ）とＩｒ（００２）（下のグラフ）の一般的なグラフの特定の部分を拡大したものを表す。
これらの分析にはＩｒ（００２）回折ピークを使用したが、以下では（００１）配向について説明する。これらの２つの配向は、同じ平面ファミリーの一部を形成する。
ＸＲＤ測定値を分析することで、本発明による方法の適用前のＩｒ（００２）またはＩｒ（００１）では６５.２％、Ｉｒ（１１１）では３４.８％の割合で、配向（００１）と（１１１）が共存することを示す。本発明による方法（バイアスと組み合わせたＨ２プラズマ処理）の適用後、配向（００１）の割合は７４．４％に増加し、配向（１１１）は２５．６％に減少する。これらの測定値を分析することで、バイアスと組み合わせたＨ２プラズマ処理がイリジウムの結晶品質に影響を与えることが明確にわかる。
結論として、上記の例示的な実施形態について行われたＳＥＭ観察およびＸＲＤ測定は、二次真空下で実施されるアニーリングと比較して、バイアスと組み合わせた水素プラズマの使用によるイリジウムおよびモリブデンの薄膜の再結晶化を明らかにすることを可能にする。したがって、本発明による方法が、イリジウムおよびモリブデンのナノ結晶膜の結晶格子の再構成を引き起こすことを示した。
本発明の目的である方法の利点の１つは、基板のバイアスと組み合わせた水素プラズマ処理が、薄層の融点（イリジウムとモリブデンの場合、それぞれ２４１０℃と２６１７℃）よりもはるかに低い温度（イリジウムおよびモリブデンの場合は１０００℃未満）で実施されることである。したがって、イリジウムおよびモリブデン原子の再配列は、アニーリングの熱エネルギーの追加によって説明することはできないが、異なるメカニズム（Ｈ＋イオンによるイオン衝撃、水素の拡散、水素とイリジウムおよびモリブデン原子との化学反応性など）によって説明できる。
したがって、本発明による方法は、「標準的な」熱アニーリング中に使用される通常の温度よりもかなり低い、比較的低い処理温度（５００℃から１０００℃の間）での薄膜の結晶品質を改善することを可能にし、選択した基板の融点に応じて使用することができる。一部の材料、特に高融点金属（＞２０００℃）は高い融点を持ち、結晶格子の再構成に一般的に使用される熱アニーリング法は、これらの金属が、融点が高融点金属の融点とは大きく異なる基板上に薄膜の形で堆積される場合、想定されないということを実は知っている。
この方法の利点は、結晶の再構成は、適用される実験条件に応じて、薄膜の表面から、および薄膜の限られた深さにわたって発生する可能性があるという事実にもある。したがって、薄膜が十分に厚い場合、下にある基板はこの再構成の影響を受けない。
界面に近い元素の拡散を促進するため、または基板と膜の間のエピタキシーの関係を促進するために、界面に近い格子の再構成を得るためと同様に、十分に薄い層を有することを想像することも可能である。基板と膜の間のエピタキシーの関係を促進することにより、エピタキシャル膜を合成する、新しい方法がある（単結晶上に多結晶を堆積し、次に基板とのエピタキシャル膜を形成するための、多結晶膜を再構成する本発明による方法）。

Claims (8)

  1. 導電性材料または半導電性材料から作られた薄膜の結晶品質を改善するための処理方法であって、
    －面の１つに前記材料の薄膜を含む基板を供給するステップと、
    －所定の温度と所定の時間で、前記基板と前記薄膜によって形成されたアセンブリをバイアスプラズマ処理するステップであって、前記薄膜の深さ全体にわたって結晶の再構成を得るために、前記バイアスプラズマ処理が、前記薄膜の電気的バイアス、および、このようにバイアスされた前記薄膜の、水素プラズマへの曝露を含み、前記バイアスプラズマ処理が、前記薄膜および前記基板の融点未満の温度で実施される、ステップと、を含み、
    前記水素プラズマが、水素のみ、および任意でヘリウムを含むガスから得られ、前記ガスが、前記薄膜の前記導電性材料または前記半導電性材料の前駆体を欠いており、前記バイアスされた膜の前記水素プラズマへの曝露時間が、少なくとも１０分である、処理方法。
  2. 前記バイアスプラズマ処理の温度が１２００℃未満である、請求項１に記載の方法。
  3. 前記薄膜の電気的バイアスが、前記薄膜に、前記基板に、または前記基板が基板キャリア上に配置されている場合は前記基板キャリアに、接地に対して－１０Ｖ～－１０００Ｖの負の電位を印加することによって得られる、請求項１または請求項２に記載の方法。
  4. 前記バイアスされた膜を前記水素プラズマに曝露する時間が、１０分～数時間である、請求項１から３のいずれか一項に記載の方法。
  5. 前記バイアスプラズマ処理のステップが、１０～２００ｍｂａｒの間の値に維持された圧力で実施される、請求項１から４のいずれか一項に記載の方法。
  6. 前記薄膜がイリジウムまたはモリブデンから作られる、請求項１から５のいずれかに記載の方法。
  7. 前記プラズマが、２．４５ＧＨｚのマイクロ波によって生成され、前記プラズマに注入される電力が２００～２０００Ｗである、請求項１から６のいずれかに記載の方法。
  8. 前記供給ステップにおいて、前記基板の前記面が単結晶であり、前記面に存在する前記薄膜が多結晶であり、前記多結晶膜がエピタキシャル膜になるまで前記バイアスプラズマ処理のステップが実施される、請求項１から７のいずれかに記載の方法。
JP2022516129A 2019-09-13 2020-09-11 水素プラズマと分極化による薄膜の結晶品質を向上させるための処理 Pending JP2022548051A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1910128 2019-09-13
FR1910128A FR3100924B1 (fr) 2019-09-13 2019-09-13 Traitement d’un film mince par plasma d’hydrogène et polarisation pour en améliorer la qualité cristalline
PCT/FR2020/051573 WO2021048507A1 (fr) 2019-09-13 2020-09-11 Traitement d'un film mince par plasma d'hydrogene et polarisation pour en ameliorer la qualite cristalline

Publications (1)

Publication Number Publication Date
JP2022548051A true JP2022548051A (ja) 2022-11-16

Family

ID=69903221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022516129A Pending JP2022548051A (ja) 2019-09-13 2020-09-11 水素プラズマと分極化による薄膜の結晶品質を向上させるための処理

Country Status (5)

Country Link
US (1) US11898239B2 (ja)
EP (1) EP4029051A1 (ja)
JP (1) JP2022548051A (ja)
FR (1) FR3100924B1 (ja)
WO (1) WO2021048507A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320133B4 (de) * 2003-05-06 2011-02-10 Universität Augsburg Verfahren zur Herstellung von einkristallinen oder quasi-einkristallinen Diamantschichten und auf einem Körper angeordnete einkristalline oder quasi-einkristalline Diamantschicht
JP4769428B2 (ja) * 2004-05-25 2011-09-07 厚仁 澤邊 ダイヤモンド膜成長基板の形成方法
JP5053553B2 (ja) * 2006-03-08 2012-10-17 信越化学工業株式会社 単結晶ダイヤモンド成長用基材の製造方法
FR2940326B1 (fr) * 2008-12-19 2011-03-25 Centre Nat Rech Scient Procede de fabrication de materiaux composites diamantes
JP6328882B2 (ja) * 2010-11-04 2018-05-23 日産化学工業株式会社 プラズマアニール方法及びその装置
DE102017205417A1 (de) * 2017-03-30 2018-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung einer mit poly- oder einkristallinem Diamant gebildeten Schicht
DE102017127010B4 (de) * 2017-11-16 2021-12-09 Infineon Technologies Ag Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
WO2021048507A1 (fr) 2021-03-18
US20220325405A1 (en) 2022-10-13
EP4029051A1 (fr) 2022-07-20
US11898239B2 (en) 2024-02-13
FR3100924A1 (fr) 2021-03-19
FR3100924B1 (fr) 2022-02-04

Similar Documents

Publication Publication Date Title
US20130220214A1 (en) Base material for growing single crystal diamond and method for producing single crystal diamond substrate
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
US6605151B1 (en) Oxide thin films and composites and related methods of deposition
Boo et al. High vacuum chemical vapor deposition of cubic SiC thin films on Si (001) substrates using single source precursor
JP2023089079A (ja) Ｓｏｉウェーハ
Kim et al. Effects of annealing in O 2 and N 2 on the electrical properties of tantalum oxide thin films prepared by electron cyclotron resonance plasma enhanced chemical vapor deposition
Kao et al. AlN epitaxy on SiC by low-temperature atomic layer deposition via layer-by-layer, in situ atomic layer annealing
US5309000A (en) Diamond films with heat-resisting ohmic electrodes
Khan et al. Growth of epitaxial strontium titanate films on germanium substrates using pulsed laser deposition
US5229332A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
JP2022548051A (ja) 水素プラズマと分極化による薄膜の結晶品質を向上させるための処理
US9673047B2 (en) Solid phase epitaxy of 3C—SiC on Si(001)
US5753040A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
Vikharev et al. Combined single-crystalline and polycrystalline CVD diamond substrates for diamond electronics
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
Lee et al. Epitaxial growth and structural characterization of erbium silicide formed on (100) Si through a solid phase reaction
Alexandrov et al. Low temperature epitaxial deposition of GaN on LTCC substrates
WO2023100578A1 (ja) 単結晶ダイヤモンド膜の形成方法
CN116516476B (zh) 单晶金刚石基板的制备方法及生长单晶金刚石的基材
Norin et al. Deposition of epitaxial titanium carbide films on MgO (001) and 6H–SiC (0001) by coevaporation of Ti and C60
JP2928071B2 (ja) アモルファスシリコン膜の形成方法
JP2023016124A (ja) 基板－ダイヤモンド膜積層体及び電子デバイス
KR20230104380A (ko) 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판
JPH11106290A (ja) 単結晶ダイヤモンド膜の形成方法及び単結晶ダイヤモンド膜気相合成用基板
JPH1112088A (ja) ヘテロエピタキシャルダイヤモンド膜及びその形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241007