JP2022546646A - パッシブ・チップの信号の検出のためのデバイス及びデバイスを動作させるための方法 - Google Patents

Abstract

ソース無線信号を送信し、ＲＦＩＤチップの無線信号を受信するためのアンテナと、ピーク検出器と、振幅、周波数及び位相変調を含む異なるタイプの変調を用いて信号をフィルタ処理し、復号するように適応されたフィルタ及びビット・デコーダと、計算ユニットとを備える、パッシブＲＦＩＤチップの信号の検出のためのデバイス。本デバイスは、少なくとも第１及び第２の並列分岐をさらに含み、ピーク検出器によって処理された信号はこれらの分岐の入力に供給され、これらの分岐の出力は計算ユニットに接続されている。第１及び第２の分岐はフィルタ及びビット・デコーダを連続的に備え、第１の分岐のフィルタ及びビット・デコーダは、第１のタイプの変調によって変調された信号を処理するように適応され、第２の分岐のフィルタ及びビット・デコーダは、第２のタイプの変調によって変調された信号を処理するように適応される。計算ユニットは、プロトコルによって処理された信号の検出のための所与のプロトコルを含む、並列に接続された少なくとも第１及び第２のモジュールを備え、第１のモジュール・プロトコルは第２のモジュール・プロトコルとは異なる。

Description

本発明は、無線スペクトルにおける非接触読取りに基づいて動作するパッシブ・チップの信号の検出のためのデバイスに関し、詳細には、ＲＦＩＤに関する。

無線周波数識別（ＲＦＩＤ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）としても知られている、無線周波数信号に基づいて動作するシステムは、最近、商品、人々、動物などの識別のために広く使用されている。このタイプのシステムは、リーダーと、識別要素として使用されるチップとを備える。チップはアクティブ又はパッシブである。後者の場合、このチップはそれ自体の電源を有しない。その場合、電源は送信機であり、送信機はリーダー又はセンサーであり得る。送信機は、アンテナを介して、ちょうど無線周波数内の周波数、しばしば、たとえば、１２５ｋＨｚ又は１３．５６ＭＨｚをもつ電磁放射を送信機のすぐ周囲に放出する。その後、パッシブＲＦＩＤチップは、しばしば、放出された放射周波数に同調したそれの内部回路に電力を供給する、この放射エネルギーを使用する。ＲＦＩＤチップ自体は、次いで、何らかの有意な情報、たとえば、チップ所有者の識別コードを含む信号を放出し始める。その後、この信号は、この信号から関連情報を取得するために、リーディング・デバイスのアンテナによって受信され、フィルタ処理され、復調され、さらに処理される。

与えられた信号中の情報はバイナリ形式でデジタル的に転送される。信号は、次いで、バイナリ送信可能情報が区別されるように変調される。デジタル変調の基本タイプは、信号振幅変化が別のバイナリ形式に対応するときには、振幅シフト・キーイング（Ａｍｐｌｉｔｕｄｅ－Ｓｈｉｆｔ Ｋｅｙｉｎｇ）としても知られるＡＳＫであり、信号周波数変化が別のバイナリ形式に対応するときには、周波数シフト・キーイング（Ｆｒｅｑｕｅｎｃｙ－Ｓｈｉｆｔ Ｋｅｙｉｎｇ）としても知られるＦＳＫであり、信号位相変化が別のバイナリ形式に対応するときには、位相シフト・キーイング（Ｐｈａｓｅ－Ｓｈｉｆｔ Ｋｅｙｉｎｇ）としても知られるＰＳＫである。

さらに、情報自体は、変調された信号中に何らかの形でコーディングされ得、したがって、信号からのそれの抽出のために、信号を復調するだけでなく、信号を復号する必要もある。さらに、信号全体はいくつかの制御ビット及び補足ビットを含む。たとえば、転送された情報に対応するビットのシーケンスの前に、ビットの開始シーケンスがあり得る。さらに、転送されたデータは、転送された信号中のエラーを検出するか、又はそれの制御を促進するために使用される、パリティ・ビットにより補完される。したがって、ビットストリームの形態で送信された情報を他のビットと区別する必要がある。ビットの開始シーケンスはチップごとに異なり得、たとえば、開始シーケンスは９つの１ビットのシーケンスであり得る。転送された情報のビット・シーケンスの長さもチップごとに異なり得る。

コーディング、変調タイプ、信号周波数、信号長及び補足ビットを考慮に入れると、数十の様々なチップタイプがあり得ることは明らかである。より多くのリーダーを使用することが可能であり、それらのリーダーの各々は、上述の特性のある組合せタイプの信号を処理するように適応されている。とはいえ、この解決策の汎用性は極めて低く、このシステムを用いて動作するときにかなりの混乱をもたらし得る。最新技術は、この問題に効果的に対処するであろう技術的解決策を提示することができない。

問題の部分的な解決策は、たとえば、特許文献１によって提示されている。この文献は、リーダー回路中に並列に接続されたＰＳＫデコーダとＦＳＫデコーダとを備えるリーダーを開示している。これらのデコーダの出力は、その場合、マイクロプロセッサ入力に供給され、そこでこれらのデコーダの出力はさらに処理される。リーダーは、異なる信号処理のために設計されたいくつかの他の分岐をさらに含む。しかしながら、このデバイスは、異なって変調された信号でしか動作することができず、このデバイスは、異なるコーディング、信号長又は信号形状の場合、機能しない。

異なって変調された信号の検出及び読取りを可能にする別のデバイスは特許文献２に開示されている。しかしながら、アセンブリの構成要素の相互配置はこの文献では不明である。

異なる周波数を用いて異なって変調された信号の検出及び読取りを可能にする別のデバイスは、たとえば、特許文献３によって開示されている。しかしながら、異なるコーディング及び信号の形状はこのデバイスによって認識できない。さらに、このデバイスは、直列に接続されたいくつかのフィルタを備える。この場合、信号は、信号が効率的に処理される前にすべてのフィルタを通らなければならないので、直列接続は信号処理の効率を低下させる。

別の解決策はＲＦＩＤチップ・リーダーを開示している。リーダーには、いくつかのチップの読取りを同時に可能にするいくつかのユニットが装備されている。しかしながら、異なる特性をもつチップを使用するときに起こる厄介な問題についての解決策は開示されていない。

本発明の背景技術は、異なる特性をもつＲＦＩＤチップ信号の高速で高品質な処理を可能にするデバイスが利用可能でないことを示す。

国際公開第２００２／５２４８５号 中国特許出願公開第１０２９３０２３７号明細書 米国特許第５９５２９３５号明細書

上述の欠点は、パッシブＲＦＩＤチップの信号の検出のためのデバイスによってある程度解消される。パッシブＲＦＩＤチップの信号の検出のためのデバイスは、電磁放射を送信し、ＲＦＩＤチップの無線信号を受信するためのアンテナと、アンテナによって受信された信号におけるピークの検出のためのピーク検出器と、振幅、周波数及び位相変調のセットからの異なるタイプの信号変調のフィルタ処理及び復号に適応されたフィルタ及びビット・デコーダとを備える。デバイスは計算ユニットをさらに備える。パッシブＲＦＩＤチップの信号の検出のためのデバイスは、少なくとも第１及び第２の並列分岐を含み、そこでピーク検出器によって処理された信号はこれらの分岐の入力に供給され、これらの分岐の出力は計算ユニットに供給される。第１及び第２の分岐はフィルタ及びビット・デコーダを連続的に備える。第１の分岐のフィルタ及びデコーダは、第１のタイプの変調によって変調された信号を処理するように適応される。第２の分岐のフィルタ及びデコーダは、第２のタイプの変調によって変調された信号を処理するように適応され、第１のタイプの変調は第２のタイプの変調とは異なる。計算ユニットは、並列に接続された少なくとも第１及び第２のモジュールを備える。モジュールは、あらかじめ定義されたプロトコルであって、所与のプロトコルによって処理された信号の検出のためのプロトコルを含む。第１のモジュール・プロトコルは第２のモジュール・プロトコルとは異なる。そのようなデバイスにより、分岐及び個々のモジュールの並列接続による、異なるプロトコルのＲＦＩＤチップの信号の高速で効果的な処理が可能になる。

好ましい実施例では、個々のモジュールは、さらに、初期ビット・シーケンスと、計算ユニットに入った信号のビット・シーケンスの全長とを検出するように適応される。この利点は信号処理のためのさらなる可能性をもたらす。別の好ましい実施例では、個々のモジュールにはタイマー・ユニットが装備される。タイマー・ユニットは、信号ビットレートを制御するために使用され、したがって追加の信号処理オプションをもたらす。

本発明の別の実施例は、計算ユニット中で処理された信号がそれに送られる、高位計算ユニットの使用をさらに含む。信号は高位計算ユニット中でさらに処理される。

好ましい実施例では、デバイスは、第１及び第２の分岐に並列に接続された第３の分岐を含む。第３の分岐フィルタ及びビット・デコーダは、第１及び第２の分岐における第１及び第２のタイプの変調とは異なる、第３のタイプの変調によって変調された信号を処理するように適応される。この実施例の利点は、パッシブＲＦＩＤチップの３つの異なるタイプの信号変調を処理する可能性にある。

本発明の好ましい実施例は、その場合、ＲＦＩＤチップ信号の変調をフィルタ処理し、復号するように適応されたフィルタ及びビット・デコーダをもつ少なくとも１つの分岐を含み、さらに、プロトコルをもつ少なくとも１つのモジュールがＲＦＩＤチップ信号プロトコルに適合する。

デバイスの使用の方法は以下の通りである。ＲＦＩＤチップ信号がアンテナによって受信される。ピーク検出器によって受信されたこの信号は、その後、すべての分岐に供給され、そこでこの信号はその後処理される。処理された信号は、さらに、計算ユニットに供給され、同時にすべてのモジュールによって処理される。計算ユニットの出力信号は、さらに、高位計算ユニットに供給され、さらに処理される。

モジュール・タイマー・ユニットが、ビットレートが変調外にあることを検出した場合、信号はもはや処理されない。これによりプロセス全体の計算需要が低減される。

好ましい実施例では、モジュールにおける信号は少なくとも２回制御される。これにより、データの二重制御と、プロセス全体のより高い精度とが保証される。

添付の図面によって説明される例示的な実施例によって本発明の主題をさらに示す。

パッシブＲＦＩＤチップの信号の検出のためのデバイスの個々の構成要素の配置の概略表現を示す図である。この実施例では、デバイスは、アンテナと、ピーク検出器と、フィルタ及びビット・デコーダを備える３つの分岐と、いくつかのモジュールを備える計算ユニットとを備える。計算ユニットの出力は高位計算ユニットによってさらに処理される。 ｉ個の分岐とｊ個のモジュールとを備えるデバイスの概略表現を示す図である。 デバイスがどのように動作させられるかについて説明するフロー・チャートである。 所与のデバイスの動作の別の例示的な方法を表すフロー・チャートである。 計算ユニット・モジュールにおける信号処理を表すフロー・チャートである。

対応する図面を参照しながら、例示的な実施例によって本発明についてさらに説明する。本発明は以下で述べる実施例に限定されない。

図１による本発明の例示的な実施例では、パッシブＲＦＩＤチップの信号の検出のためのデバイス１は、無線信号を送信し、受信するためのアンテナ２と、アンテナ２によって受信された信号におけるピークの検出のためのピーク検出器３と、振幅、周波数及び／又は位相変調された信号をフィルタ処理し、復号するように適応されたフィルタ５及びビット・デコーダ６と、計算ユニット７とを備える。これらの構成要素は、図１に示されているように相互に電気的に接続されている。例示的な実施例では、パッシブＲＦＩＤチップの信号の検出のためのデバイス１は、少なくとも２つの並列分岐４を含み、分岐４の各々はフィルタ５及びビット・デコーダ６を備える。ピーク検出器３の出力は各分岐４の入力に供給される。この入力信号は、所与の分岐４のフィルタ５によってフィルタ処理され、その後、所与の分岐４のビット・デコーダ６によって処理される。その後、処理された信号は所与の分岐４から計算ユニット７の入力に供給される。本発明の例示的な実施例では、計算ユニット７は、少なくとも２つの並列で異なるモジュール８を備え、各モジュール８は、処理された信号におけるあらかじめ定義されたプロトコルを検出するように適応される。個々のモジュール８の差は、モジュール８の各々が、主に、信号の又は転送されたビットストリームの変調、コーディング、長さ、初期ビット・シーケンスの形状及び長さ、ビットレート、周波数、制御ビットの数及びタイプに関して、異なるタイプの信号又は転送されたビットストリームに設定されることを意味する。言い換えれば、各モジュール８は、ＲＦＩＤチップによって送信される異なるタイプの信号プロトコルに適合する。例示的な実施例は信号の又は転送されたビットストリームのこれらの特性又はプロトコルに限定されない。したがって、計算ユニット７の個々のモジュール８は所与の信号の他の特性に関してさえ異なり得る。本発明の例示的な実施例では、個々のモジュール８はタイマー・ユニットをさらに備え得る。タイマー・ユニットは、復調された信号のビットレートを制御するために使用される。計算ユニット７は少なくともプロセッサとメモリとをさらに備える。

本発明の他の例示的な実施例では、ピーク検出器３は、さらに、検出された信号をフィルタ処理し、増幅し、平滑化するように適応され得る。

例示的な実施例では、デバイスは高位計算ユニット９をさらに備え、高位計算ユニット９は、計算ユニット７によって又は対応するモジュール８によって処理された信号をさらに処理する。高位計算ユニット９は少なくともプロセッサとメモリとを備える。

パッシブＲＦＩＤチップの信号の検出のためのデバイス１の個々の並列に接続された分岐４はフィルタ５及びビット・デコーダ６を備える。本発明の例示的な実施例では、個々の構成要素（フィルタ５及びビット・デコーダ６）は、各分岐４が、受信された信号のあるタイプの変調に設定されるように選定される。例示的な実施例では、デバイスが合計３つの分岐４を含むとき、第１の分岐４はＡＳＫフィルタ及びＡＳＫビット・デコーダを備え得、第２の分岐はＦＳＫフィルタ及びＦＳＫビット・デコーダを備え得、第３の分岐はＰＳＫフィルタ及びＰＳＫビット・デコーダを備え得る。分岐４の順序又は並列配置はすべての適用可能な組合せについて同じである。本発明の実施例はこれらのタイプのフィルタ５及びビット・デコーダ６によって限定されない。したがって、分岐４は、ＡＳＫ、ＦＳＫ、ＰＳＫ、ＢＰＳＫ、ＱＰＳＫ及び他の変調タイプによって変調された信号をフィルタ処理し、復号するために設計された構成要素を備え得る。本発明はフィルタ５とビット・デコーダ６と分岐４のこの数とのこの特定の組合せの使用に限定されない。独立クレームによって与えられる保護の範囲は、上述の構成要素から取得され得る、フィルタ５とビット・デコーダ６と分岐４のこの数とのすべての可能な組合せを含む。しかしながら、本発明の例示的な実施例は、各分岐４が異なるタイプの信号を処理するように適応されるような形で接続された分岐４を含む。

計算ユニット７の個々のモジュール８は、さらに、受信された信号からの少なくとも以下の情報、すなわち、信号変調のタイプ、たとえば、ＡＳＫ、ＦＳＫ又はＰＳＫ、ビットレート、コーディングのタイプ、又は初期シーケンス及びデータ自体のコーディングのタイプ、初期シーケンスの形状及び長さ、転送されたデータの長さなどを読み取ることが可能であるように適応される。すべての情報は、さらに、処理された信号中で所与のモジュール８によって探索されるプロトコルの一部であると考えられ得る。

本発明の例示的な実施例では、分岐４のうちの１つにおいて処理された信号は、その後、以下のように、計算ユニットのモジュール８において処理される。図５参照。信号は受信され、タイマー・ユニットは信号ビットレートを制御する。ビットレートが所与のモジュール８に適合しない場合、信号はこの特定のモジュールにおいてさらに処理されない。その後、所与の信号のコーディング方法が検出され、信号はシフト・レジスタによるさらなる処理のために送られる。信号データ・ストリームにおいて、初期データ・シーケンスに対応するシーケンスがその後探索される。ビットのこのシーケンスは、データ・ストリーム中の転送された情報の開始の明確な決定のために使用され、たとえば、９つの１ビットの並びによって表され得る。各モジュール８は、各モジュール８が受信された信号中で探索する１つのシーケンスを含む。各モジュール８がこのシーケンスを見つけることができない場合、モジュール８は明らかに所与の信号に適合せず、信号はこのモジュール８においてさらに処理されない。他の場合、モジュール８は信号に適合し、信号はモジュール８においてさらに処理され、処理された信号は所与のモジュールのバッファに記憶される。その後、処理された信号はさらなる処理のために高位計算ユニットに送られ得るか、又はプロセス全体が反復され得る。別のサイクルにおいて処理された信号は第１のサイクルにおいて処理された信号と比較される。それらの信号が同等である場合、プロセス全体は明らかに満足なものである。他の場合、何らかの技術が、異なる技術の初期シーケンスとして評価されるデータを含むことができるとき、信号は所与のモジュールに適合しないか、又は信号は、たとえば外部干渉又は衝突により誤っている。これは、例示的な実施例におけるデータ処理のより高い精度につながる。

図１に示された例示的な実施例は３つの分岐４及び４つのモジュール８のみを含む。図２は、その場合、ｉ個の分岐４とｊ個のモジュール８とを含む別の例示的な実施例を示す。

例示的な実施例では、パッシブＲＦＩＤチップの信号の検出のためのデバイス１の使用方法は図３～図５に示されており、以下の通りである。デバイス１のアンテナ２は、無線周波数スペクトル中の周波数、たとえば１２５ｋＨｚをもつ電磁放射を継続的に又はパルス的に放出する。ＲＦＩＤチップ自体はパッシブであり、ＲＦＩＤチップは電源を有さず、したがって、信号を送らない。パッシブＲＦＩＤチップがデバイス１（リーダー）に近づくにつれて、チップは、それ自体のアンテナを介して、デバイス１によって送信された信号を受信し始める。この電磁界の誘導により、チップはエネルギーを獲得し、それ自体の内部回路に電力を供給し、それ自体の信号を送信し始める。この信号は、その後、デバイス１のアンテナ２によって検出され、受信される。アンテナ２から、この信号はさらにピーク検出器３に転送され、ピーク検出器３は、転送され、変調され、コーディングされた情報に対応するピークをこの信号中で検出する。この処理された信号は、その後、デバイス１のすべての並列に接続された分岐４に転送される。この信号は、その後、すべての分岐４において処理され、各分岐４はフィルタ５及びビット・デコーダ６を備えるが、１つの分岐４だけがさらなる使用可能な信号を与える。信号が振幅変調されている場合、信号は、振幅変調された信号をフィルタ処理し、復号するように適応されたフィルタ５及びビット・デコーダ６を備える分岐４においてのみうまく処理される。類推によって、上述のことは他のタイプの信号変調にも当てはまる、すなわち、信号が周波数変調されている場合、信号は、周波数変調された信号をフィルタ処理し、復号するように適応されたフィルタ５及びビット・デコーダ６を備える分岐４においてだけうまく処理され、信号が位相変調されている場合、信号は、位相変調された信号をフィルタ処理し、復号するように適応されたフィルタ５及びビット・デコーダ６を備える分岐４においてだけうまく処理される。デバイス１は、好ましくは、少なくとも１つの分岐４を含み、デバイス１の構成要素の配置は、読み取られたＲＦＩＤチップの信号のフィルタ処理及び復号を可能にする。その後、所与の分岐４によって処理された信号は計算ユニット７に送られる。ここで、信号はすべての並列モジュール８に送られる。信号は、その後、各個々のモジュール８において処理される。モジュール８は、その中に、モジュール８が受信された信号中でそれを探索する、記憶されたプロトコルを有する。モジュール８は、さらに、転送されたコーディングされた情報と、転送された信号の変調と、コーディングと、信号長と、他の信号特性とを検出するために、ビットストリーム中の初期ビット・シーケンスを検出するように適応される。各モジュールは、所与の受信された信号中で探索される、これらの要素の値の一意の組合せを有する。モジュール８は、復調された信号のビットレートを制御するように適応されたタイマー・ユニットをさらに備える。タイマー・ユニットによって制御されたビットレートが変調外にある場合、信号はさらに処理されない。信号は、それのパラメータが所与の信号のパラメータに対応する、１つのモジュール８においてのみうまく処理される。このモジュール８によって処理された信号は、その後、高位計算ユニット９に送られ、そこで信号はさらに処理される。本発明の例示的な実施例では、少なくとも１つのモジュール８がパッシブＲＦＩＤチップの信号に適合する。適合性とは、信号がいかなる問題もなしに所与のモジュール８によって処理されることを意味する。信号は所与のモジュールによって少なくとも１回処理されるが、例示的な実施例では、信号はモジュール８によって３回処理される。

この場合のプロトコルは、たとえば、転送された信号の形状及び／又は形態として理解される。転送された信号は、初期シーケンスの長さ、たとえば、９つの１ビットの形態の９つのビットを有し得る。このシーケンスはデータ・ビットのそれ自体のシーケンスの開始を示す。このシーケンスは異なる長さ及び異なる形態のものであり得、個々のモジュール８は、その場合、モジュール８が処理された信号のビットストリーム中でそれを探索する、モジュール８のメモリに記憶された異なる初期シーケンスを有する。プロトコルはまた、ビットストリームのデータ部の全長を含むことができる。本発明のコンテキストにおいて、プロトコルは、ＲＦＩＤパッシブ・チップの転送された信号に関するすべての関連情報の概要として理解される。

以下の例では、マンチェスター方式によってコーディングされた、周波数変調された信号を送るＲＦＩＤチップについて考え、初期ビット・シーケンスが０ｘ１ＦＦ（９つの１ビットの並び）として与えられ、コードは３２個のデータ・ビットを含むが、この例は本発明の例示的な実施例についての制限を構成しない。ＲＦＩＤチップ信号はデバイスのアンテナ２によって検出される。ピーク検出器３は、この検出された信号におけるピークを検出し、そのような処理された信号をすべての並列に接続された分岐４に通す。同時に、この信号はすべての分岐４において処理される。分岐４はフィルタ５及びビット・デコーダ６を連続的に備える。信号は、周波数変調された信号をフィルタ処理し、復号するように適応されたフィルタ５及びビット・デコーダ６を備える分岐４においてうまく処理される。異なる変調の信号を処理するように適応された構成要素を備える他の分岐４において、信号はうまく処理されない。特定の分岐４によって処理された後に、信号はさらに計算ユニット７に送られる。計算ユニット７において、信号はすべての個々のモジュール８に同時に送られ、同時に処理される。信号は、モジュール８の設定によって、ビットの初期シーケンス０ｘ１ＦＦと、マンチェスター・タイプ・コーディングと、３２ビットのデータ・シーケンスの長さとに対応するモジュール８においてのみうまく処理され、信号は高位計算ユニットに送られる。例示的な実施例では、所与のモジュール８による処理は合計３回繰り返される。

開示される方法及びデバイスはアナログ信号処理のみに限定されず、開示される方法及びデバイスはデジタル信号処理にも適用され得る。この例示的な実施例では、すべてのブロックを単一のプロセッサにデジタル的に組み込むことが可能である。したがって、この例示的な実施例によるプロセッサは、組み込まれた数のモジュール８を備え、モジュール８は、受信された信号中でその後探索されるプロトコルを含む。プロトコルは、上記で説明したプロトコルと同様の情報を含むプロトコルを意味する。プロセッサ中に組み込まれたモジュール８は、復調された信号のビットレートを制御するように適応されたタイマー・ユニットをさらに備える。モジュール８自体、又は所与のモジュール８のプロトコルはまた、転送された信号の初期ビット・シーケンスの異なる長さ及び形状に対応する、異なる長さ及び形状のビット・シーケンスを含む。少なくとも１つのモジュール８、又は所与のモジュール８のプロトコルが、この場合、受信された信号に適合する。本発明のこの例示的な実施例における信号処理の方法は上述の信号処理方法に対応する。しかしながら、信号処理の方法は本解決策の保護に関して限定的でない。保護の範囲は特許請求の範囲によって与えられる。

例示的な実施例では、デバイス１は、たとえば、オフィスにおける印刷のために設計されたシステムの一部であり得る。あらゆるユーザが、所与のプリンタのアクティブ化のためのＲＦＩＤチップを含んでいるカードを有し得るとき、印刷へのアクセスは通常制限される。プリンタは、より多くの企業によって頻繁に共有され、アクセスは数十人の人々に許可され得る。アクセス権をもつすべての人々が、同じプロトコル上で動作するＲＦＩＤチップを有することを保証することは厄介であり得る。デバイス１は、すべてのこれらのプロトコルをできる限り速く読み取るように適応されなければならない。この場合、プリンタは、したがってパッシブＲＦＩＤチップ（リーダー）の信号の検出のためのデバイス１を備えることができる。この実施例におけるリーダーは、さらに、たとえば、所与のプリンタを使用する人に関するデータと、たとえば、所与のプリンタを使用するためのこれらの人の認証とを記憶するリモート・サーバと通信することが可能である。プリンタを使用するあらゆる人は、プリンタのアクティブ化のために使用されるべき、たとえばポータブル・カード中に、その人自身のＲＦＩＤチップを有する。例示的な実施例では、人は、プリンタ・リーダー上にＲＦＩＤチップを配置し、パッシブＲＦＩＤチップの信号がデバイス１によって処理されるのを待ち、次いで、印刷又は別のアクションが実行される。

本発明によるデバイスは、パッシブＲＦＩＤチップのリーダーのために、特に、しばしば、異なるタイプ及び特性の信号を用いて動作するリーダーのために使用され得る。デバイスは、特に、ＲＦＩＤベースで動作する識別カードの提示の後にのみ使用され得る、プリンタの構成要素として使用され得る。

１ パッシブＲＦＩＤチップの信号の検出のためのデバイス
２ アンテナ
３ ピーク検出器
４ 分岐
５ フィルタ
６ ビット・デコーダ
７ 計算ユニット
８ モジュール
９ 高位計算ユニット

上述の欠点は、パッシブＲＦＩＤチップの信号の検出のためのデバイスによってある程度解消される。パッシブＲＦＩＤチップの信号の検出のためのデバイスは、電磁放射を送信し、ＲＦＩＤチップの無線信号を受信するためのアンテナと、アンテナによって受信された信号におけるピークの検出のためのピーク検出器と、振幅、周波数及び位相変調のセットからの異なるタイプの信号変調のフィルタ処理及び復号に適応されたフィルタ及びビット・デコーダとを備える。デバイスは計算ユニットをさらに備える。パッシブＲＦＩＤチップの信号の検出のためのデバイスは、少なくとも第１及び第２の並列分岐を含み、そこでピーク検出器によって処理された信号はこれらの分岐の入力に供給され、これらの分岐の出力は計算ユニットに供給される。第１及び第２の分岐はそれぞれ、ビット・デコーダと直列に接続されたフィルタを備える。第１の分岐のフィルタ及びデコーダは、第１のタイプの変調によって変調された信号を処理するように適応される。第２の分岐のフィルタ及びデコーダは、第２のタイプの変調によって変調された信号を処理するように適応され、第１のタイプの変調は第２のタイプの変調とは異なる。計算ユニットは、並列に接続された少なくとも第１及び第２のモジュールを備える。モジュールは、あらかじめ定義されたプロトコルであって、所与のプロトコルによって処理された信号の検出のためのプロトコルの信号特性について復号された信号を探索するように適応される。第１のモジュール・プロトコルは第２のモジュール・プロトコルとは異なる。そのようなデバイスにより、分岐及び個々のモジュールの並列接続による、異なるプロトコルのＲＦＩＤチップの信号の高速で効果的な処理が可能になる。

個々のモジュールは、さらに、初期ビット・シーケンスと、計算ユニットに入った受信された無線信号のビット・シーケンスの全長とを検出するように適応される。この利点は信号処理のためのさらなる可能性をもたらす。別の好ましい実施例では、個々のモジュールにはタイマー・ユニットが装備される。タイマー・ユニットは、信号ビットレートを制御するために使用され、したがって追加の信号処理オプションをもたらす。

モジュール・タイマー・ユニットが、ビットレートが所与のモジュールと適合しないことを検出した場合、信号はもはや処理されない。これによりプロセス全体の計算需要が低減される。

Claims (11)

1. ソース無線信号の送信及びＲＦＩＤチップの無線信号を受信するためのアンテナ（２）と、前記アンテナ（２）によって受信された前記信号におけるピークの検出のためのピーク検出器（３）と、振幅、周波数、及び位相変調を含むグループから異なるタイプの変調を用いて信号をフィルタ処理し、復号するように適応されたフィルタ（５）及びビット・デコーダ（６）と、計算ユニット（７）とを備える、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）であって、
   前記デバイス（１）は、少なくとも第１及び第２の並列分岐（４）をさらに含み、前記ピーク検出器（３）によって処理された前記信号がこれらの分岐（４）の入力に供給され、これらの分岐（４）の出力が前記計算ユニット（７）に供給され、前記第１及び前記第２の分岐（４）が、前記フィルタ（５）及び前記ビット・デコーダ（６）を連続的に備え、前記第１の分岐（４）の前記フィルタ（５）及び前記ビット・デコーダ（６）が、第１のタイプの変調によって変調された前記信号を処理するように適応され、前記第２の分岐（４）の前記フィルタ（５）及び前記ビット・デコーダ（６）が、第２のタイプの変調によって変調された前記信号を処理するように適応され、前記第１のタイプの変調が前記第２のタイプの変調とは異なり、前記計算ユニット（７）が、所与のプロトコルであって、前記プロトコルによって処理された信号の検出のためのプロトコルを含む、並列に接続された少なくとも第１及び第２のモジュール（８）を備え、第１のモジュール・プロトコルが第２のモジュール・プロトコルとは異なることを特徴とする、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
2. 前記個々のモジュール（８）が、さらに、初期ビット・シーケンスと、前記計算ユニット（７）に入った前記信号の前記ビット・シーケンスの全長とを検出するように適応されていることを特徴とする、請求項１に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
3. 前記個々のモジュール（８）には、復調された信号のビットレートを制御するように適応されたタイマー・ユニットが設けられていることを特徴とする、請求項１又は２に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
4. 前記デバイス（１）は、前記計算ユニット（７）によって処理された前記信号を処理するように適応された高位計算ユニット（９）をさらに備えることを特徴とする、請求項１から３までのいずれか一項に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
5. 前記デバイス（１）は、前記第１及び前記第２の分岐（４）に並列に接続された第３の分岐（４）をさらに含み、前記第３の分岐（４）の前記フィルタ（５）及び前記ビット・デコーダ（６）が、第３のタイプの変調によって変調された前記信号を処理するように適応され、前記第３のタイプの変調が前記第１及び前記第２のタイプの変調とは異なることを特徴とする、請求項１から４までのいずれか一項に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
6. 少なくとも１つの分岐（４）が、前記ＲＦＩＤチップの前記信号をフィルタ処理し、復号するように適応された前記フィルタ（５）及び前記ビット・デコーダ（６）を備えることを特徴とする、請求項１から５までのいずれか一項に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
7. 少なくとも１つのモジュールが前記ＲＦＩＤチップの前記信号に適合することを特徴とする、請求項１から６までのいずれか一項に記載の、パッシブＲＦＩＤチップの信号の検出のためのデバイス（１）。
8. 前記アンテナ（２）によってパッシブＲＦＩＤチップの前記信号を受信するステップと、前記ピーク検出器（３）によって前記信号における前記ピークを検出し、変調された信号を取得するステップと、前記リーダーによって前記信号を処理するステップとを含む、請求項１から７までのいずれか一項に記載の、前記デバイス（１）によるパッシブＲＦＩＤチップの前記信号の検出のための前記デバイス（１）の使用方法であって、
   前記変調された信号が、さらに、すべての分岐（４）に同時に供給され、すべての分岐（４）で前記変調された信号がその後処理され、前記処理された信号が、さらに、前記計算ユニット（７）に供給され、同時にすべてのモジュール（８）によって処理され、前記計算ユニット（７）の出力信号が、さらに、前記高位計算ユニット（９）に供給され、さらに処理されることを特徴とする、パッシブＲＦＩＤチップの前記信号の検出のための前記デバイス（１）の使用方法。
9. 前記モジュール（８）による前記信号の前記処理が、前記ＲＦＩＤチップの信号プロトコルと所与の前記モジュール（８）の前記プロトコルとを比較することによって実行され、前記ＲＦＩＤチップの前記信号プロトコルと所与の前記モジュール（８）の前記プロトコルが同等でない場合、前記信号が前記モジュール（８）によってさらに処理されないことを特徴とする、請求項８に記載の、パッシブＲＦＩＤチップの前記信号の検出のための前記デバイスの使用方法。
10. 前記タイマー・ユニットによって制御されたビットレートが変調外にある場合、前記信号がさらに処理されないことを特徴とする、請求項８又は９に記載の、パッシブＲＦＩＤチップの前記信号の検出のための前記デバイスの使用方法。
11. 前記信号が各モジュール（８）において少なくとも２回制御されることを特徴とする、請求項８から１０までのいずれか一項に記載の、パッシブＲＦＩＤチップの前記信号の検出のための前記デバイスの使用方法。

Images