JP2022538743A - 切換式適応クロッキングのための方法及び装置 - Google Patents
切換式適応クロッキングのための方法及び装置 Download PDFInfo
- Publication number
- JP2022538743A JP2022538743A JP2021570203A JP2021570203A JP2022538743A JP 2022538743 A JP2022538743 A JP 2022538743A JP 2021570203 A JP2021570203 A JP 2021570203A JP 2021570203 A JP2021570203 A JP 2021570203A JP 2022538743 A JP2022538743 A JP 2022538743A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- controlled oscillator
- digitally controlled
- output
- droop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 30
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000011084 recovery Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 abstract description 5
- 230000015654 memory Effects 0.000 description 26
- 238000012545 processing Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (21)
- 装置であって、
切換式適応クロッキング回路を有し、当該切換式適応クロッキング回路は、
デジタル制御発振器クロックを生成するデジタル制御発振器と、
メインクロックを生成するクロック発生器と、
ドループ検出信号の状態に基づいて、前記メインクロック又は前記デジタル制御発振器クロックの一方を出力クロックとして出力する、グリッチフリーマルチプレクサと、
を有する、
装置。 - 電圧ドループの検出を受けて、前記デジタル制御発振器クロックが前記出力クロックとして出力される、請求項1に記載の装置。
- 前記デジタル制御発振器クロックは、前記電圧ドループの検出時にドループ伸長可能である、請求項2に記載の装置。
- 前記電圧ドループからの回復を受けて、前記メインクロックが前記出力クロックとして出力される、請求項2に記載の装置。
- 前記メインクロックを提供する前記クロック発生器は、通常動作中及びドループ発生中にロックされる位相ロックループを含む、請求項1に記載の装置。
- 前記切換式適応クロッキング回路は、動的電圧周波数スケーリング(DVFS)回路である、請求項1に記載の装置。
- 基準クロックが前記デジタル制御発振器及び前記クロック発生器の双方に入力され、第1のクロック比が前記クロック発生器に入力され、第2のクロック比が前記デジタル制御発振器に入力され、前記第2のクロック比が前記第1のクロック比よりも低いことで、前記クロック発生器によって出力される前記メインクロックよりも低い周波数を持つデジタル制御発振器クロックを提供する、請求項1に記載の装置。
- クロッキング回路にて実行される方法であって、
デジタル制御発振器により、デジタル制御発振器クロックを生成し、
クロック発生器により、メインクロックを生成し、
グリッチフリーマルチプレクサにより、ドループ検出信号の状態に基づいて、前記メインクロック又は前記デジタル制御発振器クロックの一方を出力クロックとして出力する、
ことを有する方法。 - 電圧ドループの検出を受けて、前記デジタル制御発振器クロックが前記出力クロックとして出力される、請求項8に記載の方法。
- 前記デジタル制御発振器クロックは、前記電圧ドループの検出時にドループ伸長可能である、請求項9に記載の方法。
- 前記電圧ドループからの回復を受けて、前記メインクロックが前記出力クロックとして出力される、請求項9に記載の方法。
- 前記メインクロックを提供する前記クロック発生器は、通常動作中及びドループ発生中にロックされる位相ロックループを含む、請求項8に記載の方法。
- 前記クロッキング回路は、動的電圧周波数スケーリング(DVFS)回路である、請求項8に記載の方法。
- 基準クロックが前記デジタル制御発振器及び前記クロック発生器の双方に入力され、第1のクロック比が前記クロック発生器に入力され、第2のクロック比が前記デジタル制御発振器に入力され、前記第2のクロック比が前記第1のクロック比よりも低いことで、前記クロック発生器によって出力される前記メインクロックよりも低い周波数を持つデジタル制御発振器クロックを提供する、請求項8に記載の方法。
- 請求項8乃至14のいずれか一項に記載の方法を実行する手段を有する装置。
- システムであって、
切換式適応クロッキング回路を有するプロセッサであり、
前記切換式適応クロッキング回路は、
デジタル制御発振器クロックを提供するデジタル制御発振器、
メインクロックを提供するクロック発生器、及び
ドループ検出信号の状態に基づいて、前記メインクロック又は前記デジタル制御発振器クロックの一方を出力クロックとして出力する、グリッチフリーマルチプレクサ、
を有する、プロセッサと、
前記プロセッサに通信可能に結合されたディスプレイと、
を有するシステム。 - 電圧ドループの検出を受けて、前記デジタル制御発振器クロックが前記出力クロックとして出力される、請求項16に記載のシステム。
- 前記デジタル制御発振器クロックは、前記電圧ドループの検出時にドループ伸長可能である、請求項17に記載のシステム。
- 前記電圧ドループからの回復を受けて、前記メインクロックが前記出力クロックとして出力される、請求項17に記載のシステム。
- 前記メインクロックを提供する前記クロック発生器は、通常動作中及びドループ発生中にロックされる位相ロックループを含む、請求項16に記載のシステム。
- 基準クロックが前記デジタル制御発振器及び前記クロック発生器の双方に入力され、第1のクロック比が前記クロック発生器に入力され、第2のクロック比が前記デジタル制御発振器に入力され、前記第2のクロック比が前記第1のクロック比よりも低いことで、前記クロック発生器によって出力される前記メインクロックよりも低い周波数を持つデジタル制御発振器クロックを提供する、請求項16に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/455,162 US10707877B1 (en) | 2019-06-27 | 2019-06-27 | Method and apparatus for switched adaptive clocking |
US16/455,162 | 2019-06-27 | ||
PCT/US2020/026695 WO2020263378A1 (en) | 2019-06-27 | 2020-04-03 | Method and apparatus for switched adaptive clocking |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022538743A true JP2022538743A (ja) | 2022-09-06 |
Family
ID=71408584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021570203A Pending JP2022538743A (ja) | 2019-06-27 | 2020-04-03 | 切換式適応クロッキングのための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10707877B1 (ja) |
EP (1) | EP3991295A4 (ja) |
JP (1) | JP2022538743A (ja) |
CN (1) | CN113906678A (ja) |
WO (1) | WO2020263378A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11073894B2 (en) * | 2019-05-24 | 2021-07-27 | Qualcomm Incorporated | System power management for peripheral component interconnect express (PCIE)-based devices |
CN113741619B (zh) * | 2020-05-27 | 2024-03-12 | 安徽寒武纪信息科技有限公司 | 时钟控制装置及相关产品 |
US11036253B1 (en) * | 2020-09-30 | 2021-06-15 | Microsoft Technology Licensing, Llc | Dynamic scaling of system clock signal in response to detection of supply voltage droop |
US11323126B1 (en) | 2021-04-28 | 2022-05-03 | Delphi Technologies Ip Limited | Dual oscillator partial-networking controller area network clock generator using a precision resistor reference |
US20230071427A1 (en) * | 2021-09-08 | 2023-03-09 | International Business Machines Corporation | Providing deterministic frequency and voltage enhancements for a processor |
US12038779B2 (en) * | 2022-03-25 | 2024-07-16 | Advanced Micro Devices, Inc. | User configurable hardware settings for overclocking |
CN114706449B (zh) * | 2022-03-28 | 2024-04-26 | 杭州中天微系统有限公司 | 基于自适应时钟的频率控制方法、电路及芯片 |
TWI805447B (zh) * | 2022-07-14 | 2023-06-11 | 新唐科技股份有限公司 | 控制裝置及其操作方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844435A (en) * | 1997-03-11 | 1998-12-01 | Lucent Technologies Inc | Low power, high accuracy clock circuit and method for integrated circuits |
US6501304B1 (en) * | 2001-10-11 | 2002-12-31 | International Business Machines Corporation | Glitch-less clock selector |
US6483888B1 (en) * | 2001-10-11 | 2002-11-19 | International Business Machines Corporation | Clock divider with bypass and stop clock |
US6515530B1 (en) * | 2001-10-11 | 2003-02-04 | International Business Machines Corporation | Dynamically scalable low voltage clock generation system |
US6882238B2 (en) * | 2003-03-21 | 2005-04-19 | Intel Corporation | Method and apparatus for detecting on-die voltage variations |
US7539277B2 (en) * | 2005-09-09 | 2009-05-26 | Freescale Semiconductor, Inc. | Binary stream switching controlled modulus divider for fractional frequency synthesis |
US8204107B2 (en) * | 2008-04-09 | 2012-06-19 | National Semiconductor Corporation | Bandwidth reduction mechanism for polar modulation |
GB2486701B (en) * | 2010-12-23 | 2013-01-09 | Wolfson Microelectronics Plc | Charge pump circuit |
US20120187991A1 (en) * | 2011-01-25 | 2012-07-26 | Advanced Micro Devices, Inc. | Clock stretcher for voltage droop mitigation |
US8604852B1 (en) * | 2012-09-11 | 2013-12-10 | Oracle International Corporation | Noise suppression using an asymmetric frequency-locked loop |
US9048851B2 (en) * | 2013-03-15 | 2015-06-02 | Intel Corporation | Spread-spectrum apparatus for voltage regulator |
US8933737B1 (en) * | 2013-06-28 | 2015-01-13 | Stmicroelectronics International N.V. | System and method for variable frequency clock generation |
US9312866B2 (en) * | 2014-01-27 | 2016-04-12 | Nvidia Corporation | Phase lock loop (PLL/FLL) clock signal generation with frequency scaling to power supply voltage |
KR102191167B1 (ko) * | 2014-08-06 | 2020-12-15 | 삼성전자주식회사 | 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩 |
US9602113B2 (en) * | 2014-08-27 | 2017-03-21 | Qualcomm Incorporated | Fast frequency throttling and re-locking technique for phase-locked loops |
US9369040B1 (en) * | 2015-03-02 | 2016-06-14 | Endura Technologies LLC | Load aware voltage regulator and dynamic voltage and frequency scaling |
US10230379B2 (en) * | 2016-05-04 | 2019-03-12 | Apple Inc. | Downshift techniques for oscillator with feedback loop |
US9628089B1 (en) * | 2016-06-24 | 2017-04-18 | Qualcomm Incorporated | Supply voltage tracking clock generator in adaptive clock distribution systems |
US10581440B2 (en) * | 2016-09-16 | 2020-03-03 | Apple Inc. | Detecting power supply noise events and initiating corrective action |
US10484027B2 (en) * | 2016-11-14 | 2019-11-19 | Qualcomm Incorporated | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops |
US11962313B2 (en) * | 2016-12-23 | 2024-04-16 | Advanced Micro Devices, Inc. | Adaptive DCO VF curve slope control |
US10009016B1 (en) * | 2016-12-28 | 2018-06-26 | Qualcomm Incorporated | Dynamically adaptive voltage-frequency guardband control circuit |
US10423182B2 (en) * | 2017-04-04 | 2019-09-24 | Intel Corporation | Self-referenced droop detector circuitry |
US11137812B2 (en) * | 2018-02-26 | 2021-10-05 | Chaoyang Semiconductor Jiangyin Technology Co., Ltd. | Method and apparatus for improving integrity of processor voltage supply with support for DVFS |
-
2019
- 2019-06-27 US US16/455,162 patent/US10707877B1/en active Active
-
2020
- 2020-04-03 EP EP20831115.9A patent/EP3991295A4/en not_active Withdrawn
- 2020-04-03 JP JP2021570203A patent/JP2022538743A/ja active Pending
- 2020-04-03 WO PCT/US2020/026695 patent/WO2020263378A1/en active Application Filing
- 2020-04-03 CN CN202080039279.8A patent/CN113906678A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2020263378A1 (en) | 2020-12-30 |
CN113906678A (zh) | 2022-01-07 |
US10707877B1 (en) | 2020-07-07 |
EP3991295A4 (en) | 2023-08-09 |
EP3991295A1 (en) | 2022-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707877B1 (en) | Method and apparatus for switched adaptive clocking | |
CN110059048B (zh) | 基于检测传感器数据的阻抗补偿 | |
US10175905B2 (en) | Systems and methods for dynamically switching memory performance states | |
JP4511140B2 (ja) | メモリをセルフリフレッシュ状態にする装置および方法 | |
KR101684104B1 (ko) | 멀티스테이지 메모리 셀 판독 | |
US8375241B2 (en) | Method and system to improve the operations of a registered memory module | |
JP5697278B2 (ja) | プロセッサスリープ及びウェイクイベントに対するシステムのハードウェア自動性能状態移行 | |
CN110109527B (zh) | 动态电压裕度恢复 | |
CN106527652B (zh) | 用于控制功耗的系统和方法 | |
KR20160056056A (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
KR20150099170A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
EP3705979B1 (en) | Ssd restart based on off-time tracker | |
US20190286210A1 (en) | Control scheme to temporarily raise supply voltage in response to sudden change in current demand | |
US9245605B2 (en) | Clock synchronization circuit and semiconductor memory device including clock synchronization circuit | |
US10796977B2 (en) | Method and apparatus to control temperature of a semiconductor die in a computer system | |
US10790838B1 (en) | Method and apparatus to perform dynamic frequency scaling while a phase-locked loop operates in a closed loop | |
US20090116331A1 (en) | Semiconductor memory device and method for operating the same | |
CN112313630A (zh) | 用于增加有效存储器容量的动态存储器去重 | |
CN113826326A (zh) | 维持稳定计时的装置和方法 | |
US8379459B2 (en) | Memory system with delay locked loop (DLL) bypass control | |
US20190187917A1 (en) | Low latency mirrored raid with persistent cache | |
CN116343856A (zh) | 快速自刷新退出功率状态 | |
US9997222B1 (en) | Semiconductor devices | |
US20190073020A1 (en) | Dynamic memory offlining and voltage scaling | |
US11888318B2 (en) | Transient load management for a system-on-chip meeting an activity threshold |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240702 |