JP2022531075A - データ処理 - Google Patents

データ処理 Download PDF

Info

Publication number
JP2022531075A
JP2022531075A JP2021557465A JP2021557465A JP2022531075A JP 2022531075 A JP2022531075 A JP 2022531075A JP 2021557465 A JP2021557465 A JP 2021557465A JP 2021557465 A JP2021557465 A JP 2021557465A JP 2022531075 A JP2022531075 A JP 2022531075A
Authority
JP
Japan
Prior art keywords
heap
data
unit
units
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021557465A
Other languages
English (en)
Inventor
▲啓▼▲榮▼ ▲張▼
文▲強▼ 王
英俊 胡
科 蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sensetime Intelligent Technology Co Ltd
Original Assignee
Shanghai Sensetime Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sensetime Intelligent Technology Co Ltd filed Critical Shanghai Sensetime Intelligent Technology Co Ltd
Publication of JP2022531075A publication Critical patent/JP2022531075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/25—Integrating or interfacing systems involving database management systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本発明の実施例は、データ処理装置、集積回路、及びＡＩアクセラレータを提供する。データ処理装置は、それぞれ、ヒープの１組のノードのデータを記憶するための、複数のヒープストレージユニットと、それぞれ、少なくとも２つのヒープストレージユニットをアクセスして、入力された元のデータおよび前記少なくとも２つのヒープストレージユニットに記憶されたデータをソートするための、複数のヒープ調整ユニットと、を備え、前記１組のノードは、前記ヒープの同じ層のノードの中の少なくとも一部のノードを含む。【選択図】図２

Description

本発明は、データ処理技術分野に関し、特に、データ処理装置、集積回路、及び人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）アクセラレータに関する。
多くのアルゴリズムまたはモデルでは、ソートの問題に対処することがしばしば必要である。ヒープソート（Ｈｅａｐｓｏｒｔ）は、ソートの問題に対処するために広く使用されている。ヒープソートとは、ヒープのようなデータ構造を利用して設計されたソート方法である。
本発明は、データ処理装置、集積回路、及びＡＩアクセラレータを提供する。
本発明の実施例の第１の態様によると、データ処理装置を提供し、前記装置は、それぞれ、ヒープの１組のノードのデータを記憶するための、複数のヒープストレージユニットと、それぞれ、少なくとも２つのヒープストレージユニットをアクセスして、入力された元のデータおよび前記少なくとも２つのヒープストレージユニットに記憶されたデータをソートするための、複数のヒープ調整ユニットと、を備え、前記１組のノードは、前記ヒープの同じ層のノードの中の少なくとも一部のノードを含む。
本発明の実施例の第２の態様によると、集積回路を提供し、前記集積回路は、第１態様に記載のデータ処理装置を含む。
本発明の実施例の第３の態様によると、ＡＩアクセラレータを提供し、前記ＡＩアクセラレータは、第２の態様に記載の集積回路を含む。
本発明の実施例によると、ヒープ内の各々のノードのデータを複数のヒープストレージユニットに記憶し、複数のヒープストレージユニット内のデータは独立して読み取られまたは書き込まれることができ、前の１つのデータが前記複数のヒープ調整ユニットによってソートされる同時に、後の１つのデータがヒープ入りされることができることによって、ヒープ構築過程で同時にソートを実行することができ、ソート効率を向上させた。
上記の一般的な説明および以下の詳細な説明は、例示的および解釈的なものに過ぎず、本発明を限定するものではないことを理解すべきである。
ここでの図面は、明細書に組み込まれて明細書の一部を構成し、これら図面は本発明に一致する実施例を示し、明細書と一緒に本発明の技術的解決策を説明するために使用される。
いくつかの実施例のヒープを示す模式図である。 いくつかの実施例のヒープソート過程を示す模式図である。 本発明の実施例のデータ処理装置を示す模式図である。 本発明の実施例のデータ記憶方法を示す模式図である。 本発明の実施例のデータ記憶方法を示す模式図である。 本発明のもういくつかの実施例のデータ処理装置を示す模式図である。 本発明の実施例のヒープソート過程でのデータ変化を示す模式図である。 本発明の実施例のデータフロー過程を示す模式図である。
ここで、例示的な実施例を詳細に説明し、その例を図面に示す。以下の説明が図面を言及している場合、特に明記しない限り、異なる図面での同じ符号は同じまたは類似の要素を表す。以下の例示的な実施例で説明する実施形態は、本発明に一致するすべての実施形態を表すわけではない。逆に、それらは、添付の特許請求の範囲に詳述されているように、本発明のいくつかの態様に一致する装置と方法の単なる例である。
本発明で使用する用語は、特定の実施例を説明することのみを目的としており、本発明を限定することを意図するものではない。本発明および添付の特許請求の範囲で使用される「１種」、「前記」、および、「当該」の単数形も、文脈が他の意味を明確に示さない限り、複数形を含むことを意図する。本明細書で使用される「および／または」という用語は、１つまたは複数の関連するリストされた項目の任意またはすべての可能な組み合わせを指すことをさらに理解すべきである。また、本明細書中の「少なくとも１つ」という用語は、複数中の任意の１つまたは複数中の少なくとも２つの任意の組み合わせを表す。
本発明では、第１、第２、第３などの用語を使用してさまざまな情報を説明することができるが、これら情報はこれら用語に限定されるべきではないことを理解すべきである。これら用語は、同じタイプの情報を互いに区別するためにのみ使用される。たとえば、本発明の範囲から逸脱することなく、第１情報はまた第２情報と呼ばれ得、同様に、第２情報もまた第１情報と呼ばれ得る。文脈に応じて、ここで使用される「もし」という単語は、「……と」または「……場合」または「確定されたことに応答して」と解釈することができる。
以下、当業者が本発明の実施例の技術的解決策をより良く理解するようにし、また本発明の実施例の前記目的、特徴、及び利点をより明確で分かりやすくするために、図面を参照して本発明の実施例の技術的解決策をさらに詳細に説明する。
多くのアルゴリズムまたはモデル（たとえば、ニューラルネットワークモデル）では、ソートの問題に対処することがしばしば必要であり、特に、ｔｏｐ ｋ（ｋは正の整数である）のソートの問題、すなわち１組のソート待ちデータから数値が最大または最小のｋ個のデータを選択する問題に対処することがしばしば必要である。ヒープソートは、ソートの問題の対処に広く使用されている。ヒープソートとは、ヒープのようなデータ構造を利用して設計したソート方法を指す。図１Ａに示すように、ヒープは、ほぼ完全なバイナリツリー構造であり、ヒープが最小のヒープである場合、ヒープ内の各ノードに対応するデータは常にそのサブノード以下であり、ヒープが最大のヒープである場合、ヒープ内の各ノードに対応するデータは常にそのサブノード以上である。
ヒープソートの１方法において、１ブロックの完全な記憶ユニットを利用してヒープ全体を記憶することができ、つまり、ヒープの各々のノードに対応するデータがいずれも同じ記憶ユニットに記憶される。読み取りと書き込みの競合が原因で、一度に１つのノードとそのサブノードのデータのみをソートすることができる。図１Ｂに示すように、５個のノードを含む模式図であり、ここで、この５個のノードに対応するデータはいずれも同じ記憶ユニットに記憶されており、すなわち図面内のｍｅｍに記憶されている。ソートするときに、ヒープ底から比較して、まず記憶ユニット内のノード４のデータとノード１のデータを交換してから、ノード１とノード０のデータを交換し、その後に、ノード４のデータとノード１のデータを交換して、左下隅の模式図に示すように、ソートされた最大ヒープを得る。ヒープ頂（すなわち、ヒープのルートノード）のデータを記憶ユニットから書き出し、残りのデータに対して、ヒープ内の各々のノードに対応するデータがいずれも記憶ユニットから書き出されるまで、前記ソート過程を繰り返す。上記からわかるように、当該ヒープソート方法は、ソート効率が低い。
これに鑑みて、本発明の実施例は、データ処理装置を提供し、図２に示すように、前記装置は、複数のヒープストレージユニット２０１と複数のヒープ調整ユニット２０２とを、備え得る。
複数のヒープストレージユニット２０１の場合、各ヒープストレージユニットは、ヒープの１組のノードのデータを記憶し、前記１組のノードは、前記ヒープの同じ層のノードの中の少なくとも一部のノードを含む。
複数のヒープ調整ユニット２０２の場合、各ヒープ調整ユニットは、少なくとも２つのヒープストレージユニットをアクセスして、入力された元のデータおよび前記少なくとも２つのヒープストレージユニットに記憶されたデータをソートする。
オプションのヒープソート方法において、データをヒープ底からヒープ入りしてから、ヒープ頂からソートし始めるから、ヒープ構築とソートの過程が独立して実行され、ヒープ入り過程で、並行してソートを実行することができない。本発明の実施例において、ヒープ内の各々のノードのデータを複数のヒープストレージユニット２０１に記憶し、複数のヒープストレージユニット２０１内のデータは独立して読み取られまたは書き込まれることができ、前の１つのデータが前記複数のヒープ調整ユニット２０２によってソートされる同時に、後の１つのデータがヒープ入りされることができることによって、ヒープ構築過程で同時にソートを実行することができ、ソート効率を向上させた。
図２に示すヒープ調整ユニットｎのような、最後の１つのヒープ調整ユニットの場合、ヒープストレージユニットｎおよびヒープストレージユニットｎ＋１などの、２つのヒープストレージユニットが接続されているが、ヒープストレージユニットｎ＋１にデータを書き込む調整ユニットがないため、ヒープ調整ユニットｎは実際にはヒープストレージユニットｎ＋１からデータを読み取ることができないことを説明する必要がある。具体的な実施において、ヒープストレージユニットｎ＋１は、１つの仮想記憶ユニットであってもよいし、他のヒープストレージユニットと類似な記憶ユニットであってもよい。
なお、図２ではソートするときのヒープ調整ユニットがヒープストレージユニットをアクセスするときのデータフロー方向を模式的に示したが、実際の適用において、本発明は、ヒープ調整ユニットｉがヒープストレージユニットｉにデータを書き込みだけに限定しないし、および／または、ヒープストレージユニットｉ＋１からデータを読み取りだけに限定しない。
図３Ａは、４層のノードを含むヒープおよび前記ヒープ内の各々のノードのデータの記憶方法を示す模式図である。図３Ａに示すように、第ｉヒープストレージユニットは、ヒープの第ｉ層に位置するすべてのノードのデータを記憶することができ、たとえば、第１ヒープストレージユニットは、ヒープの第１層のノードＰ１１のデータを記憶し、第２ヒープストレージユニットは、ヒープの第２層のノードＰ２１およびＰ２２のデータを記憶し、その以下も同様である。
図３Ａに示す実施例は、本発明の可能な１実施形態に過ぎず、本発明はこれに限定されないことを説明すべきである。実際の適用において、ヒープの任意の１層のノードの中のすべてのノードのデータは、複数のヒープストレージユニットに記憶されてもよい。たとえば、ノードＰ３１のデータおよびノードＰ３２のデータを記憶するヒープストレージユニットは、ノードＰ３３のデータおよびノードＰ３４のデータを記憶するヒープストレージユニットと異なってもよい。
いくつかの実施例において、各ヒープ調整ユニットによってアクセスされた前記少なくとも２つのヒープストレージユニットは、前記ヒープの隣接層のノードのデータを記憶する。オプションとして、各ヒープ調整ユニットは、２つのヒープストレージユニットをアクセスすることができ、ここで、前記２つのヒープストレージユニットは、ヒープ内の隣接する２層のノード内の一部または全部のノードのデータを記憶する。たとえば、図３Ａに示す実施例において、ヒープ調整ユニット１は、第１ヒープストレージユニットおよび第２ヒープストレージユニットをアクセスすることができ、ヒープ調整ユニット２は、第２ヒープストレージユニットおよび第３ヒープストレージユニットをアクセスすることができ、ヒープ調整ユニット３は、第３ヒープストレージユニットおよび第４ヒープストレージユニットをアクセスすることができ、以下も同様である。オプションとして、他の実施例において、各ヒープ調整ユニットは、さらに、２つ以上のヒープストレージユニットをアクセスすることによって、前記２つ以上のヒープストレージユニット内のデータをソートすることができ、ここで、前記２つ以上のヒープストレージユニット内のデータは、隣接する２層のノード内の一部または全部のノードのデータであってもよいし、隣接する３層または３層以上のノード内の一部または全部のノードのデータであってもよい。
もういくつかの実施例において、各ヒープ調整ユニットは、さらに、ヒープの任意の隣接しない２層以上のノード内の少なくとも一部のデータをソートすることによって、異なる適用シナリオでのソート要件を満たすことができ、ここではこれ以上説明しない。
いくつかの実施例において、前記複数のヒープ調整ユニットの中の少なくとも２つのヒープ調整ユニットは、並行してソートすることができるため、データ処理効率を向上させることができる。もういくつかの実施例において、前記複数のヒープ調整ユニットは、さらに、前記複数のヒープストレージユニット内のデータをシリアルにソートすることができる。
データの競合を回避するために、並行してソートしている少なくとも２つのヒープ調整ユニットによってアクセスされたヒープストレージユニットは、互いに異なる。たとえば、図３Ａに示す実施例において、ヒープ調整ユニット２によってアクセスされたヒープストレージユニットが第２ヒープストレージユニットおよび第３ヒープストレージユニットを含み、ヒープ調整ユニット３によってアクセスされたヒープストレージユニットが第３ヒープストレージユニットおよび第４ヒープストレージユニットを含み、ヒープ調整ユニット２およびヒープ調整ユニット３によってアクセスされたヒープストレージユニットがいずれも第３ヒープストレージユニットを含むため、ヒープ調整ユニット２およびヒープ調整ユニット３は並行してソートしない。これに対し、ヒープ調整ユニット１によってアクセスされたヒープストレージユニットが第１ヒープストレージユニットおよび第２ヒープストレージユニットを含み、ヒープ調整ユニット３によってアクセスされたヒープストレージユニットが第３ヒープストレージユニットおよび第４ヒープストレージユニットを含むと、ヒープ調整ユニット１およびヒープ調整ユニット３によってアクセスされたヒープストレージユニットが互いに異なり、すなわち、この２つのヒープ調整ユニットによってアクセスされたヒープストレージユニットが同じヒープストレージユニットを含まない。したがって、ヒープ調整ユニット１およびヒープ調整ユニット３は、並行してソートすることができる。
データ読み取りと書き込みの競合を解決する具体的な１実施形態として、複数のヒープ調整ユニットの中２つの隣接するヒープ調整ユニットによってそれぞれアクセスされた２つのヒープストレージユニットは、１つの同じヒープストレージユニットを含む。たとえば、ヒープ調整ユニット１によってアクセスされたヒープストレージユニットは、第１ヒープストレージユニットおよび第２ヒープストレージユニットを含み、ヒープ調整ユニット２によってアクセスされたヒープストレージユニットは、第２ヒープストレージユニットおよび第３ヒープストレージユニットを含み、以下も同様である。ヒープ調整ユニット１が第２ヒープストレージユニットをアクセスするときに、ヒープ調整ユニット２は第３ヒープストレージユニットをアクセスすることができ、ヒープ調整ユニット２が第２ヒープストレージユニットをアクセスするときに、ヒープ調整ユニット１は第１ヒープストレージユニットをアクセスすることができるため、データ読み取りと書き込みの競合を回避することができる。また、たとえば、ヒープ調整ユニット１によってアクセスされたヒープストレージユニットは、第１ヒープストレージユニットから第３ヒープストレージユニットを含み、ヒープ調整ユニット２によってアクセスされたヒープストレージユニットは、第３ヒープストレージユニットから第５ヒープストレージユニットを含み、以下も同様である。類似的に、ヒープ調整ユニット１が第３ヒープストレージユニットをアクセスするときに、ヒープ調整ユニット２は第４または第５ヒープストレージユニットをアクセスすることができる。
データ読み取りと書き込みの競合を解決する具体的なもう１実施形態として、並行してソートしている任意２つのヒープ調整ユニット同士の間に、少なくとも１つのヒープ調整ユニットがある。たとえば、第１ヒープストレージユニットおよび第２ヒープストレージユニットをアクセスするヒープ調整ユニット１と、第３ヒープストレージユニットおよび第４ヒープストレージユニットをアクセスするヒープ調整ユニット３と、の間に、１つの第２ヒープストレージユニットおよび第３ヒープストレージユニットをアクセスするヒープ調整ユニット２があると、ヒープ調整ユニット１とヒープ調整ユニット３は、並行してソートすることができる。
ソートする過程で、一度に１つのデータをヒープ入りし、前記複数のヒープ調整ユニットを通じてヒープ入りされたデータおよび前記複数のヒープストレージユニットに記憶されたデータをソートすることができる。データ読み取りと書き込みの競合を解決する具体的な別の１実施形態として、隣接する２つのデータのヒープ入りタイミング同士の間に、少なくとも２つのヒープストレージユニットの処理時間がある。たとえば、図６に示すように、データｄ１がｔ１の開始時点でヒープ入りされると、次のデータｄ２はｔ３の開始時点でヒープ入りされ、ここで、ｔ１、ｔ２、ｔ３…は、ヒープストレージユニットの処理時間を表す。
上記の方法に加えて、さらに、他の方法を採用してデータ読み取りと書き込みの競合の問題を解決することによって、複数のヒープ調整ユニットが並行してソートするようにすることができ、ここではこれ以上説明しない。複数のヒープストレージユニットを採用するため、任意の１つのヒープストレージユニットによる読み取りおよび書き込み過程が他のヒープストレージユニットに影響を及ぼさない。したがって、異なるヒープストレージユニットをアクセスする複数のヒープ調整ユニットが並行してソートすることができ、ソート効率を向上させた。
ソートする過程で、前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、データを取得し、取得したデータおよびアクセスした前記少なくとも２つのヒープストレージユニットの中の少なくとも１つのヒープストレージユニット内のデータをソートすることができる。
本発明の実施例のヒープストレージユニットの構成によると、ヒープ構築、ヒープ調整、および、ヒープ出しの過程で、入力データを、ヒープ頂からヒープ入りし、また、上から下に調整することができる。以下、理解を容易にするために、各ヒープストレージユニットがヒープの１層のノードの中のすべてのノードのデータを記憶し、各ヒープ調整ユニットによってアクセスされたヒープストレージユニットがヒープの隣接する２層のノードのデータを記憶する例をとって、本発明の実施例の解決策を説明する。ヒープ調整ユニットｉが第ｉヒープストレージユニットおよび第ｉ＋１ヒープストレージユニットをアクセスし、ｉが正の整数であると仮定する。他の状況でのソート方法は、前記の状況と類似であり、ここでは繰り返して説明しない。本実施例において、ヒープ内の隣接する２層のノードのデータの調整操作を１つのヒープ調整ユニットにカプセル化して実行し、ｃｅｉｌ(ｌｏｇ２ｋ)個のヒープ調整ユニットを利用してヒープ調整パイプラインを構成する。ここで、ｃｅｉｌは、切り上げ操作を表し、ｋは、取得する必要がある順序データの合計であり、つまり、上記ｔｏｐ ｋソートの問題中のｋである。
ソートするときに、まずヒープ調整ユニット１に元のデータｄ１を入力し、ヒープ調整ユニット１により、元のデータｄ１および第１ヒープストレージユニットと第２ヒープストレージユニットの中の少なくとも１つのヒープストレージユニットの前の記憶のデータをソートし、ソート結果に基づいてヒープ調整ユニット２にデータｄ１’を出力し、ここでｄ１’は、元のデータｄ１であってもよいし、第２ヒープストレージユニット内の１つのデータであってもよい。同様に、データｄ１’を元のデータとしてヒープ調整ユニット２に入力し、ヒープ調整ユニット２により、データｄ１’および第２ヒープストレージユニットと第３ヒープストレージユニットの中の少なくとも１つのヒープストレージユニットのデータをソートし、ソート結果に基づいてヒープ調整ユニット３にデータｄ１’’を出力し、以下も同様である。
ヒープが最小ヒープであり、かつヒープ内のデータがいっぱいの場合、ヒープ調整ユニット１は、まず元のデータｄ１とルートノードＰ１１の２つのサブノードのデータとを比較し、ここで最小のデータ（ルートノードの左サブノードＰ２１のデータであると仮定する）をルートノードに対応するヒープストレージユニットに書き込む。次に、ヒープ調整ユニット２は、ヒープ調整ユニット２の元のデータとして元のデータｄ１と、ノードＰ２１の２つのサブノードのデータと、を比較し、ここで最小のデータ（ノードＰ２１の左サブノードＰ３１のデータであると仮定する）をノードＰ２１に対応するヒープストレージユニットに書き込み、以下も同様である。
さらに、ヒープが最小ヒープであり、かつヒープ内のデータがいっぱいの場合、ヒープ調整ユニット１は、まず元のデータｄ１とルートノードＰ１１の２つのサブノードのデータとを比較し、ｄ１がルートノードＰ１１の２つのサブノードのデータ未満であると、さらに、ｄ１とルートノードＰ１１のデータとを比較する。ｄ１がルートノードＰ１１のデータ以下であると、直接ｄ１を廃棄し、ｄ１がルートノードＰ１１のデータよりも大きいと、ｄ１を第１ヒープストレージユニットに記憶し、後続にヒープ調整ユニットによって起動する必要がない。このような場合には、ヒープ調整ユニット１は、第１ヒープストレージユニットのデータを読み取ることができる。
ヒープが最大のヒープであり、かつヒープ内のデータがいっぱいの場合、ヒープ調整ユニット１は、まず元のデータｄ１とルートノードＰ１１の２つのサブノードのデータとを比較し、ここで一番大きいデータ（ルートノードの左サブノードＰ２１のデータであると仮定する）をルートノードに対応するヒープストレージユニットに書き込む。次に、ヒープ調整ユニット２は、ヒープ調整ユニット２の元のデータとして元のデータｄ１と、ノードＰ２１の２つのサブノードのデータと、を比較し、ここで一番大きいデータ（ノードＰ２１の左サブノードＰ３１のデータであると仮定する）をノードＰ２１に対応するヒープストレージユニットに書き込み、以下も同様である。
いくつかの実施例において、前記ヒープの同じノードの各々のサブノードのデータは、同じヒープストレージユニットの同じアドレスに記憶されている。たとえば、データビット長がｎであると、ノードの左サブノードのデータを対応する記憶アドレスの下位ｎビットに記憶し、同じノードの右サブノードのデータを対応する記憶アドレスの上位ｎビットに記憶することができる。このような場合には、ヒープストレージユニットのビット幅は、データビット長の２倍である。図３Ｂに示すように、ノードＰ１１のデータがヒープストレージユニットｍｅｍ１に記憶され、ノードＰ１１の２つのサブノード（すなわち、Ｐ２１およびＰ２２）のデータがヒープストレージユニットｍｅｍ２の同じアドレスに記憶され、ノードＰ２１の２つのサブノード（すなわち、Ｐ３１およびＰ３２）のデータがヒープストレージユニットｍｅｍ３の同じアドレス（たとえばｍｅｍ３の第１行）に記憶され、ノードＰ２２の２つのサブノード（すなわち、Ｐ３３およびＰ３４）のデータがヒープストレージユニットｍｅｍ３のもう一アドレス（たとえばｍｅｍ３の第２行）に記憶される。同じノードの各々のサブノードのデータを同じ記憶アドレスに記憶することによって、１つのクロックサイクル内で同じ記憶ユニットの同じ記憶アドレスから同じノードの各々のサブノードのデータを読み取ることができるため、データ読み取り回数を減らし、データ処理効率を向上させる。
いくつかの実施例において、前記装置は、データ記憶装置から取得した元のデータに対して前スクリーニング処理を実行するための前処理ユニットをさらに備え得る。前スクリーニング処理を通じたデータは、後続のヒープ調整ユニットに入力される。前記前スクリーニング処理とは、元のデータからヒープ入りする必要がないデータを除外する処理を指す。前スクリーニング処理を実行することによって、データヒープ入りする回数を減らすことができるため、データ処理効率を向上させる。入力データ量が大きいほど、前スクリーニング処理の利点がより明白になり、特に、上記のｔｏｐ ｋデータソートのシナリオで、利点がより大きい。
ここで、前記データ記憶装置は、本発明によって提供される装置の外部に位置するメモリであり得、当該外部メモリは本発明のデータ処理装置に接続される。本発明は、外部メモリのタイプを限定しなく、たとえば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ ＲＡＭ）、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）ＳＤＲＡＭなどの揮発性メモリであってもよいし、ハードディスク、モバイルハードディスク、磁気ディスクなどの不揮発性メモリであってもよい。
オプションとして、前記前処理ユニットは、前記ヒープストレージユニットに記憶されたデータが所定の数量に達した場合、新たに取得した前記元のデータに対して前スクリーニング処理を実行することができる。オプションとして、前記ヒープストレージユニットに記憶されたデータが所定の数量に達していない場合、前記前処理ユニットは、直接前記元のデータを前記複数のヒープ調整ユニットに出力することができる。前記所定の数量は、ヒープストレージユニットが記憶可能なデータの合計と等しいことができ、つまり、複数のヒープストレージユニットがいっぱいの場合にこそ、新たに取得した元のデータに対して前スクリーニング処理を実行する。いくつかの実施例において、元のデータの数に基づいてアクティブ化するヒープストレージユニットの数を確定し、すでにアクティブ化されたヒープストレージユニットがいっぱいの場合にこそ、新たに取得した元のデータに対して前スクリーニング処理を実行する。たとえば、元のデータの数がすべてのヒープストレージユニットの記憶可能なデータの合計未満である場合、一部のヒープストレージユニットをアクティブ化することによって、アクティブ化されたヒープストレージユニットの記憶可能なデータの合計が元のデータの数と等しくなるようにする。また、たとえば、元のデータの数がすべてのヒープストレージユニットの記憶可能なデータの合計以上である場合、すべてのヒープストレージユニットをアクティブ化することができる。
いくつかの実施例において、前記前処理ユニットは、取得した元のデータと前記ヒープのルートノードのデータとを比較して、元のデータに対して前スクリーニング処理を実行することによって、前記元のデータをヒープ入りする必要があるか否かを事前に判定することができる。
たとえば、前記ヒープが最小ヒープである場合、ヒープのルートノードのデータが他の任意のノードのデータ以下である。特定の元のデータがヒープのルートノードのデータ未満である場合、当該元のデータも必すヒープの他の任意のノードのデータ未満であるため、ヒープ調整ユニットを通じて当該元のデータをソートする必要がない。特定の元のデータがヒープのルートノードのデータよりも大きい場合にこそ、ヒープ調整ユニットを通じて当該元のデータをソートする必要がある。したがって、取得した元のデータがヒープのルートノードのデータ以下である場合、当該元のデータをヒープ入りする必要がないと判定し、そうではない場合、当該元のデータをヒープ入りする必要があると判定する。同様に、前記ヒープが最大ヒープである場合、取得した元のデータがヒープのルートノードのデータ以上である場合、当該元のデータをヒープ入りする必要がないと判定し、そうではない場合、当該元のデータをヒープ入りする必要があると判定する。
適用シナリオが元のデータ中のｔｏｐ ｋ個の最大データを確定することである場合、最小ヒープを採用してデータ処理効率を効果的に向上させることができる。同様に、適用シナリオが元のデータ中のｔｏｐ ｋ個の最小データを確定することである場合、最大ヒープを採用してデータ処理効率を効果的に向上させることができる。
いくつかの実施例において、前記前処理ユニットの数は、複数であり得、複数の前記前処理ユニットを採用して取得した元のデータに対して前スクリーニング処理を並行して実行することができる。前スクリーニング処理を実行することによって、元のデータの中の一部のデータをヒープ入りする必要がなくなる。ｔｏｐ ｋソートのシナリオで、特に、元のデータの数とｋ値との差値がより大きい場合、かなりの部分のデータをヒープ入りする必要がない。したがって、複数の前処理ユニットを採用して前スクリーニング処理を並行して実行することによって、前スクリーニング効率を効果的に向上させ、ヒープ調整ユニットが長時間待機状態になるのを回避することができる。
オプションとして、元のデータをヒープ入りする必要があると判定された場合、前記前処理ユニットは、前記元のデータを第１キャッシュユニットまたはヒープ調整ユニットに伝送することができる。ヒープ入りする必要がある元のデータに対して、まず前記元のデータを第１キャッシュユニットに伝送してから、第１キャッシュユニット内の元のデータを前記複数のヒープ調整ユニットに順に出力してソートを実行することができる。または、前記前処理ユニットによりヒープ入りする必要がある元のデータを直接前記複数のヒープ調整ユニットに順に出力してソートを実行することができる。
オプションとして、前記元のデータをヒープ入りする必要がないと判定された場合、前記前処理ユニットは、前記元のデータを削除することができる。オプションとして、前記前処理ユニットにより、さらに、ヒープ入りする必要がない元のデータを前記データ記憶装置に返し、また、前記ヒープ調整ユニットにより、ソート過程で絞り出された元のデータを前記データ記憶装置に返すことによって、ヒープストレージユニットにより出力する順序データを量に対する制限がなくなり、データ処理装置の汎用性を向上させることができる。ここで、ヒープ入りする必要がないデータを削除することによって、ストレージスペースを節約することができる。今回のソートで選択されなかったデータを前記データ記憶装置に返すことによって、後続の処理過程で、前記データ記憶装置に返した元のデータを再度使用することができる。たとえば、前記複数のヒープ調整ユニットは、前記複数のヒープストレージユニット内のデータのソートがいずれも完了された場合、前記データ記憶装置に返したデータを再ソートすることができる。データ処理装置のハードウェアパラメータが確定された後に、１回にソートして出力する順序データ量がヒープ容量によって制限され、たとえば、ヒープの層数、ヒープ調整ユニットの数、ヒープストレージユニットの大きさなどの影響を受けて、十分の数の順序データを出力することができない可能性がある。本発明の実施例によって提供される装置は、ソート過程で選択されなかった元のデータ（たとえばヒープ入りされなかった元のデータおよびヒープ入りした後で絞り出された元のデータ）をデータ記憶装置に再び書き込むことを支援することによって、複数回のソートを実行して、データ処理装置の汎用性を向上させることができる。
いくつかの実施例において、ヒープ入りされたデータに対して１回目のソートを実行し、１回目のソートを実行した後に、１回目のソートで選択されなかったデータに対して次回のソートを実行することができる。さらに、２回目のソートにおいて、１回目のソート方法に従って同様な処理を実行し、前スクリーニング処理も再度実行する。このような方法によって、特定の停止条件を満たすまで、複数回のソートを実行することができる。当該停止条件は、ソート待ちの元のデータに対するすべてのソートが完了されたことを含む。当該停止条件は、すでにソートしたデータの数が要求される数量に達したことも含む。複数回のソートによって、ヒープ容量がより小さなデータ処理装置を利用して数がより多い元のデータをソートすることができ、ヒープ容量が足りないことによるソート失敗を回避し、データ処理装置の適用範囲を改善した。２回目のおよび２回目の以後のソート過程は、１回目のソート過程と同じであり、ここでは繰り返して説明しない。
いくつかの実施例において、データ記憶装置の容量が限られる場合、元のデータをバッチでデータ記憶装置に書き込み、各バッチにデータ記憶装置に書き込んだデータに対して、それぞれ、前スクリーニング処理およびソート処理を実行することによって、容量がより小さなデータ記憶装置を利用して数がより多いデータをソートすることができ、データ記憶装置の容量が足りないことによるソート失敗を回避した。
いくつかの実施例において、前記データ処理装置は、データ記憶装置から取得した元のデータをキャッシュするための第２キャッシュユニットをさらに備え、前記第２キャッシュユニットは、キャッシュ後の元のデータを前記複数のヒープ調整ユニットに送信し、前記複数のヒープ調整ユニットは、前記第２キャッシュユニットから取得した元のデータおよび前記複数のヒープストレージユニット内のデータをソートする。オプションとして、前記第２キャッシュユニットは、一度にデータ記憶装置から１つまたは複数の元のデータを取得し、取得した元のデータをキャッシュすることができる。オプションとして、前記第１キャッシュユニットは、一度に前処理ユニットから１つまたは複数の元のデータを取得し、取得した元のデータをキャッシュすることができる。前記第１キャッシュユニットおよび前記第２キャッシュユニットは、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ、先入れ先出し）キャッシュユニットであり得る。
図４は、本発明のもういくつかの実施例のデータ処理装置を示す模式図である。ここで、当該例において、データ処理装置が、ｎ＋１個のヒープストレージユニット２０１、ｎ個のヒープ調整ユニット２０２、１個の第１キャッシュユニット２０３、および、４個の前処理ユニット２０４を含むと仮定する。ここで、各ヒープストレージユニットは、ヒープの１層のノードのデータを記憶し、ヒープ調整ユニットｉは、ｉ番目のヒープストレージユニットおよびｉ＋１番目のヒープストレージユニットをアクセスする。ｔｏｐ ｋのデータソートタスクを実行するときに、データ経路が以下であると仮定する。
（１）元のデータが並行して（４つを並行すると仮定する）４個の前処理ユニット２０４を通過し、ヒープ内のデータの数がｋ個に達さないと、当該元のデータが直接第１キャッシュユニット２０３に入り、ヒープ内のデータの数がｋ個に達すると、各前処理ユニットにより入力された各々の元のデータをそれぞれ現在ヒープ頂（すなわち、ヒープのルートノード）に位置するデータと比較し、ヒープが最小ヒープである場合、ヒープ頂より大きい元のデータを第１キャッシュユニット２０３に出力し、ヒープ頂以下であるデータを、第１出力端を介して外部のデータ記憶装置（図示せず）に再び書き込むことによって、複数回のソートを実行するようにする。
（２）ヒープ調整ユニット１により、第１キャッシュユニット２０３からデータを取得する。複数のヒープ調整ユニットは、並行してヒープ調整を実行し、ヒープ内のデータを最小ヒープに調整し、第２出力端を介してヒープから絞り出されたデータをデータ記憶装置に再び書き込むことによって、複数回のソートを実行するようにし、すべての元のデータのヒープ入りが完了するまでに、前記過程を繰り返す。
本例の装置が実行する命令は、以下のとおりである。
（１）初期化命令を実行して、ｎ＋１個のヒープストレージユニット２０１内のフラグビットを初期化する。
（２）ヒープ入り命令を実行して、並行前スクリーニング過程および並行ヒープ調整過程を通じて、ｋ個の元のデータを選択して最小ヒープを構成し、ここで、複数のヒープ入り命令を採用することができる。
（３）ヒープ出し命令を実行して、並行ヒープ調整を通じてヒープに数値が一番大きいデータを入力し、ヒープ内のｋ個の有効なデータを、第２出力端を介して順に置換し、置換されたｋ個のデータが必要なｔｏｐ ｋデータである。
いくつかの実施例において、各ヒープストレージユニットは、フラグビットを含み得、フラグビットは、前記ヒープストレージユニット内の対応する位置のデータが有効であるか否かを指示する。図３Ｂに示すように、ヒープストレージユニットｍｅｍ１は、ノードＰ１１のデータのフラグビットを含み、図面におけるｆｌｇ１の黒の四角に示すように、ヒープストレージユニットｍｅｍ２は、ノードＰ２１およびノードＰ２２のデータのフラグビットを含み、図面におけるｆｌｇ２、Ｐ２１のフラグビットは黒の四角で表し、Ｐ２２のフラグビットは灰色の四角で表し、以下も同様である。１つの記憶ユニットにＮ個のデータを記憶できる場合、当該記憶ユニットは、Ｎ個のフラグビットを含み得る。ヒープストレージユニット内のデータが有効であることは、前記データがソートする必要があるデータであることを表し、ヒープストレージユニット内のデータが無効であることは、前記データがソートする必要がないデータであることを表す。いくつかの実施例において、前記ヒープストレージユニット内のデータが有効である場合、前記フラグビットは、第１数値である。前記ヒープストレージユニット内のデータが無効である場合、前記フラグビットは、第２数値である。たとえば、前記第１数値は、「１」であり得、前記第２数値は、「０」であり得る。
一般的なヒープソート方法は、各々のヒープストレージユニット内のデータを初期化し、また、ヒープの深さが増加につれて、初期化の時間も増加される。本発明の実施例は、フラグビットを採用して、ヒープストレージユニットにデータを書き込む前に、前記ヒープストレージユニット内の各々のフラグビットに対して初期化処理を実行することによって、データに対して初期化処理を実行する必要がなくなる。フラグビットのビット長が元のデータのビット長（たとえば、フラグビットは１ｂｉｔである）未満であるため、いくつかの例において、１個のクロックサイクルのみを利用してすべてのヒープストレージユニットのフラグビットに対する初期化を実行することができ、フラグビット初期化処理を実行する時間がヒープストレージユニット内のデータに対して初期化する時間未満であるため、データ処理効率を向上させた。前記ヒープストレージユニットに１つの有効なデータを書き込むたびに、書き込んだ有効なデータのフラグビットを更新することができ、つまり、当該フラグビットを無効から有効に設定することができるため、データのフラグビットのみに基づいてヒープストレージユニット内のデータが有効なデータであるか否かを確定することができる。
フラグビットを設定する場合、前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、さらに、第１ヒープストレージユニットのフラグビットが、対応する位置のデータがいずれも有効なデータであると指示する場合、当該ヒープ調整ユニットに入力する元のデータおよび前記有効なデータをソートし、前記第１ヒープストレージユニット内のフラグビットが、対応する位置のデータが任意の無効データを含むと指示する場合、当該ヒープ調整ユニットに入力した元のデータを無効データ対応する位置に書き込む。ここで、第１ヒープストレージユニットは、当該ヒープ調整ユニットによってアクセスされた少なくとも２つのヒープストレージユニット内のルートノードに接近するヒープストレージユニットである。
いくつかの実施例において、当該ヒープ調整ユニットによってアクセスされたヒープストレージユニット内の複数の無効データである場合、左から右への順序に従って、前記ヒープ調整ユニットに入力されたデータを左側の無効データに対応する位置に書き込む。
つまり、有効なデータのみがソートに参加し、無効データは対応するヒープ調整ユニットに入力された元のデータによって直接置換される。このような方法によって、元のデータのヒープ入り過程が実装され、無効データの有効データのソート過程に対する影響を回避することができる。
前記複数のヒープストレージユニット内のデータに対するソートが完了された後に、ヒープストレージユニット内のデータをヒープ出しする必要がある。本発明の実施例のデータのヒープ出し過程は、データヒープ入り過程の処理の方法と類似であり、いずれも前記複数のヒープ調整ユニットに１つのデータを入力してから、前記複数のヒープ調整ユニットによって入力されたデータおよびヒープストレージユニット内に記憶されたデータをソートすることができる。
具体的に言えば、ヒープ出し過程で、前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、少なくとも２つのヒープストレージユニットをアクセスし、取得した指定されたデータおよび前記少なくとも２つのヒープストレージユニットに記憶されたデータをソートすることによって、前記少なくとも２つのヒープストレージユニットに記憶されたデータをヒープ出しすることができる。ヒープ出し過程は、ソート過程と類似であり、いずれも並行して実行する。ヒープ出し過程において、一度に前記複数のヒープストレージユニットに１つの指定されたデータを入力し、最小ヒープの適用シナリオにおいて、前記指定されたデータの数値は前記複数のヒープストレージユニットに記憶された各々のデータよりも大きいことができる。たとえば、前記指定されたデータは、数値が＋∞であるデータであり得る。いわゆる＋∞のデータは、元のデータのデータフォーマットの最大値であり得、たとえば、１６ビットの浮動小数点数の場合、７ｃ００１６は、＋∞を表すことができる。最大ヒープの適用シナリオにおいて、前記指定されたデータの数値は、前記複数のヒープストレージユニットに記憶された各々のデータ未満であり得る。たとえば、前記指定されたデータは、数値が-∞であるデータであり得る。いわゆる-∞のデータは、元のデータのデータフォーマットの最小値であり得、たとえば、１６ビットの浮動小数点数の場合、ｆｃ００１６は、-∞を表すことができる。指定されたデータを入力した後に、ヒープのルートノードのデータをヒープ出ししてから、前記複数のヒープ調整ユニットにより前記指定されたデータおよびヒープストレージユニット内の他のデータを並行してソートすることができる。
このようにすると、データヒープ入り、データソート、および、データヒープ出しのような３つの過程を、同じ流れで実現することによって、データの並行処理に役立つようにすることができる。
前記初期化、ヒープ入り、および、ヒープ出しの過程は、それぞれ異なる命令を利用して制御することができる。従来のヒープソートの解決策において、ソート過程の全体を１つの命令を採用して完了するため、パラメータが固定された後に、データ処理装置の汎用性が低下する。本発明の実施例において、１回のソートが、初期化、ヒープ入り、ヒープ出しのような３つの過程に分割され、それぞれ３つの命令に対応され、１回のソート中に複数のヒープ入り命令（元のデータを複数回に分けて入力することができる）があるため、データ記憶装置による元のデータの数の制限をなくすだけでなく、ヒープ調整ユニットと前処理ユニットとを並行して運行でき、使用が比較的に柔軟になる。前記初期化、ヒープ入り、および、ヒープ出しの過程の命令は、上位コントローラーによって前記データ処理装置のヒープ制御ユニットに送信し、前記ヒープ制御ユニットの制御によって実装されることができる。
いくつかの実施例において、前記装置は、初期化命令を受信した場合、前記複数のヒープストレージユニットが同じクロックサイクル内で初期化を実行するように制御することと、ヒープ入り命令を受信した場合、データ記憶装置から元のデータを読み取り、読み取った前記元のデータを前記複数のヒープ調整ユニットに伝送することによって、前記複数のヒープ調整ユニットが前記元のデータおよび複数のヒープストレージユニット内のデータをソートするようにすることと、およびヒープ出し命令を受信した場合、前記複数のヒープ調整ユニットが特定の順序に従って前記複数のヒープストレージユニット内のデータをヒープ頂から出力するように制御することと、の中の少なくとも１つを実行するためのヒープ制御ユニットをさらに備える。
具体的に言えば、前記ヒープ制御ユニットは、初期化命令を受信した場合、初期化信号をヒープストレージユニットに送信して、ヒープストレージユニット内の各々のフラグビットを初期化することができる。前記ヒープ制御ユニットは、ヒープ入り命令を受信した場合、データ記憶装置から元のデータを読み取り、前記元のデータを前処理ユニットに出力し、前処理ユニットによって前記元のデータが前スクリーニング処理を必要とするか否かを判断することができる。必要であれば、前記前処理ユニットは、ヒープ入りする必要がない元のデータを直接削除するかまたは前記データ記憶装置に返して、ヒープ入りする必要があるデータを第１キャッシュユニットに出力し、前スクリーニング処理を実行する必要がないと、直接元のデータを第１キャッシュユニットに出力する。ヒープ調整ユニットは、第１キャッシュユニット内の元のデータを受信し、すべてのソートする必要がある元のデータに対する処理が完了されるまでに、元のデータの大きさに基づいてヒープストレージユニット内のデータを段階的に調整する。
前記ヒープ制御ユニットは、ヒープ出し命令を受信した場合、指定されたデータをヒープ調整ユニットに出力し、ヒープ調整ユニットは、前記指定されたデータを受信し、ヒープストレージユニット内のデータを段階的に調整し、各指定されたデータがヒープ入りされた後に、ヒープストレージユニットからいずれも１つのデータが（すなわちヒープのルートノードのデータ）ヒープから絞り出され、前記ヒープ制御ユニットは、当該絞り出されたデータをデータ処理装置のデータ出力端に順に出力する。
図５Ａから５Ｆは、本発明の実施例のソート過程中のノードデータ変化を示す模式図である。本実施例は、最小ヒープの例をとって説明し、最大ヒープのソート過程は最小ヒープと類似であるため、ここでは繰り返して説明しない。ヒープの深さが６であり、すなわち、ヒープに６層のノードが含まれると仮定すると、各層のノードの中の各々のノードのデータは１つの独立したヒープストレージユニット内に記憶され、同じノードの各々のサブノードのデータは同じヒープストレージユニットの同じアドレス中に記憶され、第ｉ層のノードに対応するヒープストレージユニットはヒープストレージユニットｉであり、ヒープストレージユニットｉとヒープストレージユニットｉ＋１をアクセスするヒープ調整ユニットはヒープ調整ユニットｉであり、第ｉ層の各々のノードをＰｉjとして標記し、１≦j≦２ｉ-１であり、ｉは正の整数である。
初期時点ｔ０のヒープが５Ａにしめしたとおりであると仮定する。ｔ１時点で、図５Ｂに示すように、元のデータ「７０」がヒープ入りされ、ノードＰ１１のデータ「８」が前記ヒープストレージユニット１から絞り出され、ヒープ調整ユニット１によってヒープストレージユニット２からノードＰ２１のデータとノードＰ２２のデータを読み取って比較し、ヒープ調整ユニット１によってノードＰ２１のデータをノードＰ１１に対応するヒープストレージユニット１に書き込み、元のデータを「７０」をヒープ調整ユニット２に出力する。
ｔ２時点で、図５Ｃに示すように、ヒープ調整ユニット２によってヒープストレージユニット３からノードＰ３１のデータとノードＰ３２のデータを読み取って比較し、ヒープ調整ユニット２によってノードＰ３１のデータをノードＰ２１に対応するヒープストレージユニット２に書き込み、元のデータを「７０」をヒープ調整ユニット３に出力する。
ｔ３時点で、図５Ｄに示すように、ヒープ調整ユニット３によってヒープストレージユニット４からノードＰ４１のデータおよびノードＰ４２のデータを読み取る同時に、元のデータ「７５」がヒープ入りされ、ノードＰ１１のデータ「１２」が前記ヒープストレージユニット１から絞り出され、ヒープ調整ユニット１によってヒープストレージユニット２からノードＰ２１のデータおよびノードＰ２２のデータを読み取る。
ｔ４時点で、図５Ｅに示すように、ヒープ調整ユニット３によってノードＰ４１のデータをノードＰ３１に対応するヒープストレージユニット３に書き込み、元のデータ「７０」をヒープ調整ユニット４に出力し、ヒープ調整ユニット４によってヒープストレージユニット５からノードＰ５１のデータおよびノードＰ５２のデータを読み取る同時に、ヒープ調整ユニット１によってノードＰ２２のデータをノードＰ１１に対応するヒープストレージユニット１に書き込み、元のデータ「７５」をヒープ調整ユニット２に出力し、ヒープ調整ユニット２によってヒープストレージユニット３からノードＰ３１のデータおよびノードＰ３２のデータを読み取り、ヒープ調整ユニット４によってノードＰ５１のデータをノードＰ４１に対応するヒープストレージユニット３に書き込み、元のデータ「７０」をヒープ調整ユニット５に出力する。
ｔ５時点で、図５Ｆに示すように、ヒープ調整ユニット５によってヒープストレージユニット６からノードＰ６１のデータおよびノードＰ６２のデータを読み取る同時に、ヒープ調整ユニット２によってノードＰ３４のデータをノードＰ２２に対応するヒープストレージユニット２に書き込み、元のデータ「７５」をヒープ調整ユニット３に出力し、ヒープ調整ユニット３によってヒープストレージユニット４からノードＰ４７のデータおよびノードＰ４８のデータを読み取る同時に、元のデータ「８０」をヒープ入りする。
ここで、いくつかの例において、ヒープ調整ユニットの調整が２つのサイクルを必要とするため、ｔ１とｔ２の開始時点の間に少なくとも２つのサイクルがあり、ｔ２とｔ３の開始時点の間に少なくとも２つのサイクルがある。
上記からわかるように、ｔ３時点から始めて、２個のヒープ調整ユニットが同時に作業している。同様に、ｔ５時点から始めて、３個のヒープ調整ユニットが同時に作業しており、ｔ７時点から始めて、３個のヒープ調整ユニットが同時に作業しており、以下も同様である。非並行ソート方法での各時点で１つのヒープ調整ユニットのみが運行されることと比較して、本発明の実施例の並行ヒープソート方法は、ソート時間を原の１／３に短縮することができる。ヒープの深さが深いほど、同時に作業するヒープ調整ユニットの数も多くなり、つまり並行度が高くなり、短縮する時間も多くなる。
図６は、ヒープの深さが８であるときのデータフロー過程を示す模式図である。ここで、ｄ１、ｄ２などは、入力された元のデータを表し、ｔ１、ｔ２などは、時間を表し、ａｄj１、ａｄj２などは、ヒープ調整ユニットを表す。ここで分かるように、本発明の実施例は、ヒープソート過程で、ヒープ構築、ヒープ調整のような２つの過程を統一されたヒープ調整過程に合併し、ヒープの隣接する２層のノードのデータは１つのヒープ調整ユニットによって調整され、複数のヒープ調整ユニットは配列を構成し、入力データフローは各々のヒープ調整ユニットを通過し、異なる時点で複数のヒープ調整ユニットは並行して実行することができる。また、ｔ６時点から始めて、最大の並行度に達し、すなわち４に達する。たとえば、ｔ７時点で、ヒープ調整ユニット１、ヒープ調整ユニット３、ヒープ調整ユニット５、および、ヒープ調整ユニット７は、同時に作業する。次のレベルのヒープ調整ユニットによって前のレベルのヒープ調整ユニットに必要なヒープストレージユニットに記憶されたデータを変更する可能性があり、データ読み取りと書き込みの競合を回避するために、隣接する２つの元のデータのヒープ入り時間は１レベルで区切る必要があり、すなわちｍ番目の元のデータ自身またはｍ番目の元のデータによってヒープストレージユニットから置換されるデータがａｄj３によってソートされるときにこそ、ｍ＋１番目の元のデータがａｄj１によってソートされることができることを説明すべきである。
本発明の実施例のデータ処理装置の各々のユニットは、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、フィールドプログラマブルゲートアレイ）、ＰＬＤ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ、プログラマブルロジックデバイス）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、特定用途向け集積回路）コントローラー、マイクロコントローラー、マイクロプロセッサ、または、他の電子部品によって実装されることができる。
本発明によって提供されるデータ処理装置は、並行ヒープソートを実装して、データ処理効率を向上させた。いくつかの実施例において、ヒープストレージユニット内のデータを初期化する必要がなく、フラグビットのみを初期化する必要があるため、初期化効率を向上させた。いくつかの実施例において、前スクリーニング処理を実行して、元のデータをヒープ入りする回数を減らして、データ処理効率をさらに向上させた。いくつかの実施例において、複数回のソートを実行することができ、データ記憶装置中の元のデータに対する複数回のソートを支援し、さらに元のデータをバッチでデータ記憶装置に書き込んだ後にヒープストレージユニット内の同じバッチのデータとソートすることを支援するため、ソート過程がヒープストレージユニットおよびデータ記憶装置の大きさに限られないので、汎用性がより良い。
同様に、本発明の実施例は、集積回路をさらに提供し、前記集積回路は、任意の実施例に記載のデータ処理装置を含む。
いくつかの実施例において、前記集積回路は、前記複数のヒープストレージユニットが初期化を実行するように指示するための初期化命令と、前記複数のヒープ調整ユニットが、元のデータを取得し、前記元のデータおよび前記複数のヒープストレージユニットに記憶されたデータをソートするように指示するためのヒープ入り命令と、および前記複数のヒープ調整ユニットが、特定の順序に従って前記複数のヒープストレージユニットに記憶されたデータを出力するように指示するためのヒープ出し命令と、の中の少なくとも１つの命令を、前記データ処理装置に送信するためのコントローラーをさらに備える。
ここで、前記初期化命令、前記ヒープ入り命令、および、前記ヒープ出し命令は、互いに異なる命令であり得る。本発明の実施例において、１回のソートは、初期化、ヒープ入り、ヒープ出しのような３つの過程に分割され、それぞれ３つの命令に対応され、１回のソート中には複数のヒープ入り命令（元のデータは複数回に分けて入力することができる）があるため、データ記憶装置による元のデータの数の制限をなくすだけでなく、ヒープ調整ユニットと前処理ユニットとを並行して運行でき、使用が比較的に柔軟になる。１つの例において、前記初期化、ヒープ入り、および、ヒープ出しの過程の命令は、集積回路のコントローラーによって前記データ処理装置のヒープ制御ユニットに送信し、前記ヒープ制御ユニットの制御によって実装されることができる。
同様に、本発明の実施例は、ＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、人工知能）アクセラレータをさらに提供し、前記ＡＩアクセラレータは、任意の実施例に記載の集積回路を含む。
当業者は、具体的な実施形態の前記方法において、各ステップの書き込み順序は、厳密な実行順序を意味するのではなく、実施過程に対する制限を構成しないし、各ステップの具体的な実行順序はその機能および可能の内部ロジックによって決定されることを理解できる。
当業者は、明細書を検討し、また、ここに開示した発明を実施した後に、本発明の他の実施形態を容易に考えることができる。本発明は、本発明の任意の変形、用途、または適応的変更をカバーすることを意図しており、これら変形、用途、または適応的変更は、本発明の一般原則に従い、本発明の技術分野における常識または従来の技術的手段を含む。明細書および実施例は、例示的なものとしてのみ見なされるべきであり、本発明の真の範囲および精神は、以下の特許請求の範囲によって指摘される。
本発明は、上記に説明され、図面に示された正確な構造に限定されず、その範囲から逸脱することなく、様々な修正および変更を行うことができることを理解されたい。本発明の範囲は、添付の特許請求の範囲によってのみ制限される。
上記は、本発明のより好ましい実施例に過ぎず、并不用以限定本発明、本開示の精神および原則の範囲内で行われた修正、同等の置き換え、改善などは、本発明の保護の範囲に含まれるものとする。
上記の各々の実施例の説明は、各々の実施例間の相違を強調する傾向があり、同じまたは類似な部分は互いに参照することができ、簡素化のために、本明細書は繰り返して説明しない。

Claims (21)

  1. データ処理装置であって、
    それぞれ、ヒープの１組のノードのデータを記憶するための、複数のヒープストレージユニットと、
    それぞれ、少なくとも２つのヒープストレージユニットをアクセスして、入力された元のデータおよび前記少なくとも２つのヒープストレージユニットに記憶されたデータをソートするための、複数のヒープ調整ユニットと、を備え、
    前記１組のノードは、前記ヒープの同じ層のノードの中の少なくとも一部のノードを含む
    ことを特徴とするデータ処理装置。
  2. 各ヒープ調整ユニットによってアクセスされた前記少なくとも２つのヒープストレージユニットは、前記ヒープの隣接層のノードのデータを記憶し、および／または、
    前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、前記入力された元のデータを取得し、前記取得した元のデータおよびアクセスした前記少なくとも２つのヒープストレージユニットの中の少なくとも１つのヒープストレージユニット内のデータをソートする
    ことを特徴とする請求項１に記載のデータ処理装置。
  3. 前記複数のヒープ調整ユニットの中２つの隣接するヒープ調整ユニットによってそれぞれアクセスされた２つのヒープストレージユニットは、１つの同じヒープストレージユニットを含み、および／または、
    前記複数のヒープ調整ユニットの中の少なくとも２つのヒープ調整ユニットは、並行してソートを実行し、前記少なくとも２つのヒープ調整ユニットによってアクセスされたヒープストレージユニットは、互いに異なる
    ことを特徴とする請求項１または２に記載のデータ処理装置。
  4. 隣接する２つのデータのヒープ入りタイミングの間には、２つのヒープストレージユニットの処理サイクルがある
    ことを特徴とする請求項１～３のいずれか１項に記載のデータ処理装置。
  5. 前記ヒープの同じノードの各々のサブノードのデータは、同じヒープストレージユニットの同じアドレスに記憶されている
    ことを特徴とする請求項１～４のいずれか１項に記載のデータ処理装置。
  6. データ記憶装置から取得した元のデータに対して前スクリーニング処理を実行するための前処理ユニットをさらに備え、
    前スクリーニング処理を通じたデータは、前記複数のヒープ調整ユニットに入力される
    ことを特徴とする請求項１～５のいずれか１項に記載のデータ処理装置。
  7. 前記前処理ユニットは、前記ヒープストレージユニットに記憶されたデータが所定の数量に達した場合、新たに取得した前記元のデータに対して前記前スクリーニング処理を実行する
    ことを特徴とする請求項６に記載のデータ処理装置。
  8. 前記前処理ユニットは、前記元のデータと前記ヒープのルートノードのデータとを比較して、前記元のデータに対して前記前スクリーニング処理を実行することによって、前記元のデータをヒープ入りする必要があるか否かを事前に判定する
    ことを特徴とする請求項６または７に記載のデータ処理装置。
  9. 前記前処理ユニットの数は、複数であり、複数の前記前処理ユニットは、並行して取得した前記元のデータに対して前記前スクリーニング処理を実行する
    ことを特徴とする請求項６～８のいずれか１項に記載のデータ処理装置。
  10. 前記前処理ユニットは、
    前記元のデータをヒープ入りする必要があると判定された場合、前記元のデータをキャッシュユニットまたは前記複数のヒープ調整ユニットに伝送し、また、
    前記元のデータをヒープ入りする必要がないと判定された場合、前記元のデータを削除するかまたは前記データ記憶装置に返す
    ことを特徴とする請求項６～９のいずれか１項に記載のデータ処理装置。
  11. 前記複数のヒープ調整ユニットは、さらに、
    ソート過程で絞り出された元のデータを前記データ記憶装置に返し、
    前記複数のヒープストレージユニット内のデータのソートがいずれも完了された場合、前記データ記憶装置に返した元のデータを再ソートする
    ことを特徴とする請求項１０に記載のデータ処理装置。
  12. 前記前処理ユニットから取得した前記前スクリーニング処理を通じた元のデータをキャッシュするための第１キャッシュユニットをさらに備え、
    前記複数のヒープ調整ユニットは、前記第１キャッシュユニットから取得した元のデータおよび前記複数のヒープストレージユニット内のデータをソートする
    ことを特徴とする請求項６～１１のいずれか１項に記載のデータ処理装置。
  13. データ記憶装置から取得した元のデータをキャッシュするための第２キャッシュユニットをさらに備え、
    前記複数のヒープ調整ユニットは、前記第２キャッシュユニットから取得した元のデータおよび前記複数のヒープストレージユニット内のデータをソートする
    ことを特徴とする請求項１～５のいずれか１項に記載のデータ処理装置。
  14. 前記ヒープストレージユニットは、いずれもフラグビットを含み、
    前記フラグビットは、前記ヒープストレージユニット内の対応する位置のデータが有効であるか否かを指示する
    ことを特徴とする請求項１～１３のいずれか１項に記載のデータ処理装置。
  15. 前記ヒープストレージユニットは、さらに、
    前記ヒープストレージユニット内の各々のフラグビットに対して初期化処理を実行し、および／または、
    １つのフラグビットの対応する位置に有効なにデータを書き込んだことが確定された場合、当該フラグビットを更新する
    ことを特徴とする請求項１４に記載のデータ処理装置。
  16. 前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、さらに、
    当該ヒープ調整ユニットによってアクセスされた第１ヒープストレージユニットのフラグビットが、対応する位置のデータがいずれも有効なにデータであると指示する場合、当該ヒープ調整ユニットに入力した元のデータおよび前記有効なにデータをソートし、
    ここで、前記第１ヒープストレージユニットは、当該ヒープ調整ユニットによってアクセスされた前記少なくとも２つのヒープストレージユニット内のルートノードに接近するヒープストレージユニットであり、また、
    前記第１ヒープストレージユニットのフラグビットが、対応する位置のデータが任意の無効データを含むと指示する場合、当該ヒープ調整ユニットに入力した前記元のデータを前記無効データに対応する位置に書き込む
    ことを特徴とする請求項１４または１５に記載のデータ処理装置。
  17. 前記複数のヒープ調整ユニットの中の各ヒープ調整ユニットは、
    少なくとも２つのヒープストレージユニットの中の少なくとも１つのヒープストレージユニットに記憶されたデータを読み取り、
    当該ヒープ調整ユニットに入力する元のデータと前記読み取ったデータをソートし、また、
    ソートの要件に従って、前記ソート結果中のより大きいまたはより小さいデータを前記少なくとも２つのヒープストレージユニットの中のもう１つのヒープストレージユニットに書き込み、
    ここで、前記もう１つのヒープストレージユニットと前記少なくとも１つのヒープストレージユニットは、同じヒープストレージユニットではない
    ことを特徴とする請求項１～１６のいずれか１項に記載のデータ処理装置。
  18. ヒープ制御ユニットをさらに備え、
    前記ヒープ制御ユニットは、
    初期化命令を受信した場合、前記複数のヒープストレージユニットが同じクロックサイクル内で初期化を実行するように制御することと、
    ヒープ入り命令を受信した場合、データ記憶装置から元のデータを読み取り、読み取った前記元のデータを前記複数のヒープ調整ユニットに伝送することによって、前記複数のヒープ調整ユニッがト前記元のデータおよび複数のヒープストレージユニット内のデータをソートするようにすることと、
    ヒープ出し命令を受信した場合、前記複数のヒープ調整ユニットが特定の順序に従って前記複数のヒープストレージユニット内のデータをヒープ頂から出力するように制御することと、の中の少なくとも１つを実行する
    ことを特徴とする請求項１～１７のいずれか１項に記載のデータ処理装置。
  19. 集積回路であって、
    前記集積回路は、請求項１～１８のいずれか１項に記載のデータ処理装置を含む
    ことを特徴とする集積回路。
  20. 前記集積回路は、コントローラーをさらに備え、
    前記コントローラーは、
    前記複数のヒープストレージユニットが初期化を実行するように指示するための初期化命令と、
    前記複数のヒープ調整ユニットが、元のデータを取得し、前記元のデータおよび前記複数のヒープストレージユニットに記憶されたデータをソートするように指示するためのヒープ入り命令と、
    前記複数のヒープ調整ユニットが、特定の順序に従って前記複数のヒープストレージユニットに記憶されたデータを出力するように指示するためのヒープ出し命令と、の中の少なくとも１つの命令を、前記データ処理装置に送信する
    ことを特徴とする請求項１９に記載の集積回路。
  21. 人工知能（ＡＩ）アクセラレータであって、
    前記ＡＩアクセラレータは、請求項１９または２０に記載の集積回路を含む
    ことを特徴とするＡＩアクセラレータ。
JP2021557465A 2020-03-31 2020-12-16 データ処理 Pending JP2022531075A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010244150.2A CN113467702A (zh) 2020-03-31 2020-03-31 数据处理装置、集成电路和ai加速器
CN202010244150.2 2020-03-31
PCT/CN2020/136960 WO2021196745A1 (zh) 2020-03-31 2020-12-16 数据处理装置、集成电路和ai加速器

Publications (1)

Publication Number Publication Date
JP2022531075A true JP2022531075A (ja) 2022-07-06

Family

ID=77865417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557465A Pending JP2022531075A (ja) 2020-03-31 2020-12-16 データ処理

Country Status (5)

Country Link
JP (1) JP2022531075A (ja)
KR (1) KR20210129715A (ja)
CN (1) CN113467702A (ja)
TW (1) TWI773051B (ja)
WO (1) WO2021196745A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115932532B (zh) * 2023-03-09 2023-07-25 长鑫存储技术有限公司 故障存储单元的物理地址的存储方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116327A (ja) * 1984-07-03 1986-01-24 Agency Of Ind Science & Technol デ−タ処理装置
JPS6154536A (ja) * 1984-08-24 1986-03-18 Hitachi Ltd デ−タ整順化回路
JPS61150055A (ja) * 1984-12-25 1986-07-08 Panafacom Ltd Ｄｍａデ−タ転送方式
US20060004897A1 (en) * 2000-11-28 2006-01-05 Paul Nadj Data structure and method for sorting using heap-supernodes
JP2020027616A (ja) * 2018-08-10 2020-02-20 北京百度网▲訊▼科技有限公司Ｂｅｉｊｉｎｇ Ｂａｉｄｕ Ｎｅｔｃｏｍ Ｓｃｉｅｎｃｅ Ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． コマンド実行方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007021B1 (en) * 2000-11-28 2006-02-28 Altera Corporation Data structure and method for pipeline heap-sorting
US8032561B1 (en) * 2001-08-16 2011-10-04 Altera Corporation System and method for scheduling and arbitrating events in computing and networking
US10268410B2 (en) * 2014-10-20 2019-04-23 Netapp, Inc. Efficient modification of storage system metadata
US10761979B2 (en) * 2016-07-01 2020-09-01 Intel Corporation Bit check processors, methods, systems, and instructions to check a bit with an indicated check bit value
CN107402741A (zh) * 2017-08-04 2017-11-28 电子科技大学 一种适宜于fpga实现的排序方法
CN108319454B (zh) * 2018-03-27 2021-02-09 武汉中元华电电力设备有限公司 一种基于硬件fpga快速实现最优二叉树的方法
CN109375989B (zh) * 2018-09-10 2022-04-08 中山大学 一种并行后缀排序方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116327A (ja) * 1984-07-03 1986-01-24 Agency Of Ind Science & Technol デ−タ処理装置
JPS6154536A (ja) * 1984-08-24 1986-03-18 Hitachi Ltd デ−タ整順化回路
JPS61150055A (ja) * 1984-12-25 1986-07-08 Panafacom Ltd Ｄｍａデ−タ転送方式
US20060004897A1 (en) * 2000-11-28 2006-01-05 Paul Nadj Data structure and method for sorting using heap-supernodes
JP2020027616A (ja) * 2018-08-10 2020-02-20 北京百度网▲訊▼科技有限公司Ｂｅｉｊｉｎｇ Ｂａｉｄｕ Ｎｅｔｃｏｍ Ｓｃｉｅｎｃｅ Ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． コマンド実行方法及び装置

Also Published As

Publication number Publication date
TW202138994A (zh) 2021-10-16
WO2021196745A1 (zh) 2021-10-07
KR20210129715A (ko) 2021-10-28
CN113467702A (zh) 2021-10-01
TWI773051B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US10942673B2 (en) Data processing using resistive memory arrays
US20190114499A1 (en) Image preprocessing for generalized image processing
KR20160140394A (ko) 신경망을 실행하는 방법 및 장치
JP2018116469A (ja) 演算システムおよびニューラルネットワークの演算方法
JP7381429B2 (ja) ストレージ周辺の階層的ソート加速のためのストレージシステム及び方法
JP7087825B2 (ja) 学習装置および学習方法
WO2020073801A1 (zh) 一种3d图像处理中数据读写方法及系统、存储介质及终端
JP2021072107A5 (ja)
JP2022531075A (ja) データ処理
TWI537980B (zh) 用於寫入經遮罩資料至緩衝器之裝置及方法
KR101117145B1 (ko) 데이터 저장 장치, 데이터 저장 제어 장치 및, 데이터 저장 제어 방법
CN113127407A (zh) 基于nvm进行ai计算的芯片架构
CN108920097B (zh) 一种基于交织存储的三维数据处理方法
JP7363145B2 (ja) 学習装置および学習方法
US10997497B2 (en) Calculation device for and calculation method of performing convolution
US11556765B2 (en) Neuromorphic system and operating method thereof
CN111047029A (zh) 具有存储器内运算架构的存储器及其操作方法
CN113642724B (zh) 一种高带宽存储的cnn加速器
US20230153583A1 (en) Compilation of neural networks into subgraphs for processing by multiple compute circuits
US20220327180A1 (en) Generic image resizer using matrix multiplier accelerator
CN113095503B (zh) 一种实现检测模型高效的系统
US11442643B2 (en) System and method for efficiently converting low-locality data into high-locality data
JP7200765B2 (ja) 学習装置および学習方法
CN112017714A (zh) 具有嵌入式内联运算逻辑的非易失性存储器组
AU627520B2 (en) Memory structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231226