JP2021072107A5 - - Google Patents

Claims (20)

1. ソート演算に関連するデータエレメントの配列を格納するストレージ装置と、
   前記ストレージ装置とホストコンピュータとの間の通信を可能にするストレージインターフェースと、
   前記ストレージ装置に通信可能に接続された再構成可能な処理装置と、を備え、
   前記再構成可能な処理装置は、
   前記ストレージ装置からリードされ、前記ストレージ装置に格納された前記データエレメントの配列に対応する入力データを格納するメモリと、
   前記ホストコンピュータから受信されたソートコマンドに応じて、前記メモリに格納された入力データに対する前記ソート演算を実行する１つ以上の演算コンポーネントを有するカーネルと、を含み、
   前記再構成可能な処理装置は、前記ソート演算を加速化するために、入力データのサイズと１つ以上の閾値サイズとの比較に従って前記１つ以上の演算コンポーネントを動的にインスタンス化することを特徴とするストレージシステム。
2. 前記ストレージ装置は、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）を含み、
   前記再構成可能な処理装置は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を含むことを特徴とする請求項１に記載のストレージシステム。
3. 前記入力データは、前記ホストコンピュータによって前記ＳＳＤからリードされて前記ホストコンピュータの１次メモリにロードされ、
   前記ＦＰＧＡの前記メモリは、前記ホストコンピュータの１次メモリから前記入力データを受信することを特徴とする請求項２に記載のストレージシステム。
4. 前記メモリと前記ＳＳＤとの間の直接相互接続を更に含み、
   前記ＦＰＧＡは、前記直接相互接続を通じて前記ＳＳＤから前記メモリに前記入力データをリードする前記ＳＳＤに直接アクセスすることを特徴とする請求項２に記載のストレージシステム。
5. 前記ＦＰＧＡ及び前記ＳＳＤは、同一の回路ボード上に実装されることを特徴とする請求項４に記載のストレージシステム。
6. 前記ＦＰＧＡは、前記ＳＳＤからデータをリードする場合、前記ホストコンピュータをバイパスするためにＰ２Ｐ（Ｐｏｉｎｔ－ｔｏ－Ｐｏｉｎｔ）通信を使用する前記直接相互接続を通じて前記ＳＳＤにアクセスすることを特徴とする請求項４に記載のストレージシステム。
7. 前記メモリは、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を含むことを特徴とする請求項４に記載のストレージシステム。
8. 前記１つ以上の演算コンポーネントは、複数の処理エレメントを含み、
   前記複数の処理エレメントの各々は、ソーティングアルゴリズムに基づいて前記入力データに対応する前記データエレメントの配列のセグメントをソートすることを特徴とする請求項１に記載のストレージシステム。
9. ソート演算に関連するデータエレメントの配列を格納するストレージ装置と、
   前記ストレージ装置とホストコンピュータとの間の通信を可能にするストレージインターフェースと、
   前記ストレージ装置に通信可能に接続された再構成可能な処理装置と、を備え、
   前記再構成可能な処理装置は、
   前記ストレージ装置からリードされ、前記ストレージ装置に格納された前記データエレメントの配列に対応する入力データを格納するメモリと、
   前記ホストコンピュータから受信されたソートコマンドに応じて、前記メモリに格納された入力データに対する前記ソート演算を実行する１つ以上の演算コンポーネントを有するカーネルと、を含み、
   前記再構成可能な処理装置は、前記ソート演算を加速化するために、前記１つ以上の演算コンポーネントを動的にインスタンス化し、
   前記１つ以上の演算コンポーネントは、複数の処理エレメントを備え、
   前記複数の処理エレメントの各々は、ソーティングアルゴリズムに従って、入力データに対応するデータ要素のアレイのセグメントをソートし、
   前記複数の処理エレメントの各々は、ローカルコンパレータ及びローカルマージャーを含み、
   前記ローカルコンパレータ及び前記ローカルマージャーは、前記ソーティングアルゴリズムを使用して前記セグメントから部分的にソートされた配列を生成することを特徴とするストレージシステム。
10. 前記１つ以上の演算コンポーネントは、前記複数の処理エレメントの各々の出力に接続された処理ユニットを更に含み、
    前記処理ユニットは、前記ソーティングアルゴリズムに基づいて前記複数の処理エレメントの出力をソートすることを特徴とする請求項９に記載のストレージシステム。
11. 前記処理ユニットは、グローバルコンパレータ及びグローバルマージャーを含み、
    前記グローバルコンパレータ及び前記グローバルマージャーは、前記ソーティングアルゴリズムを使用して、前記複数の処理エレメントによって前記部分的にソートされた配列から前記入力データの完全にソートされた配列を生成することを特徴とする請求項１０に記載のストレージシステム。
12. 前記ソーティングアルゴリズムは、バイトニック（Ｂｉｔｏｎｉｃ）ソーティングアルゴリズムであることを特徴とする請求項１１に記載のストレージシステム。
13. 前記再構成可能な処理装置は、前記データエレメントの配列のサイズに応じてランタイムに多数の前記複数の処理エレメント及び前記処理ユニットを動的にインスタンス化することを特徴とする請求項１１に記載のストレージシステム。
14. 前記再構成可能な処理装置は、
    前記データエレメントの配列のサイズを識別し、
    １つ以上のしきい値と前記データエレメントの配列のサイズとを比較し、
    前記比較に基づいて、多数の前記複数の処理エレメント及び前記処理ユニットをインスタンス化することを特徴とする請求項１３に記載のストレージシステム。
15. ソート演算に関連するデータエレメントの配列を格納するストレージ装置、前記ストレージ装置とホストコンピュータとの間の通信を可能にするストレージインターフェース、及び前記ストレージ装置に通信可能に接続された再構成可能な処理装置を備えるストレージシステムのソート演算を動的にスケーリングする方法であって、
    前記再構成可能な処理装置によって、前記ホストコンピュータからソートコマンドに関連するデータエレメントの配列のサイズを識別するステップと、
    前記再構成可能な処理装置によって、前記配列のサイズと１つ以上のしきい値のサイズとを比較するステップと、
    前記再構成可能な処理装置によって、前記ソート演算を加速化するために、前記比較に基づいて１つ以上の演算コンポーネントをインスタンス化するステップと、を有することを特徴とする方法。
16. 前記ストレージ装置は、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）を含み、
    前記再構成可能な処理装置は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を含むことを特徴とする請求項１５に記載の方法。
17. 前記１つ以上の演算コンポーネントをインスタンス化するステップは、１つ以上のロジックブロック、及び前記ＦＰＧＡのカーネルの１つ以上の相互接続を再構成するステップを含むことを特徴とする請求項１６に記載の方法。
18. 少なくとも１つのローカルソート演算コンポーネントによって、前記データエレメントの配列の少なくとも１つのセグメントをソートするステップと、
    前記少なくとも１つのローカルソート演算コンポーネントによって、前記少なくとも１つのセグメントのソートされた配列を生成するステップと、を更に含み、
    前記１つ以上の演算コンポーネントをインスタンス化するステップは、前記再構成可能な処理装置によって、前記少なくとも１つのローカルソート演算コンポーネントをインスタンス化するステップを含むことを特徴とする請求項１６に記載の方法。
19. 複数のローカルソート演算コンポーネントの各々によって、前記データエレメントの配列の異なるセグメントをソートするステップと、
    前記複数のローカルソート演算コンポーネントの各々によって、対応するセグメントの部分的にソートされた配列を生成するステップと、を更に含み、
    前記１つ以上の演算コンポーネントをインスタンス化するステップは、前記再構成可能な処理装置によって、前記複数のローカルソート演算コンポーネントをインスタンス化するステップを含むことを特徴とする請求項１６に記載の方法。
20. グローバルソート演算コンポーネントによって、前記複数のローカルソート演算コンポーネントの各々によって生成された前記部分的にソートされた配列をソートするステップと、
    前記グローバルソート演算コンポーネントによって、前記部分的にソートされた配列のソートから前記データエレメントの配列に対応する完全にソートされた配列を生成するステップと、を更に含み、
    前記１つ以上の演算コンポーネントをインスタンス化するステップは、前記再構成可能な処理装置によって、前記複数のローカルソート演算コンポーネントの各々の出力に接続された前記グローバルソート演算コンポーネントをインスタンス化するステップを更に含むことを特徴とする請求項１９に記載の方法。