JP2022523520A - 異方性化学エッチングのための大面積測定及び処理制御 - Google Patents

異方性化学エッチングのための大面積測定及び処理制御 Download PDF

Info

Publication number
JP2022523520A
JP2022523520A JP2021549891A JP2021549891A JP2022523520A JP 2022523520 A JP2022523520 A JP 2022523520A JP 2021549891 A JP2021549891 A JP 2021549891A JP 2021549891 A JP2021549891 A JP 2021549891A JP 2022523520 A JP2022523520 A JP 2022523520A
Authority
JP
Japan
Prior art keywords
etching
catalyst
layer
silicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021549891A
Other languages
English (en)
Other versions
JPWO2020176425A5 (ja
Inventor
ヴイ. スリーニヴァッサン,シトルガタ
マラバラプ,アクヒラ
ジー. エカード,ジョン
エー. グリガス,ミシェル
ガズナヴィ,ジアム
アジャイ,パラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Texas System
Original Assignee
University of Texas System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Texas System filed Critical University of Texas System
Publication of JP2022523520A publication Critical patent/JP2022523520A/ja
Publication of JPWO2020176425A5 publication Critical patent/JPWO2020176425A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0673Nanowires or nanotubes oriented parallel to a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • H01L29/0676Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/056Making the transistor the transistor being a FinFET
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66439Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Sampling And Sample Adjustment (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本技術の種々の実施形態は、一般に、半導体デバイスアーキテクチャ及び製造技術に関する。より具体的には、本技術のいくつかの実施形態は、異方性化学エッチングのための大面積測定及び処理制御に関する。触媒影響化学エッチング(CICE)を用いて、異方性で平滑な側壁を有するナノメートルからミリメートルスケールの寸法を有する高アスペクト比半導体構造を作製できる。しかしながら、CICE処理の全ての側面は、今日の半導体製造施設で使用される装置と互換性がなければならず、それらは、高い歩留まり及び信頼性を有するウェハスケールの処理を可能にするためにスケーラブルでなければならない。本発明は、触媒をパターニングし、エッチングされた構造にダメージを与えることなくそれを除去するエッチング及びCMOS互換性のある方法の計測及び制御に関する。【選択図】図1

Description

(関連出願への相互参照)
本出願は、2019年2月25日に出願された米国仮出願第62/810,070号の優先権を主張するものであり、これは、全ての目的のためにその全体が参照により本明細書に組み込まれる。
(技術分野)
本技術の種々の実施形態は、一般に、半導体デバイスアーキテクチャ及び製造技術に関する。より具体的には、本技術のいくつかの実施形態は、異方性化学エッチングのための大面積測定及び処理制御に関する。
種々のタイプのトランジスタ、メモリ、集積回路、フォトニック装置及び他の半導体装置の半導体製造は、現代のコンピューティング装置及び他の電子システムの普及をもたらした。例えば、コンピュータ、携帯電話、自動車、消費者用電子機器等はすべて、半導体製造における進歩の直接の産物である。これらの装置の製造の不可欠な部分は、エッチング及びパターン転写である。高度に制御されたナノパターンを異方性エッチングするために半導体産業で使用されるドライプラズマエッチング処理は、高価な真空装置を必要とし、高いアスペクト比をパターニングするときに断面形状を保持することは容易にはできない。それらは、アスペクト比依存エッチング(ARDE)やエッチテーパのようなエッチングの課題に苦しんでいる。触媒影響化学エッチング(CICE)は実行可能な代替法であり、本明細書に記載されている。
本技術の種々の実施形態は、一般に、半導体デバイスアーキテクチャ及び製造技術に関する。より具体的には、本技術のいくつかの実施形態は、異方性化学エッチングのための大面積測定及び処理制御に関する。触媒影響化学エッチング(CICE)を用いて、異方性で平滑な側壁を有するナノメートルからミリメートルスケールの寸法を有する高アスペクト比半導体構造を作製できる。しかしながら、CICE処理の全ての側面は、今日の半導体製造施設で使用される装置と互換性がなければならず、それらは、高い歩留まり及び信頼性を有するウェハスケールの処理を可能にするためにスケーラブルでなければならない。本発明は、触媒をパターニングし、エッチングされた構造にダメージを与えることなくそれを除去するエッチング及びCMOS互換性のある方法の計測及び制御に関する。
CICEで現在使用されている触媒は、CMOS互換性がなく、リフトオフのような低収率で苦しむ非標準的なパターン形成方法を使用する。エッチングされたフィーチャに影響がないことを保証する、エッチングが完了した後の触媒の除去は、今日存在しない。
本技術の様々な実施形態は、CICEについてパターン化し、触媒をエッチングするために、技術標準処理を用いている。触媒のための処理ウィンドウも、電界を用いて拡張される。検出及び回避処理エクスカーションの方法も列挙されている。
いくつかの実施形態では、触媒影響化学エッチングのための装置が提供される。装置は、処理チャンバ、一以上のアクチュエータ、制御システム、光源、及び/又は、洗浄ステーションを含むことが可能である。処理チャンバは、半導体ウェハを収容するように構成可能である。一以上のアクチュエータは、処理チャンバ内の環境特性を制御するように構成されている。制御システムは、一以上のアクチュエータを介して一以上の環境特性を調整することによって、半導体ウェハのエッチングの速度を制御するように構成可能である。光源は、半導体ウェハの一方又は両方の側面を照射するように構成可能である。洗浄ステーションは、エッチング液を除去するように構成可能である。
いくつかの実施形態は、触媒影響化学エッチングの信頼性を向上するための方法を提供する。半導体材料を提供する可能であり、触媒層を半導体材料の表面上にパターン化可能である。パターン化された触媒層を、エッチング液及び時間変化する電界に曝すことが可能である。いくつかの実施形態では、パターン化された触媒層、エッチング液及び電場は、半導体材料のエッチングを生じさせて、垂直方向のナノ構造を形成する。高アスペクト比構造のエッチング中に、多孔質層がエッチング液の拡散を促進するように、エッチングが進行するにつれて、一以上の多孔性の層を生成可能である。
いくつかの実施形態は、触媒影響化学エッチングの信頼性を向上するための技術を提供する。半導体材料を提供可能であり、触媒層を半導体材料の表面上にパターン化可能である。いくつかの実施形態では、パターンは、一以上のリソグラフィリンクを含むことができる。パターン化された触媒層内のリソグラフィリンクが、高アスペクト比構造のエッチング中のエッチング液の拡散を促進するように、パターン化された層をエッチング液に曝すことが可能である。
様々な実施形態は、触媒影響化学エッチングのために触媒をパターン化する方法を提供する。いくつかの実施形態では、基板をリソグラフィ構造でパターン化することが可能である。基板の表面は、リソグラフィ構造のない領域で露光可能である。露出した基板表面上に触媒を選択的に堆積可能である。基板及び触媒は、エッチング液に曝すことが可能である。
いくつかの実施形態では、触媒影響化学エッチングのために触媒をパターン化する方法が提供される。これらの方法は、基板上に触媒を堆積する工程を含むことが可能である。いくつかの実施形態では、触媒は、リソグラフィ構造でパターン化することが可能である。リソグラフィ構造は、触媒材料のエッチングのためのマスクとして使用される。これらの方法はまた、基板及び触媒をエッチング液に曝す工程を含むことが可能である。
いくつかの実施形態は、触媒影響化学エッチング後に触媒材料を除去する方法を提供する。これらの方法は、触媒影響化学エッチングで用いられる高アスペクト比構造を、触媒を用いて、生成する工程を含むことが可能である。触媒は、高アスペクト比構造の底部に位置することが可能である。この方法は、高アスペクト比構造に実質的に影響を及ぼすことなく、触媒材料を除去する工程をさらに含むことが可能である。
一部の実施形態は、半導体材料をエッチングする方法を提供する。これらの方法は、半導体材料を提供する工程と、半導体材料の表面上に触媒層をパターニングする工程とを含むことが可能である。触媒層は、複数のフィーチャを含む。そして、パターン化された触媒層をエッチング液に曝すことが可能である。パターン化された触媒層及びエッチング液は、複数のフィーチャに対応する加工構造を形成するために、半導体材料のエッチングを引き起こすことが可能である。触媒材料は、ルテニウムを含んでいてよい。
一部の実施形態は、半導体材料をエッチングする方法を提供する。これらの方法は、半導体材料を提供する工程と、半導体材料の表面上に触媒層をパターニングする工程とを含むことが可能である。触媒層は、複数のフィーチャを含んでもよい。パターン化された触媒層を、エッチング液に曝すことが可能である。パターン化された触媒層及びエッチング液は、複数のフィーチャに対応する加工構造を形成するために、半導体材料のエッチングを生じさせることが可能である。触媒材料は、2以上の材料の合金であってよい。
いくつかの実施形態では、半導体材料をエッチングするための方法は、半導体材料を提供する工程を含むことが可能であり、ここで、材料は、少なくとも一つのドーピングタイプ及び/又は濃度を有する。本方法はまた、半導体材料の表面上に触媒層をパターニングする工程を含むことが可能である。触媒層は、複数のフィーチャを含んでもよい。パターン化された触媒層を、エッチング液に曝すことが可能である。パターン化された触媒層及びエッチング液は、複数のフィーチャに対応する加工構造を形成するために、半導体材料のエッチングを生じさせることが可能である。半導体材料の少なくとも一つの層のドーピングは、変更可能である。
いくつかの実施形態では、触媒影響化学エッチングによる高アスペクト比半導体構造の実質的な崩壊を防止するための方法が提供される。この方法は、2以上の崩壊していない半導体構造上に材料を堆積させることによって支持構造を生成する工程を含むことが可能である。さらに、本方法は、崩壊する前にフィーチャの臨界高さを増加する材料で、より高いアスペクト比の半導体構造を形成し、より高いアスペクト比の半導体構造の実質的な崩壊を防止するためのエッチング液に、支持構造を曝す工程を含むことが可能である。
本技術の実施形態は、一以上のプロセッサに、本明細書で説明する方法、方法の変形、及び、他の動作を実行させるための命令のセットを含むコンピュータ可読記憶媒体も含む。
複数の実施形態が開示されているが、本技術の他の実施形態が、本技術の例示的な実施形態を図示又は記載する以下の詳細な説明から当業者に明らかになるだろう。本技術の請求の範囲から逸脱することなく実現されるように、本技術は様々な態様に変更可能である。従って、図面及び詳細な説明は、事実上の例示であるとみなされ、それらに限定すべきではない。
以下、本技術の実施形態について、図面を用いて説明する。
本技術のいくつかの実施形態による、金(Au)触媒でエッチングされたダイヤモンド型断面ナノワイヤの一例を示す図である。 本技術の種々の実施形態による、パラジウム(Pd)触媒でエッチングされた円形断面ナノワイヤの一例を示す図である。 本技術の一以上の実施形態による、ルテニウム(Ru)触媒でエッチングされた円形断面ナノワイヤの一例を示す。 本技術の一以上の実施形態に従った、白金(Pt)触媒でエッチングされた円形断面ナノホールの例を示す図である。 本技術のいくつかの実施形態による、選択されたALDを使用して触媒をパターン化する際に使用することができる工程のセットの例を示す。 本技術の一以上の実施形態による、フォトリソグラフィ後の選択的ALDのための処理フローの一例を示す。 いくつかの実施形態による、ALEを使用する触媒のパターン化の例を示す。 いくつかの実施形態によるリフトオフを用いた触媒のパターン化の例を示す。 、本技術の様々な実施形態による、リフトオフを伴わない触媒のパターニングの一例を示す。 本技術の様々な実施形態による、パターンの不連続性を示す、エッチングされたフィーチャ上に触媒材料を堆積させることによる触媒のパターニングの例を示す。 本技術のいくつかの実施形態による触媒材料のALEの一例を示す。 は、本技術の一以上の実施形態による、高アスペクト比トレンチ内のALEのための触媒へのアクセスの例を示す。 本技術のいくつかの実施形態による埋め込み触媒を用いた処理フローの例を示す。 本技術のいくつかの実施形態による、CICEのための触媒合金の組合せ材料堆積を使用する例を示す。 本技術のいくつかの実施形態に従った、CICEでエッチングされたフィーチャの臨界アスペクト比を延長するための処理の一例を示す図である。 本技術のいくつかの実施形態に従う、プログラム可能な崩壊を使用してエッチング深度を検出する歩留まりモニタの設計の一例を示す図である。 CICEを使用して構造を作成する3DのNANDフラッシュ統合スキームの一例を示す図であり、ここで最終的な伝導体及び絶縁体層のトップダウン断面は、本技術の種々の実施形態に従って示される。 処理フローの例は、本技術の様々な実施形態に従った、導体層のコンダクタンスを向上した3DのNANDフラッシュデバイスを作るための代替アプローチを示す。 処理フローの例は、本技術の様々な実施形態に従った、導体層のコンダクタンスを向上した3DのNANDフラッシュデバイスを作るための代替アプローチを示す。 本技術の様々な実施形態による3DのNANDフラッシュアーキテクチャのCICEのための初期触媒パターンの例を示す。 本技術の様々な実施形態による、触媒パターンを生成するためのリソグラフィ処理フローの一例を示す。 は、本技術の様々な実施形態による、異なるサブシステムを有するCICEツールの一例を示す。
発明の詳細な説明
図面は、必ずしも一定の縮尺で描かれていない。同様に、いくつかの構成要素及び/又は動作は、本技術のいくつかの実施形態の議論の目的のために、異なるブロックに分離されてよく、又は単一のブロックに組み合わされてよい。さらに、本技術は、様々な変更形態及び代替形態を受け入れることができるが、特定の実施形態が、例として図面に示され、以下で詳細に説明される。しかしながら、本発明は、本技術を記載された特定の実施形態に限定するものではない。それどころか、本技術は、添付の特許請求の範囲によって定義される本技術の範囲内にある全ての変更、同等及び代替形態を包含することが意図される。
本技術の種々の実施形態は、一般に、半導体デバイスアーキテクチャ及び製造技術に関する。より具体的には、本技術のいくつかの実施形態は、異方性化学エッチングのための大面積測定及び処理制御に関する。触媒影響化学エッチング(CICE)は、異方性で平滑な側壁を有する高アスペクト比半導体構造を作るために使用される加工処理である。半導体基板上に触媒をパターニングし、エッチング液に曝す。触媒は、その下の材料がエッチング液によって選択的にエッチング除去されるにつれて、基板内に沈降する。高度に制御されたナノパターンを作るために半導体産業で使用されるドライプラズマエッチング処理は、高価な真空装置を必要とし、高アスペクト比構造を作るとき、アスペクト比依存エッチング(ARDE)やエッチテーパなどのエッチング課題に苦しんでいる。CICEは、シリコンのような半導体基板のためのプラズマエッチングにおけるこれらの課題を克服することができる。このエッチング処理は、トランジスタ、DRAM及び3DのNANDフラッシュのような半導体デバイスを製造するために使用することができる。
しかしながら、CICE処理の全ての側面は、今日の半導体製造施設で使用される装置と互換性がなければならず、それらは、高い歩留まり及び信頼性を有するウェハスケールの処理を可能にするためにスケーラブルでなければならない。本技術の種々の実施形態は、触媒をパターニングし、エッチングされた構造を損傷することなく除去し、それによって半導体産業への採用を可能にする、CICEの大面積測定法及びCMOS互換法に関する。
本技術の種々の実施形態は、半導体製造処理、システム及び構成要素に対する広範囲の技術的効果、利点及び/又は改良を提供する。例えば、様々な実施形態は、以下の技術的効果、利点及び/又は向上のうちの一以上を含む。即ち、(1)コンピューティングデバイス及びメモリデバイスの低消費電力、向上された性能、及び/又は、増加したメモリ密度、(2)デバイスの製造のためのスループット及び歩留まりの増加、(3)CICEのための触媒パターンのためのテンプレート及びフォトマスクを設計するための非従来的かつ非ルーチン的な設計規則の使用、(4)CICEのための触媒膜の大面積高スループットパターニングの新しい方法、(5)CICEを使用する高歩留まりエッチングのためのツールセンサ及びアクチュエータの向上(6)半導体デバイス製造マスクの設計方法の変更、(7)CICEのための触媒がパターン化及びエッチングされる方法の変更、及び/又は、(8)CICEのために使用される触媒材料及び/又は基板の変更。
以下の説明では、説明の目的のために、本技術の実施形態の完全な理解を提供するために、多数の特定の詳細が記載される。しかしながら、当業者には、本技術の実施形態が、これらの特定の詳細のいくつかがなくても実施され得ることが明らかであろう。
本明細書で導入される技術は、専用ハードウェア(例えば、回路)、ソフトウェア及び/又はファームウェアで適切にプログラムされたプログラマブル回路、又は専用及びプログラマブル回路の組合せとして実施することができる。したがって、実施形態は、処理を実行するようにコンピュータ(又は他の電子デバイス)をプログラムするために使用することができる命令を格納した機械可読媒体を含むことができる。機械可読媒体は、フロッピー(登録商標)ディスケット、光ディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、光磁気ディスク、ROM、ランダムアクセスメモリ(RAM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気的消去可能プログラマブル読取り専用メモリ(EEPROM)、磁気又は光カード、フラッシュメモリ、又は電子命令を記憶するのに適した他のタイプの媒体/機械可読媒体を含むことができるが、これらに限定されない。
「いくつかの実施形態において」、「いくつかの実施形態に従って」、「示された実施形態において」、「他の実施形態において」などの語句は、一般に、語句に続く特定の特徴、構造又は特性を意味し、本技術の少なくとも一つの実装形態に含まれ、2以上の実装形態に含まれてもよい。さらに、そのような語句は、必ずしも同じ実施形態又は異なる実施形態を指すものではない。
以下の特許及び特許出願は、全ての目的のためにその全体が本明細書に組み込まれる。即ち、(1)Sreenivasan, Sidlgata V., Akhila Mallavarapu, Shrawan Singhal, Lawrence Dunn and Brian Gawlik, ”Forming Three-Dimensional Memory Architectures Using Catalyst Mesh Patterns”, 2017年11月28日に出願された米国仮出願第62/591,326、(2)Sreenivasan, Sidlgata V. and Akhila Mallavarapu, ”Mulilayer Electrochemical Etch process for Semiconductor Device Fabrication”, 2018年5月1日に出願された米国仮出願第62/665,084号、(3)Sreenivasan, Sidlgata V. and Akhila Mallavarapu, ”Catalyst-Based Electrochemical Etch Process for Semiconductor Device Fabrication”, 2018年6月20日に出願された米国仮出願第62/701,049号、(4)Sreenivasan, Sidlgata V., Akhila Mallavarapu, Shrawan Singhal and Lawrence Dunn "Catalyst Assisted Chemical Etching Technology: Applications In Semiconductor Devices", 2018年9月10日に出願された米国仮出願第62/729,361、(5)Sreenivasan, Sidlgata V., Akhila Mallavarapu, Shrawan Singhal, Lawrence Dunn and Brian Gawlik, "Catalyst Influenced Pattern Transfer Technology", 2018年11月9日に出願された米国特許出願公開第2018/060176号、(6)Sreenivasan, Sidlgata V., Akhila Mallavarapu, John Ekerdt, Michelle Grigas, Ziam Ghaznavi and Paras Ajay "Large Area Metrology and Process Control for Anisotropic Chemical Etching", 2019年2月25日に出願された米国仮出願第62/810,070号、(7)Sreenivasan, Sidlgata V., Akhila Mallavarapu, Jaydeep Kulkarni, Michael Watts and Sanjay Banerjee, “Three-dimensional SRAM architectures using Catalyst Influenced Chemical Etching”,2019年5月13日に出願された米国仮出願62/847,196号、(8)Sreenivasan, Sidlgata V. and Akhila Mallavarapu, "Low Loss, High Yield Waveguides for Large-Scale Integrated Silicon Photonics",2019年10月7日に出願された米国仮出願第62/911,837号。
CICEは、半導体の多層だけでなく、Si、Ge、SiGe1-x、GaN、InP、GaAs、InAs、GaP、InGaS、InGaP、SiCなどの半導体上でも使用できる触媒ベースのエッチング法である。半導体は、シリコンウェハ、ガラス又は石英ウェハ、サファイアウェハ、ポリマーフィルム、ステンレススチールフィルムなどの、硬質及び柔軟性の両方の基板上に存在可能である。半導体は、ハステロイ鋼上のシリコン、ハステロイ鋼上のゲルマニウム又はGaAs、高分子膜上のシリコンのような金属膜上のシリコンのような種々の基板上に、成長又は堆積する。半導体材料は、結晶質、多結晶質、又は非晶質であってもよい。Gao et al. “High-Performance Flexible Thin-Film Transistors Based on Single-Crystal-like Silicon Epitaxially Grown on Metal Tape by Roll-to-Roll Continuous Deposition Process.” ACS Applied Materials & Interfaces 8, no. 43 (November 2, 2O216): 29565-72は、全ての目的のためにその全体が参照により本明細書に組み込まれている。
CICEは、触媒を用いて半導体基板をエッチングし、フォトリソグラフィ、電子ビームリソグラフィ、ナノスフェアリソグラフィ、ブロックコポリマー、レーザ干渉リソグラフィ、コロイドリソグラフィ、ダブルパターニング、クォードパターニング、ナノインプリントリソグラフィ及び陽極酸化アルミニウム(AAO)テンプレートなどのパターニング技術を用いて、高アスペクト比のフィーチャを作り、触媒をパターニングするために使用されてきた。触媒は、ポリマー、Crなどのようなエッチング遅延物質と組み合わせて使用することができる。
いくつかの実施形態では、この構成は、エッチング液(例えば、フッ化物種であるHF、NHF、緩衝HF、HSO、HO)及び酸化剤(H、V、KMn0、溶存酸素など)を含有する溶液に浸漬することができる。アルコール(エタノール、イソプロピルアルコール、エチレングリコール)、エッチング均一性を調節するための材料(界面活性剤、可溶性ポリマー、ジメチルスルホキシド-DMSO)、溶媒(DI水、DMSOなど)、及び緩衝溶液などの他の化学物質も、エッチング組成物に含めることができる。使用される化学物質は、エッチングされる半導体基板に依存し得る。必要であれば、非水性エッチング液を使用することもできる。エッチング液は、液相又は気相であってよい。シリコン基板のためのそのようなエッチング液の実施形態は、DIHO、H、エタノール、及びHFを含む。
金属(例えば、Ag、Au、Pd、Pt、Co、Cu、W、Ru、Ir、Rh)、TiN、TaN、RUO2、IrO2及び他の導電性金属酸化物及び窒化物などの化合物、グラフェン、炭素などは、CICEの触媒として作用し得る。SiをエッチングするためのCICE処理のメカニズムは、触媒による酸化剤の還元を含み、それによって正に帯電した正孔hを生成してもよい。次に、これらの正孔は、金属を介して金属-半導体界面に注入され、それによって、金属の下の半導体を酸化する。酸化されたケイ素は、触媒の側面から触媒を通って拡散するエッチング液のフッ化物成分によって溶解され、可溶性生成物は拡散する。ケイ素とHF及びHとのCICEの場合、この酸化還元反応は、水素ガスを生成することもできる。変数n=2~4は、発生するエッチングレジームを決定するHFに対する酸化剤の割合によって決定される:
Figure 2022523520000002
CICEの研究は、ほとんどがCMOS互換性のないAuやAgのような金属に焦点を当ててきた。しかし、この処理は、Pt、Ru及びPdなどの触媒に拡張することができ、次いで、これらの触媒を使用して、トランジスタ及びメモリアレイなどの半導体デバイスを作ることができる。
CICEは金属支援化学エッチング(MACE)と呼ばれる処理のスーパーセットである。金属とは別に、グラフェン又はセラミック(TiN、TaNなど)などの特定の非金属触媒が存在し、これも触媒として潜在的に使用することができる。さらに、触媒は、通常、エッチング液及び酸化剤の存在下で基板に掘り込むことによって化学エッチングを局所的に補助するが、InPの場合のように、エッチングを局所的に抑制することもできる。全てのそのような処理を包含するために、様々な実施形態は、処理触媒影響化学エッチング(CICE)を指す。
しかしながら、CICEは、現在のところ、大面積の正確なエッチ深さ制御及びウェハスケールの製造能力を有していない。不連続な触媒のフィーチャは、CICE処理の間にふらつき、欠陥を引き起こす傾向がある。使用される触媒は、再堆積又はアンダーカットなしにプラズマ又は湿式化学エッチングでエッチングするのは容易ではない。貴金属触媒をパターン化するために現在使用されているリフトオフ処理は、高い欠陥性を被る。本発明は、ミリメートルからナノメートルの範囲のフィーチャサイズを有する任意のナノパターンを有する触媒材料のパターン化を可能にする。
CICE処理で使用される基板が、石英ウェハ又はハステロイなどの金属基板などのCICEエッチング化学薬品に対して耐性でない実施形態では、基板の裏面は、ポリマーなどのエッチング耐性物質で基板をコーティングすることによって、及び/又は表面の前面のみをエッチング液に曝すことによって保護される。Oリングのようなシールは、ウェハの裏面を保護するために使用することができ、又は可撓性金属膜の場合には、ローラが垂直であるところでロール・ツー・ロール方法を使用することができ、ローラ間のロールは、エッチング液化学薬品で片側のみに噴霧される。あるいは、表面張力を使用して、ロールの片側のみにエッチング液を含有させることができる。
CICEアプリケーション
CICEを用いて、バルク物質のナノ構造又は超格子などの物質の交互層を作成することができる。バルク材料のCICEは、finFETやナノワイヤ・センサーのような装置で使用することができる。超格子ナノ構造は、3DのNANDフラッシュメモリ装置及びナノシートトランジスタに応用されている。超格子は、時間的に変化する電場を有するバルク半導体基板上、又はドーピング濃度、物質、ドーパントの種類などが異なる半導体物質の交互の層を有する基板上でCICEを実施することによって作成することができる。定義された形態を有するこれらのナノ構造は、以下に記載されるように、多くの用途に使用され得る。
トランジスタ: フィンの製作のためのプラズマエッチングには、精密エッチング、エッチテーパ、コラプス、エロージョン及び構造的完全性、並びに側壁損傷のような種々の処理課題がある。これはトランジスタのデバイス性能に影響する。サブ10nm臨界寸法フィンに対する低い側壁損傷を持つ高アスペクト比エッチングをCICEで達成できた。エッチテーパ角度は、あるフィン幅でフィンの最大高さを制限するので、さらなる課題を生み出す。フィンの高さを上げるには、フィンの幅を大きくする必要があり、これによりトランジスタのパッキング密度が低下する。
3DのNANDフラッシュ: 3D NANDフラッシュのためのITRSロードマップは、メモリ層の数が、80nmハーフピッチで、2016年の48層から2030年の512層に着実に増加することを予測する。これには、交互物質の層の高度に異方性(~900)の高アスペクト比エッチングにおける顕著な開発が必要である。現在のプラズマエッチング方法は、この異方性及び選択性が維持されることを保証するために、高価で低スループットの交互蒸着及びエッチング工程を含む。90度未満の何かのプラズマエッチテーパ角度は、確実に達成できる層積層の最大数を制限する。また、ゼロでないテーパのために、プラズマエッチングによってエッチングされたチャネルは、最下層がリソグラフィ的に規定された最上層よりもはるかに小さい臨界寸法を有するので、信頼できるようにスケールすることができる層の数を制限する。各々が64個のメモリ層を有する複数のウェハを積み重ねることによってこの制限を克服するための回避策は、非効率的であり、高価であり、装置の体積を増大させる。異なる幾何学的形状は、アスペクト比依存エッチング(ARDE)のためにプラズマエッチングでは同時に確実にエッチングできないので、円形チャネルと矩形スリットには別々のリソグラフィとエッチステップが必要である。CICEは、3DのNANDフラッシュの将来の要求に拡張できる高い選択性と異方性を持つ安価な高アスペクト比エッチングを可能にすることにより、それを解決することを目指している。
DRAM: Dynamic Random-Access Memory (DRAM)トランジスタとコンデンサのスケーリングを横寸法にすると、DRAMセルの最適な機能に必要な最小容量しきい値を維持するために、コンデンサのアスペクト比を大きくする必要がある。DRAMキャパシタは、トレンチ又はスタックとして作成することができる。トレンチキャパシタは、キャパシタの最大深さまでプラズマエッチテーパ制限を受け、積層キャパシタは、エッチテーパと同様に、崩壊による最大高さの制限を受ける。
上記の応用は全て、エッチテーパ制限なしに高アスペクト比ナノ構造をエッチングできるので、CICEの利益を得ることができる。高アスペクト比のナノワイヤを有するガスセンサ、光デバイス等の他の用途も、CICE処理で実現することができる。
特許”Catalyst Influenced Pattern Transfer Technology” PCT/US2018/060176は、全ての目的のためにその全体が参照により本明細書に組み込まれる。
エッチユニフォ-ミティ
エッチング深さ、多孔質層厚さ、異方性ならびにエッチングされた構造のエッチング方向は、ウェハ全体にわたって均一でなければならない。均一性を確保するために、CICE処理の様々な構成要素を制御しなければならない。例えば、いくつかの実施形態では、エッチング液濃度は、(a)導電率測定及び/又は(b)屈折率測定の2つの技法を使用して、エッチング液濃度を監視及び制御することによって行うことができる。導電率測定において、フッ化水素酸(HF)は、濃度と導電率との間に線形依存性を有する。屈折率測定では、光学測定システムが、溶液と接触する光学窓を用いて反射型の幾何学的形状を介して屈折率(Rl)を測定し、かくして濁度、回折及び吸収を回避するであろう。さらに、ウェハ全体にわたるエッチング液濃度の均一性を確保するために、ウェハ表面全体にわたるエッチング液の均一な分布のためにディフューザを使用することができ、エッチング液を撹拌するために撹拌機を使用することができ、空気圧ポンプを使用してエッチング中にエッチング液を再循環させることができ、及び/又はウェハチャックを使用してウェハをスピンさせることができる。
電場は、交互の多孔質/非多孔質層を作るため、エッチング中の触媒の蛇行を防止するため、ウェハ全体にわたって均一性を維持するため、及びダイにおけるエッチング深さの変化量を検出するため、ダイ間の変化量、及び中心-エッジ間の変化量などのCICE処理中の様々な機能のために使用することができる。電流、電圧、レジスタンス、キャパシタンス、波形周波数、デューティサイクル、振幅、電極間の距離などの電場パラメータは、両方とも、エッチング状態の変化を検出するとともに、触媒の蛇行を防止しながら、交互層の空隙率を制御するために使用される。局所的にも大域的にも、基板を横切る電界を印加するには、異なるCMOS処理装置との互換性を確保するためのツール及び処理の設計、並びに前面及び背面接触、エッジ幅接触、電気的背面接触材料などの制約が必要である。
さらに、ウェハ全体にわたって均一な電界を確保するために、ウェハの背面にオーム接触を作らなければならない。オーム接触は、より高濃度のドーパント(1019cm-3を超える)をウェハの背面にドーピングし、金属を堆積し、続いてそれをアニールし、試料の裏面にGain共晶(例えば、24%ln、76%Ga)を擦るか、又は裏面に、光生成された電子ホール対を生成するように照射される電解質コンタクトを提供することによって作成することができる。特に、適度にドープされたウェハを横切ってかなりの電流を生成するためには、逆バイアスされた接合が照射されなければならず、すなわち、アノード(p型基板の場合)又は負極(n型基板の場合)が照射されなければならない。光の強度は、変調されてもよい。従って、CICEツールの設計は、オーム接触を生成するためにウェハの背面上、及び可視波長光学測定のためにウェハの前面上への、成分、電極及び電解質を通る光の透過を考慮しなければならない。(例えば、”Lehmann, Volker. Electrochemistry of Silicon: Instrumentation, Science, Materials and Applications. Wiley, 2002”を参照されたい。)
ウェハの両側の電解質は、エッチング液と同じである必要はない。ウェハの前面では、電解質はCICEエッチング液と同じであり、即ち、電解質は、所望の材料(例えば、フッ化物種であるHF、NHF、緩衝HF、HSO、HO)、酸化剤(H、V、KMn0、溶存酸素など)、アルコール(エタノール、イソプロピルアルコール、エチレングリコール)、エッチング均一性を調節するための材料(界面活性剤、可溶性ポリマー、ジメチルスルホキシド-DMSO)、溶媒(DI水、DMSOなど)、及び緩衝溶液のうちの一以上を含む。
一実施形態では、ウェハの前面上のエッチング液は、HF及びIPAを含む。別の実施形態において、それは、HF及びエタノールを含む。さらなる実施形態では、エッチング液は、HF、H、Dl水及びエタノールを含む。ウェハの裏面上の電解質は、ウェハの前面上の電解質と同一の化学物質を含むことができる。あるいは、それは、希釈されたHSO、ポリマーベースの電解質(例えば、ポリビニルアルコール(PVA)又はポリ乳酸(PLA)及びHSOの混合物)、硫酸アンモニウムなどの溶解塩などの他の化学物質を含んでもよい。この場合、ウェハチャック、熱及び電気アクチュエータ、光センサ、電極などのウェハの背面上の材料は、エッチング液化学薬品の代わりに代替電解質に耐性を有する材料であってもよく、これにより、使用可能な材料の選択が高まる。一実施形態では、重合体ベースの電解質は、PVA粉末、HSO粉末、及びDI水を混合することによって作製され、次いで、これは、ウェハの裏面に注入される。エッチング後、ウェハの前面及び裏面は、アセトン、イソプロピルアルコール、メタノール、及び/又はDI水のうちの一つ以上で洗浄される。ウェハはまた、酸素プラズマを用いて前面及び背面を洗浄されてもよい。
いくつかの実施形態は、基板の前処理の様々な技法を使用することができる。いくつかの実施形態では、CICE処理の前に、触媒パターン化基板上のエッチング液化学物質の湿潤特性を、それをより疎水性又は親水性にするように変更することができる。これは、エッチングの開始が同時に基板の全ての位置で開始することを確実にすることによって、エッチング処理の均一性を向上するのに役立つ。基板を蒸気HF、Piranha(異なる比率の硫酸及び過酸化水素)、緩衝酸化物エッチング液、フッ化水素酸などに暴露し、及び/又はそれをDI水、イソプロピルアルコール、アセトンなどでリンスし、次いでそれを乾燥させて水汚れを防止することにより、基板上のエッチング液の濡れを向上することができる。前処理ステップはまた、酸素のような酸化プラズマ、二酸化炭素プラズマ、又は水素、アンモニアプラズマのような水素化プラズマを使用するプラズマ活性化によるものであってもよい。ヘリウム、窒素又はアルゴンプラズマを使用することもできる。
一実施形態では、基板の前処理は、1nm~500nmの厚さを有する酸化ケイ素層を使用し、続いて、触媒の堆積及びパターニング、ならびにその後のCICEエッチングを含む。酸化物層の存在は、エッチングの均一性を高めることができる。
温度はCICEエッチ速度に影響を与える可能性がある。例えば、文献では、CICEのエッチ速度はエッチング液の温度に依存し、0℃付近で指数関数的に低下することが実証されている。(参考: Backes, A. et al., 2016. Temperature Dependent Pore Formation in Metal Assisted Chemical Etching of Silicon. ECS Journal of Solid State Science and Technology, 5(12), pp. 653-P656は、全ての目的のためにその全体が参照により本明細書に組み込まれる。)様々な実施形態は、液体窒素及びドライアイスなどの冷却剤を使用してグローバルエッチング液温度をゼロ度付近に維持し、基板の温度を局所的に修正することによって、エッチング温度を局所的に制御することによって、この特性を利用している。これは、溶液を局所的に加熱することができるウェハ近傍のサーマルチャック、マイクロミラー又は電極を使用して行うことができる。あるいは、エッチング液の温度は、有限かつ温度制御されたエッチング液量で充填され、ポンプで排出されるか、又は循環される各ダイについて個々のウェルを使用することによって、局所的に制御することができる。一部の実施形態では、温度は、サーマルカメラ、熱電対などを使用して、ウェハ全体にわたって正確にマッピングすることができる。
エッチ制御のための光学的測定及び照明
CICE処理の決定的な側面は、エッチング深さの均一性と制御である。CICE中に形成される任意の多孔質層と同様に、エッチ深さは、走査電子顕微鏡(SEM)、透過型電子顕微鏡(TEM)、原子間力顕微鏡(AFM)、光学散乱測定、偏光解析法、小角X線散乱測定、焦点走査光学顕微鏡(TSOM)、ヘリウムイオン顕微鏡、陽子顕微鏡などの多くの破壊的及び非破壊的方法を用いて測定し、特性評価することができる。
エッチングプロファイルのその場(in-situ)測定のために、CICEツール設計は、基板の前面だけでなく背面も、一以上の波長の光を使用して撮像できることを保証しなければならない。CICEツールの設計は、光学的計測のために、オーム接触を生成するために、ウェハの背面上、及びウェハの前面上への、構成要素及び電解質を通る光の透過を考慮しなければならない。これは、処理チャンバの各側面にサファイアウインドウを使用することによって、又は光ファイバケーブルを使用することによって達成することができる。サファイア窓及び/又は光ファイバ成分は、基板の透明性を維持しながら、テフロン(登録商標)又は酸化アルミニウムなどのエッチング液耐性物質でコーティングされてもよい。電極は、白金ワイヤ、白金メッシュ、エッチング液耐性被覆を施した酸化インジウムスズ、カーボン、ダイヤモンド、酸化アルミニウム、Cr等のエッチング液耐性材料の任意の被覆を施したドープ処理されたシリコンウェハで作ることができる。エッチング液耐性材料は、伝導性を向上するためにさらにドープすることができる。電極の幾何学的形状は、均一な電場を確保する一方で、環状リングなどで光が通過することを確実にするように最適化することができる。クロム被覆シリコン又は薄いクロムメッキミラーを用いて、光を基板の頂部に向けることもできる。1つ又は複数の電極を、処理チャンバ内のウェハの各側に使用することができる。
シリコンナノ構造の光学的特性は、色の広いスペクトル及び色相の変化をもたらすため、光学的計測法をその場で使用して、エッチング処理中に基板を検査することができる。Siナノ構造の光学特性は以前に単一ナノワイヤレベルまで研究されている。可変幾何学構造のSiナノ構造の光学特性は、白色光照射下で色の広いスペクトルをもたらす。CICEによる著者らの予備実験では、Siナノワイヤ試料はCICEエッチング中に色相の著しい変化を示す。ナノワイヤのピッチ及び直径は、相対的に固定されたままであるので、試料の色相の変化を観察することは、ナノワイヤの高さ、即ち、エッチング深さ、の有用な指標である。色相の変化は、サンプルの反射率を光のスペクトル成分の機能として測定することによってフィーチャ付けることができる。さらに、多孔質層を有するナノ構造では、多孔質シリコンの光ルミネセンス及び熱ルミネセンス、ならびに異なる多孔質シリコンの交互層(ルインゲートフィルタ及びブラッグ反射器など)の光学特性を利用して、層厚、多孔性、細孔サイズ、エッチ深さ変動などのエッチ特性を決定することができる。
光学的イメージングシステムを用いて、実時間で大サンプル領域にわたる反射率を測定する予定である。サンプルは、既知のスペクトル成分を有する光で照射される。光は、白色光、着色光、単一波長、狭い又は広いスペクトル帯域等であり得る。次に、カメラは、この光を反射するサンプルを画像化することができる。カメラは、モノクロ、カラー(RGB)、マルチスペクトル、ハイパースペクトルなどであってもよい。現代のカメラに見られるマルチメガピクセル解像度により、サンプル上の数百万点を同時に観測することが可能になる。ビデオフレーマは、現場リアルタイム測定を可能にする。各画像は、サンプルの反射率画像を計算するために、基準の画像で割ることができ、又はそのまま使用することができる。画像処理アルゴリズムは、処理完了を決定し、サンプル内及びサンプル間の両方のCICEの均一性に関するデータを収集する。
ウェハの裏側からの可視光波長は、CICE中にエッチング深さを検出することができない。赤外(IR)分光法は、その代わりに、エッチング状態検出の迅速、非破壊及びその場法であるように使用することができる。シリコンはIR波長において透明であるが、触媒は透明ではない。この区別を使用して、CICE処理の任意の特定の場合におけるエッチング速度及びエッチング深さの両方を決定することができる。エッチング中にウェハの前面から取得された可視光画像と共に、ウェハの背面からのIR計測を使用して取得された画像は、エッチング前、エッチング中、エッチング後の基板の3D画像を作成するために使用することができる。これは、その場でのエッチングの処理偏位及び進行を検出するために使用することができる。スナップショットは、一定の時間間隔で取得され、この時間間隔は、1分より小さく、1ミリ秒程度まで小さくすることができる。これらのスナップショットは、100kHzより高い周波数で撮影された場合、リアルタイムの処理制御に使用することができ、フィードバックは、以下の制御変数、すなわち、電界、温度、エッチング液濃度、磁界、照明、蒸気圧などのうちの一つを局所的及び/又は全体的に調整又は精緻化するために使用される。このようなスナップショットは、ウェハのエッチング終了時に使用して、非多孔質、多孔質、及び多重物質(SiGe)などを含むことができる最終的なエッチングされた基板の3D幾何学形状を再構成することもできる。このような情報は、品質管理のために、又はフィードバックがウェハ対ウェハベースで行われる自動化された処理制御のために使用することができる。
加えて、CICE処理中のエッチング均一性は、CICEが電場を使用する場合、電極と基板との間の接触の抵抗にも依存する。最適化された波長と強度の光で基板の裏面側を照射すると、エッチングの均一性が向上される。
基板の後処理
基板ドーピング及びドーパント濃度は、CICEでエッチングされた構造の形態を最適化するように選択される。基板は、最適化されたドーピングを有するシリコンの層を含んでもよく、又は基板全体が最適化されたドーピング濃度であってもよい。一実施形態では、基板はドープされていないシリコンである。別の実施形態では、基板は、0.01~0.1Ω・cmの抵抗率を有するリン(P)ドーパントで適度にドープされたn型シリコンである。他の実施形態は、リン及び/又はヒ素ドーパントを有する低濃度ドープn型シリコン、低濃度ドープ、中濃度ドープ、高濃度ドープ、又は縮退ドープされたホウ素ドーパントを有するp型シリコンを含む。リンを軽くドープしたもの、適度にドープしたもの、重くドープしたもの、又は縮退ドープしたものであるリン(P)ドーパントを有するn型シリコン。
CICEの後、触媒が除去され、エッチングされたフィーチャ及び基板は、イオン注入、アニーリング、拡散などを使用してドープされ、特定用途のドーピングの種類及び濃度を有する構造を作成することができる。一実施形態では、高ドープn型層内のエッチングされた構造は、ホウ素注入及びアニーリングを使用して、ドーピングをアンドープ又は軽くpドープに変更するために変更され得る。別の実施形態では、次いで、アンドープシリコンにおけるエッチングされた構造をドープして、それらのドーピングを軽く又は重くpドープ又はnドープされたシリコンに変更する。
蒸着エッチング及び制御
CICEは、蒸気状態のエッチング液を用いて行うことができる。気相ベースのCICEのための装置は、局所基板温度の制御のためのサーマルチャックと、エッチング液気相の各成分の気相圧のモニタリングのための手段とを含み得る。電界は、プラズマの形成で印加されてもよい。いくつかの実施形態では、パルスH気相及びHF気相、パルスH液体及びHF液体、パルスH気相及びHF液体、又はパルスH気相及びHF液体を使用することができる。H、プラズマ及びフッ化物イオンの流れ/圧力は、多孔度を交互に変えるために交互にすることができる。多孔質層にはより強い酸化剤を使用し、非多孔質層にはより弱い酸化剤を使用する。気相ベースのCICEのための装置は、気相-HFのような気相エッチングツールに類似している。光学的計測法と共に局所温度制御を備えたサーマルチャックを使用して、気相ベースCICEのためのエッチング深さ変動を制御することができる。
磁界アシストCICE
CICEを行うために、Ni、Co、Feなどの磁性材料を触媒に使用することができる。CICEエッチング液に対するそれらの耐性に基づいて、金属は、独立型触媒として使用されてもよく、又はPd、Pt、Au、Ruなどの他の触媒材料に包まれてもよい。磁場を用いて、エッチングが進行するにつれて触媒パターンを方向付けることができ、エッチング深さの変化量を防止することができ、又はエッチング停止方法として機能することができる。
触媒パターン形成方法
触媒材料のウェハスケールのパターン化は、CICE処理の本質的な側面である。プラズマエッチングや化学エッチングのような典型的なパターン形成方法は、CICEで使用される触媒には適用されない。触媒材料は、典型的には貴金属であり、プラズマエッチングのための揮発性副生成物を形成しない。加えて、そのような金属の化学エッチングは、リソグラフィパターン及び基板材料を侵す可能性がある。様々な実施形態は、触媒パターンを生成するための代替方法を提供する。
触媒材料
触媒材料はシリコン中の深いレベルの欠陥を防ぐためにCMOS互換であるべきである。AuやCuなどの金属を高温で加工すると深準位欠陥が現れる。CICEは室温から低温の処理であるので、このような欠陥の影響は最小限である。触媒は、Au、Ag、Pt、Pd、Ru、Ir、Rh、W、Co、Cu、Al、RuO、IrO、TiN、TaN、グラフェン等のうちの一以上とすることができる。CICE処理に対する触媒の効果は、その触媒特性及びエッチング液溶液に対する安定性に基づいて変化する。AuとAgは高い異方性と制御可能な形態(空隙率、細孔サイズ、細孔配向)を実証したが、それらはCMOS互換性がない。Pt及びPdは、匹敵するCICE処理結果を示す。CMOS互換触媒の使用は、CICEによる装置の製造可能性を確保する第一段階である。さらに、CMOS適合性触媒については、堆積及びパターニングは、高い収率を有さなければならない。
図1は、本技術のいくつかの実施形態による、Au触媒によってエッチングされたダイヤモンド型断面ナノワイヤ100の一例を示す。図2は、本技術の様々な実施形態による、Pd触媒でエッチングされた円形断面ナノワイヤ200の一例を示し、図3は、Ru触媒でエッチングされたナノワイヤ300を示す。図4は、本技術の一以上の実施形態に従った、Pt触媒でエッチングされた円形断面ナノホール400の例を示す。
堆積された触媒は、プラズマエッチング、ウェットエッチング、リフトオフ、金属破断を伴う堆積、原子層エッチング等を用いてパターニングされる必要がある。一実施形態では、RuがMACEの触媒として使用される。Ruは、(a)可能な共反応剤としての、ビス(エチルシクロペンタジエニル)ルテニウム(II)及びO、NHなど、(b)可能な共反応剤としての(エチルベンジル)(1-エチル-1,4-シクロヘキサジエニル)ルテニウム(0)前駆体及びO、(c)サーマルRuO(ToRuS)/Hなど、を伴う原子層堆積を用いて堆積させることができる。Ruはまた、使用される前駆体に応じて、パターン化されたALD抑制物質及び/又はALD促進物質を用いて、選択的ALDを使用して所望の領域に選択的に堆積させることができる。一実施形態では、ALD抑制物質はSiOであり、ALD促進物質はTiである。別の実施形態では、ALD抑制物質はSi-Hであり、ALD促進物質はSiOである。
堆積されたRuは、フォトレジスト、ポリマー、インプリントレジスト、酸化ケイ素、窒化ケイ素などのエッチングマスクを用いて、オゾン、プラズマO、O/Cl化学物質を使用してパターン化及びエッチングすることができる。Ruは、プラズマエッチングの場合と同様のガス化学物質による原子層エッチングを用いてエッチングすることもできる。Ruは、次亜塩素酸ナトリウム混合物を使用してウェットエッチングすることもできる。RuによるCICEの後、金属は、オゾン、プラズマO、O/Cl化学物質、又はCMOS適合性次亜塩素酸塩溶液による湿式又は気相化学物質を使用して除去することができる。
触媒析出
触媒として使用される貴金属及び遷移金属は、材料の堆積、フィーチャを規定するためのリソグラフィ、及びリソグラフィパターンを所望の材料に転写するためのプラズマエッチングを含む、従来のCMOSパターニング方法によってパターニングすることができない。これは、触媒が典型的にはプラズマエッチングに必要な揮発性化合物を形成しないからである。さらに、イオンミリング及びプラズマエッチングからの残渣は、フィーチャ内に金属を再堆積させ、デバイスの故障をもたらす可能性がある。
必要とされる触媒の厚さは、CICE処理及びエッチングされるパターンに依存する。さらに、不均一なエッチング深さを防止するために、触媒の厚さを増加させて、メッシュの剛性を向上することができる。触媒パターニングのための方法を以下に記載する。
選択的原子層堆積
Pt又はPdのような触媒金属の選択的原子層堆積(ALD)は、金属がシリコンと直接接触する領域にのみ堆積されることを確実にするために使用することができる。ネイティブシリコン酸化物を用いて、堆積領域とリソグラフィレジストフィーチャとの間の表面エネルギ勾配を向上することができる。図4は、本技術のいくつかの実施形態による、選択されたALDを使用して触媒をパターン化する際に使用することができる一組の工程の一例を示す処理400を含む。
図5に示すように、ステップ505は、基板上への選択的ブロッキング層(例えば、PMMA、ポリイミド、カーボン等)の光学的堆積を示す。いくつかの実施形態では、基板は、エピタキシャルドープシリコン、SiGe、又は用途に基づく他の層などの任意の層を有するSiウェハであってもよい。ステップ510では、リソグラフィを使用して触媒領域を画定することができる。いくつかの例では、リソグラフィは、フォトリソグラフィインプリントリソグラフィ、EUVリソグラフィ、Litho-Etch-Litho-Etch(LELE)、又は他の種類の目的ベースのリソグラフィのうちの1つ以上を含むことができる。ステップ515に続き、光リソグラフィ用のリソグラフィレジストが開発される。加えて、インプリントリソグラフィのための残留層厚さのデスカム及び選択的ブロッキング層へのパターン転写が、シリコン基板を露出させるために起こり得る。さらに、リソグラフィされたレジストは、選択的原子層堆積(SALD)の前に除去されてもよい。ステップ520では、S-ALDは、ネイティブ酸化物表面上の触媒材料に、又はシリコン基板を酸素プラズマに曝すことによって生成された酸化物に適用される。いくつかの実施形態では、ALDは、リソグラフィされたレジスト及び/又はブロッキング層には適用されない(又はわずかな量で適用される)。工程525において、CICEが実行され、CICEが完了すると、工程530において、触媒材料、ブロッキング層、及び/又はリソグラフィされたレジストが除去される。
一実施形態では、フォトリソグラフィを使用して、選択的原子層堆積前にパターンを作成する。この場合、フィルムの多層積層は、有機スピンオンBARCを用いたフォトリソグラフィに使用され、この多層積層に使用されるカーボンハードマスクは、選択的ALDのための選択的ブロッキング層としても使用することができる。
図6は、フォトリソグラフィ後の選択的ALDのための処理フローの一例を示す処理600を含む。処理ステップ605では、フォトリソグラフィが多層膜積層体に適用される。いくつかの実施形態では、多層フィルムスタックは、トップコート、PR、BARC、ハードマスク、カーボンハードマスク、及び基板のうちの一以上を含む。処理600は、フォトリソグラフィがさらに多層膜積層体に適用され、レジストが現像される処理ステップ610を継続する。処理ステップ615では、レジストが一旦現像されると、ハードマスクへのエッチングが生じる。いくつかの実施形態では、エッチングは、スピンオンガラス又は二酸化シリコンなどのシリコンの使用を含む。処理ステップ620では、フォトレジストが除去され、カーボンハードマスクへのエッチングが行われる。いくつかの実施形態では、カーボンハードマスクのエッチングは、CVDカーボン又はスピンオンカーボンを利用してもよい。処理ステップ625において、シリコン含有ハードマスクは、気相HFを用いて除去される。いくつかの実施形態では、シリコン含有ハードマスクは、炭素に対して選択的なプラズマエッチングによって除去することができる。シリコン含有ハードマスクが除去された後、処理ステップ630において、触媒の選択的ALDが行われる。処理ステップ635において、カーボンハードマスクが除去される。別の実施形態では、カーボンハードマスクを所定の位置に残してもよい。処理ステップ640において、CICEが実行される。
原子層堆積(ALD)のための前駆体を以下の表に列挙する:
Figure 2022523520000003

原子層エッチング
リソグラフィ後に材料をエッチング除去することに基づいて、触媒材料をパターン化可能である。例えば、白金は、210℃を超える温度でPtClを形成するためにClによるプラズマエッチングを使用してエッチングすることができ、その理由は、PtClは、これらの温度で揮発性であり、したがって、堆積及びリソグラフィの後に金属をエッチングする実行可能な方法として使用することができるからである。従来のプラズマエッチングは、触媒材料のいくつかに対して揮発性化合物を生成しないことがあるが、原子層エッチング(ALE)などの他の方法を、リソグラフィされたパターンを破壊しない穏やかなエッチング処理に使用することができる。特に、使用することができる20nm未満のフィーチャサイズについては、ALEを使用することができる。図7は、いくつかの実施形態による、ALEを使用する触媒のパターン化の例を示す処理700を含む。
図7に示すように、ステップ705は、基板上への触媒材料の堆積を必要とする。いくつかの実施形態では、触媒材料の堆積は、ALD、スパッタリング、電子ビーム蒸着、熱蒸着、電着、又は他の同様の堆積方法のうちの一以上を利用することができる。基板は、Siウェハとすることができる。いくつかの実施形態では、基板は、基板の用途に応じて、エピタキシャルドープドシリコン、SiGe、又は他の層などの追加の層を含むことができる。処理ステップ710では、エッチマスク(例えば、スピンオンカーボン、酸化シリコン、窒化物、Ti、TiNなど)の堆積が生じ、その後、リソグラフィによって触媒領域が画定され得る。リソグラフィは、フォトリソグラフィ、インプリントリソグラフィ、EUVリソグラフィ、及び/又はLitho-Etch-Litho-Etch(LELE)によって実行されてもよい。使用されるリソグラフィのタイプは限定されないことが理解されるべきである。
触媒領域が画定されると、処理ステップ715において、リソグラフィされたレジストが光リソグラフィのために現像される。いくつかの実施形態では、残留層厚さのデスカムは、インプリントリソグラフィのために実行される。加えて、任意のエッチングマスク層へのパターン転写及びプラズマエッチング又は原子層エッチングを用いた触媒のパターニングが生じ得る。工程720では、エッチングマスク及びリソグラフィを除去することができる。工程720に続いて、工程725において、CICEが実行される。一旦CICEが完了すると、工程730において、触媒材料は、ウェットエッチング、プラズマエッチング又は原子層エッチング(ALE)を通して除去される。
Ptのエッチングのための典型的なプラズマエッチング化学は、SF/Ar/O、SF/C、Cl/CO、Cl/O、Cl/C、HS、HBr、SCl/Cl及びCO/NHである。さらに、Pd及びPtは、SF/Ar、Cl/Ar及びCF/ARガス化学によってエッチングすることができる。しかしながら、これらのプラズマ化学は、エッチングされた物質の再堆積、高い熱要件、及び/又は基板物質の損傷などの課題を有する。原子層エッチング(ALE)は、これらの問題を回避することができる穏やかなエッチングである。
ALEを用いた異なる触媒材料の典型的なエッチング化学を以下に示す:
Figure 2022523520000004

リフトオフ
触媒は、リフトオフ処理を用いてパターン化することもできる。図8は、処理800を含み、いくつかの実施形態によるリフトオフを使用した触媒のパターン化の例を示す。図8に示す実施形態では、以下のステップが用いられる。処理ステップ805では、リフトオフ層(例えば、PVA、スピンオンガラス、ポリイミドなど)の基板上への堆積を行うことができる。いくつかの実施態様において、基板は、Siウェハであってもよい。Siウェハは、用途に応じて、エピタキシャルドープシリコン層、SiGe層、又は他のタイプの層を含む様々な層を含むことができる。処理ステップ810では、触媒領域がリソグラフィによって画定される。このリソグラフィは、フォトリソグラフィ、インプリントリソグラフィ、EUVリソグラフィ、Litho-Etch-Litho-Etch(LELE)又は他の適用適宜リソグラフィ方法を含むことができる。処理ステップ815に続き、リソグラフィレジストが現像されて、光リソグラフィが可能になる。また、残存層厚のデスカムも発生する可能性がある。リフトオフ層へのパターン転写は、リフトオフ層プロファイルにアンダーカットが存在するように、シリコン基板を露出させるために行うことができる。アンダーカットは、シリコン系のプラズマエッチングを用いてシリコン基板内に形成することもできる。リソグラフィレジストが基板上の適所に置かれると、処理ステップ820において、電子ビーム蒸着、熱蒸着、又は他の適切な方法を利用することによって、触媒材料を方向性をもって堆積させることができる。処理ステップ825において、触媒材料が堆積された後、シリコン基板と直接接触していない領域における触媒材料のリフトオフが起こり得る。いくつかの実施形態では、リフトオフ層を除去するためにウェットエッチングを使用することができる。ステップ830では、CICEが実行され、完了すると、ステップ835で触媒材料を除去することができる。
このリフトオフ処理は、収率損失及び材料の再堆積をもたらす可能性があり、したがって、最適化されなければならない。リフトオフ歩留まりを向上するために、リフトオフ処理と併せて超音波撹拌を使用することもできる。
リフトオフを伴わない触媒パターニング
CICE処理は、触媒材料がシリコンと接触している領域においてのみ、シリコンのような半導体にエッチングされる。この特性は、リフトオフなしにエッチングを実行するために使用することができる。触媒は、リソグラフィ領域及び基板の上部に堆積させることができるが、リフトオフを必要とせずに、基板と接触する領域のみがCICEによってエッチングされる。しかしながら、レジスト、窒化ケイ素、クロム、酸化アルミニウム等のようなリソグラフィされた物質上の触媒もまた、酸化剤還元反応を触媒し、エッチング液の濃度を中断させることがある。これは、追加の触媒作用を考慮してCICEエッチング液を最適化することによって克服することができる。
図9は、処理900を含み、本技術の様々な実施形態によるリフトオフなしに触媒をパターン化する例を示す。図9に示すように、いくつかの実施形態は、以下のステップを用いることができる。処理ステップ905では、アンダーカット層積層(例えば、スピンオンガラス、ポリイミド、スピンオンカーボン等)の基板上への堆積を行うことができる。いくつかの実施態様において、基板は、Siウェハであってもよい。Siウェハは、用途に応じて、エピタキシャルドープシリコン層、SiGe層、又は他のタイプの層を含む様々な層を含むことができる。処理ステップ910では、リソグラフィを使用して触媒領域を画定する。このリソグラフィは、フォトリソグラフィ、インプリントリソグラフィ、EUVリソグラフィ、Litho-Etch-Litho-Etch(LELE)又は他の申請適宜リソグラフィ方法を含むことができる。
処理ステップ915に続き、リソグラフィレジストが現像されて、光リソグラフィが可能になる。また、残存層厚のデスカムも発生する可能性がある。加えて、アンダーカット層積層体へのパター転写は、シリコン系基板を露出させるために行うことができ、その結果、シリコン系基板の上の層にアンダーカットが存在する。アンダーカットは、シリコン系のプラズマエッチングを用いてシリコン基板内に形成することもできる。リソグラフィレジストが基板上の適所に置かれると、処理ステップ920において、電解ビーム蒸着、熱蒸着、電着、又は他の堆積方法などの方法を使用して、触媒材料の堆積を行うことができる。いくつかの実施形態では、堆積層は、アンダーカットプロファイルのために不連続である。処理ステップ925では、触媒材料が堆積された後、CICEが実行され、完了すると、ステップ930で触媒材料、リソグラフィレジスト、及びアンダーカット層材料を除去することができる。
一実施形態では、アンダーカット積層は、シリコンの上にスピンオンカーボン(又はCVDカーボン)及びポリイミドを含む。プラズマエッチングは、ポリイミド層に対してスピンオンカーボン層よりも大きな横方向成分を有するように調整され、それによってアンダーカットが生じる。選択性を向上するために、シリコン含有高分子、例えば、シルスピン及びスピンオンガラスを使用してもよい。酸化ケイ素外側シェルは、これらのSi含有高分子中に存在してもよく、これらは、CICEエッチング液中のHFの存在により、CICE処理の前又は間にエッチング除去される。
あるいは、アンダーカット層は、ハードマスクの下にアンダーカットプロファイルを生成するために、シリコン内への短いプラズマエッチングにより置換することができる。シリコンは、RIE及び/又はBosch処理を用いてエッチングすることができる。シリコンの等方性は、エッチングガス、流量、圧力、電力、DCバイアス、及び他のエッチングパラメータを変化させることによって修正することができる。
図10は、本技術の様々な実施形態による、パターンの不連続性を示す、エッチングされたフィーチャ上に触媒材料を堆積させることによる触媒のパターニングの例1000を示す。処理ステップ1005では、基板は、プラズマエッチング、原子層エッチング又はウェットエッチングを使用して、短い高さまでエッチングされる。処理ステップ1010では、触媒材料は、物理蒸着、化学蒸着、熱又は電子ビーム蒸着などを使用して蒸着される。処理ステップ1015では、堆積された触媒を用いて半導体基板をエッチングするためにCICEが実行される。一実施形態では、エッチングマスクは、炭素、クロムなどであり、最初のエッチングは、反応性イオンエッチング及び/又は深いシリコンエッチングを使用してシリコン内に行われる。初期のシリコンエッチングプロファイルは、アンダーカットを作るために等方性であり得る。堆積される触媒は、以下のうちの1つ以上を含み、Au、Ag、Pt、Pd、Ru、Ir、Rh、W、Co、Cu、Al、RuO、lrO、TiN、TaN、グラフェン、Cr、C、Moなどのうちの2つ以上の合金であってもよい。
選択的電着
別の堆積方法は、リソグラフィ後の電着又は無電解堆積によるものであり、金属は、レジスト又は絶縁材料によって覆われていない基板の領域にのみ堆積される。この処理は、Siウェハのような基板を得ることを含み得る。Siウェハは、エピタキシャルドープシリコン層、SiGe層、又は他のタイプの層のような、付加的な応用ベースの層を含むことができる。いったん得られると、表面に電気伝導率を向上するための薄い(10nm以下の)金属層の堆積が起こり得る。金属層は、Ti、TiN、Ta、TaN、W、又は他の特定用途金属もしくは金属化合物のうちの一以上を含むことができる。金属層が堆積されると、PMMA、ポリイミド、又は他の絶縁材料などの追加の絶縁層を堆積することができる。次いで、触媒領域は、リソグラフィ(例えば、フォトリソグラフィ、インプリントリソグラフィ、EUVリソグラフィ、Litho-Etch-Litho-Etch等)を介して画定され得る。次いで、光リソグラフィ用にリソグラフィレジストを開発することができる。あるいは、インプリントリソグラフィのための残留層の厚さの減少が生じてもよい。いったん達成されると、絶縁層へのパターン転写は、金属薄膜(存在する場合)及び/又はシリコン基板を露出するために行われ得る。一旦露出されると、絶縁層材料によって覆われていない領域における触媒金属の選択的電着又は無電解堆積が起こり得る。
種々の触媒金属の電着のための化学を表に示す:
Figure 2022523520000005

触媒除去
CICE処理が完了した後、エッチング液材料は、高アスペクト比構造から完全に洗浄されなければならない。これは、液体の温度を上昇させて、DI水又は低表面張力液体、例えばイソプロピルアルコール又はエタノールなどのリンス媒体との置換を促進することによって行うことができる。これに続いて、エッチングされた高アスペクト比構造の底部にある触媒材料は、エッチングされた構造に影響を及ぼすことなく除去されなければならない。例えば、白金は、シリコン、シリコン酸化物、SiGe、多孔質シリコン、多孔質シリコン酸化物などに影響を与えずにエッチングされなければならない。従って、王水のようなウェットエッチング液は機能しない。プラズマエッチングは、深部及び/又は高いアスペクト比のトレンチの底部に到達する可能性は低く、壊れやすいエッチング構造の横方向エッチングを引き起こす可能性がある。また、プラズマエッチングは、エッチングされた材を再堆積させてもよい。従って、触媒金属を選択的に効果的に除去するためには、原子層エッチング(ALE)が必要である。
図11は、本技術のいくつかの実施形態による触媒材料のALEの一例を示す。図11は、基板1 105、処理1110、及び半導体1115をさらに含む環境1100を含む。いくつかの実施形態では、半導体1105は、触媒材料がCICEフィーチャの底部に存在するCICE後フィーチャを有する基板を含む。処理1110では、触媒材料は、表面改質及びエッチングの交互の工程を繰り返すことによって、触媒材料の原子層エッチングによって除去することができる。処理1110が完了すると、半導体1115が製造され得る。半導体1115は、半導体上の酸化物を除去した高アスペクト比構造の基板を含む。いくつかの実施態様において、半導体1105及び半導体1115は、同じ半導体である。
一実施形態では、触媒はパラジウムから作られ、パラジウムの原子層エッチングは、Oプラズマを使用してパラジウム表面を改質し、液体又は蒸気形態のギ酸を使用して改質パラジウム表面をエッチング除去することによって行われる。あるいは、表面改質は、高温で、プラズマなしで、酸素リッチ雰囲気中で行われる。両方の場合において、酸化物の薄い層が、シリコンHAR構造の周りに形成されてもよい。酸化工程中に成長される酸化シリコンの厚さは、自己制限されてもよい。ギ酸エッチングは、ナノ構造の周囲の酸化ケイ素に影響を及ぼさないように最適化される。酸化ケイ素は、HF気相又は原子層エッチングのような緩やかなエッチングを用いて除去される。
一実施形態では、ウェットエッチングを使用して触媒を除去し、質量分析、ICP-MS、液体クロマトグラフィーなどの方法による元素マッピングを使用して、エッチング液からの浸出液を、除去すべき微量の触媒について試験する。ローカルエリアは、EELS、XPS、XRRなどを使用してテストすることもできる。一実施形態では、除去される触媒は金であり、浸出液はヨウ化物ベースの金エッチング液である。別の実施形態では、除去される触媒は金であり、浸出液は王水、硝酸及び塩酸の混合物である。あるいは、浸出液は、Pt、Pd、Au、Ruなどの触媒のためのギ酸であってもよい。
エッチング液輸送
高アスペクト比フィーチャの底部への、及び底部からのエッチング液反応物及び生成物のラントスポーツは、CICE中の均一なエッチング、並びにALEを用いたCICE後の触媒材料の除去の両方にとって重要である。ALEの最大アスペクト比と最小フィーチャ寸法は、CICEのアプリケーションに依存する。例えば、1:100のアスペクト比及び10nm未満のフィンハーフピッチを有するfinFET、又は、1:500のアスペクト比及び30nmのフィーチャサイズを有する3DのNANDフラッシュデバイスは、高アスペクト比構造の底部からのエッチング液材料の輸送を可能とするために、追加の処理機能を要求してよい。これは、一以上の方法により達成可能である。例えば、ガス及び/又は基板の温度は上昇される。ガス又は基板の温度がいったん上昇すると、特に100より大きいアスペクト比のサブ50nm孔について、輸送を向上するために、大きな「アクセス孔」が生成される。一実施形態では、アクセス孔によって占有される面積が所望のデバイスの面積の1%を超えないように、エッチングガスの垂直輸送を可能にするために、ミクロンスケールのホールが10ミクロンピッチでパターン化される。他の触媒領域への横方向の輸送は、横方向の多孔質層を使用することによって、及び/又は連結された触媒メッシュ設計を利用することによって達成される。
あるいは、ALEステップ間のガスをポンプで排出するための高真空度(P<10mT)で、表面改質及びエッチング中に圧力チャンバ内部の圧力を増加(P>100mT)させてもよい。更に、エッチングガスが導入された後に、表面に向けられた運動エネルギを有する中性ガスを導入し、中性ガスがエッチングガスをフィーチャ内に動かす/ノックするようにしてもよい。
図12は、高アスペクト比トレンチにおけるALE用触媒へのアクセスの例1200を示し、本技術の一つ以上の実施形態による半導体ナノ構造1205、1210、1215、及び1220を含む。半導体1205は、バルクシリコン高アスペクト比構造を含む。半導体1210は、触媒エッチング液ガスの輸送を向上するために、多孔質及び非多孔質シリコンHAR構造の交互層を含む。半導体1215は、物理的輸送を向上するために、大きなフィーチャ及び接続された触媒構造を含む。半導体1220は、輸送向上のためにHAR構造の底部に作製される意図的多孔質構造を含む。
一実施形態では、3DのNANDフラッシュデバイスの適用のために、CICEを使用して、多孔質及び非多孔質シリコンの交互の層を有するナノ構造を生成する。ALEは、多孔質シリコン、非多孔質シリコン、及びいくつかの実施形態では酸化多孔質シリコンに影響を及ぼすことなく触媒金属を除去するために行われなければならない。
finFETデバイスの適用のための実施形態では、フィンの形成中のエッチング液拡散を促進するために、CICEを使用して横方向に多孔質層が生成される。次いで、これらの多孔質層は、ゲート、ソース、ドレイン、及び誘電体構成要素の製造中に酸化及び/又は除去されてもよい。
SiとSiGeの交互の層を有するナノシートFETデバイスの適用のための別の実施形態では、エッチング液拡散を促進するために、CICEを用いてナノシートフィンのシリコン部分の一部に横方向に多孔質層が生成される。次いで、これらの多孔質層は、ゲート、ソース、ドレイン、及び誘電体構成要素の製造中に酸化及び/又は除去されてもよい。
ナノシートFETデバイスの適用のための別の実施形態では、CICEは、SiGe及びSiの交互の層を有するナノ構造を作成するために使用される。この場合、ALEは、Si及びSiGeに影響を及ぼすことなく触媒材料を除去するために行われなければならない。
ALE処理のいくつかにおいて、触媒の酸化は、エッチングの前に行われる。この場合、触媒のみを酸化し、ナノ構造を酸化しないように注意しなければならない。あるいは、薄い自己制限酸化物をナノ構造上に成長させてもよく、これをHF気相エッチングで除去する。別の場合には、多孔質シリコンの選択的酸化は、ALEのための触媒を酸化しながらも行うことができる。
埋め込まれた触媒
触媒材料が最終デバイスに関与しない用途では、触媒は、エッチングを使用して除去することができ、又は触媒を絶縁材料内に埋め込んで、触媒がデバイスの性能に影響を及ぼさないことを保証することができる。これは、CICEを使用して、アプリケーションに必要とされるよりも大きな深さにエッチングすることによって達成することができる。次に、過剰な深さを利用して、触媒を隔離する絶縁層を形成する。
図13は、本技術のいくつかの実施形態による埋め込み触媒を用いた処理フローの例を示す。図13は、処理1300及び処理ステップ1305、1310、及び1315を示す。処理ステップ1305では、底部に多孔質層を有するCICE後の高アスペクト比構造が示されている。多孔質層は、絶縁性を向上させるために酸化させることができる。処理工程1310は、ALD、CVD、又は他の類似の処理を使用するSiOなどの絶縁体のコンフォーマルデポジションを含む。処理ステップ1315は、気相HFを使用するSiOの時間付きエッチバックを実証する。必要な領域のエッチ速度を高めるために局所加熱を用いることにより、エッチ深さモニタリングを制御するために、光学的計測を実行することができる。
あるいは、絶縁材料の厚さが均一であることを保証するために、ALDを使用してSiOを触媒材料上に選択的に堆積させることができる。
交互層の選択的除去
3DのNANDなどの用途では、いくつかの実施形態では、多孔質Si又は酸化多孔質Siの交互層を、シリコン層に対して選択的に除去しなければならない。これは、HF気相又はHFとHの溶液を用いて、又はSiOのALEを用いて行うことができる。いくつかの実施形態では、シリコンの交互層は、タングステン層又は酸化シリコン層に対して選択的に除去されなければならない。これは、SiのALE、TMAH、KOH、EDP、又は他の選択的シリコンエッチング液を使用するエッチングを使用して実行することができる。
ナノシートFETのような用途では、シリコン層に選択的にSiGeの交互の層を除去しなければならない。これは、塩酸(HCl)を用いて、又はALEを用いて行うことができる。
複合触媒
CICEのために使用される触媒材料は、触媒活性、粒径、CICEエッチング液に対する耐薬品性、CICE後にパターン化され除去される能力等のような、CICEのための所望のエッチング特性を作り出すように設計された異種材料の合金であってもよい。組合せスパッタ系を用いて合金を堆積することができる。合金は、Au、Ag、Pt、Pd、Ru、Ir、W、TiN、RuO、IrOなどの活性CICE材料及びMo、C、Cr、金属酸化物、半導体酸化物及び窒化物などの不活性又はエッチング遅延材料を含むであろう。
可能性のある合金の様々な組成の組み合わせスパッタリングを使用して、理想的な触媒材料を最適化することができる。コンビナトリアル多元触媒を生成するために、共スパッタリングが使用される。次いで、最適化された触媒組成を有するスパッタターゲットが、大面積CICE及び大量生産のために生成される。一実施形態では、触媒は、1~99%のCrと、残りの部分をRuとして含む。別の実施形態では、触媒は、1~99%の炭素を含み、残りの部分はRuとして含み、他の合金は、CrRu1-x-y、CrPd1-x-y、CrRu1-x-yなどを含む。
図14は、本技術のいくつかの実施形態による組み合わせ材料堆積1400の例を示す。図14に示される実施形態では、触媒材料の不連続な堆積を可能にするために、エッチングマスクを備えた短いエッチング構造を作成するために、開始基板を予めパターニングする。触媒合金は、共スパッタリングを用いて短いエッチング構造を有する基板上にスパッタリングされ、ここで、触媒合金の組成は、ウェハに対するスパッタターゲットの位置に依存する。不連続堆積の使用は、異なる触媒合金をパターン化するための化学エッチングレシピを開発する必要なしに、異なる触媒合金の試験を可能にする。次いで、パターン化した多元触媒を有する基板をCICEでエッチングし、CICE処理の品質を異なる位置で評価して、最良の合金を決定する。この処理は、異なる触媒位置及び組成で繰り返され、CICEを用いた様々な用途のための理想的な触媒を決定する。
エッチング深さ及び収率モニタリングのための崩壊したフィーチャの測定
ナノ構造体の崩壊は、天井及び/又は低い表面エネルギ被覆を用いて、崩壊前のフィーチャ部の臨界高さを増加させることによって防止することができる。天井加工は、プラズマエッチング又はSiSEでフィーチャを短く安定した高さまでエッチングし、天井を堆積させ、SiSE処理を継続することによって行われる。「天井」は、L/2のような短い柱の長さに沿った高さであってもよく、ここでLは短い安定した柱の高さである。これは、フィーチャが更にエッチングされ、短い柱の上部に天井を有するものよりも最大アスペクト比を大きく延長するにつれて、付加的な支持を与える。これは、高アスペクト比ピラーに構造的安定性を与え、崩壊を防止する。
天井は、角度付き堆積、ポリマー充填、エッチバック、及び天井堆積、又はスピンコーティングなどの方法によって堆積させることができる。天井に使用することができる材料には、Cr、Cr、炭素、シリコン、Alなどの、CICEエッチング液と反応しないポリマー、スパッタリング/堆積半導体、金属、及び酸化物が含まれる。天井はまた、追加の低解像度リソグラフィ工程によって、又は天井材料に空隙率を誘発する反応によって、空隙率にすることができる。基板がエッチングされ、触媒が除去されると、多孔質天井を除去する前に、原子層堆積のような方法によるメモリフィルム又は誘電体充填剤の堆積を行うことができる。天井材料はまた、原子層堆積(ALD)に対して非選択的であるように調整され得、それによって、細孔が堆積経路を閉鎖及びブロックすることを防止する。フィーチャを埋めた後、天井はエッチングされるか、又は研磨されて除去される。ALDを用いて、エッチング後に高アスペクト比の形状を閉じて、孤立した触媒を使用せずに深い孔を作ることもできる。
フルオロポリマーなどの低表面張力材料の堆積は、化学蒸着によって行うことができる。CF4、CHF、CH、CHなどのガスを使用して、プラズマツールを使用してポリマーを堆積させることができる。一実施形態では、不動態化層は、シリコンの深部反応性イオンエッチングのためのBosch処理において不動態化層を生成するために使用されるのと同じ処理を使用して堆積される。次いで、異方性エッチングを用いて、ナノ構造の底部の触媒の上部の不動態化層を除去し、CICEを用いて試料をさらにエッチングする。
図15は、本技術のいくつかの実施形態に従った、CICEによってエッチングされたフィーチャの臨界アスペクト比を延長するための処理1500の一例を示す。処理ステップ1505では、記載された実施形態を使用して触媒がパターン化される。1510における短いCICE処理は、崩壊していないナノ構造を生成するために行われる。処理ステップ1515は、異方性プラズマエッチングを使用して、ステップ1520において、触媒表面の上部から除去される、低表面エネルギ層の共形蒸着を含む。崩壊前の構造の臨界アスペクト比をさらに向上するために、角度付着又は犠牲材料充填、エッチバック、天井付着、及び犠牲材料の除去などの方法を使用して、天井をステップ1525においてナノ構造の上部に付着させることができる。処理ステップ1530では、CICEを使用する長いエッチングを行って、低表面エネルギ層及び天井によって促進される臨界高を有する崩壊していないナノ構造を作成することができる。
崩壊を防止するために、例えばテフロン(登録商標)などの低表面張力コーティング、及び、任意の固定された「天井」を用いることにより、アスペクト比が向上される。例えば重力、基板への接着、隣接するナノワイヤ間の接着、及び毛管効果などの様々な力に起因する崩壊についての臨界高さを決定するために、接着及び崩壊のための力学モデル及びシミュレーションが用いられる。
従来、エッチングの均一性は、所望の材料をエッチングするために使用されるエッチング化学物質によって最小限に攻撃されるエッチストップ層を使用することによって達成される。しかしながら、finFET、DRAMトレンチキャパシタ及びMEMSデバイスのような、シリコンの高アスペクト比エッチングを有する用途に対しては、エッチストップの代わりに時限エッチングが使用される。同様に、MACEについては、シリコンナノ構造の高さは、時限エッチングによって決定され、そこでエッチング液は、さらなるエッチングを防止するために洗浄される。温度、エッチング液濃度、背景光などの変動による所定のエッチング速度からの逸脱により、正確なエッチング時間は、ウェハごとに異なる場合がある。ターゲットエッチング深さで、又はターゲットエッチング深さの前に崩壊するようにプログラムされた部分を有するその場エッチングモニタを使用して、エッチング時間を決定することができ、それによって歩留まり及び均一性が向上される。
歩留まりモニタが、公称処理条件であるPCnominai=f(γsnominai,Enominai,hnominal)に対して特定の光学シグネチャを有するように設計されている場合、この光学シグネチャにおける偏差は、時間的にも空間的にも、公称処理条件からの偏差を示すことになる。歩留まりモニタの光学的シグネチャは、時間及び空間において、各特定のエッチング処理に合わせて調整される。
図16は、本技術のいくつかの実施形態によるプログラム可能な崩壊1600の領域の一例を示す。プログラム可能な崩壊の面積は、崩壊を検出するためのピラーの光学計測のための最小分解能によって決定される。一実施形態では、収率モニタ構造体は、5nmのステップで5nmから1000nmまで変化する臨界寸法を有する複数列のピラーからなり、ある時間における初期崩壊ピラーの寸法は、エッチング深さを決定することができる。あるいは、ピラー間の間隔を変えて、同様の崩壊結果を得ることができる。このような設計は、時限プラズマエッチング・処理の歩留まりモニタとしても使用することができる。しかし、ナノ構造の崩壊後、プラズマの方向性のために、側壁に沿ってピラーがエッチングされ始め、潜在的に、反復非光学シグネチャを引き起こす。
3DのNANDフラッシュのためのシリコン超過集積方法
図17は、本技術の種々の実施形態による、シリコン超格子集積スキーム17010の一例を示す。以下に示される導体層は、層の「迷路」部分内の誘電体材料に起因して、増加した抵抗を受ける可能性がある。
図18は、本技術の様々な実施形態による、導体(例えば、タングステン)層のコンダクタンスを向上した3DのNANDフラッシュデバイスを作るための代替アプローチを描く、処理フロー1800の一例を示す。図18に示すように、CICE処理及びその後の触媒除去は、ステップ(a)において、多孔質シリコンと非多孔質シリコンの交互の層を有する半導体ナノ構造を生成する。ステップ(b)で半導体(シリコンなど)をコンフォーマルに堆積させて、リソグラフィリンクを充填する。ステップ(c)において、選択的酸化処理は、多孔質シリコンと、多孔質シリコン酸化物層内のコンフォーマルに堆積されたシリコンとを酸化物に酸化する。ステップ(d)において、ポリマー、炭素、酸化ケイ素、窒化ケイ素などの材料がスリット内に堆積され、続いて、酸化ケイ素、窒化ケイ素、ポリシリコン、ゲルマニウムなどのメモリ材料がホール内に堆積される。ステップ(f)では、スリット内の物質が除去され、ステップ(g)では、シリコン層が、シリコン層内にコンフォーマルに堆積された非晶質又は極結晶シリコンを含む多孔質酸化物層に対して選択的に除去される。Wが堆積され、ゲート置換ステップ(h)でエッチバックされた後、任意のステップ(i)が実行され得、ここで、多孔質酸化物層は、ALD充填酸化シリコンで置換され得、及び/又はスリットは、誘電体で充填され得る。
図19は、本技術の様々な実施形態による、導体(例えば、タングステン)層のコンダクタンスを向上した3DのNANDフラッシュデバイスを作るための代替アプローチを描く、処理フロー1900の一例を示す。図19に示されるように、CICE処理及びその後の触媒除去は、ステップ(a)において、多孔質シリコンと非多孔質シリコンの交互の層を有する半導体ナノ構造を生成する。ステップ(b)において、選択的酸化処理は、多孔質シリコンと、多孔質シリコン酸化物層内のコンフォーマルに堆積されたシリコンとを酸化物に酸化する。ステップ(c)では、ポリマー、炭素、酸化ケイ素、窒化ケイ素などの材料がスリット内に堆積される。ステップ(d)において材料(シリコン、ゲルマニウム等)が共形的に堆積されて、リソグラフィリンクが充填され、ステップ(e)において、酸化シリコン、窒化シリコン、ポリシリコン、ゲルマニウム等のメモリ材料が孔に堆積される。
ステップ(f)では、スリット内の物質が多孔質酸化物層と共に除去され、ステップ(g)では、Wが蒸着され、ゲート置換工程でエッチバックされ、続いて、タングステン層内のリソグラフィリンク内にケイ化タングステンを得るための任意のアニールが行われる。これは、シリサイド化されたリンクが誘電体リンクとは異なり電流経路を妨害しないので、W層のコンダクタンスを向上する。ステップ(h)において、シリコン層は、多孔質酸化物層中のコンフォーマルに堆積されたアモルファス又は多結晶シリコンを含むタングステン(W)層に選択的に除去される。任意のステップ(i)は、酸化ケイ素又は酸窒化ケイ素又は別の絶縁体が、スロット内及びW層間に充填される場合に実行され得る。
非多孔質シリコンに対する多孔質シリコン及び/又は非晶質シリコンの選択的酸化は、プラズマ酸化、UV酸化、低温熱酸化などを使用して行われ、酸化速度は、温度、酸化剤流量(酸素、オゾン、水など)、圧力、プラズマ出力、及び酸化時間などの様々なパラメータを使用して調整される。フィーチャの縁部における非多孔質シリコンの薄層も酸化され得る。シリコン層パターン寸法のこの変化は、触媒パターニング及びリソグラフィ工程の間、補償することができる。
図20は、3DのNANDフラッシュ構造を生成するための様々な実施形態に必要な触媒パターンの例2000を示す。CICE処理中及びCICE処理後のナノ構造の崩壊を防ぎ、CICE中の触媒構造のふらつきを防ぐために、触媒パターン中の連結リンクが提供される。
図21は、図20に示される触媒パターンを作成するためのリソグラフィ処理フロー2100の一例を示す。処理ステップ2105は、接続リンクのためのライン/空間を作成することを含む。切断マスク(ステップ2110)を使用して、特定の領域内の線条を除去し、ステップ2115においてリンクをもたらす。次に、ステップ2120において、ドット及びラインが、切断されたラインスペース上にオーバーレイされ、パターン化される。次に、ステップ2125及び2130において、任意選択のカットマスクを使用して、より太い線にリンクをパターン形成する。
図22は、ツール制御システム、電界を含むエッチサブシステム、温度制御などの様々な構成要素を有するCICEエッチングツール2200の一例を示す。また、流量制御用のエッチング液分注サブシステムとエッチング液サブシステムから構成されている。
結論
文脈がそうでないことを明確に要求しない限り、明細書及び特許請求の範囲を通じて、単語「備える(comprise)」、「備える(comprising)」などは、排他的又は網羅的な意味ではなく、包括的な意味で解釈されるべきであり、つまり、「含むが、限定されない」という意味である。ここで使用されるように、文言「接続された」、「結合された」又はそれらの任意の変形は、2つ以上の要素間の直接又は間接の任意の接続又は結合を意味し、要素間の結合又は接続は、物理的、論理的又はそれらの組み合わせが可能である。加えて、単語「ここで」、「上記」、「以下」及び同様の単語が本明細書で使用される場合、本出願全体を参照し、本出願の任意の特定の部分ではない。上記詳細な説明において単数又は複数で用いられた単語は、文脈が許せば、複数又は単数を含んでよい。単語「又は」は、2以上のアイテムのリストを参照するとき、以下の解釈の全てを包含する:このリスト内のアイテムのいずれか、リスト内のアイテム全て、及び、リスト内のアイテムの任意の組合せ。
本技術の例の上記の詳細な説明は、網羅的であること、又は本技術を上記に開示された厳密な形態に限定することを意図していない。当業者が認識するように、本技術のための特定の例が例示の目的のために上述されているが、様々な同等の変更が本技術の範囲内で可能である。例えば、処理又はブロックは所与の順序で提示されているが、代替の実装は、異なる順序で、ステップを有するルーチンを実行することができ、又はブロックを有するシステムを使用することができ、いくつかの処理又はブロックは、削除され、移動され、追加され、細分され、結合され、及び/又は変更されて、代替又はサブコンビネーションを提供することができる。これらの処理又はブロックのそれぞれは、様々な異なる方法で実装され得る。また、処理又はブロックは、時には、連続して実行されるものとして示されているが、これらの処理又はブロックは、代わりに、並列に実行又は実装されてもよく、あるいは、異なる時に実行されてもよい。さらに、本明細書で言及される任意の特定の数は、単なる例であり、代替の実装形態は、異なる値又は範囲を使用することができる。
本明細書で提供される技術の教示は、必ずしも上記のシステムではなく、他のシステムに適用することができる。上述の様々な例の元素及び動作は、本技術のさらなる実装を提供するために組み合わせることができる。技術のいくつかの代替的な実施は、上述したそれらの実施に対する追加的な要素だけでなく、より少ない要素を含んでもよい。
上記の詳細な説明に照らして、これら及び他の変更を本技術に加えることができる。上記の説明は、本技術の特定の例を説明し、企図される最良の形態を説明するが、上記がどれほど詳細にテキストに現れるかにかかわらず、本技術は、多くの方法で実施することができる。システムの詳細は、本明細書に開示される技術によって依然として包含されながら、その特定の実施においてかなり変化し得る。上述したように、技術の特定の特徴又は態様を説明するときに使用される特定の用語は、その用語が関連付けられる技術の任意の特定の特性、特徴又は態様に限定されるように本明細書で用語が再定義されることを暗示するものと解釈されるべきではない。一般に、以下の特許請求の範囲で使用される用語は、上記の詳細な説明セクションがそのような用語を明示的に定義しない限り、本明細書で開示される特定の例に技術を限定すると解釈されるべきではない。したがって、本技術の実際の範囲は、開示された例だけでなく、特許請求の範囲の下で本技術を実施又は実施する全ての同等の方法も包含する。
特許請求の範囲の数を減らすために、本技術の特定の態様は、特定の特許請求の形成で以下に提示されるが、出願人は、任意の数の特許請求の形成で本技術の様々な態様を企図する。例えば、技術の一つの態様のみが、特定のクレームフォーマット(例えば、システムクレーム、方法クレーム、コンピュータ可読媒体クレーム等)で列挙されてもよいが、他の態様は、同様に、それらのクレームフォーマットで、又は、ミーンズプラスファンクションクレームで具現化されるような他の形態で具現化されてもよい。35U.S.C.§112(f)に基づいて取り扱われることを意図された特許請求の範囲は、「のための手段」という単語で始まるが、任意の他の文脈における「のための」という項の使用は、35U.S.C.§112(f)に基づく処理を呼び出すことを意図されていない。従って、出願人は、本出願又は継続出願の何れかにおいて、当該追加請求項様式を追求するために、本出願後に追加請求項を追求する権利を留保する。

Claims (136)

  1. 触媒影響化学エッチングのための装置であって、
    半導体ウェハを収容する処理チャンバと、
    前記処理チャンバ内の環境特性を制御するように構成された一以上のアクチュエータと、
    前記一以上のアクチュエータを介して一以上の環境特性を調整することにより、前記半導体ウェハのエッチング速度を制御する制御システムと、
    前記半導体ウェハの片側又は両側を照らす光源と、
    エッチング液を除去する洗浄ステーションと、
    を備えることを特徴とする装置。
  2. 前記環境特性は、温度、蒸気圧、電解、エッチング液濃度、エッチング液組成及び照明を含むことを特徴とする請求項1に記載の装置。
  3. 前記洗浄ステーションが前記処理チャンバと同一であることを特徴とする請求項1に記載の装置。
  4. エッチング状態を検出する複数のセンサを更に備えることを特徴とする請求項1に記載の装置。
  5. 前記エッチング状態は、エッチング深さ、材料空隙率、エッチングされた交互層の数、エッチング液と接触するドープされた半導体材料の導電率、フィーチャの光学特性、及び、エッチング処理中及び/又はエッチング処理後に測定されたフィーチャの電気特性の一以上を含むことを特徴とする請求項4に記載の装置。
  6. 当該装置を介して処理されるセンドアヘッドウェハと、
    前記センドアヘッドウェハのエッチング状態を検知するオフライン計測システムと、
    を更に備えることを特徴とする請求項1に記載の装置。
  7. オフライン計測は、前記センドアヘッドウェハにおいて注目される処理エクスカーションを推定することを特徴とする請求項6に記載の装置。
  8. 前記処理チャンバは、前記半導体ウェハの片側又は両側にサファイア窓を有することを特徴とする請求項1に記載の装置。
  9. 前記処理チャンバは、前記半導体ウェハの片側又は両側に一以上の光ファイバケーブルを有することを特徴とする請求項1に記載の装置。
  10. オーム接触を生成するために、サファイア窓は、前記光源から基板の背面への照明を透過することを特徴とする請求項2に記載の装置。
  11. 前記処理チャンバは、前記半導体ウェハの片側又は両側に電極を有することを特徴とする請求項1に記載の装置。
  12. 前記電極は、前記半導体ウェハの片側又は両側への光の透過を可能にするように設計されていることを特徴とする請求項11に記載の装置。
  13. 前記光源は、波長及び強度が調整可能なランプであることを特徴とする請求項1に記載の装置。
  14. 電極の裏面の電解質が、過酸化水素水、PVL、PLA、硫酸、硫酸アンモニウム及び水の一以上を含むことを特徴とする請求項1に記載の装置。
  15. 前記エッチング状態は、前記半導体ウェハの前面又は背面の光学的計測法を用いて、その場で、決定されることを特徴とする請求項5に記載の装置。
  16. 前記半導体ウェハの前面の可視波長と、前記半導体ウェハの背面のIR波長を用いて取得された画像が、エッチング処理の任意の段階での3D画像の生成に利用可能であることを特徴とする請求項15に記載の装置。
  17. 前記画像は、1ミリ秒から1分の一定の時間間隔でスナップショットとして撮影されることを特徴とする請求項16に記載の装置。
  18. 100kHzより高い周波数で撮影された場合の前記スナップショットは、前記制御システムにおけるリアルタイム処理制御に利用可能であることを特徴とする請求項17に記載の装置。
  19. 触媒影響化学エッチングの信頼性を向上する方法であって、
    半導体材料を提供する工程と、
    前記半導体材料の表面上に触媒層をパターニングする工程と、
    前記パターニングされた触媒層をエッチング液及び時間変動電場に曝す工程と、ここで、前記パターニングされた触媒層、前記エッチング液及び前記電場は、垂直ナノ構造を形成する半導体材料のエッチングを引き起こし、
    高アスペクト比構造のエッチング中に、多孔質層がエッチング液の拡散を促進するように、エッチングが進行するにつれて、多孔質の一以上の層を生成する工程と、
    を含むことを特徴とする方法。
  20. 前記半導体材料は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項19に記載の方法。
  21. 前記半導体材料は、様々なドーピングレベル及びドーパントの半導体材料の交互層、即ち、高ドープシリコン及び低ドープシリコン、アンドープシリコン及びドープシリコン若しくはゲルマニウム、シリコン及びSiGe1-x、異なるドープシリコン及び/若しくはSiGe1-x、異なるドープシリコン及び/若しくはGe、又は、Si及びGe、を含むことを特徴とする請求項19に記載の方法。
  22. 製造された構造が、1nmと900nmとの間の厚さの多孔質層を少なくとも一層有することを特徴とする請求項21に記載の方法。
  23. シリコンのドープされた層の一つが、CICEで用いられるエッチング液の存在下において多孔質になることを特徴とする請求項21に記載の方法。
  24. エッチング液の存在下において前記触媒層が前記半導体材料中に沈むことを特徴とする請求項19に記載の方法。
  25. 前記エッチング液は、化学物質であるHF若しくはNHFを含有するフッ化物種、酸化剤であるH、KMnO若しくは溶存酸素、アルコールであるエタノール、イソプロピルアルコール若しくはエチレングリコール、又は、DI水を含む、プロトン性、非プロトン性、極性及び非極性の溶剤若しくはジメチルスルホキシド(DMSO)のうち、少なくとも2つを含むことを特徴とする請求項19に記載の方法。
  26. 前記半導体材料は、Ge、GaAs、GaN、Si、SiC、SiGe、InGaAs、及び、IV族、III-V族、II-V族の他の元素又は化合物であってよいことを特徴とする請求項19に記載の方法。
  27. 前記触媒層は、Au、Pt、Pd、Ru、Ag、Cu、Ni、W、TiN、TaN、RuO又はグラフェンの一以上を含むことを特徴とする請求項19に記載の方法。
  28. 製造された構造は、100nm未満であること、及び、フィーチャの高さと最小横寸法とのアスペクト比が5:1であること、の少なくとも一方の横寸法を有することを特徴とする請求項19に記載の方法。
  29. 少なくとも一つの多孔質層を生成するために、時間変化する電界が用いられることを特徴とする請求項19に記載の方法。
  30. 酸化された多孔質シリコンを生成するために、多孔質層の少なくとも一つが酸化されることを特徴とする請求項19に記載の方法。
  31. 少なくとも一つの多孔質層の孔径及び空隙率は、エッチングされた構造の構造安定性を維持しつつ、後で孔を通過することによりエッチング液の拡散が促進されるように、選択されることを特徴とする請求項19に記載の方法。
  32. エッチング液の拡散は、エッチング液及び/又は基板の温度を上昇することにより、さらに促進されることを特徴とする請求項19に記載の方法。
  33. エッチング液の拡散は、100nm未満の臨界寸法を有する高アスペクト比のフィーチャをエッチングするときに、向上された輸送のための大きなアクセス孔を生成することにより、さらに促進されることを特徴とする請求項19に記載の方法。
  34. 前記アクセス孔は、デバイスの全面積の10%を超えないことを特徴とする請求項33に記載の方法。
  35. 少なくとも一つの多孔質層の位置及び厚さは、エッチングされた構造の用途により決定されることを特徴とする請求項19に記載の方法。
  36. 成果構造が、後段の、フィンFET、横方向ナノワイヤFET又はナノシートFETの形成に用いられることを特徴とする請求項35に記載の方法。
  37. フィンFETの形成のための前記多孔質層の位置は、少なくとも20nm厚の非多孔質層より下であり、ここで、少なくとも20nm厚の非多孔質ナノ構造がフィンを生成するために用いられることを特徴とする請求項36に記載の方法。
  38. ナノワイヤFET又はナノシートFETを形成するための多孔質層の位置は、総厚が少なくとも20nmのSi/SiGe層のスタックより下であり、ここで、少なくとも20nm厚Si/SiGeナノ構造は、横方向ナノワイヤ又はナノシートを生成するために用いられることを特徴とする請求項36に記載の方法。
  39. Si/SiGe層のスタック間の多孔質シリコンの複数の層が存在することで、最終的なエッチングされた構造が、その間において多孔質層の複数のナノシートを有することを特徴とする請求項38に記載の方法。
  40. 半導体構造はDRAMセルを作るために用いられることを特徴とする請求項19に記載の方法。
  41. DRAMを液性するための多孔質層の位置は、少なくとも10nm厚の非多孔質層の下であり、ここで、少なくとも10nm厚の非多孔質層は、DRAMトランジスタを生成するために用いられることを特徴とする請求項40に記載の方法。
  42. 多孔質層は、100nmを超える厚さであってよく、多孔質層は酸化されており、及び/又は、孔がSiO、SiN若しくはSiONを含む低k誘電材料で充填されていることを特徴とする請求項41に記載の方法。
  43. 孔は、多孔質層の形成と一緒にCICEでエッチングされ、これらの高アスペクト比孔は、DRAMキャパシタを生成するために誘電体及び金属で充填されることを特徴とする請求項42に記載の方法。
  44. 半導体構造は3DのNANDフラッシュを作るために用いられることを特徴とする請求項19に記載の方法。
  45. 触媒影響化学エッチングの信頼性を向上する方法であって、
    半導体材料を提供する工程と、
    前記半導体材料の表面上に触媒層をパターニングする工程と、ここで、パターンは一以上のリソグラフィックリンクを含み、
    前記パターン化された触媒層の前記リソグラフィックリンクが、高アスペクト比構造のエッチング中のエッチング液の拡散を促進するように、前記パターン化された触媒層をエッチング液にさらす工程と、
    を含むことを特徴とする方法。
  46. 前記半導体材料は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項45に記載の方法。
  47. 前記半導体材料は、様々なドーピングレベル及びドーパントの半導体材料の交互層、即ち、高ドープシリコン及び低ドープシリコン、アンドープシリコン及びドープシリコン若しくはゲルマニウム、シリコン及びSiGe1-x、異なるドープシリコン及び/若しくはSiGe1-x、異なるドープシリコン及び/若しくはGe、又は、Si及びGe、を含むことを特徴とする請求項45に記載の方法。
  48. エッチング液の存在下において前記触媒層が前記半導体材料中に沈むことを特徴とする請求項45に記載の方法。
  49. 前記エッチング液は、化学物質であるHF若しくはNHFを含有するフッ化物種、酸化剤であるH、KMnO若しくは溶存酸素、アルコールであるエタノール、イソプロピルアルコール若しくはエチレングリコール、又は、DI水を含む、プロトン性、非プロトン性、極性及び非極性の溶剤若しくはジメチルスルホキシド(DMSO)のうち、少なくとも2つを含むことを特徴とする請求項45に記載の方法。
  50. 前記半導体材料は、Ge、GaAs、GaN、Si、SiC、SiGe、InGaAs、及び、IV族、III-V族、II-V族の他の元素又は化合物であってよいことを特徴とする請求項45に記載の方法。
  51. 前記触媒層は、Au、Pt、Pd、Ru、Ag、Cu、Ni、W、TiN、TaN、RuO又はグラフェンの一以上を含むことを特徴とする請求項45に記載の方法。
  52. 製造された構造は、100nm未満であること、及び、フィーチャの高さと最小横寸法とのアスペクト比が5:1であること、の少なくとも一方の横寸法を有することを特徴とする請求項45に記載の方法。
  53. 前記リソグラフィックリンクが触媒の分離された領域を接続することにより、エッチングされた構造の構造安定性を維持しつつ、前記リソグラフィックリンクを横切る横方向の移動によりエッチング液化学物質の輸送を促進することを特徴とする請求項45に記載の方法。
  54. 前記リソグラフィックリンクは、CICE中に触媒が基板内に沈むときの前記半導体材料におけるギャップに対応することを特徴とする請求項45に記載の方法。
  55. 前記ギャップは、SiO、SiN、SiON、エピタキシャルSi、W、TiN又は炭素を含む材料で充填されることを特徴とする請求項54に記載の方法。
  56. 前記ギャップを充填するために用いられる材料は、ナノ構造の最終的な用途に依存することを特徴とする請求項54に記載の方法。
  57. 前記材料は、原子層蒸着、化学蒸着、電子ビーム蒸着、スピンコーティング、インクジェット分配、物理蒸着又はプラズマ強化蒸着を用いて充填されることを特徴とする請求項56に記載の方法。
  58. 前記エッチング液の拡散は、前記エッチング液及び/又は黄倍の温度を上昇することにより、さらに促進されることを特徴とする請求項45に記載の方法。
  59. エッチング液の拡散は、100nm未満の臨界寸法を有する高アスペクト比のフィーチャをエッチングするときに、向上された輸送のための大きなアクセス孔を生成することにより、さらに促進されることを特徴とする請求項45に記載の方法。
  60. 前記アクセス孔は、デバイスの全面積の10%を超えないことを特徴とする請求項33に記載の方法。
  61. 成果構造が、後段の、フィンFET、横方向ナノワイヤFET又はナノシートFETの形成に用いられることを特徴とする請求項45に記載の方法。
  62. 半導体構造はDRAMセルを作るために用いられることを特徴とする請求項45に記載の方法。
  63. 半導体構造は、3DのNANDフラッシュを作るために用いられることを特徴とする請求項45に記載の方法。
  64. 触媒影響化学エッチングのための触媒をパターニングする方法であって、
    基板をリソグラフィ構造でパターニングする工程と、
    ここで、前記基板の表面は前記リソグラフィ構造のない領域で露出されており、
    露出された基板表面上に触媒を選択的に堆積する工程と、
    前記基板及び前記触媒をエッチング液に曝す工程と、
    を含むことを特徴とする方法。
  65. 前記基板は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項64に記載の方法。
  66. 前記基板は、様々なドーピングレベル及びドーパントの半導体材料の交互層、即ち、高ドープシリコン及び低ドープシリコン、アンドープシリコン及びドープシリコン若しくはゲルマニウム、シリコン及びSiGe1-x、異なるドープシリコン及び/若しくはSiGe1-x、異なるドープシリコン及び/若しくはGe、又は、Si及びGe、を含むことを特徴とする請求項64に記載の方法。
  67. 前記半導体材料は、Ge、GaAs、GaN、Si、SiC、SiGe、InGaAs、及び、IV族、III-V族、II-V族の他の元素又は化合物であってよいことを特徴とする請求項66に記載の方法。
  68. エッチング液の存在下において前記触媒層が前記半導体材料中に沈むことを特徴とする請求項64に記載の方法。
  69. 前記エッチング液は、化学物質であるHF若しくはNHFを含有するフッ化物種、酸化剤であるH、KMnO若しくは溶存酸素、アルコールであるエタノール、イソプロピルアルコール若しくはエチレングリコール、又は、DI水を含む、プロトン性、非プロトン性、極性及び非極性の溶剤若しくはジメチルスルホキシド(DMSO)のうち、少なくとも2つを含むことを特徴とする請求項64に記載の方法。
  70. 前記触媒層は、Au、Pt、Pd、Ru、Ag、Co、Cu、Ni、W、TiN、TaN、RuO、IrO又はグラフェンの一以上を含むことを特徴とする請求項64に記載の方法。
  71. 触媒材料は、選択的原子層堆積を用いてシリコン表面上に選択的に堆積し、ここで、前記シリコン表面はネイティブ酸化物層を含むことを特徴とする請求項64に記載の方法。
  72. シリコン表面は、薄い酸化物層を生成するために、酸素プラズマに曝されることを特徴とする請求項64に記載の方法。
  73. リソグラフィされた構造は、ポリマー、リソグラフィレジスト又は炭素を含む触媒材料の原子層堆積に従わない材料から作られることを特徴とする請求項71に記載の方法。
  74. 前記リソグラフィ構造は、前記触媒がコネクテッドメッシュを形成するように設計されていることを特徴とする請求項64に記載の方法。
  75. 触媒厚さは、前記コネクテッドメッシュの機械的安定性のために要求される厚さによって決定されることを特徴とする請求項74に記載の方法。
  76. 前記リソグラフィ構造は、前記触媒が孤立したドットを含むように設計されることを特徴とする請求項64に記載の方法。
  77. 触媒厚さは、触媒ドットがピンホールを含むように決定されることを特徴とする請求項76に記載の方法。
  78. 触媒厚さは、前記触媒が、材料の連続ドットを形成するために充分な厚さであるように決定されることを特徴とする請求項76に記載の方法。
  79. 触媒影響化学エッチングのための触媒をパターニングする方法であって、
    基板上に触媒を堆積する工程と、
    ここで、前記触媒は、リソグラフィ構造でパターニングされ、前記リソグラフィ構造は、触媒材料のエッチングのためのマスクとして用いられ、
    前記基板及び前記触媒をエッチング液に曝す工程と、
    を含むことを特徴とする方法。
  80. 前記基板は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項79に記載の方法。
  81. 前記基板は、様々なドーピングレベル及びドーパントの半導体材料の交互層、即ち、高ドープシリコン及び低ドープシリコン、アンドープシリコン及びドープシリコン若しくはゲルマニウム、シリコン及びSiGe1-x、異なるドープシリコン及び/若しくはSiGe1-x、異なるドープシリコン及び/若しくはGe、又は、Si及びGe、を含むことを特徴とする請求項79に記載の方法。
  82. 前記半導体材料は、Ge、GaAs、GaN、Si、SiC、SiGe、InGaAs、及び、IV族、III-V族、II-V族の他の元素又は化合物であってよいことを特徴とする請求項81に記載の方法。
  83. エッチング液の存在下において前記触媒層が前記半導体材料中に沈むことを特徴とする請求項79に記載の方法。
  84. 前記エッチング液は、化学物質であるHF若しくはNHFを含有するフッ化物種、酸化剤であるH、KMnO若しくは溶存酸素、アルコールであるエタノール、イソプロピルアルコール若しくはエチレングリコール、又は、DI水を含む、プロトン性、非プロトン性、極性及び非極性の溶剤若しくはジメチルスルホキシド(DMSO)のうち、少なくとも2つを含むことを特徴とする請求項79に記載の方法。
  85. 前記触媒層は、Au、Pt、Pd、Ru、Ag、Co、Cu、Ni、W、TiN、TaN、RuO、IrO又はグラフェンの一以上を含むことを特徴とする請求項79に記載の方法。
  86. 前記触媒材料は、原子層エッチングを用いてエッチング除去されることを特徴とする請求項79に記載の方法。
  87. 前記リソグラフィ構造は、前記触媒がコネクテッドメッシュを形成するように設計されていることを特徴とする請求項79に記載の方法。
  88. 触媒厚さは、前記コネクテッドメッシュの機械的安定性のために要求される厚さによって決定されることを特徴とする請求項79に記載の方法。
  89. 前記リソグラフィ構造は、前記触媒が孤立したドットを含むように設計されることを特徴とする請求項79に記載の方法。
  90. 触媒厚さは、触媒ドットがピンホールを含むように決定されることを特徴とする請求項79に記載の方法。
  91. 触媒厚さは、前記触媒が、材料の連続ドットを形成するために充分な厚さであるように決定されることを特徴とする請求項79に記載の方法。
  92. 触媒影響化学エッチング後に触媒材料を除去する方法であって、
    触媒影響化学エッチングを用いた高アスペクト比構造を、触媒を用いて、生成する工程と、
    ここで、前記触媒は、前記高アスペクト比構造の底部に位置しており、
    前記高アスペクト比構造に実質的に影響を及ぼすことなく、触媒材料を除去する工程と、
    を含むことを特徴とする方法。
  93. 前記高アスペクト比構造のアスペクト比は、エッチングガス、蒸気又は液体の物理的輸送が触媒金属と相互作用することを可能にするために可能な最大値を超えないことを特徴とする請求項92に記載の方法。
  94. 前記高アスペクト比構造は、多孔質材料の一以上の層を含むことを特徴とする請求項92に記載の方法。
  95. 触媒エッチングガス、蒸気又は液体の物理的輸送が、横方向多孔質層により促進されることを特徴とする請求項94に記載の方法。
  96. 前記触媒材料は、コネクテッドメッシュであることを特徴とする請求項92に記載の方法。
  97. 前記コネクテッドメッシュは、触媒エッチング液の物理的輸送を促進することを特徴とする請求項96に記載の方法。
  98. 前記触媒材料は原子層エッチングを用いて除去されることを特徴とする請求項92に記載の方法。
  99. 触媒エッチング液の物理的輸送は、エッチング液材料及び/又は基板の温度が上昇することによって、促進されることを特徴とする請求項98に記載の方法。
  100. 触媒エッチング液の物理的輸送は、エッチングガスの圧力が上昇することによって、促進され、より高い真空が、トレンチされた高アスペクト比の底部からのエッチング生成物の脱着の向上に用いられることを特徴とする請求項98に記載の方法。
  101. 臨界寸法が100nm未満の高アスペクト比フィーチャをエッチングするときに、触媒エッチング液の物理的輸送は、向上された輸送のための大きなアクセス孔を生成することにより促進されることを特徴とする請求項100に記載の方法。
  102. 前記リソグラフィ構造は、より大きなフィーチャ又はアクセス孔が、エッチング液の垂直輸送を向上するために系統的な方法で生成され、エッチング液及び生成物の横方向輸送を向上するためにより小さな触媒フィーチャに接続されるように、設計されることを特徴とする請求項101に記載の方法。
  103. 前記アクセス孔は、デバイスの総面積の10%を超えないことを特徴とする請求項102に記載の方法。
  104. 触媒エッチング液の物理的輸送は、エッチングガスが導入された後の表面に向かう運動エネルギを有する中性ガスを導入することにより促進され、それにより、前記中性ガスがエッチングガスをフィーチャ内に動かすことを特徴とする請求項98に記載の方法。
  105. 原子層エッチングは、前記触媒がエッチング除去されるまで、前記触媒材料の酸化層を生成するために酸化状態を酸化又は増加する工程と、前記触媒材料の前記酸化層をエッチングする工程と、エッチング生成物をポンピングする工程と、を繰り返すことを特徴とする請求項92に記載の方法。
  106. 高アスペクト比構造は、触媒エッチング工程においてエッチング除去されないことを特徴とする請求項105に記載の方法。
  107. 高アスペクト比構造は、限定外壁厚さを越えて酸化されないことを特徴とする請求項105に記載の方法。
  108. 半導体材料の酸化された外壁は、構造が影響を受けないように、HF蒸気を用いて除去されることを特徴とする請求項107に記載の方法。
  109. 半導体材料をエッチングする方法であって、
    半導体材料を提供する工程と、
    前記半導体材料の表面上に触媒層をパターニングする工程と、ここで、前記触媒層は複数のフィーチャを含み、
    前記パターニングされた触媒層をエッチング液に曝す工程と、ここで、前記パターニングされた触媒層及び前記エッチング液は、前記複数のフィーチャに対応する加工構造を形成するために半導体材料のエッチングを引き起こし、前記触媒材料はルテニウムである
    を含むことを特徴とする方法。
  110. 前記半導体材料は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項109に記載の方法。
  111. 触媒影響エッチングは、半導体層に空隙率を生成することを特徴とする請求項109位記載の方法。
  112. ルテニウムは、化学蒸着堆積又は原子層堆積を用いて堆積されることを特徴とする請求項109に記載の方法。
  113. ルテニウムは、プラズマエッチング又は原子層エッチングを用いてエッチングされることを特徴とする請求項109に記載の方法。
  114. ルテニウムは、選択的原子層堆積を用いて堆積されることを特徴とする請求項109に記載の方法。
  115. ルテニウムは、プラズマエッチング、蒸気エッチング、ウェットエッチング又は原子層エッチングを用いて、CICEの後に除去されることを特徴とする請求項109に記載の方法。
  116. 半導体材料をエッチングする方法であって、
    半導体材料を提供する工程と、
    前記半導体材料の表面上に触媒層をパターニングする工程と、ここで、前記触媒層は複数のフィーチャを含み、
    前記パターニングされた触媒層をエッチング液に曝す工程と、ここで、前記パターニングされた触媒層及び前記エッチング液は、前記複数のフィーチャに対応する加工構造を形成するために半導体材料のエッチングを引き起こし、触媒材料は2以上の材料の合金である
    を含むことを特徴とする方法。
  117. 前記半導体材料は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項116に記載の方法。
  118. 前記2以上の材料は、Au、Pt、Pd、Ag、Co、Cu、Ni、W、TiN、TaN、RuO2、IrO2、C、Mo、Cr、III-V族、II-V族、Ge、金属及び半導体酸化物を含む半導体、金属、並びに、半導体窒化物のうち一以上を含むことを特徴とする請求項116に記載の方法。
  119. 前記合金は、化学蒸着、原子層堆積、コスパッタリングを用いて堆積されることを特徴とする請求項116に記載の方法。
  120. 前記合金は、プラズマエッチング又は原子層エッチングを用いてエッチングされることを特徴とする請求項116に記載の方法。
  121. 前記合金は、プラズマエッチング、蒸気エッチング、ウェットエッチング又は原子層エッチングを用いて、CICEの後に除去されることを特徴とする請求項116に記載の方法。
  122. 半導体材料をエッチングする方法であって、
    半導体材料を提供する工程と、ここで、材料は少なくとも一つのドーピングタイプ及び/又は濃度を有し、
    前記半導体材料の表面上に触媒層をパターニングする工程と、ここで、前記触媒層は複数のフィーチャを含み、
    前記パターニングされた触媒層をエッチング液に曝す工程と、ここで、前記パターン化された触媒層及び前記エッチング液は、前記複数のフィーチャに対応する加工構造を形成するために半導体材料のエッチングを引き起こし、
    前記半導体材料の少なくとも一層のドーピングを修正する工程と、
    を含むことを特徴とする方法。
  123. 前記半導体材料は、単結晶バルクシリコンウェハ、基板上に堆積された100nmを超える厚さのポリシリコン層、基板上に堆積された100nmを超える厚さのアモルファスシリコン層、SOI(Silicon on Insulator)ウェハ、及び、基板上の100nmを超える厚さのエピタキシャルシリコン層の一つであることを特徴とする請求項122に記載の方法。
  124. 前記半導体材料のドーピングは、低濃度ドープ、中濃度ドープ、高濃度ドープ、非ドープ、p型ドープ、n型ドープのうち一以上であることを特徴とする請求項122に記載の方法。
  125. ドーパントは、リン、ホウ素、ヒ素、ゲルマニウム及びアンチモンの少なくとも一つを含むことを特徴とする請求項122に記載の方法。
  126. 基板のドーピングは、イオン注入、拡散又はアニーリングによって修正されることを特徴とする請求項122に記載の方法。
  127. 触媒影響化学エッチングにより高アスペクト比半導体構造の実質的な崩壊を防ぐ方法であって、
    2以上の崩壊していない半導体構造上に材料を堆積させることにより支持構造を生成する工程と、
    崩壊する前にフィーチャの臨界高さを増加する材料のより高いアスペクト比半導体構造を形成し、前記より高いアスペクト比半導体構造の実施的な崩壊を防ぐために、前記支持構造をエンチャント液に曝す工程と、
    を含むことを特徴とする方法。
  128. 前記崩壊していない半導体構造は、プラズマエッチング、化学エッチング及び触媒影響化学エッチングの一以上から作られることを特徴とする請求項127に記載の方法。
  129. 構造の基板は、半導体フィルムの一以上の層を含むことを特徴とする請求項127に記載の方法。
  130. 材料は、低表面エネルギを有し、ポリマー又はフルオロポリマーを含むことを特徴とする請求項127に記載の方法。
  131. 材料は、化学蒸着、物理蒸着又は熱蒸着を用いて堆積されることを特徴とする請求項127に記載の方法。
  132. 材料は、プラズマエッチング又は指向性エッチングによりナノ構造の底部から除去されることを特徴とする請求項127に記載の方法。
  133. 前記高アスペクト比半導体構造間の空隙は、第2材料で充填されることを特徴とする請求項127に記載の方法。
  134. 支持構造材料は、前記第2材料でさらに充填した後に選択的に除去されることを特徴とする請求項133に記載の方法。
  135. 構造は、DRAMセルを作るために用いられることを特徴とする請求項134に記載の方法。
  136. 構造は、垂直チャネル及びトレンチを有する3DのNANDフラッシュアレイを作るために用いられることを特徴とする請求項134に記載の方法。
JP2021549891A 2019-02-25 2020-02-24 異方性化学エッチングのための大面積測定及び処理制御 Pending JP2022523520A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962810070P 2019-02-25 2019-02-25
US62/810,070 2019-02-25
PCT/US2020/019543 WO2020176425A1 (en) 2019-02-25 2020-02-24 Large area metrology and process control for anisotropic chemical etching

Publications (2)

Publication Number Publication Date
JP2022523520A true JP2022523520A (ja) 2022-04-25
JPWO2020176425A5 JPWO2020176425A5 (ja) 2023-03-06

Family

ID=72238704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021549891A Pending JP2022523520A (ja) 2019-02-25 2020-02-24 異方性化学エッチングのための大面積測定及び処理制御

Country Status (7)

Country Link
US (1) US20220139717A1 (ja)
EP (1) EP3931863A4 (ja)
JP (1) JP2022523520A (ja)
KR (1) KR20210142118A (ja)
SG (1) SG11202109293XA (ja)
TW (2) TWI815315B (ja)
WO (1) WO2020176425A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3780070A1 (en) * 2019-08-14 2021-02-17 Paul Scherrer Institut System and etching method for fabricating photonic device elements
KR102539806B1 (ko) 2020-01-15 2023-06-05 램 리써치 코포레이션 포토레지스트 부착 및 선량 감소를 위한 하부층
US20220102118A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Etch apparatus for compensating shifted overlayers
CN116583932A (zh) * 2020-10-29 2023-08-11 德克萨斯大学系统董事会 用于受催化剂影响的化学蚀刻的设备和工艺技术
JP2024504118A (ja) * 2021-01-21 2024-01-30 ラム リサーチ コーポレーション エッチングフロント金属触媒を用いる高アスペクト比メモリのプロファイル最適化
US20220301887A1 (en) * 2021-03-16 2022-09-22 Applied Materials, Inc. Ruthenium etching process
WO2022216727A1 (en) * 2021-04-05 2022-10-13 The Board of Trustees of the Leland Stanford Junior University Office of the General Counsel Ultrahigh aspect ratio nanoporous and nanotextured microstructures with exceptionally high surface area prepared using nanopore-mediated metal-assisted chemical etching
CN114229787B (zh) * 2022-02-23 2022-07-08 绍兴中芯集成电路制造股份有限公司 改善深硅刻蚀晶圆硅柱缺陷的方法、结构及半导体器件
CN114671622A (zh) * 2022-03-09 2022-06-28 许昌恒昊光学科技有限公司 仿岩石层理交错堆积效果的玻璃蚀刻液及玻璃制作工艺
WO2023196493A1 (en) * 2022-04-07 2023-10-12 Board Of Regents, The University Of Texas System Tool and processes for electrochemical etching
KR102619817B1 (ko) * 2022-05-19 2024-01-02 세메스 주식회사 반도체 소자의 형성 방법 및 반도체 소자의 형성을 위한 기판 처리 시스템
WO2024006938A1 (en) * 2022-07-01 2024-01-04 Lam Research Corporation Cyclic development of metal oxide based photoresist for etch stop deterrence
CN115360496B (zh) * 2022-08-30 2023-09-29 合肥工业大学 基于金属辅助化学刻蚀的太赫兹高度差腔体器件的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569775B1 (en) * 1999-03-30 2003-05-27 Applied Materials, Inc. Method for enhancing plasma processing performance
US7265382B2 (en) * 2002-11-12 2007-09-04 Applied Materials, Inc. Method and apparatus employing integrated metrology for improved dielectric etch efficiency
JP2004327561A (ja) * 2003-04-22 2004-11-18 Ebara Corp 基板処理方法及び基板処理装置
US20050148198A1 (en) * 2004-01-05 2005-07-07 Technion Research & Development Foundation Ltd. Texturing a semiconductor material using negative potential dissolution (NPD)
US7324193B2 (en) * 2006-03-30 2008-01-29 Tokyo Electron Limited Measuring a damaged structure formed on a wafer using optical metrology
US7927469B2 (en) * 2006-08-25 2011-04-19 Semitool, Inc. Electro-chemical processor
US7444198B2 (en) * 2006-12-15 2008-10-28 Applied Materials, Inc. Determining physical property of substrate
US8734661B2 (en) * 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
US8951430B2 (en) * 2012-04-18 2015-02-10 The Board Of Trustees Of The University Of Illinois Metal assisted chemical etching to produce III-V semiconductor nanostructures
US20150376798A1 (en) 2013-03-14 2015-12-31 The Board Of Trustees Of The Leland Stanford Junior University High aspect ratio dense pattern-programmable nanostructures utilizing metal assisted chemical etching
CN111584355B (zh) * 2014-04-18 2021-07-13 株式会社荏原制作所 基板处理装置及基板处理系统
US10134599B2 (en) * 2016-02-24 2018-11-20 The Board Of Trustees Of The University Of Illinois Self-anchored catalyst metal-assisted chemical etching
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection
US10347497B2 (en) * 2016-09-23 2019-07-09 The Board Of Trustees Of The University Of Illinois Catalyst-assisted chemical etching with a vapor-phase etchant
KR20200090237A (ko) * 2017-11-28 2020-07-28 보드 오브 레젼츠, 더 유니버시티 오브 텍사스 시스템 촉매 유도 패턴 전사 기술

Also Published As

Publication number Publication date
EP3931863A1 (en) 2022-01-05
TW202105559A (zh) 2021-02-01
TWI759693B (zh) 2022-04-01
EP3931863A4 (en) 2023-04-26
WO2020176425A1 (en) 2020-09-03
SG11202109293XA (en) 2021-09-29
TWI815315B (zh) 2023-09-11
TW202226423A (zh) 2022-07-01
US20220139717A1 (en) 2022-05-05
KR20210142118A (ko) 2021-11-24

Similar Documents

Publication Publication Date Title
JP2022523520A (ja) 異方性化学エッチングのための大面積測定及び処理制御
JP7328220B2 (ja) 触媒促進パターン転写技術
US8980656B2 (en) Method of forming an array of high aspect ratio semiconductor nanostructures
US8193095B2 (en) Method for forming silicon trench
US9437441B2 (en) Methods for etching substrate and semiconductor devices
Solanki et al. Top-down etching of Si nanowires
US10128341B2 (en) Nanoporous semiconductor materials and manufacture thereof
Wilhelm et al. Fabrication of Suspended III–V Nanofoils by Inverse Metal-Assisted Chemical Etching of In0. 49Ga0. 51P/GaAs Heteroepitaxial Films
EP3153463A1 (en) Method for producing a pillar structure in a semiconductor layer
Mallavarapu et al. Scalable fabrication and metrology of silicon nanowire arrays made by metal assisted chemical etch
Kim et al. Anodic imprint lithography: Direct imprinting of single crystalline GaAs with anodic stamp
US9425089B2 (en) Conductive element structure and method
CN106328513A (zh) 半导体结构的形成方法
Jeong et al. Fabrication of vertical silicon nanotube array using spacer patterning technique and metal-assisted chemical etching
Sun et al. CMOS-compatible electrochemical nanoimprint: High throughput fabrication of ordered microstructures on semiconductor wafer by using a glassy carbon mold
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
Barrera Resolution limits of metal assisted chemical etching of polysilicon
US20230187213A1 (en) Nanofabrication of collapse-free high aspect ratio nanostructures
US11549193B2 (en) Metal-coated porous polymeric stamp materials for electrochemical imprinting
Mallavarapu Scalable and CMOS-compatible catalyst assisted chemical etch
US20230091900A1 (en) Etching apparatus and etching method
Castaneda Effect of thermal oxide film on scalable fabrication of silicon nanowire arrays using Metal Assisted Chemical Etching
Wang et al. Influence of voltage on photo-electrochemical etching of n-type macroporous silicon arrays
Kim Metal-assisted chemical etching of semiconductor nanostructures for electronic applications
Yin Fabrication of silicon nanowires with controlled nano-scale shapes using wet anisotropic etching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240520