JP2022510579A - 再グループ化が迅速なピクセルマトリクス - Google Patents

再グループ化が迅速なピクセルマトリクス Download PDF

Info

Publication number
JP2022510579A
JP2022510579A JP2021527162A JP2021527162A JP2022510579A JP 2022510579 A JP2022510579 A JP 2022510579A JP 2021527162 A JP2021527162 A JP 2021527162A JP 2021527162 A JP2021527162 A JP 2021527162A JP 2022510579 A JP2022510579 A JP 2022510579A
Authority
JP
Japan
Prior art keywords
multiplexer
column
pixels
detector
multiplexers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021527162A
Other languages
English (en)
Other versions
JP7394132B2 (ja
Inventor
ボッセ，ブリュノ
ファーブル，グザビエ
Original Assignee
トリクセル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トリクセル filed Critical トリクセル
Publication of JP2022510579A publication Critical patent/JP2022510579A/ja
Application granted granted Critical
Publication of JP7394132B2 publication Critical patent/JP7394132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Investigating Or Analysing Materials By The Use Of Chemical Reactions (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本発明は、物理的効果に感応し、且つ、マトリクスアレイ内の少なくとも１つの行及び複数列に配列されたピクセル（Ｐ）であって、物理的効果に依存する信号をそれぞれが生成するピクセル（Ｐ）のセットと、同一の列のうちの１つ又は複数のピクセルをそれぞれが接続し、ピクセル（Ｐ）によって生成された信号を運ぶことを意図したＱ個の列導体（Ｃｏｌ）と、を含むマトリクスアレイ検出器に関する。本発明によれば、検出器は、同時に動作するように構成されたＮ個のマルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）をさらに含み、各マルチプレクサが、Ｋ個の列導体からの信号を受信し、Ｋが２以上であり、Ｑが少なくともＫ２に等しい。列（Ｃｏｌ）及び関連付けされた導体は、その物理的な分布に従って順序付けられ、ｑは現在の列を表す。Ｎ個のマルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）は、１～Ｑ／Ｋまで順序付けられ、ｎは現在のマルチプレクサの階数を表す。ｑが１～Ｋ２の間にある階数ｑの列は、階数ｎ＝Ｋを法としてｑのマルチプレクサに接続されている。マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）の下流に、検出器は、マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）の出力（ＳＡ、ＳＢ、ＳＣ、ＳＤ）に存在する信号の混合を可能にするスイッチのネットワーク（３８）を含む。

Description

本発明は、マトリクスアレイ検出器に関する。本発明は、検出器における画像取り込みのために用いることができる。この種のデバイスは、概してマトリクスアレイ又は線形アレイに配列されたピクセルと呼ばれる多数の感応点を含む。
本発明は、可視画像の生成において使用することができるが、この分野に限定されない。例えば、圧力マップ若しくは温度マップ、又は化学ポテンシャル若しくは電位の二次元表現を生成することが可能である。これらのマップ又は表現は、物理量の画像を形成する。
検出器において、ピクセルは、検出器の基本的な感応素子を表す。各ピクセルは、各ピクセルが受ける物理的効果を電気信号に変換する。画像を形成するために処理及び格納することができるように、様々なピクセルからの電気信号がマトリクスアレイ読み取りフェーズで収集され、その後、デジタル化される。ピクセルは、物理的効果に感応するゾーンによって形成され、例えば、電荷電流を送達する。物理的効果は、光子のストリームを送達する電磁放射である場合があり、それゆえ、本発明は、この種の放射によって説明され、電荷電流は、感応ゾーンが受け取る光子のストリームに依存する。任意のマトリクスアレイ検出器に一般化することは簡単明瞭である。
画像検出器では、各ピクセルは、概して、感光素子又は光検出器を含み、これらは、例えば、フォトダイオード、フォトレジスタ又はフォトトランジスタとすることができる。数百万のピクセルが列及び行に配列されている場合がある、大型サイズの感光性マトリクスがある。各ピクセルは、例えば、スイッチ、キャパシタ、及び抵抗器で構成された電子回路をさらに含み、その下流側には、アクチュエータがある。感光素子及び電子回路で構成されたアセンブリにより、電荷を生成及び収集することが可能になっている。電子回路により、概して、各ピクセルで収集された電荷を電荷移動の後にリセットすることが可能になっている。アクチュエータの役割は、回路によって収集された電荷を列導体に転送又はコピーすることである。この転送は、アクチュエータが、これを行う命令を行導体から受けたときに実行される。アクチュエータの出力は、ピクセルの出力に対応する。「行導体」及び「列導体」という用語は、完全に恣意的なものである。当然ながら、これらの用語を入れ替えることが可能である。
この種の検出器では、ピクセルは、２つのフェーズ、すなわち、ピクセルの電子回路が感光素子によって生成された電荷を蓄積する、画像取り込みフェーズ、及び収集された電荷がアクチュエータによって列導体に転送又はコピーされる読み取りフェーズで動作する。
マトリクスアレイ画像検出器は、同一の行のピクセルをそれぞれ接続している行導体と、同一の列のピクセルをそれぞれ接続している列導体と、を含む。列導体は、マトリクスアレイの縁端部に概して配列されたコンバータ回路に接続されており、「列の末端（ｆｏｏｔ ｏｆ ｔｈｅ ｃｏｌｕｍｎ）」と呼ばれる場合がある。線形アレイ検出器は、ピクセルの行が１つしかない、したがって、ピクセルと同じ数の列を含んでいるマトリクスアレイ検出器であると見なすことができる。
読み取りフェーズでは、読み取り命令が、マトリクスアレイの同一の行のアクチュエータのすべてに伝送され、この行内のピクセルはそれぞれ、関連付けされた列導体にその電気的情報、電荷、電圧、電流、周波数、等々を転送することによって、読み取られる。
以下に、電気的情報が、ピクセル内においてアナログ方式で、同じ値のキャパシタに蓄積された電荷の量の形で利用可能な場合について説明することにする。当然ながら、本発明は、ピクセルのそれぞれで生み出された任意の形態の電気的情報、例えば、デジタル情報などに対して用いることができる。
複数のピクセルをまとめて読み取るために、それらを再グループ化することが望ましい場合がある。英語文献において名称「ビニング（ｂｉｎｎｉｎｇ）」で知られているこの再グループ化は、読み取られた各素子の信号対雑音比を向上させることを可能にする。ピクセルを再グループ化する別の理由は、検出器の感度を向上させるためである。ピクセルを読み取るときに、それらを再グループ化すると、検出器の読み取り速度を向上させることもまた可能になり、したがって、検出器によって生成される画像の頻度を高めることが可能になる。ただし、再グループ化は、空間分解能を犠牲にして実行される。
各ピクセルからの情報が電荷である場合、ピクセルは、例えば、列の末端にあるコンバータ回路に配列された共通のキャパシタに、再グループ化されるピクセルの電荷を再分配することによって、再グループ化することができる。
それに加え、同一のコンバータ回路に複数の列を接続することによって、列の末端にあるコンバータ回路の数を減らすことが可能である。同一のコンバータ回路に複数の列導体を接続するために、マルチプレクサを用いることが可能である。複数の隣接する列導体は、同一のマルチプレクサの様々な入力にそれぞれ接続されている。マルチプレクサの出力は、コンバータ回路に接続されており、したがって、それはピクセルの複数の隣接する列に共通である。同一のマルチプレクサに接続されたピクセルの様々な列は、コンバータ回路によって連続して読み取られる。マルチプレクサを用いると、コンバータ回路の数をマルチプレクサの入力の数に等しい係数Ｋで等分することができるが、読み取り動作がシリアルに実行されるため、同じ係数Ｋの分だけ読み取り速度が遅くなる。
別個の列に属する同一の行の隣接するピクセルからの情報は、コンバータ回路の出力で再グループ化される。コンバータ回路がピクセルの複数の列に共通である場合、同一の行からグループ化されるピクセルからの情報が同時に到達しないため、情報の再グループ化が実行しにくい。時間又は表面積を無駄にせずに、それを列の末端にある共通のキャパシタに再分配することは非常に複雑になる。
本発明は、コンバータ回路の数を減らすことを可能にするマルチプレクサの使用の枠組みの範囲内にある。本発明は、別個の列に属するすぐ隣にあるピクセルからの情報を再グループ化するピクセルマトリクスの読み取り速度を向上させることを目的とする。
この目的のために、本発明の主題は、マトリクスアレイ検出器であって、
●物理的効果に感応し、且つ、マトリクスアレイ内の少なくとも１つの行及び複数の列に配列されたピクセルであって、物理的効果に依存ずる信号をそれぞれが生成するピクセルのセットと、
●同一の列のうちの１つ又は複数のピクセルをそれぞれが接続し、ピクセルによって生成された信号を運ぶことを意図したＱ個の列導体であって、列及び関連付けされた導体が、その物理的な分布に従って順序付けられ、ｑが現在の列を表すＱ個の列導体と、
●Ｎ個のマルチプレクサであって、各マルチプレクサが１～Ｋまで順序付けられ、ｋが現在の入力の階数（ｒａｎｋ）を表すＫ個の入力であって、それぞれが、列導体のうちの１つからの信号を受信する入力を含み、Ｋが２以上であり、Ｑが少なくともＫ２に等しく、１～Ｑ／Ｋまで順序付けられ、ｎが現在のマルチプレクサの階数を表し、各マルチプレクサが出力を含むマルチプレクサであり、受信した信号をその入力順序でそれらの出力に順次送達するＮ個のマルチプレクサであり、同じ階数ｋの入力から受信した信号を同時に送達するように構成されたＮ個のマルチプレクサと、
●別個の列に属するすぐ隣にあるピクセルからの信号を混合するように、マルチプレクサの出力に存在する信号の混合を可能にするスイッチのネットワークと、
を含み、
●ｑが１～Ｋ２の間にある階数ｑの列が、階数ｎ＝Ｋを法としてｑのマルチプレクサに接続され、
●ｑが１～Ｋ２の間にある階数ｑの列が、階数
Figure 2022510579000002
 の入力に接続されている、マトリクスアレイ検出器である。
有利には、ＱがＫ２よりも大きく、第１のＫ２個の列導体の、Ｋ個のマルチプレクサへの接続及び対応するスイッチのネットワークへの接続が、Ｋ２個の列導体及びＫ個のマルチプレクサのサブセットによって複製される。
スイッチのネットワークは、Ｋの約数個からなるグループ化、又はＫ個からなるグループ化を生成するように有利に構成されている。
有利には、検出器は、それぞれがマルチプレクサのうちの１つに関連付けされたＮ個のコンバータ回路をさらに含み、各マルチプレクサが、関連付けされたコンバータ回路に多重化された信号を送達する。
スイッチのネットワークは、コンバータ回路の下流に有利に配列されている。
例として与えられる一実施形態の詳細な説明を読むことで、本発明がより良く理解されるとともに、さらなる利点が明らかになり、添付図面によってその説明を示す。
本発明を用いることが可能なピクセルマトリクスの一例を示す。 本発明を用いることが可能なピクセルマトリクスの別の例を示す。 図１のマトリクスに関連付けされた読み取り回路の一例を示す。 図３の読み取り回路で用いることが可能なコンバータ回路の一例を示す。 図３の読み取り回路で用いることが可能なスイッチのネットワークの一例を示す。
わかり易くするために、同じ要素は様々な図面において同じ参照符号を有するものとする。
以下の説明は、物理量に感応する素子をそれぞれ含む、ピクセルと呼ばれる複数の基本的な電子回路によって形成されたマトリクスアレイ検出器に関して提供される。基本的な電子回路は、記載の例では、光の放射に感応するピクセルである。当然ながら、本発明は、例えば、圧力マップ又は温度マップの生成を可能にする、任意の形式の物理量に感応する他の検出器に用いることができる。
図１は、理解し易くするために２つの行及び２つの列を含むマトリクスを概略的に示す。４つのピクセルＰはそれぞれ、行と列との交点に形成されている。当然ながら、実際のマトリクスアレイは概して、これよりもはるかに大きく、多数の行及び列を有する。マトリクスアレイは、デジタル化された画像の生成を可能にするマトリクスアレイ検出器１０の一部である。
各ピクセルＰは、ここではフォトダイオードＤによって表された感光ゾーンと、図１の例では、単一のトランジスタＴによって形成された電子処理回路と、を含む。構成要素Ｄ及びＴの参照符号の後に、２つの座標（ｉ，ｊ）が続き、これらはｉを行の階数とし、ｊを列の階数とすることができる。このピクセルは、１つのトランジスタを有するため、１Ｔ型ピクセルとも呼ばれ、その機能については後述する。
概して、英語文献においてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）の略語で知られる相補型結晶シリコン半導体を用いるトランジスタを含むピクセルマトリクスを製造することが、既知の慣行である。本発明は、この種のトランジスタに限定されず、例えば、英語文献においてＴＦＴ（ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）という名称で知られている薄膜電界効果トランジスタを含むマトリクスアレイに用いてもよい。ＴＦＴ型トランジスタは、金属酸化膜ベースの、例えば、英語の略語ＩＧＺＯで知られている、アモルファス又は結晶インジウム、ガリウム及び亜鉛酸化物ベースのトランジスタなどとすることができる。例えば、有機ＴＦＴ、アモルファスシリコンＴＦＴ、多結晶シリコンＴＦＴ、等々といったような、他の族のＴＦＴ型のトランジスタを用いることができる。
同一の列のピクセルＰは、列導体Ｃｏｌに接続されている。この導体により、導体に接続されたピクセルからの情報の収集が可能になっている。同一の行のピクセルＰは、ピクセルの行をそれぞれ制御可能にする信号Ｐｈｉ＿ｌｉｇｎｅを伝達する行導体に接続されている。
リセット動作後に行われる画像取り込みフェーズでは、フォトダイオードＤによって受光される照明は、そのカソードの電位を低下させる。この画像取り込みフェーズの後に、読み取りフェーズが続き、フォトダイオードＤの電位が読み取られる。これを行うために、トランジスタＴは、そのゲートに印加された制御信号Ｐｈｉ＿ｌｉｇｎｅによってオンになり、したがって、スイッチとして作用する。
列導体Ｃｏｌは、信号Ｐｈｉ＿ｌｉｇｎｅによって選択されたときに、対応する列のピクセルから情報を収集するために使用される。本発明は、様々な列導体Ｃｏｌからの情報を形にすることに関する。
本発明は、特に、トランジスタＴを、信号Ｐｈｉ＿ｌｉｇｎｅによってオンになる単純なダイオードに置き換えることによって、ピクセルがより単純な検出器において実装することもまた可能である。
図２は、同じく本発明による画像検出器に加えることが可能な、符号Ｑが付されたピクセルのマトリクスの別の例を概略的に示す。各ピクセルＱには、フォトダイオードＤと、ここでは３つのトランジスタＴ１、Ｔ２、及びＴ３によって形成された電子処理回路と、が含まれている。前述のように、フォトダイオードＤ、及び３つのトランジスタの参照符号の後に、２つの座標（ｉ，ｊ）が続き、これらは、ｉを行の階数とし、ｊを列の階数とすることができる。実際には、この種のピクセルは、他の構成要素、特に、他のトランジスタを含むことができる。このピクセルは、少なくとも３つのトランジスタを有しており、これが３Ｔ型ピクセルとも呼ばれる所以である。
同一の列のピクセルＰは、列導体Ｃｏｌの端部にあるトランジスタＴ５を共有している。同一の行のピクセルＰは、信号Ｐｈｉ＿ｌｉｇｎｅ、Ｖｄｄ、Ｖ＿ｒａｎ、及びＰｈｉ＿ｒａｎを伝達する４つの行導体に接続され、ピクセルの各行の制御を可能にしている。
トランジスタＴ１は、制御信号Ｐｈｉ＿ｒａｎがアクティブであるリセット動作の間に、フォトダイオードＤのカソードの電圧を電圧Ｖ＿ｒａｎにリセットすることができる。
リセット動作後に行われる画像取り込みフェーズでは、フォトダイオードＤによって受光される照明は、そのカソードの電位を低下させる。この画像取り込みフェーズの後に、読み取りフェーズが続き、フォトダイオードＤの電位が読み取られる。これを行うために、トランジスタＴ３は、そのゲートに印加された制御信号Ｐｈｉ＿ｌｉｇｎｅによってオンになり、したがって、スイッチとして作用する。３Ｔ型のピクセルのトランジスタＴ３は、図１を参照して説明した１Ｔ型のピクセルのトランジスタＴと同じ機能的な役割を実行する。
トランジスタＴ２は、フォロワとして動作し、トランジスタＴ５は、電流源として動作する。次に、トランジスタＴ２及びＴ５は、フォトダイオードＤのカソードに存在する電圧をコピーし、あるシフト内で、それを列導体Ｃｏｌで再現する電圧フォロワステージを形成する。そのコピーを実行するためには、トランジスタＴ２は、そのドレイン及びそのソースに流れるバイアス電流を必要とする。この電流は、トランジスタＴ５により形成された電流発生器によって課され、それは、複数のピクセルに共通であっても、共通でなくてもよい。示されている例では、トランジスタＴ５は、ピクセルの列に共通である。様々な列の読み取りと並行して、これらの同じ列に連続的に切り替える条件で、単一の電流源トランジスタＴ５だけをマトリクスアレイ全体に対して使用することもまた可能である。列導体Ｃｏｌは、トランジスタＴ２にバイアスをかけること、及び、対応する列のピクセルから、前記ピクセルが信号Ｐｈｉ＿ｌｉｇｎｅによって選択されたときに情報を収集することの両方のために使用される。或いは、その２つの機能を分離するために、列導体Ｃｏｌを分けることが可能である。
本発明は、動作の仕方が異なるピクセルに用いることができる。例として、本発明は、４Ｔ型のピクセルに用いることができる。トランジスタＴ１、Ｔ２、及びＴ３に加えて、４Ｔピクセルは、フォトダイオードＤのカソードと、ピクセルのノードを形成するトランジスタＴ２のゲートとの間に配列された追加のトランジスタを含む。この追加のトランジスタにより、フォトダイオードＤに蓄積された電荷をある選ばれた瞬間にピクセルのノードに転送することが可能になっている。
用いられる場合、制御信号Ｐｈｉ＿ｌｉｇｎｅ及びＰｈｉ＿ｒａｎを生成するアドレス指定回路は、一般的にはシフトレジスタであるが、図１及び図２には示されていない。アドレス指定回路は行の端部に配列されている。
行及び列という用語は、完全に恣意的なものであり、入れ替えることもできる。機能の点では、検出器１０及び検出器２０は、様々なピクセルの制御信号を伝達する行導体と呼ばれる導体と、様々なピクセルによって集められた情報の収集を可能にする列導体と呼ばれる導体と、を含む。
下記の説明は、列導体によって伝達される情報の使用に関する。本発明は、線形アレイの形で実現される検出器、すなわち、ピクセルの行が１つしかなく、このため、列にピクセルが１つしかない検出器でもまた用いることができる。
図３は、検出器１０の列、又は検出器２０の列の末端に配列された読み取り回路３０を示す。読み取り回路３０は、すべての列導体Ｃｏｌに接続されている。示されている例では、Ｃｏｌ１～Ｃｏｌ１６まで順序付けられた１６個の列導体が示されている。当然ながら、本発明は、１６個のピクセルの列を有する検出器、したがって、１６個の列導体に限定されない。導体の空間的な順序は、マトリクスアレイ内のピクセルの順序に対応する。ピクセルＰ（ｉ，ｊ）は、ピクセルＰ（ｉ，ｊ－１）及びピクセルＰ（ｉ，ｊ＋１）をすぐ隣のピクセルとして有する。したがって、列導体Ｃｏｌ（ｊ）は、まず列導体Ｃｏｌ（ｊ－１）を有し、次に列導体Ｃｏｌ（ｊ＋１）をすぐ隣のピクセルとして有する。列導体は、その物理的な分布に従って順序付けられている。現在の列の階数は、ｑで表示される。ｑは、列導体の物理的な順序で増加する自然な整数である。
示されている例では、読み取り回路３０は、４つの入力をそれぞれ有する４つのマルチプレクサＡ、Ｂ、Ｃ、及びＤを含む。様々なマルチプレクサＡ、Ｂ、Ｃ、及びＤの入力はそれぞれ、列導体Ｃｏｌのうちの１つに接続されている。各マルチプレクサは、その入力のそれぞれにおいて、列導体Ｃｏｌのうちの１つからの信号を受信する。より大まかには、各マルチプレクサは、Ｋ個の入力を有する。各マルチプレクサは、Ｋ個の列導体Ｃｏｌからの信号を受信するが、信号は１つの入力につき１つであり、Ｋは２以上である。所与のマルチプレクサでは、現在の入力の階数は、ｋによって表示され、ｋは１～Ｋの間の自然な整数である。検出器がＱ個の列導体を含む場合には、図３の例ではＱはＫ２に等しくなる。より多くの数の列を有するマトリクスアレイを用いる方法については、後述する。
示されている例では、マルチプレクサのそれぞれの入力は、マルチプレクサＡの場合、ｋ＝１～ｋ＝４まで、又はＡ１～Ａ４まで順序付けられており、その他のマルチプレクサＢ、Ｃ、及びＤの場合も同様である。最初の４つの列Ｃｏｌ１～Ｃｏｌ４は、４つのマルチプレクサのそれぞれの４つの第１の入力にそれぞれ接続されている。言いかえれば、列導体Ｃｏｌ１は入力Ａ１に接続され、列導体Ｃｏｌ２は入力Ｂ１に接続され、列導体Ｃｏｌ３は入力Ｃ１に接続され、列導体Ｃｏｌ４は入力Ｄ１に接続されている。次の４つの列導体Ｃｏｌ５～Ｃｏｌ８は、続いて、４つのマルチプレクサのそれぞれの４つの第２の入力にそれぞれ接続されている。言いかえれば、列導体Ｃｏｌ５は入力Ａ２に接続され、列導体Ｃｏｌ６は入力Ｂ２に接続され、列導体Ｃｏｌ７は入力Ｃ２に接続され、列導体Ｃｏｌ８は入力Ｄ２に接続されている。列導体の接続は、導体Ｃｏｌ１６が入力Ｄ４に接続されるまで、同じやり方で続いていく。
図３の例について、列導体Ｃｏｌとマルチプレクサとの接続は、下記の表に要約することができる。
Figure 2022510579000003
より大まかには、Ｋ個の入力をそれぞれ有するＮ個のマルチプレクサの場合であれば、マルチプレクサは、１～Ｑ／Ｋまで順序付けられ、ｎは、現在のマルチプレクサの階数を表している。列導体の階数がｑで表示される場合、ｑが１～Ｋ２の間にある階数ｑの列は、階数ｎ＝Ｋを法としてｑのマルチプレクサに接続されている。それに加え、ｑが１～Ｋ２の間にある階数ｑの列は、デフォルトの整数部分（ｑ－１）／Ｋに１を加算したものに等しい階数ｋの入力に接続されている。完全な数学的表記では、次式の通りである。
Figure 2022510579000004
列導体をマルチプレクサに接続するこの方法を使用すると、２つの隣接する列導体は、同一のマルチプレクサに接続されない。したがって、すぐ隣にある２つの列からの情報を同時に処理することが可能である。マルチプレクサの下流で実行される再グループ化が容易になるが、その理由は、別個の列に属するすぐ隣にあるピクセルからの情報を同時に処理するためである。上流及び下流は、ピクセルからの信号の転送方向で定義される。
検出器１０の行の読み取りフェーズでは、すべての列からの信号が、マルチプレクサの様々な入力でほぼ同時に提示される。各マルチプレクサＡ、Ｂ、Ｃ、及びＤは、それぞれの入力から受信する信号を、その入力順序で、その出力Ｓ１、ＳＢ、ＳＣ、及びＳＤにそれぞれ順次送達する。例えば、図３を参照すると、マルチプレクサＡは、その入力Ａ１で受信した列Ｃｏｌ１からの信号を、次に、その入力Ａ２で受信した列Ｃｏｌ５からの信号を、次に、その入力Ａ３で受信した列Ｃｏｌ９からの信号を、そして最後に、その入力Ａ４で受信した列Ｃｏｌ１３からの信号を送達する。同じことは、他のマルチプレクサＢ、Ｃ、及びＤに当てはまる。４つのマルチプレクサが同時に、且つ、有利には同期して動作するので、同時に列Ｃｏｌ１からの信号がマルチプレクサＡの出力で見られ、列Ｃｏｌ２からの信号がマルチプレクサＢの出力で見られ、列Ｃｏｌ３からの信号がマルチプレクサＣの出力で見られ、列Ｃｏｌ４からの信号がマルチプレクサＤの出力で見られる。次の瞬間、列Ｃｏｌ５、Ｃｏｌ６、Ｃｏｌ７、及びＣｏｌ８からの信号が、各マルチプレクサの出力でそれぞれ見られ、検出器１０のすべての列に対してこれが続く。言いかえれば、読み取り回路３０は、同じ階数ｋの入力から受信した信号を同時に送達するように構成されている。
検出器１０は、各マルチプレクサの下流にコンバータ回路を含むことがある。言いかえれば、各マルチプレクサは、関連付けされたコンバータ回路に多重化された信号を一斉同報する。マルチプレクサと同じ数のコンバータ回路がある。検出器１０及び検出器２０では、Ｑ／Ｋ個のコンバータ回路がある。マルチプレクサが存在することで、コンバータ回路の数をＱ／Ｋ倍減らすことが可能になっている。図３の例では、コンバータ回路は参照符号３２が付され、それらに関連付けされているマルチプレクサの参照符号が下付き文字として付されている。
図４は、積分器３３によって形成されたアナログコンバータ回路の一例を示している。マルチプレクサＡ～Ｄの各出力は、積分器として接続された増幅器３７の反転入力に接続されている。積分キャパシタ３５は、増幅器３７の反転入力と、コンバータ回路の出力を形成する増幅器３７の出力との間に接続されている。増幅器３７の非反転入力は基準電位に接続され、基準電位は、示されている例では、電気的接地である。コンバータ回路３３は、積分キャパシタ３５と並列に接続された電子スイッチ３６を含む。電子スイッチ３６により、コンバータ回路３３をリセットすることが可能になる。コンバータ回路３３により、関連付けされた列導体で伝達された電荷を電圧に変換することが可能になる。この代わりに、又はこれに加えて、コンバータ回路は、列導体で伝達される信号をデジタル化することができる。
それに加え、読み取り回路３０は、すぐ隣にあるピクセルからの信号の再グループ化を可能にするスイッチのネットワーク３８を含む。スイッチのネットワーク３８の一例が図５に示されている。スイッチのネットワーク３８は、存在する場合には、コンバータ回路の下流に有利に配列されている。図３に示されている例では、マルチプレクサはそれぞれ４つの入力を有しており、スイッチのネットワーク３８は、隣接するピクセルからの信号を２つずつ又は４つずつ再グループ化するように構成されている。より正確には、隣接するピクセルを再グループ化するために、スイッチのネットワーク３８は、３つの電子スイッチ３９、４０、及び４１と、３つのスイッチ３９、４０、及び４１のための制御モジュール４２と、を含む。スイッチ３９により、マルチプレクサＡ及びＢの出力を互いに接続することが可能になっている。キャパシタ４３は、マルチプレクサＡの出力に接続することができ、キャパシタ４４は、マルチプレクサＢの出力に接続することができる。スイッチ３９を閉じることにより、次に、キャパシタ４３及び４４が並列に接続され、これにより、マルチプレクサＡ及びＢの出力に存在する信号を混合するために、それらを平均することが可能になっている。スイッチ４１により、同様に、マルチプレクサＣ及びＤの出力を接続することが可能になっている。キャパシタ４５は、マルチプレクサＣの出力に接続することができ、キャパシタ４６は、マルチプレクサＤの出力に接続することができる。このように、第１の瞬間では、まず、列Ｃｏｌ１及び列Ｃｏｌ２のグループ化が、そして次に、スイッチのネットワーク３８の出力において、列Ｃｏｌ３及び列Ｃｏｌ４のグループ化が見られる。次の瞬間では、まず、列Ｃｏｌ５及び列Ｃｏｌ６のグループ化が、次に、列Ｃｏｌ７及び列Ｃｏｌ８のグループ化が、スイッチのネットワーク３８の出力で見られ、マルチプレクサがそれぞれの第４の入力に存在する信号を送達する第４の瞬間まで、これが続く。
図５の例により、すぐ隣にある列からの信号間で平均値を割り出すことが可能になっている。例えば、信号の加算など、信号の混合を可能にする他の代替的選択肢が可能である。
同じように、すぐ隣にあるピクセルを４つずつ再グループ化するために、マルチプレクサＡ、Ｂ、Ｃ、及びＤの出力はすべて接続されている。この目的のために、スイッチ４０により、マルチプレクサＢ及びＣの出力を接続することが可能になっている。スイッチ４０は、スイッチ３９及び４１とともにだけ閉じられている。３つのスイッチ３９～４１が閉じられると、４つのキャパシタ４３～４６が並列に接続され、これにより、４つのマルチプレクサＡ～Ｄの出力に存在する信号を平均することが可能になっている。このように、第１の瞬間では、列Ｃｏｌ１、Ｃｏｌ２、Ｃｏｌ３、及びＣｏｌ４のグループ化が、スイッチのネットワーク３８の出力で見られ、列Ｃｏｌ１３、Ｃｏｌ１４、Ｃｏｌ１５、及びＣｏｌ１６のグループ化がスイッチのネットワーク３８の出力でこのように見られる第４の瞬間まで、これが続く。
当然ながら、スイッチのネットワーク３８内のいずれのスイッチも閉じないことにより、グループ化を生成しないことが可能である。スイッチのネットワーク３８の出力は、画像を形成するために検出器で収集された情報をシリアルに送達するために、例えば、並列入力及び直列出力を有するシフトレジスタによって形成されたマルチプレクサ５０に接続することができる。したがって、マルチプレクサ５０の出力では、シリアルに送達される基本的な情報は、スイッチのネットワーク３８からの制御に従って、分離して得られた各ピクセルからのものである場合もあれば、隣接するピクセルのグループ化からのものである場合もある。
図３では、列導体の数Ｑは、各コンバータの入力の数を２乗したもの、すなわち、Ｋ２に等しい。これは、本発明の礎石を成している。より多数のピクセルの列、したがって、より多数の列導体を用いるために、この礎石を、Ｋ２を超える列に複製することができる。より正確には、第１のＫ２個の列導体のＫ個のマルチプレクサへの接続及び対応するスイッチのネットワーク３８への接続は、Ｋ２個の列導体及びＫ個のマルチプレクサのサブセットによって複製される。
図５は、２つ又は４つのグループ化の生成を可能にする４つの入力を有するマルチプレクサを用いる一例を提示している。より大まかには、入力の数が異なる他のマルチプレクサを用いることが可能である。例えば、１２個の入力を有する１２個のマルチプレクサの場合であれば、すぐ隣にある２個の、３個の、４個の、６個の、及び１２個の列からなるグループ化の生成が可能である。より大まかには、Ｋ個の入力を有するマルチプレクサを用いることにより、Ｋのすべての約数個の列からなるグループ化の生成が可能であり、Ｋ個の列からなるグループ化もまた可能である。
上記で見てきたように、Ｋ２よりも大きい列の数Ｑを有する検出器を製造することが可能である。この場合、検出器は、Ｋを法として階数ｎが１～Ｋの間にあるＫ個のマルチプレクサからなるグループと同じ数のスイッチのネットワークを有する。
本発明は、マトリクスアレイ検出器に関する。本発明は、検出器における画像取り込みのために用いることができる。この種のデバイスは、概してマトリクスアレイ又は線形アレイに配列されたピクセルと呼ばれる多数の感応点を含む。
本発明は、可視画像の生成において使用することができるが、この分野に限定されない。例えば、圧力マップ若しくは温度マップ、又は化学ポテンシャル若しくは電位の二次元表現を生成することが可能である。これらのマップ又は表現は、物理量の画像を形成する。
検出器において、ピクセルは、検出器の基本的な感応素子を表す。各ピクセルは、各ピクセルが受ける物理的効果を電気信号に変換する。画像を形成するために処理及び格納することができるように、様々なピクセルからの電気信号がマトリクスアレイ読み取りフェーズで収集され、その後、デジタル化される。ピクセルは、物理的効果に感応するゾーンによって形成され、例えば、電荷電流を送達する。物理的効果は、光子のストリームを送達する電磁放射である場合があり、それゆえ、本発明は、この種の放射によって説明され、電荷電流は、感応ゾーンが受け取る光子のストリームに依存する。任意のマトリクスアレイ検出器に一般化することは簡単明瞭である。
画像検出器では、各ピクセルは、概して、感光素子又は光検出器を含み、これらは、例えば、フォトダイオード、フォトレジスタ又はフォトトランジスタとすることができる。数百万のピクセルが列及び行に配列されている場合がある、大型サイズの感光性マトリクスがある。各ピクセルは、例えば、スイッチ、キャパシタ、及び抵抗器で構成された電子回路をさらに含み、その下流側には、アクチュエータがある。感光素子及び電子回路で構成されたアセンブリにより、電荷を生成及び収集することが可能になっている。電子回路により、概して、各ピクセルで収集された電荷を電荷移動の後にリセットすることが可能になっている。アクチュエータの役割は、回路によって収集された電荷を列導体に転送又はコピーすることである。この転送は、アクチュエータが、これを行う命令を行導体から受けたときに実行される。アクチュエータの出力は、ピクセルの出力に対応する。「行導体」及び「列導体」という用語は、完全に恣意的なものである。当然ながら、これらの用語を入れ替えることが可能である。
この種の検出器では、ピクセルは、２つのフェーズ、すなわち、ピクセルの電子回路が感光素子によって生成された電荷を蓄積する、画像取り込みフェーズ、及び収集された電荷がアクチュエータによって列導体に転送又はコピーされる読み取りフェーズで動作する。
マトリクスアレイ画像検出器は、同一の行のピクセルをそれぞれ接続している行導体と、同一の列のピクセルをそれぞれ接続している列導体と、を含む。列導体は、マトリクスアレイの縁端部に概して配列されたコンバータ回路に接続されており、「列の末端（ｆｏｏｔ ｏｆ ｔｈｅ ｃｏｌｕｍｎ）」と呼ばれる場合がある。線形アレイ検出器は、ピクセルの行が１つしかない、したがって、ピクセルと同じ数の列を含んでいるマトリクスアレイ検出器であると見なすことができる。
読み取りフェーズでは、読み取り命令が、マトリクスアレイの同一の行のアクチュエータのすべてに伝送され、この行内のピクセルはそれぞれ、関連付けされた列導体にその電気的情報、電荷、電圧、電流、周波数、等々を転送することによって、読み取られる。
以下に、電気的情報が、ピクセル内においてアナログ方式で、同じ値のキャパシタに蓄積された電荷の量の形で利用可能な場合について説明することにする。当然ながら、本発明は、ピクセルのそれぞれで生み出された任意の形態の電気的情報、例えば、デジタル情報などに対して用いることができる。
複数のピクセルをまとめて読み取るために、それらを再グループ化することが望ましい場合がある。英語文献において名称「ビニング（ｂｉｎｎｉｎｇ）」で知られているこの再グループ化は、読み取られた各素子の信号対雑音比を向上させることを可能にする。ピクセルを再グループ化する別の理由は、検出器の感度を向上させるためである。ピクセルを読み取るときに、それらを再グループ化すると、検出器の読み取り速度を向上させることもまた可能になり、したがって、検出器によって生成される画像の頻度を高めることが可能になる。ただし、再グループ化は、空間分解能を犠牲にして実行される。
各ピクセルからの情報が電荷である場合、ピクセルは、例えば、列の末端にあるコンバータ回路に配列された共通のキャパシタに、再グループ化されるピクセルの電荷を再分配することによって、再グループ化することができる。
それに加え、同一のコンバータ回路に複数の列を接続することによって、列の末端にあるコンバータ回路の数を減らすことが可能である。同一のコンバータ回路に複数の列導体を接続するために、マルチプレクサを用いることが可能である。複数の隣接する列導体は、同一のマルチプレクサの様々な入力にそれぞれ接続されている。マルチプレクサの出力は、コンバータ回路に接続されており、したがって、それはピクセルの複数の隣接する列に共通である。同一のマルチプレクサに接続されたピクセルの様々な列は、コンバータ回路によって連続して読み取られる。マルチプレクサを用いると、コンバータ回路の数をマルチプレクサの入力の数に等しい係数Ｋで等分することができるが、読み取り動作がシリアルに実行されるため、同じ係数Ｋの分だけ読み取り速度が遅くなる。
別個の列に属する同一の行の隣接するピクセルからの情報は、コンバータ回路の出力で再グループ化される。コンバータ回路がピクセルの複数の列に共通である場合、同一の行からグループ化されるピクセルからの情報が同時に到達しないため、情報の再グループ化が実行しにくい。時間又は表面積を無駄にせずに、それを列の末端にある共通のキャパシタに再分配することは非常に複雑になる。
本発明は、コンバータ回路の数を減らすことを可能にするマルチプレクサの使用の枠組みの範囲内にある。本発明は、別個の列に属するすぐ隣にあるピクセルからの情報を再グループ化するピクセルマトリクスの読み取り速度を向上させることを目的とする。
この目的のために、本発明の主題は、マトリクスアレイ検出器であって、
●物理的効果に感応し、且つ、マトリクスアレイ内の少なくとも１つの行及び複数の列に配列されたピクセルであって、物理的効果に依存ずる信号をそれぞれが生成するピクセルのセットと、
●同一の列のうちの１つ又は複数のピクセルをそれぞれが接続し、ピクセルによって生成された信号を運ぶことを意図したＱ個の列導体であって、列及び関連付けされた導体が、その物理的な分布に従って順序付けられ、ｑが現在の列を表すＱ個の列導体と、
●Ｎ個のマルチプレクサであって、各マルチプレクサが１～Ｋまで順序付けられ、ｋが現在の入力の階数（ｒａｎｋ）を表すＫ個の入力であって、それぞれが、列導体のうちの１つからの信号を受信する入力を含み、Ｋが２以上であり、Ｑが少なくともＫ２に等しく、１～Ｑ／Ｋまで順序付けられ、ｎが現在のマルチプレクサの階数を表し、各マルチプレクサが出力を含むマルチプレクサであり、受信した信号をその入力順序でそれらの出力に順次送達するＮ個のマルチプレクサであり、同じ階数ｋの入力から受信した信号を同時に送達するように構成されたＮ個のマルチプレクサと、
●別個の列に属するすぐ隣にあるピクセルからの信号を再グループ化するように、マルチプレクサの出力に存在する信号の混合を可能にするスイッチのネットワークと、
を含み、
●ｑが１～Ｋ２の間にある階数ｑの列が、階数ｎ＝Ｋを法としてｑのマルチプレクサに接続され、
●ｑが１～Ｋ２の間にある階数ｑの列が、階数
Figure 2022510579000011
 の入力に接続されている、マトリクスアレイ検出器である。
有利には、ＱがＫ２よりも大きく、第１のＫ２個の列導体の、Ｋ個のマルチプレクサへの接続及び対応するスイッチのネットワークへの接続が、Ｋ２個の列導体及びＫ個のマルチプレクサのサブセットによって複製される。
スイッチのネットワークは、Ｋの約数個からなるグループ化、又はＫ個からなるグループ化を生成するように有利に構成されている。
有利には、検出器は、それぞれがマルチプレクサのうちの１つに関連付けされたＮ個のコンバータ回路をさらに含み、各マルチプレクサが、関連付けされたコンバータ回路に多重化された信号を送達する。
スイッチのネットワークは、コンバータ回路の下流に有利に配列されている。
例として与えられる一実施形態の詳細な説明を読むことで、本発明がより良く理解されるとともに、さらなる利点が明らかになり、添付図面によってその説明を示す。
本発明を用いることが可能なピクセルマトリクスの一例を示す。 本発明を用いることが可能なピクセルマトリクスの別の例を示す。 図１のマトリクスに関連付けされた読み取り回路の一例を示す。 図３の読み取り回路で用いることが可能なコンバータ回路の一例を示す。 図３の読み取り回路で用いることが可能なスイッチのネットワークの一例を示す。
わかり易くするために、同じ要素は様々な図面において同じ参照符号を有するものとする。
以下の説明は、物理量に感応する素子をそれぞれ含む、ピクセルと呼ばれる複数の基本的な電子回路によって形成されたマトリクスアレイ検出器に関して提供される。基本的な電子回路は、記載の例では、光の放射に感応するピクセルである。当然ながら、本発明は、例えば、圧力マップ又は温度マップの生成を可能にする、任意の形式の物理量に感応する他の検出器に用いることができる。
図１は、理解し易くするために２つの行及び２つの列を含むマトリクスを概略的に示す。４つのピクセルＰはそれぞれ、行と列との交点に形成されている。当然ながら、実際のマトリクスアレイは概して、これよりもはるかに大きく、多数の行及び列を有する。マトリクスアレイは、デジタル化された画像の生成を可能にするマトリクスアレイ検出器１０の一部である。
各ピクセルＰは、ここではフォトダイオードＤによって表された感光ゾーンと、図１の例では、単一のトランジスタＴによって形成された電子処理回路と、を含む。構成要素Ｄ及びＴの参照符号の後に、２つの座標（ｉ，ｊ）が続き、これらはｉを行の階数とし、ｊを列の階数とすることができる。このピクセルは、１つのトランジスタを有するため、１Ｔ型ピクセルとも呼ばれ、その機能については後述する。
概して、英語文献においてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）の略語で知られる相補型結晶シリコン半導体を用いるトランジスタを含むピクセルマトリクスを製造することが、既知の慣行である。本発明は、この種のトランジスタに限定されず、例えば、英語文献においてＴＦＴ（ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）という名称で知られている薄膜電界効果トランジスタを含むマトリクスアレイに用いてもよい。ＴＦＴ型トランジスタは、金属酸化膜ベースの、例えば、英語の略語ＩＧＺＯで知られている、アモルファス又は結晶インジウム、ガリウム及び亜鉛酸化物ベースのトランジスタなどとすることができる。例えば、有機ＴＦＴ、アモルファスシリコンＴＦＴ、多結晶シリコンＴＦＴ、等々といったような、他の族のＴＦＴ型のトランジスタを用いることができる。
同一の列のピクセルＰは、列導体Ｃｏｌに接続されている。この導体により、導体に接続されたピクセルからの情報の収集が可能になっている。同一の行のピクセルＰは、ピクセルの行をそれぞれ制御可能にする信号Ｐｈｉ＿ｌｉｇｎｅを伝達する行導体に接続されている。
リセット動作後に行われる画像取り込みフェーズでは、フォトダイオードＤによって受光される照明は、そのカソードの電位を低下させる。この画像取り込みフェーズの後に、読み取りフェーズが続き、フォトダイオードＤの電位が読み取られる。これを行うために、トランジスタＴは、そのゲートに印加された制御信号Ｐｈｉ＿ｌｉｇｎｅによってオンになり、したがって、スイッチとして作用する。
列導体Ｃｏｌは、信号Ｐｈｉ＿ｌｉｇｎｅによって選択されたときに、対応する列のピクセルから情報を収集するために使用される。本発明は、様々な列導体Ｃｏｌからの情報を形にすることに関する。
本発明は、特に、トランジスタＴを、信号Ｐｈｉ＿ｌｉｇｎｅによってオンになる単純なダイオードに置き換えることによって、ピクセルがより単純な検出器において実装することもまた可能である。
図２は、同じく本発明による画像検出器に加えることが可能な、符号Ｑが付されたピクセルのマトリクスの別の例を概略的に示す。各ピクセルＱには、フォトダイオードＤと、ここでは３つのトランジスタＴ１、Ｔ２、及びＴ３によって形成された電子処理回路と、が含まれている。前述のように、フォトダイオードＤ、及び３つのトランジスタの参照符号の後に、２つの座標（ｉ，ｊ）が続き、これらは、ｉを行の階数とし、ｊを列の階数とすることができる。実際には、この種のピクセルは、他の構成要素、特に、他のトランジスタを含むことができる。このピクセルは、少なくとも３つのトランジスタを有しており、これが３Ｔ型ピクセルとも呼ばれる所以である。
同一の列のピクセルＰは、列導体Ｃｏｌの端部にあるトランジスタＴ５を共有している。同一の行のピクセルＰは、信号Ｐｈｉ＿ｌｉｇｎｅ、Ｖｄｄ、Ｖ＿ｒａｎ、及びＰｈｉ＿ｒａｎを伝達する４つの行導体に接続され、ピクセルの各行の制御を可能にしている。
トランジスタＴ１は、制御信号Ｐｈｉ＿ｒａｎがアクティブであるリセット動作の間に、フォトダイオードＤのカソードの電圧を電圧Ｖ＿ｒａｎにリセットすることができる。
リセット動作後に行われる画像取り込みフェーズでは、フォトダイオードＤによって受光される照明は、そのカソードの電位を低下させる。この画像取り込みフェーズの後に、読み取りフェーズが続き、フォトダイオードＤの電位が読み取られる。これを行うために、トランジスタＴ３は、そのゲートに印加された制御信号Ｐｈｉ＿ｌｉｇｎｅによってオンになり、したがって、スイッチとして作用する。３Ｔ型のピクセルのトランジスタＴ３は、図１を参照して説明した１Ｔ型のピクセルのトランジスタＴと同じ機能的な役割を実行する。
トランジスタＴ２は、フォロワとして動作し、トランジスタＴ５は、電流源として動作する。次に、トランジスタＴ２及びＴ５は、フォトダイオードＤのカソードに存在する電圧をコピーし、あるシフト内で、それを列導体Ｃｏｌで再現する電圧フォロワステージを形成する。そのコピーを実行するためには、トランジスタＴ２は、そのドレイン及びそのソースに流れるバイアス電流を必要とする。この電流は、トランジスタＴ５により形成された電流発生器によって課され、それは、複数のピクセルに共通であっても、共通でなくてもよい。示されている例では、トランジスタＴ５は、ピクセルの列に共通である。様々な列の読み取りと並行して、これらの同じ列に連続的に切り替える条件で、単一の電流源トランジスタＴ５だけをマトリクスアレイ全体に対して使用することもまた可能である。列導体Ｃｏｌは、トランジスタＴ２にバイアスをかけること、及び、対応する列のピクセルから、前記ピクセルが信号Ｐｈｉ＿ｌｉｇｎｅによって選択されたときに情報を収集することの両方のために使用される。或いは、その２つの機能を分離するために、列導体Ｃｏｌを分けることが可能である。
本発明は、動作の仕方が異なるピクセルに用いることができる。例として、本発明は、４Ｔ型のピクセルに用いることができる。トランジスタＴ１、Ｔ２、及びＴ３に加えて、４Ｔピクセルは、フォトダイオードＤのカソードと、ピクセルのノードを形成するトランジスタＴ２のゲートとの間に配列された追加のトランジスタを含む。この追加のトランジスタにより、フォトダイオードＤに蓄積された電荷をある選ばれた瞬間にピクセルのノードに転送することが可能になっている。
用いられる場合、制御信号Ｐｈｉ＿ｌｉｇｎｅ及びＰｈｉ＿ｒａｎを生成するアドレス指定回路は、一般的にはシフトレジスタであるが、図１及び図２には示されていない。アドレス指定回路は行の端部に配列されている。
行及び列という用語は、完全に恣意的なものであり、入れ替えることもできる。機能の点では、検出器１０及び検出器２０は、様々なピクセルの制御信号を伝達する行導体と呼ばれる導体と、様々なピクセルによって集められた情報の収集を可能にする列導体と呼ばれる導体と、を含む。
下記の説明は、列導体によって伝達される情報の使用に関する。本発明は、線形アレイの形で実現される検出器、すなわち、ピクセルの行が１つしかなく、このため、列にピクセルが１つしかない検出器でもまた用いることができる。
図３は、検出器１０の列、又は検出器２０の列の末端に配列された読み取り回路３０を示す。読み取り回路３０は、すべての列導体Ｃｏｌに接続されている。示されている例では、Ｃｏｌ１～Ｃｏｌ１６まで順序付けられた１６個の列導体が示されている。当然ながら、本発明は、１６個のピクセルの列を有する検出器、したがって、１６個の列導体に限定されない。導体の空間的な順序は、マトリクスアレイ内のピクセルの順序に対応する。ピクセルＰ（ｉ，ｊ）は、ピクセルＰ（ｉ，ｊ－１）及びピクセルＰ（ｉ，ｊ＋１）をすぐ隣のピクセルとして有する。したがって、列導体Ｃｏｌ（ｊ）は、まず列導体Ｃｏｌ（ｊ－１）を有し、次に列導体Ｃｏｌ（ｊ＋１）をすぐ隣のピクセルとして有する。列導体は、その物理的な分布に従って順序付けられている。現在の列の階数は、ｑで表示される。ｑは、列導体の物理的な順序で増加する自然な整数である。
示されている例では、読み取り回路３０は、４つの入力をそれぞれ有する４つのマルチプレクサＡ、Ｂ、Ｃ、及びＤを含む。様々なマルチプレクサＡ、Ｂ、Ｃ、及びＤの入力はそれぞれ、列導体Ｃｏｌのうちの１つに接続されている。各マルチプレクサは、その入力のそれぞれにおいて、列導体Ｃｏｌのうちの１つからの信号を受信する。より大まかには、各マルチプレクサは、Ｋ個の入力を有する。各マルチプレクサは、Ｋ個の列導体Ｃｏｌからの信号を受信するが、信号は１つの入力につき１つであり、Ｋは２以上である。所与のマルチプレクサでは、現在の入力の階数は、ｋによって表示され、ｋは１～Ｋの間の自然な整数である。検出器がＱ個の列導体を含む場合には、図３の例ではＱはＫ２に等しくなる。より多くの数の列を有するマトリクスアレイを用いる方法については、後述する。
示されている例では、マルチプレクサのそれぞれの入力は、マルチプレクサＡの場合、ｋ＝１～ｋ＝４まで、又はＡ１～Ａ４まで順序付けられており、その他のマルチプレクサＢ、Ｃ、及びＤの場合も同様である。最初の４つの列Ｃｏｌ１～Ｃｏｌ４は、４つのマルチプレクサのそれぞれの４つの第１の入力にそれぞれ接続されている。言いかえれば、列導体Ｃｏｌ１は入力Ａ１に接続され、列導体Ｃｏｌ２は入力Ｂ１に接続され、列導体Ｃｏｌ３は入力Ｃ１に接続され、列導体Ｃｏｌ４は入力Ｄ１に接続されている。次の４つの列導体Ｃｏｌ５～Ｃｏｌ８は、続いて、４つのマルチプレクサのそれぞれの４つの第２の入力にそれぞれ接続されている。言いかえれば、列導体Ｃｏｌ５は入力Ａ２に接続され、列導体Ｃｏｌ６は入力Ｂ２に接続され、列導体Ｃｏｌ７は入力Ｃ２に接続され、列導体Ｃｏｌ８は入力Ｄ２に接続されている。列導体の接続は、導体Ｃｏｌ１６が入力Ｄ４に接続されるまで、同じやり方で続いていく。
図３の例について、列導体Ｃｏｌとマルチプレクサとの接続は、下記の表に要約することができる。
Figure 2022510579000012
より大まかには、Ｋ個の入力をそれぞれ有するＮ個のマルチプレクサの場合であれば、マルチプレクサは、１～Ｑ／Ｋまで順序付けられ、ｎは、現在のマルチプレクサの階数を表している。列導体の階数がｑで表示される場合、ｑが１～Ｋ２の間にある階数ｑの列は、階数ｎ＝Ｋを法としてｑのマルチプレクサに接続されている。それに加え、ｑが１～Ｋ２の間にある階数ｑの列は、デフォルトの整数部分（ｑ－１）／Ｋに１を加算したものに等しい階数ｋの入力に接続されている。完全な数学的表記では、次式の通りである。
Figure 2022510579000013
列導体をマルチプレクサに接続するこの方法を使用すると、２つの隣接する列導体は、同一のマルチプレクサに接続されない。したがって、すぐ隣にある２つの列からの情報を同時に処理することが可能である。マルチプレクサの下流で実行される再グループ化が容易になるが、その理由は、別個の列に属するすぐ隣にあるピクセルからの情報を同時に処理するためである。上流及び下流は、ピクセルからの信号の転送方向で定義される。
検出器１０の行の読み取りフェーズでは、すべての列からの信号が、マルチプレクサの様々な入力でほぼ同時に提示される。各マルチプレクサＡ、Ｂ、Ｃ、及びＤは、それぞれの入力から受信する信号を、その入力順序で、その出力ＳＡ、ＳＢ、ＳＣ、及びＳＤにそれぞれ順次送達する。例えば、図３を参照すると、マルチプレクサＡは、その入力Ａ１で受信した列Ｃｏｌ１からの信号を、次に、その入力Ａ２で受信した列Ｃｏｌ５からの信号を、次に、その入力Ａ３で受信した列Ｃｏｌ９からの信号を、そして最後に、その入力Ａ４で受信した列Ｃｏｌ１３からの信号を送達する。同じことは、他のマルチプレクサＢ、Ｃ、及びＤに当てはまる。４つのマルチプレクサが同時に、且つ、有利には同期して動作するので、同時に列Ｃｏｌ１からの信号がマルチプレクサＡの出力で見られ、列Ｃｏｌ２からの信号がマルチプレクサＢの出力で見られ、列Ｃｏｌ３からの信号がマルチプレクサＣの出力で見られ、列Ｃｏｌ４からの信号がマルチプレクサＤの出力で見られる。次の瞬間、列Ｃｏｌ５、Ｃｏｌ６、Ｃｏｌ７、及びＣｏｌ８からの信号が、各マルチプレクサの出力でそれぞれ見られ、検出器１０のすべての列に対してこれが続く。言いかえれば、読み取り回路３０は、同じ階数ｋの入力から受信した信号を同時に送達するように構成されている。
検出器１０は、各マルチプレクサの下流にコンバータ回路を含むことがある。言いかえれば、各マルチプレクサは、関連付けされたコンバータ回路に多重化された信号を一斉同報する。マルチプレクサと同じ数のコンバータ回路がある。検出器１０及び検出器２０では、Ｑ／Ｋ個のコンバータ回路がある。マルチプレクサが存在することで、コンバータ回路の数をＱ／Ｋ倍減らすことが可能になっている。図３の例では、コンバータ回路は参照符号３２が付され、それらに関連付けされているマルチプレクサの参照符号が下付き文字として付されている。
図４は、積分器３３によって形成されたアナログコンバータ回路の一例を示している。マルチプレクサＡ～Ｄの各出力は、積分器として接続された増幅器３７の反転入力に接続されている。積分キャパシタ３５は、増幅器３７の反転入力と、コンバータ回路の出力を形成する増幅器３７の出力との間に接続されている。増幅器３７の非反転入力は基準電位に接続され、基準電位は、示されている例では、電気的接地である。コンバータ回路３３は、積分キャパシタ３５と並列に接続された電子スイッチ３６を含む。電子スイッチ３６により、コンバータ回路３３をリセットすることが可能になる。コンバータ回路３３により、関連付けされた列導体で伝達された電荷を電圧に変換することが可能になる。この代わりに、又はこれに加えて、コンバータ回路は、列導体で伝達される信号をデジタル化することができる。
それに加え、読み取り回路３０は、すぐ隣にあるピクセルからの信号の再グループ化を可能にするスイッチのネットワーク３８を含む。スイッチのネットワーク３８の一例が図５に示されている。スイッチのネットワーク３８は、存在する場合には、コンバータ回路の下流に有利に配列されている。図３に示されている例では、マルチプレクサはそれぞれ４つの入力を有しており、スイッチのネットワーク３８は、隣接するピクセルからの信号を２つずつ又は４つずつ再グループ化するように構成されている。より正確には、隣接するピクセルを再グループ化するために、スイッチのネットワーク３８は、３つの電子スイッチ３９、４０、及び４１と、３つのスイッチ３９、４０、及び４１のための制御モジュール４２と、を含む。スイッチ３９により、マルチプレクサＡ及びＢの出力を互いに接続することが可能になっている。キャパシタ４３は、マルチプレクサＡの出力に接続することができ、キャパシタ４４は、マルチプレクサＢの出力に接続することができる。スイッチ３９を閉じることにより、次に、キャパシタ４３及び４４が並列に接続され、これにより、マルチプレクサＡ及びＢの出力に存在する信号を混合するために、それらを平均することが可能になっている。スイッチ４１により、同様に、マルチプレクサＣ及びＤの出力を接続することが可能になっている。キャパシタ４５は、マルチプレクサＣの出力に接続することができ、キャパシタ４６は、マルチプレクサＤの出力に接続することができる。このように、第１の瞬間では、まず、列Ｃｏｌ１及び列Ｃｏｌ２のグループ化が、そして次に、スイッチのネットワーク３８の出力において、列Ｃｏｌ３及び列Ｃｏｌ４のグループ化が見られる。次の瞬間では、まず、列Ｃｏｌ５及び列Ｃｏｌ６のグループ化が、次に、列Ｃｏｌ７及び列Ｃｏｌ８のグループ化が、スイッチのネットワーク３８の出力で見られ、マルチプレクサがそれぞれの第４の入力に存在する信号を送達する第４の瞬間まで、これが続く。
図５の例により、すぐ隣にある列からの信号間で平均値を割り出すことが可能になっている。例えば、信号の加算など、信号の混合を可能にする他の代替的選択肢が可能である。
同じように、すぐ隣にあるピクセルを４つずつ再グループ化するために、マルチプレクサＡ、Ｂ、Ｃ、及びＤの出力はすべて接続されている。この目的のために、スイッチ４０により、マルチプレクサＢ及びＣの出力を接続することが可能になっている。スイッチ４０は、スイッチ３９及び４１とともにだけ閉じられている。３つのスイッチ３９～４１が閉じられると、４つのキャパシタ４３～４６が並列に接続され、これにより、４つのマルチプレクサＡ～Ｄの出力に存在する信号を平均することが可能になっている。このように、第１の瞬間では、列Ｃｏｌ１、Ｃｏｌ２、Ｃｏｌ３、及びＣｏｌ４のグループ化が、スイッチのネットワーク３８の出力で見られ、列Ｃｏｌ１３、Ｃｏｌ１４、Ｃｏｌ１５、及びＣｏｌ１６のグループ化がスイッチのネットワーク３８の出力でこのように見られる第４の瞬間まで、これが続く。
当然ながら、スイッチのネットワーク３８内のいずれのスイッチも閉じないことにより、グループ化を生成しないことが可能である。スイッチのネットワーク３８の出力は、画像を形成するために検出器で収集された情報をシリアルに送達するために、例えば、並列入力及び直列出力を有するシフトレジスタによって形成されたマルチプレクサ５０に接続することができる。したがって、マルチプレクサ５０の出力では、シリアルに送達される基本的な情報は、スイッチのネットワーク３８からの制御に従って、分離して得られた各ピクセルからのものである場合もあれば、隣接するピクセルのグループ化からのものである場合もある。
図３では、列導体の数Ｑは、各コンバータの入力の数を２乗したもの、すなわち、Ｋ２に等しい。これは、本発明の礎石を成している。より多数のピクセルの列、したがって、より多数の列導体を用いるために、この礎石を、Ｋ２を超える列に複製することができる。より正確には、第１のＫ２個の列導体のＫ個のマルチプレクサへの接続及び対応するスイッチのネットワーク３８への接続は、Ｋ２個の列導体及びＫ個のマルチプレクサのサブセットによって複製される。
図５は、２つ又は４つのグループ化の生成を可能にする４つの入力を有するマルチプレクサを用いる一例を提示している。より大まかには、入力の数が異なる他のマルチプレクサを用いることが可能である。例えば、１２個の入力を有する１２個のマルチプレクサの場合であれば、すぐ隣にある２個の、３個の、４個の、６個の、及び１２個の列からなるグループ化の生成が可能である。より大まかには、Ｋ個の入力を有するマルチプレクサを用いることにより、Ｋのすべての約数個の列からなるグループ化の生成が可能であり、Ｋ個の列からなるグループ化もまた可能である。
上記で見てきたように、Ｋ２よりも大きい列の数Ｑを有する検出器を製造することが可能である。この場合、検出器は、Ｋを法として階数ｎが１～Ｋの間にあるＫ個のマルチプレクサからなるグループと同じ数のスイッチのネットワークを有する。

Claims (5)

  1. マトリクスアレイ検出器であって、
    ●物理的効果に感応し、且つ、マトリクスアレイ内の少なくとも１つの行及び複数の列に配列されたピクセル（Ｐ）であって、前記物理的効果に依存する信号をそれぞれが生成するピクセル（Ｐ）のセットと、
    ●同一の列のうちの１つ又は複数の前記ピクセルをそれぞれが接続し、前記ピクセル（Ｐ）によって生成された前記信号を運ぶことを意図したＱ個の列導体（Ｃｏｌ）であって、前記列（Ｃｏｌ）及び関連付けされた導体が、その物理的な分布に従って順序付けられ、ｑが現在の列を表すＱ個の列導体（Ｃｏｌ）と、
    ●Ｎ個のマルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）であって、各マルチプレクサが１～Ｋまで順序付けられ、ｋが現在の入力の階数を表すＫ個の入力であって、それぞれが、前記列導体（Ｃｏｌ）のうちの１つからの信号を受信する入力を含み、Ｋが２以上であり、Ｑが少なくともＫ２に等しく、１～Ｑ／Ｋまで順序付けられ、ｎが現在のマルチプレクサの階数を表し、各マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）が出力（ＳＡ、ＳＢ、ＳＣ、ＳＤ）を含む前記Ｎ個マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）であり、受信した前記信号をその入力順序でそれらの出力に順次送達する前記Ｎ個のマルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）であり、同じ前記階数ｋの入力から受信した前記信号を同時に送達するように構成された前記Ｎ個のマルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）と、
    ●別個の列に属するすぐ隣にあるピクセルからの前記信号を再グループ化するように、前記マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）の前記出力（ＳＡ、ＳＢ、ＳＣ、ＳＤ）に存在する信号の混合を可能にするスイッチのネットワーク（３８）と、
    を含み、
    ●ｑが１～Ｋ２の間にある前記階数ｑの列が、階数ｎ＝Ｋを法としてｑの前記マルチプレクサに接続され、
    ●ｑが１～Ｋ２の間にある前記階数ｑの列が、デフォルトの整数部分（ｑ－１）／Ｋに１を加算したものに等しい、すなわち、
    Figure 2022510579000005
     で表示される階数ｋの前記入力に接続される、マトリクスアレイ検出器。
  2. ＱがＫ２よりも大きく、第１のＫ２個の前記列導体の、Ｋ個のマルチプレクサへの前記接続及び対応する前記スイッチのネットワーク（３８）への前記接続が、Ｋ２個の列導体及びＫ個のマルチプレクサのサブセットによって複製される、請求項１に記載の検出器。
  3. 前記スイッチのネットワーク（３８）が、Ｋの約数個からなるグループ化、又はＫ個からなるグループ化を生成するように構成されることを特徴とする、請求項１又は２に記載の検出器。
  4. それぞれが前記マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）のうちの１つに関連付けされたＮ個のコンバータ回路（３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ）をさらに含み、各マルチプレクサ（Ａ、Ｂ、Ｃ、Ｄ）が、前記関連付けされたコンバータ回路（３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ）に多重化された信号を送達することを特徴とする、請求項１～３のいずれか一項に記載の検出器。
  5. 前記スイッチのネットワーク（３８）が、前記コンバータ回路（３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ）の下流に配列されることを特徴とする、請求項４に記載の検出器。
JP2021527162A 2018-12-21 2019-12-17 再グループ化が迅速なピクセルマトリクス Active JP7394132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1873899A FR3091115B1 (fr) 2018-12-21 2018-12-21 Détecteur matriciel à regroupement rapide
FR1873899 2018-12-21
PCT/EP2019/085522 WO2020127180A1 (fr) 2018-12-21 2019-12-17 Matrice de pixels à regroupement rapide

Publications (2)

Publication Number Publication Date
JP2022510579A true JP2022510579A (ja) 2022-01-27
JP7394132B2 JP7394132B2 (ja) 2023-12-07

Family

ID=67107588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021527162A Active JP7394132B2 (ja) 2018-12-21 2019-12-17 再グループ化が迅速なピクセルマトリクス

Country Status (7)

Country Link
US (1) US11825219B2 (ja)
EP (1) EP3900323B1 (ja)
JP (1) JP7394132B2 (ja)
KR (1) KR20210099018A (ja)
CN (1) CN113196743B (ja)
FR (1) FR3091115B1 (ja)
WO (1) WO2020127180A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3125891A1 (fr) 2021-07-27 2023-02-03 Trixell Détecteur photosensible matriciel et procédé de réalisation du détecteur photosensible
US20240048870A1 (en) * 2022-08-05 2024-02-08 Samsung Electronics Co., Ltd. Analog-digital converting circuit including comparator, and image sensor including the analog-digital converting circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165747A (ja) * 1998-11-27 2000-06-16 Sharp Corp Ｘ線撮像装置
US20060268137A1 (en) * 2005-05-31 2006-11-30 Charles Grant Myers System and method for reducing read-out noise in a pixel array
US7465934B2 (en) * 2005-09-30 2008-12-16 Eastman Kodak Company Pixel array output routing structure for multi-channel CMOS imager sensors
JP4416753B2 (ja) 2006-03-31 2010-02-17 キヤノン株式会社 固体撮像装置
JP4475665B2 (ja) * 2006-03-31 2010-06-09 キヤノン株式会社 固体撮像装置
JP4943505B2 (ja) * 2007-04-26 2012-05-30 シャープ株式会社 液晶表示装置
US8134619B2 (en) * 2007-07-02 2012-03-13 Samsung Electronics Co., Ltd. Column noise reduction device and method thereof
FR2930841B1 (fr) * 2008-04-30 2010-08-13 E2V Semiconductors Capteur d'image a coins coupes avec un multiplexeur entre deux lignes adjacentes de pixels.
JP5251563B2 (ja) * 2009-02-04 2013-07-31 日本テキサス・インスツルメンツ株式会社 撮像装置
JP5429547B2 (ja) 2009-10-02 2014-02-26 ソニー株式会社 固体撮像装置、撮像装置、ａｄ変換方法
FR2965440B1 (fr) * 2010-09-29 2013-08-23 Commissariat Energie Atomique Dispositif d'imagerie a chute ohmique nulle dans un bus de donnee
WO2013145753A1 (ja) * 2012-03-30 2013-10-03 株式会社ニコン 撮像素子および撮像装置
JP5553121B2 (ja) * 2013-03-18 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
FR3013546B1 (fr) * 2013-11-15 2017-05-19 Trixell Mise en commun de deux colonnes de pixels d'un detecteur d'images
CN107431776B (zh) * 2015-04-16 2020-12-22 普里露尼库斯股份有限公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US10218944B2 (en) * 2016-08-10 2019-02-26 Semiconductor Components Industries, Llc Methods and devices for increasing the spectral response of an image sensor
DE112018004287T5 (de) * 2017-09-29 2020-05-14 Canon Kabushiki Kaisha Bildsensor und Bildaufnahmegerät

Also Published As

Publication number Publication date
EP3900323A1 (fr) 2021-10-27
KR20210099018A (ko) 2021-08-11
US11825219B2 (en) 2023-11-21
EP3900323B1 (fr) 2022-11-16
WO2020127180A1 (fr) 2020-06-25
JP7394132B2 (ja) 2023-12-07
CN113196743A (zh) 2021-07-30
FR3091115A1 (fr) 2020-06-26
FR3091115B1 (fr) 2021-02-19
CN113196743B (zh) 2024-01-30
US20220014691A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
US6255638B1 (en) Apparatus for radiation imaging using an array of image cells
EP1040648B1 (en) Device for imaging radiation
JP7394132B2 (ja) 再グループ化が迅速なピクセルマトリクス
JP6814860B2 (ja) 画像検出器の２列のピクセルのプール
KR101514857B1 (ko) 고체 촬상 장치 및 그것을 포함하는 ｘ선 ｃｔ 장치
WO1999033259A1 (en) Device for imaging radiation
WO2014143473A1 (en) High performance digital imaging system
EP1836481B1 (en) Pixel implemented current amplifier
US9029794B2 (en) X-ray matrix imager based on a multiple-gate-line driving scheme and a shared-gate-line driving scheme
US20120280110A1 (en) Compact Digital Pixel for a Focal Plane Array
EP3249908B1 (en) An array apparatus and associated methods
Chiang et al. Scaling and design of a 16-mega-pixel CMOS image sensor for electron microscopy
US9040894B2 (en) Imager with column readout
KR20210052339A (ko) 기본 센서들이 함께 맞대어져 있는 감광 센서
CN111355908A (zh) 行导体具有经控制阻抗的矩阵检测器
US7589775B2 (en) Solid-state imaging device
JPS63142781A (ja) 固体撮像装置
US11522003B2 (en) Matrix-array detector with a plurality of groups of driver modules are interlaced according to the order of the rows of pixels and method for implementing the detector

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7394132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150