JP2022507406A - 結晶共振器と制御回路の集積構造及びその集積方法 - Google Patents

結晶共振器と制御回路の集積構造及びその集積方法 Download PDF

Info

Publication number
JP2022507406A
JP2022507406A JP2021526312A JP2021526312A JP2022507406A JP 2022507406 A JP2022507406 A JP 2022507406A JP 2021526312 A JP2021526312 A JP 2021526312A JP 2021526312 A JP2021526312 A JP 2021526312A JP 2022507406 A JP2022507406 A JP 2022507406A
Authority
JP
Japan
Prior art keywords
control circuit
wafer
device wafer
substrate
crystal resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021526312A
Other languages
English (en)
Inventor
暁珊 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Ningbo Semiconductor International Corp Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp Shanghai Branch filed Critical Ningbo Semiconductor International Corp Shanghai Branch
Publication of JP2022507406A publication Critical patent/JP2022507406A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

結晶共振器と制御回路（１１０）の集積構造及びその集積方法であって、制御回路（１１０）が形成されるデバイスウェハー（１００）に下キャビティ（１２０）を形成し、基板（３００）に上キャビティ（３１０）を形成し、結合プロセスを利用してデバイスウェハー（１００）と基板（３００）とを結合することにより、圧電共振片（２００）をデバイスウェハー（１００）と基板（３００）との間に挟持し、それにより、結晶共振器と制御回路（１１０）とを集積して設けることを実現する。また、半導体チップ（６００）を同じ半導体基板にさらに結合してもよく、結晶共振器のパラメータに対するオンチップ変調を実現することに寄与し、デバイス性能を向上させる。この結晶共振器は、従来の結晶共振器に比べて、より小さいサイズを有し、結晶共振器の電力消費を減少させることに有利であり、この結晶共振器は、他の半導体素子と容易に集積し、それにより、デバイスの集積度を向上させることができる。【選択図】図２ｊ

Description

本発明は半導体技術分野に関し、特に結晶共振器と制御回路の集積構造及びその集積方法に関する。
結晶共振器は、圧電結晶の逆圧電効果を利用して製造された共振デバイスであり、水晶発振器及びフィルタの重要な素子であり、高周波電子信号に幅広く適用され、正確なタイミング、周波数標準及びフィルタリングなどの測定及び信号処理システムに不可欠な周波数制御機能を実現する。
半導体技術の絶えない発展、及び集積回路の普及に伴い、様々な素子のサイズが小型化する傾向がある。しかし、従来の結晶共振器は他の半導体素子と集積することが困難であるだけでなく、結晶共振器のサイズも大きい。
たとえば、従来の一般的な結晶共振器は、表面実装型の結晶共振器を含み、具体的には、ベースと上部カバーを金属溶接（又は、接着剤）により接着することにより、密閉キャビティを形成し、結晶共振器の圧電共振片が前記密閉チャンバに位置し、圧電共振片の電極をパッド又はリード線を介して対応する回路に電気的に接続するようにする。以上に記載の結晶共振器によれば、そのデバイスサイズをさらに低減させにくく、形成される結晶共振器をさらに溶接又は接着により対応する集積回路に電気的に接続する必要があり、それにより、前記結晶共振器のサイズをさらに制限する。
本発明は、従来の結晶共振器のサイズが大きく、集積されないという問題を解決するために、結晶共振器と制御回路の集積方法を提供することを目的とする。
上記技術課題を解決するために、本発明によれば、
結晶共振器と制御回路の集積方法であって、
制御回路が形成されるデバイスウェハーを提供し、前記デバイスウェハーをエッチングすることにより、前記結晶共振器の下キャビティを形成するステップと、
基板を提供し、前記基板をエッチングすることにより、前記下キャビティに対応して設けられる前記結晶共振器の上キャビティを形成するステップと、
前記デバイスウェハーの正面及び前記基板のうちのいずれか１つに形成される上電極と、圧電ウェハーと、下電極とを含む圧電共振片を形成するステップと
前記デバイスウェハーまたは前記基板上に第１接続構造を形成するステップと、
前記圧電共振片を前記デバイスウェハーと前記基板との間に位置させ、前記上キャビティ及び前記下キャビティをそれぞれ前記圧電共振片の両側に位置させるように、前記デバイスウェハーの正面に前記基板を結合し、かつ前記第１接続構造によって前記圧電共振片の前記上電極及び前記下電極をいずれも前記制御回路に電気的に接続するステップと、
前記デバイスウェハーの正面に向かう方向で半導体チップを結合し、第２接続構造を形成するステップであって、前記半導体チップが前記第２接続構造を介して前記制御回路に電気的に接続されるステップとを含む結晶共振器と制御回路の集積方法が提供される。
本発明は、結晶共振器と制御回路の集積構造を提供することを他の目的とし、結晶共振器と制御回路の集積構造であって、
デバイスウェハーであって、制御回路及び前記デバイスウェハーの正面において露出される下キャビティが形成されるデバイスウェハーと、
前記デバイスウェハーの正面に結合され、開口が前記下キャビティの開口に対向して設けられる上キャビティが形成される基板と、
下電極と、圧電ウェハーと、上電極とを含み、両側がそれぞれ前記下キャビティ及び前記上キャビティに対応するように前記デバイスウェハーと前記基板との間に位置する圧電共振片と、
前記圧電共振片の前記上電極及び前記下電極を前記制御回路に電気的に接続するための第１接続構造と、
前記デバイスウェハーの正面上または前記基板上に結合される半導体チップと、
前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む結晶共振器と制御回路の集積構造。
本発明に係る結晶共振器と制御回路の集積方法では、半導体平面プロセスによりそれぞれデバイスウェハー及び基板に下キャビティ及び上キャビティを形成し、結合プロセスを用いて基板とデバイスウェハーとを結合することにより、圧電共振片をデバイスウェハーと基板との間に挟持し、下キャビティ及び上キャビティをそれぞれ圧電共振片の相対する両側に対応させて結晶共振器を構成し、それにより、制御回路及び結晶共振器を集積して設けることを実現する。また、半導体チップを同じ半導体基板にさらに集積することができ、結晶共振器の集積度を大幅に向上させ、結晶共振器のパラメータ（たとえば、結晶共振器そのものの温度ドリフト及び周波数補正などの偏差）に対するオンチップ変調を実現することができ、結晶共振器の性能を向上させることに有利である。
それで分かるように、本発明に係る結晶共振器と制御回路の集積構造は、結晶共振器を他の半導体デバイスに集積することを実現し、デバイスの集積度を向上させ、本発明に係る結晶共振器は、従来の結晶共振器（たとえば、表面実装型の結晶共振器）に比べて、サイズがより小さく、結晶共振器のコンパクト化を実現することに有利であり、製造コスト及び結晶共振器の電力消費を減少させることができる。
本発明の実施例１での結晶共振器と制御回路の集積方法の概略フローチャートである。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例４での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例４での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例４での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例４での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。
本発明の核心思想は、結晶共振器と制御回路の集積構造及びその集積方法を提供することであり、半導体平面プロセスにより結晶共振器及び半導体チップをいずれも制御回路が形成されるデバイスウェハー上に集積する。一方、形成される結晶共振器のデバイスサイズをさらに減少させることができ、他方、さらに前記結晶共振器を他の半導体素子に集積することができ、デバイスの集積度を向上させることができる。
以下、図面及び具体的な実施例を参照して、本発明に係る結晶共振器と制御回路の集積構造及びその集積方法をさらに詳細に説明する。以下の説明にて、本発明の利点及び特徴はより明瞭になる。説明すべきものとして、図面はいずれも非常に簡略化された形式を採用しかついずれも非正確な比例を使用し、本発明の実施例の目的を容易で、明瞭かつ補助的に説明するためのものに過ぎない。
実施例１
図１は、本発明の実施例１での結晶共振器と制御回路の集積方法の概略フローチャートであり、図２ａ～図２ｊは本発明の実施例１での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。以下、図面を参照しながら、本実施例で結晶共振器を形成する各ステップについて詳細に説明する。
ステップＳ１００では、具体的には、図２ａに示すように、制御回路１１０が形成されるデバイスウェハー１００を提供する。
本実施例では、前記制御回路１１０は、複数の相互接続構造を含み、少なくとも一部の相互接続構造が前記デバイスウェハーの正面まで延在している。具体的には、前記制御回路１１０の複数の相互接続構造は、それぞれ、この後に形成される半導体チップ及び圧電共振片に電気的に接続されるために用いられる。
同じデバイスウェハー１００に複数の結晶共振器を同時に製造してもよいため、前記デバイスウェハー１００には、前記制御回路１１０が形成される複数のデバイス領域ＡＡが対応して定義される。
さらに、前記制御回路１１０は、第１の回路１１１と第２の回路１１２とを含み、本実施例では、前記第１の回路１１１及び第２の回路１１２は、それぞれ、この後に形成される圧電共振片の下電極及び上電極に電気的に接続される。
続いて図２ａを参照し、前記第１の回路１１１は、第１のトランジスタと、第１相互接続構造１１１ａと、第３の相互接続構造１１１ｂとを含み、前記第１のトランジスタが前記デバイスウェハー１００に埋込され、前記第１相互接続構造１１１ａ及び第３の相互接続構造１１１ｂがいずれも前記第１のトランジスタに接続されるとともに、前記デバイスウェハー１００の正面まで延在している。前記第１相互接続構造１１１ａがたとえば前記第１のトランジスタのドレインに接続され、前記第２相互接続構造１１１ｂがたとえば前記第１のトランジスタのソースに接続される。
同様に、前記第２の回路１１２は、第２のトランジスタと、第２相互接続構造１１２ａと、第４の相互接続構造１１２ｂとを含み、前記第２のトランジスタが前記デバイスウェハー１００に埋込され、前記第２相互接続構造１１２ａ及び第４の相互接続構造１１２ｂがいずれも前記第２のトランジスタに接続されるとともに、前記デバイスウェハー１００の正面まで延在している。前記第２相互接続構造１１２ａがたとえば前記第２のトランジスタのドレインに接続され、前記第４の相互接続構造１１２ｂがたとえば前記第２のトランジスタのソースに接続される。
前記制御回路１１０の形成方法は、
まず、ベースウェハー１００Ａを提供し、前記ベースウェハー１００Ａ上に第１のトランジスタ１１１Ｔ及び第２のトランジスタ１１２Ｔを形成するステップと、
続いて、前記第１のトランジスタ１１１Ｔ及び前記第２のトランジスタ１１２Ｔに被覆される誘電体層１００Ｂを前記ベースウェハー１００Ａ上に形成し、前記誘電体層１００Ｂにおける第３の相互接続構造１１１ｂ、第１相互接続構造１１１ａ、第２相互接続構造１１２ａ及び第４の相互接続構造１１２ｂ、前記デバイスウェハー１００を構成するステップとを含み、
すなわち、前記デバイスウェハー１００は、ベースウェハー１００Ａと、前記ベースウェハー１００Ａ上に形成される誘電体層１００Ｂとを含む。前記第１のトランジスタ及び前記第２のトランジスタがいずれも前記ベースウェハー１００Ａ上に形成され、前記誘電体層１００Ｂが前記第１のトランジスタ及び第２のトランジスタに被覆され、前記第３の相互接続構造１１１ｂ、前記第１相互接続構造１１１ａ、前記第２相互接続構造１１２ａ及び前記第４の相互接続構造１１２ｂがいずれも前記誘電体層１００Ｂに形成されるとともに、前記誘電体層１００Ｂの面まで延在している。
また、前記ベースウェハー１００Ａは、シリコンウェハーであってもよく、絶縁体上シリコン（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ、ＳＯＩ）ウェハーであってもよい。前記ベースウェハー１００Ａが絶縁体上シリコンウェハーである場合、前記ベースウェハーは、具体的には、背面１００Ｄから正面１００Ｕへ順に積層して設けられるベース層と、埋込酸化層と、トップシリコン層とを含んでもよい。
ステップＳ２００では、具体的には、図２ｂに示すように、前記デバイスウェハー１００をエッチングすることにより、前記デバイスウェハーの面から露出される前記結晶共振器の下キャビティ１２０を形成する。前記下キャビティ１２０は、この後に形成される圧電共振片に振動空間を提供するために用いられる。
本実施例では、前記下キャビティ１２０が前記デバイスウェハーの前記誘電体層１００Ｂに形成され、各前記デバイス領域ＡＡにいずれも前記下キャビティ１２０が形成される。すなわち、前記下キャビティ１２０の形成方法は、前記誘電体層１００Ｂを前記ベースウェハー１００Ａまでエッチングすることにより、前記誘電体層１００Ｂに前記下キャビティ１２０を形成するステップを含む。前記下キャビティ１２０の深さは、実際のニーズに応じて調整することができ、ここで限定しない。たとえば、前記下キャビティ１２０を前記誘電体層１００Ｂのみに形成してもよいし、又は、前記下キャビティ１２０を前記誘電体層１００Ｂからさらに前記ベースウェハー１００Ａまで延在させてもよい、などである。
前述したように、前記ベースウェハー１００Ａは、さらに、絶縁体上シリコンウェハーであってもよい。前記ベースウェハー１００Ａが絶縁体上シリコンウェハーである場合、前記下キャビティを形成するとき、トップシリコン層をさらにエッチングすることにより、前記下キャビティを誘電体層から前記埋込酸化層まで延在させてもよい。
なお、図面は、下キャビティ１２０、第１の回路及び第２の回路の間の位置関係を概略的に示すものに過ぎない。なお、具体的な技術手段では、実際な回路のレイアウトに基づいて、第１の回路及び第２の回路の配列形態を対応調整してもよいことを意識すべきである。ここで、限定しない。
ステップＳ３００では、具体的には、図２ｃに示すように、基板３００を提供し、前記基板３００をエッチングすることにより、前記下キャビティ１２０に対応して設けられる前記結晶共振器の上キャビティ３１０を形成する。同様に、上記上キャビティ３１０の深さは、実際のニーズに応じて調整することができ、ここで限定しない。この後に、結合基板３００のデバイスウェハー１００を形成するとき、前記上キャビティ３１０及び前記下キャビティ１２０がそれぞれ前記圧電共振片の両側に対応する。
前記デバイスウェハー１００に対応して、前記基板３００にも複数のデバイス領域ＡＡが定義されており、デバイスウェハー１００の複数のデバイス領域と基板の複数のデバイス領域とが相互に対応し、前記下キャビティ１２０が前記デバイス領域ＡＡに形成される。
ステップＳ４００では、上電極と、圧電ウェハーと、下電極とを含む圧電共振片を形成し、前記上電極、前記圧電ウェハー及び前記下電極が前記デバイスウェハー１００の正面及び前記基板３００のうちの１つに形成される。
すなわち、上電極と、圧電ウェハーと、下電極とを含む電共振片をいずれも前記デバイスウェハー１００の正面に形成してもよいし、または、いずれも前記基板３００上に形成してもよいし、又は、前記圧電共振片の下電極を前記デバイスウェハー１００の正面に形成し、前記圧電共振片の上電極及び圧電ウェハーを前記基板３００上に順に形成してもよいし、又は、前記圧電共振片の下電極及び圧電ウェハーを前記デバイスウェハー１００の正面に順に形成し、前記圧電共振片の上電極を前記基板３００上に形成してもよい。
本実施例では、前記圧電共振片の上電極、圧電ウェハー及び下電極がいずれも前記基板３００上に形成される。具体的には、前記基板３００上に前記圧電共振片を形成する方法は、ステップ１～ステップ３を含む。
ステップ１：具体的には、図２ｃに示すように、前記基板３００表面の設定位置に上電極２３０を形成する。本実施例では、前記上電極２３０が前記上キャビティ３１０の外周に位置し、後続のプロセスでは、前記上電極２３０を制御回路１１０に電気的に接続し、具体的には、前記上電極２３０を前記第２の回路１１２の前記第２相互接続構造に電気的に接続する。
ステップ２：続いて図２ｃに示すように、圧電ウェハー２２０を前記上電極２３０に結合する。本実施例では、前記圧電ウェハー２２０が前記上キャビティ３１０の上方に位置し、前記圧電ウェハー２２０の縁が前記上電極２３０上に当接される。前記圧電ウェハー２２０は、たとえば、石英ウェハーであってもよい。
本実施例では、前記圧電ウェハー２２０の縁を前記基板の面に搭載して前記上キャビティ３１０の開口をシールするように、前記上キャビティ３１０のサイズが前記圧電ウェハー２２０のサイズがより小さい。
しかし、他の実施例では、前記上キャビティは、たとえば、第１のキャビティと第２のキャビティとを有し、前記第１のキャビティが第２のキャビティよりも前記ベースの深い位置に位置し、第２のキャビティが前記ベースの面に近く、第１のキャビティのサイズが前記圧電ウェハー２２０のサイズがより小さく、第２のキャビティのサイズが圧電ウェハーのサイズがより大きい。これに基づいて、前記圧電ウェハー２２０の縁を前記第１のキャビティ上に搭載し、前記圧電ウェハー２２０の少なくとも一部を前記第２のキャビティ内に収容することができる。このとき、前記上キャビティの開口サイズが前記圧電ウェハーの幅サイズより大きいと考えることができる。
さらに、前記上電極２３０が前記圧電ウェハー２２０の下方から横方向に伸出して、上電極延伸部を構成する。後続のプロセスでは、前記上電極延伸部を介して前記上電極２３０を前記第２の回路１１２の第２相互接続構造に接続することができる。
ステップ３：具体的には、図２ｄに示すように、前記圧電ウェハー２２０上に下電極２１０を形成する。前記下電極２１０は、さらに、前記圧電ウェハー２２０の中間領域を露出させてもよい。後続のプロセスでは、前記下電極２１０を制御回路１１０に電気的に接続し、具体的には、下電極２１０を前記第１の回路１１１の前記第１相互接続構造に電気的に接続する。
すなわち、前記制御回路１１０では、第１の回路１１１が下電極２１０に電気的に接続され、第２の回路１１２が上電極２３０に電気的に接続され、それぞれ前記下電極２１０及び前記上電極２３０に電気信号を印加し、それにより、下電極２１０と前記上電極２３０との間に電界を発生させることができ、さらに前記上電極２３０と前記下電極２１０との間に位置する前記圧電ウェハー２２０が前記電界の作用で機械的に変形することができる。前記圧電ウェハー２２０が前記電界の大きさとともに、対応する程度で機械的に変形を発生させることができ、上電極２３０と下電極２１０との間の電界方向が逆になると、圧電ウェハー２２０の変形方向も変わる。従って、前記制御回路１１０を用いて、上電極２３０及び下電極２１０に交流電気を印加するとき、圧電ウェハー２２０の変形方向が電界の正負とともに収縮または膨張の交差変化を発生させ、それにより、機械振動を発生させる。
本実施例では、前記基板３００上に前記下電極２１０を形成する方法は、たとえば、第１のステップ及び第２のステップを含む。
第１のステップ：具体的には、図２ｄに示すように、第１の樹脂封止層４１０を前記基板３００上に形成し、前記第１の樹脂封止層４１０が前記基板３００に被覆されて前記圧電ウェハー２２０を露出させる。なお、本実施例では、前記上電極２３０が前記圧電ウェハー２２０の下方に形成されて前記圧電ウェハー２２０から横方向に伸出することにより、上電極延伸部を構成し、従って、前記第１の樹脂封止層４１０がさらに前記上電極２３０の上電極延伸部に被覆される。
さらに、前記第１の樹脂封止層４１０の面が圧電ウェハー２２０の面より高くない。本実施例では、平坦化プロセスにより前記第１の樹脂封止層４１０を形成することにより、前記第１の樹脂封止層４１０の面を前記圧電ウェハー２２０の面と面一にする。
第２のステップ：続いて図２ｄに示すように、前記圧電ウェハー２２０の面に下電極２１０を形成し、前記下電極２１０がさらに前記圧電ウェハー２２０から前記第１の樹脂封止層４１０上まで横方向に延在することにより、下電極延伸部を構成する。後続のプロセスでは、前記下電極延伸部を介して前記下電極２１０を制御回路に接続することができる（具体的には、前記第１の回路１１１の第１相互接続構造に接続する）。
前記下電極２１０及び前記上電極２３０の材質は、いずれも銀を含んでもよい。順に薄膜堆積プロセスまたは蒸着プロセスを利用して、前記上電極２３０及び前記下電極２１０を形成してもよい。
なお、本実施例では、半導体プロセスにより前記上電極２３０、圧電ウェハー２２０及び下電極２１０を前記基板３００上に順に形成する。しかし、他の実施例では、上電極及び下電極をそれぞれ圧電ウェハーの両側に形成し、三者を一体として前記基板上に結合してもよい。
選択可能な解決手段では、前記下電極２１０を形成した後に、前記第１の樹脂封止層４１０上に第２の樹脂封止層を形成することで、前記基板３００の面をより平坦にするステップをさらに含み、それにより、後続の結合プロセスに有利である。
具体的には、図２ｅに示すように、前記第１の樹脂封止層４１０上に第２の樹脂封止層４２０を形成し、前記下電極２１０を露出させるように、前記第２の樹脂封止層４２０の面が前記下電極２１０の面より高くない。本実施例では、前記第２の樹脂封止層４２０の面を前記下電極２１０の面と面一にするように、平坦化プロセスにより前記第２の樹脂封止層４２０を形成してもよい。前記第２の樹脂封止層４２０から前記圧電ウェハー２２０の中間領域を露出させてもよく、それにより、後続のプロセスで前記基板３００を前記デバイスウェハー１００上に結合するとき、前記圧電ウェハー２２０の中間領域がデバイスウェハー１００の下キャビティ１２０に対応するようにすることができる。
ステップＳ５００で、前記デバイスウェハー１００または前記基板３００上に第１接続構造を形成する。後続のプロセスで、すなわち、前記第１接続構造を介して、基板３００上の下電極２１０をデバイスウェハー１００の制御回路に電気的に接続することを実現し（具体的に第１の回路の第１相互接続構造に接続する）、基板３００上の上電極２３０をデバイスウェハー１００の制御回路に電気的に接続することを実現する（具体的に第２の回路の第２相互接続構造に接続する）。
具体的には、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材が前記第１相互接続構造１１１ａ及び前記圧電共振片の下電極２１０に接続され、前記第２接続部材が前記第２相互接続構造１１２ａ及び前記圧電共振片の上電極２３０に接続される。
具体的には、図２ｆに示すように、本実施例では、前記下電極２１０が前記第２の樹脂封止層４２０の面に露出され、下電極延伸部を有し、前記第１の回路１１１の第１相互接続構造１１１ａの頂部も前記デバイスウェハー１００の面に露出される。従って、デバイスウェハー１００と基板３００とを結合するとき、下電極２１０を前記デバイスウェハー１００の面に位置させ、下電極延伸部を前記第１の回路１１１の第１相互接続構造１１１ａに接続することができる。このとき、前記下電極２１０の下電極延伸部が直接前記第１接続部材を構成すると考えることができる。
当然ながら、他の実施例では、デバイスウェハー１００と基板３００とを結合する前、前記デバイスウェハー１００上に第１接続部材を形成し、前記第１接続部材と前記第１相互接続構造とを電気的に接続してもよい。デバイスウェハー１００と基板３００とを結合するとき、前記第１接続部材を前記下電極２１０に電気的に接続する。このとき、前記第１接続部材は、たとえば、前記第１相互接続構造に接続される再配線層を含み、デバイスウェハー１００と基板３００とを結合するとき、前記再配線層が前記下電極２１０に電気的に接続される。
続いて図２ｆに示すように、前記上電極２３０が前記第１の樹脂封止層４１０に埋込され、従って、さらに前記第２接続部材を介して上電極２３０の上電極延伸部を前記第２の回路１１２の第２相互接続構造１１２ａに接続してもよい。
本実施例では、前記上電極２３０及び前記圧電ウェハー２２０が順に前記基板３００上に形成され、さらに前記上電極２３０に電気的に接続される前記第２接続部材を前記基板３００上に形成してもよい。具体的には、前記上電極２３０と前記第２の回路１１２とを接続するための第２接続部材は、導電プラグ（たとえば、第３の導電プラグ５２０）を含む。
前記第２接続部材の前記第３の導電プラグ５２０の形成方法は、
まず、前記基板３００の面に樹脂封止層を形成し、本実施例では、前記第１の樹脂封止層４１０及び前記第２の樹脂封止層４２０が前記樹脂封止層を構成するステップと、
続いて、前記樹脂封止層に前記上電極２３０が露出される貫通穴を開設し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極２３０に電気的に接続される第３の導電プラグ５２０を形成するするステップとを含む。具体的には、前記第３の導電プラグ５２０が前記上電極２３０の上電極延伸部に接続される。
本実施例では、前記第２の樹脂封止層４２０及び前記第１の樹脂封止層４１０を順にエッチングすることにより、前記貫通穴を形成し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極２３０に電気的に接続され、他端が前記第２の樹脂封止層４２０の面に露出される第３の導電プラグ５２０を形成し、それにより、前記デバイスウェハー１００と前記基板３００とを結合するとき、前記第３の導電プラグ５２０の他端を前記第２相互接続構造に電気的に接続することができる。
ステップＳ６００では、具体的には、図２ｇに示すように、前記デバイスウェハー１００の正面に前記基板３００を結合することで、圧電共振片２００を前記デバイスウェハー１００と前記基板３００との間に位置させ、前記上キャビティ３１０及び前記下キャビティ１２０をそれぞれ前記圧電共振片２００の両側に位置させて、結晶共振器を構成する。前記第１接続構造を介して前記圧電共振片２００の上電極２３０及び下電極２１０をいずれも前記制御回路に電気的に接続する。
前述したように、本実施例では、前記デバイスウェハー１００と前記基板３００とを結合した後に、前記制御回路では、第１の回路１１１が第１接続部材（すなわち、下電極延伸部）を介して前記下電極２１０に電気的に接続され、前記第２の回路１１２が第２接続部材（すなわち、第３の導電プラグ５２０）を介して前記上電極２３０に電気的に接続される。このようにして、前記制御回路により前記圧電ウェハー２２０の両側に電気信号を印加してもよく、前記圧電ウェハー２２０が変形して前記上キャビティ３１０及び前記下キャビティ１２０において振動するようにする。
前記デバイスウェハー１００と前記基板３００との結合方法は、たとえば、前記デバイスウェハー１００及び／または前記基板３００上に接着層を形成し、前記接着層を用いて、前記デバイスウェハー１００と前記基板３００とを相互に結合するステップを含む。具体的には、圧電ウェハーが形成されるベース上に前記接着層を形成し、前記圧電ウェハーの面を前記接着層の面に露出させ、続いて、前記接着層を用いて、前記圧電ウェハーが形成されないベースに相互に結合する。
本実施例では、前記圧電共振片２００が前記基板３００上に形成され、前記デバイスウェハー１００と前記基板３００との結合方法は、たとえば、前記ベース３００上に接着層を形成し、前記圧電共振片２００の面を前記接着層の面に露出させ、続いて、前記接着層を用いて、前記基板３００と前記デバイスウェハー１００とを相互に結合するステップを含む。
すなわち、本実施例では、前記圧電共振片２００の上電極２３０、圧電ウェハー２２０及び下電極２１０がいずれも前記基板３００上に形成され、前記圧電共振片２００でキャビティ３１０の開口にシールし、結合プロセスを実行した後に、下キャビティ１２０を前記圧電共振片２００の前記上キャビティ３１０から離れる側に対応させることにより、結晶共振器を構成して、前記結晶共振器をデバイスウェハー１００での制御回路に電気的に接続し、それにより、結晶共振器と制御回路とを集積して設けることを実現する。
ステップＳ７００では、具体的には、図２ｈ～図２ｉに示すように、前記デバイスウェハーの正面に向かう方向で半導体チップ６００を結合し、前記半導体チップ６００が第２接続構造を介して前記制御回路に電気的に接続される。
前記半導体チップにはたとえば駆動回路が形成され、前記駆動回路は、電気信号を提供するために用いられ、前記電気信号が制御回路を介して前記圧電共振片２００に印加されて、前記圧電共振片２００の機械的に変形を制御する。
本実施例では、デバイスウェハー１００と基板３００とを相互に結合した後、前記基板３００上に前記半導体チップ６００を結合し、第２接続構造を介して前記半導体チップ９００と前記制御回路とを電気的に接続する。
具体的には、前記第２接続構造は、導電プラグを含み、前記導電プラグが前記基板を貫通することにより、前記導電プラグの底部が前記制御回路に電気的に接続され、前記導電プラグの頂部が前記半導体チップに電気的に接続されるようにする。
前記第２接続構造の形成方法は、ステップ１及びステップ２を含む。
ステップ１：前記半導体チップを結合する前、前記基板３００をエッチングすることにより、接続穴を形成し、本実施例では、第１の接続穴及び第２の接続穴を形成するステップを含む。
選択可能な技術案では、前記第１の接続穴及び第２の接続穴の形成に寄与するために、基板３００をエッチングする前、まず前記基板に対して薄型化プロセスを行うことにより、基板３００の厚さを減少させてもよい。
本実施例では、前記第１の接続穴が順に前記基板３００、第１の樹脂封止層４１０及び第２の樹脂封止層４２０を貫通することにより、第１の接続穴が基板３００からデバイスウェハー１００の面まで延在し、前記第３の相互接続構造１１１ｂを露出させるようにし、前記第２の接続穴が順に前記基板３００、第１の樹脂封止層４１０及び第２の樹脂封止層４２０を貫通することにより、第２の接続穴が基板３００からデバイスウェハー１００の面まで延在し、前記第４の相互接続構造１１２ｂを露出させるようにする。
ステップ２：前記接続穴に導電性材料を充填することにより、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップ６００に電気的に接続されるための導電プラグを形成する。本実施例では、第１の接続穴及び前記第２の接続穴に導電性材料を充填することにより、それぞれ第１の導電プラグ６１０及び第２の導電プラグ６２０を形成し、前記第１の導電プラグ６１０の底部が前記第３の相互接続構造１１１ｂに電気的に接続され、前記第２の導電プラグ６２０の底部が前記第４の相互接続構造１１２ｂに電気的に接続される。
前記第２接続構造を形成した後、前記基板３００上に半導体チップ６００を結合してもよい。本実施例では、前記第３の導電プラグ６１０及び第４の導電プラグ６２０上にいずれも半導体チップ６００が結合される。また、他の実施例では、前記導電プラグの頂部に接続され、半導体チップ６００に結合接続される接触パッドを前記基板上に形成してもよい。
選択可能で、前記半導体チップ６００は、前記デバイスウェハー１００に対して異種チップを構成する。すなわち、前記半導体チップ６００のベース材質が前記デバイスウェハー１００のベース材質と異なる。たとえば、本実施例では、デバイスウェハー１００のベース材質は、シリコンであり、前記異種チップのベース材質は、ＩＩＩ－Ｖ族半導体材料またはＩＩ－ＶＩ族半導体材料（具体的には、たとえば、ゲルマニウム、シリコンゲルマニウムまたは砒化ガリウムなど）であってもよい。
選択可能な技術案では、具体的に図２ｊを参照し、前記半導体チップ６００を結合した後、前記半導体チップ６００に被覆される樹脂封止層７００を前記基板３００上に形成してもよい。
実施例２
実施例１との相違点は、本実施例では、前記圧電共振片２００の上電極２３０、圧電ウェハー２２０及び下電極２１０をいずれも前記デバイスウェハー１００上に形成し、前記圧電共振片２００で下キャビティ１２０の開口をシールし、形成される結晶共振器をデバイスウェハー１００での制御回路に電気的に接続し、続いて結合プロセスを実行し、上キャビティ３１０を前記圧電共振片２００の前記下キャビティ１２０から離れる側に対応させることにより、結晶共振器を構成し、それにより、結晶共振器と制御回路を集積して設けることを実現することである。
本実施例では、制御回路を有するデバイスウェハーが提供され、前記デバイスウェハーに下キャビティを形成する方法については、実施例１を参照することができ、ここで詳しく説明しない。
本実施例では、前記圧電共振片を前記デバイスウェハー１００上に形成する方法は、以下のステップを含む。
まず、前記デバイスウェハー１００の面の設定位置に下電極２１０を形成し、本実施例では、前記下電極２１０が前記下キャビティ１２０の外周に位置し、
続いて、圧電ウェハー２２０を前記下電極２１０に結合し、本実施例では、前記圧電ウェハー２２０が前記下キャビティ１２０の上方に位置し、前記下キャビティ１２０の開口をシールし、前記圧電ウェハー２２０の縁が前記下電極２１０上に搭載され、
続いて、前記圧電ウェハー２２０上に前記上電極２３０を形成する。
当然ながら、他の実施例では、上電極及び下電極をそれぞれ圧電ウェハーの両側に形成し、三者を一体として前記デバイスウェハー１００に結合してもよい。
さらに、本実施例では、前記下電極２１０及び前記圧電ウェハー２２０を順に前記デバイスウェハー１００上に形成し、このとき、第１接続構造も前記デバイスウェハー１００上に形成する。具体的に、前記第１接続構造は、下電極に電気的に接続されるための第１接続部材と、上電極に電気的に接続されるための第２接続部材とを含む。
前記下電極２１０は、前記圧電ウェハー２２０に対して伸出して下電極延伸部を構成し、前記下電極延伸部が第１相互接続構造に電気的に接続することができ、このとき、前記下電極延伸部は、下電極２１０と制御回路とを接続するための第１接続部材を構成すると考えることができる。
さらに、前記第２接続部材は、前記圧電ウェハー２２０を形成した後であって、前記上電極２３０を形成する前に形成されてもよい。具体的には、前記上電極を形成する前に、前記第２接続部材を形成し、第２接続部材を上電極に電気的に接続する方法は、ステップ１～ステップ３を含む。
ステップ１：前記デバイスウェハー１００の面に樹脂封止層を形成し、本実施例では、前記樹脂封止層が前記デバイスウェハー１００の面に被覆され、前記圧電ウェハー２２０を露出させる。
ステップ２：前記樹脂封止層に貫通穴を開設し、前記貫通穴に導電性材料を充填することにより、底部が前記第２相互接続構造に電気的に接続され、頂部が前記樹脂封止層に露出される導電プラグを形成する。
ステップ３：前記デバイスウェハー１００上に前記上電極２３０を形成した後に、前記上電極２３０の少なくとも一部が前記圧電ウェハー２２０に被覆され、さらに前記圧電ウェハーから前記導電プラグの頂部まで伸出することで、前記上電極２３０が前記導電プラグに電気的に接続されるようにする。すなわち、前記上電極２３０では、圧電ウェハーから伸出される上電極延伸部が直接前記導電プラグに電気的に接続される。
又は、ステップ３では、前記上電極２３０を前記圧電ウェハー２２０上に形成した後に、さらに前記上電極２３０上に相互接続線を形成してもよく、前記相互接続線が前記上電極から前記導電プラグの頂部まで延在することで、前記上電極を前記相互接続線を介して前記導電プラグに電気的に接続する。すなわち、前記上電極２３０が相互接続線を介して前記導電プラグに電気的に接続される。
さらに、デバイスウェハー１００上に前記圧電共振片２００を形成し、基板３００上に前記上キャビティ３１０を形成した後に、前記デバイスウェハー１００と前記基板３００とを結合することができる。
具体的には、前記デバイスウェハー１００と前記基板３００との結合方法は、まず、前記デバイスウェハー１００上に接着層を形成し、前記圧電ウェハーの面を前記接着層から露出させるステップと、続いて、前記接着層を用いて、前記デバイスウェハー１００と前記基板３００とを結合するステップとを含む。
結合プロセスを実行した後に、基板３００での上キャビティを前記圧電ウェハー２２０の前記下キャビティから離れる側に対応させるようにしてもよい。前記上キャビティのサイズが前記圧電ウェハーのサイズより大きくてもよく、それにより、前記圧電ウェハーを前記上キャビティ内に位置させる。
また、本実施例では、デバイスウェハーと基板とを相互に結合した後、前記基板上に半導体チップを結合し、第２接続構造を介して半導体チップと制御回路とを電気的に接続する。前記第２接続構造を形成して、前記半導体チップを結合する方法については、実施例１を参照することができ、ここで詳しく説明しない。
実施例３
実施例１及び実施例２では、上電極と、圧電ウェハーと、下電極とを含む圧電共振片がいずれも基板または前記デバイスウェハー上に形成される。上記実施例との相違点は、本実施例では、上電極及び圧電ウェハーが基板上に形成され、下電極がデバイスウェハー上に形成されることである。
図３ａ～図３ｅは本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図であり、以下、図面を参照しながら、本実施例で結晶共振器を形成する各ステップについて詳細に説明する。
まず、重点的に図３ａを参照し、制御回路が形成されるデバイスウェハー１００を提供し、前記デバイスウェハー１００の面に下電極２１０を形成する。前記下電極は、蒸着プロセス又は薄膜堆積プロセスで形成されてもよい。
本実施例では、前記下電極２１０は、前記第１の回路１１１の前記第１相互接続構造１１１ａに直接被覆され、前記第１の回路１１１に電気的に接続される。このとき、前記下電極２１０が直接前記第１接続構造における第１接続部材を構成すると考えることができる。また、前記下電極２１０を形成するとき、さらに同時に前記デバイスウェハー１００上に再配線層５１０、前記再配線層５１０は、前記第２の回路１１２の第２相互接続構造に被覆され、前記第２の回路１１２に接続される。
さらに、前記下電極２１０を形成した後に、前記デバイスウェハー１００上に第２の樹脂封止層４２０を形成するステップをさらに含み、前記下電極２１０を露出させるように、前記第２の樹脂封止層４２０の面が前記下電極２１０より高くない。本実施例では、前記再配線層５１０を露出させるように、前記第２の樹脂封止層４２０の面も再配線層５１０の面より高くない。続いて、結合プロセスを実行した後に、前記下電極２１０を圧電ウェハーの一側に設け、再配線層５１０を圧電ウェハーの他側に位置する上電極に電気的に接続することができる。
平坦化プロセスにより前記第２の樹脂封止層４２０を形成することにより、前記第２の樹脂封止層４２０の面を前記下電極２１０の面と面一にしてもよく、このようにして、デバイスウェハー１００の表面平坦度を効果的に向上させることができ、後続の結合プロセスを実現することに有利である。
続いて図３ｂ示すように、本実施例では、前記下電極２１０及び前記第２の樹脂封止層４２０を順に形成した後に、前記第２の樹脂封止層４２０及び前記誘電体層１００Ｂを順にエッチングすることにより、下キャビティ１２０を形成し、前記下電極２１０が前記下キャビティ１２０の外周を囲むようにする。
続いて図３ｃに示すように、基板３００を提供し、基板３００上に上電極２３０及び圧電ウェハー２２０を順に形成する。前記上電極は、蒸着プロセス又は薄膜堆積プロセスを利用して形成されてもよく、前記圧電ウェハーが前記上電極上に結合される。
具体的には、前記上電極２３０が上キャビティ３１０の外周に囲まれ、後続のプロセスでは、前記上電極２３０をデバイスウェハー１００上の再配線層５１０に電気的に接続することにより、前記上電極２３０を前記第２の回路１１２の前記第２相互接続構造１１２ａに電気的に接続する。前記圧電ウェハー２２０の中間領域が基板３００での上キャビティ３１０に対応し、前記圧電ウェハー２２０の縁が前記上電極２３０上に当接され、前記上電極２３０が前記圧電ウェハー２２０の下方から横方向に伸出することにより、上電極延伸部を構成する。
続いて図３ｃに示すように、本実施例では、前記圧電ウェハー２２０を形成した後に、前記基板３００上に第１の樹脂封止層４１０を形成するステップをさらに含み、前記第１の樹脂封止層４１０が前記基板３００及び前記上電極２３０の上電極延伸部に被覆され、前記圧電ウェハー２２０を露出させるように、前記第１の樹脂封止層４１０の面が圧電ウェハー２２０の面より高くない。
同様に、本実施例では、前記第１の樹脂封止層４１０の面を前記圧電ウェハー２２０の面と面一にするように、平坦化プロセスにより前記第１の樹脂封止層４１０を形成してもよく、このようにして、前記基板３００の面をより平坦にすることができ、それにより、後続の結合プロセスに有利である。
続いて図３ｄに示すように、前記デバイスウェハーまたは前記基板上に第１接続構造を形成する。前記第１接続構造は、第１接続部材と第１接続部材とを含む。
第１接続構造を形成することにより、後続の結合プロセスにおいて、基板３００上の上電極２３０をデバイスウェハー１００の第２の回路１１２に電気的に接続することができる。前述したように、本実施例では、前記下電極２１０の下電極延伸部が直接前記第１接続部材を構成することができる。前記上電極２３０が前記第１の樹脂封止層４１０に埋込され、従って、さらに前記第２接続部材を介して上電極２３０の上電極延伸部を前記第２の回路１１２の第２相互接続構造に電気的に接続することができる。
具体的に図３ｄを参照し、前記上電極２３０と前記第２の回路１１２とを接続するための第２接続部材の形成方法は、以下のステップを含む。
まず、前記基板１００の面に樹脂封止層を形成し、本実施例では、前記樹脂封止層は、前記第１の樹脂封止層４１０を含み、
続いて、前記樹脂封止層をエッチングすることにより、貫通穴を形成し、本実施例では、前記第１の樹脂封止層４１０をエッチングし、前記貫通穴から前記上電極２３０の前記上電極延伸部を露出させ、前記貫通穴に導電性材料を充填することにより、導電プラグ（すなわち、第３の導電プラグ５２０）を形成し、第２相互接続構造に電気的に接続するように、前記第３の導電プラグ５２０の頂部が前記第１の樹脂封止層４１０の面に露出される。
具体的には、前記第３の導電プラグ５２０が前記上電極２３０の上電極延伸部に接続される。この後、結合プロセスを実行した後、前記上電極２３０を前記第３の導電プラグ５２０及び前記再配線層５１０を介して第２の回路１１２に電気的に接続することができ、前記第３の導電プラグ５２０及び前記再配線層５１０が前記第２接続部材を構成すると考えることができる。
続いて図３ｅに示すように、前記デバイスウェハー１００と前記基板３００とを結合することにより、前記圧電ウェハー２２０の前記上キャビティ３１０から離れる側を前記下キャビティ１２０に対応させ、このとき、前記デバイスウェハー１００上に位置する下電極２１０が前記圧電ウェハー２２０の前記上電極２３０から離れる側に対応して位置する。
本実施例では、前記デバイスウェハー１００と前記基板３００との結合方法は、まず、前記基板３００上に接着層を形成し、前記圧電ウェハー２２０の面を前記接着層に露出させるステップと、続いて、前記接着層を用いて、前記デバイスウェハーと前記基板とを結合するステップとを含む。
具体的には、前記デバイスウェハー１００と前記基板３００とを結合した後に、デバイスウェハー１００上の第２の回路に接続される再配線層５１０を基板３００上の上電極２３０に接続される第３の導電プラグ５２０に電気的に接触させることができ、それにより、上電極２３０を前記制御回路に電気的に接続する。
後続のプロセスでは、第２接続構造を形成して半導体チップを結合する方法については、実施例１を参照することができ、ここで詳しく説明しない。
実施例４
上記実施例との相違点は、本実施例では、デバイスウェハーと基板とを相互に結合する前に、半導体チップをデバイスウェハーの面に結合する。本実施例では、前記圧電共振片の下電極、圧電ウェハー及び上電極がいずれも前記デバイスウェハー上に形成されることを例として解釈説明する。
まず、図４ａに示すように、制御回路が形成されるデバイスウェハー１００を提供する。
続いて、図４ａ～図４ｃに示すように、前記デバイスウェハー１００上に下電極２１０、圧電ウェハー２２０及び上電極２３０を順に形成する。順に前記下電極２１０、前記圧電ウェハー２２０及び前記上電極２３０を形成する方法は、実施例２を参照することができ、ここで詳しく説明しない。
なお、本実施例では、前記基板３００を結合する前に、前記半導体チップ６００を前記デバイスウェハー１００上に結合する。具体的には、前記半導体チップ６００は、前記圧電共振片２００を形成する前に結合されてもよいし、又は、前記圧電共振片２００を形成した後に結合されてもよいし、又は、前記圧電共振片を形成する過程において結合過程を行ってもよい。たとえば、本実施例では、すなわち、前記下電極２１０を形成した後、前記圧電ウェハー２２０を結合する前または結合した後、前記半導体チップ６００を結合する。
さらに、前記半導体チップを結合する前、第２接続構造を形成することにより、前記半導体チップと制御回路とを電気的に接続するステップをさらに含む。前記第２接続構造の形成方法は、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップ６００に電気的に接続されるための接触パッド６１０’を前記デバイスウェハー１００の面に形成するステップを含む。
続いて図４ｃを参照し、前記半導体チップ６００を結合した後、さらに前記デバイスウェハー１００上に樹脂封止層を形成して、前記半導体チップ６００に被覆してもよく、前記圧電共振片の頂部の面を前記樹脂封止層に露出させてもよい。
上記実施例と同様に、前記圧電共振片が第１接続構造を介して制御回路に電気的に接続される。前記第１接続構造は、第１接続部材と第２接続部材とを含む。本実施例では、前記下電極２１０の、前記圧電ウェハーから伸出される部分が制御回路に電気的に接続され、それにより、下電極の伸出される部分が前記第１接続部材を構成する。第２接続部材は、底部が前記制御回路に電気的に接続され、頂部が上電極２３０に電気的に接続される導電プラグ５２０を含む。
続いて、図４ｄに示すように、基板３００を提供し、前記基板３００をエッチングすることにより上キャビティ３１０を形成し、前記基板３００と前記デバイスウェハー１００とを相互に結合する。このようにして、結晶共振器を形成し、結晶共振器、半導体チップと制御回路とを集積して設けることを実現することに寄与する。
以上に記載の形成方法によれば、本実施例では、形成される結晶共振器と制御回路の集積構造について説明する。具体的には、図２ａ～図２ｊ及び図３ｅに示すように、前記結晶共振器と制御回路の集積構造は、
デバイスウェハー１００であって、前記デバイスウェハー１００に制御回路が形成され、前記デバイスウェハー１００に下キャビティ１２０がさら形成され、前記下キャビティ１２０が前記デバイスウェハーの正面に露出され、本実施例では、前記制御回路における少なくとも一部の相互接続構造が前記デバイスウェハー１００の面まで延在しているデバイスウェハー１００と、
基板３００であって、前記デバイスウェハー１００の正面に結合され、前記基板３００に上キャビティ３１０が形成され、前記上キャビティ３１０の開口が前記デバイスウェハー１００に対向し、すなわち前記上キャビティ３１０の開口と前記下キャビティ１２０の開口が対向して設けられる基板３００と、
圧電共振片２００であって、下電極２１０と、圧電ウェハー２２０と、上電極２３０とを含み、前記圧電共振片２００が前記デバイスウェハー１００と前記基板３００との間に位置し、前記圧電共振片２００の両側がそれぞれ前記下キャビティ１２０及び前記上キャビティ３１０に対応する圧電共振片２００と、
前記圧電共振片２００の上電極２３０及び下電極２１０をいずれも前記制御回路に電気的に接続するための第１接続構造と、
半導体チップ６００であって、前記基板３００又は前記デバイスウェハー１００上に結合され、前記半導体チップ６００にたとえば駆動回路が形成され、駆動回路は、電気信号を生成し、電気信号を前記制御回路１００を介して圧電共振片２００に伝送するために用いられる半導体チップ６００と、
前記半導体チップ６００を前記制御回路に電気的に接続するための第２接続構造とを含む。
さらに、前記半導体チップ６００が前記デバイスウェハー１００に対して異種チップを構成してもよい。すなわち、前記半導体チップ６００のベース材質が前記デバイスウェハー１００のベース材質と異なる。たとえば、本実施例では、デバイスウェハー１００のベース材質がシリコンであり、前記異種チップのベース材質がＩＩＩ－Ｖ族半導体材料またはＩＩ－ＶＩ族半導体材料（具体的には、たとえば、ゲルマニウム、シリコンゲルマニウムまたは砒化ガリウムなど）であってもよい。
すなわち、半導体平面プロセスを利用し、それぞれデバイスウェハー１００及び基板３００上に下キャビティ１２０及び上キャビティ３１０を形成し、結合プロセスにより上キャビティ１２０と下キャビティ３１０を対応させ、それぞれウェハー２２０の相対する両側に設け、それにより、制御回路によって、前記ウェハー２２０が前記上キャビティ３１０及び前記下キャビティ１２０において振動することができ、このようにして、結晶共振器を制御回路と集積して設けることを実現する。結晶共振器そのものの温度ドリフト及び周波数補正などの偏差に対するオンチップ変調を実現することに有利である。半導体プロセスに基づいて形成される結晶共振器のサイズがより小さく、それにより、デバイス電力消費をさらに減少させることができる。
続いて図２ａに示すように、前記制御回路は、第１の回路１１１と第２の回路１１２とを含み、前記圧電共振片２００の上電極及び下電極がそれぞれ前記第１の回路１１１及び第２の回路１１２に電気的に接続される。
具体的には、前記第１の回路１１１は、第１のトランジスタと、第１相互接続構造１１１ａと、第３の相互接続構造１１１ｂとを含み、前記第１のトランジスタが前記デバイスウェハー１００に埋込され、前記第１相互接続構造１１１ａ及び第３の相互接続構造１１１ｂがいずれも前記第１のトランジスタに電気的に接続され、いずれも前記デバイスウェハー１００の面まで延在している。前記第１相互接続構造１１１ａが前記下電極２１０に電気的に接続され、前記第３の相互接続構造１１１ｂが前記半導体チップに電気的に接続される。
同様に、前記第２の回路１１２は、第２のトランジスタと、第２相互接続構造１１２ａと、第４の相互接続構造１１２ｂとを含み、前記第２のトランジスタが前記デバイスウェハー１００に埋込され、前記第２相互接続構造１１２ａ及び第４の相互接続構造１１２ｂがいずれも前記第２のトランジスタに電気的に接続され、いずれも前記デバイスウェハー１００の面まで延在している。前記第２相互接続構造１１２ａが前記上電極２３０に電気的に接続され、前記第４の相互接続構造１１２ｂが前記半導体チップに電気的に接続される。
さらに、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材が前記第１相互接続構造１１１ａ及び前記圧電共振片の下電極２１０に接続され、前記第２接続部材が前記第２相互接続構造１１２ａ及び前記圧電共振片の上電極２３０に接続される。
本実施例では、前記下電極２１０は、前記デバイスウェハー１００の面に形成され、前記下キャビティ１２０の外周に位置し、前記下電極２１０は、さらに前記圧電ウェハー２２０から横方向に伸出して下電極延伸部を構成し、前記下電極延伸部が前記第１の回路１１１の前記第１相互接続構造１１１ａに被覆され、前記下電極２１０が前記第１の回路１１１の第１相互接続構造１１１ａに電気的に接続されるようにする。従って、前記下電極延伸部が前記第１接続部材を構成すると考えることができる。
前記上電極２３０が前記圧電ウェハー２２０上に形成され、前記上電極２３０が前記第２接続部材及び前記第２の回路１１２の前記第２相互接続構造１１２ａを介して電気的に接続される。
具体的には、前記デバイスウェハー１００と前記基板３００との間にさらに樹脂封止層が設けられ、前記樹脂封止層が前記圧電ウェハー２２０の側壁に被覆され、上電極延伸部及び下電極延伸部に被覆される。前記上電極２３０と前記第２の回路１１２とを接続するための前記第２接続部材は、導電プラグ（すなわち、第３の導電プラグ５２０）を含み、前記第３の導電プラグ５２０が前記樹脂封止層を貫通することにより、第３の導電プラグ５２０の一端を前記上電極延伸部に接続し、前記第３の導電プラグ５２０の他端を前記第２の回路１１２に電気的に接続し、前記第３の導電プラグ５２０を用いて、上電極２３０と前記第２の回路１１２との電気的接続を実現する。
１つの特定の実施形態では、たとえば図２ｇを参照し、前記樹脂封止層は、積層して設けられる第１の樹脂封止層４１０と第２の樹脂封止層４２０とを含み、前記第１の樹脂封止層４１０が前記第２の樹脂封止層４２０よりも前記基板３００に近い。前記第１の樹脂封止層４１０の前記デバイスウェハー１００に向かう面と、前記圧電ウェハー２２０の前記デバイスウェハー１００に向かう面とは面一にされ、前記第２の樹脂封止層４２０の前記デバイスウェハー１００に向かう面と、前記下電極２１０の前記デバイスウェハー１００に向かう面とは面一にされる。前記第２の樹脂封止層４２０の前記第１のデバイスウェハー１００に向かう面が第２のデバイスウェハー３００の結合面を構成すると考えることができるに向かう面とは面一にされる。
本実施例では、前記第３の導電プラグ５２０が前記第１の樹脂封止層４１０及び前記第２の樹脂封止層４２を貫通し、従って、結合後のデバイスウェハー１００及び基板３００において、第３の導電プラグ５２０から前記デバイスウェハー１００の面まで延在していることにより、前記第３の導電プラグ５２０の一端が前記上電極延伸部に接続され、前記第３の導電プラグ５２０の他端が前記第２の回路１１２の第２相互接続構造に接続されるようにする。
当然ながら、他の実施例では、前記第２接続部材は、さらに、相互接続線を含み、前記相互接続線の一端が前記上電極２３０に被覆され、前記相互接続線の他端の少なくとも一部が前記第３の導電プラグの頂部に被覆されることにより、前記相互接続線が前記第３の導電プラグに接続されるようにする。
図２ｊを参照し、前記半導体チップ６００が前記基板３００の前記デバイスウェハー１００から離れる面に結合される。さらに、前記第２接続構造は、導電プラグを含み、前記導電プラグが前記基板３００を貫通することにより、前記導電プラグの底部が前記制御回路に電気的に接続され、前記導電プラグの頂部が前記半導体チップ６００に電気的に接続されるようにする。
さらに、前記第２接続構造の導電プラグは、第１の導電プラグ６１０と第２の導電プラグ６２０とを含む。第１の導電プラグ６１０の底部が前記第３の相互接続構造１１１ｂに電気的に接続され、前記第１の導電プラグ６１０の頂部が前記半導体チップ６００に電気的に接続される。第２の導電プラグ６２０の底部が前記第４の相互接続構造１１２ｂに電気的に接続され、前記第２の導電プラグ６２０の頂部が前記半導体チップ６００に電気的に接続される。
また、続いて図２ａに示すように、本実施例では、前記デバイスウェハー１００は、ベースウェハー１００Ａと誘電体層１００Ｂとを含む。前記第１のトランジスタ及び前記第２のトランジスタがいずれも前記ベースウェハー１００Ａ上に形成され、前記誘電体層１００Ｂが前記ベースウェハー１００Ａ上に形成されて前記第１のトランジスタ及び前記第２のトランジスタに被覆され、前記第３の相互接続構造、前記第１相互接続構造、前記第４の相互接続構造及び前記第２相互接続構造がいずれも前記誘電体層１００Ｂに形成されて前記誘電体層１００Ｂの面まで延在している。
前記結晶共振器は、前記基板３００上に形成されて前記半導体チップ６００に被覆される樹脂封止層７００をさらに含む。
また、他の実施例では、たとえば図４ｄに示すように、前記半導体チップ６００は、前記デバイスウェハー１００と前記基板３００との間に結合されてもよい。これに基づいて、前記第２接続構造は、接触パッド６１０’を含んでもよく、前記接触パッド６１０’は、前記デバイスウェハー１００の面に形成され、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップ６００に電気的に接続される。
よって、本発明に係る結晶共振器と制御回路の集積方法では、デバイスウェハーに下キャビティを形成し、基板に上キャビティを形成し、結合プロセスを利用して、デバイスウェハーと基板とを結合することにより、圧電共振片をデバイスウェハーと基板との間に挟持し、下キャビティ及び上キャビティをそれぞれ圧電共振片の両側に対応させ、それにより、制御回路と結晶共振器とを同じデバイスウェハー上に集積することを実現する。これに基づいて、たとえば、駆動回路が形成される半導体チップ同じ基板にさらに結合することができ、すなわち、半導体チップ、制御回路及び結晶共振器をいずれも同じ半導体基板上に集積し、それにより、結晶共振器そのものの温度ドリフト及び周波数補正などの偏差に対するオンチップ変調を実現することに有利である。また、本発明で半導体平面プロセスに基づいて形成される結晶共振器は、従来の結晶共振器（たとえば、表面実装型の結晶共振器）に比べて、より小さいサイズを有し、それにより、結晶共振器の電力消費を対応して低減させることができる。また、本発明の結晶共振器は、他の半導体素子と集積しやすく、デバイスの集積度を向上させることに有利である。
上記に説明されるのは、本発明の好適な実施例についての説明にすぎず、本発明の範囲を限定するものではなく、当業者が上記開示される内容に基づいて行う任意の変更や修飾は、いずれも特許請求の範囲の保護範囲に属する。
１００ デバイスウェハー
ＡＡ デバイス領域
１００Ａ ベースウェハー
１００Ｂ 誘電体層
１１０ 制御回路
１１１ 第１の回路
１１１ａ 第１相互接続構造
１１１ｂ 第３の相互接続構造
１１２ 第２の回路
１１２ａ 第２相互接続構造
１１２ｂ 第４の相互接続構造
１２０ 下キャビティ
２００ 圧電共振片
２１０ 下電極
２２０ 圧電ウェハー
２３０ 上電極
３００ 基板
３１０ 上キャビティ
４１０ 第１の樹脂封止層
４２０ 第２の樹脂封止層
５１０ 相互接続線
５２０ 第３の導電プラグ
６００ 半導体チップ
６１０ 第１の導電プラグ
６２０ 第２の導電プラグ
７００ 樹脂封止層
７１０ 第１の導電プラグ

Claims (36)

  1. 結晶共振器と制御回路の集積方法であって、
    制御回路が形成されるデバイスウェハーを提供し、前記デバイスウェハーをエッチングすることにより、結晶共振器の下キャビティを形成するステップと、
    基板を提供し、前記基板をエッチングすることにより、前記下キャビティに対応して設けられる前記結晶共振器の上キャビティを形成するステップと、
    前記デバイスウェハーの正面及び前記基板のうちのいずれか１つに形成される上電極と、圧電ウェハーと、下電極とを含む圧電共振片を形成するステップと
    前記デバイスウェハーまたは前記基板上に第１接続構造を形成するステップと、
    前記圧電共振片を前記デバイスウェハーと前記基板との間に位置させ、前記上キャビティ及び前記下キャビティをそれぞれ前記圧電共振片の両側に位置させるように、前記デバイスウェハーの正面に前記基板を結合し、かつ前記第１接続構造によって前記圧電共振片の前記上電極及び前記下電極をいずれも前記制御回路に電気的に接続するステップと、
    前記デバイスウェハーの正面に向かう方向で半導体チップを結合し、第２接続構造を形成するステップであって、前記半導体チップが前記第２接続構造を介して前記制御回路に電気的に接続されるステップとを含む、ことを特徴とする結晶共振器と制御回路の集積方法。
  2. 前記デバイスウェハーは、ベースウェハーと、前記ベースウェハー上に形成される誘電体層とを含み、前記下キャビティが前記誘電体層に形成される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  3. 前記ベースウェハーは、絶縁体上シリコンウェハー基板であり、背面から正面への方向に沿って順に積層して設けられるベース層と、埋込酸化層と、トップシリコン層とを含み、前記下キャビティがさらに前記誘電体層から前記埋込酸化層まで延在している、ことを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。
  4. 前記圧電共振片が前記デバイスウェハーまたは前記基板上に形成され、
    又は、前記圧電共振片の前記下電極が前記デバイスウェハーに形成され、前記圧電共振片の前記上電極及び前記圧電ウェハーが順に前記基板上に形成され、
    又は、前記圧電共振片の前記下電極及び前記圧電ウェハーが順に前記デバイスウェハーに形成され、前記圧電共振片の前記上電極が前記基板上に形成される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  5. 前記圧電共振片を前記デバイスウェハー上に形成するステップは、
    前記デバイスウェハーの表面の設定位置に前記下電極を形成するステップと、
    前記圧電ウェハーを前記下電極に結合するステップと、
    前記圧電ウェハー上に前記上電極を形成するステップとを含むか、又は、
    前記圧電共振片の前記上電極及び前記下電極を前記圧電ウェハー上に形成し、これらの三者を一体として前記デバイスウェハー上に結合するステップを含む、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。
  6. 前記圧電共振片を前記基板上に形成するステップは、
    前記基板の表面の設定位置に前記上電極を形成するステップと、
    前記圧電ウェハーを前記上電極に結合するステップと、
    前記圧電ウェハー上に前記下電極を形成するステップとを含むか、又は、
    前記圧電共振片の前記上電極及び前記下電極を前記圧電ウェハー上に形成し、これらの三者を一体として前記基板上に結合するステップを含む、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。
  7. 前記下電極を形成するステップは、蒸着プロセスまたは薄膜堆積プロセスを含み、
    前記上電極を形成するステップは、蒸着プロセスまたは薄膜堆積プロセスを含む、ことを特徴とする請求項５または６に記載の結晶共振器と制御回路の集積方法。
  8. 前記上電極が前記基板上に形成され、前記下電極が前記デバイスウェハー上に形成され、前記上電極及び前記下電極が蒸着プロセス又は薄膜堆積プロセスを利用して形成され、前記圧電ウェハーが前記上電極又は前記下電極に結合される、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。
  9. 前記制御回路は、第１相互接続構造と第２相互接続構造とを含み、前記第１接続構造は、第１接続部材と第２接続部材とを含み、
    前記第１接続部材が前記第１相互接続構造及び前記圧電共振片の前記下電極に接続され、前記第２接続部材が前記第２相互接続構造及び前記圧電共振片の前記上電極に接続される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  10. 前記デバイスウェハーに前記下電極を形成した後に、前記下電極は、前記デバイスウェハーの面に位置し、さらに前記圧電ウェハーの下方から伸出して前記第１相互接続構造に電気的に接続され、前記圧電ウェハーから伸出される前記下電極の部分が前記第１接続部材を構成する、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  11. 前記デバイスウェハーに前記下電極を形成する前に、前記デバイスウェハー上に、前記第１相互接続構造に電気的に接続される前記第１接続部材を形成し、前記デバイスウェハーに前記下電極を形成した後に、前記第１接続部材が前記下電極に電気的に接続される、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  12. 前記第１接続部材は、前記第１相互接続構造に接続される再配線層を含み、前記デバイスウェハーに前記下電極を形成した後に、前記再配線層が前記下電極に電気的に接続される、ことを特徴とする請求項１１に記載の結晶共振器と制御回路の集積方法。
  13. 前記圧電ウェハーがデバイスウェハー上に形成され、前記デバイスウェハーに前記上電極を形成する前に、前記デバイスウェハー上に前記第２相互接続構造に電気的に接続される前記第２接続部材を形成し、前記デバイスウェハー上に前記上電極を形成した後に、前記上電極が前記第２接続部材に電気的に接続される、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  14. 前記第２接続部材を形成するステップは、
    前記デバイスウェハー上に樹脂封止層を形成するステップと、
    前記樹脂封止層に貫通穴を形成し、前記貫通穴に導電性材料を充填することにより、底部が前記第２相互接続構造に電気的に接続され、頂部が前記樹脂封止層において露出される導電プラグを形成するステップと、
    前記デバイスウェハー上に前記上電極を形成した後に、前記上電極が前記圧電ウェハーから前記導電プラグの頂部まで伸出することにより、前記上電極が前記導電プラグに電気的に接続されるようにするステップと、又は、前記デバイスウェハー上に前記上電極を形成した後に、一端が前記上電極を被覆し、他端が前記導電プラグを被覆する相互接続線を前記樹脂封止層上に形成するステップとをさらに含む、ことを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。
  15. 前記上電極及び前記圧電ウェハーを順に前記基板上に形成し、前記デバイスウェハーと前記基板とを結合する前に、前記基板上に、前記上電極に電気的に接続される前記第２接続部材を形成し、前記デバイスウェハーと前記基板とを結合した後に、前記第２接続部材が前記第２相互接続構造に電気的に接続される、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  16. 前記第２接続部材を形成するステップは、
    前記基板の表面に樹脂封止層を形成するステップと、
    前記樹脂封止層に、前記上電極を露出させる貫通穴を形成し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極に電気的に接続される導電プラグを形成するステップと、
    前記デバイスウェハーと前記基板とを結合するとき、前記導電プラグの他端を前記第２相互接続構造に電気的に接続するステップとを含む、ことを特徴とする請求項１５に記載の結晶共振器と制御回路の集積方法。
  17. 前記デバイスウェハーと前記基板とを結合した後に、前記基板上に前記半導体チップを結合する、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  18. 前記第２接続構造を形成するステップは、
    前記半導体チップを結合する前に、前記基板をエッチングすることにより、接続穴を形成するステップと、
    前記接続穴に導電性材料を充填することにより、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続されるための導電プラグを形成するステップとを含む、ことを特徴とする請求項１７に記載の結晶共振器と制御回路の集積方法。
  19. 前記半導体チップを結合した後に、
    前記半導体チップを被覆する樹脂封止層を前記基板上に形成するステップをさらに含む、ことを特徴とする請求項１７に記載の結晶共振器と制御回路の集積方法。
  20. 前記デバイスウェハーと前記基板とを結合する前に、前記デバイスウェハー上に前記半導体チップを結合する、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  21. 前記第２接続構造を形成するステップは、
    前記半導体チップを結合する前に、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続されるための接触パッドを前記デバイスウェハーの表面に形成するステップを含む、ことを特徴とする請求項２０に記載の結晶共振器と制御回路の集積方法。
  22. 前記デバイスウェハーと前記基板とを結合するステップは
    前記デバイスウェハー及び／または前記基板上に接着層を形成し、前記接着層を用いて前記デバイスウェハーと前記基板とを相互に結合するステップを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  23. 前記圧電共振片の前記上電極及び前記圧電ウェハーが順に前記基板上に形成され、
    前記デバイスウェハーと前記基板とを結合するステップは、
    前記基板上に前記接着層を形成し、前記圧電ウェハーの表面を前記接着層において露出させるステップと、
    前記接着層を用いて、前記デバイスウェハーと前記基板とを結合するステップとを含む、ことを特徴とする請求項２２に記載の結晶共振器と制御回路の集積方法。
  24. 前記圧電共振片の前記下電極及び前記圧電ウェハーが順に前記デバイスウェハー上に形成され、
    前記デバイスウェハーと前記基板とを結合するステップは、
    前記デバイスウェハー上に前記接着層を形成し、前記圧電ウェハーの表面を前記接着層において露出させるステップと、
    前記接着層を用いて、前記デバイスウェハーと前記基板とを結合するステップとを含む、ことを特徴とする請求項２２に記載の結晶共振器と制御回路の集積方法。
  25. 結晶共振器と制御回路の集積構造であって、
    デバイスウェハーであって、制御回路及び前記デバイスウェハーの正面において露出される下キャビティが形成されるデバイスウェハーと、
    前記デバイスウェハーの正面に結合され、開口が前記下キャビティの開口に対向して設けられる上キャビティが形成される基板と、
    下電極と、圧電ウェハーと、上電極とを含み、両側がそれぞれ前記下キャビティ及び前記上キャビティに対応するように前記デバイスウェハーと前記基板との間に位置する圧電共振片と、
    前記圧電共振片の前記上電極及び前記下電極を前記制御回路に電気的に接続するための第１接続構造と、
    前記デバイスウェハーの正面上または前記基板上に結合される半導体チップと、
    前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む、ことを特徴とする結晶共振器と制御回路の集積構造。
  26. 前記デバイスウェハーは、ベースウェハーと、前記ベースウェハー上に形成される誘電体層とを含み、前記下キャビティが前記誘電体層に形成される、ことを特徴とする請求項２５に記載の結晶共振器と制御回路の集積構造。
  27. 前記ベースウェハーは、絶縁体上シリコンウェハー基板であり、背面から正面への方向に沿って順に積層して設けられるベース層と、埋込酸化層と、トップシリコン層とを含み、前記下キャビティがさらに前記誘電体層から前記埋込酸化層まで延在している、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。
  28. 前記制御回路は、第１相互接続構造と第２相互接続構造とを含み、前記第１接続構造は、第１接続部材と第２接続部材とを含み、
    前記第１接続部材が前記第１相互接続構造及び前記圧電共振片の前記下電極に接続され、前記第２接続部材が前記第２相互接続構造及び前記圧電共振片の前記上電極に接続される、ことを特徴とする請求項２５に記載の結晶共振器と制御回路の集積構造。
  29. 前記下電極は、前記デバイスウェハーの表面に形成され、前記圧電ウェハーから伸出して前記第１相互接続構造に電気的に接続され、前記圧電ウェハーから伸出される前記下電極の部分が前記第１接続部材を構成する、ことを特徴とする請求項２８に記載の結晶共振器と制御回路の集積構造。
  30. 前記第２接続部材は、一端が前記上電極に電気的に接続され、他端が前記第２相互接続構造に電気的に接続される導電プラグを含む、ことを特徴とする請求項２８に記載の結晶共振器と制御回路の集積構造。
  31. 前記第２接続部材は、導電プラグと相互接続線とを含み、前記導電プラグの一端が前記制御回路に電気的に接続され、前記相互接続線の一端が前記導電プラグの他端に接続され、前記相互接続線の他端が前記上電極に接続される、ことを特徴とする請求項２８に記載の結晶共振器と制御回路の集積構造。
  32. 前記半導体チップが前記基板の前記デバイスウェハーから離れる面に結合される、ことを特徴とする請求項２５に記載の結晶共振器と制御回路の集積構造。
  33. 前記第２接続構造は、
    前記基板を貫通することにより、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続される導電プラグをさらに含む、ことを特徴とする請求項３２に記載の結晶共振器と制御回路の集積構造。
  34. 前記基板上に形成されて前記半導体チップを被覆する樹脂封止層をさらに含む、ことを特徴とする請求項３２に記載の結晶共振器と制御回路の集積構造。
  35. 前記半導体チップが前記デバイスウェハーと前記基板との間に結合される、ことを特徴とする請求項２５に記載の結晶共振器と制御回路の集積構造。
  36. 前記第２接続構造は、
    前記デバイスウェハーの表面に形成され、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続される接触パッドをさらに含む、ことを特徴とする請求項３５に記載の結晶共振器と制御回路の集積構造。
JP2021526312A 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法 Withdrawn JP2022507406A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811643174.4A CN111384912B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
CN201811643174.4 2018-12-29
PCT/CN2019/115644 WO2020134596A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法

Publications (1)

Publication Number Publication Date
JP2022507406A true JP2022507406A (ja) 2022-01-18

Family

ID=71126208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021526312A Withdrawn JP2022507406A (ja) 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法

Country Status (4)

Country Link
US (1) US20220085788A1 (ja)
JP (1) JP2022507406A (ja)
CN (1) CN111384912B (ja)
WO (1) WO2020134596A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384918B (zh) * 2018-12-29 2022-04-26 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
JP4773836B2 (ja) * 2006-02-08 2011-09-14 旭化成エレクトロニクス株式会社 薄膜バルク弾性波発振器、および、その製造方法
US9048811B2 (en) * 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
CN102270975B (zh) * 2010-06-04 2013-10-09 上海丽恒光微电子科技有限公司 晶振及其制作方法
US9917567B2 (en) * 2011-05-20 2018-03-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising aluminum scandium nitride
US9105751B2 (en) * 2011-11-11 2015-08-11 International Business Machines Corporation Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
US9058455B2 (en) * 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
CN107181470B (zh) * 2016-03-10 2020-10-02 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107181469B (zh) * 2016-03-10 2020-11-17 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107222181A (zh) * 2016-12-29 2017-09-29 杭州左蓝微电子技术有限公司 基于soi基片的薄膜体声波谐振器及其制备方法
US10771031B2 (en) * 2018-02-05 2020-09-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Method for fabricating single crystal piezoelectric RF resonators and filters with improved cavity definition
CN108512520B (zh) * 2018-02-27 2022-04-29 苏州汉天下电子有限公司 体声波谐振器与电容器的单片集成结构及其制造方法、滤波器、双工器以及射频通信模块
CN108667437B (zh) * 2018-04-19 2022-04-26 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法和电子装置

Also Published As

Publication number Publication date
WO2020134596A1 (zh) 2020-07-02
US20220085788A1 (en) 2022-03-17
CN111384912B (zh) 2023-09-29
CN111384912A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
US7034441B2 (en) Surface mount crystal unit and surface mount crystal oscillator
JP2022507728A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507738A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507406A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507726A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP7128559B2 (ja) 水晶共振器と制御回路との集積構造及びその集積方法
WO2020134597A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134603A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134595A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
JP2022510125A (ja) 結晶共振器と制御回路の集積構造およびその集積方法
WO2020134605A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
JP2022508120A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507450A (ja) 結晶共振器と制御回路の集積構造及びその集積方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220627

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220715