CN111384912A - 晶体谐振器与控制电路的集成结构及其集成方法 - Google Patents

晶体谐振器与控制电路的集成结构及其集成方法 Download PDF

Info

Publication number
CN111384912A
CN111384912A CN201811643174.4A CN201811643174A CN111384912A CN 111384912 A CN111384912 A CN 111384912A CN 201811643174 A CN201811643174 A CN 201811643174A CN 111384912 A CN111384912 A CN 111384912A
Authority
CN
China
Prior art keywords
device wafer
substrate
piezoelectric
control circuit
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811643174.4A
Other languages
English (en)
Other versions
CN111384912B (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN201811643174.4A priority Critical patent/CN111384912B/zh
Priority to JP2021526312A priority patent/JP2022507406A/ja
Priority to US17/419,619 priority patent/US20220085788A1/en
Priority to PCT/CN2019/115644 priority patent/WO2020134596A1/zh
Publication of CN111384912A publication Critical patent/CN111384912A/zh
Application granted granted Critical
Publication of CN111384912B publication Critical patent/CN111384912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供了一种晶体谐振器与控制电路的集成结构及其集成方法。通过在形成有控制电路的器件晶圆中形成下空腔以及在基板中形成上空腔，并利用键合工艺使器件晶圆和基板键合，以将压电谐振片夹持在器件晶圆和基板之间，从而实现晶体谐振器和控制电路的集成设置，此外还将半导体芯片进一步键合至同一半导体衬底上，有利于实现片上调制晶体谐振器的参数，提高器件性能。并且，相比于传统的晶体谐振器，本发明中的晶体谐振器具备更小的尺寸，有利于降低晶体谐振器的功耗，以及本发明中的晶体谐振器也更易于与其他半导体元器件集成，从而能够提高器件的集成度。

Description

晶体谐振器与控制电路的集成结构及其集成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体谐振器与控制电路的集成结构及其集成方法。
背景技术
晶体谐振器是利用压电晶体的逆压电效应制成的谐振器件，是晶体振荡器和滤波器的关键元件，被广泛应用于高频电子信号，实现精确计时、频率标准和滤波等测量和信号处理系统中必不可少的频率控制功能。
随着半导体技术的不断发展，以及集成电路的普及，各种元器件的尺寸也趋于小型化。然而，目前的晶体谐振器不仅难以与其他半导体元器件集成，并且晶体谐振器的尺寸也较大。
例如，目前常见的晶体谐振器包括表面贴装型晶体谐振器，其具体是将基座和上盖通过金属焊接(或者，粘接胶)粘合在一起，以形成密闭腔室，晶体谐振器的压电谐振片位于所述密闭腔室中，并且使压电谐振片的电极通过焊盘或者引线与相应的电路电性连接。基于如上所述的晶体谐振器，其器件尺寸很难进一步缩减，并且所形成的晶体谐振器还需要通过焊接或者粘合的方式与对应的集成电路电性连接，从而进一步限制了所述晶体谐振器的尺寸。
发明内容
本发明的目的在于提供一种晶体谐振器与控制电路的集成方法，以解决现有的晶体谐振器其尺寸较大且不易于集成的问题。
为解决上述技术问题，本发明提供一种晶体谐振器与控制电路的集成方法，包括：
提供器件晶圆，所述器件晶圆中形成有控制电路，并刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
提供基板，并刻蚀所述基板以形成所述晶体谐振器的上空腔，所述上空腔和所述下空腔对应设置；
形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆和所述基板其中之一上；
在所述器件晶圆或所述基板上形成第一连接结构；
键合所述器件晶圆和所述基板，以使所述压电谐振片位于所述器件晶圆和所述基板之间，以及使所述上空腔和所述下空腔分别位于所述压电谐振片的两侧，并通过所述第一连接结构使所述压电谐振片的上电极和下电极均与所述控制电路电性连接；以及，
形成第二连接结构并键合半导体芯片，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
本发明的又一目的在于提供一种晶体谐振器与控制电路的集成结构，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔暴露于所述器件晶圆的表面；
基板，所述基板和所述器件晶圆相互键合，并且所述基板中形成有上空腔，所述上空腔的开口和所述下空腔的开口相对设置；
压电谐振片，包括下电极、压电晶片和上电极，所述压电谐振片位于所述器件晶圆和所述基板之间，并且所述压电谐振片的两侧分别对应所述下空腔和所述上空腔；以及，
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
半导体芯片，键合在所述基板或所述器件晶圆上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
在本发明提供的晶体谐振器与控制电路的集成方法中，通过半导体平面工艺分别在器件晶圆和基板中形成下空腔和上空腔，并利用键合工艺键合基板和器件晶圆，以将压电谐振片夹持在器件晶圆和基板之间，并使下空腔和上空腔分别对应在压电谐振片相对的两侧以构成晶体谐振器，从而实现控制电路和晶体谐振器的集成设置。同时，还可将半导体芯片进一步集成在同一半导体衬底上，大大提高了晶体谐振器的集成度，并可实现片上调制晶体谐振器的参数(例如，晶体谐振器的温度漂移和频率矫正等原始偏差)，有利于提高晶体谐振器的性能。
可见，本发明提供的晶体谐振器与控制电路的集成结构，不仅使晶体谐振器能够实现与其他半导体元器集成，提高器件的集成度；并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明提供的晶体谐振器的尺寸更小，有利于实现晶体谐振器的小型化，并能够减少制备成本和降低晶体谐振器的功耗。
附图说明
图1为本发明实施例一中的晶体谐振器与控制电路的集成方法的流程示意图；
图2a～图2j为本发明实施例一中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图；
图3a～图3e为本发明实施例三中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图；
图4a～图4d为本发明实施例四中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-器件晶圆； AA-器件区；
100A-基底晶圆； 100B-介质层；
110-控制电路；
111-第一电路；
111a-第一互连结构； 111b-第三互连结构；
112-第二电路；
112a-第二互连结构； 112b-第四互连结构；
120-下空腔；
200-压电谐振片；
210-下电极；
220-压电晶片；
230-上电极；
300-基板； 310-上空腔；
410-第一塑封层； 420-第二塑封层；
510-互连线； 520-第三导电插塞；
600-半导体芯片；
610-第一导电插塞； 620-第二导电插塞；
700-塑封层。
具体实施方式
本发明的核心思想在于提供了一种晶体谐振器与控制电路的集成结构及其集成方法，通过半导体平面工艺将晶体谐振器和半导体芯片均集成在形成有控制电路的器件晶圆上。一方面，可以进一步缩减所形成的晶体谐振器的器件尺寸，另一方面，还可使所述晶体谐振器能够与其他半导体元器件集成，提高器件的集成度。
以下结合附图和具体实施例对本发明提出的晶体谐振器与控制电路的集成结构及其集成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本发明实施例一中的晶体谐振器与控制电路的集成方法的流程示意图，图2a～图2j为本发明实施例一中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图。以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。
在步骤S100中，具体参考图2a所示，提供一器件晶圆100，所述器件晶圆100中形成有控制电路110。
本实施例中，所述控制电110包括多个互连结构，并且至少部分互连结构延伸至所述器件晶圆的正面。具体的，所述控制电路110的多个互连结构分别用于与后续所形成的半导体芯片和压电谐振片电连接。
其中，可以在同一器件晶圆100上同时制备多个晶体谐振器，因此在所述器件晶圆100上对应定义有多个器件区AA，所述控制电路110形成在所述器件区AA中。
进一步的，所述控制电路110包括第一电路111和第二电路112，本实施例中，所述第一电路111和第二电路112分别与后续所形成的压电谐振片的下电极和上电极电性连接。
继续参考图2a所示，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第一互连结构111a例如连接所述第一晶体管的漏极，所述二互连结构111b例如连接所述第一晶体管的源极。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管连接并延伸至所述器件晶圆100的正面。其中，所述第二互连结构112a例如连接所述第二晶体管的漏极，所述第四互连结构112b例如连接所述第二晶体管的源极。
其中，所述控制电路110的形成方法包括：
首先，提供一基底晶圆100A，并在所述基底晶圆100A上形成第一晶体管111T和第二晶体管112T；以及，
接着，在所述基底晶圆100A上形成介质层100B，所述介质层100B覆盖所述第一晶体管111T和所述第二晶体管112T，并在所述介质层100B中第三互连结构111b、第一互连结构111a、第四互连结构112a和第二互连结构112b，以构成所述器件晶圆100；
即，所述器件晶圆100包括基底晶圆100A和形成在所述基底晶圆100A上的介质层100B。以及，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B覆盖所述第一晶体管和第二晶体管，所述第三互连结构111b、所述第一互连结构111a、所述第四互连结构112a和所述第二互连结构112b均形成在所述介质层100B中并延伸至所述介质层100B的表面。
此外，所述基底晶圆100A可以为硅晶圆，也可以为绝缘体上硅晶圆(silicon-on-insulator，SOI)。当所述基底晶圆100A为绝缘体上硅晶圆时，则所述基底晶圆可具体包括沿着由背面100D至正面100U依次层叠设置的底衬层、掩埋氧化层和顶硅层。
在步骤S200中，具体参考图2b所示，刻蚀所述器件晶圆100，以形成所述晶体谐振器的下空腔120，所述下空腔120从所述器件晶圆的表面暴露出。其中，所述下空腔120用于为后续所形成的压电谐振片提供振动空间。
本实施例中，所述下空腔120形成在所述器件晶圆的所述介质层100B中，以及在每一所述器件区AA中均形成有所述下空腔120。即，形成所述下空腔120的方法包括：刻蚀所述介质层100B至所述基底晶圆100A，以在所述介质层100B中形成所述下空腔120。其中，所述下空腔120的深度可以根据实际需求调整，此处不做限定。例如，可使所述下空腔120仅形成在所述介质层100B中，或者可以使所述下空腔120从所述介质层100B进一步延伸至所述基底晶圆100A中等。
如上所述，所述基底晶圆100A还可以为绝缘体上硅晶圆。当所述基底晶圆100A为绝缘体上硅晶圆时，则在形成所述下空腔时，还可进一步刻蚀顶硅层，以使所述下空腔从介质层进一步延伸至所述掩埋氧化层。
需要说明的是，附图中仅为示意性的标示出了下空腔120、第一电路和第二电路之间的位置关系，应当认识到在具体方案中可根据实际电路的布局对应调整第一电路和第二电路的的排布方式，此处不予限定。
在步骤S300中，具体参考图2c所示，提供基板300，并刻蚀所述基板300以形成所述晶体谐振器的上空腔310，所述上空腔310和所述下空腔120对应设置。同样的，所述上空腔310的深度可以根据实际需求调整，此处不做限定。在后续形成键合基板300器件晶圆100时，所述上空腔310和所述下空腔120分别对应在所述压电谐振片的两侧。
与所述器件晶圆100相对应的，所述基板300上也定义有多个器件区AA，器件晶圆100的多个器件区和基板的多个器件区相互对应，所述下空腔120即形成在所述器件区AA中。
在步骤S400中，形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆100的正面和所述基板300的其中之一上。
即，可使包括上电极、压电晶片和下电极的压电谐振片均形成在所述器件晶圆100的正面上，或均形成在所述基板300上；或者，使所述压电谐振片的下电极形成在所述器件晶圆100的正面上，所述压电谐振片的上电极和压电晶片依次形成在所述基板300上；或者，使所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆100的正面上，所述压电谐振片的上电极形成在所述基板300上。
本实施例中，所述压电谐振片的上电极、压电晶片和下电极均形成在所述基板300上。具体的，在所述基板300上形成所述压电谐振片的方法包括如下步骤。
步骤一，具体参考图2c所示，在所述基板300表面的设定位置上形成上电极230。本实施例中，所述上电极230位于所述上空腔310的外围，在后续工艺中，使所述上电极230与控制电路110电性连接，具体使所述上电极230与所述第二电路112的所述第二互连结构电性连接。
步骤二，继续参考图2c所示，键合压电晶片220至所述上电极230。本实施例中，所述压电晶片220位于所述上空腔310的上方，并且所述压电晶片220的边缘搭接在所述上电极230上。其中，所述压电晶片220例如可以为石英晶片。
本实施例中，所述上空腔310的尺寸小于所述压电晶片220的尺寸，以利于将所述压电晶片220的边缘搭载于所述基板的表面上并封盖所述上空腔310的开口。
然而，在其他实施例中，所述上空腔例如具有第一空腔和第二空腔，所述第一空腔相对于第二空腔位于所述基底的更深位置中，第二空腔靠近所述基底的表面，并且第一空腔的尺寸小于所述压电晶片220的尺寸，以及第二空腔的尺寸大于压电晶片的尺寸。基于此，即可使所述压电晶片220的边缘搭载在所述第一空腔上，并使所述压电晶片220至少部分被容纳在所述第二空腔中。此时可以认为，所述上空腔的开口尺寸大于所述压电晶片的宽度尺寸。
进一步的，所述上电极230从所述压电晶片220的下方横向延伸出，以构成上电极延伸部。在后续工艺中，即可通过所述上电极延伸部使所述上电极230连接至所述第二电路112的第二互连结构。
步骤三，具体参考图2d所示，在所述压电晶片220上形成下电极210。其中，所述下电极210还可以暴露出所述压电晶片220的中间区域。在后续工艺中，使所述下电极210与控制电路110电性连接，具体的使下电极210与所述第一电路111的所述第一互连结构电性连接。
即，所述控制电路110中，第一电路111与下电极210电性连接，第二电路112与上电极230电性连接，以分别对所述下电极210和所述上电极230施加电信号，从而可在下电极210和所述上电极230之间产生电场，进而使位于所述上电极230和所述下电极210之间的所述压电晶片220能够在所述电场的作用下发生机械形变。其中，所述压电晶片220可随着所述电场的大小发生相应程度的机械形变，以及当上电极230和下电极210之间的电场方向相反时，则压电晶片220的形变方向也随之改变。因此，在利用所述控制电路110对上电极230和下电极210施加交流电时，则压电晶片220的形变方向会随着电场的正负作收缩或膨胀的交互变化，从而产生机械振动。
本实施例中，在所述基板300上形成所述下电极210的方法例如包括如下步骤。
第一步骤，具体参考图2d，在所述基板300上形成第一塑封层410，所述第一塑封层410覆盖所述基板300并暴露出所述压电晶片220。需要说明的是，本实施例中，所述上电极230形成在所述压电晶片220下方并从所述压电晶片220横向延伸出，以构成上电极延伸部，因此所述第一塑封层410还覆盖所述上电极230的上电极延伸部。
进一步的，所述第一塑封层410的表面不高于压电晶片220的表面。本实施例中，通过平坦化工艺形成所述第一塑封层410，以使所述第一塑封层410的表面与所述压电晶片220的表面齐平。
第二步骤，继续参考图2d，在所述压电晶片220的表面上形成下电极210，并且所述下电极210还从所述压电晶片220上横向延伸至所述第一塑封层410上，以构成下电极延伸部。在后续工艺中，即可通过所述下电极延伸部使所述下电极210连接至控制电路(具体连接至所述第一电路111的第一互连结构)。
其中，所述下电极210和所述上电极230的材质可均包括银。以及，可依次利用薄膜沉积工艺或蒸镀工艺形成所述上电极230和所述下电极210。
需要说明的是，本实施例中，通过半导体工艺将所述上电极230、压电晶片220和下电极210依次形成在所述基板300上。然而，在其他实施例中，也可将上电极和下电极分别形成在压电晶片的两侧上，并将三者作为整体键合至所述基板上。
可选的方案中，在形成所述下电极210之后，还包括：在所述第一塑封层410上形成第二塑封层，以使所述基板300的表面更为平坦，从而有利于后续的键合工艺。
具体参考图2e所示，在所述第一塑封层410上形成第二塑封层420，所述第二塑封层420的表面不高于所述下电极210的表面以暴露出所述下电极210。本实施例中，可通过平坦化工艺形成所述第二塑封层420，以使所述第二塑封层420的表面与所述下电极210的表面齐平。以及，所述第二塑封层420还可暴露出所述压电晶片220的中间区域，从而在后续工艺中将所述基板300键合至所述器件晶圆100上时，即可使所述压电晶片220的中间区域对应在器件晶圆100的下空腔120中。
在步骤S500中，在所述器件晶圆100或所述基板300上形成第一连接结构。在后续工艺，即可通过所述第一连接结构，实现基板300上的下电极210电性连接至器件晶圆100的控制电路上(具体连接至第一电路的第一互连结构上)，以及实现基板300上的上电极230电性连接至器件晶圆100的控制电路上(具体连接至第二电路的第二互连结构上)。
具体的，所述第一连接结构包括第一连接件和第二连接件，其中所述第一连接件连接所述第一互连结构111a和所述压电谐振片的下电极210，所述第二连接件连接所述第二互连结构112a和所述压电谐振片的上电极230。
具体参考图2f所示，本实施例中，所述下电极210暴露于所述第二塑封层420的表面并具有下电极延伸部，以及所述第一电路111的第一互连结构111a的顶部也暴露于所述器件晶圆100的表面，因此在键合器件晶圆100和基板300时，即可以使下电极210位于所述器件晶圆100的表面上，并使下电极延伸部连接所述第一电路111的第一互连结构111a。此时可以认为，所述下电极210的下电极延伸部直接构成所述第一连接件。
当然，在其他实施例中，还可以在键合器件晶圆100和基板300之前，在所述器件晶圆100上形成第一连接件，并使所述第一连接件与所述第一互连结构电连接。以及，在键合器件晶圆100和基板300时，使所述第一连接件电连接所述下电极210。此时，所述第一连接件例如包括重新布线层，所述重新布线层和所述第一互连结构连接，在键合器件晶圆100和基板300时，所述重新布线层即与所述下电极210电连接。
接着参考图2f，所述上电极230掩埋在所述第一塑封层410中，因此可进一步通过所述第二连接件使上电极230的上电极延伸部连接所述第二电路112的第二互连结构112a。
本实施例中，所述上电极230和所述压电晶片220依次形成在所述基板300上，进而可以在所述基板300上形成所述第二连接件，所述第二连接件与所述上电极230电连接。具体的，用于连接所述上电极230和所述第二电路112的第二连接件包括导电插塞(例如，第三导电插塞520)。
其中，所述第二连接件的所述第三导电插塞520的形成方法包括：
首先，在所述基板300的表面上形成塑封层；本实施例中，所述第一塑封层410和所述第二塑封层420即构成所述塑封层；
接着，在所述塑封层中开设通孔，所述通孔暴露出所述上电极230，并在所述通孔中填充导电材料以形成第三导电插塞520，所述第三导电插塞520的一端电连接所述上电极230。具体而言，所述第三导电插塞520与所述上电极230的上电极延伸部连接。
本实施例中，即依次刻蚀所述第二塑封层420和所述第一塑封层410，以形成所述通孔，并在所述通孔中填充导电材料以形成第三导电插塞520，所述第三导电插塞520的一端电连接所述上电极230，所述第三导电插塞520的另一端暴露于所述第二塑封层420的表面，从而在键合所述器件晶圆100和所述基板300时，可使所述第三导电插塞520的另一端电连接至所述第二互连结构。
在步骤S600中，具体参考图2g所示，在所述器件晶圆100的正面上键合所述基板300，以使压电谐振片200位于所述器件晶圆100和所述基板300之间，以及使所述上空腔310和所述下空腔120分别位于所述压电谐振片200的两侧，以构成晶体谐振器。以及，通过所述第一连接结构使所述压电谐振片200的上电极230和下电极210均与所述控制电路电性连接。
如上所述，本实施例中，在键合所述器件晶圆100和所述基板300之后，所述控制电路中，第一电路111通过第一连接件(即，下电极延伸部)与所述下电极210电性连接，所述第二电路112通过第二连接件(即第三导电插塞520)与所述上电极230电性连接。如此，即可通过所述控制电路，在所述压电晶片220的两侧施加电信号，以使所述压电晶片220发生形变并在所述上空腔310和所述下空腔120振动。
其中，所述器件晶圆100和所述基板300的键合方法例如包括：在所述器件晶圆100和/或所述基板300上形成粘合层，并利用所述粘合层使所述器件晶圆100和所述基板300相互键合。具体的，可以在形成有压电晶片的基底上形成所述粘合层，并使所述压电晶片的表面暴露于所述粘合层的表面，接着，再利用所述粘合层和未形成有所述压电晶片的基底相互键合。
本实施例中，所述压电谐振片200形成在所述基板300上，则所述器件晶圆100和所述基板300的键合方法例如包括：在所述基底300上形成粘合层，并且所述压电谐振片200的表面暴露于所述粘合层的表面，接着即可利用所述粘合层使所述基板300和所述器件晶圆100相互键合。
即，本实施例中，所述压电谐振片200的上电极230、压电晶片220和下电极210均形成在所述基板300上，并使所述压电谐振片200封盖上空腔310的开口，以及在执行键合工艺之后使下空腔120对应在所述压电谐振片200背离所述上空腔310的一侧以构成晶体谐振器，并使所述晶体谐振器与器件晶圆100中的控制电路电性连接，由此实现了晶体谐振器和控制电路的集成设置。
在步骤S700中，具体参考图2h～图2i所示，以朝向所述器件晶圆正面的方向键合半导体芯片600，所述半导体芯片600通过第二连接结构电性连接至所述控制电路。
其中，所述半导体芯片中例如形成有驱动电路，所述驱动电路用于提供一电信号，所述电信号通过控制电路被施加在所述压电谐振片200上，以控制所述压电谐振片200的机械形变。
本实施例中，是在器件晶圆100和基板300相互键合之后，在所述基板300上键合所述半导体芯片600，并通过第二连接结构使所述半导体芯片900和所述控制电路电性连接。
具体的，所述第二连接结构包括导电插塞，所述导电插塞贯穿所述基板，以使所述导电插塞的底部电连接所述控制电路，所述导电插塞的顶部电连接所述半导体芯片。
其中，所述第二连接结构的形成方法包括如下步骤。
步骤一，在键合所述半导体芯片之前，刻蚀所述基板300，以形成连接孔；本实施例中包括形成第一连接孔和第二连接孔。
可选的方案中，在刻蚀基板300之前，可先对所述基板中进行减薄工艺，以缩减基板300的厚度，以利于形成所述第一连接孔和第二连接孔。
本实施例中，所述第一连接孔依次贯穿所述基板300、第一塑封层410和第二塑封层420，以使第一连接孔从基板300延伸至器件晶圆100的表面，并暴露出所述第三互连结构111b；以及，所述第二连接孔依次贯穿所述基板300、第一塑封层410和第二塑封层420，以使第二连接孔从基板300延伸至器件晶圆100的表面，并暴露出所述第四互连结构112b。
步骤二，在所述连接孔中填充导电材料，以形成导电插塞，其中所述导电插塞的底部电连接所述控制电路，所述导电插塞的顶部用于电连接所述半导体芯片600。本实施例中，在第一连接孔和所述第二连接孔中填充导电材料，以分别形成第一导电插塞610和第二导电插塞620；其中，所述第一导电插塞610的底部电连接所述第三互连结构111b，所述第二导电插塞620的底部电连接所述第四互连结构112b。
在形成所述第二连接结构之后，即可在所述基板300上键合半导体芯片600。本实施例中，所述第三导电插塞610和第四导电插塞620上均键合有一半导体芯片600。此外，应当认识到，在其他实施例中，还可以在所述基板上形成接触垫，所述接触垫与所述导电插塞的顶部连接，以及半导体芯片600与所述接触垫键合连接。
可选的，所述半导体芯片600相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片600的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
可选的方案中，具体参考图2j所示，在键合所述半导体芯片600之后，还可在所述基板300上形成塑封层700，所述塑封层700覆盖所述半导体芯片600。
实施例二
与实施例一的区别在于，本实施例中，所述压电谐振片200的上电极230、压电晶片220和下电极210均形成在所述器件晶圆100上，并使所述压电谐振片200封盖下空腔120的开口，以及所形成的晶体谐振器与器件晶圆100中的控制电路电性连接，接着再执行键合工艺，以使上空腔310对应在所述压电谐振片200背离所述下空腔120的一侧以构成晶体谐振器，由此实现了晶体谐振器和控制电路的集成设置。
本实施例中，提供具有控制电路的器件晶圆，以及在所述器件晶圆中形成下空腔的方法可参考实施例一所，此处不做赘述。
以及，本实施例中将所述压电谐振片形成在所述器件晶圆100上的方法包括：
首先，在所述器件晶圆100表面的设定位置上形成下电极210；本实施例中，所述下电极210位于所述下空腔120的外围；
接着，键合压电晶片220至所述下电极210；本实施例中，所述压电晶片220位于所述下空腔120的上方，并封盖所述下空腔120的开口，以及所述压电晶片220的边缘搭载在所述下电极210上；
接着，在所述压电晶片220上形成所述上电极230。
当然，在其他实施例中，也可将上电极和下电极分别形成在压电晶片的两侧上，并将三者作为整体键合至所述器件晶圆100上。
进一步的，本实施例中，所述下电极210和所述压电晶片220依次形成在所述器件晶圆100上，此时可将第一连接结构也形成在所述器件晶圆100上。具体的，所述第一连接结构包括用于电连接下电极的第一连接件和用于电连接上电极的第二连接件。
其中，所述下电极210相对于所述压电晶片220延伸出以构成下电极延伸部，所述下电极延伸部能够与第一互连结构电连接，此时可以认为所述下电极延伸部即构成了第一连接件，用于实现下电极210与控制电路连接。
进一步的，所述第二连接件可以在形成所述压电晶片220之后，以及形成所述上电极230之前形成。具体的，在形成所述上电极之前形成所述第二连接件，并使所述第二连接件和上电极电性连接的方法包括如下步骤。
步骤一，在所述器件晶圆100的表面上形成塑封层；本实施例中，所述塑封层覆盖所述器件晶圆100的表面并暴露出所述压电晶片220；
步骤二，在所述塑封层中开设通孔，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的底部电性连接至所述第二互连结构，所述导电插塞的顶部暴露于所述塑封层；
步骤三，在所述器件晶圆100上形成所述上电极230之后，所述上电极230至少部分覆盖所述压电晶片220，并进一步延伸出所述压电晶片至所述导电插塞的顶部，以使所述上电极230和所述导电插塞电性连接。即，所述上电极230中从压电晶片延伸出的上电极延伸部直接与所述导电插塞电性连接。
或者，步骤三中，在形成所述上电极230于所述压电晶片220上之后，还可在所述上电极230上形成互连线，所述互连线从所述上电极延伸至所述导电插塞的顶部，以使所述上电极通过所述互连线和所述导电插塞电性连接。即，在所述上电极230通过一互连线与所述导电插塞电性连接。
进一步的，在器件晶圆100上形成有所述压电谐振片200，以及在基板300上形成所述上空腔310之后，即可键合所述器件晶圆100和所述基板300。
具体的，键合所述器件晶圆100和所述基板300的方法包括：首先，在所述器件晶圆100上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；接着，利用所述粘合层，键合所述器件晶圆100和所述基板300。
执行键合工艺之后，即可使基板300中的上空腔对应在所述压电晶片220背离所述下空腔的一侧。其中，所述上空腔的尺寸可以大于所述压电晶片的尺寸，从而使所述压电晶片位于所述上空腔内。
本实施例中，在器件晶圆和基板相互键合之后，在所述基板上键合半导体芯片，并通过第二连接结构，使半导体芯片和控制电路电连接。其中，形成所述第二连接结构并键合所述半导体芯片的方法可参考实施例一，此处不做赘述。
实施例三
实施例一和实施例二中，包括上电极、压电晶片和下电极的压电谐振片均形成在基板或所述器件晶圆上。而与上述实施例的区别在于，本实施例中上电极和压电晶片形成在基板上，下电极形成在器件晶圆上。
图3a～图3e为本发明实施例三中的晶体谐振器与控制电路的集成方法在其制备过程中的结构示意图，以下结合附图对本实施例中形成晶体谐振器的各个步骤进行详细说明。
首先，重点参考图3a所示，提供器件晶圆100，所述器件晶圆100中形成有控制电路，并在所述器件晶圆100的表面上形成下电极210。其中，所述下电极可以利用蒸镀工艺或者薄膜沉积工艺形成。
本实施例中，所述下电极210直接覆盖所述第一电路111的所述第一互连结构111a，以和所述第一电路111电性连接。此时可以认为，所述下电极210可直接构成所述第一连接结构中的第一连接件。此外，在形成所述下电极210时，还可同时在所述器件晶圆100上重新布线层510，所述重新布线层510覆盖所述第二电路112的第二互连结构，以和所述第二电路112连接。
进一步的，在形成在所述下电极210之后，还包括：在所述器件晶圆100上形成第二塑封层420，所述第二塑封层420的表面不高于所述下电极210，以暴露出所述下电极210。本实施例中，所述第二塑封层420的表面也不高于重新布线层510的表面，以暴露出所述重新布线层510。在后续执行键合工艺之后，即可使所述下电极210设置在压电晶片的一侧，以及使重新布线层510与位于压电晶片另一侧的上电极电性连接。
其中，可通过平坦化工艺形成所述第二塑封层420，以使所述第二塑封层420的表面与所述下电极210的表面齐平，如此即可有效提高器件晶圆100的表面平坦度，有利于实现后续的键合工艺。
接着参考图3b所述，本实施例中，在依次形成所述下电极210和所述第二塑封层420之后，依次刻蚀所述第二塑封层420和所述介质层100B以形成下空腔120，并使所述下电极210围绕在所述下空腔120的外围。
接着参考图3c所示，提供基板300，并在基板300上依次形成上电极230和压电晶片220。其中，所述上电极可以利用蒸镀工艺或者薄膜沉积工艺形成，以及所述压电晶片键合至所述上电极上。
具体的，所述上电极230围绕在上空腔310的外围，在后续工艺中，使所述上电极230电性连接器件晶圆100上的重新布线层510，以使所述上电极230与所述第二电路112的所述第二互连结构112a电性连接。以及，所述压电晶片220的中间区域对应基板300中的上空腔310，所述压电晶片220的边缘搭接在所述上电极230上，并且所述上电极230从所述压电晶片220的下方横向延伸出，以构成上电极延伸部。
继续参考图3c所示，本实施例中，在形成所述压电晶片220之后还包括：在所述基板300上形成第一塑封层410，所述第一塑封层410覆盖所述基板300和所述上电极230的上电极延伸部，并且所述第一塑封层410的表面不高于压电晶片220的表面，以暴露出所述压电晶片220。
类似的，本实施例中，也可通过平坦化工艺形成所述第一塑封层410，以使所述第一塑封层410的表面与所述压电晶片220的表面齐平，如此即可所述基板300的表面更为平坦，从而有利于后续的键合工艺。
接着参考图3d所示，在所述器件晶圆或所述基板上形成第一连接结构。所述第一连接结构包括第一连接件和第二连接件。
通过形成第一连接结构，从而在后续的键合工艺中，可以使基板300上的上电极230电性连接至器件晶圆100的第二电路112。如上所述，本实施例中，所述下电极210的下电极延伸部可直接构成所述第一连接件。以及，所述上电极230掩埋在所述第一塑封层410中，因此可进一步通过所述第二连接件使上电极230的上电极延伸部电性连接所述第二电路112的第二互连结构。
具体参考图3d所示，用于连接所述上电极230和所述第二电路112的第二连接件的形成方法包括：
首先，在所述基板100的表面上形成塑封层，本实施例中所述塑封层即包括所述第一塑封层410；
接着，刻蚀所述塑封层，以形成一通孔；本实施例中，即刻蚀所述第一塑封层410，所述通孔暴露出所述上电极230的所述上电极延伸部，并在所述通孔中填充导电材料以形成导电插塞(即，第三导电插塞520)，所述第三导电插塞520的顶部暴露于所述第一塑封层410的表面，用于与第二互连结构电性连接。
具体而言，所述第三导电插塞520与所述上电极230的上电极延伸部连接。在后续执行键合工艺之后，即可使所述上电极230通过所述第三导电插塞520和所述重新布线层510电连接至第二电路112，可以认为，所述第三导电插塞520和所述重新布线层510构成所述第二连接件。
接着参考图3e所示，键合所述器件晶圆100和所述基板300，以使所述压电晶片220背离所述上空腔310的一侧对应所述下空腔120，此时位于所述器件晶圆100上的下电极210相应的位于所述压电晶片220远离所述上电极230的一侧。
本实施例中，键合所述器件晶圆100和所述基板300的方法包括：首先，在所述基板300上形成粘合层，并使所述压电晶片220的表面暴露于所述粘合层；接着，利用所述粘合层，键合所述器件晶圆和所述基板。
具体的，在键合所述器件晶圆100和所述基板300后，即可使器件晶圆100上与第二电路112连接的重新布线层510，能够与基板300上与上电极230连接的第三导电插塞520电接触，从而使上电极230电性连接所述第二电路112。
后续工艺中，形成第二连接结构并键合半导体芯片的方法可参考实施例一，此处不做赘述。
实施例四
与上述实施例的区别在于，本实施例中，是在器件晶圆和基板相互键合之前，将半导体芯片键合至器件晶圆的表面上。以及，本实施例中，以所述压电谐振片的下电极、压电晶片和上电极均形成在所述器件晶圆上为例进行解释说明。
首先，参考图4a所示，提供器件晶圆100，所述器件晶圆100中形成有控制电路。
接着，参考图4a～图4c所示，在所述器件晶圆100上依次形成下电极210、压电晶片220和上电极230。其中，依次形成所述下电极210、所述压电晶片220和所述上电极230的方法可参考实施例二，此处不做赘述。
需要说明的是，本实施例中，在键合所述基板300之前，将所述半导体芯片600键合至所述器件晶圆100上。具体的，所述半导体芯片600可以在形成所述压电谐振片200之前键合，或者在形成所述压电谐振片200之后键合，或者形成所述压电谐振片的过程中实现键合过程。例如，本实施例中，即在形成所述下电极210之后，并在键合所述压电晶片220之前或之后，键合所述半导体芯片600。
进一步的，在键合所述半导体芯片之前，还包括形成第二连接结构，以使所述半导体芯片与控制电路电性连接。其中，所述第二连接结构的形成方法包括：在所述器件晶圆100的表面上形成接触垫610’，所述接触垫610’的顶部电连接所述控制电路，所述接触垫610’的顶部用于电连接所述半导体芯片600。
继续参考图4c所示，在键合所述半导体芯片600之后，还可在所述器件晶圆100上形成塑封层，以覆盖所述半导体芯片600，并且可使所述压电谐振片的顶表面暴露于所述塑封层。
与上述实施例类似的，所述压电谐振片通过第一连接结构与控制电路电连接。其中，所述第一连接结构包括第一连接件和第二连接件。本实施例中，所述下电极210中从所述压电晶片延伸出的部分电连接至控制电路，以使下电极中延伸出的部分构成所述第一连接件。以及，第二连接件包括导电插塞520，所述导电插塞520的底部和所述控制电路电连接，并使所述导电插塞520的顶部和上电极230电连接。
接着，参考图4d所示，提供一基板300，并刻蚀所述基板300以形成上空腔310，以及将所述基板300和所述器件晶圆100相互键合。如此，即形成晶体谐振器，并有利于实现晶体谐振器、半导体芯片和控制电路的集成设置。
基于如上所述的形成方法，本实施例中对所形成的晶体谐振器与控制电路的集成结构进行说明，具体可结合图2a～图2j以及图3e所示，所述晶体谐振器与控制电路的集成结构包括：
器件晶圆100，所述器件晶圆100中形成有控制电路，以及在所述器件晶圆100中还形成有下空腔120，所述下空腔120暴露于所述器件晶圆的正面；本实施例中，所述控制电路中的至少部分互连结构延伸至所述器件晶圆100的表面；
基板300，键合在所述器件晶圆100的正面上，并且所述基板300中形成有上空腔310，所述上空腔310的开口朝向所述器件晶圆100，即所述上空腔310的开口和所述下空腔120的开口相对设置；
压电谐振片200，包括下电极210、压电晶片220和上电极230，所述压电谐振片200位于所述器件晶圆100和所述基板300之间，并且所述压电谐振片200的两侧分别对应所述下空腔120和所述上空腔310；
第一连接结构，用于使所述压电谐振片200的上电极230和下电极210均与所述控制电路电性连接；
半导体芯片600，键合在所述基板300或所述器件晶圆100上；其中，所述半导体芯片600中例如形成有驱动电路，用于产生电信号，并将电信号经由所述控制电路100传输至压电谐振片200；
第二连接结构，用于使所述半导体芯片600电性连接至所述控制电路。
进一步的，所述半导体芯片600可相对于所述器件晶圆100构成异质芯片。即，所述半导体芯片600的基底材质不同于所述器件晶圆100的基底材质。例如，本实施例中，器件晶圆100的基底材质为硅，则所述异质芯片的基底材质可以为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料(具体例如包括锗、锗硅或砷化镓等)。
即，利用半导体平面工艺，分别在器件晶圆100和基板300上分别形成下空腔120和上空腔310，并通过键合工艺使上空腔120和下空腔310对应，并分别设置在压电晶片220相对的两侧，从而可基于控制电路使所述压电晶片220能够在所述上空腔310和所述下空腔120中震荡，由此即实现了晶体谐振器和控制电路的集成设置，有利于实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差。并且，基于半导体工艺所形成的晶体谐振器其的尺寸更小，从而还能够进一步降低器件功耗。
继续参考图2a所示，所述控制电路包括第一电路111和第二电路112，所述压电谐振片200的上电极和下电极分别电性连接至所述第一电路111和所述第二电路112。
具体的，所述第一电路111包括第一晶体管、第一互连结构111a和第三互连结构111b，所述第一晶体管掩埋在所述器件晶圆100中，所述第一互连结构111a和第三互连结构111b均与所述第一晶体管电连接，并均延伸至所述器件晶圆100的表面。其中，所述第一互连结构111a与所述下电极210电性连接，所述第三互连结构111b与所述半导体芯片电连接。
类似的，所述第二电路112包括第二晶体管、第二互连结构112a和第四互连结构112b，所述第二晶体管掩埋在所述器件晶圆100中，所述第二互连结构112a和第四互连结构112b均与所述第二晶体管电连接，并均延伸至所述器件晶圆100的表面。其中，所述第二互连结构112a与所述上电极230电性连接，所述第四互连结构112b与所述半导体芯片电连接。
进一步的，所述第一连接结构包括第一连接件和第二连接件，所述第一连接件连接所述第一互连结构111a和所述压电谐振片的下电极210，所述第二连接件连接所述第二互连结构112a和所述压电谐振片的上电极230。
本实施例中，所述下电极210形成在所述器件晶圆100的表面上，并位于所述下空腔120的外围，以及所述下电极210还横向延伸出所述压电晶片220以构成下电极延伸部，所述下电极延伸部覆盖所述第一电路111的所述第一互连结构111a，以使所述下电极210与所述第一电路111的第一互连结构111a电性连接。因此，可以认为，所述下电极延伸部即构成所述第一连接件。
以及，所述上电极230形成在所述压电晶片220上，所述上电极230通过所述第二连接件与所述第二电路112的所述第二互连结构112a电性连接。
具体的，在所述器件晶圆100和所述基板300之间还设置有塑封层，所述塑封层包覆所述压电晶片220的侧壁，并覆盖上电极延伸部和下电极延伸部。用于连接所述上电极230和所述第二电路112的所述第二连接件包括导电插塞(即，第三导电插塞520)，所述第三导电插塞520贯穿所述塑封层，以使第三导电插塞520的一端连接至所述上电极延伸部，所述第三导电插塞520的另一端电连接所述第二电路112，以利用所述第三导电插塞520实现上电极230和所述第二电路112电性连接。
在一个具体实施方式中，例如参考图2g所示，所述塑封层包括层叠设置的第一塑封层410和第二塑封层420，所述第一塑封层410相对于所述第二塑封层420更靠近所述基板300。其中，所述第一塑封层410朝向所述器件晶圆100表面与所述压电晶片220朝向所述器件晶圆100的表面齐平，所述第二塑封层420朝向所述器件晶圆100的表面与所述下电极210朝向所述器件晶圆100的表面齐平。可以认为，所述第二塑封层420朝向所述第一器件晶圆100的表面即构成第二器件晶圆300的键合面。
本实施例中，所述第三导电插塞520贯穿所述第一塑封层410和所述第二塑封层420，因此键合后的器件晶圆100和基板300中，第三导电插塞520延伸至所述器件晶圆100的表面，以使所述第三导电插塞520的一端和所述上电极延伸部连接，所述第三导电插塞520的另一端和所述第二电路112的第二互连结构连接。
当然，在其他实施例中，所述第二连接件还包括一互连线，所述互连线的一端覆盖所述上电极230，所述互连线的另一端至少部分覆盖所述第三导电插塞的顶部，以使所述互连线和所述第三导电插塞连接。
参考图2j所示，所述半导体芯片600可以键合在所述基板300远离所述器件晶圆100的表面上。进一步的，所述第二连接结构包括导电插塞，所述导电插塞贯穿所述基板300，以使所述导电插塞的底部电连接所述控制电路，所述导电插塞的顶部电连接所述半导体芯片600。
进一步，所述第二连接结构的导电插塞可以包括第一导电插塞610和第二导电插塞620。第一导电插塞610的底部电连接所述第三互连结构111b，所述第一导电插塞610的顶部电连接所述半导体芯片600。以及，第二导电插塞620的底部电连接所述第四互连结构112b，所述第二导电插塞620的顶部电连接所述半导体芯片600。
此外，继续参考图2a所示，本实施例中，所述器件晶圆100包括基底晶圆100A和介质层100B。其中，所述第一晶体管和所述第二晶体管均形成在所述基底晶圆100A上，所述介质层100B形成在所述基底晶圆100A上并覆盖所述第一晶体管和所述第二晶体管，以及所述第三互连结构、所述第一互连结构、所述第四互连结构和所述第二互连结构均形成在所述介质层100B中并延伸至所述介质层100B的表面。
以及，所述晶体谐振器还包括塑封层700，所述塑封层700形成在所述基板300上并覆盖所述半导体芯片600。
此外，在其他实施例中，例如参考图4d所示，所述半导体芯片600还可以键合在所述器件晶圆100和所述基板300之间。基于此，所述第二连接结构可包括接触垫610’，所述接触垫610’形成在所述器件晶圆100的表面上，所述接触垫610’的底部电连接所述控制电路，所述接触垫610’的顶部电连接所述半导体芯片600。
综上所述，本发明提供的晶体谐振器与控制电路的集成方法中，在器件晶圆中形成下空腔，在基板中形成上空腔，并利用键合工艺使器件晶圆和基板键合，以将压电谐振片夹持在器件晶圆和基板之间，并使下空腔和上空腔分别对应在压电谐振片的两侧，从而实现了控制电路和晶体谐振器集成在同一器件晶圆上。基于此，还可将例如形成有驱动电路的半导体芯片进一步键合至同一衬底上，即半导体芯片、控制电路和晶体谐振器均集成在同一半导体衬底上，从而有利于实现片上调制晶体谐振器的温度漂移和频率矫正等原始偏差。并且，相比于传统的晶体谐振器(例如，表面贴装型晶体谐振器)，本发明中基于半导体平面工艺所形成的晶体谐振器，具备更小的尺寸，从而可相应的降低晶体谐振器的功耗。此外本发明中的晶体谐振器更也易于与其他半导体元器件集成，有利于提高器件的集成度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (36)

1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆中形成有控制电路，并刻蚀所述器件晶圆，以形成所述晶体谐振器的下空腔；
提供基板，并刻蚀所述基板以形成所述晶体谐振器的上空腔，所述上空腔和所述下空腔对应设置；
形成包括上电极、压电晶片和下电极的压电谐振片，所述上电极、所述压电晶片和所述下电极形成在所述器件晶圆的正面和所述基板其中之一上；
在所述器件晶圆或所述基板上形成第一连接结构；
在所述器件晶圆的正面上键合所述基板，以使所述压电谐振片位于所述器件晶圆和所述基板之间，以及使所述上空腔和所述下空腔分别位于所述压电谐振片的两侧，并通过所述第一连接结构使所述压电谐振片的上电极和下电极均与所述控制电路电性连接；以及，
以朝向器件晶圆正面的方向键合半导体芯片，并形成第二连接结构，所述半导体芯片通过所述第二连接结构电性连接至所述控制电路。
2.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。
3.如权利要求2所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。
4.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述器件晶圆或所述基板上；或者，所述压电谐振片的下电极形成在所述器件晶圆上，所述压电谐振片的上电极和压电晶片依次形成在所述基板上；或者，所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆上，所述压电谐振片的上电极形成在所述基板上。
5.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述器件晶圆上的方法包括：
在所述器件晶圆表面的设定位置上形成下电极；
键合压电晶片至所述下电极；
在所述压电晶片上形成所述上电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述器件晶圆上。
6.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片形成在所述基板上的方法包括：
在所述基板表面的设定位置上形成上电极；
键合压电晶片至所述上电极；
在所述压电晶片上形成所述下电极；或者，
所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述基板上。
7.如权利要求5或6所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述下电极的方法包括蒸镀工艺或薄膜沉积工艺；以及，形成所述上电极的方法包括蒸镀工艺或薄膜沉积工艺。
8.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，所述上电极形成在所述基板上，所述下电极形成在所述器件晶圆上；其中，所述上电极和所述下电极利用蒸镀工艺或者薄膜沉积工艺形成，以及所述压电晶片键合至所述上电极或者所述下电极。
9.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
10.如权利要求9所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆具有所述下电极之后，所述下电极位于所述器件晶圆的表面上，并且所述下电极还从所述压电晶片的下方延伸出以和所述第一互连结构电性连接，所述下电极中从所述压电晶片延伸出的部分构成所述第一连接件。
11.如权利要求9所述的晶体谐振器与控制电路的集成方法，其特征在于，在所述器件晶圆上具有所述下电极之前，在所述器件晶圆上形成所述第一连接件，所述第一连接件与所述第一互连结构电连接，以及在所述器件晶圆上具有所述下电极之后，所述第一连接件电连接所述下电极。
12.如权利要求11所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第一连接件包括重新布线层，所述重新布线层和所述第一互连结构连接；以及，在所述器件晶圆上具有所述下电极之后，所述重新布线层与所述下电极电连接。
13.如权利要求9所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电晶片形成在器件晶圆上，并在所述器件晶圆具有所述上电极之前，在所述器件晶圆上形成第二连接件，所述第二连接件与所述第二互连结构电连接；以及，在所述器件晶圆上具有所述上电极之后，所述上电极与所述第二连接件电连接。
14.如权利要求13所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述第二连接件的方法包括：
在所述器件晶圆上形成塑封层；
在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的底部电性连接所述第二互连结构，所述导电插塞的顶部暴露于所述塑封层；以及，
在所述器件晶圆上具有所述上电极之后，所述上电极延伸出所述压电晶片至所述导电插塞的顶部，以使所述上电极和所述导电插塞电性连接；或者，在所述器件晶圆上具有所述上电极之后，在所述塑封层上形成互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述导电插塞。
15.如权利要求9所述的晶体谐振器与控制电路的集成方法，其特征在于，所述上电极和所述压电晶片依次形成在所述基板上，并在所述器件晶圆和所述基板键和之前，在所述基板上形成所述第二连接件，所述第二连接件与所述上电极电连接；以及，在所述器件晶圆和所述基板键和之后，所述第二连接件与所述第二互连结构电连接。
16.如权利要求15所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述第二连接件的方法包括：
在所述基板的表面上形成塑封层；
在所述塑封层中开设通孔，所述通孔暴露出所述上电极，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的一端电连接所述上电极；
以及，在键合所述器件晶圆和所述基板时，所述导电插塞的另一端电连接至所述第二互连结构。
17.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，在键合所述器件晶圆和所述基板之后，在所述基板上键合所述半导体芯片。
18.如权利要求17所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
键合所述半导体芯片之前，刻蚀所述基板，以形成连接孔；以及，
在所述连接孔中填充导电材料，以形成导电插塞，其中所述导电插塞的底部电连接所述控制电路，所述导电插塞的顶部用于电连接所述半导体芯片。
19.如权利要求17所述的晶体谐振器与控制电路的集成方法，其特征在于，在键合所述半导体芯片之后，还包括：
在所述基板上形成塑封层，所述塑封层覆盖所述半导体芯片。
20.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，在键合所述器件晶圆和所述基板之前，在所述器件晶圆上键合所述半导体芯片。
21.如权利要求20所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接结构的形成方法包括：
键合所述半导体芯片之前，在所述器件晶圆的表面上形成接触垫，所述接触垫的底部电连接所述控制电路，所述接触垫的顶部用于电连接所述半导体芯片。
22.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆和所述基板的键合方法包括：
在所述器件晶圆和/或所述基板上形成粘合层，并利用所述粘合层使所述器件晶圆和所述基板相互键合。
23.如权利要求22所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的上电极和压电晶片依次形成在所述基板上：
其中，所述键合方法包括：
在所述基板上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；
利用所述粘合层，键合所述器件晶圆和所述基板。
24.如权利要求22所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的下电极和压电晶片依次形成在所述器件晶圆上；
其中，所述键合方法包括：
在所述器件晶圆上形成粘合层，并使所述压电晶片的表面暴露于所述粘合层；
利用所述粘合层，键合所述器件晶圆和所述基板。
25.一种晶体谐振器与控制电路的集成结构，其特征在于，包括：
器件晶圆，所述器件晶圆中形成有控制电路，以及在所述器件晶圆中还形成有下空腔，所述下空腔暴露于所述器件晶圆的正面；
基板，键合在所述器件晶圆的正面上，并且所述基板中形成有上空腔，所述上空腔的开口和所述下空腔的开口相对设置；
压电谐振片，包括下电极、压电晶片和上电极，所述压电谐振片位于所述器件晶圆和所述基板之间，并且所述压电谐振片的两侧分别对应所述下空腔和所述上空腔；以及，
第一连接结构，用于使所述压电谐振片的上电极和下电极电连接至所述控制电路；
半导体芯片，键合在所述器件晶圆的正面上或所述基板上；以及，
第二连接结构，用于使所述半导体芯片电连接至所述控制电路。
26.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。
27.如权利要求25所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。
28.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述第一连接结构包括第一连接件和第二连接件；
其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。
29.如权利要求28所述的晶体谐振器与控制电路的集成结构，其特征在于，所述下电极形成在所述器件晶圆的表面上并从所述压电晶片延伸出以和所述第一互连结构电性连接，所述下电极从所述压电晶片延伸出的部分构成所述第一连接件。
30.如权利要求28所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件包括导电插塞，所述导电插塞的一端电连接所述上电极，所述导电插塞的另一端电连接所述第二互连结构。
31.如权利要求28所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接件包括导电插塞和互连线，所述导电插塞的一端电连接所述控制电路，所述互连线的一端连接所述导电插塞的另一端，所述互连线的另一端连接所述上电极。
32.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述半导体芯片键合在所述基板远离所述器件晶圆的表面上。
33.如权利要求32所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构包括导电插塞，所述导电插塞贯穿所述基板，以使所述导电插塞的底部电连接所述控制电路，所述导电插塞的顶部电连接所述半导体芯片。
34.如权利要求32所述的晶体谐振器与控制电路的集成结构，其特征在于，还包括：
塑封层，形成在所述基板上并覆盖所述半导体芯片。
35.如权利要求25所述的晶体谐振器与控制电路的集成结构，其特征在于，所述半导体芯片键合在所述器件晶圆和所述基板之间。
36.如权利要求35所述的晶体谐振器与控制电路的集成结构，其特征在于，所述第二连接结构包括接触垫，所述接触垫形成在所述器件晶圆的表面上，所述接触垫的底部电连接所述控制电路，所述接触垫的顶部电连接所述半导体芯片。
CN201811643174.4A 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法 Active CN111384912B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811643174.4A CN111384912B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
JP2021526312A JP2022507406A (ja) 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法
US17/419,619 US20220085788A1 (en) 2018-12-29 2019-11-05 Integrated structure of crystal resonator and control circuit and integration method therefor
PCT/CN2019/115644 WO2020134596A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811643174.4A CN111384912B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Publications (2)

Publication Number Publication Date
CN111384912A true CN111384912A (zh) 2020-07-07
CN111384912B CN111384912B (zh) 2023-09-29

Family

ID=71126208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811643174.4A Active CN111384912B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法

Country Status (4)

Country Link
US (1) US20220085788A1 (zh)
JP (1) JP2022507406A (zh)
CN (1) CN111384912B (zh)
WO (1) WO2020134596A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111384918B (zh) * 2018-12-29 2022-04-26 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202779A1 (en) * 2005-03-14 2006-09-14 Fazzio R S Monolithic vertical integration of an acoustic resonator and electronic circuitry
CN102270975A (zh) * 2010-06-04 2011-12-07 江苏丽恒电子有限公司 晶振及其制作方法
US20130313947A1 (en) * 2009-03-31 2013-11-28 Sand 9, Inc. Integration of piezoelectric materials with substrates
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20150293302A1 (en) * 2012-10-31 2015-10-15 International Business Machines Corporation Semiconductor device
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107222181A (zh) * 2016-12-29 2017-09-29 杭州左蓝微电子技术有限公司 基于soi基片的薄膜体声波谐振器及其制备方法
CN108512520A (zh) * 2018-02-27 2018-09-07 贵州中科汉天下微电子有限公司 体声波谐振器与电容器的单片集成结构及其制造方法、滤波器、双工器以及射频通信模块
CN109039296A (zh) * 2018-02-05 2018-12-18 珠海晶讯聚震科技有限公司 制造具改进腔体的单晶压电射频谐振器和滤波器的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4773836B2 (ja) * 2006-02-08 2011-09-14 旭化成エレクトロニクス株式会社 薄膜バルク弾性波発振器、および、その製造方法
US9917567B2 (en) * 2011-05-20 2018-03-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising aluminum scandium nitride
US9105751B2 (en) * 2011-11-11 2015-08-11 International Business Machines Corporation Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
CN107181469B (zh) * 2016-03-10 2020-11-17 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN108667437B (zh) * 2018-04-19 2022-04-26 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法和电子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202779A1 (en) * 2005-03-14 2006-09-14 Fazzio R S Monolithic vertical integration of an acoustic resonator and electronic circuitry
US20130313947A1 (en) * 2009-03-31 2013-11-28 Sand 9, Inc. Integration of piezoelectric materials with substrates
CN102270975A (zh) * 2010-06-04 2011-12-07 江苏丽恒电子有限公司 晶振及其制作方法
US20150243879A1 (en) * 2012-01-20 2015-08-27 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20150293302A1 (en) * 2012-10-31 2015-10-15 International Business Machines Corporation Semiconductor device
CN107181470A (zh) * 2016-03-10 2017-09-19 中芯国际集成电路制造(上海)有限公司 薄膜体声波谐振器、半导体器件及其制造方法
CN107222181A (zh) * 2016-12-29 2017-09-29 杭州左蓝微电子技术有限公司 基于soi基片的薄膜体声波谐振器及其制备方法
CN109039296A (zh) * 2018-02-05 2018-12-18 珠海晶讯聚震科技有限公司 制造具改进腔体的单晶压电射频谐振器和滤波器的方法
CN108512520A (zh) * 2018-02-27 2018-09-07 贵州中科汉天下微电子有限公司 体声波谐振器与电容器的单片集成结构及其制造方法、滤波器、双工器以及射频通信模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘杰;陈全芳;: "电容式微机械超声传感器的工艺综述" *

Also Published As

Publication number Publication date
WO2020134596A1 (zh) 2020-07-02
JP2022507406A (ja) 2022-01-18
CN111384912B (zh) 2023-09-29
US20220085788A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN111384916B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134602A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384912B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384918B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134597A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134601A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384917B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384921B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134603A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111384920A (zh) 晶体谐振器与控制电路的集成结构及其集成方法
CN111383993A (zh) 晶体谐振器与控制电路的集成结构及其集成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant