JP2022507726A - 結晶共振器と制御回路の集積構造及びその集積方法 - Google Patents

結晶共振器と制御回路の集積構造及びその集積方法 Download PDF

Info

Publication number
JP2022507726A
JP2022507726A JP2021527175A JP2021527175A JP2022507726A JP 2022507726 A JP2022507726 A JP 2022507726A JP 2021527175 A JP2021527175 A JP 2021527175A JP 2021527175 A JP2021527175 A JP 2021527175A JP 2022507726 A JP2022507726 A JP 2022507726A
Authority
JP
Japan
Prior art keywords
device wafer
conductive plug
forming
wafer
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021527175A
Other languages
English (en)
Inventor
暁珊 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Ningbo Semiconductor International Corp Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp Shanghai Branch filed Critical Ningbo Semiconductor International Corp Shanghai Branch
Publication of JP2022507726A publication Critical patent/JP2022507726A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

結晶共振器と制御回路の集積構造及びその集積方法であって、制御回路が形成されるデバイスウェハ（１００）に下キャビティ（１２０）を形成し、基板（３００）に上キャビティ（３１０）を形成し、結合プロセスを利用してデバイスウェハ（１００）と基板（３００）とを結合することにより、圧電共振片をデバイスウェハ（１００）と基板（３００）との間に挟持し、それにより、結晶共振器と制御回路とを集積して設けることを実現する。また、半導体チップ（７００）を同じデバイスウェハ（１００）の背面にさらに結合してもよい。【選択図】図２ｎ

Description

本発明は半導体技術分野に関し、特に結晶共振器と制御回路の集積構造及びその集積方法に関する。
結晶共振器は、圧電結晶の逆圧電効果を利用して製造された共振デバイスであり、水晶発振器及びフィルタの重要な素子であり、高周波電子信号に幅広く適用され、正確なタイミング、周波数標準及びフィルタリングなどの測定及び信号処理システムに不可欠な周波数制御機能を実現する。
半導体技術の絶えない発展、及び集積回路の普及に伴い、様々な素子のサイズが小型化する傾向がある。しかし、従来の結晶共振器は他の半導体素子と集積することが困難であるだけでなく、結晶共振器のサイズも大きい。
たとえば、従来の一般的な結晶共振器は、表面実装型の結晶共振器を含み、具体的には、ベースと上部カバーを金属溶接（又は、接着剤）により接着することにより、密閉キャビティを形成し、結晶共振器の圧電共振片が前記密閉チャンバに位置し、圧電共振片の電極をパッド又はリード線を介して対応する回路に電気的に接続するようにする。以上に記載の結晶共振器によれば、そのデバイスサイズをさらに低減させにくく、形成される結晶共振器をさらに溶接又は接着により対応する集積回路に電気的に接続する必要があり、それにより、前記結晶共振器のサイズをさらに制限する。
本発明は、従来の結晶共振器のサイズが大きく、集積されないという問題を解決するために、結晶共振器と制御回路の集積方法を提供することを目的とする。
上記技術課題を解決するために、本発明によれば、
制御回路が形成されるデバイスウェハを提供するステップと、
前記デバイスウェハの背面に位置する開口を有する下キャビティを前記デバイスウェハに形成するステップと、
基板を提供し、前記基板をエッチングすることにより、前記下キャビティに対応して設けられる結晶共振器の上キャビティを形成するステップと、
上電極と、圧電ウェハと、下電極とを含む圧電共振片を形成するステップであって、前記上電極、前記圧電ウェハ及び前記下電極が前記デバイスウェハの背面及び前記基板のうちのいずれか１つに形成されるステップと
前記デバイスウェハまたは前記基板上に第１接続構造を形成するステップと、
前記デバイスウェハの背面に前記基板を結合することにより、前記圧電共振片を前記デバイスウェハと前記基板との間に位置させ、前記上キャビティ及び前記下キャビティをそれぞれ前記圧電共振片の両側に位置させ、前記第１接続構造を介して前記圧電共振片の前記上電極及び前記下電極をいずれも前記制御回路に電気的に接続するステップと
前記デバイスウェハの正面に半導体チップを結合し、第２接続構造を形成するステップであって、前記半導体チップが前記第２接続構造を介して前記制御回路に電気的に接続されるステップとを含む結晶共振器と制御回路の集積方法が提供される。
本発明は、結晶共振器と制御回路の集積構造を提供することを他の目的とし、結晶共振器と制御回路の集積構造であって、
制御回路及び背面に位置する開口を有する下キャビティが形成されるデバイスウェハと、
前記デバイスウェハの背面から前記デバイスウェハ上に結合され、開口が前記下キャビティの開口に対向して設けられる上キャビティが形成される基板と、
上電極と、圧電ウェハと、下電極とを含み、前記デバイスウェハと前記基板との間に位置し、両側がそれぞれ前記下キャビティ及び前記上キャビティに対応する圧電共振片と、
前記圧電共振片の前記上電極及び前記下電極を前記制御回路に電気的に接続するための第１接続構造と、
前記デバイスウェハの正面に結合される半導体チップと、
前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む。
本発明に係る結晶共振器の集積方法では、制御回路が形成されるデバイスウェハにおいて、半導体平面プロセスにより下キャビティを製造し、下キャビティをデバイスウェハの背面から露出させることができ、それにより、圧電共振片をデバイスウェハの背面に形成することができ、このようにして、制御回路及び結晶共振器を同じデバイスウェハ上に集積することをさらに実現する。また、半導体チップを該デバイスウェハにさらに集積することができ、結晶共振器の集積度を大幅に向上させ、結晶共振器のパラメータ（たとえば、結晶共振器そのものの温度ドリフト及び周波数補正などの偏差）に対するオンチップ変調を実現することができ、結晶共振器の性能を向上させることに有利である。
それで分かるように、本発明に係る結晶共振器は、結晶共振器を他の半導体デバイスに集積することを実現し、デバイスの集積度を向上させ、本発明に係る結晶共振器は、従来の結晶共振器（たとえば、表面実装型の結晶共振器）に比べて、サイズがより小さく、結晶共振器のコンパクト化を実現することに有利であり、製造コスト及び結晶共振器の電力消費を減少させることができる。
本発明の一実施例での結晶共振器の集積方法の概略フローチャートである。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図である。 本発明の一実施例での結晶共振器と制御回路の集積構造の概略図である。
本発明の核心思想は、結晶共振器と制御回路の集積構造及びその集積方法を提供することであり、半導体平面プロセスにより結晶共振器及び半導体チップをいずれも制御回路が形成されるデバイスウェハに集積する。一方、形成される結晶共振器のデバイスサイズをさらに減少させることができ、他方、さらに前記結晶共振器を他の半導体素子に集積することができ、デバイスの集積度を向上させることができる。
以下、図面及び具体的な実施例を参照して、本発明に係る結晶共振器と制御回路の集積構造及びその集積方法をさらに詳細に説明する。以下の説明にて、本発明の利点及び特徴はより明瞭になる。説明すべきものとして、図面はいずれも非常に簡略化された形式を採用しかついずれも非正確な比例を使用し、本発明の実施例の目的を容易で、明瞭かつ補助的に説明するためのものに過ぎない。
図１は、本発明の一実施例での結晶共振器の集積方法の概略フローチャートであり、図２ａ～図２ｌは本発明の一実施例での結晶共振器の集積方法の製造過程での構造概略図である。以下、図面を参照しながら、本実施例で結晶共振器を形成する各ステップについて詳細に説明する。
ステップＳ１００では、具体的には、図２ａに示すように、制御回路１１０が形成されるデバイスウェハ１００を提供する。
具体的には、前記デバイスウェハ１００は、相対する正面１００Ｕと背面１００Ｄとを有し、前記制御回路１１０は、複数の相互接続構造を含み、少なくとも一部の相互接続構造が前記デバイスウェハの正面まで延在している。前記制御回路１１０は、たとえば、この後に形成される圧電共振片に電気信号を印加するために用いられる。
同じデバイスウェハ１００に複数の結晶共振器を同時に製造してもよいため、前記デバイスウェハ１００には、前記制御回路１１０が形成される複数のデバイス領域ＡＡが対応して定義される。
さらに、前記制御回路１１０は、第１の回路１１１と第２の回路１１２とを含み、前記第１の回路１１１及び第２の回路１１２は、この後に形成される圧電共振片の上電極及び下電極に電気的に接続されるために用いられる。
続いて図２ａを参照し、前記第１の回路１１１は、第１のトランジスタと、第１相互接続構造１１１ａと、第３の相互接続構造１１１ｂとを含み、前記第１のトランジスタが前記デバイスウェハ１００に埋込され、前記第１相互接続構造１１１ａ及び第３の相互接続構造１１１ｂがいずれも前記第１のトランジスタに接続されるとともに、前記デバイスウェハ１００の正面まで延在している。前記第１相互接続構造１１１ａがたとえば前記第１のトランジスタのドレインに接続され、前記第２相互接続構造１１１ｂがたとえば前記第１のトランジスタのソースに接続される。
同様に、前記第２の回路１１２は、第２のトランジスタと、第２相互接続構造１１２ａと、第４の相互接続構造１１２ｂとを含み、前記第２のトランジスタが前記デバイスウェハ１００に埋込され、前記第２相互接続構造１１２ａ及び第４の相互接続構造１１２ｂがいずれも前記第２のトランジスタに接続されるとともに、前記デバイスウェハ１００の正面まで延在している。前記第２相互接続構造１１２ａがたとえば前記第２のトランジスタのドレインに接続され、前記第４の相互接続構造１１２ｂがたとえば前記第２のトランジスタのソースに接続される。
本実施例では、前記デバイスウェハ１００は、ベースウェハー１００Ａと、前記ベースウェハー１００Ａ上に形成される誘電体層１００Ｂとを含む。前記第１のトランジスタ及び前記第２のトランジスタがいずれも前記ベースウェハー１００Ａ上に形成され、前記誘電体層１００Ｂが前記第１のトランジスタ及び第２のトランジスタに被覆され、前記第３の相互接続構造１１１ｂ、前記第１相互接続構造１１１ａ、前記第２相互接続構造１１２ａ及び前記第４の相互接続構造１１２ｂがいずれも前記誘電体層１００Ｂに形成されるとともに、前記誘電体層１００Ｂの前記ベースウェハーから離れる面まで延在している。
また、前記ベースウェハー１００Ａは、シリコンウェハーであってもよく、絶縁体上シリコン（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ、ＳＯＩ）であってもよい。前記ベースウェハー１００Ａが絶縁体上シリコンである場合、前記ベースウェハーは、具体的には、背面１００Ｄから正面１００Ｕへ順に積層して設けられるベース層１０１と、埋込酸化層１０２と、トップシリコン層１０３とを含んでもよい。
なお、本実施例では、前記制御回路１１０の相互接続構造がデバイスウェハの正面１００Ｕまで延在しているが、この後に形成される圧電共振片が前記デバイスウェハの背面１００Ｄに設けられる。これに基づいて、後続のプロセスでは、第１接続構造を形成することで、制御回路１１０の信号ポートをデバイスウェハの正面からデバイスウェハの背面まで導出して、さらにこの後に形成される圧電共振片に電気的に接続することを実現する。
具体的には、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材は、前記第１相互接続構造１１１ａに接続され、この後に形成される圧電共振片の下電極に電気的に接続されるために用いられ、前記第２接続部材は、前記第２相互接続構造１１２ａに接続され、この後に形成される圧電共振片の上電極に電気的に接続されるために用いられる。
さらに、図２ｂ及び図２ｃに示すように、前記第１接続部材は、両端がそれぞれ前記第１相互接続構造１１１ａ及びこの後に形成される下電極に電気的に接続されるための第１導電プラグ２１１ａを含む。すなわち、前記第１導電プラグ２１１ａを用いて、前記制御回路における第１相互接続構造１１１ａの接続ポートを制御回路の正面から制御回路の背面に導出し、それにより、この後にデバイスウェハの背面に形成される下電極を制御回路の背面において前記制御回路に電気的に接続することができる。
任意選択で、本実施例では、前記第１接続部材は、さらに、第１接続線２２１ａを含んでもよく、前記第１接続線２２１ａは、たとえば、前記デバイスウェハの正面に形成され、前記第１接続線２２１ａの前記第１導電プラグ２１１ａに接続される一端が前記第１相互接続構造、前記第１導電プラグ２１１ａの他端が前記下電極に電気的に接続されるために用いられる。
又は、他の実施例では、前記第１接続部材における第１接続線がデバイスウェハの背面に形成され、前記第１接続線の前記第１導電プラグ２１１ａに接続される一端が前記下電極、前記第１導電プラグ２１１ａの他端が前記制御回路の前記第１相互接続構造に電気的に接続される。
同様に、前記第２接続部材は、両端がそれぞれ前記第２相互接続構造１１２ａ及びこの後に形成される上電極に電気的に接続されるための第２導電プラグ２１２ａを含んでもよい。すなわち、前記第２導電プラグ２１２ａを用いて、前記制御回路における第２相互接続構造１１２ａの接続ポートを制御回路の正面から制御回路の背面に導出し、それにより、この後に形成されるデバイスウェハの背面の上電極を制御回路の背面において前記制御回路に電気的に接続することができる。
本実施例では、前記第２接続部材は、さらに、第２接続線２２２ａを含んでもよく、前記第２接続線２２２ａは、たとえば前記デバイスウェハの正面に形成され、前記第２接続線２２２ａの前記第２導電プラグ２１２ａに接続される一端が前記第２相互接続構造、前記第２導電プラグ２１２ａの他端が前記上電極に電気的に接続される。
又は、他の実施例では、前記第２接続部材における第２接続線がデバイスウェハの背面に形成され、前記第２接続線の前記第２導電プラグ２１２ａに接続される一端が前記上電極、前記第２導電プラグ２１２ａの他端が前記制御回路の前記第２相互接続構造に電気的に接続される。
前記第１接続部材における第１導電プラグ２１１ａ及び第２接続部材における第２導電プラグ２１２ａが同じプロセスステップに形成されてもよく、第１接続部材における第１接続線２２１ａ及び第２接続部材における第２接続線２２２ａが同じプロセスステップで同時に形成されてもよい。
具体的には、本実施例では、第１の導電性プラグ２１１ａと、デバイスウェハの正面に位置する第１接続線２２１ａとを有する第１接続部材、及び第２の導電性プラグ２１２ａと、デバイスウェハの正面に位置する第２接続線２２２ａとを有する第２接続部材の形成方法は、以下のステップを含む。
第１のステップ：前記デバイスウェハの正面から１００Ｕ前記デバイスウェハ１００をエッチングすることにより、第１接続穴及び第２接続穴を形成する。具体的には、前記第１接続穴及び第２接続穴の底部が前記制御回路の底部よりも前記デバイスウェハの背面１００Ｄに近い。
第２のステップ：具体的には、図２ｂに示すように、前記第１接続穴及び前記第２接続穴に導電性材料を充填することにより、それぞれ第１導電プラグ２１１ａ及び第２導電プラグ２１２ａを形成する。
本実施例では、前記第１導電プラグ２１１ａ及び前記第２導電プラグ２１２ａの底部が前記制御回路よりも前記デバイスウェハの背面１００Ｄに近い。具体的には、前記第１のトランジスタ１１１Ｔ及び前記第２のトランジスタ１１２Ｔは、前記トップシリコン層１０３に形成されるとともに、前記埋込酸化層１０２の上方に位置し、前記第１導電プラグ２１１ａ及び前記第２導電プラグ２１２ａは、順に誘電体層１００Ｂ及びトップシリコン層１０３を貫通し、前記埋込酸化層１０２に停止される。エッチングプロセスを実行して接続穴を形成するとき、エッチングプロセスのエッチング精度を正確に制御するために、前記埋込酸化層１０２をエッチング停止層として用いてもよいと考えることができる。
第３のステップ：具体的には、図２ｃに示すように、前記デバイスウェハ１００の正面に第１接続線２２１ａ及び第２接続線２２２ａを形成し、前記第１接続線２２１ａが前記第１導電プラグ２１１ａ及び前記第１相互接続構造１１１ａに接続され、前記第２接続線２２２ａが前記第２導電プラグ２１２ａ及び前記第２相互接続構造１１２ａに接続される。
後続のプロセスでは、前記デバイスウェハの背面を薄型化した後に、それぞれ背面に形成される圧電共振片に電気的に接続するように、前記第１導電プラグ２１１ａ及び第２導電プラグ２１２ａを薄型化されたデバイスウェハ１００の背面から露出させることができる。
また、他の実施例では、前記第１接続部材における第１接続線及び第２接続部材における第２接続線がいずれもデバイスウェハの背面に形成されてもよく、この場合、第１導電プラグと第１接続線とを有する第１接続部材、及び第２導電プラグと第２接続線とを有する第２接続部材の形成方法は、たとえば、以下のステップを含む。
まず、前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、第１接続穴及び第２接続穴を形成し、
続いて、前記第１接続穴及び第２接続穴に導電性材料を充填することにより、それぞれ第１導電プラグ及び第２導電プラグを形成し、前記第１導電プラグが前記第１相互接続構造に電気的に接続され、前記第２導電プラグが第２相互接続構造に電気的に接続され、
続いて、前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記第１導電プラグ及び第２導電プラグを露出させ、
続いて、前記デバイスウェハの背面に第１接続線及び第２接続線を形成し、前記第１接続線の一端が前記第１導電プラグに接続され、前記第１接続線の他端が前記下電極に電気的に接続されるために用いられ、前記第２接続線の一端が前記第２導電プラグに接続され、前記第２接続線の他端が前記上電極に電気的に接続されるために用いられる。
なお、以上に記載の第１導電プラグ２１１ａ及び第２導電プラグ２１２ａは、第１接続線２２１ａ及び第２接続線２２２ａを形成する前に、前記デバイスウェハの正面から製造される。なお、前記第１導電プラグ２１１ａ及び第２導電プラグ２１２ａは、続いて前記デバイスウェハを薄型化した後に、前記デバイスウェハの背面から製造されてもよいことを意識すべきである。デバイスウェハの背面から上記導電プラグを製造する方法については、続いて前記デバイスウェハを薄型化した後に、詳細に説明する。
また、後続のプロセスでは、前記デバイスウェハ１００の正面１００Ｕに支持ウェハーを結合してもよい。従って、選択可能な解決手段では、前記第１接続線２２１ａ及び第２接続線２２２ａを形成した後に、前記デバイスウェハ１００の正面１００Ｕに平坦化層６００を形成することで、前記デバイスウェハ１００の結合面をより平坦にするステップをさらに含む。
具体的には、図２ｃに示すように、前記平坦化層６００がデバイスウェハ１００の正面１００Ｕ上に形成され、前記平坦化層６００の面が第１接続線２２１ａ及び第２接続線２２２ａより低くない。たとえば、前記平坦化層６００を前記デバイスウェハ１００、第１接続線２２１ａ及び第２接続線２２２ａに被覆し、前記平坦化層６００の面を平坦にするか、又は、前記平坦化層６００を第１接続線２２１ａ及び第２接続線２２２ａの面と面一にし、このようにして、デバイスウェハ１００が平坦な結合面を有することができる。
本実施例では、研磨プロセスを利用して前記平坦化層６００を形成し、このとき、たとえば第１接続線２２１ａ及び第２接続線２２２ａを研磨停止層とし、それにより、形成される平坦化層６００の面、第１接続線２２１ａ及び第２接続線２２２ａの面を面一にして、デバイスウェハ１００の結合面を構成する。
ステップＳ２００では、具体的には、図２ｄ～図２ｆに示すように、前記デバイスウェハの背面に位置する開口を有する下キャビティ１２０を前記デバイスウェハ１００に形成する。
本実施例では、前記下キャビティ１２０の形成方法は、たとえば、ステップＳ２１０及びステップＳ２２０を含む。
ステップＳ２１０では、具体的には、図２ｄに示すように、前記デバイスウェハ１００の正面から前記デバイスウェハ１００をエッチングすることにより、前記結晶共振器の下キャビティ１２０を形成する。
具体的には、前記下キャビティ１２０が前記デバイスウェハ１００の正面１００Ｕから前記デバイスウェハ１００の内部へ延在しており、前記下キャビティ１２０の底部が前記制御回路１１０の底部よりも前記デバイスウェハの背面１００Ｄに近い。
本実施例では、前記下キャビティ１２０を形成するとき、前記平坦化層６００、誘電体層１００Ｂ及びトップシリコン層１０３を順にエッチングし、前記埋込酸化層１０２にエッチングを停止することにより、前記下キャビティ１２０を形成する。
すなわち、エッチングプロセスを実行することにより、第１接続穴及び第２接続穴を形成し、さらに第１導電プラグ２１１ａ及び第２導電プラグ２１２ａを製造し、エッチングプロセスを実行して下キャビティ１２０を形成するとき、埋込酸化層１０２をエッチング停止層として用いることができ、形成される複数の導電プラグの底部を前記下キャビティ１２０の底部と同じまたは近い深さの位置に位置させることができる。このようにして、後続のプロセスでは、デバイスウェハ１００の背面１００Ｄからデバイスウェハに対して薄型化プロセスを行うとき、第１導電プラグ２１１ａ及び第２導電プラグ２１２ａ及び下キャビティ１２０をすべて露出できることを確保することができる。
なお、図面は、下キャビティ１２０、第１の回路及び第２の回路の間の位置関係を概略的に示すものに過ぎない。なお、具体的な技術手段では、実際な回路のレイアウトに基づいて、第１の回路及び第２の回路の配列形態を対応調整してもよいことを意識すべきである。ここで、限定しない。
ステップＳ２２０では、具体的には、図２ｅ及び図２ｆに示すように、前記下キャビティ１２０を露出させるまで、前記デバイスウェハ１００の背面１００Ｄから前記デバイスウェハ１００を薄型化する。
前述したように、前記下キャビティ１２０の底部が埋込酸化層１０２まで延在しているため、前記デバイスウェハを薄型化するとき、前記ベース層１０１及び前記埋込酸化層１０２を前記トップシリコン層１０３まで順に薄型化して、前記下キャビティ１２０を露出させる。本実施例では、前記第１導電プラグ２１１ａ及び第２導電プラグ２１２ａの底部がいずれも埋込酸化層１０２まで延在しているため、前記デバイスウェハを薄型化した後に、さらに第１導電プラグ２１１ａ及び第２導電プラグ２１２ａを露出させることで、露出される複数の導電プラグをこの後に形成される圧電共振片及び半導体チップに電気的に接続できるようにする。
選択可能な解決手段では、具体的には、図２ｅに示すように、前記デバイスウェハ１００を薄型化する前に、前記デバイスウェハ１００の正面に支持ウェハー４００を結合してもよく、それにより、前記支持ウェハー４００の支持作用下で前記デバイスウェハ１００を薄型化することができる。前記支持ウェハー４００を用いて、前記下キャビティのデバイスウェハの正面に露出される開口を密閉してもよい。
なお、本実施例では、前記下キャビティ１２０の形成方法は、正面からデバイスウェハ１００をエッチングし、背面から前記デバイスウェハ１００を薄型化することで、下キャビティ１２０の開口をデバイスウェハ１００の背面から露出させることである。
又は図４に示すように、他の実施例では、前記下キャビティ１２０の形成方法は、さらに、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記結晶共振器の下キャビティ１２０を形成することであってもよい。他の実施例では、デバイスウェハの背面から前記デバイスウェハをエッチングする前に、まず前記デバイスウェハを薄型化してもよい。
図４を重点的に参照して、１つの具体的な実施例では、デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、下キャビティを形成する方法は、たとえば以下のステップを含む。
まず、デバイスウェハの背面から前記デバイスウェハを薄型化し、前記ベースウェハーが絶縁体上シリコンである場合、前記デバイスウェハを薄型化するとき、前記ベースウェハーのベース層及び埋込酸化層を順に除去してもよく、当然ながら、選択可能で、前記デバイスウェハを薄型化するとき、前記ベース層の一部を除去するか、又は、前記埋込酸化層を露出させるまで、前記ベース層の全部を除去してもよい、などであり、
続いて、デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記下キャビティを形成する。なお、前記デバイスウェハをエッチングすることにより、下キャビティを形成する深さは、実際ニーズに応じて調整されてもよく、ここで限定されない。たとえば、前記デバイスウェハを薄型化してトップシリコン層１０３を露出させるとき、前記トップシリコン層１０３をエッチングしてトップシリコン層に下キャビティを形成してもよいし、又は、形成される下キャビティ１２０が前記トップシリコン層１０３から前記誘電体層１００Ｂまで延在するように、前記トップシリコン層をエッチングしてさらに前記誘電体層１００Ｂをエッチングしてもよい。
また、前述したように、他の実施例では、第１接続部材における第１導電プラグ２１１ａ、第２接続部材における第２導電プラグ２１２ａは、前記デバイスウェハを薄型化してデバイスウェハを形成した後に、デバイスウェハ１００の背面から製造されてもよい。
具体的には、デバイスウェハ１００の正面に第１接続線及び第２接続線を形成し、デバイスウェハ１００の背面から第１の導電性プラグ２１１ａ及び第２の導電性プラグ２１２ａを製造し、第１の導電性プラグ２１１ａと第１接続線２２１ａとを接続し、第２の導電性プラグ２１２ａと第２接続線２２２ａとを接続する方法は、以下のステップを含む。
まず、前記支持ウェハー４００を結合する前に、前記デバイスウェハ１００の正面に第１接続線２２１ａ及び第２接続線２２２ａを形成し、
前記第１接続線２２１ａが前記第１相互接続構造１１１ａに電気的に接続され、前記第２接続線２２２ａが前記第２相互接続構造１１２ａに電気的に接続され、
続いて、前記デバイスウェハを薄型化して前記デバイスウェハ１００を形成した後に、前記デバイスウェハ１００の背面からデバイスウェハをエッチングすることにより、第１接続穴及び第２接続穴を形成し、前記第１接続穴及び第２接続穴がいずれも前記デバイスウェハ１００を貫通することにより、それぞれ第１接続線２２１ａ及び第２接続線２２２ａを露出させ、
続いて、前記第１接続穴及び第２接続穴に導電性材料を充填することにより、それぞれ第１導電プラグ２１１ａ及び第２導電プラグ２１２ａを形成する。
前記第１導電プラグ２１１ａの一端が第１接続線２２１ａに接続され、前記第１導電プラグ２１１ａの他端が前記圧電共振片の下電極に電気的に接続されるために用いられ、前記第２導電プラグ２１２ａの一端が第２接続線２２２ａに接続され、前記第２導電プラグ２１２ａの他端が前記圧電共振片の上電極に電気的に接続されるために用いられる。
また、他の実施例では、デバイスウェハ１００の背面に以上に第１接続線及び第２接続線を形成し、デバイスウェハ１００の背面から第１導電プラグ及び第２導電プラグを製造し、第１導電プラグと第１接続線とを接続し、第２導電プラグと第２接続線とを接続する方法は、以下のステップを含む。
まず、前記デバイスウェハ１００の背面から前記デバイスウェハ１００を薄型化し、前記デバイスウェハ１００の背面から前記デバイスウェハをエッチングすることにより、第１接続穴及び第２接続穴を形成し、
続いて、前記第１接続穴及び第２接続穴に導電性材料を充填することにより、それぞれ第１導電プラグ及び第２導電プラグを形成し、前記第１導電プラグの一端が前記第１相互接続構造に電気的に接続され、前記第２導電プラグの一端が前記第２相互接続構造に電気的に接続され、
続いて、前記デバイスウェハ１００の背面に第１接続線及び第２接続線を形成し、前記第１接続線の一端が前記第１導電プラグの他端に接続され、前記第１接続線の他端が前記下電極に電気的に接続されるために用いられ、前記第２接続線の一端が前記第２導電プラグの他端に接続され、前記第２接続線の他端が前記上電極に電気的に接続されるために用いられる。
ステップＳ３００では、具体的には、図２ｇに示すように、基板３００を提供し、前記基板３００をエッチングすることにより、前記下キャビティ１２０に対応して設けられる前記結晶共振器の上キャビティ３１０を形成する。同様に、前記上キャビティ３１０の深さは、実際のニーズに応じて調整することができ、ここで、限定しない。この後に、結合基板３００のデバイスウェハ１００を形成するとき、前記上キャビティ３１０及び前記下キャビティ１２０がそれぞれ前記圧電共振片の両側に対応する。
前記デバイスウェハ１００に対応して、前記基板３００にも複数のデバイス領域ＡＡが定義されており、デバイスウェハ１００の複数のデバイス領域と基板の複数のデバイス領域とが相互に対応し、前記下キャビティ１２０が前記デバイス領域ＡＡに形成される。
ステップＳ４００では、上電極と、圧電ウェハと、下電極とを含む圧電共振片を形成し、前記上電極、前記圧電ウェハ及び前記下電極が前記デバイスウェハ１００の背面及び前記基板３００のうちの１つに形成される。
すなわち、上電極と、圧電ウェハと、下電極とを含む電共振片をいずれも前記デバイスウェハ１００の背面に形成してもよいし、または、いずれも前記基板３００上に形成してもよいし、又は、前記圧電共振片の下電極を前記デバイスウェハ１００の背面に形成し、前記圧電共振片の上電極及び圧電ウェハを前記基板３００上に順に形成してもよいし、又は、前記圧電共振片の下電極及び圧電ウェハを前記デバイスウェハ１００の背面に順に形成し、前記圧電共振片の上電極を前記基板３００上に形成してもよい。
本実施例では、前記圧電共振片の上電極、圧電ウェハ及び下電極がいずれも前記基板３００上に形成される。具体的には、前記基板３００上に前記圧電共振片を形成する方法は、ステップ１～ステップ３を含む。
ステップ１：具体的には、図２ｇに示すように、前記基板３００表面の設定位置に上電極５３０を形成する。本実施例では、前記上電極５３０が前記上キャビティ３１０の外周に位置し、後続のプロセスでは、前記上電極５３０を制御回路１１０に電気的に接続し、具体的には、前記上電極５３０を前記第２の回路１１２の前記第２相互接続構造に電気的に接続する。
ステップ２：続いて図２ｇに示すように、圧電ウェハ５２０を前記上電極５３０に結合する。本実施例では、前記圧電ウェハ５２０が前記上キャビティ３１０の上方に位置し、前記圧電ウェハ５２０の縁が前記上電極５３０上に当接される。前記圧電ウェハ５２０は、たとえば、石英ウェハであってもよい。
本実施例では、前記圧電ウェハ５２０の縁を前記基板の面に搭載して前記上キャビティ３１０の開口をキャッピングするように、前記上キャビティ３１０のサイズが前記圧電ウェハ５２０のサイズがより小さい。
しかし、他の実施例では、前記上キャビティは、たとえば、第１のキャビティと第２のキャビティとを有し、前記第１のキャビティが第２のキャビティよりも前記ベースの深い位置に位置し、第２のキャビティが前記ベースの面に近く、第１のキャビティのサイズが前記圧電ウェハ５２０のサイズがより小さく、第２のキャビティのサイズが圧電ウェハのサイズがより大きい。これに基づいて、前記圧電ウェハ５２０の縁を前記第１のキャビティ上に搭載し、前記圧電ウェハ５２０の少なくとも一部を前記第２のキャビティ内に収容することができる。このとき、前記上キャビティの開口サイズが前記圧電ウェハの幅サイズより大きいと考えることができる。
さらに、前記上電極５３０が前記圧電ウェハ５２０の下方から横方向に伸出して、上電極延伸部を構成する。後続のプロセスでは、前記上電極延伸部を介して前記上電極５３０を前記第２の回路１１２の第２相互接続構造に接続することができる。
ステップ３：具体的には、図２ｈに示すように、前記圧電ウェハ５２０上に下電極５１０を形成する。前記下電極５１０は、さらに、前記圧電ウェハ５２０の中間領域を露出させてもよい。後続のプロセスでは、前記下電極５１０を制御回路１１０に電気的に接続し、具体的には、下電極５１０を前記第１の回路１１１の前記第１相互接続構造に電気的に接続する。
すなわち、前記制御回路１１０では、第１の回路１１１が下電極５１０に電気的に接続され、第２の回路１１２が上電極５３０に電気的に接続され、それぞれ前記下電極５１０及び前記上電極５３０に電気信号を印加し、それにより、下電極５１０と前記上電極５３０との間に電界を発生させることができ、さらに前記上電極５３０と前記下電極５１０との間に位置する前記圧電ウェハ５２０が前記電界の作用で機械的に変形することができる。前記圧電ウェハ５２０が前記電界の大きさとともに、対応する程度で機械的に変形を発生させることができ、上電極５３０と下電極５１０との間の電界方向が逆になると、圧電ウェハ５２０の変形方向も変わる。従って、前記制御回路１１０を用いて、上電極５３０及び下電極５１０に交流電気を印加するとき、圧電ウェハ５２０の変形方向が電界の正負とともに収縮または膨張の交差変化を発生させ、それにより、機械振動を発生させる。
本実施例では、前記基板３００上に前記下電極５１０を形成する方法は、たとえば、第１のステップ及び第２のステップを含む。
第１のステップ：具体的には、図２ｈに示すように、第１の樹脂封止層４１０を前記基板３００上に形成し、前記第１の樹脂封止層４１０が前記基板３００に被覆されて前記圧電ウェハ５２０を露出させる。なお、本実施例では、前記上電極５３０が前記圧電ウェハ５２０の下方に形成されて前記圧電ウェハ５２０から横方向に伸出することにより、上電極延伸部を構成し、従って、前記第１の樹脂封止層４１０がさらに前記上電極５３０の上電極延伸部に被覆される。
さらに、前記第１の樹脂封止層４１０の面が圧電ウェハ５２０の面より高くない。本実施例では、平坦化プロセスにより前記第１の樹脂封止層４１０を形成することにより、前記第１の樹脂封止層４１０の面を前記圧電ウェハ５２０の面と面一にする。
第２のステップ：続いて図２ｈに示すように、前記圧電ウェハ５２０の面に下電極５１０を形成し、前記下電極５１０がさらに前記圧電ウェハ５２０から前記第１の樹脂封止層４１０上まで横方向に延在することにより、下電極延伸部を構成する。後続のプロセスでは、前記下電極延伸部を介して前記下電極５１０を制御回路に接続することができる（具体的には、前記第１の回路１１１の第１相互接続構造に接続する）。
前記下電極５１０及び前記上電極５３０の材質は、いずれも銀を含んでもよい。順に薄膜堆積プロセスまたは蒸着プロセスを利用して、前記上電極５３０及び前記下電極５１０を形成してもよい。
なお、本実施例では、半導体プロセスにより前記上電極５３０、圧電ウェハ５２０及び下電極５１０を前記基板３００上に順に形成する。しかし、他の実施例では、上電極及び下電極をそれぞれ圧電ウェハの両側に形成し、三者を一体として前記基板上に結合してもよい。
選択可能な解決手段では、前記下電極５１０を形成した後に、前記第１の樹脂封止層４１０上に第２の樹脂封止層を形成することで、前記基板３００の面をより平坦にするステップをさらに含み、それにより、後続の結合プロセスに有利である。
具体的には、図２ｉに示すように、前記第１の樹脂封止層４１０上に第２の樹脂封止層４２０を形成し、前記下電極５１０を露出させるように、前記第２の樹脂封止層４２０の面が前記下電極５１０の面より高くない。本実施例では、前記第２の樹脂封止層４２０の面を前記下電極５１０の面と面一にするように、平坦化プロセスにより前記第２の樹脂封止層４２０を形成してもよい。前記第２の樹脂封止層４２０から前記圧電ウェハ５２０の中間領域を露出させてもよく、それにより、後続のプロセスで前記基板３００を前記デバイスウェハ１００上に結合するとき、前記圧電ウェハ５２０の中間領域がデバイスウェハ１００の下キャビティ１２０に対応するようにすることができる。
この後に、続いて、前記デバイスウェハ１００または前記基板３００上に第１接続構造における第２接続部材の第３導電プラグ２３０を形成してもよい。後続のプロセスで、前記第１接続部材における第１導電プラグ及び第１接続線を介して、下電極５１０をデバイスウェハ１００の制御回路に電気的に接続されてもよく、第２接続部材における第２導電プラグ、第２接続線及び第３導電プラグ２３０を介して、基板３００上の上電極５３０をデバイスウェハ１００の制御回路に電気的に接続してもよい。
具体的には、図２ｊ及び図２ｆに示すように、本実施例では、前記下電極５１０が前記第２の樹脂封止層４２０の面に露出され、下電極延伸部を有し、前記第１導電プラグ２１１ａの頂部も前記デバイスウェハ１００の面に露出される。従って、デバイスウェハ１００と基板３００とを結合するとき、下電極５１０を前記デバイスウェハ１００の面に位置させ、下電極延伸部を前記第１導電プラグ２１１ａに接続することができる。
続いて図２ｊ及び図２ｆに示すように、前記上電極５３０が前記第１の樹脂封止層４１０に埋込され、従って、さらに前記第３導電プラグを介して上電極５３０の上電極延伸部を前記第２導電プラグ２１２ａに電気的に接続してもよい。
本実施例では、前記上電極５３０及び前記圧電ウェハ５２０が順に前記基板３００上に形成され、さらに前記基板３００上に第２接続部材の第３導電プラグを形成してもよい。具体的には、前記第２接続部材の前記第３導電プラグ２３０の形成方法は、以下のステップを含む。
まず、前記基板３００の面に樹脂封止層を形成し、本実施例では、前記第１の樹脂封止層４１０及び前記第２の樹脂封止層４２０が前記樹脂封止層を構成し、
続いて、具体的には、図２ｊに示すように、前記樹脂封止層に前記上電極５３０が露出される貫通穴を開設し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極５３０に電気的に接続される第３導電プラグ２３０を形成する。具体的には、前記第３導電プラグ２３０が前記上電極５３０の上電極延伸部に接続される。
本実施例では、前記第２の樹脂封止層４２０及び前記第１の樹脂封止層４１０を順にエッチングすることにより、前記貫通穴を形成し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極５３０に電気的に接続され、他端が前記第２の樹脂封止層４２０の面に露出される第３導電プラグ２３０を形成し、それにより、前記デバイスウェハ１００と前記基板３００とを結合するとき、前記第３導電プラグ２３０の他端を前記第２導電プラグ２１２ａに電気的に接続することができる。
ステップＳ５００では、具体的には、図２ｋに示すように、前記デバイスウェハ１００の背面から前記基板３００を結合することで、圧電共振片５００を前記デバイスウェハ１００と前記基板３００との間に位置させ、前記上キャビティ３１０及び前記下キャビティ１２０をそれぞれ前記圧電共振片５００の両側に位置させて、結晶共振器を構成する。前記第１接続構造を介して前記圧電共振片５００の上電極５３０及び下電極５１０をいずれも前記制御回路に電気的に接続する。
前述したように、本実施例では、前記デバイスウェハ１００と前記基板３００とを結合した後に、前記制御回路では、第１の回路１１１が第１接続部材（第１導電プラグと第１接続線とを含む）を介して前記下電極５１０に電気的に接続され、前記第２の回路１１２が第２接続部材（第２導電プラグと、第２接続線と、第３導電プラグとを含む）を介して前記上電極５３０に電気的に接続される。このようにして、前記制御回路により前記圧電ウェハ５２０の両側に電気信号を印加してもよく、前記圧電ウェハ５２０が変形して前記上キャビティ３１０及び前記下キャビティ１２０において振動するようにする。
前記デバイスウェハ１００と前記基板３００との結合方法は、たとえば、前記デバイスウェハ１００及び／または前記基板３００上に接着層を形成し、前記接着層を用いて、前記デバイスウェハ１００と前記基板３００とを相互に結合するステップを含む。具体的には、圧電ウェハが形成されるベース上に前記接着層を形成し、前記圧電ウェハの面を前記接着層の面に露出させ、続いて、前記接着層を用いて、前記圧電ウェハが形成されないベースに相互に結合する。
本実施例では、前記圧電共振片５００が前記基板３００上に形成され、前記デバイスウェハ１００と前記基板３００との結合方法は、たとえば、前記ベース３００上に接着層を形成し、前記圧電共振片５００の面を前記接着層の面に露出させ、続いて、前記接着層を用いて、前記基板３００と前記デバイスウェハ１００とを相互に結合するステップを含む。
すなわち、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０及び下電極５１０がいずれも前記基板３００上に形成され、前記圧電共振片５００でキャビティ３１０の開口にキャッピングし、結合プロセスを実行した後に、下キャビティ１２０を前記圧電共振片５００の前記上キャビティ３１０から離れる側に対応させることにより、結晶共振器を構成して、前記結晶共振器をデバイスウェハ１００での制御回路に電気的に接続し、それにより、結晶共振器と制御回路とを集積して設けることを実現する。
ステップＳ６００では、具体的には、図２ｌ～図２ｍに示すように、デバイスウェハの正面に半導体チップ７００を結合し、前記半導体チップ７００が第２接続構造を介して前記制御回路に電気的に接続される。
前記半導体チップ７００にはたとえば駆動回路が形成され、前記駆動回路は、電気信号を提供するために用いられ、前記電気信号が制御回路を介して前記圧電共振片５００に印加されて、前記圧電共振片５００の機械的に変形を制御する。
さらに、前記半導体チップ７００は、前記デバイスウェハ１００に対して異種チップを構成する。すなわち、前記半導体チップ７００のベース材質が前記デバイスウェハ１００のベース材質と異なる。たとえば、本実施例では、デバイスウェハ１００のベース材質は、シリコンであり、前記異種チップのベース材質は、ＩＩＩ－Ｖ族半導体材料またはＩＩ－ＶＩ族半導体材料（具体的には、たとえば、ゲルマニウム、シリコンゲルマニウムまたは砒化ガリウムなど）であってもよい。
本実施例では、好ましくは、まず前記サポートウェハーを除去し、さらに前記半導体チップを前記デバイスウェハ１００の正面に結合し、第２接続構造を介して半導体チップを制御回路に電気的に接続してもよい。
具体的に図２ｌ～図２ｍを参照し、前記第２接続構造の形成方法は、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続されるための接触パッドを前記デバイスウェハの正面に形成するステップを含む。
本実施例では、前記第２接続構造の接触パッドの形成方法は、まず、前記平坦化層３００をエッチングすることにより、接触穴を形成するステップと、
続いて、図２ｌに示すように、前記接触穴に導電性材料を充填することにより、前記制御回路に接続される接触パッド７１０を形成するステップとを含む。このようにすれば、デバイスウェハの正面に半導体チップ７００を結合し、半導体チップ７００と接触パッド７１０とを電気的に接続することができる。
また、他の実施例では、前記制御回路に接続される再配線層をデバイスウェハの正面にさらに形成し、前記半導体チップに電気的に接続するように、前記再配線層上に接触パッドを形成してもよい。
選択可能な技術案では、具体的に図２ｎを参照し、キャッピング基板８００を前記デバイスウェハ１００の正面に結合し、前記キャッピング基板８００は、前記半導体チップ７００を被覆し、さらに前記下キャビティのデバイスウェハの正面に露出される開口を遮蔽することができる。
前記キャッピング基板８００は、たとえば、シリコン基板などで構成されてもよい。また、前記キャッピング基板８００には、前記半導体チップ７００を収容するためのキャビティが予め設けられてもよく、それにより、前記キャッピング基板８００を前記デバイスウェハの正面に結合することにより、下キャビティのデバイスウェハの正面に露出される開口を密閉し、前記半導体チップ７００が前記キャッピング基板８００のキャビティに対応することができる。
なお、本実施例では、まず、デバイスウェハの背面に基板を結合し、続いてデバイスウェハの正面に半導体チップを結合する。しかし、他の実施例では、さらに、まず、デバイスウェハの正面に半導体チップを結合し、続いてデバイスウェハの背面上に基板を結合してもよい。
実施例２
実施例１との相違点は、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０及び下電極５１０をいずれも前記デバイスウェハ１００の背面に形成し、前記圧電共振片５００で下キャビティ１２０の開口をキャッピングし、形成される結晶共振器をデバイスウェハ１００での制御回路に電気的に接続し、続いて結合プロセスを実行し、上キャビティ３１０を前記圧電共振片５００の前記下キャビティ１２０から離れる側に対応させることにより、結晶共振器を構成し、それにより、結晶共振器と制御回路を集積して設けることを実現することである。
本実施例では、制御回路を有するデバイスウェハが提供され、前記デバイスウェハに下キャビティを形成する方法については、実施例１を参照することができ、ここで詳しく説明しない。
本実施例では、前記圧電共振片５００を前記デバイスウェハ１００上に形成する方法は、以下のステップを含む。
まず、前記デバイスウェハ１００の背面の設定位置に下電極５１０を形成し、本実施例では、前記下電極５１０が前記下キャビティ１２０の外周に位置し、
続いて、圧電ウェハ５２０を前記下電極５１０に結合し、本実施例では、前記圧電ウェハ５２０が前記下キャビティ１２０の上方に位置し、前記下キャビティ１２０の開口をキャッピングし、前記圧電ウェハ５２０の縁が前記下電極５１０上に搭載され、
続いて、前記圧電ウェハ５２０上に前記上電極５３０を形成する。
当然ながら、他の実施例では、上電極及び下電極をそれぞれ圧電ウェハの両側に形成し、三者を一体として前記デバイスウェハ１００の背面に結合してもよい。
前記デバイスウェハ１００上に前記第１接続構造を形成し、前記第１接続構造は、下電極に電気的に接続されるための第１接続部材と、上電極に電気的に接続されるための第２接続部材とを含む。前記第１接続部材は、第１導電プラグと第１接続線とを含み、前記第２接続部材は、第２導電プラグと第２接続線とを含む。前記第１導電プラグ、第１接続線、第２導電プラグ及び第２接続線の形成方法については、実施例１を参照することができ、ここで詳しく説明しない。
さらに、前記第２接続部材は、第３導電プラグ２３０をさらに含み、前記第３導電プラグ２３０は、前記圧電ウェハ５２０を形成した後であって、前記上電極５３０を形成する前に形成されてもよい。具体的には、前記上電極を形成する前に、前記第３導電プラグを形成し、その形成方法は、ステップ１～ステップ３を含む。
ステップ１：前記デバイスウェハ１００の背面に樹脂封止層を形成し、本実施例では、前記樹脂封止層が前記デバイスウェハ１００の背面に被覆され、前記圧電ウェハ５２０を露出させる。
ステップ２：前記樹脂封止層に貫通穴を開設し、前記貫通穴に導電性材料を充填することにより、底部が前記第２相互接続構造に電気的に接続され、頂部が前記樹脂封止層に露出される第３導電プラグ２３０を形成する。
ステップ３：前記デバイスウェハ１００上に前記上電極５３０を形成した後に、前記上電極５３０の少なくとも一部が前記圧電ウェハ５２０に被覆され、さらに前記圧電ウェハから前記第３導電プラグの頂部まで伸出することで、前記上電極５３０が前記導電プラグに電気的に接続されるようにする。すなわち、前記上電極５３０では、圧電ウェハから伸出される上電極延伸部が直接前記第３導電プラグ２３０に電気的に接続される。
又は、ステップ３では、前記上電極５３０を前記圧電ウェハ５２０上に形成した後に、さらに前記上電極５３０上に相互接続線を形成してもよく、前記相互接続線が前記上電極から前記第３導電プラグの頂部まで延在することで、前記上電極を前記相互接続線を介して前記第３導電プラグに電気的に接続する。すなわち、前記上電極５３０が相互接続線を介して前記第３導電プラグに電気的に接続される。
さらに、前記デバイスウェハ１００と前記基板３００との結合方法は、まず、前記デバイスウェハ１００上に接着層を形成し、前記圧電ウェハの面を前記接着層から露出させるステップと、続いて、前記接着層を用いて、前記デバイスウェハ１００と前記基板３００とを結合するステップとを含む。
結合プロセスを実行した後に、基板３００での上キャビティを前記圧電ウェハ５２０の前記下キャビティから離れる側に対応させるようにしてもよい。前記上キャビティのサイズが前記圧電ウェハのサイズより大きくてもよく、それにより、前記圧電ウェハを前記上キャビティ内に位置させる。
また、デバイスウェハの正面に半導体チップを結合し、半導体チップを第２接続構造を介して制御回路に電気的に接続する方法については、実施例１を参照することができ、ここで詳しく説明しない。
実施例３
実施例１及び実施例２では、上電極と、圧電ウェハと、下電極とを含む圧電共振片がいずれも基板または前記デバイスウェハ上に形成される。上記実施例との相違点は、本実施例では、上電極及び圧電ウェハが基板上に形成され、下電極がデバイスウェハ上に形成されることである。
図３ａ～図３ｄは本発明の実施例３での結晶共振器と制御回路の集積方法の製造過程での構造概略図であり、以下、図面を参照しながら、本実施例で結晶共振器を形成する各ステップについて詳細に説明する。
まず図３ａに示すように、制御回路が形成されるデバイスウェハ１００を提供し、第１接続構造における第１導電プラグに電気的に接続される下電極５１０を前記デバイスウェハ１００の背面に形成する。
また、前記下電極５１０を形成するとき、さらに同時に前記デバイスウェハ１００上に再配線層６１０、前記再配線層６１０が前記第１接続構造における第２導電プラグに被覆される。
さらに、前記下電極５１０を形成した後に、前記デバイスウェハ１００上に第２の樹脂封止層４２０を形成するステップをさらに含み、前記下電極５１０を露出させるように、前記第２の樹脂封止層４２０の面が前記下電極５１０より高くない。本実施例では、前記再配線層６１０を露出させるように、前記第２の樹脂封止層４２０の面も再配線層６１０の面より高くない。続いて、結合プロセスを実行した後に、前記下電極５１０を圧電ウェハの一側に設け、再配線層６１０を圧電ウェハの他側に位置する上電極に電気的に接続することができる。
平坦化プロセスにより前記第２の樹脂封止層４２０を形成することにより、前記第２の樹脂封止層４２０の面を前記下電極５１０の面と面一にしてもよく、このようにして、デバイスウェハ１００の表面平坦度を効果的に向上させることができ、後続の結合プロセスを実現することに有利である。
続いて図３ａ示すように、本実施例では、前記下電極５１０及び前記第２の樹脂封止層４２０を順に形成した後に、前記第２の樹脂封止層４２０及び前記誘電体層１００Ｂを順にエッチングすることにより、下キャビティ１２０を形成し、前記下電極５１０が前記下キャビティ１２０の外周を囲むようにする。
続いて図３ｂに示すように、基板３００を提供し、基板３００に対応する上キャビティの上方に上電極５３０及び圧電ウェハ５２０を順に形成する。前記上電極は、蒸着プロセス又は薄膜堆積プロセスを利用して形成されてもよく、前記圧電ウェハが前記上電極上に結合される。
具体的には、前記上電極５３０が上キャビティ３１０の外周に囲まれ、後続のプロセスでは、前記上電極５３０をデバイスウェハ１００上の再配線層６１０に電気的に接続することにより、前記上電極５３０を前記第２の回路１１２の前記第２相互接続構造１１２ａに電気的に接続する。前記圧電ウェハ５２０の中間領域が基板３００での上キャビティ３１０に対応し、前記圧電ウェハ５２０の縁が前記上電極５３０上に当接され、前記上電極５３０が前記圧電ウェハ５２０の下方から横方向に伸出することにより、上電極延伸部を構成する。
続いて図３ｂに示すように、本実施例では、前記圧電ウェハ５２０を形成した後に、前記基板３００上に第１の樹脂封止層４１０を形成するステップをさらに含み、前記第１の樹脂封止層４１０が前記基板３００及び前記上電極５３０の上電極延伸部に被覆され、前記圧電ウェハ５２０を露出させるように、前記第１の樹脂封止層４１０の面が圧電ウェハ５２０の面より高くない。
同様に、本実施例では、前記第１の樹脂封止層４１０の面を前記圧電ウェハ５２０の面と面一にするように、平坦化プロセスにより前記第１の樹脂封止層４１０を形成してもよく、このようにして、前記基板３００の面をより平坦にすることができ、それにより、後続の結合プロセスに有利である。
続いて図３ｃに示すように、前記上電極５３０を前記第２導電プラグに電気的に接続するように、前記デバイスウェハまたは前記基板上に第１接続構造の第３導電プラグ２３０を形成する。第３導電プラグ２３０の形成方法は、以下のステップを含む。
まず、前記基板１００の面に樹脂封止層を形成し、本実施例では、前記樹脂封止層は、前記第１の樹脂封止層４１０を含み、
続いて、前記樹脂封止層をエッチングすることにより、貫通穴を形成し、本実施例では、前記第１の樹脂封止層４１０をエッチングし、前記貫通穴から前記上電極５３０の前記上電極延伸部を露出させ、前記貫通穴に導電性材料を充填することにより、頂部が前記第１の樹脂封止層４１０の面に露出される第３導電プラグを形成する。具体的には、前記第３導電プラグ２３０が前記上電極５３０の上電極延伸部に接続される。このようにして、前記上電極５３０が前記第３導電プラグ２３０及び前記再配線層６１０を介して第２導電プラグに電気的に接続される。
続いて図３ｄに示すように、デバイスウェハの背面から前記基板３００を結合することにより、前記圧電ウェハ５２０の前記上キャビティ３１０から離れる側を前記下キャビティ１２０に対応させ、このとき、前記デバイスウェハ１００上に位置する下電極５１０が前記圧電ウェハ５２０の前記上電極５３０から離れる側に対応して位置する。
本実施例では、前記デバイスウェハ１００と前記基板３００との結合方法は、まず、前記基板３００上に接着層を形成し、前記圧電ウェハ５２０の面を前記接着層に露出させるステップと、続いて、前記接着層を用いて、前記デバイスウェハと前記基板とを結合するステップとを含む。
具体的には、前記デバイスウェハ１００と前記基板３００とを結合した後に、デバイスウェハ１００上の第２導電プラグに接続される再配線層６１０を基板３００上の上電極５３０に接続される第３導電プラグ２３０に電気的に接触させることができ、それにより、上電極５３０を前記制御回路に電気的に接続する。
後続のプロセスでは、デバイスウェハの正面に半導体チップを結合し、半導体チップを制御回路に電気的に接続する方法については、実施例１を参照することができ、ここで詳しく説明しない。
以上に記載の形成方法によれば、本実施例では、形成される結晶共振器と制御回路の集積構造について説明する。具体的には、図２ａ～図２ｎ及び図３ｄに示すように、前記結晶共振器は、
デバイスウェハ１００であって、前記デバイスウェハ１００に制御回路が形成され、前記デバイスウェハ１００に下キャビティ１２０がさら形成され、前記下キャビティ１２０が前記デバイスウェハの背面に位置する開口を有し、本実施例では、前記制御回路における少なくとも一部の相互接続構造が前記デバイスウェハ１００の正面まで延在しているデバイスウェハ１００と、
基板３００であって、前記基板３００がデバイスウェハの背面から前記デバイスウェハ１００上に結合され、前記基板３００に上キャビティ３１０が形成され、前記上キャビティ３１０の開口が前記デバイスウェハ１００に向かい、すなわち前記上キャビティ３１０の開口と前記下キャビティ１２０の開口が対向して設けられる基板３００と、
圧電共振片５００であって、下電極５１０と、圧電ウェハ５２０と、上電極５３０とを含み、前記圧電共振片５００が前記デバイスウェハ１００と前記基板３００との間に位置し、前記圧電共振片５００の両側がそれぞれ前記下キャビティ１２０及び前記上キャビティ３１０に対応する圧電共振片５００と、
前記圧電共振片５００の上電極５３０及び下電極５１０を前記制御回路に電気的に接続するための第１接続構造と、
半導体チップ７００であって、前記デバイスウェハ１００の正面に結合され、前記半導体チップ７００にたとえば駆動回路が形成され、駆動回路は、電気信号を生成し、電気信号を前記制御回路１００を介して圧電共振片５００に伝送するために用いられる半導体チップ７００と、
前記半導体チップ７００を前記制御回路に電気的に接続するための第２接続構造とを含む。
さらに、前記半導体チップ７００が前記デバイスウェハ１００に対して異種チップを構成してもよい。すなわち、前記半導体チップのベース材質が前記デバイスウェハ１００のベース材質と異なる。たとえば、本実施例では、デバイスウェハ１００のベース材質がシリコンであり、前記異種チップのベース材質がＩＩＩ－Ｖ族半導体材料またはＩＩ－ＶＩ族半導体材料（具体的には、たとえば、ゲルマニウム、シリコンゲルマニウムまたは砒化ガリウムなど）であってもよい。
すなわち、半導体平面プロセスを利用し、それぞれデバイスウェハ１００及び基板３００上に下キャビティ１２０及び上キャビティ３１０を形成し、結合プロセスにより上キャビティ１２０と下キャビティ３１０を対応させ、それぞれ圧電共振片５００の相対する両側に設け、それにより、制御回路によって、前記圧電共振片５００が前記上キャビティ３１０及び前記下キャビティ１２０において振動することができ、このようにして、圧電共振片５００を制御回路と同じデバイスウェハ上に集積することができる。また、さらに半導体チップをデバイスウェハ１００上に結合することができ、さらに半導体チップを用いて前記制御回路１１０によって、結晶共振器そのものの温度ドリフト及び周波数補正などの偏差に対するオンチップ変調を実現し、結晶共振器の性能を向上させることに有利である。それで分かるように、本実施例の結晶共振器は、デバイスの集積度を向上させることができ、半導体プロセスに基づいて形成される結晶共振器のサイズがより小さく、それにより、デバイス電力消費をさらに減少させることができる。
続いて図２ａに示すように、前記制御回路は、第１の回路１１１と第２の回路１１２とを含み、第１の回路１１１と第２の回路１１２とがそれぞれ前記圧電共振片５００の上電極及び下電極に電気的に接続される。
具体的には、前記第１の回路１１１は、第１のトランジスタと、第１相互接続構造１１１ａと、第３の相互接続構造１１１ｂとを含み、前記第１のトランジスタが前記デバイスウェハ１００に埋込され、前記第１相互接続構造１１１ａ及び第３の相互接続構造１１１ｂがいずれも前記第１のトランジスタに電気的に接続され、いずれも前記デバイスウェハ１００の正面まで延在している。前記第１相互接続構造１１１ａが前記下電極５１０に電気的に接続され、前記第３の相互接続構造１１１ｂが前記半導体チップに電気的に接続される。
同様に、前記第２の回路１１２は、第２のトランジスタと、第２相互接続構造１１２ａと、第４の相互接続構造１１２ｂとを含み、前記第２のトランジスタが前記デバイスウェハ１００に埋込され、前記第２相互接続構造１１２ａ及び第４の相互接続構造１１２ｂがいずれも前記第２のトランジスタに電気的に接続され、いずれも前記デバイスウェハ１００の正面まで延在している。前記第２相互接続構造１１２ａが前記上電極５３０に電気的に接続され、前記第４の相互接続構造１１２ｂが前記半導体チップに電気的に接続される。
さらに、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材が前記第１相互接続構造１１１ａ及び前記圧電共振片の下電極５１０に接続され、前記第２接続部材が前記第２相互接続構造１１２ａ及び前記圧電共振片の上電極５３０に接続される。
前記第１接続部材は、第１導電プラグ２１１ａを含み、前記第１導電プラグ２１１ａが前記デバイスウェハ１００を貫通することにより、前記第１導電プラグ２１１ａの一端が前記デバイスウェハ１００の正面まで延在して前記第１相互接続構造に電気的に接続されるようにし、前記第１導電プラグ２１１ａの他端が前記デバイスウェハ１００の背面まで延在して前記圧電共振片５００の下電極５１０に電気的に接続されるようにする。
さらに、前記第１接続部材は、第１接続線２１１をさらに含む。本実施例では、前記第１接続線２２１ａが前記デバイスウェハ１００の正面に形成され、前記第１接続線２２１ａが前記第１導電プラグ２１１ａ及び前記第１相互接続構造１１１ａに接続される。又は、他の実施例では、前記第１接続線２２１ａがデバイスウェハ１００の背面に形成され、前記第１接続線が前記第１導電プラグ及び前記下電極に接続されるようにする。
本実施例では、前記下電極５１０は、前記デバイスウェハ１００の背面に位置し、前記下キャビティ１２０の外周に位置し、前記下電極５１０は、さらに前記圧電ウェハ５２０から横方向に伸出して下電極延伸部を構成し、前記下電極延伸部が前記第１導電プラグ２１１ａに被覆され、前記下電極２１０が前記第１の回路１１１の第１相互接続構造１１１ａに電気的に接続されるようにする。
前記第２接続部材は、第２導電プラグ２１２ａを含み、前記第２導電プラグ２１２ａが前記デバイスウェハ１００を貫通することにより、前記第２導電プラグ２１２ａの一端が前記デバイスウェハ１００の正面まで延在して前記第２相互接続構造に電気的に接続されるようにし、前記第２導電プラグ２１２ａの他端が前記デバイスウェハ１００の背面まで延在して前記圧電共振片５００の上電極５３０に電気的に接続されるようにする。
さらに、前記第２接続部材は、第２接続線２２２ａをさらに含む。本実施例では、前記第２接続線２２２ａが前記デバイスウェハ１００の正面に形成され、前記第２接続線２２２ａが前記第２導電プラグ２１２ａ及び前記第２相互接続構造１１２ａに接続される。又は、他の実施例では、前記第２接続線２２２ａがデバイスウェハ１００の背面に形成され、前記第２接続線が前記第２導電プラグ及び前記上電極に接続されるようにする。
さらに、前記第２接続部材は、一端が前記上電極５３０に電気的に接続され、他端が前記第２導電プラグ２１２ａに電気的に接続される第３導電プラグをさらに含む。たとえば、前記上電極が圧電ウェハから前記第３導電プラグの端部まで延在するようにする。
具体的には、前記デバイスウェハ１００と前記基板３００との間に樹脂封止層が設けられ、前記樹脂封止層が前記圧電ウェハ２２０の側壁に被覆され、上電極延伸部及び下電極延伸部に被覆される。第２接続部材における前記第３導電プラグ２３０が前記樹脂封止層を貫通することにより、第３導電プラグ２３０の一端が前記上電極延伸部に接続され、前記第３導電プラグ２３０の他端が前記第２導電プラグに電気的に接続されるようにする。
当然ながら、他の実施例では、前記第２接続部材は、さらに、相互接続線を含んでもよい。前記相互接続線の一端が前記上電極５３０に被覆され、前記相互接続線の他端の少なくとも一部が前記第３導電プラグの頂部に被覆されることにより、前記相互接続線が前記第３導電プラグに接続されるようにする。
さらに、前記第２接続構造は、底部が前記制御回路に電気的に接続され、頂部が前記半導体チップ７００に電気的に接続される接触パッド７１０を含む。
続いて図２ａに示すように、本実施例では、前記デバイスウェハ１００は、ベースウェハー１００Ａと誘電体層１００Ｂとを含む。前記第１のトランジスタ及び前記第２のトランジスタがいずれも前記ベースウェハー１００Ａ上に形成され、前記誘電体層１００Ｂが前記ベースウェハー１００Ａ上に形成されて前記第１のトランジスタ及び前記第２のトランジスタに被覆され、前記第３の相互接続構造１１１ｂ、前記第１相互接続構造１１１ａ、前記第４の相互接続構造１１２ｂ及び前記第２相互接続構造１１２ａがいずれも前記誘電体層１００Ｂに形成されて前記誘電体層１００Ｂの前記ベースウェハー１００Ａから離れる面まで延在している。
本実施例では、前記下キャビティが前記デバイスウェハを貫通することにより、前記下キャビティがデバイスウェハの正面に位置する開口を有する。この場合、前記結晶共振器は、キャッピング基板をさらに含み、前記キャッピング基板を前記デバイスウェハの正面に結合することにより、前記半導体チップ７００を被覆する。前記キャッピング基板は、たとえば、シリコン基板などで構成されてもよい。また、前記キャッピング基板には、前記半導体チップ７００を収容するためのキャビティが予め設けられてもよく、それにより、前記キャッピング基板を前記デバイスウェハの正面上に結合することにより、下キャビティのデバイスウェハの正面に露出される開口を密閉し、前記半導体チップ７００が前記キャッピング基板のキャビティに対応することができる。
よって、本発明に係る結晶共振器と制御回路の集積方法では、デバイスウェハに下キャビティを形成し、基板に上キャビティを形成し、結合プロセスを利用して、デバイスウェハと基板とを結合することにより、圧電共振片をデバイスウェハと基板との間に挟持し、下キャビティ及び上キャビティをそれぞれ圧電共振片の両側に対応させ、それにより、制御回路と結晶共振器とを同じデバイスウェハ上に集積することを実現する。これに基づいて、たとえば、駆動回路が形成される半導体チップをデバイスウェハの正面にさらに結合することができ、すなわち、半導体チップ、制御回路及び結晶共振器をいずれも同じ半導体基板上に集積し、それにより、結晶共振器そのものの温度ドリフト及び周波数補正などの偏差に対するオンチップ変調を実現することに有利である。また、本発明で半導体平面プロセスに基づいて形成される結晶共振器は、従来の結晶共振器（たとえば、表面実装型の結晶共振器）に比べて、より小さいサイズを有し、それにより、結晶共振器の電力消費を対応して低減させることができる。また、本発明の結晶共振器は、他の半導体素子と集積しやすく、デバイスの集積度を向上させることに有利である。
上記に説明されるのは、本発明の好適な実施例についての説明にすぎず、本発明の範囲を限定するものではなく、当業者が上記開示される内容に基づいて行う任意の変更や修飾は、いずれも特許請求の範囲の保護範囲に属する。
１００ デバイスウェハ
ＡＡ デバイス領域
１００Ｕ 正面
１００Ｄ 背面
１００Ａ ベースウェハー
１００Ｂ 誘電体層
１１０ 制御回路
１１１ 第１の回路
１１１ａ 第１相互接続構造
１１１ｂ 第３の相互接続構造
１１２ 第２の回路
１１２ａ 第２相互接続構造
１１２ｂ 第４の相互接続構造
１２０ 下キャビティ
２１１ａ 第１導電プラグ
２１２ａ 第２導電プラグ
２２１ａ 第１接続線
２２２ａ 第２接続線
２３０ 第３導電プラグ
４１０ 第１の樹脂封止層
４２０ 第２の樹脂封止層
４００ 支持ウェハー
５００ 圧電共振片
５１０ 下電極
５２０ 圧電ウェハ
５３０ 上電極
６００ 平坦化層
７００ 接触パッド

Claims (34)

  1. 結晶共振器と制御回路の集積方法であって、
    制御回路が形成されるデバイスウェハを提供するステップと、
    前記デバイスウェハの背面に位置する開口を有する下キャビティを前記デバイスウェハに形成するステップと、
    基板を提供し、前記基板をエッチングすることにより、前記下キャビティに対応して設けられる結晶共振器の上キャビティを形成するステップと、
    上電極と、圧電ウェハと、下電極とを含む圧電共振片を形成するステップであって、前記上電極、前記圧電ウェハ及び前記下電極が前記デバイスウェハの背面及び前記基板のうちのいずれか１つに形成されるステップと
    前記デバイスウェハまたは前記基板上に第１接続構造を形成するステップと、
    前記デバイスウェハの背面に前記基板を結合することにより、前記圧電共振片を前記デバイスウェハと前記基板との間に位置させ、前記上キャビティ及び前記下キャビティをそれぞれ前記圧電共振片の両側に位置させ、前記第１接続構造を介して前記圧電共振片の前記上電極及び前記下電極をいずれも前記制御回路に電気的に接続するステップと
    前記デバイスウェハの正面に半導体チップを結合し、第２接続構造を形成するステップであって、前記半導体チップが前記第２接続構造を介して前記制御回路に電気的に接続されるステップとを含む、ことを特徴とする結晶共振器と制御回路の集積方法。
  2. 前記デバイスウェハは、ベースウェハーと、前記ベースウェハー上に形成される誘電体層とを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  3. 前記ベースウェハーは、絶縁体上シリコン基板であり、背面から正面への方向に沿って順に積層して設けられるベース層と、埋込酸化層と、トップシリコン層とを含む、ことを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。
  4. 前記下キャビティを形成するステップは、前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、前記結晶共振器の下キャビティを形成し、前記デバイスウェハの背面から前記デバイスウェハを薄型化することにより、前記下キャビティを露出させ、前記デバイスウェハの正面にキャッピング基板を結合することにより、前記デバイスウェハの正面における前記下キャビティの開口を封止するステップを含み、
    又は、前記下キャビティを形成するステップは、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記結晶共振器の下キャビティを形成するステップを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  5. 前記デバイスウェハは、絶縁体上シリコン基板を含み、背面から正面への方向に沿って順に積層して設けられるベース層と、埋込酸化層と、トップシリコン層とを含み、
    背面から前記デバイスウェハをエッチングすることにより、前記下キャビティを形成する前に、前記ベース層及び埋込酸化層を除去するステップと、前記デバイスウェハの背面から前記デバイスウェハ及び前記トップシリコン層をエッチングすることにより、前記下キャビティを形成するステップとをさらに含む、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。
  6. 前記圧電共振片が前記デバイスウェハの背面または前記基板上に形成され、又は、前記圧電共振片の前記下電極が前記デバイスウェハの背面に形成され、前記圧電共振片の前記上電極及び前記圧電ウェハが順に前記基板上に形成され、又は、前記圧電共振片の前記下電極及び前記圧電ウェハが順に前記デバイスウェハの背面に形成され、前記圧電共振片の前記上電極が前記基板上に形成される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  7. 前記圧電共振片を前記デバイスウェハの背面に形成するステップは、
    前記デバイスウェハの背面の設定位置に下電極を形成するステップと、
    前記圧電ウェハを前記下電極に結合するステップと、
    前記圧電ウェハ上に前記上電極を形成するステップとを含むか、又は、
    前記圧電共振片の前記上電極及び前記下電極を前記圧電ウェハ上に形成し、これらの三者を一体として前記デバイスウェハの背面に結合するステップを含む、ことを特徴とする請求項６に記載の結晶共振器と制御回路の集積方法。
  8. 前記圧電共振片を前記基板上に形成するステップは、
    前記基板表面の設定位置に前記上電極を形成するステップと、
    前記圧電ウェハを前記上電極に結合するステップと、
    前記圧電ウェハ上に前記下電極を形成するステップとを含むか、又は、
    前記圧電共振片の前記上電極及び前記下電極を前記圧電ウェハ上に形成し、これらの三者を一体として前記基板上に結合するステップを含む、ことを特徴とする請求項６に記載の結晶共振器と制御回路の集積方法。
  9. 前記下電極を形成するステップは、蒸着プロセスまたは薄膜堆積プロセスを含み、
    前記上電極を形成するステップは、蒸着プロセスまたは薄膜堆積プロセスを含む、ことを特徴とする請求項８または９に記載の結晶共振器と制御回路の集積方法。
  10. 前記上電極が前記基板上に形成され、前記下電極が前記デバイスウェハの背面に形成され、前記上電極及び前記下電極が蒸着プロセス又は薄膜堆積プロセスを利用して形成され、前記圧電ウェハが前記上電極又は前記下電極に結合される、ことを特徴とする請求項６に記載の結晶共振器と制御回路の集積方法。
  11. 前記制御回路は、第１相互接続構造と第２相互接続構造とを含み、前記第１接続構造は、第１接続部材と第２接続部材とを含み、
    前記第１接続部材が前記第１相互接続構造及び前記圧電共振片の前記下電極に接続され、前記第２接続部材が前記第２相互接続構造及び前記圧電共振片の前記上電極に接続される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  12. 前記下電極を形成する前に、前記第１接続部材を形成し、
    前記第１接続部材は、両端がそれぞれ前記第１相互接続構造及び前記下電極に電気的に接続されるように前記デバイスウェハに位置する第１導電プラグを含み、
    又は、前記第１接続部材は、前記デバイスウェハに位置する第１導電プラグと、前記デバイスウェハの背面に位置するとともに前記第１導電プラグの一端に電気的に接続される第１接続線とを含み、前記第１導電プラグの他端が前記第１相互接続構造に電気的に接続され、前記第１接続線が前記下電極に電気的に接続され、
    又は、前記第１接続部材は、前記デバイスウェハに位置する第１導電プラグと、前記デバイスウェハの正面に位置するとともに前記第１導電プラグの一端に電気的に接続される第１接続線とを含み、前記第１導電プラグの他端が前記下電極に電気的に接続され、前記第１接続線が前記第１相互接続構造に電気的に接続される、ことを特徴とする請求項１１に記載の結晶共振器と制御回路の集積方法。
  13. 前記第１導電プラグと、前記デバイスウェハの正面に位置する前記第１接続線とを有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、第１接続穴を形成するステップと、
    前記第１接続穴に導電性材料を充填することにより、前記第１導電プラグを形成するステップと、
    前記第１導電プラグ及び前記第１相互接続構造に接続される前記第１接続線を前記デバイスウェハの正面に形成するステップと、
    前記圧電共振片の前記下電極に電気的に接続するように、前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記第１導電プラグを露出させるステップとを含み、
    又は、前記第１導電プラグと、前記デバイスウェハの正面に位置する前記第１接続線とを有する前記第１接続部材を形成するステップは、
    前記第１相互接続構造に電気的に接続される前記第１接続線を前記デバイスウェハの正面に形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記デバイスウェハを貫通して、前記第１接続線を露出させる第１接続穴を形成するステップと、
    前記第１接続穴に導電性材料を充填することにより、一端が前記第１接続線に接続され、他端が前記圧電共振片の前記下電極に電気的に接続されるための第１導電プラグを形成するステップとを含む、ことを特徴とする請求項１２に記載の結晶共振器と制御回路の集積方法。
  14. 前記第１導電プラグと、前記デバイスウェハの背面に位置する前記第１接続線とを有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、第１接続穴を形成するステップと、
    前記第１接続穴に導電性材料を充填することにより、前記第１相互接続構造に電気的に接続される第１導電プラグを形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記第１導電プラグを露出させるステップと、
    一端が前記第１導電プラグに接続され、他端が前記下電極に電気的に接続されるための前記第１接続線を前記デバイスウェハの背面に形成するステップとを含み、
    又は、前記第１導電プラグと、前記デバイスウェハの背面に位置する前記第１接続線とを有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、第１接続穴を形成するステップと、
    前記第１接続穴に導電性材料を充填することにより、前記第１相互接続構造に電気的に接続される第１導電プラグを形成するステップと、
    一端が前記第１導電プラグの他端に接続され、他端が前記下電極に電気的に接続されるための第１接続線を前記デバイスウェハの背面に形成するステップとを含む、ことを特徴とする請求項１２に記載の結晶共振器と制御回路の集積方法。
  15. 前記デバイスウェハの背面に前記下電極を形成した後に、前記下電極がさらに前記圧電ウェハの下方から伸出して前記第１導電プラグに電気的に接続される、ことを特徴とする請求項１２に記載の結晶共振器と制御回路の集積方法。
  16. 前記上電極を形成する前に、前記第２接続部材を形成し、
    前記第２接続部材は、両端がそれぞれ前記第２相互接続構造及び前記上電極に電気的に接続されるように前記デバイスウェハに位置する第２導電プラグを含み、
    又は、前記第２接続部材は、前記デバイスウェハに位置する第２導電プラグと、前記デバイスウェハの背面に位置するとともに前記第２導電プラグの一端に電気的に接続される第２接続線とを含み、前記第２導電プラグの他端が前記第２相互接続構造に電気的に接続され、前記第２接続線が前記上電極に電気的に接続され、
    又は、前記第２接続部材は、前記デバイスウェハに位置する前記第２導電プラグと、前記デバイスウェハの正面に位置するとともに前記第２導電プラグの一端に電気的に接続される前記第２接続線とを含み、前記第２導電プラグの他端が前記上電極に電気的に接続され、前記第２接続線が前記第２相互接続構造に電気的に接続される、ことを特徴とする請求項１１に記載の結晶共振器と制御回路の集積方法。
  17. 前記第２導電プラグと、前記デバイスウェハの正面に位置する前記第２接続線とを有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、第２接続穴を形成するステップと、
    前記第２接続穴に導電性材料を充填することにより、前記第２導電プラグを形成するステップと、
    前記第２導電プラグ及び前記第２相互接続構造に接続される前記第２接続線を前記デバイスウェハの正面に形成するステップと、
    前記圧電共振片の前記上電極に電気的に接続するように、前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記第２導電プラグを露出させるステップとを含み、
    又は、前記第２導電プラグと、前記デバイスウェハの正面に位置する前記第２接続線とを有する前記第２接続部材を形成するステップは、
    前記第２相互接続構造に電気的に接続される前記第２接続線を前記デバイスウェハの正面に形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記デバイスウェハを貫通して、前記第２接続線を露出させる第２接続穴を形成するステップと、
    前記第２接続穴に導電性材料を充填することにより、一端が前記第２接続線に接続され、他端が前記圧電共振片の前記上電極に電気的に接続されるための前記第２導電プラグを形成するステップとを含む、ことを特徴とする請求項１６に記載の結晶共振器と制御回路の集積方法。
  18. 前記第２導電プラグと、前記デバイスウェハの背面に位置する前記第２接続線とを有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングすることにより、第２接続穴を形成するステップと、
    前記第２接続穴に導電性材料を充填することにより、前記第２相互接続構造に電気的に接続される前記第２導電プラグを形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記第２導電プラグを露出させるステップと、
    一端が前記第２導電プラグに接続され、他端が前記上電極に電気的に接続されるための前記第２接続線を前記デバイスウェハの背面に形成するステップとを含み、
    又は、前記第２導電プラグと、前記デバイスウェハの背面に位置する前記第２接続線とを有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの背面から前記デバイスウェハを薄型化し、前記デバイスウェハの背面から前記デバイスウェハをエッチングすることにより、前記第２接続穴を形成するステップと、
    前記第２接続穴に導電性材料を充填することにより、一端が前記第２相互接続構造に電気的に接続されるための前記第２導電プラグを形成するステップと、
    一端が前記第２導電プラグの他端に接続され、他端が前記上電極に電気的に接続されるための前記第２接続線を前記デバイスウェハの背面に形成するステップとを含む、ことを特徴とする請求項１６に記載の結晶共振器と制御回路の集積方法。
  19. 前記圧電ウェハを前記デバイスウェハの背面に形成し、前記デバイスウェハに前記上電極を形成する前に、前記第２接続部材を形成するステップは、
    前記デバイスウェハの背面に樹脂封止層を形成するステップと、
    前記樹脂封止層に貫通穴を形成し、前記貫通穴に導電性材料を充填することにより、底部が前記第２導電プラグに電気的に接続され、頂部が前記樹脂封止層において露出する第３導電プラグを形成するステップと、
    前記デバイスウェハ上に前記上電極を形成した後に、前記上電極が前記第３導電プラグに電気的に接続されるように前記上電極を前記圧電ウェハから前記第３導電プラグの頂部まで伸出するステップと、又は、前記デバイスウェハ上に前記上電極を形成した後に、一端が前記上電極を被覆し、他端が前記第３導電プラグを被覆する相互接続線を前記樹脂封止層上に形成するステップとをさらに含む、ことを特徴とする請求項１６に記載の結晶共振器と制御回路の集積方法。
  20. 前記上電極及び前記圧電ウェハを順に前記基板上に形成し、前記デバイスウェハと前記基板とを結合する前に、前記第２接続部材を形成するステップは、
    前記基板の表面に樹脂封止層を形成するステップと、
    前記樹脂封止層に、前記上電極を露出させる貫通穴を開設し、前記貫通穴に導電性材料を充填することにより、一端が前記上電極に電気的に接続される第３導電プラグを形成するステップと、
    前記デバイスウェハと前記基板とを結合するとき、前記第３導電プラグの他端を前記第２導電プラグに電気的に接続するステップとを含む、ことを特徴とする請求項１６に記載の結晶共振器と制御回路の集積方法。
  21. 前記第２接続構造の形成を形成するステップは、
    底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続されるための接触パッドを前記デバイスウェハの正面に形成するステップを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  22. 前記デバイスウェハと前記基板とを結合するステップは
    前記デバイスウェハ及び／または前記基板上に接着層を形成し、前記接着層を用いて前記デバイスウェハと前記基板とを相互に結合するステップを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  23. まず、前記デバイスウェハの背面に前記基板を結合し、続いて前記デバイスウェハの正面に前記半導体チップを結合し、
    又は、まず、前記デバイスウェハの正面に前記半導体チップを結合し、続いて前記デバイスウェハの背面に前記基板を結合する、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  24. 結晶共振器と制御回路の集積構造であって、
    制御回路及び背面に位置する開口を有する下キャビティが形成されるデバイスウェハと、
    前記デバイスウェハの背面から前記デバイスウェハ上に結合され、開口が前記下キャビティの開口に対向して設けられる上キャビティが形成される基板と、
    上電極と、圧電ウェハと、下電極とを含み、前記デバイスウェハと前記基板との間に位置し、両側がそれぞれ前記下キャビティ及び前記上キャビティに対応する圧電共振片と、
    前記圧電共振片の前記上電極及び前記下電極を前記制御回路に電気的に接続するための第１接続構造と、
    前記デバイスウェハの正面に結合される半導体チップと、
    前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む、ことを特徴とする結晶共振器と制御回路の集積構造。
  25. 前記デバイスウェハは、ベースウェハーと、前記ベースウェハー上に形成される誘電体層とを含む、ことを特徴とする請求項２４に記載の結晶共振器と制御回路の集積構造。
  26. 前記制御回路は、第１相互接続構造と第２相互接続構造とを含み、前記第１接続構造は、第１接続部材と第２接続部材とを含み、
    前記第１接続部材が前記第１相互接続構造及び前記圧電共振片の前記下電極に接続され、前記第２接続部材が前記第２相互接続構造及び前記圧電共振片の前記上電極に接続される、ことを特徴とする請求項２４に記載の結晶共振器と制御回路の集積構造。
  27. 前記第１接続部材は、
    前記デバイスウェハを貫通することにより、一端が前記デバイスウェハの正面まで延在するようにし、他端が前記デバイスウェハの背面まで延在して前記圧電共振片の前記下電極に電気的に接続されるようにする第１導電プラグを含む、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。
  28. 前記第１接続部材は、第１接続線をさらに含み、
    前記第１接続線は、前記デバイスウェハの正面に形成され、前記第１導電プラグ及び前記第１相互接続構造に接続され、
    又は、前記第１接続線は、前記デバイスウェハの背面に形成され、前記第１導電プラグ及び前記下電極に接続される、ことを特徴とする請求項２７に記載の結晶共振器と制御回路の集積構造。
  29. 前記下電極が前記デバイスウェハの背面に形成され、前記圧電ウェハから伸出して前記第１導電プラグに電気的に接続される、ことを特徴とする請求項２７に記載の結晶共振器と制御回路の集積構造。
  30. 前記第２接続部材は、
    前記デバイスウェハを貫通することにより、一端が前記デバイスウェハの正面まで延在して前記第２相互接続構造に電気的に接続され、他端が前記デバイスウェハの背面まで延在して前記圧電共振片の上電極に電気的に接続される第２導電プラグを含む、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。
  31. 前記第２接続部材は、第２接続線をさらに含み、
    前記第２接続線は、前記デバイスウェハの正面に形成され、前記第２導電プラグ及び前記第２相互接続構造に接続され、
    又は、前記第２接続線は、前記デバイスウェハの背面に形成され、前記第２導電プラグ及び前記上電極に接続される、ことを特徴とする請求項３０に記載の結晶共振器と制御回路の集積構造。
  32. 前記第２接続部材は、
    前記デバイスウェハの背面に形成され、一端が前記上電極に電気的に接続され、他端が前記第２導電プラグに電気的に接続される第３導電プラグをさらに含む、ことを特徴とする請求項３０に記載の結晶共振器と制御回路の集積構造。
  33. 前記第２接続部材は、
    前記デバイスウェハの背面に形成され、底部が前記第２導電プラグに電気的に接続される第３導電プラグと、
    一端が前記上電極を被覆し、他端が前記第３導電プラグの頂部を被覆する相互接続線とをさらに含む、ことを特徴とする請求項３０に記載の結晶共振器と制御回路の集積構造。
  34. 前記第２接続構造は、
    底部が前記制御回路に電気的に接続され、頂部が前記半導体チップに電気的に接続される接触パッドを含む、ことを特徴とする請求項２４に記載の結晶共振器と制御回路の集積構造。
JP2021527175A 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法 Withdrawn JP2022507726A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811643179.7 2018-12-29
CN201811643179.7A CN111384918B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
PCT/CN2019/115649 WO2020134599A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法

Publications (1)

Publication Number Publication Date
JP2022507726A true JP2022507726A (ja) 2022-01-18

Family

ID=71128613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021527175A Withdrawn JP2022507726A (ja) 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法

Country Status (4)

Country Link
US (1) US20220200568A1 (ja)
JP (1) JP2022507726A (ja)
CN (1) CN111384918B (ja)
WO (1) WO2020134599A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384915A (zh) * 2018-12-29 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3438698B2 (ja) * 2000-05-02 2003-08-18 株式会社村田製作所 圧電共振部品
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
JP2007074647A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 薄膜圧電共振器及びその製造方法
US7528529B2 (en) * 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
US7608986B2 (en) * 2006-10-02 2009-10-27 Seiko Epson Corporation Quartz crystal resonator
JP2008219206A (ja) * 2007-02-28 2008-09-18 Kyocera Kinseki Corp 圧電発振器
JP2012050057A (ja) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
US9917567B2 (en) * 2011-05-20 2018-03-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising aluminum scandium nitride
US8910355B2 (en) * 2011-12-12 2014-12-16 International Business Machines Corporation Method of manufacturing a film bulk acoustic resonator with a loading element
US9058455B2 (en) * 2012-01-20 2015-06-16 International Business Machines Corporation Backside integration of RF filters for RF front end modules and design structure
US9225311B2 (en) * 2012-02-21 2015-12-29 International Business Machines Corporation Method of manufacturing switchable filters
US9876483B2 (en) * 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
CN106849897B (zh) * 2015-12-03 2020-04-10 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
CN107304038B (zh) * 2016-04-18 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR20180017941A (ko) * 2016-08-11 2018-02-21 삼성전기주식회사 탄성파 필터 장치 및 그 제조방법
US10439580B2 (en) * 2017-03-24 2019-10-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Method for fabricating RF resonators and filters
CN111384912B (zh) * 2018-12-29 2023-09-29 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Also Published As

Publication number Publication date
CN111384918B (zh) 2022-04-26
CN111384918A (zh) 2020-07-07
WO2020134599A1 (zh) 2020-07-02
US20220200568A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
JP2022507728A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507738A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507726A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507406A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP7128559B2 (ja) 水晶共振器と制御回路との集積構造及びその集積方法
WO2020134597A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134603A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
JP2022510125A (ja) 結晶共振器と制御回路の集積構造およびその集積方法
WO2020134605A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134604A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134595A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134598A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220715