JP2022508120A - 結晶共振器と制御回路の集積構造及びその集積方法 - Google Patents

結晶共振器と制御回路の集積構造及びその集積方法 Download PDF

Info

Publication number
JP2022508120A
JP2022508120A JP2021526396A JP2021526396A JP2022508120A JP 2022508120 A JP2022508120 A JP 2022508120A JP 2021526396 A JP2021526396 A JP 2021526396A JP 2021526396 A JP2021526396 A JP 2021526396A JP 2022508120 A JP2022508120 A JP 2022508120A
Authority
JP
Japan
Prior art keywords
device wafer
conductive plug
wafer
control circuit
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021526396A
Other languages
English (en)
Inventor
暁珊 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Ningbo Semiconductor International Corp Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp Shanghai Branch filed Critical Ningbo Semiconductor International Corp Shanghai Branch
Publication of JP2022508120A publication Critical patent/JP2022508120A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本発明は、結晶共振器と制御回路の集積構造及びその集積方法を提供する。制御回路が形成されたデバイスウェハに下キャビディを形成し、かつ下キャビディをデバイスウェハの背面から露出させ、基板において位置が対応する上キャビディを形成することによって、基板をデバイスウェハの背面に結合するとき、デバイスウェハと基板の間にクランプされる圧電共振片のその両側をそれぞれ上キャビディと下キャビディに対応させて結晶共振器を構成し、かつ結晶共振器と制御回路の集積設置を実現する。従来の結晶共振器に比べて、本発明における結晶共振器はより小さいサイズを有し、結晶共振器の消費電力の低減に有利であり、かつ、本発明における結晶共振器は他の半導体素子と集積しやすく、これによってデバイスの集積度を向上させることができる。【選択図】図２ｊ

Description

本発明は半導体技術の分野に関し、特に結晶共振器と制御回路の集積構造及びその集積方法に関する。
結晶共振器は、圧電結晶の逆圧電効果を利用して製造した共振デバイスであり、結晶振動子とフィルタの肝心な素子であり、高周波電子信号に広く応用され、精確な計時、周波数標準とフィルタリングなどの測定と信号処理システムに不可欠な周波数制御機能を実現する。
半導体技術の絶えない発展及び集積回路の普及に伴い、各種の部品のサイズも小型化されるようになった。しかし、現在の結晶共振器は他の半導体部品と集積しにくいだけでなく、結晶共振器のサイズも大きい。
例えば、現在よく見られる結晶共振器は表面実装型結晶共振器を含み、具体的には、ベースと上蓋を金属溶接（又は粘着剤による粘着）によって粘着されて、密閉チャンバが形成され、結晶共振器の圧電共振片が前記密閉チャンバ内に位置し、圧電共振片の電極をパッド又はリード線を介して対応する回路に電気的に接続する。上述したような結晶共振器に基づいて、そのデバイスサイズをさらに縮小することは困難であり、そして、形成された結晶共振器は、さらに溶接又は粘着によって対応する集積回路に電気的に接続する必要があり、従って、前記結晶共振器のサイズをさらに制限する。
本発明の目的は、結晶共振器と制御回路の集積方法を提供して、従来の結晶共振器におけるサイズが大きく、集積しにくいという問題を解決することである。
上述した技術問題を解決するために、本発明によれば、
制御回路が形成されるデバイスウェハを提供するステップと、
前記デバイスウェハの背面に位置する開口を有する下キャビディを前記デバイスウェハに形成するステップと、
基板を提供し、前記基板をエッチングして前記結晶共振器の上キャビディを形成し、前記上キャビディと前記下キャビディとが対応して設置されるステップと、
前記デバイスウェハの背面と前記基板のうちのいずれか一つに形成される上電極、圧電ウェハ及び下電極を含む圧電共振片を形成するステップと、
前記デバイスウェハ又は前記基板上に接続構造を形成するステップと、
前記圧電共振片が前記デバイスウェハと前記基板との間に位置し、前記上キャビディと前記下キャビディがそれぞれ前記圧電共振片の両側に位置するように、前記デバイスウェハの背面に前記基板を結合し、かつ、前記接続構造によって前記圧電共振片の前記上電極と前記下電極とを前記制御回路に電気的に接続させるステップとを含む結晶共振器と制御回路の集積方法が提供される。
本発明の他の目的は、
デバイスウェハであって、制御回路と、前記デバイスウェハの背面に位置する開口を有する下キャビディとが形成されるデバイスウェハと、
前記デバイスウェハの背面から前記デバイスウェハに結合され、開口が前記下キャビディの開口と対向して設置される上キャビディが形成される基板と、
下電極と、圧電ウェハと、上電極とを含み、前記デバイスウェハと前記基板との間に位置し、両側がそれぞれ前記下キャビディと前記上キャビディに対応する圧電共振片と、
前記圧電共振片の前記下電極及び前記上電極をいずれも前記制御回路に電気的に接続させる接続構造と、を含むことを特徴とする結晶共振器と制御回路の集積構造を提供することである。
本発明が提供する結晶共振器と制御回路の集成方法では、制御回路が形成されたデバイスウェハに基づいて、半導体平面プロセスにより下キャビディを形成し、デバイスウェハの背面から下キャビディを露出させ、次いで基板をデバイスウェハの背面に結合させることで、制御回路と結晶共振器が同一の半導体ウェハに集積できることを実現する。
このように、本発明が提供する集積方法によって、結晶共振器と他の半導体素子とを集積させ、デバイスの集積度を向上させることができるだけでなく、従来の結晶共振器（例えば、表面実装型結晶共振器）に比べて、本発明が提供する形成方法により形成される結晶共振器のサイズはより小さく、結晶共振器の小型化を図ることができ、製造コストの削減と結晶共振器の消費電力の低減に有利である。
本発明の実施例１における結晶共振器と制御回路の集積方法の流れの概略図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例１における、結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例３における結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例３における結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例３における結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の実施例３における結晶共振器と制御回路の集積方法の製造過程における構成図である。 本発明の一実施例における結晶共振器と制御回路の集積構造の概略図である。
本発明の核心思想は、結晶共振器と制御回路の集積方法及びその集積構造を提供し、半導体平面プロセスによって圧電共振片を、制御回路が形成されたウェハに集積することである。形成された結晶共振器のデバイスサイズをさらに削減することができ、一方、前記結晶共振器を他の半導体素子と集積させることができ、デバイスの集積度を向上させることができる。
以下、図面と具体的な実施例に合わせて、本発明が提供する結晶共振器と制御回路の集積方法及びその集積構造をさらに詳しく説明する。以下の説明によって、本発明の利点と特徴はさらに明確になるであろう。なお、図面は、非常に簡略化された形式で非正確な比例を用い、本発明の実施例の目的を簡単かつ明確に補助説明するためのものである。
図１は、本発明の一実施例における、結晶共振器と制御回路の集成方法の流れの概略図であり、図２ａ～図２ｊは、本発明の一実施例における、結晶共振器と制御回路の集成方法の製造過程における構成図である。以下、本実施例における結晶共振器形成の各ステップについて、図面を参照しながら詳細に説明する。
ステップＳ１００において、具体的には、図２ａに示すように、対向する正面１００Ｕ及び背面１００Ｄを有するデバイスウェハ１００を提供し、前記デバイスウェハ１００に制御回路１１０が形成される。
本実施例では、前記制御回路１１０の少なくとも部分的な相互接続構造は、前記デバイスウェハの正面１００Ｕまで延伸している。前記制御回路１１０の少なくとも部分的な相互接続構造は、前記デバイスウェハ１００の前記正面１００Ｕから露出していると考えられる。このようにして、前記制御回路１１０を、後で形成される圧電共振片に電気的に接続して、さらに前記圧電共振片に電気信号を印加することができる。
さらに、同一デバイスウェハ１００に複数の結晶共振器を同時に製造することができるので、前記デバイスウェハ１００には複数のデバイス領域ＡＡが定義され、各前記デバイス領域ＡＡ中には一つの結晶共振器が対応的に形成される。
具体的には、前記制御回路１１０は、後で形成される圧電共振片の上電極及び下電極に電気的に接続されるための、第１回路１１１及び第２回路１１２を含む。
引き続き図２ａに示すように、前記第１回路１１１は、前記デバイスウェハ１００に埋め込まれた第１トランジスタ１１１Ｔと、前記第１トランジスタ１１１Ｔに接続されかつ前記デバイスウェハ１００の正面に延伸する第１相互接続構造１１１Ｃとを含む。ここで、前記第１相互接続構造１１１Ｃは、前記第１トランジスタ１１１Ｔのゲート、ソース、ドレインにそれぞれ電気的に接続される導電プラグを含む。
同様に、前記第２回路１１２は、第２トランジスタ１１２Ｔ及び第２相互接続構造１１２Ｃを含み、前記第２トランジスタ１１２Ｔは、前記デバイスウェハ１００に埋め込まれ、前記第２相互接続構造１１２Ｃは、前記第２トランジスタ１１２Ｔに接続されかつ前記デバイスウェハ１００の正面に延伸する。ここで、前記第２相互接続構造１１２Ｃは、前記第２トランジスタ１１２Ｔのゲート、ソース、ドレインにそれぞれ電気的に接続される導電プラグを含む。
ここで、前記制御回路１１０の形成方法は以下を含む。
まず、ベースウェハ１００Ａを提供し、前記ベースウェハ１００Ａに第１トランジスタ１１１Ｔ及び第２トランジスタ１１２Ｔを形成する。
次に、前記ベースウェハ１００Ａには、前記第１トランジスタ１１１Ｔ及び前記第２トランジスタ１１２Ｔを被覆する誘電体層１００Ｂを形成し、前記誘電体層１００Ｂに第１相互接続構造１１１Ｃ及び第２相互接続構造１１２Ｃを形成して、前記デバイスウェハ１００を形成する。
すなわち、前記デバイスウェハ１００は、ベースウェハ１００Ａと、前記ベースウェハ１００Ａに形成される誘電体層１００Ｂと、を含む。この場合、前記誘電体層１００Ｂのベースウェハ１００Ａから離れた表面は、正面１００Ｕを構成する。また、前記第１トランジスタ１１１Ｔ及び前記第２トランジスタ１１２Ｔはいずれも前記ベースウェハ１００Ａに形成され、前記誘電体層１００Ｂは、前記第１トランジスタ１１１Ｔ及び第２トランジスタ１１２Ｔを被覆し、前記第１相互接続構造１１１Ｃ及び前記第２相互接続構造１１２Ｃは、いずれも前記誘電体層１００Ｂに形成され、かつ前記誘電体層１００Ｂの前記ベースウェハから離れた表面に延伸する。
ここでは、前記ベースウェハ１００Ａは、シリコンベースであってもよいし、シリコンオンインシュレータベースであってもよい。本実施例では、前記ベースウェハ１００Ａがシリコンオンインシュレータベースであり、前記ベースウェハは、具体的には、背面１００Ｄから正面１００Ｕに沿って順次積層されて設けられたベース層１０１、埋め込み酸化層１０２及びトップシリコン層１０３を含む。
なお、本実施例では、前記制御回路１１０の相互接続構造は、デバイスウェハの正面１００Ｕまで延び、その後で形成される圧電共振片は、前記デバイスウェハの背面１００Ｄに設置される。これに基づいて、後続プロセスにおいて、接続構造を形成することにより、制御回路１１０の信号ポートをデバイスウェハの正面からデバイスウェハの背面へ引き出し、その後で形成される圧電共振片とさらに電気的に接続することができる。
具体的には、前記接続構造は、第１接続部材と第２接続部材を含み、ここでは、前記第１接続部材は前記第１相互接続構造１１１Ｃに接続され、かつ、後で形成される圧電共振片の下電極に電気的に接続するために用いられ、前記第２接続部材は、前記第２相互接続構造１１２Ｃに接続され、後で形成される圧電共振片の上電極に電気的に接続するために用いられる。
さらに、前記第１接続部材は、第１導電プラグ２２１を含み、前記第１導電プラグ２２１の両端は、それぞれ、前記第１相互接続構造１１１ａ及び後で形成される下電極と電気的に接続されるために用いられる。すなわち、前記第１導電プラグ２２１を用いて前記制御回路における第１相互接続構造１１１ａの接続ポートを、制御回路の正面から制御回路の背面へ引き出し、それによって、後でデバイスウェハの背面に形成された下電極を、制御回路の背面で前記制御回路に電気的に接続させることができる。
任意選択的に、本実施例では、前記第１接続部材は、第１接続線２１１をさらに含むことができ、前記第１接続線２１１は、例えば、前記デバイスウェハの正面に形成され、前記第１接続線２１１は、前記第１導電プラグ２２１の一端と前記第１相互接続構造に接続され、前記第１導電プラグ２２１の他端は、前記下電極に電気的に接続するために用いられる。
又は、他の実施例では、前記第１接続部材における第１接続線は、デバイスウェハの背面に形成され、前記第１接続線は、前記第１導電プラグ２２１の一端と前記下電極に接続され、前記第１導電プラグ２２１の他端は、前記制御回路の前記第１相互接続構造に電気的に接続される。
同様に、前記第２接続部材は、第２導電プラグ２２２を含むことができ、前記第２導電プラグ２２２の両端は、前記第２相互接続構造１１２ａと、後で形成される上電極とそれぞれ電気的に接続されるために用いられる。すなわち、前記第２導電プラグ２２２を用いて前記制御回路における第２相互接続構造１１２ａの接続ポートを、制御回路の正面から制御回路の背面まで引き出し、それにより後でデバイスウェハの背面に形成された上電極を、制御回路の背面において前記制御回路に電気的に接続させることができる。
また、本実施例では、前記第２接続部材は、第２接続線２１２をさらに含むことができ、前記第２接続線２１２は、例えば、前記デバイスウェハの正面に形成され、前記第２接続線２１２は前記第２導電プラグ２２２の一端及び前記第２相互接続構造に接続され、前記第２導電プラグ２２２の他端は前記上電極に電気的に接続される。
又は、他の実施例では、前記第２接続部材における第２接続線はデバイスウェハの背面に形成され、前記第２接続線は前記第２導電プラグ２２２の一端と前記上電極に接続され、前記第２導電プラグ２２２の他端は前記制御回路の前記第２相互接続構造に電気的に接続される。
ここで、前記第１接続部材における第１導電プラグ２２１及び第２接続部材における第２導電プラグ２２２は、同一プロセスのステップで形成されてもよく、第１接続部材における第１接続線２１１及び第２接続部材における第２接続線２１２は、同一プロセスのステップで同時に形成されてもよい。
具体的には、本実施例では、第１導電プラグ２２１とデバイスウェハの正面にある第１接続線２１１とを有する第１接続線及び第２導電プラグ２２２とデバイスウェハの正面にある第２接続線２１２とを有する第２接続線を形成する方法は、以下のステップを含む。
第１ステップでは、第１接続孔と第２接続孔とを形成するために、前記デバイスウェハの正面１００Ｕから前記デバイスウェハ１００をエッチングする。
第２ステップでは、具体的に図２ｂに示すように、前記第１接続孔及び第２接続孔に導電材料を充填して、第１導電プラグ２２１及び第２導電プラグ２２２をそれぞれ形成する。ここで、前記第１導電プラグ２２１及び前記第２導電プラグ２２は、それぞれ、第１回路１１１及び第２回路１１２に対応するように接続される。
本実施例では、前記第１導電プラグ２２１及び第２導電プラグ２２２の底部が、前記制御回路より、前記デバイスウェハの背面１００Ｄに近い。具体的には、前記第１トランジスタ１１１Ｔ及び前記第２トランジスタ１１２Ｔは、前記トップシリコン層１０３に形成され、かつ前記埋め込み酸化層１０２の上方に位置し、第１導電プラグ２２１及び第２導電プラグ２２２は、順に誘電体層１００Ｂ及びシリコン層１０３を貫通して前記埋め込み酸化層１０２に停止する。エッチングプロセスを実行して前記第１接続孔と前記第２接続孔を形成する場合、前記埋め込み酸化層１０２をエッチング停止層として利用して、エッチングプロセスのエッチング精度を正確に制御することができると考えられる。
第３ステップでは、引き続き図２ｂに示すように、前記デバイスウェハ１００の正面に第１接続線２１１と第２接続線２１２を形成し、前記第１接続線２１１は前記第１導電プラグ２２１と前記第１相互接続構造１１１Ｃに接続され、前記第２接続線２１２は前記第２導電プラグ２２２と前記第２相互接続構造１１２Ｃに接続される。
後続プロセスでは、前記デバイスウェハの背面を薄化した後、前記第１導電プラグと前記第２導電プラグとを、薄化したデバイスウェハの背面から露出させて、それぞれ、背面に形成された圧電共振片の上電極と下電極とに電気的に接続するために用いることができる。
また、他の実施例では、前記第１接続部材における第１接続線及び第２接続部材における第２接続線は、いずれも前記デバイスウェハの背面に形成され、このとき、第１導電プラグと第１接続線を有する第１接続部材と第２導電プラグと第２接続線を有する第２接続部材の形成方法は、例えば、以下のステップを含む。
まず、前記デバイスウェハの正面から前記デバイスウェハをエッチングして、第１接続孔と第２接続孔とを形成する。
続いて、前記第１及び第２接続孔に導電材料を充填して、それぞれ第１導電プラグ及び第２導電プラグを形成し、前記第１導電プラグは前記第１相互接続構造に電気的に接続され、前記第２導電プラグは第２相互接続構造に電気的に接続される。
次に、前記デバイスウェハの背面から前記デバイスウェハを薄化し、前記第１導電プラグ及び第２導電プラグを露出させる。
続いて、前記デバイスウェハの背面に第１接続線と第２接続線を形成し、前記第１接続線の一端は前記第１導電プラグに接続され、前記第１接続線の他端は前記下電極に電気的に接続されるために用いられ、前記第２接続線の一端は前記第２導電プラグに接続され、前記第２接続線の他端は前記上電極に電気的に接続されるために用いられる。
なお、上述した第１導電プラグ２２１及び第２導電プラグ２２２は、第１接続線及び第２接続線を形成する前に前記デバイスウェハの正面から製造したものである。しかしながら、前記第１導電プラグ２２１及び第２導電プラグ２２２は、後でデバイスウェハを薄化した後に、前記デバイスウェハの背面から製造してもよいことを認識すべきである。デバイスウェハの背面から第１導電プラグと第２導電プラグを製造する方法については、後で前記デバイスウェハを薄化した後に詳細に説明する。
また、後続プロセスでは、前記デバイスウェハ１００の正面１００Ｕに、支持ウェハを結合するので、オプションの態様では、前記第１接続線２１１及び第２接続線２１２を形成した後に、前記デバイスウェハ１００の結合面をより平坦にするために、前記デバイスウェハ１００の正面１００Ｕに平坦化層３００を形成することをさらに含む。
具体的には、図２ｃに示すように、前記平坦化層３００は、デバイスウェハ１００の正面１００Ｕに形成され、前記平坦化層３００の表面は、第１接続線２１１及び第２接続線２１２の表面より小さくない。例えば、前記平坦化層３００は、前記デバイスウェハ１００と、第１接続線２１１と、第２接続線２１２とを被覆し、前記平坦化層３００の表面を平坦化するか、又は前記平坦化層３００と、第１接続線２１１と、第２接続線２１２との表面を揃えるようにして、デバイスウェハ１００が平坦な結合面を有することができる。
本実施例では、研磨プロセスを用いて前記平坦化層３００を形成し、この場合は、例えば、第１接続線２１１と第２接続線２１２とを研磨停止層とすることで、形成された平坦化層３００の表面、第１接続線２１１と第２接続線２１２の表面を揃えることにより、デバイスウェハ１００の結合面を形成する。
ステップＳ２００において、具体的には、図２ｃ～図２ｅを参照して、前記デバイスウェハ１００には、前記デバイスウェハの背面にある開口を有する下キャビディ１２０が形成される。
本実施例では、前記下キャビディ１２０の形成方法は、例えば、ステップＳ２１０とステップＳ２２０とを含む。
ステップＳ２１０において、具体的には、図２ｃに示すように、前記デバイスウェハ１００の正面から前記デバイスウェハ１００をエッチングして、前記結晶共振器の下キャビディ１２０を形成する。
具体的には、前記下キャビディ１２０は、前記デバイスウェハ１００の正面１００Ｕから前記デバイスウェハ１００の内部まで延伸し、前記下キャビディ１２０の底部は、前記制御回路１１０の底部より、前記デバイスウェハ１００の背面１００Ｄに近い。
本実施例では、前記平坦化層３００を形成した後、前記平坦化層３００と前記デバイスウェハ１００とを順次エッチングして、前記下キャビディ１２０を形成する。具体的には、前記下キャビディ１２０を製造する際に、前記平坦化層３００、誘電体層１００Ｂ、及びトップシリコン層１０３を順次エッチングし、前記埋め込み酸化層１０２にエッチングを停止させる。
以上のように、本実施例では、エッチングプロセスを実行して第１接続孔及び第２接続孔を形成して、第１導電プラグ２２１及び第２導電プラグ２２２をさらに製造するとき、及びエッチングプロセスを実行して下キャビディ１２０を形成するとき、埋め込み酸化層１０２をエッチング停止層として利用することができ、これによって、形成された第１導電プラグ２２１と第２導電プラグ２２２の底部が、前記下キャビディ１２０の底部と同じ又は近い深さ位置に位置するようにする。このようにすれば、後続プロセスにおいて、デバイスウェハ１００の背面１００Ｄからデバイスウェハを薄くするとき、第１導電プラグ２２１、第２導電プラグ２２２、下キャビディ１２０をいずれも露出させることを確保することができる。
なお、図面では、単に、下キャビディ１２０、第１回路と第２回路との位置関係を模式的に図示するが、具体的な形態においては、第１回路と第２回路との配置方式が実際の回路のレイアウトに応じて調整可能であることが認識されるべきであり、ここでは限定しない。
ステップＳ２２０では、図２ｄ～２ｅに示すように、前記下キャビディ１２０が露出するまで、前記デバイスウェハ１００の背面１００Ｄからデバイスウェハ１００を薄くする。
本実施例では、前記下キャビディ１２０の底部は、埋め込み酸化層１０２に延伸するので、前記デバイスウェハを薄くする際に、前記ベース層１０１と前記埋め込み酸化層１０２とを順次削減し、前記トップシリコン層１０３まで薄化して、前記下キャビディ１２０を露出させ、露出した下キャビディ１２０は、後で形成される圧電共振片に振動空間を提供するためのものである。また、前記デバイスウェハを薄化した後に、前記第１導電プラグ２２１と前記第２導電プラグ２２２とを露出させることで、露出した第１導電プラグ２２１と前記第２導電プラグ２２２とが、後で形成される圧電共振片に電気的に接続される。
オプションの態様では、図２ｄでに示すように、前記デバイスウェハ１００を薄くする前に、前記デバイスウェハ１００の正面に、支持ウェハ４００を結合することで、前記支持ウェハ４００の支持下で前記デバイスウェハ１００を薄くすることができる。このとき、前記支持ウェハ４００を用いて、前記下キャビディのデバイスウェハ正面に露出した開口を封止することもできるので、本実施例における支持ウェハ４００は、デバイスウェハの正面における下キャビディの開口を封止するキャッピング基板を構成するために用いることができると考えられる。
なお、本実施例では、前記下キャビディ１２０の形成方法は、正面からデバイスウェハ１００をエッチングし、背面から前記デバイスウェハ１００を薄くすることで、下キャビディ１２０の開口がデバイスウェハ１００の背面から露出する。
又は、図４に示すように、他の実施例では、前記下キャビディ１２０の形成方法は、前記デバイスウェハの背面から前記デバイスウェハをエッチングして、前記結晶共振器の下キャビディ１２０を形成することであってもよい。また、他の実施例では、デバイスウェハの背面から前記デバイスウェハをエッチングする前に、前記デバイスウェハを薄くするようにしてもよい。
重点的に図４に示すように、具体的な一実施例では、デバイスウェハの背面から前記デバイスウェハをエッチングして下キャビディを形成する方法は、例えば、以下を含む。
まず、デバイスウェハの背面から前記デバイスウェハを薄化し、前記ベースウェハがシリコンオンインシュレータウェハである場合には、前記デバイスウェハを薄くする際に、前記ベースウェハのベース層と埋め込み酸化層を順次除去することができ、当然ながら、前記デバイスウェハを薄くする際に、前記埋め込み酸化層が露出するまで、前記ベース層の一部又は全てを選択して除去することができる。
次に、デバイスウェハの背面から前記デバイスウェハをエッチングして、前記下キャビディを形成する。なお、前記デバイスウェハをエッチングして下キャビディを形成する深さは、実需要に応じて調整することができるが、ここでは制限しない。例えば、前記デバイスウェハを薄化してトップシリコン層１０３を露出させるとき、トップシリコン層においてキャビディが形成されるように前記トップシリコン層１０３をエッチングしてもよいし、或いは、形成された下キャビディ１２０が前記トップシリコン層１０３から前記誘電体層１００Ｂまで延伸するように、前記トップシリコン層をエッチングしてからさらに前記誘電体層１００Ｂをエッチしてもよい。
なお、図４に示すような下キャビディの形成方法では、前記下キャビディを形成する前に、デバイスウェハの正面にも支持ウェハを結合して、前記デバイスウェハを支持することを補助する。もちろん、支持ウェハを結合してなくてもよく、更に、デバイスウェハの正面に樹脂封止層を形成して、デバイスウェハの正面に露出したユニットを被覆することができる。
また、上述したように、他の実施例では、第１接続部材における第１導電プラグ２２１と第２接続部材における第２導電プラグ２２２を、前記デバイスウェハを薄化してデバイスウェハを形成した後に、デバイスウェハの背面から製造するようにしてもよい。
具体的には、デバイスウェハ１００の正面に第１接続線と第２接続線を形成し、デバイスウェハ１００の背面から第１導電プラグ２２１と第２導電プラグ２２２を製造し、第１導電プラグ２２１と第１接続線２１１とを接続させ、第２導電プラグ２２２と第２接続線２１２とを接続させる方法は、以下のステップを含む。
まず、前記支持ウェハ４００を結合する前に、前記デバイスウェハ１００の正面に第１接続線と第２接続線を形成し、前記第１接続線は前記第１相互接続構造に電気的に接続され、前記第２接続線は前記第２相互接続構造に電気的に接続される。
次に、前記デバイスウェハを薄化して前記デバイスウェハ１００を形成した後に、前記デバイスウェハ１００の背面からデバイスウェハ１００をエッチングして、第１接続孔及び第２接続孔を形成し、前記第１接続孔及び前記第２接続孔はいずれも前記デバイスウェハ１００を貫通して、前記第１接続線２１１及び前記第２接続線２１２をそれぞれ露出させる。
続いて、前記第１接続孔及び前記第２接続孔に導電材料を充填して、第１導電プラグ２２１及び第２導電プラグ２２２をそれぞれ形成し、前記第１導電プラグ２２１の一端は第１接続線２１１に接続され、前記第１導電プラグ２２１の他端は前記圧電共振片の下電極に電気的に接続されるために用いられ、前記第２導電プラグ２２２の一端は第２接続線２１２に接続され、前記第２導電プラグ２２２の他端は、前記圧電共振片の上電極と電気的に接続するためのものである。
また、他の実施例では、デバイスウェハ１００の背面に第１接続線と第２接続線とを形成し、デバイスウェハ１００の背面から第１導電プラグ２２１と第２導電プラグ２２２とを製造し、第１導電プラグ２２１と第１接続線とを接続させ、第２導電プラグ２２２と第２接続線とを接続させる方法は以下のステップを含む。
まず、前記デバイスウェハ１００の背面から前記デバイスウェハ１００を薄化し、前記デバイスウェハ１００の背面から前記デバイスウェハをエッチングして、第１接続孔と第２接続孔とを形成する。
続いて、前記第１接続孔及び第２接続孔に導電材料を充填して、それぞれ第１導電プラグ及び第２導電プラグを形成し、前記第１導電プラグの一端は前記第１相互接続構造に電気的に接続され、前記第２導電プラグの一端は前記第２相互接続構造に電気的に接続される。
次に、前記デバイスウェハ１００の背面に第１接続線と第２接続線を形成し、前記第１接続線の一端は前記第１導電プラグの他端に接続され、前記第１接続線の他端は前記下電極と電気的に接続されるために用いられ、前記第２接続線の一端は前記第２導電プラグの他端に接続され、前記第２接続線の他端は前記上電極に電気的に接続されるために用いられる。
ステップＳ３００では、具体的に図２ｆに示すように、基板６００を提供し、前記基板６００をエッチングして前記結晶共振器の上キャビディ６１０を形成し、前記上キャビディ６１０は、前記基板６００の表面から露出して前記下キャビディ１２０に対応するように設けられる。後で圧電共振片を形成する場合、前記上キャビディ６１０と前記下キャビディ１２０は、それぞれ前記圧電共振片の両側に対応する。
前記デバイスウェハ１００に対応して、前記基板６００にも、複数のデバイス領域ＡＡが定義され、デバイスウェハ１００の複数のデバイス領域と、基板６００の複数のデバイス領域とが相互に対応し、前記上キャビディ６１０が前記デバイス領域ＡＡに形成される。
ステップＳ４００において、上電極、圧電ウェハ、及び下電極を含む圧電共振片を形成し、前記上電極、前記圧電ウェハ及び前記下電極は、前記デバイスウェハの背面又は前記基板に形成される。
すなわち、上電極、圧電ウェハ、下電極を含む圧電共振片は、いずれも前記デバイスウェハ１００の背面に形成されるか、又は、いずれも前記基板６００に形成されるようにしてもよい。あるいは、前記デバイスウェハの背面に前記圧電共振片の下電極を形成させ、前記圧電共振片の上電極と圧電ウェハは、順次、前記基板に形成されるようにしてもよい。あるいは、前記圧電共振片の下電極と、前記圧電ウェハの上電極とが前記デバイスウェハの背面に順次形成され、前記圧電共振片の上電極が前記基板に形成されるようにしてもよい。
具体的には、図２ｆ及び図２ｇに示すように、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０及び下電極５１０が、いずれも前記基板６００に形成される。前記圧電共振片５００は、前記上キャビディ６１０の上方に位置し、前記圧電共振片５００の縁が前記上キャビディ６１０の側壁に当接される。
さらに、第１回路１１１は、下電極５１０と電気的に接続するために使用され、第２回路１１２は、上電極５３０と電気的に接続されて、それぞれ前記下電極５１０と前記上電極５３０との間に電気的信号を印加することにより、下電極５１０と前記上電極５３０との間に電界を発生させ、さらに、前記電界により前記圧電ウェハ５２０に機械的変形を発生させるために使用される。ここでは、前記圧電ウェハ５２０は、前記電界の大きさに応じて機械的な変形が発生することができ、上電極５３０と下電極５１０との間の電界方向が逆である場合、圧電ウェハ５２０の変形方向も変化する。したがって、前記制御回路１１０を用いて上電極５３０と下電極５１０に交流を印加すると、圧電ウェハ５２０の変形方向が電界の正負によって収縮又は膨張するように交互に変化し、機械的振動が発生する。
具体的には、前記基板６００に前記圧電共振片５００を形成する方法は、次のステップを含む。
ステップ１、具体的には、図２ｆに示すように、前記基板６００表面の設定位置に上電極５３０を形成する。本実施例では、前記上電極５３０は、前記上キャビディ６１０の外周に位置し、後続プロセスにおいて、前記上電極５３０を前記第２導電プラグ２２２に接続させることで、さらに前記第２回路１１２の前記第２相互接続構造に電気的に接続することができる。
ここで、前記上電極５３０の材質は、例えば銀である。また、前記上電極５３０は、薄膜堆積プロセス、フォトリソグラフィープロセス、エッチングプロセスを順に使用して形成してもよいし、蒸着プロセスを利用して形成してもよい。
ステップ２、引き続き図２ｆに示すように、圧電ウェハ５２０を前記上電極５３０に結合し、前記圧電ウェハ５２０は前記上キャビディ６１０の上方に位置し、かつ前記圧電ウェハ５２０の縁は前記上電極５３０に当接する。ここで、前記圧電ウェハ５２０は、例えば、石英ウェハであってもよい。
本実施例では、前記上キャビディ６１０のサイズは前記圧電ウェハ５２０のサイズよりも小さく、前記圧電ウェハ５２０の縁を前記基板の表面に当接し、前記上キャビディ６１０の開口をキャッピングすることができる。
しかしながら、他の実施例では、前記上キャビディは、例えば、第１キャビディ及び第２キャビディを有し、前記第１キャビディは第２キャビディよりも前記基板のより深い位置に位置し、第２キャビディは前記基板の表面に近く、前記第１キャビディのサイズは前記圧電ウェハ５２０のサイズより小さく、前記第２キャビディのサイズは圧電ウェハのサイズより大きい。これに基づいて、前記圧電ウェハ５２０の縁を前記第１キャビディに当接し、前記圧電ウェハ５２０を少なくとも部分的に前記第２キャビディに収容することができる。このとき、前記上キャビディの開口サイズは、前記圧電ウェハの幅サイズよりも大きいと考えられる。
さらに、前記上電極５３０は、さらに、前記圧電ウェハ５２０の下方から横方向に延伸して、上電極延伸部を構成する。後続プロセスでは、前記上電極延伸部を介して前記上電極５３０を前記第２導電プラグ２２２に接続することができる。
ステップ３、具体的には、図２ｇを参照して、前記圧電ウェハ５２０に下電極５１０を形成する。後続プロセスでは、前記下電極５１０を第１導電プラグ２２１に接続させて、下電極５１０を前記第１回路１１１の第１相互接続構造に電気的に接続させる。上電極５３０と同様に、前記下電極５１０は、例えば蒸着プロセスを用いて形成してもよく、その材質は例えば銀である。
なお、本実施例では、前記下電極５１０は、後続の結合プロセスの後、デバイスウェハ１００における第１導電プラグ２２１に直接接触することができる。そこで、下電極５１０が第１導電プラグ２２１に完全に接触するように、前記下電極５１０は、より大きいサイズを備えることを確保するために、本実施例の下電極５１０はさらに圧電ウェハ５２０から横方向に延伸して、下電極延伸部を構成して第１導電プラグ２２１との接触に用いられる。
具体的には、前記下電極５１０の形成方法は、例えば、以下のステップを含む。
第１ステップは、具体的に図２ｇに示すように、基板６００の表面に第１樹脂封止層７１０を形成し、前記第１樹脂封止層７１０が前記基板６００を被覆し、前記圧電ウェハ５２０を露出させる。なお、本実施例では、前記上電極５３０は、前記圧電ウェハ５２０の下方に形成され、前記圧電ウェハ５２０の横方向から延伸して、上電極延伸部を構成するので、前記第１樹脂封止層７１０は、前記上電極５３０の上電極延伸部も被覆する。
さらに、前記第１樹脂封止層７１０の上表面は、圧電ウェハ５２０の表面より高くはない。本実施例では、前記第１樹脂封止層７１０の上表面が前記圧電ウェハ５２０の上表面と揃うように、平坦化プロセスにより前記第１樹脂封止層７１０を形成する。
第２ステップは、引き続き図２ｇを参照して、前記圧電ウェハ５２０の上表面に下電極５１０を形成し、さらに、下電極延伸部を構成するために、前記下電極５１０を前記圧電ウェハ５２０から第１樹脂封止層７１０に横方向に延伸する。後続プロセスでは、前記下電極延伸部を介して前記下電極５１０を第１導電プラグ２２１に接続することができる。
なお、本実施例では、半導体プロセスにより前記上電極５３０、圧電ウェハ５２０及び下電極５１０を順に上記基板６００に形成する。しかしながら、他の実施例では、上電極と下電極をそれぞれ圧電ウェハの両側に形成し、この３つを全体として前記基板に結合するようにしてもよい。
オプションの態様では、前記下電極５１０を形成した後に、前記第１樹脂封止層７１０に第２樹脂封止層を形成して前記基板６００の表面をより平坦にすることをさらに含み、後続の結合プロセスに有利となる。
具体的には、図２ｈに示すように、前記第１樹脂封止層７１０に第２樹脂封止層７２０を形成し、前記第２樹脂封止層７２０の上表面は、下電極５１０を露出するように、前記下電極５１０の上表面より高くはならない。本実施例では、前記第２樹脂封止層７２０の表面が下電極５１０の表面と揃うように、平坦化プロセスにより前記第２樹脂封止層７２０を形成することができる。また、前記第２樹脂封止層７２０は、前記圧電ウェハ５２０の中間領域を露出させることができ、これにより、後続プロセスにおいて前記基板６００を前記デバイスウェハ１００に結合させる際に、前記圧電ウェハ５２０の中間領域を、デバイスウェハ１００の下キャビディ１２０に対応させることができる。
以上のように、後続する結合プロセスを実行した後、第１接続部材により基板６００上の下電極５１０を制御回路に電気的に接続する。本実施例では、前記第１接続部材は、第１導電プラグ２２１と第１接続線２１１とを含み、前記下電極５１０は、前記第２樹脂封止層７２０の上表面に露出し、下電極延伸部を有し、前記第１導電プラグ２２１の頂部も前記デバイスウェハ１００の背面を露出するので、デバイスウェハ１００と基板６００を結合するとき、デバイスウェハ１００の背面に下電極５１０を位置させ、下電極延伸部を前記第１導電プラグ２２１に直接接続させることこのようにして、下電極５１０を第１接続部材を介して制御回路に電気的に接続することを実現する。
また、後続の結合プロセスを実行した後、第２接続部材により、基板６００上の上電極５３０をデバイスウェハ１００の第２導電プラグ２２２に電気的に接続することを実現する。以上説明したように、本実施例における第２接続部材は、第２導電プラグ２２２と第２接続線２１２とを含む。
また、前記上電極５３０は、前記第１樹脂封止層７１０に埋め込まれるので、前記第２接続部材は、前記上電極５３０の上電極延伸部が前記第３導電プラグによって前記第２導電プラグ２２２に接続されるように、第３導電プラグをさらに含む。具体的には、本実施例では、前記上電極５３０及び前記圧電ウェハ５２０は、順次、前記基板６００に形成され、さらに、前記上電極５３０に電気的に接続される前記第３導電プラグを前記基板６００に形成することができる。
すなわち、本実施例では、前記第２接続部材の形成方法は、さらに、以下を含む。
まず、前記基板６００の表面に樹脂封止層を形成し、本実施例では、前記第１樹脂封止層７１０と前記第２樹脂封止層７２０とで、前記樹脂封止層を構成する。
続いて、前記樹脂封止層には貫通孔を設け、前記貫通孔は前記上電極５３０を露出させ、本実施例では、前記第２樹脂封止層７２０と前記第１樹脂封止層７１０とを順次エッチングして、前記貫通孔を形成する。
次に、前記貫通孔に導電材料を充填して第３導電プラグ７００を形成し、前記第３導電プラグ７００の一端は前記上電極５３０に電気的に接続される。
本実施例では、前記第３導電プラグ７００の一端は前記上電極５３０の上電極延伸部に接続され、前記第３導電プラグ７００の他端が前記第２樹脂封止層７２０の上表面に露出し、それによって、前記デバイスウェハ１００と前記基板６００を結合するときに、前記第３導電プラグ７００の他端が前記第２導電プラグ２２２に電気的に接続される。
ステップＳ５００において、具体的には、図２ｊに示すように、前記デバイスウェハ１００の背面に前記基板６００を結合させて、前記圧電共振片５００を前記デバイスウェハ１００と前記基板６００との間に位置させ、前記上キャビディ６１０と前記下キャビディ１２０をそれぞれ前記圧電共振片５００の両側に位置させ、前記接続構造により前記圧電共振片５００の上電極５３０と下電極５１０とを前記制御回路に電気的に接続させる。
上述したように、前記デバイスウェハ１００と前記基板６００を結合した後、前記制御回路において、第１回路１１１は、第１接続部材（第１接続部材２１１及び第１導電プラグ２２１を含む）を介して前記下電極５１０に電気的に接続され、前記第２回路１１２は、第２接続部材（第２接続部材２１２、第２導電プラグ２２２及び第３導電プラグ７００を含む）を介して前記上電極５３０に電気的に接続される。このように、前記制御回路により、前記圧電ウェハ５２０の両側に電気信号を印加して、前記圧電ウェハ５２０を変形させ、前記上キャビディ６１０と前記下キャビディ１２０において振動させることができる。
ここで、前記デバイスウェハ１００ハと前記基板６００との結合方法は、例えば、前記デバイスウェハ１００及び／又は前記基板６００に粘着層を形成し、前記粘着層を用いて前記デバイスウェハ１００と前記基板６００とを互いに結合させるステップを含む。具体的には、圧電ウェハが形成されたベースに前記粘着層を形成し、前記圧電ウェハの表面を前記粘着層の表面に露出させ、次に、前記粘着層と、前記圧電ウェハが形成されていないベースとを相互に結合させることができる。
本実施例では、前記圧電共振片５００が前記基板６００に形成される。この場合、前記デバイスウェハ１００と前記基板６００との結合方法は、例えば、前記基板６００に粘着層を形成し、前記圧電共振片５００の表面が前記粘着層の表面に露出し、その後、前記粘着層を利用して前記基板６００と前記デバイスウェハ１００とを互いに結合させることができる。
すなわち、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０及び下電極２１０は、いずれも前記基板６００に形成され、前記圧電共振片５００に上キャビディ６１０の開口をキャッピングさせ、結合プロセスを実行した後、下キャビディ１２０を、前記圧電共振片５００の前記上キャビディ６１０から離れる側に対応させて、結晶共振器を構成し、前記結晶共振器をデバイスウェハ１００内の制御回路と電気的に接続させることで、結晶共振器と制御回路の集積設置を実現する。
しかも、支持ウェハ４００を利用してデバイスウェハの正面からするデバイスウェハを支持し、前記接続構造により制御回路の接続ポートを正面から制御回路の背面に引き出して、これにより、前記圧電共振片５００は、前記制御回路１１０の背面において前記制御回路１１０と電気的に接続することができ、圧電共振片５００の製造の柔軟性を大幅に向上させることができる。
また、前記基板６００を結合した後に、キャッピング基板を構成するために前記支持ウェハを保留し、前記下キャビディのデバイスウェハの正面に露出した開口を封止するようにしてもよい。又は、前記支持ウェハを除去し、前記デバイスウェハの正面にキャッピング基板を結合させて、前記下キャビディのデバイスウェハの正面に露出した開口を封止するようにしてもよい。
実施例２
実施例１と異なって、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０、下電極５１０はいずれも前記デバイスウェハ１００の背面に形成され、前記圧電共振片５００に下キャビディ１２０の開口をキャッピングさせ、形成された結晶共振器がデバイスウェハ１００における制御回路に電気的に接続され、その後、結合プロセスを実行して、上キャビディ６１０を、前記圧電共振片５００の下キャビディ１２０から離れた側に対応させて結晶共振器を構成することにより、結晶共振器と制御回路の集積設置を実現する。
本実施例では、制御回路を有するデバイスウェハを提供し、前記デバイスウェハに下キャビディを形成する方法は実施例１に参照することができるが、ここでは説明しない。
また、本実施例では、前記圧電共振片を前記デバイスウェハ１００の背面に形成する方法は以下を含む。
まず、前記デバイスウェハ１００の背面の設定位置に下電極５１０を形成し、本実施例では、前記下電極５１０は前記下キャビディ１２０の外周に位置する。
次に、圧電ウェハ５２０を前記下電極５１０に結合する。本実施例では、前記圧電ウェハ５２０は、前記下キャビディ１２０の上方に位置し、前記下キャビディ１２０の開口をキャッピングし、前記圧電ウェハ５２０の縁は前記下電極５１０に当接する。
続いて、前記圧電ウェハ５２０に、前記上電極５３０を形成する。
もちろん、他の実施例では、上電極と下電極をそれぞれ圧電ウェハの両側に形成し、この３つを全体として前記デバイスウェハ１００の背面に結合してもよい。
本実施例では、前記下電極５１０は前記圧電ウェハ５２０に対して延伸して、下電極延伸部を構成し、前記下電極延伸部を前記第１接続部材における第１導電プラグに電気的に接続させる。また、前記第２接続部材は、第３導電プラグをさらに含むことで、前記第３導電プラグを介して前記上電極５３０を第２導電プラグに電気的に接続される。
具体的には、前記上電極を形成する前に、前記第２接続部材における前記第３導電プラグを形成することができ、その形成方法は、例えば、以下を含む。
まず、前記デバイスウェハ１００の背面には、樹脂封止層が形成され、本実施例では、前記樹脂封止層は前記デバイスウェハ１００の表面を被覆し、前記圧電ウェハ５２０を露出させる。
続いて、前記樹脂封止層に貫通孔を設け、前記貫通孔に導電材料を充填して第３導電プラグを形成し、前記第３導電プラグの底部は前記第２導電プラグに電気的に接続され、前記第３導電プラグの頂部は前記樹脂封止層を露出する。
従って、前記上電極５３０を形成した後に、前記上電極５３０は、前記上電極５３０と前記第３導電プラグとが電気的に接続されるように、前記圧電ウェハ５２０から前記第３導電プラグの上面まで延伸することができる。又は、前記上電極を形成した後に、前記上電極に相互接続線が形成され、前記相互接続線はさらに、前記上電極から前記第３導電プラグの頂部までさらに延伸して、前記上電極は前記相互接続線によって前記第３導電プラグに電気的に接続される。
さらに、前記デバイスウェハ１００と前記基板６００とを結合する方法は、まず、前記デバイスウェハ１００の背面に粘着層を形成し、前記圧電ウェハ５２０の表面を前記粘着層に露出させるステップと、次に、前記粘着層を利用して前記デバイスウェハ１００と前記基板６００とを結合するステップと、を含む。
結合プロセスを実行した後に、基板６００における上キャビディを、前記圧電ウェハ５２０の前記下キャビディから離れる側に対応させることができる。ここで、前記上キャビディのサイズは、前記圧電ウェハのサイズより大きくして、前記上キャビディ内に前記圧電ウェハを位置させるようにしてもよい。
実施例３
実施例１及び実施例２では、上電極、圧電ウェハ及び下電極を含む圧電共振片が、いずれも基板又は前記デバイスウェハに形成される。上記実施例と異なって、本実施例では、上電極と圧電ウェハが基板に形成され、下電極がデバイスウェハの背面に形成される。
図３ａ～図３ｄは、本発明の実施例３における結晶共振器と制御回路の集積方法の製造過程における構成図であり、以下に、図面に合わせて本実施例における結晶共振器を形成する各ステップについて詳細に説明する。
まず、図３ａに示すように、デバイスウェハ１００を提供し、前記デバイスウェハ１００に制御回路を形成し、前記デバイスウェハ１００の背面に下電極５１０を形成し、前記下電極５１０は接続構造における第１導電プラグに電気的に接続される。
また、前記下電極５１０を形成する際には、前記接続構造における第２導電プラグを被覆する再配線層２３０を前記デバイスウェハ１００において同時に形成してもよい。
さらに、前記下電極５１０に形成された後に、前記デバイスウェハ１００に第２樹脂封止層７２０を形成することをさらに含み、前記下電極５１０を露出させるために、前記第２樹脂封止層７２０の表面が前記下電極５１０より高くない。本実施例では、前記第２樹脂封止層７２０の表面は、再配線層２３０の表面よりも高くはない。これにより、前記再配線層２３０が露出する。後続の結合プロセスを実行した後、前記下電極５１０を圧電ウェハの一側に設け、再配線層２３０を圧電ウェハの他側にある上電極に電気的に接続させることができる。
ここでは、平坦化プロセスによって前記第２樹脂封止層７２０を形成することができ、それによって前記第２樹脂封止層７２０の表面が前記下電極５１０の表面と揃い、このようにしてデバイスウェハ１００の表面平坦度を効果的に向上させることができ、後続の結合プロセスの実現に有利である。
引き続き図３ａを参照して、本実施例では、前記下電極５１０と前記第２樹脂封止層７２０とを順次形成した後、前記第２樹脂封止層７２０と前記誘電体層１００Ｂとを順次エッチングして下キャビディ１２０を形成し、前記下電極５１０を前記下キャビディ１２０の外周に囲ませる。
引き続き図３ｂに示すように、基板６００を提供し、基板６００の上キャビディに対応する上方に、上電極５３０と圧電ウェハ５２０を順次形成する。ここでは、前記上電極は、蒸着プロセス又は薄膜堆積プロセスにより形成され、前記圧電ウェハを前記上電極に結合することができる。
具体的には、前記上電極５３０は、上キャビディ６１０の外周を囲み、後続プロセスにおいて、前記上電極５３０は、デバイスウェハ１００における再配線層２３０に電気的に接続され、それにより前記上電極５３０は前記第２回路１１２の前記第２相互接続構造１１２ａと電気的に接続される。また、前記圧電ウェハ５２０の中間領域は、基板６００における上キャビディ６１０に対応し、前記圧電ウェハ５２０の縁は前記上電極５３０に当接し、かつ、上電極延伸部を構成するために、前記上電極５３０は、前記圧電ウェハ５２０の下方から横方向に延伸する。
引き続き図３ｂに示すように、本実施例では、前記圧電ウェハ５２０を形成した後に、前記基板６００に第１樹脂封止層７１０を形成し、前記第１樹脂封止層７１０は前記基板６００と前記上電極５３０の上電極延伸部を被覆し、前記圧電ウェハ５２０を露出させるために、前記第１樹脂封止層７１０の表面は圧電ウェハ５２０の表面より高くない。
同様に、本実施例では、平坦化プロセスにより前記第１樹脂封止層７１０が形成されてもよく、それにより、前記第１樹脂封止層７１０の表面が前記圧電ウェハ５２０の表面と揃い、このように、前記基板６００の表面がより平坦になり、後続の結合プロセスに有利になる。
次に図３ｃに示すように、前記デバイスウェハ又は前記基板に接続構造の第３導電プラグ７００を形成し、前記上電極５３０と前記第２導電プラグとを接続させるために用いられる。本実施例では、前記上電極５３０及び前記圧電ウェハ５２０を順に前記基板に形成する。この場合、第３導電プラグ７００を基板に形成することができ、その形成方法は、以下を含むことができる。
まず、前記基板１００の表面に樹脂封止層を形成し、本実施例では、前記樹脂封止層は第１樹脂封止層７１０を含む。
次に、前記樹脂封止層をエッチングして、貫通孔を形成する。本実施例では、前記樹脂封止層７１０をエッチングし、前記貫通孔は、前記上電極５３０の前記上電極延伸部を露出させ、前記貫通孔には導電材料を充填して第３導電プラグを形成し、前記第３導電プラグ７００の頂部は前記樹脂封止層７１０の表面に露出する。
具体的には、前記第３導電プラグ７００は、前記上電極５３０の上電極延伸部に接続される。このようにして、前記上電極５３０は、前記第３導電プラグ７００と前記再配線層２３０とを介して第２導電プラグに電気的に接続されることができる。
次に、図３ｄに示すように、デバイスウェハの背面から前記基板６００を結合して、前記圧電ウェハ５２０の前記上キャビディ６１０から離れる側が前記下キャビディ１２０に対応し、このとき、前記デバイスウェハ１００に位置する下電極５１０は、対応的に、前記圧電ウェハ５２０の前記上電極５３０から離れた側に位置する。
本実施例では、デバイスウェハ１００と基板６００とを結合する方法は、まず、基板６００に粘着層を形成し、前記圧電ウェハ５２０の表面を前記粘着層に露出させるステップと、次に、前記デバイスウェハと前記基板とを結合させるステップとを含む。
具体的には、前記デバイスウェハ１００と前記基板６００とを結合すると、デバイスウェハ１００において、第２導電プラグに接続された再配線層２３０を、基板６００において上電極５３０に接続された第３導電プラグ７００と電気的に接触させて、上電極５３０を前記制御回路に電気的に接続させることができる。
以上説明した形成方法に基づいて、本実施例では、結晶共振器を形成する構成について説明し、具体的には、図２ｊに示すように、前記結晶共振器は、
デバイスウェハ１００であって、前記デバイスウェハ１００には制御回路が形成され、前記デバイスウェハ１００には、前記デバイスウェハの背面にある開口を有する下キャビディ１２０がさらに形成され、本実施例では、前記制御回路の少なくとも部分的な相互接続構造は、前記デバイスウェハ１００の正面に延伸するものと、
基板６００であって、前記基板６００は、前記デバイスウェハ１００の背面から前記デバイスウェハ１００に結合され、前記基板６００には、上キャビディ６１０が形成され、前記上キャビディ６１０の開口は、前記デバイスウェハ１００に向けて前記下キャビディ１２０の開口に対向して設けられるものと、
圧電共振片５００であって、下電極５１０と、圧電ウェハ５２０と、上電極５３０とを含み、前記圧電共振片５００は、前記デバイスウェハ１００と前記基板６００との間に位置し、前記圧電共振片５００の両側は、それぞれ、前記下キャビディ１２０と前記上キャビディ６１０に対応するものと、
前記圧電共振片の下電極５１０と上電極５３０とを共に前記制御回路に接続するために用いられる接続構造とを含む。
すなわち、半導体平面プロセスにより、デバイスウェハ１００と基板６００とにそれぞれ下キャビディ１２０と上キャビディ６１０が形成され、結合プロセスにより上キャビディ１２０と下キャビディ６１０が対応し、それぞれが圧電共振片５００の対向する両側に設けられ、これにより、制御回路に基づいて、前記上キャビディ６１０と下キャビディ１２０とで前記圧電共振片５００を振動させることができる。これにより、結晶共振器と制御回路を集成することができ、結晶共振器の温度ドリフトや周波数矯正などの原始偏差をチップ上でに変調することに有利である。さらに、半導体プロセスに基づいて形成された結晶共振器のサイズは小さくなるので、デバイスの消費電力をさらに低減することができる。また、圧電共振片５００をデバイスウェハ１００の背面に設けることができ、デバイスウェハ１００の背面から制御回路と電気的に接続することで、結晶共振器の製造上の柔軟性を向上させることができる。
本実施例では、前記制御回路は、第１回路１１１及び第２回路１１２を含み、前記第１回路１１１及び第２回路１１２は、それぞれ、前記圧電共振片５００の上電極及び下電極に電気的に接続される。ここで、前記第１回路１１１は、前記デバイスウェハ１００内に埋め込まれた第１トランジスタ１１１Ｔと、第１相互接続構造１１１Ｃとを含み、前記第１相互接続構造１１１Ｃは、前記第１トランジスタ１１１Ｔに接続されて前記デバイスウェハ１００の正面に延伸し、前記第２回路１１２は、第２トランジスタ１１２Ｔ及び第２相互接続構造１１２Ｃを含み、前記第２トランジスタ１１２Ｔは、前記デバイスウェハ１００に埋め込まれ、前記第２相互接続構造１１２Ｃは、前記第２のトランジスタ１１２Ｔに接続されて前記デバイスウェハ１００の正面に延伸する。
さらに、前記接続構造は、前記第１相互接続構造１１１ｃと前記圧電共振片の下電極５１０に接続される第１接続部材と、前記第２相互接続構造１１２Ｃと前記圧電共振片の上電極５３０に接続される第２接続部材とを含む。
ここでは、前記第１接続部材は、前記デバイスウェハ１００を貫通する第１導電プラグ２２１を含み、これによって、前記第１導電プラグ２２１の一端は前記デバイスウェハ１００の正面に延伸して前記第１相互接続構造に電気的に接続され、前記第１導電プラグ２２１の他端が前記デバイスウェハ１００の背面に延伸して前記圧電共振片の下電極５１０に電気的に接続される。
さらに、前記第１接続部材は、第１接続線２１１をさらに含む。本実施例では、前記第１接続線２１１は、前記デバイスウェハ１００の正面に形成され、前記第１接続線２１１は、前記第１導電プラグ２２１を被覆し、かつ第１相互接続構造と電気的に接続される。又は、他の実施例では、前記第１接続線２１１はデバイスウェハ１００の背面に形成され、前記第１接続線を前記第１導電プラグと前記下電極とに接続させる。
すなわち、前記第１接続線２１１と第１導電プラグ２２１とを用いて、第１相互接続構造の接続ポートをデバイスウェハ１００の正面からデバイスウェハ１００の背面へ引き出し、これによって、デバイスウェハ１００の背面に形成された圧電共振片５００の下電極と電気的に接続することができる。
さらに、前記第２接続部材は、第２導電プラグ２２２を含む。ここで、前記第２導電プラグ２２２は、前記デバイスウェハ１００を貫通して、前記第２導電プラグ２２２の一端を前記デバイスウェハの正面に延伸させて前記第２相互接続構造と電気的に接続させ、前記第２導電プラグ２２２の他端を前記デバイスウェハの背面に延伸させて前記圧電共振片の上電極５３０に電気的に接続させる。
さらに、前記第２接続部材は、第２接続線２１２をさらに含む本実施例では、前記第２接続線２１２は、前記デバイスウェハ１００の正面に形成され、前記第２接続線２１２は、前記第２導電プラグ２２２を被覆して第２相互接続構造と電気的に接続される。又は、他の実施例では、前記第２接続線２１２は、デバイスウェハ１００の背面に形成され、前記第２接続線を前記第２導電プラグと前記上電極とに接続させる。
同様に、前記第２接続線２１２及び第２導電プラグ２２２を用いて、第２相互接続構造の接続ポートをデバイスウェハ１００の正面からデバイスウェハ１００の背面へ引き出し、これによって、デバイスウェハ１００の背面に形成された圧電共振片５００の上電極と電気的に接続することができる。
図２ｊを参照して説明するように、前記結晶共振器は、前記デバイスウェハ１００の正面に形成される平坦化層３００をさらに含み、前記平坦化層３００の前記デバイスウェハ１００から離れた表面は、前記再配線層の前記デバイスウェハから離れた表面よりも低くない。
本実施例では、前記下電極５１０は、前記デバイスウェハ１００の背面に位置し、かつ前記下キャビディ１２０の外周を囲み、また、前記下電極５１０は、前記圧電ウェハ５２０を横方向に延伸して下電極延伸部を構成し、前記下電極延伸部は、前記第１導電プラグ２２１に接続され、前記上電極５３０は、前記圧電ウェハ５２０を横方向に延伸して上電極延伸部を構成する。
また、前記上電極５３０は、前記上キャビディ６１０の外周を回り、前記圧電ウェハ５２０を横方向に延伸して上電極延伸部を構成する。ここで、前記上電極５３０の前記上電極延伸部は、さらに、第２接続部材における第３導電プラグを介して、前記第２接続部材における第２導電プラグ２２２に電気的に接続することができる。
すなわち、前記第２接続部材は、デバイスウェハ１００の背面に形成される第３導電プラグ７００をさらに含み、前記第３導電プラグ７００の一端が前記上電極５３０に電気的に接続され、前記第３導電プラグ７００の他端が前記第２導電プラグ２２２に電気的に接続される。
具体的には、前記デバイスウェハ１００と前記基板６００との間にはさらに、前記圧電ウェハ５２０の側壁を被覆し、前記上電極延伸部を被覆する樹脂封止層が設けられる。また、前記第３導電プラグ７００は、前記樹脂封止層に設けられ、前記第３導電プラグ７００の一端が前記上電極延伸部に接続され、前記第３導電プラグ７００の他端が前記第２導電プラグ２２２に接続され、これによって、前記第３導電プラグ７００によって上電極５３０と前記第２回路１１２との電気的な接続を実現する。
具体的な実施形態において、前記樹脂封止層は、積層されて設けられる第１樹脂封止層７１０と、第２樹脂封止層７２０とを含み、前記第１樹脂封止層７１０は前記第２樹脂封止層７２０によりも前記基板６００に近い。ここで、前記第１樹脂封止層７１０の前記デバイスウェハ１００に向かう表面は前記圧電ウェハ５２０の前記デバイスウェハ１００に向かう表面に揃い、前記第２樹脂封止層７２０の前記デバイスウェハ１００に向かう表面は、前記下電極５１０の前記デバイスウェハ１００に向かう表面に揃う。
図２ｊに示すように、前記第３導電プラグ７００は、前記第１樹脂封止層７１０及び前記第２樹脂封止層７２０を貫通するので、結合されたデバイスウェハ１００及び基板６００において、第３導電プラグ７００は、前記デバイスウェハ１００の背面に延伸し、これによって、前記第３導電プラグ７００の一端は、前記上電極延伸部に接続され、前記第３導電プラグ７００の他端は前記第２導電プラグ２２２に接続される。
また、他の実施例では、前記第２接続部材は、第２導電プラグ２２２、第２接続部材２１２、第３導電プラグ、相互接続部材を含むことができる。ここで、前記第３導電プラグは、前記デバイスウェハの背面に形成され、前記第３導電プラグの底部は、前記第２導電プラグ２２２に電気的に接続される。また、前記相互接続線の一端は前記上電極５３０を少なくとも部分的に被覆し、前記相互接続線の他端は第３導電プラグの頂部を被覆して前記相互接続線と前記第３導電プラグとを接続させる。
又は、他の実施例では、前記第２接続部材は、再配線層を含むようにしてもよく、前記再配線層は、前記デバイスウェハ１００の背面に形成され、かつ前記制御回路と電気的に接続され、前記第３導電プラグの一端は前記上電極に電気的に接続され、前記第３導電プラグの他端は、前記再配線層に延伸して、前記再配線層に電気的に接続される。
引き続き図２ｊに示すように、本実施例では、前記デバイスウェハ１００は、ベースウェハと誘電体層１００Ｂとを含む。ここでは、前記第１トランジスタ１１１Ｔ及び前記第２トランジスタ１１２Ｔはいずれも前記ベースウェハには形成され、前記誘電体層１００Ｂは、前記ベースウェハに形成されかつ前記第１トランジスタ１１１Ｔ及び第２トランジスタ１１２Ｔを被覆し、前記第１相互接続構造１１１Ｃ及び前記第２相互接続構造１１２Ｃは、いずれも前記誘電体層層１００Ｂに形成される。
また、本実施例では、前記下キャビディは、前記デバイスウェハを貫通することで、前記下キャビディ１２０は、前記デバイスウェハの正面にある開口を有する。これに基づいて、オプションの態様では、前記デバイスウェハの正面にキャッピング基板を結合して、前記キャッピング基板を利用して前記下キャビディの前記デバイスウェハの正面に露出した開口をキャッピングすることができる。ここでは、前記キャッピング基板は、例えばシリコンベース等を用いて構成することができる。
以上のように、本発明が提供する結晶共振器と制御回路の集成方法では、半導体平面プロセスを利用して、制御回路が形成されたデバイスウェハに下キャビディを形成し、基板に上キャビディを形成し、更に基板をデバイスウェハの背面に結合させ、圧電共振片をデバイスウェハの背面において制御回路に電気的に接続させることで、結晶共振器と制御回路の集積設置を実現することができる。明らかに、従来の結晶共振器（例えば、表面実装型結晶共振器）比べて、本発明の半導体平面プロセスに基づいて形成された結晶共振器は、より小さいサイズを有し、それに応じて、結晶共振器の消費電力を低減することができる。また、本発明における結晶共振器は他の半導体素子と集積しやすく、デバイスの集積度を向上させることにも有利である。また、本発明における圧電共振片は、デバイスウェハの背面に形成することができ、結晶共振器の技術的柔軟性を向上させることに有利である。
上記説明は、本発明のより好ましい実施形態についての説明にすぎず、本発明の範囲を限定するものではなく、当業者が上記開示内容に基づいて行った変更や修飾は、いずれも特許請求の範囲に属するものである。
１００－デバイスウェハ
ＡＡ－デバイス領域
１００Ｕ－正面
１００Ｄ－背面
１００Ａ－ベースウェハ
１００Ｂ－誘電体層
１０１－ベース層
１０２－埋め込み酸化層
１０３－トップシリコン層
１１０－制御回路
１１１－第１回路
１１１Ｔ－第１トランジスタ
１１１Ｃ－第１相互接続構造
１１２－第１回路
１１２Ｔ－第１トランジスタ
１１２Ｃ－第１相互接続構造
１２０－下キャビディ
２１１－第１接続線
２１２－第２接続線
２２１－第１導電プラグ
２２２－第２導電プラグ
３００－平坦化層
４００－支持ウェハ
５００－圧電共振片
５１０－下電極
５２０－圧電ウェハ
５３０－上電極
６００－基板
６１０－上キャビディ
７００－第３導電プラグ
７１０－第１樹脂封止層
７２０－第２樹脂封止層。

Claims (37)

  1. 結晶共振器と制御回路の集積方法であって、
    制御回路が形成されるデバイスウェハを提供するステップと、
    前記デバイスウェハの背面に位置する開口を有する下キャビディを前記デバイスウェハに形成するステップと、
    基板を提供し、前記基板をエッチングして前記結晶共振器の上キャビディを形成し、前記上キャビディと前記下キャビディとが対応して設置されるステップと、
    前記デバイスウェハの背面と前記基板のうちのいずれか一つに形成される上電極、圧電ウェハ及び下電極を含む圧電共振片を形成するステップと、
    前記デバイスウェハ又は前記基板上に接続構造を形成するステップと、
    前記圧電共振片が前記デバイスウェハと前記基板との間に位置し、前記上キャビディと前記下キャビディがそれぞれ前記圧電共振片の両側に位置するように、前記デバイスウェハの背面に前記基板を結合し、かつ、前記接続構造によって前記圧電共振片の前記上電極と前記下電極とを前記制御回路に電気的に接続させるステップとを含むことを特徴とする結晶共振器と制御回路の集積方法。
  2. 前記圧電共振片は前記デバイスウェハの背面又は前記基板に形成され、
    又は、前記圧電共振片の前記下電極は前記デバイスウェハの背面に形成され、前記圧電共振片の前記上電極と前記圧電ウェハは順に前記基板に形成され、
    又は、前記圧電共振片の前記下電極と前記圧電ウェハは順に前記デバイスウェハの背面に形成され、前記圧電共振片の前記上電極は前記基板に形成されることを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  3. 前記上キャビディのサイズは前記圧電ウェハのサイズより大きく、前記デバイスウェハと前記基板が結合された後、前記圧電ウェハは少なくとも部分的に前記上キャビディ内に位置し、又は、
    前記上キャビディのサイズは前記圧電ウェハのサイズより小さく、前記デバイスウェハと前記基板が結合された後、前記圧電ウェハの縁は前記基板の表面に載置し、かつ前記上キャビディの前記開口をキャッピングすることを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  4. 前記圧電共振片を前記デバイスウェハに形成するステップは、
    前記デバイスウェハの背面の設定位置に前記下電極を形成するステップと、
    前記圧電ウェハを前記下電極に結合するステップと、
    前記圧電ウェハに前記上電極を形成するステップ、を含み、又は、
    前記圧電共振片の前記上電極と前記下電極を前記圧電ウェハに形成し、これらの三者を全体として前記デバイスウェハの背面に結合するステップを含むことを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。
  5. 前記圧電共振片を前記基板に形成するステップは、
    前記デバイスウェハの表面の設定位置に前記上電極を形成するステップと、
    前記圧電ウェハを前記上電極に結合するステップと、
    前記圧電ウェハに前記下電極を形成するステップと、を含み、又は、
    前記圧電共振片の前記上電極と前記下電極を前記圧電ウェハに形成し、これらの三者を全体として前記基板に結合するステップとを含むことを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。
  6. 前記下電極を形成するステップは蒸着プロセス又は薄膜堆積プロセスを含み、
    前記上電極を形成するステップは蒸着プロセス又は薄膜堆積プロセスを含むことを特徴とする請求項５又は６に記載の結晶共振器と制御回路の集積方法。
  7. 前記上電極は前記基板に形成され、
    前記下電極は前記デバイスウェハに形成され、
    前記上電極と前記下電極は蒸着プロセス又は薄膜堆積プロセスによって形成され、前記圧電ウェハは前記上電極又は前記下電極に結合されることを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。
  8. 前記制御回路は第１相互接続構造と第２相互接続構造を含み、
    前記接続構造は第１接続部材と第２接続部材を含み、
    前記第１接続部材は前記第１相互接続構造と前記圧電共振片の前記下電極に接続され、前記第２接続部材は前記第２相互接続構造と前記圧電共振片の前記上電極に接続されることを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  9. 前記第１接続部材は前記デバイスウェハに位置する第１導電プラグを含み、
    前記第１導電プラグの両端はそれぞれ前記第１相互接続構造と前記下電極に電気的に接続されるために用いられ、
    又は、前記第１接続部材は、前記デバイスウェハに位置する第１導電プラグと、前記第１導電プラグの一端に電気的に接続されるように前記デバイスウェハの背面に位置する第１接続線とを含み、前記第１導電プラグの他端は前記第１相互接続構造に電気的に接続され、前記第１接続線は前記下電極に電気的に接続され、
    又は、前記第１接続部材は前記デバイスウェハに位置する第１導電プラグと、前記第１導電プラグの一端に電気的に接続されるように前記デバイスウェハの正面に位置する第１接続線とを含み、前記第１導電プラグの他端は前記下電極に電気的に接続され、前記第１接続線は前記第１相互接続構造に電気的に接続されることを特徴とする請求項８に記載の結晶共振器と制御回路の集積方法。
  10. 前記第１導電プラグと前記デバイスウェハの正面に位置する前記第１接続線を有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングして第１接続孔を形成するステップと、
    前記第１接続孔に導電材料を充填して前記第１導電プラグを形成するステップと、
    前記デバイスウェハの正面に、前記第１導電プラグと前記第１相互接続構造とを接続する前記第１接続線を形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、前記第１導電プラグを露出させて前記圧電共振片の前記下電極に電気的に接続されるステップとを含み、
    又は、前記第１導電プラグと前記デバイスウェハの正面に位置する前記第１接続線を有する第１接続部材を形成するステップは、
    前記デバイスウェハの正面に、前記第１相互接続構造に電気的に接続される前記第１接続線を形成すると、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、かつ前記デバイスウェハの背面から前記デバイスウェハをエッチングして前記デバイスウェハを貫通して前記第１接続線を露出させるように前記第１接続孔を形成するステップと、
    前記第１接続孔に導電材料を充填して、一端が前記第１接続線に接続されるとともに他端が前記圧電共振片の前記下電極に電気的に接続される前記第１導電プラグを形成するステップを含むことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  11. 前記第１導電プラグと前記デバイスウェハの背面に位置する前記第１接続線を有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングして第１接続孔を形成するステップと、
    前記第１接続孔に導電材料を充填して前記第１相互接続構造に電気的に接続される前記第１導電プラグを形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、前記第１導電プラグを露出させるステップと、
    前記デバイスウェハの背面に、一端が前記第１導電プラグに接続されるとともに他端が前記下電極に電気的に接続される前記第１接続線を形成するステップとを含み、
    又は、前記第１導電プラグと前記デバイスウェハの背面に位置する前記第１接続線を有する前記第１接続部材を形成するステップは、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、かつ前記デバイスウェハの背面から前記デバイスウェハをエッチングして第１接続孔を形成するステップと、
    前記第１接続孔に導電材料を充填して、一端が前記第１相互接続構造に電気的に接続される前記第１導電プラグを形成するステップと、
    前記デバイスウェハの背面に、一端が前記第１導電プラグの他端に接続されるとともに他端が前記下電極に電気的に接続される前記第１接続線を形成するステップとを含むことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  12. 前記デバイスウェハと前記基板を結合した後、前記下電極は前記デバイスウェハの背面に位置し、かつ前記下電極はさらに、前記圧電ウェハから延伸して前記第１導電プラグに電気的に接続されることを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。
  13. 前記上電極を形成する前に、前記第２接続部材を形成し、ここでは、
    前記第２接続部材は前記デバイスウェハ内に位置する第２導電プラグを含み、前記第２導電プラグの両端はそれぞれ前記第２相互接続構造と前記上電極に電気的に接続されるために用いられ、
    又は、前記第２接続部材は前記デバイスウェハ内に位置する第２導電プラグ及び前記デバイスウェハの背面に位置し、かつ前記第２導電プラグの一端に電気的に接続される第２接続線を含み、前記第２導電プラグの他端は前記第２相互接続構造に電気的に接続され、前記第２接続線は前記上電極に電気的に接続され、
    又は、前記第２接続部材は前記デバイスウェハ内に位置する第２導電プラグ及び前記デバイスウェハの正面に位置しかつ前記第２導電プラグの一端に電気的に接続される第２接続線を含み、前記第２導電プラグの他端は前記上電極に電気的に接続され、前記第２接続線は前記第２相互接続構造に電気的に接続されることを特徴とする請求項８に記載の結晶共振器と制御回路の集積方法。
  14. 前記第２導電プラグと前記デバイスウェハの正面に位置する前記第２接続線を有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングして前記第２接続孔を形成するステップと、
    前記第２接続孔に導電材料を充填して前記第２導電プラグを形成するステップと、
    前記デバイスウェハの正面に、前記第２導電プラグと前記第２相互接続構造に接続される前記第２接続線を形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄化して、前記圧電共振片の前記上電極に電気的に接続されるために用いられるように前記第２導電プラグを露出させるステップとを含み、
    又は、前記第２導電プラグとデバイスウェハの正面に位置する前記第２接続線を有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの正面に、前記第２相互接続構造に電気的に接続される前記第２接続線を形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、かつ前記デバイスウェハの背面からデバイスウェハをエッチングして前記デバイスウェハを貫通して前記第２接続線を露出させる前記第２接続孔を形成するステップと、
    前記第２接続孔に導電材料を充填して、一端が前記第２接続線に接続されるとともに前他端が前記圧電共振片の前記上電極に電気的に接続される前記第２導電プラグを形成するステップとを含むことを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。
  15. 前記第２導電プラグと前記デバイスウェハの背面に位置する前記第２接続線を有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの正面から前記デバイスウェハをエッチングして前記第２接続孔を形成するステップと、
    前記第２接続孔に導電材料を充填して前記第２相互接続構造に電気的に接続される第２導電プラグを形成するステップと、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、前記第２導電プラグを露出させるステップと、
    前記デバイスウェハの背面に、一端が前記第２導電プラグに接続されるとともに他端が前記上電極に電気的に接続される前記第２接続線を形成するステップとを含み、
    又は、前記第２導電プラグと前記デバイスウェハの背面に位置する前記第２接続線を有する前記第２接続部材を形成するステップは、
    前記デバイスウェハの背面から前記デバイスウェハを薄化し、かつ前記デバイスウェハの背面から前記デバイスウェハをエッチングして前記第２接続孔を形成するステップと、
    前記第２接続孔に導電材料を充填して、一端が前記第２相互接続構造に電気的に接続される前記第２導電プラグを形成するステップと、
    前記デバイスウェハの背面に、一端が前記第２導電プラグの他端に接続され、他端が前記上電極に電気的に接続される前記第２接続線を形成するステップとを含むことを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。
  16. 前記圧電ウェハがデバイスウェハの背面に形成され、前記デバイスウェハに前記上電極を形成する前に、前記第２接続部材を形成するステップは、
    前記デバイスウェハの背面に樹脂封止層を形成するステップと、
    前記樹脂封止層に貫通孔を設け、前記貫通孔に導電材料を充填して、底部が前記第２導電プラグに電気的に接続されるとともに頂部が前記樹脂封止層において露出する第３導電プラグを形成するステップとを含み、
    前記デバイスウェハに前記上電極を形成した後に、前記上電極はさらに前記圧電ウェハから前記第３導電プラグの頂部まで延伸することで、前記上電極は前記第３導電プラグに電気的に接続され、
    又は、前記デバイスウェハに前記上電極を形成した後に、前記上電極に相互接続線が形成され、前記相互接続線はさらに前記上電極から前記第３導電プラグの頂部に延伸することで、前記上電極は前記相互接続線によって前記第３導電プラグに電気的に接続されることを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。
  17. 前記上電極と前記圧電ウェハが順に前記基板に形成され、前記デバイスウェハと前記基板を結合する前に、前記第２接続部材を形成するステップは、
    前記基板の表面に樹脂封止層を形成するステップと、
    前記樹脂封止層に、前記上電極を露出させる貫通孔を設けるステップと、
    前記貫通孔に導電材料を充填して、一端が前記上電極に電気的に接続される第３導電プラグを形成するステップとを含み、
    前記デバイスウェハと前記基板が結合されたとき、前記第３導電プラグの他端は前記第２導電プラグに電気的に接続されることを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。
  18. 前記制御回路は第１トランジスタと第２トランジスタをさらに含み、前記第１トランジスタは前記第１相互接続構造に接続され、前記第２トランジスタは前記第２相互接続構造に接続されることを特徴とする請求項８に記載の結晶共振器と制御回路の集積方法。
  19. 前記デバイスウェハは、ベースウェハと、前記ベースウェハ上に形成される誘電体層とを含むことを特徴とする請求項１に結晶共振器と制御回路の集積方法。
  20. 前記ベースウェハは、シリコンオンインシュレータベースであり、前記背面から前記正面への方向に沿って順次積層されて設けられたベース層、埋め込み酸化層及びトップシリコン層を含むことを特徴とする請求項１９に記載の結晶共振器と制御回路の集積方法。
  21. 前記下キャビディを形成するステップは、前記デバイスウェハの正面から前記デバイスウェハをエッチングして、前記結晶共振器の下キャビディを形成し、前記デバイスウェハの背面から前記デバイスウェハを薄化して、前記下キャビディを露出させ、前記デバイスウェハの正面にキャッピング基板を結合させて、前記下キャビディのデバイスウェハの正面における開口を封止するステップを含み、
    又は、前記下キャビディを形成するステップは、前記デバイスウェハの背面から前記デバイスウェハをエッチングして、前記結晶共振器の下キャビディを形成するステップを含むことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  22. 前記デバイスウェハはシリコンオンインシュレータベースを含み、背面から正面への方向に沿って順次積層設置されるベース層、埋め込み酸化層とトップシリコン層を含み、
    ここでは、背面に前記デバイスウェハをエッチングして下キャビディを形成する前に、さらに前記ベース層と前記埋め込み酸化層を除去し、
    前記デバイスウェハの背面から前記デバイスウェハをエッチングするステップは、前記トップシリコン層をエッチングして前記下キャビディを形成するステップをさらに含むことを特徴とする請求項２１に記載の結晶共振器と制御回路の集積方法。
  23. 前記デバイスウェハと前記基板を結合するステップは、
    前記デバイスウェハの背面及び／又は前記基板に粘着層を形成し、かつ前記粘着層を利用して前記デバイスウェハと前記基板とを相互に結合させるステップを含むことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  24. 前記圧電共振片の前記上電極と前記圧電ウェハは順に前記基板に形成され、
    ここでは、前記デバイスウェハと前記基板を結合するステップは、
    前記基板に粘着層を形成し、前記圧電ウェハの表面を前記粘着層において露出させるステップと、
    前記粘着層を利用して、前記デバイスウェハと前記基板とを結合するステップとを含むことを特徴とする請求項２３に記載の結晶共振器と制御回路の集積方法。
  25. 前記圧電共振片の前記下電極と前記圧電ウェハは順に前記デバイスウェハに形成され、
    ここでは、前記デバイスウェハと前記基板を結合するステップは、
    前記デバイスウェハの背面に粘着層を形成し、前記圧電ウェハの表面を前記粘着層において露出させるステップと、
    前記粘着層を利用して、前記デバイスウェハと前記基板とを結合するステップとを含むことを特徴とする請求項２３に記載の結晶共振器と制御回路の集積方法。
  26. 前記圧電ウェハは石英ウェハであることを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  27. 前記デバイスウェハと前記基板にいずれも相互に対応する複数のデバイス領域が定義され、各前記デバイス領域は単一の前記結晶共振器を形成するために用いられることを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。
  28. 結晶共振器と制御回路の集積構造であって、
    デバイスウェハであって、制御回路と、前記デバイスウェハの背面に位置する開口を有する下キャビディとが形成されるデバイスウェハと、
    前記デバイスウェハの背面から前記デバイスウェハに結合され、開口が前記下キャビディの開口と対向して設置される上キャビディが形成される基板と、
    下電極と、圧電ウェハと、上電極とを含み、前記デバイスウェハと前記基板との間に位置し、両側がそれぞれ前記下キャビディと前記上キャビディに対応する圧電共振片と、
    前記圧電共振片の前記下電極及び前記上電極をいずれも前記制御回路に電気的に接続させる接続構造と、を含むことを特徴とする結晶共振器と制御回路の集積構造。
  29. 前記制御回路は第１相互接続構造と第２相互接続構造を含み、
    前記接続構造は第１接続部材と第２接続部材を含み、
    ここでは、前記第１接続部材は前記第１相互接続構造と前記圧電共振片の前記下電極に接続され、前記第２接続部材は前記第２相互接続構造と前記圧電共振片の前記上電極に接続されることを特徴とする請求項２８に記載の結晶共振器と制御回路の集積構造。
  30. 前記第１接続部材は、
    前記デバイスウェハを貫通することで、一端が前記デバイスウェハの正面まで延伸し、かつ前記第１相互接続構造に電気的に接続され、他端が前記デバイスウェハの背面まで延伸し、かつ前記圧電共振片の前記下電極に電気的に接続される第１導電プラグを含むことを特徴とする請求項２９に記載の結晶共振器と制御回路の集積構造。
  31. 前記第１接続部材は第１接続線をさらに含み、
    前記第１接続線は、前記デバイスウェハの正面に形成され、かつ前記第１導電プラグと前記第１相互接続構造に接続され、
    又は、前記第１接続線は、前記デバイスウェハの背面に形成され、かつ前記第１導電プラグと前記下電極に接続されることを特徴とする請求項３０に記載の結晶共振器と制御回路の集積構造。
  32. 前記下電極は、前記デバイスウェハの背面に位置し、かつ前記圧電ウェハから延伸して前記第１導電プラグに電気的に接続されることを特徴とする請求項３０に記載の結晶共振器と制御回路の集積構造。
  33. 前記第２接続部材は、
    前記デバイスウェハを貫通することで、一端が前記デバイスウェハの正面に延伸し、他端が前記デバイスウェハの背面に延伸し、かつ前記圧電共振片の前記上電極に電気的に接続される第２導電プラグを含むことを特徴とする請求項２９に記載の結晶共振器と制御回路の集積構造。
  34. 前記第２接続部材は第２接続線をさらに含み、
    前記第２接続線は、前記デバイスウェハの正面に形成され、かつ前記第２導電プラグと前記第２相互接続構造に接続され、
    又は、前記第２接続線は、前記デバイスウェハの背面に形成され、かつ前記第２導電プラグと前記上電極に接続されることを特徴とする請求項３３に記載の結晶共振器と制御回路の集積構造。
  35. 前記第２接続部材は、
    前記デバイスウェハの背面に形成され、かつ一端が前記上電極に電気的に接続され、他端が前記第２導電プラグに電気的に接続される第３導電プラグをさらに含むことを特徴とする請求項３３に記載の結晶共振器と制御回路の集積構造。
  36. 前記第２接続部材は、第３導電プラグと相互接続線をさらに含み、
    前記相互接続線は前記デバイスウェハの背面に形成され、かつ前記第２導電プラグに電気的に接続され、
    前記第３導電プラグは前記デバイスウェハの背面に形成され、かつ一端が前記上電極に電気的に接続され、他端が前記相互接続に電気的に接続されることを特徴とする請求項３３に記載の結晶共振器と制御回路の集積構造。
  37. 前記制御回路は第１トランジスタと第２トランジスタをさらに含み、前記第１トランジスタは前記第１相互接続構造に接続され、前記第２トランジスタは前記第２相互接続構造に接続されることを特徴とする請求項２９に記載の結晶共振器と制御回路の集積構造。
JP2021526396A 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法 Withdrawn JP2022508120A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811647886.3A CN111384921B (zh) 2018-12-29 2018-12-29 晶体谐振器与控制电路的集成结构及其集成方法
CN201811647886.3 2018-12-29
PCT/CN2019/115657 WO2020134604A1 (zh) 2018-12-29 2019-11-05 晶体谐振器与控制电路的集成结构及其集成方法

Publications (1)

Publication Number Publication Date
JP2022508120A true JP2022508120A (ja) 2022-01-19

Family

ID=71126168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021526396A Withdrawn JP2022508120A (ja) 2018-12-29 2019-11-05 結晶共振器と制御回路の集積構造及びその集積方法

Country Status (4)

Country Link
US (1) US20220085792A1 (ja)
JP (1) JP2022508120A (ja)
CN (1) CN111384921B (ja)
WO (1) WO2020134604A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403334B (zh) * 2018-12-29 2023-07-28 中芯集成电路（宁波）有限公司上海分公司 晶体谐振器与控制电路的集成结构及其集成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004017171A (ja) * 2002-06-12 2004-01-22 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2008271491A (ja) * 2007-03-22 2008-11-06 Epson Toyocom Corp 水晶デバイス及びその封止方法
JP2010028025A (ja) * 2008-07-24 2010-02-04 Toyota Motor Corp 電子装置
US20130187246A1 (en) * 2012-01-20 2013-07-25 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20150191344A1 (en) * 2012-07-31 2015-07-09 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259739A (ja) * 1992-03-16 1993-10-08 Alps Electric Co Ltd 発振ユニット
JP3303777B2 (ja) * 1998-06-02 2002-07-22 株式会社村田製作所 圧電共振子
JP3438698B2 (ja) * 2000-05-02 2003-08-18 株式会社村田製作所 圧電共振部品
US7943412B2 (en) * 2001-12-10 2011-05-17 International Business Machines Corporation Low temperature Bi-CMOS compatible process for MEMS RF resonators and filters
DE10325281B4 (de) * 2003-06-04 2018-05-17 Snaptrack, Inc. Elektroakustisches Bauelement und Verfahren zur Herstellung
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
US7528529B2 (en) * 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
JP4299325B2 (ja) * 2006-08-30 2009-07-22 日本電波工業株式会社 水晶センサ及び感知装置
CN101132169A (zh) * 2007-09-19 2008-02-27 杨绍华 一种smd晶体谐振器用陶瓷封装件及其生产工艺
CN201266912Y (zh) * 2008-09-18 2009-07-01 深圳市星光华电子有限公司 石英晶体谐振器
CN102270975B (zh) * 2010-06-04 2013-10-09 上海丽恒光微电子科技有限公司 晶振及其制作方法
JP5806547B2 (ja) * 2011-08-05 2015-11-10 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
CN202906852U (zh) * 2012-10-24 2013-04-24 江西捷英达科技有限公司 抗冲击石英晶体谐振器
US9876483B2 (en) * 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
EP3147258A1 (en) * 2015-09-22 2017-03-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection panel for electronic components
KR102520245B1 (ko) * 2015-11-12 2023-04-11 삼성디스플레이 주식회사 편광판 및 이를 갖는 표시 장치
CN106849897B (zh) * 2015-12-03 2020-04-10 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制造方法
CN107304038B (zh) * 2016-04-18 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004017171A (ja) * 2002-06-12 2004-01-22 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2008271491A (ja) * 2007-03-22 2008-11-06 Epson Toyocom Corp 水晶デバイス及びその封止方法
JP2010028025A (ja) * 2008-07-24 2010-02-04 Toyota Motor Corp 電子装置
US20130187246A1 (en) * 2012-01-20 2013-07-25 International Business Machines Corporation Backside integration of rf filters for rf front end modules and design structure
US20150191344A1 (en) * 2012-07-31 2015-07-09 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices

Also Published As

Publication number Publication date
CN111384921B (zh) 2022-07-19
US20220085792A1 (en) 2022-03-17
WO2020134604A1 (zh) 2020-07-02
CN111384921A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
JP2022507738A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
CN111384916B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
JP2022510126A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
WO2020134596A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134599A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134597A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134601A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
JP2022508120A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
JP2022507449A (ja) 結晶共振器と制御回路の集積構造及びその集積方法
CN111384917B (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134598A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法
WO2020134605A1 (zh) 晶体谐振器与控制电路的集成结构及其集成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220721