JP2022505543A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2022505543A
JP2022505543A JP2021521824A JP2021521824A JP2022505543A JP 2022505543 A JP2022505543 A JP 2022505543A JP 2021521824 A JP2021521824 A JP 2021521824A JP 2021521824 A JP2021521824 A JP 2021521824A JP 2022505543 A JP2022505543 A JP 2022505543A
Authority
JP
Japan
Prior art keywords
light emitting
pad
semiconductor layer
type semiconductor
insulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021521824A
Other languages
English (en)
Other versions
JPWO2020101323A5 (ja
Inventor
フン イ，チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022505543A publication Critical patent/JP2022505543A/ja
Publication of JPWO2020101323A5 publication Critical patent/JPWO2020101323A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Figure 2022505543000001
発光素子を提供する。発光素子は、複数の発光部を含む発光構造体、発光構造体の外側に配置される絶縁構造、および発光構造体の一面上で発光部と電気的に接続されているパッドを含み、パッドのうち少なくとも一つは、絶縁構造体の一面に延長され、絶縁構造体の一面は、発光構造体の一面と同一平面である。

Description

本発明は、発光素子に関するもので、より詳細には、複数の発光部を含む発光素子に関するものである。
発光ダイオードは、無機の光源としては、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に利用されている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所があり、既存の光源を迅速に置換している。
特に、ディスプレイ装置は、一般的に青、緑、および赤の混色を利用して、様々な色を実現する。ディスプレイ装置の各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらのサブピクセルの色を使用して、特定のピクセルの色が定められ、これらのピクセルの組み合わせによって画像が表示される。
発光ダイオードは、ディスプレイ装置でバックライト光源として主に使用されてきた。しかし、最近、発光ダイオードを利用して直接画像を実装する次世代ディスプレイとしてマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）が開発されている。
本願発明が解決しようとする課題は、マイクロ単位の発光素子を実装基板にも電気的に安定して実装することができる発光素子を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないもう一つの課題は、下の記載から当業者に明確に理解することができるだろう。
課題を解決するために、本発明の実施例に係る発光素子は、複数の発光部を含む発光構造体、前記発光構造体の外側に配置される絶縁構造体、および前記発光構造体の一面上で前記発光部と電気的に接続されているパッドを含み、前記パッドのそれぞれの外側壁は前記発光構造体の外側壁と前記絶縁構造体の外側壁との内側に配置され、前記パッドのうち少なくとも一つは、前記絶縁構造体の一面に延長され、前記絶縁構造体の一面は、前記発光構造体の一面と同一平面である。
実施例によれば、前記絶縁構造体に延長する少なくとも一つのパッドを除いた残りのパッドは、前記発光構造体内に配置されてもよい。
実施例によれば、前記絶縁構造体に延長する少なくとも一つのパッドは、前記発光構造体の一面に配置され、第１幅を有する第１部分と前記第１部分から前記絶縁構造体の一面に延長し前記第１幅よりも大きい第２幅を有する第２部分を含むことができる。
実施例によれば、前記絶縁構造体に延長する少なくとも一つのパッドを除くパッドは、前記第１幅よりも大きい第３幅を有することができる。
実施例によれば、前記絶縁構造体に延長する少なくとも一つのパッドは、前記発光構造体の一面に配置され、第１面積を有する第１部分と前記第１部分から前記絶縁構造体の一面に延長し前記第１面積よりも大きい第２面積を有する第２部分を含むことができる。
実施例によれば、前記絶縁構造体に延長する少なくとも一つのパッドは、前記発光構造体の一面の少なくとも一部を覆い、第１幅を有する第１部分と前記第１部分から前記絶縁構造体の一面に延長し、前記第１幅と同じ第２幅を有する第２部分を含むことができる。
実施例によれば、前記パッドは、互いに水平方向に離隔されることができる。
実施例によると、前記絶縁構造体の一面に延長する一つのパッドは、他のパッドのうち少なくとも一つと重畳し、前記一つのパッドは、前記一つのパッドと重畳する少なくとも一つのパッドとパッシベーション膜によって絶縁されることができる。
実施例によれば、前記パッドのそれぞれは、同じサイズを有することができる。
実施例によると、前記発光構造体は、複数であり、前記絶縁構造体は、前記発光構造体の間を満たし、前記絶縁構造体の一面に延長するパッドは隣接する発光構造体の発光部のうち少なくとも一つと電気的に接続ことができる。
実施例によれば、前記発光素子は、前記パッド上に配置され、前記パッドを実装基板に電気的に接着される導電部を含み、前記導電部のうち少なくとも一つと前記絶縁構造体の一面との間に前記少なくとも一つのパッドが配置されることができる。
実施例によると、前記発光構造体は、第１－１型半導体層、第１活性層、および第１－２型半導体層を含む第１発光部と、前記第１発光部上に配置され、第２－１型半導体層、第２活性層、および第２－２型半導体層を含む第２発光部と、および前記第２発光部上に配置され、第３－１型半導体層、第３活性層、および第３－２型半導体層を含む第３発光部を含むことができる。
実施例によれば、前記パッドは、前記第１－２型半導体層と、第１貫通パターンを介して電気的に接続される第１パッド、前記第２－２型半導体層と第２貫通パターンを介して電気的に接続される第２パッド、前記第３－２型半導体層と第３貫通パターンを介して電気的に接続される第３パッド、および前記第１－１型半導体層と第４貫通パターンを介して、第２－１型半導体層と第５貫通パターンを介して、前記第３－１型半導体層と第６貫通パターンを介して電気的に接続されている共通パッドを含むことができる。
実施例によれば、前記共通パッドは、前記第４乃至第６貫通パターンと接し、第１幅を有する第１部分と前記第１の部分から前記絶縁構造体の一面に延長され、第１幅よりも大きい第２幅を有する第２部分を含むことができる。
実施例によれば、前記第１乃至第３パッドのそれぞれは、前記第１幅よりも大きい第３幅を有することができる。
実施例によれば、前記共通パッドは、前記発光構造体の一面の少なくとも一部を覆う第１幅を有する第１部分と前記第１部分から前記絶縁構造体の一面に延長して、第１幅と同じ第２幅を有する第２部分を含むことができる。
実施例によれば、前記共通パッドは、前記発光構造体の一面全体を覆い、前記第１乃至第３貫通パターンそれぞれを露出させるホールを含み、前記第１乃至第３貫通パターンそれぞれが前記ホールを介して前記第１乃至第３パッドのそれぞれと電気的に接続することができる。
実施例によれば、前記発光素子は、前記共通パッドと前記第１乃至第３パッドとの間を絶縁するパッシベーション膜をさらに含むことができる。
実施例によると、前記発光構造体は、複数であり、前記絶縁構造体は、前記発光構造体の間を満たし、前記共通パッドは隣接する発光構造体の共通パッドと一体化されることができる。
実施例によれば、前記隣接する発光構造体のそれぞれは、第１－１型半導体層が一体化されることができる。
その他の実施例の具体的な事項は、詳細な説明および図面に含まれている。
本発明の実施例に係る発光素子によれば、複数のパッドを含む発光構造体では、パッドのうち少なくとも１つが絶縁構造体に拡張され、残りのパッドが発光構造体内で拡大されたサイズを有して互いに離隔し配置されて、発光素子がマイクロ単位で小さくなってもパッドの面積を確保することができる。
本発明の一実施例に係る発光素子を説明するための斜視図である。 図１ａの発光素子の平面図である。 図１ｂの発光素子をＡ－Ａ’で切断した断面図である。 図１ｂの発光素子の変形例を説明するための断面図である。 本発明の他の実施例に係る発光素子を説明するための斜視図である。 図２ａの発光素子の平面図である。 本発明の他の実施例に係る発光素子を説明するための斜視図である。 図３ａの発光素子の平面図である。 図２ｂの発光素子の変形例を説明する平面図である。 図３ｂの発光素子の変形例を説明する平面図である。 本発明の実施例に係る発光素子のパッドの配置を説明するための平面図である。 本発明の実施例に係る発光素子のパッドの配置を説明するための平面図である。 本発明の実施例に係る発光素子のパッドの配置を説明するための平面図である。 本発明の実施例に係る発光素子のパッドの配置を説明するための平面図である。 本発明の他の実施例に係る発光素子を説明するための斜視図である。 図７ａの発光素子の平面図である。 図７ｂの発光素子をＡ－Ａ’で切断した断面図である。 図７ｂの発光素子の変形例を説明するための平面図である。 本発明の他の実施例に係る発光素子を説明するための斜視図である。 図８ａの発光素子の平面図である。 本発明の他の実施例に係る発光素子を説明するための斜視図である。 図９ａの発光素子の変形例を説明するための平面図である。 図９ｂの発光素子の変形例を説明するための平面図である。 本発明の一実施例に係る発光素子の製造方法を説明するための平面図である。 図１０ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施例に係る発光素子の製造方法を説明するための平面図である。 図１１ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施例に係る発光素子の製造方法を説明するための平面図である。 図１２ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施例に係る発光素子の製造方法を説明するための平面図である。 図１３ａの発光素子をＡ－Ａ’で切断した断面図である。 本発明の一実施例に係る発光素子の製造方法を説明するための平面図である。 図１４ａの発光素子をＡ－Ａ’で切断した断面図である。 図１４ｂの発光素子を実装基板上に実装する図である。
本発明の構成と効果を十分に理解するために、添付した図面を参照して、本発明の好ましい実施例を説明する。しかし、本発明は、以下に開示されている実施形態に限定されるものではなく、様々な形で実装することができ、様々な変更を加えることができる。
また、本発明の実施例で使用される用語は、別の方法で定義されていない限り、当該技術分野における通常の知識を有する者に一般的に知られている意味で解釈されることができる。
以下、図面を参照して、本発明の実施例に係る発光素子について詳細に説明する。
図１ａは、本発明の一実施例に係る発光素子を説明するための斜視図であり、図１ｂは、図１ａの発光素子の平面図であり、図１ｃは、図１ｂの発光素子をＡ－Ａ’で切断した断面図である。図１ｄは、図１ｂの発光素子の変形例を説明するための断面図である。図２ａおよび図３ａは、本発明の他の実施例に係る発光素子を説明するための斜視図であり、図２ｂおよび図３ｂは、図２ａおよび図３ａの発光素子の平面図である。
図１ａ、図１ｂ、図１ｃ、図１ｄ、図２ａ、図２ｂ、図３ａ、および図３ｂを参照すると、発光素子は、複数の発光部を含む発光構造体（ＬＥＳ）と発光構造体（ＬＥＳ）の外側に配置される絶縁構造体（ＤＥＳ）を含むことができる。
発光構造体（ＬＥＳ）は、垂直方向の積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、第３発光部（ＬＥ３）を含むことができる。
一実施例によると、第２発光部（ＬＥ２）に面している第１発光部（ＬＥ１）の一面に対向する他の面が光取り出し面であることができる。この場合には、第１発光部（ＬＥ１）で発光される光の波長が最も短く、第２発光部（ＬＥ２）で発光される光の波長が第１発光部（ＬＥ１）で発光される光の波長よりも長く、第３発光部（ＬＥ３）で発光される光の波長よりも短く、第３発光部（ＬＥ３）で発光される光の波長が最も長いことができる。例えば、第１発光部（ＬＥ１）は、青色光を発光させ、第２発光部（ＬＥ２）は、緑色光を発光させ、第３発光部（ＬＥ３）は、赤色光を発光させることができる。しかし、本開示が、これに限定されるものではなく、第１発光部（ＬＥ１）は緑色光を発光させ、第２発光部（ＬＥ２）は、青色光を発光させることができる。
第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、および第２オーミック層（２０８）を含み、第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、および第３オーミック層（３０８）を含むことができる。
第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、および第３ｎ型半導体層（３０２）のそれぞれは、Ｓｉがドープされた窒化ガリウム系半導体層であることができる。第１ｐ型半導体層（１０６）、第２ｐ型半導体層（２０６）、および第３ｐ型半導体層（３０６）のそれぞれは、Ｍｇがドープされた窒化ガリウム系半導体層であることができる。第１活性層（１０４）、第２活性層（２０４）、および第３活性層（３０４）のそれぞれは、多重量子井戸構造（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ：ＭＱＷ）を含むことができ、必要なピーク波長の光を放出するように、その組成比が決定されている。第１オーミック層（１０８）、第２オーミック層（２０８）、および第３オーミック層（３０８）のそれぞれは、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ－ｄｏｐｅｄ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＺＩＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＧＩＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺＴＯ（Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ－ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）などのような透明酸化物層（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ：ＴＣＯ）が使用されることができる。
第１発光部（ＬＥ１）は、第２発光部（ＬＥ２）と離隔されて配置されることができる。一例として、第１発光部（ＬＥ１）の第１オーミック層（１０８）と第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）が対向することができる。他の例として、第１発光部（ＬＥ１）の第１オーミック層（１０８）と第２発光部（ＬＥ２）の第２オーミック層（２０８）が対向することができる。
第２発光部（ＬＥ２）は、第３発光部（ＬＥ３）と離隔されて配置されることができる。一例として、第２発光部（ＬＥ２）の第２オーミック層（２０８）が第３発光部（ＬＥ３）の第３オーミック層（３０８）と対向することができる。他の例として、第２発光部（ＬＥ２）の第２オーミック層（２０８）が第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）と対向することができる。
発光素子は、互いに離隔した第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間で第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間を接着させる第１接着部（ＡＤ１）と、互いに離隔された第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間で第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間を接着させる第２接着部（ＡＤ２）と、をさらに含むことができる。第１接着部（ＡＤ１）および第２接着部（ＡＤ２）のそれぞれは、可視光を透過させ、絶縁性を有する物質を含むことができる。第１接着部（ＡＤ１）および第２接着部（ＡＤ２）のそれぞれは、ポリマー（ｐｏｌｙｍｅｒ）、レジスト（ｒｅｓｉｓｔ）またはポリイミド（ｐｏｌｙｉｍｉｄｅ）などを含むことができる。より具体的には、Ｅｐｏｘｙ、ＰＡＥ（ｐｏｌｙ ａｒｙｌｅｎｅ ｅｔｈｅｒ）系列のＦｌａｒｅ（商標）、ＭＳＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＰＭＭＡ（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ＰＤＭＳ（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ｆｌｕｏｒｏｐｏｌｙｍｅｒ、ｐｏｌｙｉｍｉｄｅ、ＰＥＥＫ（ｐｏｌｙｅｔｈｅｒｅｈｅｒｋｅｔｏｎｅ）、ＡＴＳＰ（Ａｒｏｍａｔｉｃ Ｔｈｅｒｍｏｓｅｔｔｉｎｇ Ｐｏｌｙｅｓｔｅｒ）、ＰＶＤＣ（Ｐｏｌｙｖｉｎｙｌｉｄｅｎｅ ｃｈｌｏｒｉｄｅ）、ＬＣＰ（ｌｉｑｕｉｄ－ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）、ＳＯＧ（Ｓｐｉｎ－Ｏｎ－Ｇｌａｓｓ）、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔａｄｉｅｎｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ ＳｉｌｓｅｓＱｕｉｏｘａｎｅｓ）、またはＳＵ－８フォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）とワックス（ｗａｘ）などからなる群から選ばれた少なくとも一つを含むことができる。
実施例での発光素子は、第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間に配置される第１カラーフィルタ（ＣＦ１）、および第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間に配置される第２カラーフィルタ（ＣＦ２）をさらに含むことができる。第１カラーフィルタ（ＣＦ１）は、第１発光部（ＬＥ１）の第１オーミック層（１０８）または第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）上に配置されることができる。第２カラーフィルタ（ＣＦ２）は、第２発光部（ＬＥ２）の第２オーミック層（２０８）または第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）上に配置されることができる。第１カラーフィルタ（ＣＦ１）は、第１発光部（ＬＥ１）から発生した光が第２発光部（ＬＥ２）および第３発光部（ＬＥ３）それぞれに影響を及ぼさないように、第１発光部（ＬＥ１）から発生された光を反射し、第２発光部（ＬＥ２）および第３発光部（ＬＥ３）それぞれから発生した光を通過させることができる。第２カラーフィルタ（ＣＦ２）は、第１発光部（ＬＥ１）および第２発光部（ＬＥ２）それぞれから発生した光が第３発光部（ＬＥ３）に影響を及ぼさないように、第１発光部（ＬＥ１）および第２発光部（ＬＥ２）から発生された光を反射し、第３発光部（ＬＥ３）から発生された光を通過させることができる。第１カラーフィルタ（ＣＦ１）および第２カラーフィルタ（ＣＦ２）それぞれはＴｉＯ２とＳｉＯ２が交互に積層された構造を有する分布ブラッグ反射（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ、ＤＢＲ）を含むことができる。第１カラーフィルタ（ＣＦ１）は、第２カラーフィルタ（ＣＦ２）とＴｉＯ２とＳｉＯ２が交代する回数と厚さが異なることがある。一実施例によると、選択的に第１カラーフィルタ（ＣＦ１）および第２カラーフィルタ（ＣＦ２）は省略することができる。
発光構造体（ＬＥＳ）は、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、および第１カラーフィルタ（ＣＦ１）を貫通して第１オーミック層（１０８）と電気的に接続される第１貫通パターン（ＶＰ１）と、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、および第２カラーフィルタ（ＣＦ２）を貫通して第２オーミック層（２０８）と電気的に接続される第２貫通パターン（ＶＰ２）と、第３オーミック層（３０８）と電気的に接続される第３貫通パターン（ＶＰ３）をさらに含むことができる。第３貫通パターン（ＶＰ３）は省略することができる。
また、発光構造体（ＬＥＳ）は、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、第１カラーフィルタ（ＣＦ１）、第１オーミック層（１０８）、第１ｐ型半導体層（１０６）、および第１活性層（１０４）を貫通して第１ｎ型半導体層（１０２）と電気的に接続される第４貫通パターン（ＶＰ４）と、第３発光部（ＬＥ３）、および第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、および第２活性層（２０４）を貫通して第２ｎ型半導体層（２０２）と電気的に接続される第５貫通パターン（ＶＰ５）と、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、および第３活性層（３０４）を貫通して第３ｎ型半導体層（３０２）と電気的に接続される第６貫通パターン（ＶＰ６）をさらに含むことができる。発光構造体（ＬＥＳ）は、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）および第６貫通パターン（ＶＰ６）をそれぞれ囲み、第３発光部（ＬＥ３）の上部面に延長するパッシベーション膜（ＰＶＴ）をさらに含むことができる。パッシベーション膜（ＰＶＴ）は、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）のそれぞれの上部面を露出させることができる。
一実施例によると、パッシベーション膜（ＰＶＴ）は、絶縁構造体（ＤＥＳ）と一のエッチング液（ｅｔｃｈａｎｔ）に対してエッチング選択比を有する物質を含むことができる。例えば、パッシベーション膜（ＰＶＴ）はＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌｘＯｙとＳｉＯｘからなる群から選択された少なくとも一つを含むことができる。
一方、図１ｄに示される他の実施例によると、発光構造体（ＬＥＳ）で、第４貫通パターン（ＶＰ４）は、第１接着部（ＡＤ１）、第１カラーフィルタ（ＣＦ１）、第１オーミック層（１０８）、第１ｐ型半導体層（１０６）、および第１活性層（１０４）を貫通して、第１ｎ型半導体層（１０２）と第２ｎ型半導体層（２０２）を電気的に接続することができる。第５貫通パターン（ＶＰ５）は、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、および第２活性層（２０４）を貫通して、第２ｎ型半導体層（２０２）と第３ｎ型半導体層（３０２）を電気的に接続することができる。第６貫通パターン（ＶＰ６）は、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、および第３活性層（３０４）を貫通して、第３ｎ型半導体層（３０２）と共通パッド（ＣＰＤ）を電気的に接続することができる。以下では、図１ｃに示された発光素子を例示的に説明するが、本発明はこれに限定されるものではない。
発光構造体（ＬＥＳ）は、パッシベーション膜（ＰＶＴ）上で互いに離間して配置される第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）をさらに含むことができる。第１パッド（ＰＤ１）は、第１貫通パターン（ＶＰ１）と、電気的に接続されて、第１オーミック層（１０８）と電気的に接続することができる。第２パッド（ＰＤ２）は、第２貫通パターン（ＶＰ２）と電気的に接続されて、第２オーミック層（２０８）と電気的に接続することができる。第３パッド（ＰＤ３）は、第３貫通パターン（ＶＰ３）と電気的に接着されて、第３オーミック層（３０８）と電気的に接続することができる。共通パッド（ＣＰＤ）は、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と電気的に共通に接着されて、第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、および第３ｎ型半導体層（３０２）と共通で電気的に接続することができる。
一般的に、発光構造体（ＬＥＳ）の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれは、パッシベーション膜（ＰＶＴ）の面積を４等分に分けて、互いに離隔されて配置される。しかし、発光素子の大きさがマイクロ単位で減少することに応じて発光構造体（ＬＥＳ）の上部面、すなわち、パッシベーション膜（ＰＶＴ）の上部面の面積が減り、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの面積も減少する。そこで、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの電気抵抗が増加することができる。また、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）を実装基板に実装する上で、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの面積を確保しづらく、実装基板上のパッドと安定的に電気的に接着しづらくすることもある。
これを克服するために、本発明の実施形態によると、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のうち少なくとも一つが発光構造体（ＬＥＳ）の上部面から絶縁構造体（ＤＥＳ）に延長する構造を有することができる。少なくとも一つのパッドが発光構造体（ＬＥＳ）の上部面と接触する面積を最小限に抑え、絶縁構造体（ＤＥＳ）の上部面での拡張された構造を有し、少なくとも一つのパッドは、絶縁構造体（ＤＥＳ）で十分な面積を確保することができる。また、残りのパッドは限られた発光構造体（ＬＥＳ）の上部面に配置されることにより、従来よりも広い面積を確保することができる。
絶縁構造体（ＤＥＳ）は、発光構造体（ＬＥＳ）の一面と同一平面の上部面を有することができる。一例として、絶縁構造体（ＤＥＳ）の上部面は、発光構造体（ＬＥＳ）の上部面と同一平面であることができる。図示されていないが、発光構造体（ＬＥＳ）は、パッシベーション膜（ＰＶＴ）上に、様々な構造の追加パターンをより配置することができ、この場合には、発光構造体（ＬＥＳ）の上部面は、追加されたパターンの上部面であることができる。
絶縁構造体（ＤＥＳ）はＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌｘＯｙとＳｉＯｘからなる群から選択された少なくとも一つを含むことができる。または絶縁構造体（ＤＥＳ）は、ＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）、フォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）、エポキシ（ｅｐｏｘｙ）、ＰＤＭＳ（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、シリコーン（ｓｉｌｉｃｏｎｅ）、ＳＯＧ（Ｓｐｉｎ－Ｏｎ－Ｇｌａｓｓ）、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔａｄｉｅｎｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ ＳｉｌｓｅｓＱｕｉｏｘａｎｅｓ）、ＳＵ－８フォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）、ＰＡＥ（ｐｏｌｙ ａｒｙｌｅｎｅ ｅｔｈｅｒ）系列のＦｌａｒｅ（商標）、ＭＳＳＱ（ｍｅｔｈｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＰＭＭＡ（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ｆｌｕｏｒｏｐｏｌｙｍｅｒ、ｐｏｌｙｉｍｉｄｅ、ＰＥＥＫ（ｐｏｌｙｅｔｈｅｒｅｈｅｒｋｅｔｏｎｅ）、ＡＴＳＰ（Ａｒｏｍａｔｉｃ Ｔｈｅｒｍｏｓｅｔｔｉｎｇ Ｐｏｌｙｅｓｔｅｒ）、ＰＶＤＣ（Ｐｏｌｙｖｉｎｙｌｉｄｅｎｅ ｃｈｌｏｒｉｄｅ）、ＬＣＰ（ｌｉｑｕｉｄ－ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）、ワックス（ｗａｘ）とブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）などからなる群から選択された少なくとも一つを含むことができる。
前述したように、絶縁構造体（ＤＥＳ）は、パッシベーション膜（ＰＶＴ）と一のエッチング液についてエッチング選択比を有する物質を有することができる。
以下では、絶縁構造体（ＤＥＳ）の上部面に延長する少なくとも一つのパッドが共通パッド（ＣＰＤ）であることが例示的に説明する。
共通パッド（ＣＰＤ）は、発光構造体（ＬＥＳ）の上部面から第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と電気的に接続される第１部分（ＰＴ１）と、第１部分（ＰＴ１）から絶縁構造体（ＤＥＳ）の上部面に延長する第２部分（ＰＴ２）を含むことができる。共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、第１面積を有し、共通パッド（ＣＰＤ）の第２部分（ＰＴ２）は、第１面積よりも大きい第２面積を有することができる。一例として、第１部分（ＰＴ１）は、第１幅（Ｗ１）を有し、第２部分（ＰＴ２）は、第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有することができる。このとき、幅方向が第１方向（ＤＲ１）であり、第１方向（ＤＲ１）に垂直な方向を第２方向（ＤＲ２）とする。
一実施例によると、第１面積は、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と電気的に接続されている最小限の面積であることができる。第２面積は、絶縁構造体（ＤＥＳ）の大きさと隣接する発光構造体（ＬＥＳ）との間の関係に基づいて、可能な限りの面積であることができる。このように、共通パッド（ＣＰＤ）は、絶縁構造体（ＤＥＳ）で電気的に安定した十分な面積を確保することができる。
共通パッド（ＣＰＤ）が、少なくとも第１面積で発光構造体（ＬＥＳ）の上部面に配置され、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）を除いた残りの発光構造体（ＬＥＳ）の上部面を第１パッド（ＰＤ１）、第２パッド（ＰＤ２）および第３パッド（ＰＤ３）が分割して占有することができる。一例として、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第１面積よりも大きい面積を有することができる。例えば、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第１幅（Ｗ１）よりも大きい幅を有することができる。
一実施例によると、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの外側壁は発光構造体（ＬＥＳ）の外側壁および絶縁構造体（ＤＥＳ）の外側壁の内側に配置されることができる。一例として、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、発光構造体（ＬＥＳ）の内部に配置されることができる。また、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、発光構造体（ＬＥＳ）の内部に配置され、共通パッド（ＣＰＤ）の第２部分（ＰＴ２）は、絶縁構造体（ＤＥＳ）の内部に配置されることができる。
図１ａおよび図１ｂに示されたように、共通パッド（ＣＰＤ）は平面観点から、「逆Ｌ」字形状を有することができる。第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、長方形の構造を有することができる。
本実施例では、絶縁構造体（ＤＥＳ）の上部面に延長する少なくとも一つのパッドを共通パッド（ＣＰＤ）として例示的に説明したが、本発明の絶縁構造体（ＤＥＳ）の上部面に延長する少なくとも一つのパッドを共通パッド（ＣＰＤ）に限定しない。
一実施例によれば、図１ｃに示すように、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の上に、それぞれ第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）をそれぞれ配置することができる。第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、Ｉｎ、Ｓｎ、Ｎｉ、Ｃｕなどの金属を含むはんだボール（ｓｏｌｄｅｒ ｂａｌｌ）ことができる。導電部の形態は、これに限定されず、第１乃至第３パッド（ＰＤ１、ＰＤ２、ＰＤ３）と共通パッド（ＣＰＤ）上にＩｎ、Ｓｎ、Ｎｉ、Ｃｕなどの金属を含む薄膜層を追加で形成することができる。第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のうちの少なくとも一つは、絶縁構造体（ＤＥＳ）上に配置されることができる。一例として、第４導電部（ＣＰ４）が絶縁構造体（ＤＥＳ）の上部に配置することができる。また、第４導電部（ＣＰ４）の一部は、発光構造体（ＬＥＳ）の上部に延長されることもできる。
図１ｃに示すように一例として、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、曲面である上面を有することができる。他の例として、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、上部を平坦にすることができる。また、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）それぞれは、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの上部面ではなく、実装基板のパッドに配置することもできる。
以下の実施例では、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）を省略して説明するが、本発明では、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）を追加する実施例も含んでいる。
図２ａ、図２ｂ、図３ａおよび図３ｂを参照すると、発光素子は、複数の発光構造体（ＬＥＳ）を含むことができる。複数の発光構造体（ＬＥＳ）の間を絶縁構造体（ＤＥＳ）で満たされて発光構造体（ＬＥＳ）の間を電気的に分離（ｉｓｏｌａｔｉｏｎ）することができる。説明の容易さのために、発光構造体（ＬＥＳ）は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）を含むことができる。第１発光構造体（ＬＥＳ１）の第１共通パッド（ＣＰＤ）および第２発光構造体（ＬＥＳ２）の第２共通パッド（ＣＰＤ）のそれぞれは、第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）との間に配置された絶縁構造体（ＤＥＳ）の上部面に延長することができる。
図２ａおよび２ｂに図示された一例として、第１共通パッド（ＣＰＤ）および第２共通パッド（ＣＰＤ）のそれぞれは、互いに離隔して配置されることができる。図３ａおよび図３ｂに示された他の例として、第１共通パッド（ＣＰＤ）および第２共通パッド（ＣＰＤ）は、互いに一体化されることができる。
図２ａおよび図２ｂに示された一実施例によると、第１共通パッド（ＣＰＤ）は、第２方向（ＤＲ２）に延長し、絶縁構造体（ＤＥＳ）の第１辺と平行な辺を長辺とし、第２共通パッド（ＣＰＤ）は、絶縁構造体（ＤＥＳ）の第１辺に対向する第２辺に平行な辺を長辺とする。例えば、平面の観点から、第１共通パッド（ＣＰＤ）は「逆Ｌ」字構造を有し、第２共通パッド（ＣＰＤ）は「Ｌ」字構造を有することができる。図２ｂを参照すると、第２発光構造体（ＬＥＳ２）は、第１発光構造体（ＬＥＳ１）を時計回りに１８０度回転させた構造を有することができる。
図３ａおよび図３ｂを参照すると、第１共通パッド（ＣＰＤ）および第２共通パッド（ＣＰＤ）は、互いに合わさって一体であることができる。一体型の共通パッド（ＣＰＤ）は、第１発光構造体（ＬＥＳ１）に延長する第１部分（ＰＴ１）と、第２発光構造体（ＬＥＳ２）に延長する第２部分（ＰＴ２）と、第１部分（ＰＴ１）と第２部分（ＰＴ２）との間を接続し絶縁構造体（ＤＥＳ）上に配置される第３部分（ＰＴ３）と、を含むことができる。第１部分（ＰＴ１）および第２部分（ＰＴ２）は、同じ第１面積を有し、第３部分（ＰＴ３）は、第１面積よりも大きい第２面積を有することができる。
発明を実施するための形態
図４ａおよび図４ｂは、図２ｂおよび図３ｂの発光素子の変形例を説明する平面図である。
図４ａによる他の実施例によると、第１共通パッド（ＣＰＤ）は、絶縁構造体（ＤＥＳ）の第１辺と平行な辺を長辺とし、第２共通パッド（ＣＰＤ）も絶縁構造体（ＤＥＳ）の第１辺と平行な辺を長辺とする。例えば、平面の観点から、第１共通パッド（ＣＰＤ）は「逆Ｌ」字構造を有することができる。図４ａに示されるように、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、絶縁構造体（ＤＥＳ）の中心を第１方向（ＤＲ１）に横切る仮想の垂直線（ＶＬ）について鏡像構造を有することができる。
図４ｂは、前述したように、第１共通パッド（ＣＰＤ）および第２共通パッド（ＣＰＤ）は、互いに一体化されることができる。
以下、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）のそれぞれの第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の配置関係を様々な実施例を介して説明する。
図５ａ、図５ｂ、図６ａ、および図６ｂは、本発明の実施例に係る発光素子のパッドの配置を説明するための平面図である。
図５ａおよび図６ａを参照すると、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれの第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の大きさは同じことができる。
図５ａに図示された一例として、絶縁構造体（ＤＥＳ）は、第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）との間に配置されることができる。第１発光構造体（ＬＥＳ１）において、第１パッド（ＰＤ１）および第２パッド（ＰＤ２）は、第１発光構造体（ＬＥＳ１）の上部面に配置され、第３パッド（ＰＤ３）と共通パッド（ＣＰＤ）は第１発光構造体（ＬＥＳ１）の上部面から絶縁構造体（ＤＥＳ）の上部面に延長された構造を有することができる。第２発光構造体（ＬＥＳ２）において、第１パッド（ＰＤ１）および第２パッド（ＰＤ２）は、第２発光構造体（ＬＥＳ２）の上部面に配置され、第３パッド（ＰＤ３）と共通パッド（ＣＰＤ）は第２発光構造体（ＬＥＳ２）の上部面から絶縁構造体（ＤＥＳ）の上部面に延長された構造を有することができる。絶縁構造体（ＤＥＳ）の中心を第１方向（ＤＲ１）に横切る仮想の垂直線（ＶＬ）に対し、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）は鏡像構造を有することができる。
平面の観点から、第１発光構造体（ＬＥＳ１）において、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）が第２方向（ＤＲ２）にシフトされて（ｓｈｉｆｔｅｄ）移動したもので、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置が第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの配置に応じて変更されることができる。一例として、第３貫通パターン（ＶＰ３）は、絶縁構造体（ＤＥＳ）に隣接し、第１発光構造体（ＬＥＳ１）の端に配置され、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）のそれぞれも絶縁構造体（ＤＥＳ）に隣接し、第１発光構造体（ＬＥＳ１）の端に配置されることができる。第２発光構造体（ＬＥＳ２）の第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置も第１発光構造体（ＬＥＳ１）の第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置と同じであり、詳細な説明を省略する。
図５ｂは、図５ａの変形例として、発光素子は、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）と第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）が合わさって一体構造を有することができる。
図６ａに図示された他の例として、絶縁構造体（ＤＥＳ）は、第１発光構造体（ＬＥＳ１）の一側に配置される第１絶縁構造体（ＤＥＳ１）、第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）との間に配置される第３絶縁構造体（ＤＥＳ３）、および第２発光構造体（ＬＥＳ２）の一側に配置される第２絶縁構造体（ＤＥＳ２）を含むことができる。第１発光構造体（ＬＥＳ１）において、第１パッド（ＰＤ１）および第２パッド（ＰＤ２）は、第１発光構造体（ＬＥＳ１）の上部面から第１絶縁構造体（ＤＥＳ１）の上部面に延長された構造を有することができる。第３パッド（ＰＤ３）と共通パッド（ＣＰＤ）は、第１発光構造体（ＬＥＳ１）の上部面から第３絶縁構造体（ＤＥＳ３）の上部面に延長された構造を有することができる。第２発光構造体（ＬＥＳ２）において、第１パッド（ＰＤ１）および第２パッド（ＰＤ２）は、第２発光構造体（ＬＥＳ２）の上部面から第２絶縁構造体（ＤＥＳ２）の上部面に延長された構造を有することができる。第３パッド（ＰＤ３）と共通パッド（ＣＰＤ）は、第２発光構造体（ＬＥＳ２）の上部面から第３絶縁構造体（ＤＥＳ３）の上部面に延長された構造を有することができる。第３絶縁構造体（ＤＥＳ３）の中心を第１方向（ＤＲ１）に横切る仮想の垂直線（ＶＬ）に対し、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）は鏡像構造を有することができる。
平面の観点から、図６ａの第１発光構造体（ＬＥＳ１）で第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの一部が第１発光構造体（ＬＥＳ１）の上部面を４等分して配置されるために、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置が図５ａの第１発光構造体（ＬＥＳ１）で第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置よりも自由度を有することができる。第２発光構造体（ＬＥＳ２）の１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置も第１発光構造体（ＬＥＳ１）の１貫通パターン、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の位置と同じであり、詳細な説明を省略する。
図６ｂは、図６ａの変形例として、発光素子は、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）と第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）が合わさって一体構造を有することができる。
図７ａは、本発明の他の実施例に係る発光素子を説明するための斜視図であり、図７ｂは、図７ａの発光素子の平面図であり、図７ｃは、図７ｂの発光素子をＡ－Ａ’で切断した断面図ある。図７ｄは、発光素子の変形例を説明するための平面図である。
図７ａ、図７ｂ、図７ｃ、および図７ｄを参照すると、発光素子は、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、および第３発光部（ＬＥ３）を含む複数の発光構造体（ＬＥＳ）と、発光構造体（ＬＥＳ）の間に配置される絶縁構造体（ＤＥＳ）を含むことができる。発光構造体（ＬＥＳ）は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）を含むことができる。
第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、および第２オーミック層（２０８）を含み、第３発光部（ＬＥ３）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）、および第３オーミック層（３０８）を含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間に配置される第１カラーフィルタ（ＣＦ１）および第１接着部（ＡＤ１）と、第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間に配置される第２接着部（ＡＤ２）および第２カラーフィルタ（ＣＦ２）をさらに含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第３発光部（ＬＥ３）上に配置される第１パッシベーション膜（ＰＶＴ１）をさらに含むことができる。第１パッシベーション膜（ＰＶＴ１）はＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌｘＯｙとＳｉＯｘからなる群から選択された少なくとも一つを含むことができる。一実施例によると、第１パッシベーション膜（ＰＶＴ１）の上部面は、絶縁構造体（ＤＥＳ）の上部面と同一平面であることができる。一方、第１パッシベーション膜（ＰＶＴ１）と絶縁構造体（ＤＥＳ）は一体であることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第１パッシベーション膜（ＰＶＴ１）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、および第１カラーフィルタ（ＣＦ１）を貫通して第１オーミック層（１０８）と電気的に接続される第１貫通パターン（ＶＰ１）と、第１パッシベーション膜（ＰＶＴ１）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、および第２カラーフィルタ（ＣＦ２）を貫通する第２オーミック層（２０８）と電気的に接続される第２貫通パターン（ＶＰ２）と、第１パッシベーション膜（ＰＶＴ１）を貫通して第３オーミック層（３０８）と電気的に接続される第３貫通パターン（ＶＰ３）をさらに含むことができる。
また、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ）のそれぞれは、第１パッシベーション膜（ＰＶＴ１）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、第１カラーフィルタ（ＣＦ１）、第１オーミック層（１０８）、第１ｐ型半導体層（１０６）、および第１活性層（１０４）を貫通して第１ｎ型半導体層（１０２）と電気的に接続される第４貫通パターン（ＶＰ４）と、第１パッシベーション膜（ＰＶＴ１）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、および第２活性層（２０４）を貫通して第２ｎ型半導体層（２０２）と電気的に接続される第５貫通パターン（ＶＰ５）と、第１パッシベーション膜（ＰＶＴ１）、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、および第３活性層（３０４）を貫通して第３ｎ型半導体層（３０２）と電気的に接続される第６貫通パターン（ＶＰ６）をさらに含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と共通で電気的に接続され、第１パッシベーション膜（ＰＶＴ１）を覆って絶縁構造体（ＤＥＳ）の上部面に延長する共通パッド（ＣＰＤ）をさらに含むことができる。一実施例によると、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）は、第１パッシベーション膜（ＰＶＴ１）上に配置される第１部分（ＰＴ１）と、第１部分（ＰＴ１）から絶縁構造体（ＤＥＳ）の上部面に延長する第２部分（ＰＴ２）を含むことができる。共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、第１パッシベーション膜（ＰＶＴ１）を部分的に覆ったり、全体的に覆ったりすることができる。一例として、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、第１幅（Ｗ１）を有し、第２部分（ＰＴ２）は、第１幅（Ｗ１）と同じ第２幅（Ｗ２）を有することができる。第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）は、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）と同じ構造を有するため、詳細な説明を省略する。
一実施例によると、共通パッド（ＣＰＤ）は、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）のそれぞれを露出させるホールを含むことができる。第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、共通パッド（ＣＰＤ）上に配置される第２パッシベーション膜（ＰＶＴ２）をさらに含むことができる。第２パッシベーション膜（ＰＶＴ２）はＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌｘＯｙとＳｉＯｘからなる群から選択された少なくとも一つを含むことができる。第２パッシベーション膜（ＰＶＴ２）はホールの側面を覆い、ホールの底面において第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）をそれぞれ露出させることができる。一実施例によると、第２パッシベーション膜（ＰＶＴ２）は共通パッド（ＣＰＤ）上で、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）のそれぞれの外側壁を囲むように延長することができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第２パッシベーション膜（ＰＶＴ２）が形成された共通パッド（ＣＰＤ）のホールを満たし、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれと電気的に接続される第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）をさらに含むことができる。
したがって、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第２パッシベーション膜（ＰＶＴ２）によって共通パッド（ＣＰＤ）と電気的に絶縁され、物理的に異なるレベルに位置することができる。また、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）それぞれの第１パッシベーション膜（ＰＶＴ１）および第２パッシベーション膜（ＰＶＴ２）によって電気的に絶縁されて、物理的に異なるレベルに位置することができる。したがって、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）のそれぞれの配置は、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の間だけ離隔すれば、自由に配置することができる。本発明では、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）のそれぞれの位置を図７ａ、図７ｂ、および図７ｃに図示されたものに限定しない。
一実施例によると、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）は、第２パッシベーション膜（ＰＶＴ２）の中心を横切る仮想の対角線上に配置されることができる。しかし、本発明では、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）それぞれが第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と重畳されないように配置することができる。したがって、本発明において、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）のそれぞれの配置をこれに限定するものではない。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第２パッシベーション膜（ＰＶＴ２）で第２パッシベーション膜（ＰＶＴ２）の面積を３等分して、互いに離間して配置される第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）をさらに含むことができる。一実施例によると、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第１方向（ＤＲ１）または第２方向（ＤＲ２）に延長する長方形の構造を有することができる。
前述したように、共通パッド（ＣＰＤ）を第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれと異なるレベルで配置して絶縁構造体（ＤＥＳ）の上部面に延長させる構造を有することにより、共通パッド（ＣＰＤ）は、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と電気的に接続され、絶縁構造体（ＤＥＳ）の上部面に延長されて実装基板のパッドと接触するのに十分な面積を確保することができる。加えて、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、第２パッシベーション膜（ＰＶＴ２）内では、既存の４等分に分割することを３等分に分けて互いに離隔して配置されることで、既存より広い面積を確保することができる。
図７ｃを参照すると、図７ａおよび図７ｂで説明された発光素子を実装基板（ＭＳＵＢ）上に実装した発光モジュールを示す。
発光モジュールは、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）上で、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）とそれぞれ電気的に接続される第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）をさらに含むすることができる。第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、Ｉｎ、Ｓｎ、Ｎｉ、Ｃｕなどの金属を含むはんだボール（ｓｏｌｄｅｒ ｂａｌｌ）ことができる。第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のうちの少なくとも一つは、絶縁構造体（ＤＥＳ）上に配置されることができる。一例として、第４導電部（ＣＰ４）が絶縁構造体（ＤＥＳ）の上部に配置することができる。また、第４導電部（ＣＰ４）の一部は、発光構造体（ＬＥＳ）の上部に延長されることもできる。
第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）は、回路基板のような実装基板（ＭＳＵＢ）のパッド（ＳＰＤ）と電気的に接続することができる。
図７ｄは、図７ｂの変形例として、発光素子は、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）と第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）が合わさって一体構造を有することができる。
図８ａは、本発明の他の実施例に係る発光素子を説明するための斜視図であり、図８ｂは、図８ａの発光素子の平面図である。
図８ａおよび図８ｂを参照すると、発光素子は、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、および第３発光部（ＬＥ３）を含む複数の発光構造体（ＬＥＳ）と、発光構造体（ＬＥＳ）の間に配置される絶縁構造体（ＤＥＳ）を含むことができる。発光構造体（ＬＥＳ）は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）を含むことができる。
第１発光構造体（ＬＥＳ１）において、第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、および第２ｎ型半導体層（２０２）を含み、第３発光部（ＬＥ３）は、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、および第３ｎ型半導体層（３０２）を含むことができる。第１発光構造体（ＬＥＳ１）は、第３オーミック層（３０８）上に配置されるパッシベーション膜（ＰＶＴ）をさらに含むことができる。
第２発光構造体（ＬＥＳ２）において、第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、および第２ｎ型半導体層（２０２）を含み、第３発光部（ＬＥ３）は、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、および第３ｎ型半導体層（３０２）を含むことができる。第１発光構造体（ＬＥＳ１）は、第３オーミック層（３０８）上に配置されるパッシベーション膜（ＰＶＴ）をさらに含むことができる。
本実施例によると、第１発光構造体（ＬＥＳ１）の第１ｎ型半導体層（１０２）と第２発光構造体（ＬＥＳ２）の第１ｎ型半導体層（１０２）は、相互に接続されて一体型であることができる。以下、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）の接続された第１ｎ型半導体層（１０２）を共通の第１ｎ型半導体層（１０２）とする。
一実施例によると、絶縁構造体（ＤＥＳ）は、共通の第１ｎ型半導体層（１０２）上で第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）との間を絶縁することができる。一方、絶縁構造体（ＤＥＳ）の上部面は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれの上部面と同一平面であることができる。一例として、パッシベーション膜（ＰＶＴ）の上部面は、絶縁構造体（ＤＥＳ）の上部面と同一平面であることができる。一方、パッシベーション膜（ＰＶＴ）と絶縁構造体（ＤＥＳ）は一体であることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間に配置される第１カラーフィルタ（ＣＦ１）および第１接着部（ＡＤ１）と、第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間に配置される第２接着部（ＡＤ２）および第２カラーフィルタ（ＣＦ２）をさらに含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第３発光部（ＬＥ３）上に配置されるパッシベーション膜（ＰＶＴ）をさらに含むことができる。パッシベーション膜（ＰＶＴ）はＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌｘＯｙとＳｉＯｘからなる群から選択された少なくとも一つを含むことができる。一実施例によると、パッシベーション膜（ＰＶＴ）の上部面は、絶縁構造体（ＤＥＳ）の上部面と同一平面であることができる。一方、パッシベーション膜（ＰＶＴ）と絶縁構造体（ＤＥＳ）は一体であることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、パッシベーション膜（ＰＶＴ）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、および第１カラーフィルタ（ＣＦ１）を貫通して第１オーミック層（１０８）と電気的に接続される第１貫通パターン（ＶＰ１）と、パッシベーション膜（ＰＶＴ）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、および第２カラーフィルタ（ＣＦ２）を貫通する第２オーミック層（２０８）と電気的に接続される第２貫通パターン（ＶＰ２）と、パッシベーション膜（ＰＶＴ）を貫通し、第３オーミック層（３０８）と電気的に接続される第３貫通パターン（ＶＰ３）をさらに含むことができる。第３貫通パターン（ＶＰ３）は省略することができる。また、パッシベーション膜（ＰＶＴ）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、および第２活性層（２０４）を貫通して第２ｎ型半導体層（２０２）と電気的に接続される第５貫通パターン（ＶＰ５）と、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、および第３活性層（３０４）を貫通して第３ｎ型半導体層（３０２）と電気的に接続される第６貫通パターン（ＶＰ６）をさらに含むことができる。
一実施例によると、発光素子は、絶縁構造体（ＤＥＳ）を貫通して、共通の第１ｎ型半導体層（１０２）と電気的に接続されている共通の貫通パターン（ＣＶＰ）をさらに含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、パッシベーション膜（ＰＶＴ）の上部面に配置される第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）と、パッシベーション膜（ＰＶＴ）から絶縁構造体（ＤＥＳ）の上部面に延長する共通パッド（ＣＰＤ）をさらに含むことができる。一実施例によると、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）は、第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）と合わさって一体型であることができる。他の実施例によると、第１発光構造体（ＬＥＳ１）の共通パッド（ＣＰＤ）は、第２発光構造体（ＬＥＳ２）の共通パッド（ＣＰＤ）のそれぞれは、互いに離隔して配置されることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれにおいて、第１パッド（ＰＤ１）は、第１貫通パターン（ＶＰ１）と、電気的に接触し、第２パッド（ＰＤ２）は、第２貫通パターン（ＶＰ２）と電気的に接触し、第３パッド（ＰＤ３）は、第３貫通パターン（ＶＰ３）と電気的に接触することができる。
一実施例によると、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）で共通パッド（ＣＰＤ）は、第１発光構造体（ＬＥＳ１）の第５貫通パターン（ＶＰ５）および第６貫通パターン（ＶＰ６）を共通に電気的に接触する第１部分（ＰＴ１）と、第２発光構造体（ＬＥＳ２）の第５貫通パターン（ＶＰ５）および第６貫通パターン（ＶＰ６）を共通に電気的に接触する第２部分（ＰＴ２）と、第１部分（ＰＴ１）および第２部分（ＰＴ２）を接続し、共通の貫通パターン（ＣＶＰ）と電気的に接触する第３部分（ＰＴ３）を含むことができる。第１部分（ＰＴ１）および第２部分（ＰＴ２）は、同じ面積を有することができる。第３部分（ＰＴ３）は、第１部分（ＰＴ１）および第２部分（ＰＴ２）よりも大きい面積を有することができる。一例として、第１部分（ＰＴ１）および第２部分（ＰＴ２）のそれぞれは、第１幅（Ｗ１）を有し、第３部分（ＰＴ３）は、第１幅（Ｗ１）よりも大きい第２幅（Ｗ２）を有することができる。
一実施例によると、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）で第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）のそれぞれは、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）および第２部分（ＰＴ２）の面積よりも大きい面積を有することができる。例えば、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）のそれぞれは、第１幅（Ｗ１）よりも大きい幅を有することができる。一例として、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）のそれぞれは、異なる面積を有することができる。他の例として、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）のそれぞれは、同じ面積で有することができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）において、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、第５貫通パターン（ＶＰ５）および第６貫通パターン（ＶＰ６）と接触するため、既存の第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の３個と接触する面積よりも小さいことができる。同様に、共通パッド（ＣＰＤ）の第３部分（ＰＴ３）の面積も減少することができる。そして、共通の貫通パターン（ＣＶＰ）と電気的に接続されている共通パッド（ＣＰＤ）の第３部分（ＰＴ３）が絶縁構造体（ＤＥＳ）の上部面を覆って、十分な面積を確保することができる。
このように、共通パッド（ＣＰＤ）の第１部分（ＰＴ１）および第２部分（ＰＴ２）の面積が減少されることで、第１発光構造体（ＬＥＳ１）の上部面および第２発光構造体（ＬＥＳ２）の上部面それぞれの残りの面積が増加することができる。すなわち、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）が広がった面積を３等分して配置されることにより、第１パッド（ＰＤ１）、第１パッド（ＰＤ１）、および第３パッド（ＰＤ３）の面積が増加することができる。
図９ａは、本発明の他の実施例に係る発光素子を説明するための斜視図であり、図９ｂは、図９ａの変形例に係る発光素子の平面図である。図９ａの断面は、図１ｃの断面図を参照する。
図９ａおよび図９ｂを参照すると、発光素子は、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、および第３発光部（ＬＥ３）を含む複数の発光構造体（ＬＥＳ）と、発光構造体（ＬＥＳ）の間に配置される絶縁構造体（ＤＥＳ）を含むことができる。発光構造体（ＬＥＳ）は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）を含むことができる。
第１発光構造体（ＬＥＳ１）において、第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、および第２ｎ型半導体層（２０２）を含み、第３発光部（ＬＥ３）は、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、および第３ｎ型半導体層（３０２）を含むことができる。第１発光構造体（ＬＥＳ１）は、第３オーミック層（３０８）上に配置されるパッシベーション膜（ＰＶＴ）をさらに含むことができる。
第２発光構造体（ＬＥＳ２）において、第１発光部（ＬＥ１）は、第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、および第１オーミック層（１０８）を含み、第２発光部（ＬＥ２）は、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、および第２ｎ型半導体層（２０２）を含み、第３発光部（ＬＥ３）は、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、および第３ｎ型半導体層（３０２）を含むことができる。第１発光構造体（ＬＥＳ１）は、第３オーミック層（３０８）上に配置されるパッシベーション膜（ＰＶＴ）をさらに含むことができる。
本実施例によると、第１発光構造体（ＬＥＳ１）の第１ｎ型半導体層（１０２）と第２発光構造体（ＬＥＳ２）の第１ｎ型半導体層（１０２）は、相互に接続されて一体型であることができる。以下、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）の接続された第１ｎ型半導体層（１０２）を共通の第１ｎ型半導体層（１０２）とする。
一実施例によると、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）で、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２オーミック層（２０８）、第２ｐ型半導体層（２０６）、および第２活性層（２０４）を部分的にエッチングして、第２ｎ型半導体層（２０２）を露出させ、第３オーミック層（３０８）、第３ｐ型半導体層（３０６）、および第３活性層（３０４）を部分的にエッチングして、第３ｎ型半導体層（３０２）を露出させるメサ構造を有することができる。一例として、第１活性層（１０４）、第１ｐ型半導体層（１０６）、第１オーミック層（１０８）、第１カラーフィルタ（ＣＦ１）、第１接着部（ＡＤ１）、および第２ｎ型半導体層（２０２）のそれぞれは、第１幅（Ｗ１）を有することができる。第２活性層（２０４）、第２ｐ型半導体層（２０６）、第２オーミック層（２０８）、第２カラーフィルタ（ＣＦ２）、第２接着部（ＡＤ２）、および第３ｎ型半導体層（３０２）それぞれは、第１幅（Ｗ１）よりも小さい第２幅（Ｗ２）を有することができる。第３活性層（３０４）、第３ｐ型半導体層（３０６）、第３オーミック層（３０８）のそれぞれは、第２幅（Ｗ２）よりも小さい第３幅（Ｗ３）を有することができる。
一実施例によると、パッシベーション膜（ＰＶＴ）は、第３発光部（ＬＥ３）で第２発光部（ＬＥ２）および第１発光部（ＬＥ１）の側面を覆う構造を有することができる。また、パッシベーション膜（ＰＶＴ）は、第２ｎ型半導体層（２０２）を露出させる第１ホールおよび第３ｎ型半導体層（３０２）を露出させる第２ホールを有することができる。
一実施例によると、絶縁構造体（ＤＥＳ）は、共通の第１ｎ型半導体層（１０２）上で第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）との間を絶縁することができる。一方、絶縁構造体（ＤＥＳ）の上部面は、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれの上部面と同一平面であることができる。一例として、パッシベーション膜（ＰＶＴ）の上部面は、絶縁構造体（ＤＥＳ）の上部面と同一平面であることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、パッシベーション膜（ＰＶＴ）で第１ホールおよび第２ホールを満たし、共通の第１ｎ型半導体層（１０２）と電気的に接続されている接続パターン（ＥＴ）をさらに含むことができる。接続パターン（ＥＴ）は、第３発光部（ＬＥ３）、第２発光部（ＬＥ２）、および第１発光部（ＬＥ１）それぞれの側面上に配置されたパッシベーション膜（ＰＶＴ）の一部を覆う共通の第１ｎ型半導体層（１０２）に延長される構造を有することができる。接続パターン（ＥＴ）によって第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、および第３ｎ型半導体層（３０２）は、電気的に接続することができる。また、接続パターン（ＥＴ）は、反射金属を含むことができ、発光構造体の側面に出てくる光を反射させることができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、第１発光部（ＬＥ１）と第２発光部（ＬＥ２）との間に配置される第１カラーフィルタ（ＣＦ１）および第１接着部（ＡＤ１）と、第２発光部（ＬＥ２）と第３発光部（ＬＥ３）との間に配置される第２接着部（ＡＤ２）および第２カラーフィルタ（ＣＦ２）をさらに含むことができる。
第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、パッシベーション膜（ＰＶＴ）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、第２カラーフィルタ（ＣＦ２）、第２発光部（ＬＥ２）、第１接着部（ＡＤ１）、および第１カラーフィルタ（ＣＦ１）を貫通して第１オーミック層（１０８）と電気的に接続される第１貫通パターン（ＶＰ１）と、パッシベーション膜（ＰＶＴ）、第３発光部（ＬＥ３）、第２接着部（ＡＤ２）、および第２カラーフィルタ（ＣＦ２）を貫通する第２オーミック層（２０８）と電気的に接続される第２貫通パターン（ＶＰ２）と、パッシベーション膜（ＰＶＴ）を貫通して第３オーミック層（３０８）と電気的に接続される第３貫通パターン（ＶＰ３）をさらに含むことができる。第３貫通パターン（ＶＰ３）は省略することができる。
また、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれは、パッシベーション膜（ＰＶＴ）の上部面上に配置される第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）をさらに含むことができる。第１パッド（ＰＤ１）は、第１貫通パターン（ＶＰ１）と、電気的に接触し、第２パッド（ＰＤ２）は、第２貫通パターン（ＶＰ２）と、電気的に接触し、第３パッド（ＰＤ３）は、第３貫通パターン（ＶＰ３）と電気的に接触することができる。
発光素子は、絶縁構造体（ＤＥＳ）を貫通して、共通の第１ｎ型半導体層（１０２）と電気的に接続されている共通の貫通パターン（ＣＶＰ）をさらに含むことができる。共通の貫通パターン（ＣＶＰ）は、共通の第１ｎ型半導体層（１０２）と電気的に接続されることで、共通の第１ｎ型半導体層（１０２）と電気的に接続されている接続パターン（ＥＴ）を介して第２ｎ型半導体層（２０２）および第３ｎ型半導体層（３０２）と電気的に接続することができる。
また、発光素子は、絶縁構造体（ＤＥＳ）上に配置され、共通の貫通パターン（ＣＶＰ）と電気的に接触する共通パッド（ＣＰＤ）をさらに含むことができる。
一実施例によると、共通パッド（ＣＰＤ）が絶縁構造体（ＤＥＳ）上に配置されることにより、第１発光構造体（ＬＥＳ１）の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）それぞれが第１発光構造体（ＬＥＳ１）の上部面から３等分して配置されることができる。第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）の配置構造に基づいて、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）それぞれの配置が変更されることができる。一例として、第１貫通パターン（ＶＰ１）および第３貫通パターン（ＶＰ３）は、発光素子の一辺に隣接して配置され、第２貫通パターン（ＶＰ２）は、発光素子の一辺に対向する他辺に隣接に配置することができる。しかし、本発明は、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）の配置をこれに限定しない。第２発光構造体（ＬＥＳ２）の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）のそれぞれは、第１発光構造体（ＬＥＳ１）の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）と同じであり、その詳細な説明を省略する。
このように、共通パッド（ＣＰＤ）が第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）と重畳されておらず、絶縁構造体（ＤＥＳ）上に配置されることにより、第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）それぞれの第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）が増加した面積を有することができる。
図９ｃは、図９ｂの変形例として、４つの発光構造体（ＬＥＳ）を例示的に説明する。
図９ｃでは、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれの面積を増加させ、発光素子が第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）を絶縁構造体（ＤＥＳ）の上部面にシフトされた配置を有することができる。この場合には、第１パッド（ＰＤ１）が第１貫通パターン（ＶＰ１）と、第２パッド（ＰＤ２）が第２貫通パターン（ＶＰ２）と、第３パッド（ＰＤ３）が第３貫通パターン（ＶＰ３）とそれぞれ電気的に接触する場合、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれの大きさと配置は自由である。
また、共通パッド（ＣＰＤ）は、４つの発光構造体（ＬＥＳ）のそれぞれの第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、第３ｎ型半導体層（３０２）を共通に電気的に接続することができる。
上述した実施例は、２つの発光構造体（ＬＥＳ）を含むもので説明したが、図９ｃに図示された発光素子のように４つの発光構造体（ＬＥＳ）に拡張することができる。
以下、本発明の実施例に係る発光素子の製造方法を説明する。本実施例では、図１ａ乃至１ｃに図示された発光素子を製造する方法を説明する。
図１０ａ、図１１ａ、図１２ａ、図１３ａ、図１４ａは、本発明の一実施例に係る発光素子の製造方法を説明するための平面図であり、図１０ｂ、図１１ｂ、図１２ｂ、図１３ｂ、図１４ｂは、図１０ａ、図１１ａ、図１２ａ、図１３ａ、図１４ａの発光素子をＡ－Ａ’で切断した断面図である。図１５は、図１４ｂの発光素子を実装基板上に実装する図である。
図１０ａおよび図１０ｂを参照すると、第１基板（１００）上に第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）をＭＯＣＶＤ（Ｍｅｔａｌ－Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、ＭＯＣ（Ｍｅｔａｌ－Ｏｒｇａｎｉｃ Ｃｈｌｏｒｉｄｅ）などの成長法を用いて順次形成し、第１ｐ型半導体層（１０６）上に第１オーミック層（１０８）を化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）工程、物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）工程などを通じて形成し、第１発光部（ＬＥ１）を形成することができる。
第１発光部（ＬＥ１）上に第１カラーフィルタ（ＣＦ１）および第１接着部（ＡＤ１）を形成することができる。必要に応じて、第１カラーフィルタ（ＣＦ１）は省略することができる。
第２基板（図示せず）上に第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）をＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、ＭＯＣなどの成長法を用いして順次形成し、第２ｐ型半導体層（２０６）上に第２オーミック層（２０８）をＣＶＤ、ＰＶＤプロセスなどを介して形成し、第２発光部（ＬＥ２）を形成することができる。
第２基板を裏返し、第１支持基板上に第２発光部（ＬＥ２）を第１支持基板上に一時的に付着することができる。このとき、第１支持基板上に第２オーミック層（２０８）が接することができる。第２基板は、ＬＬＯ（Ｌａｓｅｒ Ｌｉｆｔ－Ｏｆｆ）工程またはＣＬＯ（Ｃｈｅｍｉｃａｌ Ｌｉｆｔ－Ｏｆｆ）工程を介して除去されることができる。続いて、第１支持基板を裏返し、第１発光部（ＬＥ１）上に形成された第１接着部（ＡＤ１）の上に第２発光部（ＬＥ２）を積層させることができる。第１接着部（ＡＤ１）と第２ｎ型半導体層（２０２）が接着されることができる。
一方、第１支持基板に第２発光部（ＬＥ２）を一時的に付着する工程を省略すると、第２発光部（ＬＥ２）をすぐに第１接着部（ＡＤ１）上に付着して、第１接着部（ＡＤ１）上に第２オーミック層（２０８）が接着されることができる。
第２発光部（ＬＥ２）の上に第２カラーフィルタ（ＣＦ２）および第２接着部（ＡＤ２）を形成することができる。必要に応じて第２カラーフィルタ（ＣＦ２）は省略することができる。
第３基板上に、第３ｎ型半導体層（３０２）、第３活性層（３０４）、第３ｐ型半導体層（３０６）をＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、ＭＯＣなどの成長法を用いて順次形成して、第３ｐ型半導体層（３０６）上に第３オーミック層（３０８）をＣＶＤ、ＰＶＤプロセスなどを介して形成し、第３発光部（ＬＥ３）を形成することができる。
第３基板を裏返し、第２支持基板上に第３発光部（ＬＥ３）を第２支持基板上に一時的に付着することができる。このとき、第２支持基板上に第３オーミック層（３０８）が接することができる。第３基板は、ＬＬＯ工程またはＣＬＯ工程を経て除去されることができる。続いて、第２支持基板は、裏返し第２発光部（ＬＥ２）上に形成された第２接着部（ＡＤ２）の上に第３発光部（ＬＥ３）を積層させることができる。第２接着部（ＡＤ２）と第３ｎ型半導体層（３０２）が接着されることができる。
一方、第２支持基板に第３発光部（ＬＥ３）を一時的に付着する工程を省略すると、第３発光部（ＬＥ３）をすぐに第２接着部（ＡＤ２）上に付着して、第２接着部（ＡＤ２）上に第３オーミック層（３０８）が接着されることができる。
図１１ａおよび図１１ｂを参照すると、第１発光部（ＬＥ１）、第１カラーフィルタ（ＣＦ１）、第１接着部（ＡＤ１）、第２発光部（ＬＥ２）、第２カラーフィルタ（ＣＦ２）、第２接着部（ＡＤ２）、および第３発光部（ＬＥ３）をエッチングして第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）をそれぞれ形成することができる。
第１ビアホール（Ｈ１）は、第１オーミック層（１０８）を露出させ、第２ビアホール（Ｈ２）は、第２オーミック層（２０８）を露出させ、第３ビアホール（Ｈ３）は、第３オーミック層（３０８）を露出させることができる。第４ビアホール（Ｈ４）は、第１ｎ型半導体層（１０２）を露出させ、第５ビアホール（Ｈ５）は、第２ｎ型半導体層（２０２）を露出させ、第６ビアホール（Ｈ６）は、第３ｎ型半導体層（３０２）を露出させることができる。
一実施例によると、第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）を形成中に、垂直積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、および第３発光部（ＬＥ３）は素子分離され、複数の発光構造体（ＬＥＳ）を形成することができる。
図１２ａおよび図１２ｂを参照すると、第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）が形成された発光構造体（ＬＥＳ）のそれぞれの第３オーミック層（３０８）上に、第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）を埋め立てしないようにパッシベーション膜（ＰＶＴ）を連続的に形成することができる。続いて、第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）のそれぞれの底面に形成されたパッシベーション膜（ＰＶＴ）を選択的に除去することができる。したがって、パッシベーション膜（ＰＶＴ）は、第３オーミック層（３０８）の上部および第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）のそれぞれの側壁に残留することができる。
パッシベーション膜（ＰＶＴ）が形成された第１ビアホール（Ｈ１）、第２ビアホール（Ｈ２）、第３ビアホール（Ｈ３）、第４ビアホール（Ｈ４）、第５ビアホール（Ｈ５）、および第６ビアホール（Ｈ６）のそれぞれを満たす第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）を形成することができる。
図１３ａおよび図１３ｂを参照すると、複数の発光構造体（ＬＥＳ）の間を埋める絶縁構造体（ＤＥＳ）を形成することができる。一例として、発光構造体（ＬＥＳ）の間および上部を覆う絶縁構造体（ＤＥＳ）を形成した後、パッシベーション膜（ＰＶＴ）が露出するように絶縁構造体（ＤＥＳ）の上部面を研磨することができる。
絶縁構造体（ＤＥＳ）は、パッシベーション膜（ＰＶＴ）と一のエッチング液（ｅｔｃｈａｎｔ）に対してエッチング選択比を有する物質を有することができる。つまり、絶縁構造体（ＤＥＳ）がエッチングされる間、パッシベーション膜（ＰＶＴ）は、ほぼエッチングされないことになる。
図１４ａおよび図１４ｂを参照すると、第１貫通パターン（ＶＰ１）と、電気的に接続される第１パッド（ＰＤ１）と、第２貫通パターン（ＶＰ２）と、電気的に接続される第２パッド（ＰＤ２）と、第３貫通パターン（ＶＰ３）と電気的に接続される第３パッド（ＰＤ３）と、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と共通で電気的に接続されている共通パッド（ＣＰＤ）を形成することができる。
一実施例によると、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）と、パッシベーション膜（ＰＶＴ）上に、マスクパターンを形成することができる。マスクパターンは、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、および第３貫通パターン（ＶＰ３）をそれぞれ露出させる第１ホール、第２ホール、および第３ホールと、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）を一緒に露出させる第４ホールを含むことができる。マスクパターン上に、第１ホール、第２ホール、第３ホール、および第４ホールを満たすパッド膜を形成することができる。マスクパターンが露出するようにパッド膜上部をエッチングして、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）を形成することができる。第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）を形成した後、マスクパターンを除去することができる。
発光素子の大きさが数十ｕｍまで減少し、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）との間の離隔距離が狭小化している。パッド膜を形成した後、マスクパターンを形成してエッチングするとパッド膜エッチング残留物、例えば、金属パーティクルが第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）間に入り、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の間が短絡（ｓｈｏｒｔ）されることがある。
一実施例によると、マスクパターンを形成した後、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれを形成し、マスクパターンを除去することにより、金属のパーティクルのようなエッチング残渣による第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の間の短絡を防止することができる。
本実施例によると、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれは、発光構造体（ＬＥＳ）の内部に配置され、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、および第３パッド（ＰＤ３）のそれぞれの外側壁は発光構造体（ＬＥＳ）の外側壁の内側に配置されることができる。共通パッド（ＣＰＤ）の第１部分（ＰＴ１）は、発光構造体（ＬＥＳ）の内部に位置し、第２部分（ＰＴ２）は、絶縁構造体（ＤＥＳ）の内部に位置して、共通パッド（ＣＰＤ）の外側壁は発光構造体（ＬＥＳ）の外側壁および絶縁構造体（ＤＥＳ）の外側壁の内側に配置されることができる。
一方、第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれは、様々な実施形態に応じて様々な構造を有することができる。第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）の構造に応じて、第１貫通パターン（ＶＰ１）、第２貫通パターン（ＶＰ２）、第３貫通パターン（ＶＰ３）、第４貫通パターン（ＶＰ４）、第５貫通パターン（ＶＰ５）、および第６貫通パターン（ＶＰ６）の構造が変更されることができる。
図１５を参照すると、複数のパッド（ＭＰＤ１、ＭＰＤ２、ＭＰＤ３、ＭＰＤ４）が形成された実装基板（ＭＳＵＢ）上に第１発光構造体（ＬＥＳ１）および第２発光構造体（ＬＥＳ２）を含む発光素子を実装することができる。
一例として、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、図１ｃに示すように、発光素子の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）のそれぞれの上に形成されることができる。他の例として、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、実装基板（ＭＳＵＢ）の第１パッド（ＭＰＤ１）、第２パッド（ＭＰＤ２）、第３パッド（ＭＰＤ３）、および第４パッド（ＭＰＤ４）それぞれの上に形成されることができる。別の例として、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）のそれぞれは、発光素子の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）と、実装基板（ＭＳＵＢ）の第１パッド（ＭＰＤ１）、第２パッド（ＭＰＤ２）、第３パッド（ＭＰＤ３）、および第４パッド（ＭＰＤ４）それぞれの上部に形成されることができる。
第１基板（１００）を裏返し実装基板（ＭＳＵＢ）の第１パッド（ＭＰＤ１）、第２パッド（ＭＰＤ２）、第３パッド（ＭＰＤ３）、および第４パッド（ＭＰＤ４）に発光素子の第１パッド（ＰＤ１）、第２パッド（ＰＤ２）、第３パッド（ＰＤ３）、および共通パッド（ＣＰＤ）を対向するように配置することができる。
続いて、第１導電部（ＣＰ１）、第２導電部（ＣＰ２）、第３導電部（ＣＰ３）、および第４導電部（ＣＰ４）を熱処理して、実装基板上に、第１発光構造体（ＬＥＳ１）と第２発光構造体（ＬＥＳ２）を実装することができる。
一実施例によると、第１基板（１００）を除去することもできる。
以上、添付された図面を参照して、本発明の実施例を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形で実施することができることを理解できるだろう。したがって、以上で記述した実施例では、すべての面で例示的なものであり限定的ではないと理解しなければならない。

Claims (20)

  1. 複数の発光部を含む発光構造体と、
    前記発光構造体の外側に配置される絶縁構造体と、
    前記発光構造体の一面上で前記発光部と電気的に接続されているパッドと、
    を含み、
    前記パッドのそれぞれの外側壁は前記発光構造体の外側壁と前記絶縁構造体の外側壁の内側に配置され、
    前記パッドのうちの少なくとも一つは、前記絶縁構造体の一面に延長され、
    前記絶縁構造体の一面は、前記発光構造体の一面と同一平面である、発光素子。
  2. 前記絶縁構造体に延長する少なくとも一つのパッドを除いた残りのパッドは、前記発光構造体内に配置されている、請求項１に記載の発光素子。
  3. 前記絶縁構造体に延長する少なくとも一つのパッドは、
    前記発光構造体の一面に配置され、第１幅を有する第１部分と、
    前記第１部分から前記絶縁構造体の一面に延長し、前記第１幅よりも大きい第２幅を有する第２部分と、
    を含む、請求項１に記載の発光素子。
  4. 前記絶縁構造体に延長する少なくとも一つのパッドを除くパッドは、前記第１幅よりも大きい第３幅を有する、請求項３に記載の発光素子。
  5. 前記絶縁構造体に延長する少なくとも一つのパッドは、
    前記発光構造体の一面に配置され、第１面積を有する第１部分と、
    前記第１部分から前記絶縁構造体の一面に延長し、前記第１面積よりも大きい第２面積を有する第２部分と、
    を含む、請求項１に記載の発光素子。
  6. 前記絶縁構造体に延長する少なくとも一つのパッドは、
    前記発光構造体の一面の少なくとも一部を覆い、第１幅を有する第１部分と、
    前記第１部分から前記絶縁構造体の一面に延長し、前記第１幅と同じ第２幅を有する第２部分と、
    を含む、請求項１に記載の発光素子。
  7. 前記パッドは、互いに水平方向に離隔されている、請求項１に記載の発光素子。
  8. 前記絶縁構造体の一面に延長する一つのパッドは、他のパッドのうち少なくとも一つと重畳し、
    前記一つのパッドは、前記一つのパッドと重畳する少なくとも一つのパッドとパッシベーション膜によって絶縁されている、請求項１に記載の発光素子。
  9. 前記パッドのそれぞれは、同じサイズを有する、請求項１に記載の発光素子。
  10. 前記発光構造体は、複数であり、
    前記絶縁構造体は、前記発光構造体の間を満たし、
    前記絶縁構造体の一面に延長するパッドは隣接する発光構造体の発光部のうち少なくとも一つと電気的に接続されている、請求項１に記載の発光素子。
  11. 前記パッド上に配置され、前記パッドを実装基板に電気的に接着するため導電部を含み、
    前記導電部のうち少なくとも一つと前記絶縁構造体の一面との間に、前記少なくとも一つのパッドが配置される、請求項１に記載の発光素子。
  12. 前記発光構造体は、
    第１－１型半導体層、第１活性層、および第１－２型半導体層を含む第１発光部と、
    前記第１発光部上に配置され、第２－１型半導体層、第２活性層、および第２－２型半導体層を含む第２発光部と、
    前記第２発光部上に配置され、第３－１型半導体層、第３活性層、および第３－２型半導体層を含む第３発光部と、
    を含む、請求項１に記載の発光素子。
  13. 前記パッドは、
    前記第１－２型半導体層と、第１貫通パターンを介して電気的に接続される第１パッドと、
    前記第２－２型半導体層と第２貫通パターンを介して電気的に接続される第２パッドと、
    前記第３－２型半導体層と第３貫通パターンを介して電気的に接続される第３パッドと、
    前記第１－１型半導体層と第４貫通パターンを介して、前記第２－１型半導体層と第５貫通パターンを介して、前記第３－１型半導体層と第６貫通パターンを介して電気的に接続されている共通パッドと、
    を含む、請求項１２に記載の発光素子。
  14. 前記共通パッドは、
    前記第４乃至第６貫通パターンと接し、第１幅を有する第１部分と、
    前記第１部分から前記絶縁構造体の一面に延長され、第１幅よりも大きい第２幅を有する第２部分と、
    を含む、請求項１３に記載の発光素子。
  15. 前記第１乃至第３パッドのそれぞれは、前記第１幅よりも大きい第３幅を有する、請求項１４に記載の発光素子。
  16. 前記共通パッドは、
    前記発光構造体の一面の少なくとも一部を覆う第１幅を有する第１部分と、
    前記第１部分から前記絶縁構造体の一面に延長して、前記第１幅と同じ第２幅を有する第２部分と、
    を含む、請求項１３に記載の発光素子。
  17. 前記共通パッドは、前記発光構造体の一面全体を覆い、前記第１乃至第３貫通パターンそれぞれを露出させるホールを含み、
    前記第１乃至第３貫通パターンそれぞれ前記ホールを介して前記第１乃至第３パッドのそれぞれと電気的に接続されている、請求項１６に記載の発光素子。
  18. 前記共通パッドと前記第１乃至第３パッドとの間を絶縁するパッシベーション膜さらに含む、請求項１７に記載の発光素子。
  19. 前記発光構造体は、複数であり、
    前記絶縁構造体は、前記発光構造体の間を満たし、
    前記共通パッドは隣接する発光構造体の共通パッドと合わさった一体型である、請求項１３に記載の発光素子。
  20. 前記隣接する発光構造体のそれぞれは、第１－１型半導体層が合わさった一体型である、請求項１９に記載の発光素子。
JP2021521824A 2018-11-13 2019-11-12 発光素子 Pending JP2022505543A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862760381P 2018-11-13 2018-11-13
US62/760,381 2018-11-13
US16/676,711 US11967605B2 (en) 2018-11-13 2019-11-07 Light emitting device
US16/676,711 2019-11-07
PCT/KR2019/015342 WO2020101323A1 (ko) 2018-11-13 2019-11-12 발광 소자

Publications (2)

Publication Number Publication Date
JP2022505543A true JP2022505543A (ja) 2022-01-14
JPWO2020101323A5 JPWO2020101323A5 (ja) 2022-11-11

Family

ID=70552001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021521824A Pending JP2022505543A (ja) 2018-11-13 2019-11-12 発光素子

Country Status (7)

Country Link
US (1) US11967605B2 (ja)
EP (1) EP3882990A4 (ja)
JP (1) JP2022505543A (ja)
KR (1) KR20210076013A (ja)
CN (2) CN112970126A (ja)
BR (1) BR112021009132A2 (ja)
WO (1) WO2020101323A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967605B2 (en) * 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device
EP3671812B1 (en) * 2018-12-19 2022-02-09 IMEC vzw A method for bonding and interconnecting semiconductor chips
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
WO2021119906A1 (zh) * 2019-12-16 2021-06-24 厦门三安光电有限公司 一种发光二极管
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US11881539B2 (en) * 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11908678B2 (en) 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane
JP7432844B2 (ja) 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子
WO2024129810A1 (en) * 2022-12-16 2024-06-20 Lumileds Llc Die metallization for dense packed arrays

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
JPS5850575A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS58130582A (ja) * 1982-01-29 1983-08-04 Toshiba Corp デイスプレイ装置
JPH05129658A (ja) * 1991-10-30 1993-05-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2005072323A (ja) * 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
JP2005129799A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 光源装置及びプロジェクタ
JP2005216917A (ja) * 2004-01-27 2005-08-11 Seiko Epson Corp 光源装置及びプロジェクタ
JP2006012793A (ja) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd 発光素子および前記素子を用いた発光装置
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2006106671A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006106672A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006106670A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006319099A (ja) * 2005-05-12 2006-11-24 Oki Data Corp 半導体装置、プリントヘッド及び画像形成装置
JP2007095844A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
JP2010157692A (ja) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子及びその製造方法
JP2011243615A (ja) * 2010-05-14 2011-12-01 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2016015474A (ja) * 2014-05-07 2016-01-28 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光デバイス
WO2017198656A1 (de) * 2016-05-18 2017-11-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3452982B2 (ja) 1994-08-24 2003-10-06 ローム株式会社 Ｌｅｄプリントヘッド、およびｌｅｄアレイチップ、ならびにそのｌｅｄアレイチップの製造方法
JP2004014993A (ja) 2002-06-11 2004-01-15 Seiko Epson Corp 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
KR100665116B1 (ko) 2005-01-27 2007-01-09 삼성전기주식회사 Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
WO2007126092A1 (ja) * 2006-05-01 2007-11-08 Mitsubishi Chemical Corporation 集積型半導体発光装置およびその製造方法
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
KR101916369B1 (ko) * 2011-12-23 2018-11-08 서울바이오시스 주식회사 발광 다이오드
JP6024506B2 (ja) 2013-02-18 2016-11-16 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子およびその製造方法
CN107768362B (zh) 2013-03-28 2020-09-08 东芝北斗电子株式会社 发光装置及其制造方法
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR20160033521A (ko) * 2014-09-18 2016-03-28 서울바이오시스 주식회사 고출력 발광 장치
KR102513080B1 (ko) 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
KR101858540B1 (ko) 2016-10-19 2018-05-25 주식회사 세미콘라이트 반도체 발광소자
CN111108613B (zh) * 2017-09-13 2024-01-16 夏普株式会社 Led单元、图像显示元件及其制造方法
US11967605B2 (en) * 2018-11-13 2024-04-23 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575356A (en) * 1980-06-13 1982-01-12 Toshiba Corp Hybrid integrated circuit device
JPS5850575A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置
JPS58130582A (ja) * 1982-01-29 1983-08-04 Toshiba Corp デイスプレイ装置
JPH05129658A (ja) * 1991-10-30 1993-05-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2005072323A (ja) * 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
JP2005129799A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 光源装置及びプロジェクタ
JP2005216917A (ja) * 2004-01-27 2005-08-11 Seiko Epson Corp 光源装置及びプロジェクタ
JP2006012793A (ja) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd 発光素子および前記素子を用いた発光装置
JP2006106671A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006106672A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
JP2006106670A (ja) * 2004-05-25 2006-04-20 Victor Co Of Japan Ltd 表示装置
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2006319099A (ja) * 2005-05-12 2006-11-24 Oki Data Corp 半導体装置、プリントヘッド及び画像形成装置
JP2007095844A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
JP2008263127A (ja) * 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
JP2010157692A (ja) * 2008-12-31 2010-07-15 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子及びその製造方法
JP2011243615A (ja) * 2010-05-14 2011-12-01 Sanken Electric Co Ltd 発光素子及びその製造方法
JP2016015474A (ja) * 2014-05-07 2016-01-28 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光デバイス
WO2017198656A1 (de) * 2016-05-18 2017-11-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil

Also Published As

Publication number Publication date
CN210743981U (zh) 2020-06-12
KR20210076013A (ko) 2021-06-23
US11967605B2 (en) 2024-04-23
US20200152691A1 (en) 2020-05-14
EP3882990A4 (en) 2022-08-10
EP3882990A1 (en) 2021-09-22
BR112021009132A2 (pt) 2021-08-10
CN112970126A (zh) 2021-06-15
WO2020101323A1 (ko) 2020-05-22

Similar Documents

Publication Publication Date Title
JP2022505543A (ja) 発光素子
JP6898977B2 (ja) マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
US10475958B2 (en) Fluidic assembly top-contact LED disk
CN110024484A (zh) 使用半导体发光器件的显示装置及其制造方法
KR20200026845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
JP7444873B2 (ja) 発光素子
EP4002469A1 (en) Display device using micro led, and manufacturing method therefor
CN210516720U (zh) 发光元件
KR20180086410A (ko) 디스플레이 디바이스 및 비아-홀 전기 접속 구조체
JP7447105B2 (ja) 表示装置
US11908841B2 (en) Back emission display
BR112021014915A2 (pt) Dispositivo emissor de luz para exibição e aparelho de exibição compreendendo o mesmo
US20230014515A1 (en) Display device using micro led and manufacturing method thereof
US20210043678A1 (en) Led display panel and led display apparatus having the same
CN210866228U (zh) 发光元件
CN111129062B (zh) Led显示模组、led显示屏及制作方法
CN107431106B (zh) 流体组装顶接触led圆盘
JP7371089B2 (ja) 発光装置
KR20240027487A (ko) 마이크로 led 디스플레이와 그 제조 및 동작방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240507