JP2022155410A5 - - Google Patents

Claims (14)

1. 光を電荷に変換する第１光電変換部を有する第１画素ブロックと、
   光を電荷に変換する第２光電変換部を有する第２画素ブロックと
   を有する第１基板と、
   前記第１基板とともに積層される基板であって、
   前記第１光電変換部で変換された電荷により出力される第１信号をデジタル信号に変換する第１変換部と、
   前記第１変換部でデジタル信号に変換された前記第１信号に含まれるノイズ成分を除去する第１ノイズ除去部と
   を含む第１処理ブロックと、
   前記第２光電変換部で変換された電荷により出力される第２信号をデジタル信号に変換する第２変換部と、
   前記第２変換部でデジタル信号に変換された前記第２信号に含まれるノイズ成分を除去する第２ノイズ除去部と
   を含む第２処理ブロックと
   を有する第２基板と
   を備え、
   前記第１画素ブロックと前記第１処理ブロックとは、前記第１基板と前記第２基板とが積層される積層方向において互いに重なるように配置され、
   前記第２画素ブロックと前記第２処理ブロックとは、前記積層方向において互いに重なるように配置される、
   撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１処理ブロックは、前記第１変換部でデジタル信号に変換された前記第１信号を記憶する第１記憶部を有し、
   前記第２処理ブロックは、前記第２変換部でデジタル信号に変換された前記第２信号を記憶する第２記憶部を有する、
   撮像素子。
3. 請求項１または請求項２に記載の撮像素子において、
   前記第１画素ブロックは、
   前記第１光電変換部で変換された電荷が転送される第１蓄積部と、
   前記第１蓄積部の電荷を排出する第１リセット部と
   を有し、
   前記第２画素ブロックは、
   前記第２光電変換部で変換された電荷が転送される第２蓄積部と、
   前記第２蓄積部の電荷を排出する第２リセット部と
   を有し、
   前記第１ノイズ除去部は、前記第１リセット部により前記第１蓄積部の電荷を排出したときに出力される第３信号を用いて前記第１信号に含まれるノイズを除去し、
   前記第２ノイズ除去部は、前記第２リセット部により前記第２蓄積部の電荷を排出したときに出力される第４信号を用いて前記第２信号に含まれるノイズを除去する、
   撮像素子。
4. 請求項３に記載の撮像素子において、
   前記第１変換部は、前記第３信号をデジタル信号に変換し、
   前記第２変換部は、前記第４信号をデジタル信号に変換し、
   前記第１ノイズ除去部は、前記第１変換部でデジタル信号に変換された前記第３信号を用いて前記第１変換部でデジタル信号に変換された前記第１信号に含まれるノイズを除去し、
   前記第２ノイズ除去部は、前記第２変換部でデジタル信号に変換された前記第４信号を用いて前記第２変換部でデジタル信号に変換された前記第２信号に含まれるノイズを除去する、
   撮像素子。
5. 請求項４に記載の撮像素子において、
   前記第１処理ブロックは、前記第１変換部でデジタル信号に変換された前記第３信号を記憶する第３記憶部を有し、
   前記第２処理ブロックは、前記第２変換部でデジタル信号に変換された前記第４信号を記憶する第４記憶部を有する、
   撮像素子。
6. 請求項１から請求項５のいずれか一項に記載の撮像素子において、
   前記第１処理ブロックは、前記第１光電変換部で変換された電荷を蓄積する蓄積時間を制御する第１露光制御部を有し、
   前記第２処理ブロックは、前記第２光電変換部で変換された電荷を蓄積する蓄積時間を制御する第２露光制御部を有する、
   撮像素子。
7. 請求項６に記載の撮像素子において、
   前記第１露光制御部は、前記第１光電変換部で変換された電荷を蓄積する蓄積時間が第１蓄積時間になるように制御し、
   前記第２露光制御部は、前記第２光電変換部で変換された電荷を蓄積する蓄積時間が前記第１蓄積時間とは異なる第２蓄積時間になるように制御する、
   撮像素子。
8. 請求項６または請求項７に記載の撮像素子において、
   前記第１画素ブロックは、前記第１光電変換部で変換された電荷を転送する第１転送部を有し、
   前記第２画素ブロックは、前記第２光電変換部で変換された電荷を転送する第２転送部を有し、
   前記第１露光制御部は、前記第１転送部により前記第１光電変換部で変換された電荷の転送を開始するタイミングを制御し、
   前記第２露光制御部は、前記第２転送部により前記第２光電変換部で変換された電荷の転送を開始するタイミングを制御する、
   撮像素子。
9. 請求項６から請求項８のいずれか一項に記載の撮像素子において、
   前記第１画素ブロックは、前記第１光電変換部で変換された電荷を排出する第１排出部を有し、
   前記第２画素ブロックは、前記第２光電変換部で変換された電荷を排出する第２排出部を有し、
   前記第１露光制御部は、前記第１排出部により前記第１光電変換部で変換された電荷の排出を開始するタイミングを制御し、
   前記第２露光制御部は、前記第２排出部により前記第２光電変換部で変換された電荷の排出を開始するタイミングを制御する、
   撮像素子。
10. 請求項１から請求項９のいずれか一項に記載の撮像素子において、
    前記第１画素ブロックと前記第２画素ブロックとは、行方向に沿って配置される、
    撮像素子。
11. 請求項１０に記載の撮像素子において、
    前記第２画素ブロックは、前記行方向において前記第１画素ブロックの隣に配置される、
    撮像素子。
12. 請求項１から請求項９のいずれか一項に記載の撮像素子において、
    前記第１画素ブロックと前記第２画素ブロックとは、列方向に沿って配置される、
    撮像素子。
13. 請求項１２に記載の撮像素子において、
    前記第２画素ブロックは、前記列方向において前記第１画素ブロックの隣に配置される、
    撮像素子。
14. 請求項１から請求項１３のいずれか一項に記載の撮像素子を備える撮像装置。