JP2022150506A - 冗長運転電源ユニットおよび電源システム - Google Patents

Abstract

【課題】損失が小さい冗長運転電源ユニットを提供する。【解決手段】冗長運転電源ユニットは、複数の電源ユニットを備える冗長運転電源ユニットであって、複数の電源ユニットそれぞれの出力電圧のいずれか１つを相補的に負荷に印加する冗長運転電源ユニットであり、複数の電源ユニットそれぞれは、当該電源ユニットと負荷の間に配置されたトランジスタであって 当該電源ユニットの出力電圧が負荷に印加されるかどうかを制御するトランジスタを制御する制御信号を出力する制御部を備え、複数の電源ユニットそれぞれの制御部は互いに通信が可能なように構成されている。【選択図】図１

Description

本開示は冗長運転電源ユニットおよび電源システムに関するものである。

２つの電源ユニットの正極側出力をダイオードを介して突合せ接続することでバックアップ運転を行う方法が非特許文献１に示されている。

パワーサプライ テクニカルガイド、Ｐ．１８７０「バックアップ運転」、［online］、オムロン株式会社、［令和３年３月２日検索］、インターネット＜URL：https://www.fa.omron.co.jp/data_pdf/commentary/etc/ps/ps_guide.pdf＞

非特許文献１開示される方法では、電源ユニットの正極側に接続されるダイオードによる損失が大きいという問題がある。

本開示は上記のような問題を解決するためのものであり、損失が小さい冗長運転電源ユニットを提供することを目的とする。

本開示の冗長運転電源ユニットは、複数の電源ユニットを備える冗長運転電源ユニットであって、複数の電源ユニットそれぞれの出力電圧のいずれか１つを相補的に負荷に印加する冗長運転電源ユニットであり、複数の電源ユニットそれぞれは、当該電源ユニットと負荷の間に配置されたトランジスタであって当該電源ユニットの出力電圧が負荷に印加されるかどうかを制御するトランジスタを制御する制御信号を出力する制御部を備え、複数の電源ユニットそれぞれの制御部は互いに通信が可能なように構成されている、冗長運転電源ユニットである。

本開示の冗長運転電源ユニットは、複数の電源ユニットそれぞれの出力電圧のいずれか１つを相補的に負荷に印加する冗長運転電源ユニットであり、複数の電源ユニットそれぞれは、当該電源ユニットと負荷の間に配置されたトランジスタであって 当該電源ユニットの出力電圧が負荷に印加されるかどうかを制御するトランジスタを制御する制御信号を出力する制御部を備え、複数の電源ユニットそれぞれの制御部は互いに通信が可能なように構成されている。これにより、損失が小さい冗長運転電源ユニットが提供される。

実施の形態１の冗長運転電源ユニットおよび電源システムを示す図である。 制御部の構成を示すブロック図である。 実施の形態２の冗長運転電源ユニットおよび電源システムを示す図である。 制御部のハードウェア構成の一例を示す図である。 制御部のハードウェア構成の一例を示す図である。

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は、実施の形態１の電源システム３１の構成を示す図である。

電源システム３１は、主電源２０と冗長運転電源ユニット１１とを備える。主電源２０は冗長運転電源ユニット１１に電力を供給する電源である。

冗長運転電源ユニット１１は、２つの電源ユニット１を備える。２つの電源ユニット１を、電源ユニット１Ａおよび電源ユニット１Ｂとする。

電源ユニット１Ａと電源ユニット１Ｂとで、出力電圧は同等であり、かつ定格出力電力等の性能は同等である。

冗長運転電源ユニット１１は、トランジスタＱ_ＡとトランジスタＱ_Ｂとを備える。

冗長運転電源ユニット１１は、電源ユニット１Ａと電源ユニット１Ｂそれぞれの出力電圧のいずれか１つを相補的に負荷２１に印加する。つまり、冗長運転電源ユニット１１は、電源ユニット１Ａおよび電源ユニット１Ｂを用い冗長運転を行う。

電源ユニット１は、入力端子２、入力端子３、出力端子４、出力端子５、および制御部６を備える。

冗長運転電源ユニット１１の備える電源ユニット１それぞれには、入力端子２および入力端子３を介して、主電源２０からの電力が供給される。

主電源２０が電源ユニット１に供給する電流は、直流電流であってもよいし交流電流であってもよい。主電源２０は例えば系統電源または電池である。

電源ユニット１は、出力端子４と出力端子５の間に２Ｖ（Ｖは電圧の大きさを表す変数）の電圧を発生させ、負荷２１に対し電圧を印加する。出力端子４は正極側の出力端子であり、出力端子５は負極側の出力端子である。例えば、出力端子４の電位は＋Ｖであり、出力端子５の電位は－Ｖである。

主電源２０から出力される電圧は負荷２１が必要とする電圧とは異なっている。そのため、主電源２０から出力される電圧は、冗長運転電源ユニット１１によって負荷２１に適した電圧に変換されてから、負荷２１に印加される。

図２に示されるように、制御部６は通信部６１とトランジスタ制御部６２と監視部６３とを備える。通信部６１は、冗長運転電源ユニット１１の備える他の電源ユニット１との間での通信を行うためのものである。つまり、電源ユニット１Ａの通信部６１と電源ユニット１Ｂの通信部６１とは互いに通信を行う。監視部６３は、当該監視部６３を備える電源ユニット１の状態を監視するためのものである。制御部６は、例えば、監視部６３により電源ユニット１の温度、出力電圧、または出力電流またはこれらのうちの複数を監視し、電源ユニット１の状態を監視する。また、制御部６は、例えば、監視部６３により当該監視部６３を備える電源ユニット１の異常を検知する。

トランジスタＱ_ＡとトランジスタＱ_Ｂとはそれぞれ、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）であり、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）である。

電源ユニット１Ａの出力端子４はトランジスタＱ_Ａを介して突合せ点５０と接続されており、電源ユニット１Ｂの出力端子４はトランジスタＱ_Ｂを介して突合せ点５０と接続されている。電源ユニット１Ａの出力端子４と突合せ点５０の間にはトランジスタＱ_Ａが配置されている。電源ユニット１Ｂの出力端子４と突合せ点５０の間にはトランジスタＱ_Ｂが配置されている。トランジスタＱ_ＡおよびトランジスタＱ_Ｂのように、各電源ユニットが接続される突合せ点と各電源ユニットとの間に配置される素子を突合せ素子と呼ぶ。

トランジスタＱ_Ａは、電源ユニット１Ａの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタである。トランジスタＱ_Ｂは、電源ユニット１Ｂの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタである。

電源ユニット１Ａの出力端子５と突合せ点５１はトランジスタを介さずに接続されている。電源ユニット１Ｂの出力端子５と突合せ点５１はトランジスタを介さずに接続されている。

電源ユニット１Ａの制御部６は、トランジスタ制御部６２により、トランジスタＱ_Ａのオンとオフを制御する。電源ユニット１Ｂの制御部６は、トランジスタ制御部６２により、トランジスタＱ_Ｂのオンとオフを制御する。これにより、負荷２１には、電源ユニット１Ａと電源ユニット１Ｂのいずれか片方からのみ電流が供給される。

電源ユニット１Ａの制御部６と電源ユニット１Ｂの制御部６とは互いに通信可能なように構成されている。電源ユニット１Ａの制御部６と電源ユニット１Ｂの制御部６との間は、例えば、図１に示されるように、１本の通信線７１で接続されている。通信線７１は例えば電気的な信号による通信を行う用の通信線である。

例えば、電源ユニット１Ａの制御部６の通信部６１は周波数ｆ_Ａの正弦波信号Ｓ_Ａを通信線７１に出力し、電源ユニット１Ｂの制御部６の通信部６１は周波数ｆ_Ｂの正弦波信号Ｓ_Ｂを通信線７１に出力する。電源ユニット１Ａの制御部６の通信部６１は通信線７１に正弦波信号Ｓ_Ｂがあるかどうかを検出する。電源ユニット１Ｂの制御部６の通信部６１は通信線７１に正弦波信号Ｓ_Ａがあるかどうかを検出する。これにより、電源ユニット１Ａと電源ユニット１Ｂが互いに通信する。周波数ｆ_Ａと周波数ｆ_Ｂとは異なる周波数である。周波数ｆ_Ａと周波数ｆ_Ｂとが異なることにより、１本の通信線７１により、正弦波信号Ｓ_Ａによる通信と正弦波信号Ｓ_Ｂによる通信を同時に行うことができる。周波数ｆ_Ａと周波数ｆ_Ｂとは、電源ユニット１Ａと電源ユニット１Ｂそれぞれの制御部６が正弦波信号Ｓ_Ａと正弦波信号Ｓ_Ｂを分解可能な程度に異なっている。

冗長運転電源ユニット１１では、冗長運転電源ユニット１１の備える複数の電源ユニット１それぞれの出力電圧の負荷２１への相補的な印加における優先度を設定可能である。つまり、電源ユニット１Ａと電源ユニット１Ｂには、それぞれ、冗長運転電源ユニット１１における優先度が定められる。優先度は、電源ユニット１Ａと電源ユニット１Ｂのどちらから優先的に負荷２１に電流が供給されるか、を表す。

電源ユニット１Ａと電源ユニット１Ｂとの両方が正常に動いている場合には、電源ユニット１Ａと電源ユニット１Ｂのうち優先度の高い方から負荷２１に電流が供給される。当該優先度の高い方の電源ユニットが故障等により正常に電流を供給できなくなった場合には、電源ユニット１Ａと電源ユニット１Ｂのうち優先度の低い方の電源ユニットから負荷２１に電流が供給される。以下では、電源ユニット１Ａを優先度が高い電源ユニット、電源ユニット１Ｂを優先度が低い電源ユニットとする。つまり、電源ユニット１Ａは稼働系であり、電源ユニット１Ｂは待機系である。優先度は、ソフトウェア的に保持されていてもよいし、ハードウェア的に保持されていてもよい。例えば、各電源ユニット１の優先度は予め定められ、例えば、各制御部６に当該制御部６を備える電源ユニット１の優先度が記憶される。各電源ユニット１は、使用者が優先度を設定するためのインターフェースを有し、当該インターフェースを介し使用者が当該電源ユニット１の優先度を設定可能である、という構成でもよい。

制御部６の通信部６１およびトランジスタ制御部６２の各機能は、処理回路により実現される。すなわち、電源ユニット１は、正弦波信号を送信および受信し、また、トランジスタを制御する制御信号を送信するための処理装置を備える。処理回路は、専用のハードウェアであっても、メモリに格納されるプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、ＤＳＰともいう）であってもよい。

処理回路が専用のハードウェアである場合の制御部６のハードウェア構成の一例は図４に示される。制御部６は、専用のハードウェアである処理回路１０１と、監視装置１０２を用いて実現される。処理回路１０１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、またはこれらを組み合わせたものが該当する。通信部６１およびトランジスタ制御部６２それぞれの機能をそれぞれの処理回路で実現してもよいし、各部の機能をまとめて単一の処理回路で実現してもよい。監視部６３は、監視装置１０２により実現される。監視装置１０２は例えば、温度計または電流計または電圧計またはそれらを組み合わせたものである。

処理回路がＣＰＵの場合の制御部６のハードウェア構成は図５に示される。制御部６は、監視装置１０２と、ＣＰＵ１０３と、メモリ１０４と、を用いて実現される。処理回路がＣＰＵ１０３の場合、通信部６１およびトランジスタ制御部６２の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリ１０４に格納される。ＣＰＵ１０３は、メモリ１０４に記憶されたプログラムを読み出して実行することにより、通信部６１およびトランジスタ制御部６２の機能を実現する。ここで、メモリとは、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリー、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の、不揮発性または揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等、または、今後使用されるあらゆる記憶媒体であってもよい。通信部６１による正弦波信号の送信または受信またはその両方は、ＣＰＵ１０３が直接正弦波信号の送信または受信またはその両方を行うことで行われてもよいし、正弦波信号の送信または受信またはその両方を行う通信機をＣＰＵ１０３が駆動することにより行われてもよい。また、トランジスタ制御部６２による制御信号の出力は、ＣＰＵ１０３が直接制御信号を出力することにより行われてもよいし、制御信号を出力する駆動部をＣＰＵ１０３が制御することにより行われてもよい。

通信部６１およびトランジスタ制御部６２の各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。例えば、通信部６１については専用のハードウェアとしての処理回路でその機能を実現し、トランジスタ制御部６２については処理回路がメモリに格納されたプログラムを読み出して実行することによってその機能を実現することが可能である。

このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述の各機能を実現することができる。

＜Ａ－２．動作＞
まず、冗長運転電源ユニット１１の動作中の定常状態について説明する。

定常状態において、トランジスタＱ_Ａは、稼働系である電源ユニット１Ａの制御部６の制御によりをオンになっており、負荷２１への電流供給はＡから行われている。また、定常状態において、電源ユニット１Ａの制御部６は通信線７１に正弦波信号Ｓ_Ａを出力している。

定常状態において、トランジスタＱ_Ｂは、待機系である電源ユニット１Ｂの制御部６の制御によりオフになっており、電源ユニット１Ｂから負荷２１への電流供給は遮断されている。定常状態において、電源ユニット１Ｂの制御部６は、通信線７１に電源ユニット１Ａからの正弦波信号Ｓ_Ａがある事を検出する。また、定常状態において、電源ユニット１Ｂの制御部６は、通信線７１への正弦波信号Ｓ_Ｂの出力を行わない。

定常状態では、負荷２１への電流供給が、電源ユニット１Ａのみによって行われる。

次に、冗長運転電源ユニット１１の立上げ時の動作を説明する。

冗長運転電源ユニット１１の立上げ時には、主電源２０から電源ユニット１Ａと電源ユニット１Ｂへの給電が開始され、電源ユニット１Ａと電源ユニット１Ｂが動作を開始しようとする。このとき、稼働系である電源ユニット１Ａは、通信線７１に電源ユニット１Ｂからの正弦波信号Ｓ_Ｂが無いことを確認する。電源ユニット１Ｂからの正弦波信号Ｓ_Ｂが通信線７１に無いことを確認すると、電源ユニット１Ａは、制御部６によりトランジスタＱ_Ａをオン状態にする。これにより、電源ユニット１Ａから負荷２１への電流供給が開始される。同時に、電源ユニット１Ａの制御部６は通信線７１への正弦波信号Ｓ_Ａの出力を開始する。

冗長運転電源ユニット１１の立上げ時、待機系である電源ユニット１Ｂの制御部６は、一定時間の間、トランジスタＱ_Ｂをオフとし、且つ、通信線７１への正弦波信号Ｓ_Ｂの出力を行わない。当該一定時間は、電源ユニット１Ａが立ち上がり正弦波信号Ｓ_Ａの出力を開始するのに充分な時間であり、例えば、予め定められ、制御部６に記憶される。電源ユニット１Ｂの制御部６は、当該一定時間の間に、通信線７１に電源ユニット１Ａからの正弦波信号Ｓ_Ａ、があることを検出する。そして、当該一定時間の後もトランジスタＱ_Ｂをオフのままにして電源ユニット１Ｂから負荷への電流供給を遮断し続け、また、通信線７１への正弦波信号Ｓ_Ｂの出力を行わない状態を継続する。

次に、冗長運転電源ユニット１１の動作中に稼働系である電源ユニット１Ａに異常が発生し、負荷２１への電流供給が正常に出来なくなった場合の動作について説明する。この場合、トランジスタＱ_Ａは電源ユニット１Ａの制御部６によってオフ状態にされ、電源ユニット１Ａから負荷２１への電流供給は遮断される。同時に、電源ユニット１Ａの制御部６は、通信線７１への正弦波信号Ｓ_Ａの出力を停止する。一方、待機系である電源ユニット１Ｂの制御部６は、通信線７１に正弦波信号Ｓ_Ａがなくなったことを検出し、トランジスタＱ_Ｂをオン状態とする。これにより電源ユニット１Ｂから負荷２１への電流供給が開始される。また、電源ユニット１Ｂの制御部６は、通信線７１に正弦波信号Ｓ_Ａがなくなったことを検出すると、通信線７１への正弦波信号Ｓ_Ｂの出力を開始する。結果として、稼働系である電源ユニット１Ａが異常な状態では、負荷２１への電流供給は、待機系である電源ユニット１Ｂのみによって行われる。

次に、電源ユニット１Ａに異常が発生し負荷２１への電流供給が電源ユニット１Ｂのみによって行われるようになった後、電源ユニット１Ａの異常が取り除かれ再度電源ユニット１Ａから負荷２１への電流供給が正常に行えるようになった場合の動作について説明する。電源ユニット１Ｂにより負荷２１への電流供給が行われている状態で電源ユニット１Ａが復帰した場合、電源ユニット１Ａの制御部６は、通信線７１に電源ユニット１Ｂからの正弦波信号Ｓ_Ｂがあることを確認する。通信線７１に電源ユニット１Ｂからの正弦波信号Ｓ_Ｂがあることを確認すると、電源ユニット１Ａの制御部６は、トランジスタＱ_Ａをオフにし続け、また、通信線７１への正弦波信号Ｓ_Ａを出力しない状態を継続する。結果として、負荷２１への電流供給が、待機系である電源ユニット１Ｂのみによって行われる状態が継続する。

電源ユニット１Ａが異常から復帰した後、負荷２１への電流供給が電源ユニット１Ｂのみによって行われている状態で、電源ユニット１Ｂに異常が起きた場合には、電源ユニット１Ｂは、上記の、電源ユニット１Ａに異常が起きた場合に電源ユニット１Ａが行うのと同様の動作を行う。また、その際、電源ユニット１Ａは、上記の、電源ユニット１Ａに異常が起きた場合に電源ユニット１Ｂが行うのと同様の動作を行う。これにより、電源ユニット１Ａによる負荷２１への電流供給が開始される。

以上説明したように、冗長運転電源ユニット１１は、負荷２１に対して１台の電源ユニット１から電流供給を行う。冗長運転電源ユニット１１は、例えば、負荷２１に対して最大でも１台の電源ユニット１のみから電流供給を行う。そのため、２台の電源ユニット１、つまり電源ユニット１Ａおよび電源ユニット１Ｂの出力電圧の差による影響、例えばノイズが発生、が抑制される。そのため、２台の電源ユニット１の出力電圧を揃えるための複雑な機構は不要であり、その分のコストを低減できる。

トランジスタＱ_ＡおよびトランジスタＱ_Ｂそれぞれの代わりにダイオードを用いた場合、トランジスタＱ_Ａの代わりのダイオードおよびトランジスタＱ_Ｂの代わりのダイオードのそれぞれに電流が流れるため、両方のダイオードにおいて損失が発生する。本実施の形態では、ダイオードではなくトランジスタＱ_ＡおよびトランジスタＱ_Ｂを用いており、片方のみがオンになるよう相補的に制御されるため、トランジスタＱ_ＡおよびトランジスタＱ_Ｂのうちどちらか片方のみで損失が発生する。

また、トランジスタＱ_ＡおよびトランジスタＱ_Ｂを用い、２台の電源ユニット１を稼働系と待機系とに役割分けすることで、２台の電源ユニット１の消耗度に差を持たせることができ、２台の電源ユニット１が同時期に故障するリスクを低減することができる。

電源ユニット１Ａと電源ユニット１Ｂとは１本の通信線により通信を行うため、電源ユニット１Ａと電源ユニット１Ｂとの通信を可能にするためのコストが抑えられる。

電源ユニット１Ａと電源ユニット１Ｂとが周波数の異なる正弦波信号を用いることで、電源ユニット１Ａと電源ユニット１Ｂとが１本の通信線により通信を行える。

電源ユニット１Ａと電源ユニット１Ｂとは、それぞれ、正弦波信号を送信するかしないかにより、互いに、自身の状態を通知する。

電源ユニット１Ａと電源ユニット１Ｂの出力の突合せ素子としてＦＥＴを用いることで、突合せ素子としてダイオードを用いる場合と比べ、突合せ素子のオン抵抗を例えば１／１０以下に抑制でき、また、突合せ素子における電力損失を例えば１／１０以下に抑制できる。

＜Ａ－３．効果＞
冗長運転電源ユニット１１は、複数の電源ユニット１を備える冗長運転電源ユニットであって、複数の電源ユニット１それぞれの出力電圧のいずれか１つを相補的に負荷２１に印加する冗長運転電源ユニットである。また、複数の電源ユニット１それぞれは、当該電源ユニット１と負荷２１の間に配置されたトランジスタであって当該電源ユニット１の出力電圧が負荷２１に印加されるかどうかを制御するトランジスタを制御する制御信号を出力する制御部６を備える。電源ユニット１それぞれの備える制御部６は、冗長運転電源ユニット１１の備える他の電源ユニットと通信可能に構成されている。これにより、冗長運転電源ユニット１１は、損失が小さい冗長運転電源ユニットである。

冗長運転電源ユニット１１は、複数の電源ユニット１を繋ぐ１本の通信線７１を備え、制御部６は、１本の通信線７１により、冗長運転電源ユニット１１の備える他の電源ユニット１と通信する。これにより、電源ユニット１Ａと電源ユニット１Ｂとの通信を可能にするためのコストが抑えられる。

＜Ａ－４．変形例＞
冗長運転電源ユニット１１の立上げ時に、例えば誤動作により電源ユニット１Ｂが先に負荷２１への電流供給を開始した場合、電源ユニット１Ａが通信線７１に電源ユニット１Ｂからの正弦波信号Ｓ_Ｂがあることを検出する。その場合、電源ユニット１Ａは、例えばトランジスタＱ_Ａをオフのままにし続け、且つ、通信線７１への正弦波信号Ｓ_Ａの出力を行わない状態を継続する。この場合、例えば、電源ユニット１Ｂが稼働系として働き、電源ユニット１Ａが待機系として働く。冗長運転電源ユニット１１の立上げ時に電源ユニット１Ｂが先に負荷２１への電流供給を開始する動作を想定しないで良い場合、電源ユニット１Ａは、冗長運転電源ユニット１１の立上げ時に、電源ユニット１Ｂからの正弦波信号Ｓ_Ｂが通信線７１にあるかどうかを確認せずに負荷２１への電流供給を開始するという構成であってもよい。

冗長運転電源ユニット１１において、冗長運転電源ユニット１１の立上げ時に、電源ユニット１Ｂが先に負荷２１への電流供給を開始する状況を想定しないで良く、かつ、電源ユニット１Ａの異常からの復帰等がなく、電源ユニット１Ｂが負荷２１に電流を供給した後に電源ユニット１Ａが再度負荷２１に電流を供給することがない場合、電源ユニット１Ａの制御部６は通信線７１に正弦波信号Ｓ_Ｂがあるかどうかを検出する機能を有さないでもよく、また、電源ユニット１Ｂの制御部６は通信線７１に正弦波信号Ｓ_Ｂを送る機能を有さないでもよい。このような構成であっても、優先度の相対的に高い電源ユニット１である電源ユニット１Ａの状態が、複数の電源ユニット１のうち優先度の相対的に低い電源ユニット１である電源ユニット１Ｂに対し通知され、電源ユニット１Ｂは電源ユニット１Ａから通知された電源ユニット１Ａの状態に基づいてトランジスタＱ_Ｂを制御する。それにより、冗長運転電源ユニット１１は、電源ユニット１Ａが負荷２１に電流を供給している状態で電源ユニット１Ａに異常が発生した場合に電源ユニット１Ｂが負荷２１への電流の供給を開始する、という冗長運転を行うことができる。

冗長運転電源ユニット１１において、トランジスタＱ_ＡとトランジスタＱ_Ｂとはそれぞれ電源ユニット１Ａの正極側の出力端子４と電源ユニット１Ｂの正極側の出力端子４に接続されていたが、トランジスタＱ_ＡとトランジスタＱ_Ｂとはそれぞれ電源ユニット１Ａの負極側の出力端子５と電源ユニット１Ｂの負極側の出力端子５に接続されていてもよい。

冗長運転電源ユニット１１はトランジスタＱ_ＡとトランジスタＱ_Ｂとを備えるとして説明したが、トランジスタＱ_ＡとトランジスタＱ_Ｂとは冗長運転電源ユニット１１の外部要素であってもよい。つまり、冗長運転電源ユニット１１は、冗長運転電源ユニット１１が備える電源ユニット１Ａと電源ユニット１Ｂの出力電圧を、外部要素であるトランジスタＱ_ＡとトランジスタＱ_Ｂを介して相補的に負荷２１に印加するものであってもよい。また、トランジスタＱ_ＡとトランジスタＱ_Ｂとは電源システム３１の外部要素であってもよい。つまり、電源システム３１は、電源システム３１が備える電源ユニット１Ａと電源ユニット１Ｂの出力電圧を、外部要素であるトランジスタＱ_ＡとトランジスタＱ_Ｂを介して相補的に負荷２１に印加するものであってもよい。

＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図３は実施の形態２の電源システム３２の構成を示す図である。

電源システム３２は、主電源２０と冗長運転電源ユニット１２を備える。主電源２０は、冗長運転電源ユニット１２に電力を供給する電源である。

本実施の形態の冗長運転電源ユニット１２は、３つ以上の電源ユニット１を備える。冗長運転電源ユニット１２は、当該３つ以上の電源ユニット１により、冗長運転を行う。冗長運転電源ユニット１２が備える電源ユニット１は３つ以上であればいくつでもよい。冗長運転電源ユニット１２の備える複数の電源ユニット１それぞれの構成は、実施の形態１で説明した電源ユニット１の構成と同じである。

以下では、例として、図３に示されるように、冗長運転電源ユニット１２が備える複数の電源ユニット１が、電源ユニット１Ａから電源ユニット１Ｎまでであるとして説明する。

電源ユニット１Ａ、電源ユニット１Ｂ、電源ユニット１Ｃ、・・・、および電源ユニット１Ｎのそれぞれで、出力電圧は同等であり、かつ定格出力電力等の性能は同等である。

冗長運転電源ユニット１２の備える電源ユニット１のそれぞれには、入力端子２と入力端子３を介して主電源２０からの電力が供給される。

冗長運転電源ユニット１２の備える電源ユニット１のそれぞれは、出力端子４と出力端子５の間に２Ｖ（Ｖは電圧の大きさを表す変数）の電圧を発生させる。

主電源２０から出力される電圧は負荷２１が必要とする電圧とは異なっている。そのため、主電源２０から出力される電圧は、冗長運転電源ユニット１２によって負荷２１に適した電圧に変換されてから、負荷２１に印加される。

トランジスタＱ_Ａは電源ユニット１Ａの制御部６によりオンオフを制御され、トランジスタＱ_Ｂは電源ユニット１Ｂの制御部６によりオンオフを制御され、トランジスタＱ_Ｃは電源ユニット１Ｃの制御部６によりオンオフを制御され、以下同様であり、トランジスタＱ_Ｎは電源ユニット１Ｎの制御部６によりオンオフを制御される。

トランジスタＱ_Ａは電源ユニット１Ａの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタであり、トランジスタＱ_Ｂは電源ユニット１Ｂの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタであり、トランジスタＱ_Ｃは、電源ユニット１Ｃの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタであり、以下同様であり、トランジスタＱ_Ｎは、電源ユニット１Ｎの出力電圧が負荷２１に印加されるかどうかを制御するトランジスタである。

トランジスタＱ_Ａは電源ユニット１Ａの出力端子４に接続されている。トランジスタＱ_Ｂは電源ユニット１Ｂの出力端子４に接続されている。トランジスタＱ_Ｃは電源ユニット１Ｃの出力端子４に接続されている。以下同様であり、トランジスタＱ_Ｎは電源ユニット１Ｎの出力端子４に接続されている。

電源ユニット１Ａから電源ユニット１Ｎそれぞれの出力端子４は、トランジスタＱ_ＡからトランジスタＱ_Ｎをそれぞれ介して、突合せ点５２と接続されている。つまり、電源ユニット１Ａの出力端子４と突合せ点５２の間にトランジスタＱ_Ａが配置されており、電源ユニット１Ｂの出力端子４と突合せ点５２の間にトランジスタＱ_Ｂが配置されており、電源ユニット１Ｃの出力端子４と突合せ点５２の間にトランジスタＱ_Ｃが配置されており、以下同様であり、電源ユニット１Ｎの出力端子４と突合せ点５２の間にトランジスタＱ_Ｎが配置されている。突合せ点５２は負荷２１と接続されている。

電源ユニット１Ａから電源ユニット１Ｎそれぞれの出力端子５は、それぞれ、突合せ点５３と接続されている。電源ユニット１Ａから電源ユニット１Ｎそれぞれの出力端子５と突合せ点５３の間には突合せ素子が配置されていない。突合せ点５３は負荷２１と接続されている。

電源ユニット１Ａから電源ユニット１Ｎそれぞれの制御部６は、互いに通信可能なように構成されている。電源ユニット１Ａから電源ユニット１Ｎそれぞれの制御部６は、例えば、１本の通信線７２で、一筆書き接続されている。

電源ユニット１Ａは通信線に周波数ｆ_Ａの正弦波信号Ｓ_Ａを出力する。電源ユニット１Ｂは通信線７２に周波数ｆ_Ｂの正弦波信号Ｓ_Ｂを出力する。電源ユニット１Ｃは通信線７２に周波数ｆ_Ｃの正弦波信号Ｓ_Ｃを出力する。以下同様であり、電源ユニット１Ｎは通信線７２に周波数ｆ_Ｎの正弦波信号Ｓ_Ｎを出力する。

周波数ｆ_Ａから周波数ｆ_Ｎはそれぞれ互いに相異なる。周波数ｆ_Ａから周波数ｆ_Ｎがそれぞれ互いに相異なることにより、１本の通信線７２により、正弦波信号Ｓ_Ａから正弦波信号Ｓ_Ｎそれぞれによる通信を同時に行うことができる。

電源ユニット１Ａから電源ユニット１Ｎには、それぞれ、冗長運転電源ユニット１２における優先度が定められる。優先度は、電源ユニット１Ａから電源ユニット１Ｎのうちどの電源ユニットが優先的に負荷２１に電流が供給するか、を表す。以下では、電源ユニット１Ａ、電源ユニット１Ｂ、電源ユニット１Ｃ、・・・、電源ユニット１Ｎの順で優先度が高いものとする。つまり、電源ユニット１Ａの優先度が最も高く、電源ユニット１Ｎの優先度が最も低い。電源ユニット１Ａは稼働系であり、電源ユニット１Ｂから電源ユニット１Ｎは待機系である。

＜Ｂ－２．動作＞
定常状態において、トランジスタＱ_Ａは、稼働系である電源ユニット１Ａの制御部６の制御により、オン状態である。これにより、電源ユニット１Ａから負荷２１に電流供給が行われる。また、電源ユニット１Ａの制御部６は、通信線７２に正弦波信号Ｓ_Ａを出力し続ける。

定常状態において、トランジスタＱ_ＢからトランジスタＱ_Ｎは、それぞれ、待機系である電源ユニット１Ｂから電源ユニット１Ｎそれぞれの制御部６の制御によりオフになっている。そのため、電源ユニット１Ｂから電源ユニット１Ｎのそれぞれから負荷２１への電流供給は遮断されている。定常状態において、電源ユニット１Ｂから電源ユニット１Ｎそれぞれの制御部６は、通信線７２に電源ユニット１Ａからの正弦波信号Ｓ_Ａがある事を検出する。また、定常状態において、電源ユニット１Ｂから電源ユニット１Ｎそれぞれの制御部６は、通信線７２への正弦波信号Ｓ_Ｂから正弦波信号Ｓ_Ｎの出力を行わない。

定常状態では、負荷２１への電流供給が、電源ユニット１Ａのみによって行われる。

次に、電源ユニット１Ａに異常が発生し、電源ユニット１Ａから負荷２１への電流供給が正常に出来なくなった場合について説明する。この場合、トランジスタＱ_Ａは電源ユニット１Ａの制御部６によってオフ状態にされ、電源ユニット１Ａから負荷２１への電流供給は遮断される。また、電源ユニット１Ａの制御部６は通信線７２への正弦波信号Ｓ_Ａの出力を停止する。一方、待機系である電源ユニット１Ｂの制御部６は、通信線７２に正弦波信号Ｓ_Ａがなくなったことを検出すると、トランジスタＱ_Ｂをオン状態とし、電源ユニット１Ｂから負荷２１への電流供給を開始する。同時に、電源ユニット１Ｂの制御部６は、通信線７２への正弦波信号Ｓ_Ｂの出力を開始する。電源ユニット１Ａに異常が発生し、電源ユニット１Ａから負荷２１への電流供給が正常に出来なくなった場合、待機系である電源ユニット１Ｃから電源ユニット１Ｎの制御部６は、通信線７２に正弦波信号Ｓ_Ａがなくなったことを検出すると、通信線７２に正弦波信号Ｓ_Ａがなくなってから電源ユニット１Ｂが通信線７２への正弦波信号Ｓ_Ｂの送信を開始するのに十分な時間待機し、その間に通信線７２から正弦波信号Ｓ_Ｂを検出する。そのため、電源ユニット１Ｃから電源ユニット１Ｎそれぞれの制御部６は、トランジスタＱ_ＣからトランジスタＱ_Ｎをオフにし続け、また、通信線７２に正弦波信号Ｓ_Ｃから正弦波信号Ｓ_Ｎのそれぞれを出力しない状態を継続する。

電源ユニット１Ａに異常が発生して電源ユニット１Ａから負荷２１への電流供給が遮断され、電源ユニット１Ｂから負荷２１への電流供給が行われている状態から、電源ユニット１Ｂに異常が発生した場合、トランジスタＱ_Ｂは電源ユニット１Ｂの制御部６によってオフ状態にされ、電源ユニット１Ｂから負荷２１への電流供給は遮断される。また、電源ユニット１Ｂの制御部６は通信線７２への正弦波信号Ｓ_Ｂの出力を停止する。そして、電源ユニット１Ｃの制御部６は、通信線７２に正弦波信号Ｓ_Ｂがなくなったことを検出すると、トランジスタＱ_Ｃをオン状態とし、電源ユニット１Ｃから負荷２１への電流供給を開始する。同時に、電源ユニット１Ｃの制御部６は、通信線７２への正弦波信号Ｓ_Ｃの出力を開始する。以下同様に、電源ユニット１Ｃから電源ユニット１Ｎそれぞれの制御部６は、通信線７２に当該電源ユニットより優先度の高い電源ユニットの正弦波信号を検出しなくなった場合に、当該電源ユニットの出力端子４に繋がれたトランジスタをオンとすることで当該電源ユニットから負荷２１への電流供給を開始し、また、通信線７２への正弦波信号の出力を開始する。電源ユニット１Ｃから電源ユニット１Ｎそれぞれの制御部６は、当該電源ユニットより優先度の高い電源ユニットの正弦波信号を検出しなくなったことを確認する際、元々負荷２１への電流供給を行っていた電源ユニットからの正弦波信号が通信線７２に検出されなくなった後に当該電源ユニットより優先度の高い電源ユニットが通信線７２への正弦波信号の出力を開始するのに十分な時間待機し、その間に当該電源ユニットより優先度の高い電源ユニットの正弦波信号を検出されなかった場合に、上記の動作を行う。

このように、稼働系である電源ユニット１Ａに異常がある状態においても、負荷２１への電流供給は、待機系である電源ユニット１Ｂから電源ユニット１Ｎのうちの１つの電源ユニットのみによって行われる。

次に、冗長運転電源ユニット１２の立上げ時の動作を説明する。冗長運転電源ユニット１２の立上げ時、つまり、主電源２０から電源ユニット１Ａから電源ユニット１Ｎそれぞれへの給電が開始されて電源ユニット１Ａから電源ユニット１Ｎが同時に動作開始しようとする時、稼働系である電源ユニット１Ａの制御部６は、通信線７２に正弦波信号Ｓ_Ｂから正弦波信号Ｓ_Ｎのいずれもない無いことを確認する。すると、電源ユニット１Ａの制御部６は、トランジスタＱ_Ａをオン状態にして電源ユニット１Ａから負荷２１への電流供給を開始する。同時に、電源ユニット１Ａの制御部６は通信線７２への正弦波信号Ｓ_Ａの出力を開始する。

冗長運転電源ユニット１２の立上げ時、待機系である電源ユニット１Ｂから電源ユニット１Ｎそれぞれの制御部６は、一定時間、トランジスタＱ_ＢからトランジスタＱ_Ｎそれぞれをオフ状態にし続け、かつ、通信線７２への正弦波信号Ｓ_Ｂから正弦波信号Ｓ_Ｎそれぞれの出力を停止したままにする。そして、電源ユニット１Ｂから電源ユニット１Ｎそれぞれの制御部６は、当該一定時間の間に電源ユニット１Ａから通信線７２への正弦波信号Ｓ_Ａの出力が開始されたことを確認すると、当該一定時間の後も、トランジスタＱ_ＢからトランジスタＱ_Ｎそれぞれをオフ状態にし続け、かつ、通信線７２への正弦波信号Ｓ_Ｂから正弦波信号Ｓ_Ｎそれぞれの出力を停止したままにする。これにより、冗長運転電源ユニット１２が立ち上がった後の定常状態では、負荷２１への電流供給は、稼働系である電源ユニット１Ａのみによって行われる。

以上説明したように、冗長運転電源ユニット１２では、冗長運転電源ユニット１２の備える複数の電源ユニット１それぞれの制御部６が互いに通信が可能なように構成されており、冗長運転電源ユニット１２は、複数の電源ユニット１それぞれの出力電圧のいずれか１つを相補的に負荷２１に印加する冗長運転を行う。

冗長運転電源ユニット１２は３つ以上の電源ユニット１を備えるので、冗長運転電源ユニット１２が備える電源ユニット１の分、冗長運転電源ユニット１２全体としての電源障害の発生率を抑えられる。

いずれか１つの電源ユニット１から負荷２１に電流が供給されることで、電源ユニット１に異常が発生する時期が分散され、冗長運転電源ユニット１２全体としての電源障害の発生を予見しやすくなる。

冗長運転電源ユニット１２の備える複数の電源ユニット１はトランジスタを介して突合せ接続されるので、損失が抑えられる。また、冗長運転電源ユニット１２の備える複数の電源ユニット１それぞれの制御部６は、１本の通信線７２で接続され互いに通信するので、通信のために必要な構成のコストが抑えられる。

冗長運転電源ユニット１２において、冗長運転電源ユニット１２が備える複数の電源ユニット１それぞれの制御部６は、冗長運転電源ユニット１２の全体的な構成に関する情報を知らないでもよい。冗長運転電源ユニット１２の全体的な構成に関する情報は、例えば、冗長運転電源ユニット１２がいくつの電源ユニット１を備えるか、自身を備える電源ユニット１の優先度が何番目に高いか、等である。

冗長運転電源ユニット１２の全体的な構成に関する情報を知らなくても、冗長運転電源ユニット１２の立ち上げ時、または負荷２１に電流を供給していた電源ユニット１に異常が発生した場合の、自身の優先度よりも優先度が高い電源ユニット１が負荷２１への電流の供給および正弦波信号の送信を開始するのに十分な待機時間が優先度に応じて定められていれば、上で説明した動作が実現される。また、当該待機時間が複数の電源ユニット１それぞれに対し定められることで、複数の電源ユニット１それぞれの優先度が定められていてもよい。この場合、待機時間が短い電源ユニット１は優先度が高い電源ユニットであり、待機時間が長い電源ユニット１は優先度が低い電源ユニットである。

＜Ｂ－３．変形例＞
冗長運転電源ユニット１２は、複数の電源ユニット１間の通信により、複数の電源ユニット１のうち優先度の相対的に高い電源ユニット１の状態が、複数の電源ユニット１のうち優先度の相対的に低い電源ユニット１に対し通知される、という構成であってよい。つまり、優先度の相対的に低い電源ユニット１から優先度の相対的に高い電源ユニット１への通知は行われない、という構成であってもよい。例えば、電源ユニット１の制御部６は、自身より優先度の高い電源ユニット１が送信する正弦波信号のみを検知する。この場合でも、複数の電源ユニット１それぞれが、複数の電源ユニット１間の通信において自身より優先度の高い電源ユニット１から通知された、自身より優先度の高い電源ユニット１の状態に基づいて、自身の出力電圧が負荷２１に印加されるかどうかを制御するトランジスタを制御する制御信号を出力することで、冗長運転電源ユニット１２は、最初は電源ユニット１Ａから負荷２１に電流を供給し、電源ユニット１Ａに異常が発生したら電源ユニット１Ｂから負荷２１に電流を供給し、電源ユニット１Ｂに異常が発生したら電源ユニット１Ｃから負荷２１に電流を供給し、・・・、という形の冗長運転を行うことができる。ただし、冗長運転電源ユニット１２が備える複数の電源ユニット１それぞれの制御部６が、自身を備える電源ユニット１の状態を互いに通知し合うことで、一度異常状態になった電源ユニット１が再度復帰する構成を実現することが可能であり、また、複数の電源ユニット１それぞれの出力電圧のいずれか１つを相補的に負荷２１に印加するという動作がより安定的に実現される。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，１Ａ，１Ｂ，１Ｃ，１Ｎ 電源ユニット、２，３ 入力端子、４，５ 出力端子、６ 制御部、１１，１２ 冗長運転電源ユニット、２０ 主電源、２１ 負荷、３１，３２ 電源システム、５０，５１ 突合せ点、５２，５３ 突合せ点、６１ 通信部、６２ トランジスタ制御部、６３ 監視部、７１，７２ 通信線、１０１ 処理回路、１０２ 監視装置、１０３ ＣＰＵ、１０４ メモリ、Ｑ_Ａ，Ｑ_Ｂ，Ｑ_Ｃ，Ｑ_Ｎ トランジスタ、Ｓ_Ａ，Ｓ_Ｂ，Ｓ_Ｃ，Ｓ_Ｎ 正弦波信号。

Claims (12)

1. 複数の電源ユニットを備える冗長運転電源ユニットであって、
   前記複数の電源ユニットそれぞれの出力電圧のいずれか１つを相補的に負荷に印加する冗長運転電源ユニットであり、
   前記複数の電源ユニットそれぞれは、当該電源ユニットと負荷の間に配置されたトランジスタであって当該電源ユニットの出力電圧が前記負荷に印加されるかどうかを制御するトランジスタを制御する制御信号を出力する制御部を備え、
   前記複数の電源ユニットそれぞれの前記制御部は互いに通信が可能なように構成されている、
   冗長運転電源ユニット。
2. 請求項１に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットを繋ぐ１本の通信線を備え、
   前記複数の電源ユニットそれぞれの前記制御部は、前記１本の通信線を介して互いに前記通信を行う、
   冗長運転電源ユニット。
3. 請求項１または２に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットそれぞれの前記制御部は、前記通信において、当該制御部を備える前記電源ユニットの状態を互いに通知し合う、
   冗長運転電源ユニット。
4. 請求項３に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットそれぞれの前記制御部は、前記通信において通知された他の前記電源ユニットの状態に基づいて、当該制御部を備える前記電源ユニットの出力電圧が前記負荷に印加されるかどうかを制御する前記トランジスタを制御する制御信号を出力する、
   冗長運転電源ユニット。
5. 請求項１から４のいずれか１項に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットそれぞれの前記制御部は、前記通信において、正弦波信号を他の前記複数の電源ユニットの前記制御部に対し送信し、
   前記複数の電源ユニットそれぞれの前記制御部は、前記通信において、他の前記複数の電源ユニットの前記制御部の送信した正弦波信号を受信する、
   冗長運転電源ユニット。
6. 請求項１または２に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットのうちの第１の電源ユニットの前記制御部は、前記通信において、前記第１の電源ユニットの状態を、前記複数の電源ユニットのうち前記第１の電源ユニットと異なる第２の電源ユニットの前記制御部に対し通知する、
   冗長運転電源ユニット。
7. 請求項６に記載の冗長運転電源ユニットであって、
   前記第２の電源ユニットの前記制御部は、前記通信により前記第１の電源ユニットから通知された前記第１の電源ユニットの状態に基づいて、前記第２の電源ユニットの出力電圧が前記負荷に印加されるかどうかを制御する前記トランジスタを制御する制御信号を出力する、
   冗長運転電源ユニット。
8. 請求項６または７に記載の冗長運転電源ユニットであって、
   前記第１の電源ユニットの前記制御部は、前記通信において、前記第２の電源ユニットの前記制御部に対し正弦波信号を送信し、
   前記第２の電源ユニットの前記制御部は、前記通信において、前記第１の電源ユニットの前記制御部が送信した正弦波信号を受信する、
   冗長運転電源ユニット。
9. 請求項１から８のいずれか１項に記載の冗長運転電源ユニットであって、
   前記複数の電源ユニットそれぞれの出力電圧の前記負荷への相補的な前記印加における、出力電圧の前記負荷への印加の優先度を設定可能である、
   冗長運転電源ユニット。
10. 請求項１または２に記載の冗長運転電源ユニットであって、
    前記複数の電源ユニットそれぞれの出力電圧の前記負荷への相補的な前記印加における、出力電圧の前記負荷への印加の優先度を設定可能であり、
    前記通信においては、前記複数の電源ユニットのうち前記優先度の相対的に高い前記電源ユニットの状態が、前記複数の電源ユニットのうち前記優先度の相対的に低い前記電源ユニットに対し通知される、
    冗長運転電源ユニット。
11. 請求項１０に記載の冗長運転電源ユニットであって、
    前記複数の電源ユニットそれぞれは、前記通信において自身より前記優先度の高い前記電源ユニットから通知された、自身より前記優先度の高い前記電源ユニットの状態に基づいて、自身の出力電圧が前記負荷に印加されるかどうかを制御する前記トランジスタを制御する制御信号を出力する、
    冗長運転電源ユニット。
12. 請求項１から１１のいずれか１項に記載の冗長運転電源ユニットと、
    前記冗長運転電源ユニットに電力を供給する電源と、
    を備える、
    電源システム。

Images