JP2022145648A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2022145648A
JP2022145648A JP2022042951A JP2022042951A JP2022145648A JP 2022145648 A JP2022145648 A JP 2022145648A JP 2022042951 A JP2022042951 A JP 2022042951A JP 2022042951 A JP2022042951 A JP 2022042951A JP 2022145648 A JP2022145648 A JP 2022145648A
Authority
JP
Japan
Prior art keywords
spacer member
wiring board
portions
lead
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022042951A
Other languages
English (en)
Inventor
裕隆 河辺
Hirotaka Kawabe
聡司 柳田
Soji Yanagida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JP2022145648A publication Critical patent/JP2022145648A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mounting Components In General For Electric Apparatus (AREA)

Abstract

【課題】リード部間を仕切る凸部をモールド樹脂に形成することなく、リード部間の絶縁距離を確保することができ、生産コストを削減することができる電子装置を得る。【解決手段】電子装置1は、配線基板3と、本体部71及び本体部71から延びる複数のリード部72を有する半導体素子7とを備え、複数のリード部72を配線基板3に挿通させた状態で半導体素子7が配線基板3に実装される電子装置1であって、リード部72が挿通された状態で配線基板3に実装された半導体素子7と配線基板3との間に配置される樹脂製のスペーサ部材8を備え、スペーサ部材8は、複数のリード部72が挿通される基部81と、複数のリード部72を囲むように基部81から立設された側壁部82と、基部81及び側壁部82によって形成され、絶縁材料Xを配置するための内部空間Sと、を有している。【選択図】図2

Description

本発明は、電子装置に関する。
特許文献1には、電子部品(半導体部品)の本体部(モールド樹脂)から延びる複数のリード部の間に配置される凸部(壁部)を本体部に形成し、この凸部によりリード部間の絶縁距離を確保する構成が開示されている。
特開平8-097333号公報
上記特許文献1に記載された技術では、リード部の間に凸部を形成するために専用の設備や専用の成形型が必要となる。また、複数の種類の電子部品に凸部を形成する場合、種類毎に成形型を作る必要がある。従って、上記先行技術では製造設備への投資が高額になるため、生産コストを下げることが難しいという課題がある。
本発明は上記課題を解決するためになされたものであり、リード部間を仕切る凸部をモールド樹脂に形成することなく、リード部間の絶縁距離を確保することができ、生産コストを削減することができる電子装置を提供することを目的とする。
本発明の第1の態様に係る電子装置は、配線基板と、本体部及び前記本体部から延びる複数のリード部を有する電子部品とを備え、前記複数のリード部を前記配線基板に挿通させた状態で前記電子部品が前記配線基板に実装される電子装置であって、前記リード部が挿通された状態で前記配線基板に実装された前記電子部品と前記配線基板との間に配置される樹脂製のスペーサ部材を備え、前記スペーサ部材は、前記複数のリード部が挿通される本体部と、前記複数のリード部を囲むように前記本体部から立設された側壁部と、前記本体部及び前記側壁部によって形成され、絶縁材料を配置するための内部空間と、を有する。
本発明に係る電子装置によれば、電子部品と配線基板との間に樹脂製のスペーサ部材が配置されている。電子部品は、本体部から延びる複数のリード部を有しており、複数のリード部は、スペーサ部材の基部に挿通されている。スペーサ部材は、基部及びリード部を囲む側壁部によって形成される内部空間を有しており、当該内部空間に絶縁材料を配置することができる。内部空間に絶縁材料を配置すると、リード部間に絶縁材料が配置されて、絶縁距離を確保することができる。従って、リード部間を仕切る凸部を本体部(モールド樹脂)に形成することなく、リード部間の絶縁距離を確保することができる。また、専用の設備や専用の成形型が必要ではないため、生産コストを削減することができる。
本実施形態に係る電子装置の分解斜視図である。 本実施形態に係る電子部品アッセンブリの正面図である。 本実施形態に係る電子部品アッセンブリの背面図である。 本実施形態に係る電子部品アッセンブリの分解斜視図である。 本実施形態に係るスペーサ部材の(A)正面図、(B)背面図、(C)側面図、(D)底面図(下面図)、及び(E)平面図である。 本実施形態に係る電子部品アッセンブリが実装された配線基板の平面図である。 本実施形態に係るスペーサ部材の第1の変形例を示す斜視図である。 本実施形態に係るスペーサ部材の第2の変形例を示す斜視図である。 (A)は、本実施形態に係るスペーサ部材の第3の変形例を示す斜視図であり、(B)は側面図である。 本実施形態に係るスペーサ部材の第4の変形例を示す分解斜視図である。 第4の変形例に係るスペーサ部材の部分断面図であって、(A)は、電子部品を取り付ける前の状態の絶縁材料を示しており、(B)は、電子部品が取り付けられた後の状態の絶縁材料を示している。 第4の変形例に適用された絶縁材料の他のバリエーションを示す斜視図である。 他のバリエーションに係る絶縁材料を電子部品に装着する方法を説明するための図であって、絶縁材料を図12のXIII-XIII線に沿って切断した断面で示す部分断面図である。 絶縁材料と電子部品とが、スペーサ部材に装着された状態を示す部分断面図である。
以下、本発明の実施形態について図1~図6を参照して説明する。本実施形態では、説明の便宜上、各図中に適宜示す上下、左右、前後の矢印で示す方向を、それぞれ上下方向、左右方向、前後方向と定義して説明する。また、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。
図1に示すように、電子装置1は、ケース2と、ケース2の内部に収容される配線基板3と、ケース2に装着されるコネクタ4と、ケース2の開口を塞ぐ蓋体5を備える。配線基板3は、前後方向及び左右方向に所定の幅を有し、上下方向に所定の厚みを有する矩形板状のプリント配線板である。配線基板3の下面である実装面3Aには、複数の電子部品が実装されている。配線基板3には、複数の電子部品の一例として、CPU等の複数の回路素子を含む図示しない制御部と、半導体素子7(図2参照)を備える電子部品アッセンブリ6とが実装されている。図1等では、1つの電子部品アッセンブリ6のみが実装面3Aに実装された状態を示しているが、実際には複数の電子部品アッセンブリ6が実装面3Aに実装されている。また、配線基板3の上面にも種々の電子部品が実装されている。制御部と、各半導体素子7は、配線基板3に形成された配線パターンによって電気的に接続されている。これらの半導体素子7は、制御部の制御により、整流回路の整流素子や、インバータ回路のスイッチング素子等を構成可能である。
ケース2は、上方に開口した開口21を有する箱状部材であり、一例として、アルミニウムや鉄などの金属で形成されている。ケース2は、前壁部2A、後壁部2B、左壁部2C、右壁部2D及び底壁部2Eを備えている。ケース2の右壁部2Dには、二つのコネクタ装着部22が形成されている。コネクタ装着部22は、右壁部2Dを左右方向に貫通し、上方に開口した溝部である。コネクタ装着部22には、コネクタ4が装着される。コネクタ4は、ハウジング41とハウジング41に設けられる図示しない接続端子を有している。コネクタ4は、接続端子の一端が配線基板3を上下に貫通した貫通孔31に挿通されて半田付けされることにより、配線基板3に実装される。当該コネクタ4には、図示しない電源等と電気的に繋がるケーブルコネクタが接続される。
ケース2の内側の四隅には、底壁部2Eから立設された柱状の台座部23が一体に設けられている。台座部23の上には配線基板3の四隅が載置される。台座部23には上下方向を軸方向とするネジ孔24が形成されており、ネジ孔24は、配線基板3の四隅を上下方向に貫通する取付孔32と同軸的に配置されている。配線基板3は、台座部23のネジ孔24と配線基板3の取付孔32にネジ33が挿通されてケース2に固定されている。従って、配線基板3は、ケース2の底壁部2Eと離間して配置されている。
ケース2は、台座部23の上面に一体に設けられた筒状のボス部25を更に有する。このボス部25の上には、ケース2の開口21を塞ぐ矩形板状の蓋体5の四隅が載置される。ボス部25は、蓋体5の四隅を上下方向に貫通する取付孔51と同軸的に配置されている。蓋体5は、ボス部25と蓋体5の取付孔51にネジ52が挿通されてケース2に固定
上述したように、電子装置1は、配線基板3の下面の実装面3Aに実装された電子部品アッセンブリ6を備える。以下、図2~図6を参照して電子部品アッセンブリ6の詳細な構成を説明する。図2~図6では、説明の便宜のため、電子部品アッセンブリ6の姿勢を図1に示す配線基板3へ実装された状態の姿勢と上下逆にして示している。
図2~図4に示すように、電子部品アッセンブリ6は、半導体素子7と、半導体素子7のリード部72を挿通させるスペーサ部材8と、半導体素子7に固定されたヒートシンク9と、を備えている。半導体素子7は、MOSFETや、サイリスタ、ダイオード等で構成されている。半導体素子7は、ブロック状の本体部71と、本体部71から延びる三つのリード部72(A~C)とを有している。本体部71は、内部に図示しない半導体チップが封入されており、半導体チップの周囲をブロック状の樹脂でモールドすることにより構成されている。半導体チップは、三つのリード部72と電気的に接続されている。
本体部71の外形は、概ね前後方向に扁平な長方形状に形成されている。本体部71の前面は、上方側の部分が前方に突出した突出部71Aを有して段差形状になっている。本体部71の下方側の部分には、前後方向に貫通する固定孔73が形成されている。本体部71の後面(ヒートシンク9の前面91Aと対向する面)は、平らに形成されており、ヒートシンク9の前面91Aに接触している。
図2に示すように、本体部71の上面(三つのリード部72が外部に突出する面)は、配線基板3の実装面3A(下面)と対向している。それぞれのリード部72は、本体部71の上面から上方側に延在し、配線基板3を上下に貫通する三つのリード部挿通孔34(図6参照)に挿通される。半導体素子7は、配線基板3のリード部挿通孔34にリード部72を挿通させた状態で配線基板3の実装面3Aに形成された配線パターンにリード部72を半田付けすることにより、配線基板3に実装される。すなわち、本実施形態の半導体素子7は、配線基板3及びケース2の底壁部2Eに対して直立した縦置きの姿勢で配置されている。半導体素子7をこのような縦置きの姿勢で配線基板3に実装すると、半導体素子が実装面に平行な横置きの姿勢で配置される構成と比較して、配線基板3の実装面方向(水平方向)の搭載スペースを縮小することができるという点で有利である。なお、本実施形態では半導体素子7は三つのリード部72を有しているが、リード部72の数、長さ、外形寸法は必要に応じて適宜設定されるものである。
図4及び図5に示すように、スペーサ部材8は、前後方向に扁平な樹脂製のブロック体で構成されており、基部81と、側壁部82と、一対の案内壁部83と、二つの第1壁部84と、一つの第2壁部86と、を有している。基部81は、上下方向に所定の厚みを有する矩形板状部材であり、基部81を上下方向に貫通する二つのスペーサ側挿通孔811を有している。二つのスペーサ側挿通孔811は左右方向に間隔を空けて形成されており、半導体素子7の三つのリード部72(A~C)のうち、左右のリード部72A,72Cが二つのスペーサ側挿通孔811に挿通される。三つのリード部72のうち中央のリード部72Bは、左右のリード部72A,72Cとの空間距離を確保するために、基部81の前端に設けられた傾斜面81Aに案内されて、基部81の前方側に引き出された状態で配線基板3に接続される。
基部81の上面(スペーサ側挿通孔811を通って二つのリード部が外部に突出する面)は、配線基板3の下面の実装面3Aと対向して配置される。電子部品アッセンブリ6を配線基板3に実装した状態では、配線基板3の実装面3Aに基部81の上面が当接し、半導体素子7と配線基板3との間に樹脂製のスペーサ部材8が配置される。
基部81の下面(配線基板3と対向する面の反対側の面)には、基部81の周縁から下方側(半導体素子側)へ立設された側壁部82が一体に設けられている。側壁部82は、後方側の壁部を構成する後壁部821と、左右両側の壁部を構成する横壁部822を有し、上下方向から見て前方側に開口した矩形枠状に形成されている。後壁部821は、前後方向に所定の厚みを有し、基部81の後端から下方側(半導体素子側)に立設している。左右一対の横壁部822は、基部の左右両端から下方側(半導体素子側)に立設され、前後方向の後端が後壁部821の左側端部と右側端部にそれぞれ接続されている。
図2に示すように、スペーサ部材8を半導体素子7に装着した状態では、半導体素子7の本体部71が側壁部82に載置される。本実施形態では、本体部71を側壁部82の規定の位置に案内するために、スペーサ部材8は、側壁部82から下方側(半導体素子7側)へ立設された一対の案内壁部83を有している。
一対の案内壁部83は、側壁部82において、左右一対の横壁部822の下側面から下方側に立設され、半導体素子7側へ伸びている。一対の案内壁部83を上下方向から見ると、互いに向かい合って配置されたL字状の壁部となっている。具体的に、一対の案内壁部83は、左右両側の壁部を構成する側方案内部831と前方側の壁部を構成する前方案内部832を備えている。電子部品アッセンブリ6を組み立てる際は、一対の案内壁部83の間に半導体素子7の本体部71を挿入して半導体素子7の位置決めが行われる。即ち、一対の案内壁部83の間に本体部71を挿入すると、突出部71Aの左右方向の両側面と、前面の左右両側が一対の案内壁部83の内側面に当接する。この状態で、本体部71を一対の案内壁部83に沿って摺動させると、左右に配置された二つのリード部72A,72Cを基部81のスペーサ側挿通孔811に容易に案内することができる。
半導体素子7の本体部71が側壁部82に載置されると、側方案内部831によって半導体素子7の本体部71(突出部71A)における左右方向の両側面が覆われ、前方案内部832によって本体部71の前面の左右両側が覆われる。即ち、半導体素子7の本体部71は、左右両側及び前方側から一対の案内壁部83に支持されるため、半導体素子7がスペーサ部材8に保持されて、スペーサ部材8に対する半導体素子7の位置決めが安定する。従って、内部空間S1,S2,S3に後述する絶縁材料Xを充填する工程(リード部間の絶縁工程)を容易にすることができる。
スペーサ部材8を半導体素子7に装着した状態では、半導体素子7の本体部71とスペーサ部材8の基部81との間において、基部81から立設された側壁部82が基部81に挿通されたリード部72を囲うように配置される。換言すると、基部81と側壁部82によってスペーサ部材8に形成された内部空間S(S1,S2,S3)に三つのリード部72の基端側が配置されている。この内部空間Sは、リード部72の基端側を外部に露出させるように前方側に開口した充填口87を有しており、充填口87から絶縁材料Xを充填することが可能になっている。充填口87から内部空間Sに絶縁材料Xを充填することにより、リード部72間に絶縁材料Xが充填され、リード部72間の絶縁距離を確保している。絶縁材料Xは、例えばシリコン等の絶縁材料で構成された接着剤とされており、充填口87から絶縁材料Xを充填すると、リード部72間の絶縁距離を確保すると同時に、半導体素子7とスペーサ部材8とを固定させることができる。
スペーサ部材8は、内部空間Sを区切る二つの第1壁部84を有している。二つの第1壁部84はそれぞれ、基部81の下面から下方側(半導体素子7側)に立設し、左右方向に間隔を空けて配置されている。これらの第1壁部84は、左右方向に所定の厚みを有する矩形板状を成しており、基部81及び側壁部82の後壁部821と一体に設けられている。二つの第1壁部84は、それぞれが半導体素子7の三つのリード部72の間に形成され、内部空間Sを三つの内部空間S1,S2,S3に区切っている。三つの内部空間S1,S2,S3のそれぞれに一つのリード部72が挿通されるため、内部空間S1,S2,S3毎に絶縁材料Xを充填することでリード部72毎に絶縁距離を調整することが可能となっている。例えば、図2では、スペーサ部材8の中央に形成された内部空間S2に絶縁材料Xを充填することで、中央のリード部72Bと、左右二つのリード部72A,72Cとの間の絶縁距離を確保することができる。
スペーサ部材8は、基部81の上面から上方側(配線基板3側)に立設された第2壁部86を更に有している。第2壁部86は、配線基板3の下面と対向する基部81の上面に一体に設けられており、左右方向に所定の厚みを有し、上下方向に長尺な矩形板状に形成されている。第2壁部86は、基部81において二つのスペーサ側挿通孔811の間に形成されており、基部81(スペーサ部材8)から上方側(配線基板3側)へ突出した半導体素子7の二つのリード部72A,72Cの間に配置される。第2壁部86は、二つのリード部72A,72Cの突出部分の長さよりも上下方向の寸法が長く設定されている。この第2壁部86は、配線基板3を上下方向に貫通する第2壁部挿通孔35(図6参照)を通って、三つのリード部72と共に配線基板3に挿通されている。配線基板3の上面側では、第2壁部86の先端が、三つのリード部72の先端よりも上方側へ突出している。従って、第2壁部86の両側に配置された二つのリード部72A,72Cの空間距離は、互いのリード部72の先端同士を第2壁部86の先端を迂回して繋ぐ経路の空間最短距離となる。従って、第2壁部86の長さに応じて二つのリード部72A,72Cの空間距離を調整することができ、リード部72A,72Cの配線基板3を挿通した部分においても絶縁距離を確保することができる。
図6に示すように、配線基板3には、三つの長孔部が放射状に配置されたY字形状を成す第2壁部挿通孔35が形成されている。第2壁部挿通孔35の三つの長孔部はそれぞれ三つのリード部挿通孔34の間に配置されている。スペーサ部材8の第2壁部86は、第2壁部挿通孔35において、リード部72A,72Cが挿通するリード部挿通孔34の間に配置された一つの長孔部に第2壁部86が挿通されている。例えば、リード部72Aとリード部72Bの間や、リード部72Cとリード部72Bの間の絶縁距離も第2壁部86を用いて確保する場合は、第2壁部86をV字断面又はY字断面の板状部材に形成して第2壁部挿通孔35の二つ又は三つの長孔部に挿通させればよい。
上述したとおり、半導体素子7は、スペーサ部材8が装着された状態でヒートシンク9に固定されている。図4に示すように、ヒートシンク9は、アルミニウムや鉄などの金属で形成されたブロック体で構成されている。具体的に、ヒートシンク9は、ケース2の底壁部2Eから上方側に立設された縦壁部91を有している。縦壁部91は、左右方向及び上下方向に所定の幅を有し、前後方向を板厚方向とする矩形板状に形成されている。縦壁部91の前面(板厚方向一方側の面)91Aには、平面部が形成されており、当該平面部に半導体素子7がネジ固定されている。具体的に、縦壁部91は、前後方向に貫通する固定孔92を有しており、半導体素子7の本体部71に形成された固定孔73に対応している。半導体素子7は、本体部71の固定孔73と縦壁部91の固定孔92にネジ93が挿通されてヒートシンク9に固定されている。また、縦壁部91の前面91Aの左右両側には、縦壁部91から半導体素子7側に立設された一対の収容壁部94が一体に設けられている。それぞれの収容壁部94は、左右方向に所定の板厚を有する板状に形成されており、一対の収容壁部94の間に半導体素子7とスペーサ部材8を収容可能に構成されている。一対の収容壁部94は、半導体素子7の発熱を放熱するための放熱フィンも兼ねている。
図3に示すように、縦壁部91の後面(板厚方向他方側の面)91Bには、複数の放熱フィン95が一体に形成されている。複数の放熱フィン95は、左右方向に間隔を空けて配置されており、それぞれが、縦壁部91の後面91Bから後方側に立設され、左右方向を板厚方向とする板状に形成されている。後面91Bの上部の中央には、ヒートシンク9から配線基板3側に突出したピン96が固定されている。ピン96は、後面91Bの上部の中央で一対の放熱フィン95の間に圧入されてヒートシンク9に固定されている。ピン96は、配線基板3を上下方向に貫通するピン挿通孔36に挿通されて、半田付けすることにより配線基板3に実装されている。これにより、ヒートシンク9は、半導体素子7及びスペーサ部材8と共に配線基板3に実装されている。
(作用並びに効果)
以上説明したように、本実施形態に係る電子装置1によれば、半導体素子7と配線基板3との間に樹脂製のスペーサ部材8が配置されている。半導体素子7は、本体部71から延びる三つのリード部72を有しており、三つのリード部72は、スペーサ部材8の基部81に挿通されている。スペーサ部材8は、基部81及びリード部72を囲む側壁部82によって形成される内部空間S(S1,S2,S3)を有しており、当該内部空間Sに絶縁材料X(図2参照)を充填することができる。内部空間Sに絶縁材料Xを充填すると、リード部72間に絶縁材料Xを配置することができるため、リード部72間の絶縁距離を確保することができる。従って、リード部72間を仕切る凸部を本体部71(モールド樹脂)に形成することなく、リード部72間の絶縁距離を確保することができる。また、本体部71に上記仕切り凸部を形成するための専用の設備や専用の成形型が必要ではないため、生産コストを削減することができる。
本実施形態では、スペーサ部材8において内部空間Sが半導体素子7のリード部72を挿通させる基部81と基部81から立設された側壁部82で形成されている。従って、リード部72が配線基板3に挿通した状態で絶縁材料Xを充填した場合であっても、絶縁材料Xが配線基板3に付着しないため、絶縁材料Xの乾燥を待つことなく、他の電子部品を配線基板3に実装させることができる。従って、製造時間の短縮を図ることができる。
また、本実施形態では、二つの第1壁部84によって区切られたそれぞれの内部空間S1,S2,S3に絶縁材料Xを充填できるため、絶縁距離が不十分な場所へ部分的に絶縁材料Xを充填することがきる。従って、絶縁材料Xの余剰分を削減することができ、生産コストを削減することができる。
また、本実施形態では、二つの第1壁部84のそれぞれが半導体素子7のリード部72の間に形成されているため、スペーサ部材8の内部は、リード部72毎に区切られた複数の内部空間S1,S2,S3が形成されている。従って、それぞれのリード部72に印加される電圧に応じて絶縁距離を確保することができるため、絶縁材料Xの余剰分を効率よく削減することができる。
また、本実施形態によれば、スペーサ部材8は、第2壁部86を有しており、第2壁部86は、スペーサ部材8から配線基板3側へ突出した半導体素子7の二つのリード部72の間に形成されている。第2壁部86は二つのリード部72の突出部分よりも長く設定されているため、二つのリード部72と共に配線基板3に挿通されると、配線基板3側へ突出したリード部72間の空間距離を確保することができる。従って、配線基板3の実装面3Aと反対側の面(上面)においても、二つのリード部72間の空間距離を確保することができ、当該絶縁距離の確保に別部材を要しないため、部品点数を減らし、生産コストを削減することができる。
また、本実施形態によれば、半導体素子7の本体部71にヒートシンク9が固定されており、半導体素子7の熱をヒートシンク9に伝達して放熱することができる。ヒートシンク9は、半導体素子7及びスペーサ部材8と共に配線基板3に実装することがきる。即ち、半導体素子7、スペーサ部材8及びヒートシンク9が電子部品アッセンブリ6としてアッセンブリ化されており、製造時に半導体素子7の絶縁と放熱とを別工程で行うことを要しない。従って、製造工程を容易にすることができ、生産コストを削減することができる。
また、本実施形態によれば、絶縁材料Xが接着剤も兼ねるため、半導体素子7の絶縁を確保する工程と、半導体素子7をスペーサ部材8に固定する工程とを一工程で行うことができる。従って、製造工程を容易にすることができ、生産コストを削減することができる。
また、本実施形態によれば、スペーサ部材8において、絶縁材料Xの充填口87は、スペーサ部材8の内部を通る半導体素子7の三つのリード部72の基端側を外部に露出させるように内部空間Sを一方に開口して設けられている。従って、スペーサ部材8の内部を通るリード部72を目視しながら絶縁材料Xを充填することができるため、リード部72間の絶縁工程を容易にすることができる。
以下、図7を参照して、上記実施形態のスペーサ部材8の第1の変形例について説明する。なお、上記実施形態と同一構成部分については、同一番号を付してその説明を省略する。上記実施形態では、スペーサ部材8の内部空間Sを第1壁部84で区切る構成としたが、本発明はこれに限らない。図7に示すように、スペーサ部材に第1壁部を設けない構成とし、スペーサ部材の内部に一つの内部空間Sが形成される構成としてもよい。
図7に示すスペーサ部材100は、半導体素子7のリード部72が挿通する基部101と基部101から立設された側壁部102を有し、基部101と側壁部102によってスペーサ部材100の内部に内部空間Sが形成されている。側壁部102には、側壁部102の下側面から半導体素子7側に立設された一対の案内壁部103が一体に設けられている。配線基板3と対向する基部101の上側面には、スペーサ部材100から突出したリード部72と共に配線基板3に挿通される第2壁部104が一体に設けられている。スペーサ部材100の基部101、側壁部102及び案内壁部103、第2壁部104は、上記実施形態の基部81、側壁部82、案内壁部83及び第2壁部86にそれぞれ相当する構成である。基部101には、基部101を上下方向に貫通するスペーサ側挿通孔105が左右方向に間隔を空けて配置されており、半導体素子7の三つのリード部72のうち左右両側に配置された二つのリード部72を挿通可能に構成されている。二つのスペーサ側挿通孔105の間には、半導体素子7の中央のリード部72の先端側を充填口106からスペーサ部材100の外部に案内するリード部案内溝107が形成されている。リード部案内溝107は、基部101において本体部71と対向する側面に形成された矩形溝であり、基部101の前後方向に延びている。リード部案内溝107は、リード部72において、本体部71から突出する基端側を前方へ折り曲げることにより斜め前方に延在する先端側の部分を挿入可能に構成されている。上記構成によれば、内部空間Sに絶縁材料Xを充填すると、三つのリード部72間の絶縁距離の確保を一度の工程で完了することができる。
以下、図8を参照して、上記実施形態のスペーサ部材8の第2の変形例について説明する。なお、上記実施形態と同一構成部分については、同一番号を付してその説明を省略する。上記実施形態では、スペーサ部材8の側壁部82と一体に一対の案内壁部83を設け、基部81と一体に第2壁部86を設ける構成としたが、本発明はこれに限らない。図8に示すスペーサ部材200のように、上記実施形態の一対の案内壁部83を設けない構成とし、スペーサ部材200を小型化させてもよい。スペーサ部材200は、リード部72が挿通する基部201と基部201から立設された側壁部202を有し、基部201と側壁部202によってスペーサ部材200の内部に内部空間Sが形成されている。また、スペーサ部材200には、内部空間Sを区切る二つの第1壁部203が基部201から立設されている。スペーサ部材200の基部201、側壁部202及び二つの第1壁部203は、上記実施形態の基部81、側壁部82及二つの第1壁部84にそれぞれ相当する構成である。
以下、図9を参照して、上記実施形態のスペーサ部材8の第3の変形例について説明する。なお、上記実施形態と同一構成部分については、同一番号を付してその説明を省略する。図9に示すように、この変形例に係るスペーサ部材300では、基部301の一端にスペーサ部材300の外部に引き出される半導体素子7のリード部72を案内するためのガイド凸部304が設けられている点に特徴がある。また、第3の変形例に係るスペーサ部材300には、基部301に上記実施形態の第2壁部86に相当する構成を有しない点で異なる。その他の構成は上記実施形態と同一である。スペーサ部材300は、半導体素子7のリード部72が挿通する基部301と基部301から立設された側壁部302を有し、基部301と側壁部302によってスペーサ部材300の内部に内部空間Sが形成されている。また、スペーサ部材300には、内部空間Sを区切る二つの第1壁部303が基部301から立設されている。スペーサ部材300の基部301、側壁部302及び二つの第1壁部303は、上記実施形態の基部81、側壁部82及二つの第1壁部84にそれぞれ相当する構成である。ここで、基部301の一端(図9では前端)には、スペーサ部材300の外側に突出したガイド凸部304が設けられている。ガイド凸部304は、台形状のブロック体を成し、基部301の前端側の左右中央の位置に一体に設けられている。図9(B)に示すように、ガイド凸部304において、スペーサ部材300の充填口305を通って外部に引き出されたリード部72と対向する側面には傾斜面304Aが形成されている。リード部72は、ガイド凸部304の傾斜面304Aに沿ってスペーサ部材300の外部に引き出されることで、配線基板3と半導体素子7のリード部72の位置決めを容易に行うことができる。
以下、図10及び図11を参照して、上記実施形態のスペーサ部材8の第4の変形例について説明する。なお、上記実施形態と同一構成部分については、同一番号を付してその説明を省略する。図10に示すように、この変形例に係るスペーサ部材400では、枠状の内部空間Sに半導体素子7の本体部71とゴム材で構成された絶縁材料Zが配置される点に特徴がある。
スペーサ部材400は、半導体素子7のリード部72が挿通する基部401と、基部401の左右両側部から立設された一対の側壁部402と、側壁部402を挟んで基部401と対向して設けられた先端壁部403とを有している。スペーサ部材400の内部には、基部401、一対の側壁部402及び先端壁部403によって矩形枠状の内部空間Sが形成されている。組付け状態において、配線基板3と対向する基部401の上面側には、スペーサ部材400から突出した半導体素子7のリード部72と共に配線基板3に挿通される第2壁部404が一体に設けられている。スペーサ部材400の第2壁部404は、上記実施形態の第2壁部86に相当する構成であるが、配線基板3の第2壁部挿通孔35(図6参照)の形状に対応して三つの第2壁部404が放射状に配置され、Y字形状を成すように構成される点が異なる。三つの第2壁部404は、半導体素子7の本体部71から突出した三つのリード部72A,72B,72Cの間を隔てるように配置される。基部401には、基部401を上下方向に貫通するスペーサ側挿通孔405が左右方向に間隔を空けて配置されており、半導体素子7の三つのリード部72のうち左右両側に配置された二つのリード部72A,72Cが挿通される。二つのスペーサ側挿通孔405の間には前後方向に延びるリード部案内溝406が形成されており、リード部案内溝406によって中央のリード部72Bの先端側がスペーサ部材400の外部(図10では前方側)に案内されている。
スペーサ部材400の内部空間Sには、半導体素子7の本体部71が基部401との間に所定の間隙を設けて配置されており、本体部71と基部401との間の間隙に絶縁材料Zが配置されている。この絶縁材料Zは、矩形ブロック状の本体部500を有している。本体部500は、半導体素子7の左右のリード部72A,72Cを挿通する二つの貫通孔501と中央のリード部72Bを案内する矩形溝状の案内溝502を有している。かかる構成による絶縁材料Zは、予め、半導体素子7のリード部72に装着されることにより、半導体素子7と共に一つの部品として構成することができる。絶縁材料Zは、スペーサ部材400に対する組付け状態において、半導体素子7の本体部71と基部401との間の間隙を埋めるように配置される。
ここで、絶縁材料Zの上下方向の厚みは、半導体素子7の本体部71とスペーサ部材400の基部401との間の間隙の幅よりも大きく設定されている。図11(A)に示すように、半導体素子7の本体部71をスペーサ部材400の一対の側壁部402の間に滑り込ませるようにして挿入すると、絶縁材料Zから突出したリード部72が基部401に挿通される。図11(B)に示すように、半導体素子7の本体部71の全体を内部空間Sに配置すると、スペーサ部材400の先端壁部403に本体部71の先端が押されて絶縁材料Zを基部401側へ押圧する。かかる構成により、絶縁材料Zは、本体部71と基部401との間で潰されて弾性変形した状態になり、その結果、本体部71と基部401との間に隙間なく絶縁材料Zが配置されることでリード部72間の絶縁状態を確保することができる。また、モールド樹脂でリード部を覆う場合のように専用の設備や専用の成形型が必要ではないため、生産コストを削減することができる。更に、絶縁材料Zをゴム材で構成したことにより、絶縁材料として湿式の充填材を使用する場合のように絶縁材料の硬化を待つ必要がなく、組立の作業時間を短縮させることができる。また、ゴム材の弾性変形によって部材間の組立公差も吸収することができる。
なお、上述の第4変形例では、ゴム材で構成された絶縁材料Zの全体が半導体素子7の本体部71とスペーサ部材400の基部401との間で弾性変形する構成としたが、これに限らない。絶縁材料をゴム材で構成する場合、半導体素子7のリード部72と接触する一部分のみを弾性変形により密着させて、リード部72間の絶縁状態を確保することもできる。かかる特徴を有する他のバリエーションに係る絶縁材料Wについて、図12~図14を参照して説明する。
図12~図14に示すように、他のバリエーションに係る絶縁材料Wでは、半導体素子7側に突出した薄膜部604を半導体素子7のリード部72と接触する部位に形成し、リード部72が薄膜部604を破って挿通される点に特徴がある。
絶縁材料Wは、ゴム材で形成されたブロック状の本体部600を有する。本体部600は、半導体素子7のリード部72が挿通する底壁部601と、底壁部601の左右両側部から立設された一対の側壁部602と、底壁部601の前端側から立設され、各側壁部602の前端部に繋がって設けられた前壁部603とを有している。かかる構成では、絶縁材料Wは、底壁部601、側壁部602及び前壁部603によって半導体素子7側に開口された内部空間SWを形成している。絶縁材料Wは、半導体素子7のリード部72を底壁部601に挿通させて、内部空間SWに本体部71を嵌め込むことにより半導体素子7に装着される。
図12に示すように、一対の側壁部602は、前壁部603と繋がる前端側から後端側に向かって壁の厚み寸法が小さくなるように構成されており、平面視で先細りした形状となっている。この一対の側壁部602の間の間隔Tは、壁の厚み寸法が最も大きく設定された前端側の間隔T1において、半導体素子7の本体部71の幅寸法(図13では、左右方向の寸法)よりも小さく設定されている。一方、壁の厚み寸法が最も小さく設定された後端側の間隔T2において、本体部71の幅寸法と同程度に設定されている。従って、半導体素子7の本体部71は、一対の側壁部602の前端側を押し広げるようにして内部空間SWに挿入されるため、本体部71の側面が弾性変形した側壁部602によって拘束される。
ここで、絶縁材料Wの底壁部601は、半導体素子7の左右のリード部72A,72Cが挿通される二つの薄膜部604と中央のリード部72Bを案内する矩形溝状の案内溝605を有している。薄膜部604は、図13に示すように、底壁部601から半導体素子7の本体部71に向かって突出した袋状に形成されている。半導体素子7の左右のリード部72A,72Cは、薄膜部604の対向面604Aを突き破るようにして底壁部601に挿通される。対向面604Aは、リード部72(72A,72C)に追従するように変形して薄膜部604の内側に巻き込まれ、リード部72の基端側に密着するため、薄膜部604の弾性変形によりリード部72間の絶縁状態を確保することができる。また、図14に示すように、絶縁材料Wと半導体素子7の本体部71とが、スペーサ部材400に装着された状態では、薄膜部604において底壁部601から本体部71に向かって突出した部分が本体部71の対向面に押し潰されて密着する。かかる構成により、他のバリエーションに係る絶縁材料Wにおいても、上述の絶縁材料Zと同様の作用効果を奏することができる。
また、薄膜部604は、半導体素子7の本体部71側に突出して設けられているため、絶縁材料Wの底壁部601に撓みが生じた場合であっても、本体部71の対向面に確実に押し当てることができ、絶縁状態を良好に保つことができる。
また、絶縁材料Wは、一対の側壁部602の壁の厚み寸法を前端側から後端側に向かって小さくなるように設定したため、半導体素子7の本体部71を装着する際は、壁厚の小さな後端側を押し広げることで本体部71を容易に装着することができ、作業性に優れる。また、本体部71の装着状態では、側壁部602の前端側の弾性力を利用して、本体部71を安定して拘束することができる。
[補足説明]
上記実施形態、第2の変形例及び第3の変形例では、複数の第1壁部84,203,303を備え、それぞれの第1壁部84,203,303が複数のリード部72の間にそれぞれ形成される構成としたが、本発明はこれに限らない。例えば、第1壁部の数は一つでも、三つ以上でもよい。従って、第1壁部に区切られる一つの内部空間の中に二つ以上のリード部が挿通される構成でもよく、内部空間にリード部が挿通されない構成でもよい。
上記実施形態及び各変形例では、内部空間Sを挿通するリード部72が外部に露出するように側壁部82,102,202,302,402,602の側面の一部を開口させる構成としたが、本発明はこれに限らない。例えば、側壁部を基部の周縁から筒状に立設設させて、本体部に装着された状態では、リード部の基端側が外部に露出しない構成としてもよい。この場合、充填材から成る絶縁材料は、本体部が載置される側壁部の開口端から充填可能である。若しくは、充填材の充填口を基部に形成してもよい。
上記実施形態及び各変形例では、基板に実装される電子部品の一例として半導体素子について説明したが、本発明は半導体素子に限定されるものではなく、リード部を用いて基板に実装される種々の電子部品に、本発明の構成を適用することができる。
上記実施形態及び各変形例では、二つのスペーサ側挿通孔が基部に形成される構成としたが、本発明はこれに限らない。スペーサ側挿通孔の数はリード部の数や、必要とされる絶縁距離に応じて適宜変更可能であり、一つでもよく、三つ以上でもよい。
1 電子装置
3 配線基板
7 半導体素子(電子部品)
8 スペーサ部材
9 ヒートシンク
71 本体部
72 リード部
81 基部
82 側壁部
84 第1壁部
86 第2壁部
87 充填口
100 スペーサ部材
101 基部
102 側壁部
104 第2壁部
106 充填口
200 スペーサ部材
201 基部
202 側壁部
203 第1壁部
300 スペーサ部材
301 基部
302 側壁部
303 第1壁部
305 充填口
400 スペーサ部材
401 基部
402 側壁部
403 先端壁部
404 第2壁部
S 内部空間(S1,S2,S3)
X 絶縁材料
Z 絶縁材料
W 絶縁材料

Claims (8)

  1. 配線基板と、本体部及び前記本体部から延びる複数のリード部を有する電子部品とを備え、前記複数のリード部を前記配線基板に挿通させた状態で前記電子部品が前記配線基板に実装される電子装置であって、
    前記リード部が挿通された状態で前記配線基板に実装された前記電子部品と前記配線基板との間に配置される樹脂製のスペーサ部材を備え、
    前記スペーサ部材は、前記複数のリード部が挿通される基部と、前記複数のリード部を囲むように前記基部から立設された側壁部と、前記基部及び前記側壁部によって形成され、絶縁材料を配置するための内部空間とを有する電子装置。
  2. 前期絶縁材料は充填材で構成され、
    前記スペーサ部材は、前記内部空間を区切る第1壁部を有し、前記第1壁部によって区切られたそれぞれの内部空間に前記充填材を充填して配置可能になっている請求項1に記載の電子装置。
  3. 前記スペーサ部材は、複数の前記第1壁部を有し、それぞれの前記第1壁部は前記複数のリード部の間に形成されている請求項2に記載の電子装置。
  4. 前記スペーサ部材は、前記スペーサ部材から前記配線基板側へ突出した前記複数のリード部の間に形成され、前記複数のリード部の突出部分よりも長い第2壁部を有し、
    前記スペーサ部材は、前記複数のリード部と共に前記第2壁部が前記配線基板に挿通された状態で、前記電子部品と共に前記配線基板に実装される請求項1~3のいずれかに記載の電子装置。
  5. 前記電子部品の前記本体部に固定され、前記電子部品及び前記スペーサ部材と共に前記配線基板に実装されるヒートシンクを備える請求項1~4のいずれかに記載の電子装置。
  6. 前記絶縁材料は充填材で構成され、当該充填材は、前記電子部品と前記スペーサ部材とを接着する接着剤である請求項1~5のいずれかに記載の電子装置。
  7. 前記絶縁材料は充填材で構成され、
    前記スペーサ部材は、前記スペーサ部材の内部を通る前記複数のリード部を外部に露出させるように前記内部空間を一方に開口した充填口を有し、
    前記充填口から前記内部空間へ前記充填材が充填される請求項1~6のいずれかに記載の電子装置。
  8. 前記絶縁材料はゴム材で構成され、
    前記スペーサ部材は、前記側壁部を挟んで前記基部と対向して設けられた先端壁部を有し、前記基部、前記側壁部及び前記先端壁部によって枠状の前記内部空間を形成しており、
    前記内部空間には、前記電子部品の前記本体部が前記基部との間に所定の間隙を設けて配置され、
    前記ゴム材は前記本体部と前記基部との間の前記間隙に配置され、前記本体部と前記基部によって押し潰されることにより弾性変形されている、請求項1に記載の電子装置。
JP2022042951A 2021-03-19 2022-03-17 電子装置 Pending JP2022145648A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021046657 2021-03-19
JP2021046657 2021-03-19

Publications (1)

Publication Number Publication Date
JP2022145648A true JP2022145648A (ja) 2022-10-04

Family

ID=83460357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022042951A Pending JP2022145648A (ja) 2021-03-19 2022-03-17 電子装置

Country Status (1)

Country Link
JP (1) JP2022145648A (ja)

Similar Documents

Publication Publication Date Title
US6995461B2 (en) Semiconductor device
US6775141B2 (en) Heat dissipation structure for use in combination with electronic circuit board
KR101048609B1 (ko) 전력 반도체 모듈, 반도체 조립체 및 전력 반도체 하우징 조립 방법
JP4002427B2 (ja) 回路構成体の製造方法
JP3396566B2 (ja) 半導体装置
EP2747137B1 (en) Semiconductor module
US7944042B2 (en) Semiconductor device and method of manufacturing same
CN110383612B (zh) 电气连接箱
JPH11203946A (ja) 大電流用配線基板およびその製造方法
CN113284857A (zh) 用于半导体封装件的外壳及相关方法
JP3901038B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP4007143B2 (ja) 電子部品、電子部品の製造方法及び製造装置
JP2004153034A (ja) 車載電子機器の筐体構造
JP2022145648A (ja) 電子装置
JP2005191147A (ja) 混成集積回路装置の製造方法
KR102567485B1 (ko) 배터리용 전기적 연결장치 및 그 제조방법
JP4331993B2 (ja) 電力用半導体装置
EP3214646A1 (en) Heat-dissipating structure
JP4075684B2 (ja) 樹脂モールド型電子ユニット
WO2024111132A1 (ja) 電子装置及び電子装置の製造方法
JPH1050897A (ja) 半導体装置
JP2015002323A (ja) 電子装置
WO2022224648A1 (ja) 電子回路及びこれを備えた電子機器
JP4169907B2 (ja) 電子制御ユニット
JPH1084009A (ja) 半導体装置