JP2022130757A - Package for mounting electronic element, and electronic device - Google Patents

Package for mounting electronic element, and electronic device Download PDF

Info

Publication number
JP2022130757A
JP2022130757A JP2019141288A JP2019141288A JP2022130757A JP 2022130757 A JP2022130757 A JP 2022130757A JP 2019141288 A JP2019141288 A JP 2019141288A JP 2019141288 A JP2019141288 A JP 2019141288A JP 2022130757 A JP2022130757 A JP 2022130757A
Authority
JP
Japan
Prior art keywords
insulating member
electronic device
bonding material
package
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019141288A
Other languages
Japanese (ja)
Inventor
友治 恩田
Tomoji Onda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019141288A priority Critical patent/JP2022130757A/en
Priority to PCT/JP2020/029162 priority patent/WO2021020480A1/en
Publication of JP2022130757A publication Critical patent/JP2022130757A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

To provide a package for mounting an electronic element that can prevent power loss of a signal, and an electronic device.SOLUTION: A package for mounting an electronic element comprises: a wiring board that has a first surface and has a wiring pattern on the first surface; a substrate that has a second surface and has a through hole having an opening located in the second surface; a first insulating member that is located inside the through hole and has a first end located on the opening side; a signal line that penetrates the first insulating member and has a second end located on the opening side; and a conductive joint material that joins the wiring pattern and the second end of the signal line to each other. The wiring board is arranged with a gap from the first end of the first insulating member, and the conductive joint material has a first area located in at least part of the gap.SELECTED DRAWING: Figure 3

Description

本開示は、電子素子搭載用パッケージ及び電子装置に関する。 The present disclosure relates to an electronic device mounting package and an electronic device.

従来、電子素子と接合される配線パターンと、当該配線パターンに接合される信号線とを有する電子素子搭載用のパッケージがある。このようなパッケージには、信号線を含む同軸線路構造と、マイクロストリップ線路構造等の配線パターンとを、導電性接合材により接合させたものがある(例えば、特許文献1)。上記の同軸線路構造は、金属の基体に貫通孔を設け、当該貫通孔の内部に位置する絶縁部材を貫通するように信号線を配置したものとすることができる。 2. Description of the Related Art Conventionally, there is a package for mounting an electronic element, which has a wiring pattern joined to an electronic element and a signal line joined to the wiring pattern. Among such packages, there is a package in which a coaxial line structure including signal lines and a wiring pattern such as a microstrip line structure are joined with a conductive joining material (for example, Patent Document 1). The above-described coaxial line structure can be such that a through hole is provided in a metal substrate, and a signal line is arranged so as to pass through an insulating member positioned inside the through hole.

特開2000-353846号公報JP-A-2000-353846

しかしながら、上記の構成では、信号線と配線パターンとの接合箇所において、同軸線路構造からマイクロストリップ線路構造等への変換がなされて信号の伝播モードが不連続となる。そのため、上記接合箇所において、電界が弱くなること等に起因して特性インピーダンスが大きくなりやすい。その結果、上記接合箇所における特性インピーダンスの不整合によって信号の電力損失が生じやすいという課題がある。 However, in the above configuration, the coaxial line structure is converted to a microstrip line structure or the like at the junction between the signal line and the wiring pattern, and the signal propagation mode becomes discontinuous. Therefore, the characteristic impedance is likely to increase due to the weakening of the electric field or the like at the joint. As a result, there is a problem that signal power loss is likely to occur due to the characteristic impedance mismatch at the joint.

本開示の目的は、信号の電力損失を抑えることができる電子素子搭載用パッケージ及び電子装置を提供することにある。 An object of the present disclosure is to provide an electronic device mounting package and an electronic device capable of suppressing signal power loss.

本開示の一態様は、
第1面を有し、前記第1面上に配線パターンを有する配線基板と、
第2面を有し、前記第2面に開口を有する貫通孔が位置している基体と、
前記貫通孔の内部に位置するとともに、前記開口側に位置する第1端部を有ししている第1の絶縁部材と、
前記第1の絶縁部材を貫通するとともに、前記開口側に位置する第2端部を有している信号線と、
前記配線パターンと、前記信号線の前記第2端部とを接合する導電性接合材と、
を備え、
前記配線基板は、前記第1の絶縁部材の前記第1端部との間に隙間を介して配置されており、
前記導電性接合材は、前記隙間の少なくとも一部に位置する第1領域を有している、
電子素子搭載用パッケージである。
One aspect of the present disclosure is
a wiring substrate having a first surface and having a wiring pattern on the first surface;
a base body having a second surface in which a through hole having an opening is located in the second surface;
a first insulating member located inside the through hole and having a first end located on the opening side;
a signal line passing through the first insulating member and having a second end located on the opening side;
a conductive bonding material that bonds the wiring pattern and the second end of the signal line;
with
The wiring board is arranged with a gap between it and the first end of the first insulating member,
The conductive bonding material has a first region located in at least part of the gap,
It is a package for mounting an electronic element.

また、本開示の他の一の態様は、
上記の電子素子搭載用パッケージと、
前記配線パターンと接合する電子素子と、
を備える、電子装置である。
In addition, another aspect of the present disclosure is
the electronic device mounting package;
an electronic element bonded to the wiring pattern;
An electronic device comprising:

本開示の内容によれば、電子素子搭載用パッケージにおいて、信号の電力損失を抑えることができるという効果がある。 According to the contents of the present disclosure, there is an effect that power loss of signals can be suppressed in a package for mounting an electronic device.

電子装置の全体斜視図である。1 is an overall perspective view of an electronic device; FIG. 導電性接合材による接合位置付近を拡大して示した図である。It is the figure which expanded and showed the bonding position vicinity by a conductive bonding material. 信号線を通る位置での電子素子搭載用パッケージの断面を示す図である。It is a figure which shows the cross section of the electronic element mounting package in the position which passes along a signal line. 比較例における特性インピーダンスの不整合に係る問題を説明する図である。It is a figure explaining the problem regarding the mismatch of the characteristic impedance in a comparative example. 実施例における特性インピーダンス整合を説明する図である。It is a figure explaining the characteristic impedance matching in an Example. 電子素子搭載用パッケージにおける損失を信号の周波数に対して計算したシミュレーションの結果を示す図である。FIG. 4 is a diagram showing the result of a simulation in which the loss in the electronic device mounting package is calculated with respect to the frequency of the signal; 実施例における、絶縁部材の窪みに起因する特性インピーダンス不整合の抑制効果を説明する図である。FIG. 5 is a diagram for explaining the effect of suppressing characteristic impedance mismatch caused by a recess in an insulating member in an example. 絶縁部材が窪みを有している他の実施例を示す図である。FIG. 11 shows another embodiment in which the insulating member has recesses; 実施例における放熱効果を説明する図である。It is a figure explaining the heat dissipation effect in an Example. 実施例における配線基板に対する荷重の影響の抑制効果を説明する図である。It is a figure explaining the suppression effect of the influence of the load with respect to a wiring board in an Example. 電子素子搭載用パッケージの変形例1を示す断面図である。FIG. 10 is a cross-sectional view showing Modified Example 1 of the package for mounting an electronic element; 電子素子搭載用パッケージの変形例2を示す断面図である。FIG. 11 is a cross-sectional view showing Modified Example 2 of the package for mounting an electronic element.

以下、実施の形態を図面に基づいて説明する。但し、以下で参照する各図は、説明の便宜上、実施形態を説明する上で必要な主要部材のみを簡略化して示したものである。したがって、本開示の電子装置及び電子素子搭載用パッケージは、参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法及び寸法比率などを忠実に表したものではない。 Embodiments will be described below with reference to the drawings. However, for convenience of explanation, each drawing referred to below shows only the main members necessary for explaining the embodiment in a simplified manner. Therefore, the electronic device and the electronic device mounting package of the present disclosure can include arbitrary constituent members that are not shown in the referenced figures. Also, the dimensions of the members in each drawing do not faithfully represent the actual dimensions and dimensional ratios of the constituent members.

(電子装置及び電子素子搭載用パッケージの構成)
まず、図1~図3を参照して電子装置1及び電子素子搭載用パッケージ100の構成について説明する。
図1は、本実施形態の電子装置1の全体斜視図である。
図2は、電子装置1に含まれる電子素子搭載用パッケージ100のうち、導電性接合材16による接合位置付近を拡大して示した図である。
図3は、信号線12を通る位置での電子素子搭載用パッケージ100の断面を示す図である。
(Structure of Electronic Device and Package for Mounting Electronic Element)
First, configurations of an electronic device 1 and an electronic element mounting package 100 will be described with reference to FIGS. 1 to 3. FIG.
FIG. 1 is an overall perspective view of an electronic device 1 of this embodiment.
FIG. 2 is an enlarged view of the vicinity of the joint position by the conductive joint material 16 in the electronic device mounting package 100 included in the electronic device 1. As shown in FIG.
FIG. 3 is a diagram showing a cross section of the electronic device mounting package 100 at a position passing through the signal line 12. As shown in FIG.

電子装置1は、電子素子搭載用パッケージ100と、電子素子200とを備える。
電子素子搭載用パッケージ100は、基体11と、信号線12と、配線基板14と、絶縁部材15(第1の絶縁部材)と、導電性接合材16などを備える。
The electronic device 1 includes an electronic element mounting package 100 and an electronic element 200 .
The electronic device mounting package 100 includes a base 11, a signal line 12, a wiring board 14, an insulating member 15 (first insulating member), a conductive bonding material 16, and the like.

基体11は、導電性の金属であり、接地面として機能する。これに加えて、基体11には、熱伝導性(放熱性)の高いものが用いられてよい。基体11は、基部111と、突起部112とを有する。基部111は、ここでは、例えば、直径が3~10mm、厚さが0.5~2mmの円板状形状を有するが、これには限られない。基部111のうち突起部112が突出している面を、以下では第2面11aと記す。基部111と突起部112は一体的であってよい。 The substrate 11 is a conductive metal and functions as a ground plane. In addition to this, the substrate 11 may have high thermal conductivity (heat dissipation). The base 11 has a base portion 111 and a projection portion 112 . The base 111 here has, for example, a disk-like shape with a diameter of 3 to 10 mm and a thickness of 0.5 to 2 mm, but is not limited to this. A surface of the base portion 111 from which the projection portion 112 protrudes is hereinafter referred to as a second surface 11a. Base 111 and projection 112 may be integral.

基部111には、第2面11aに開口111bを有する貫通孔111aが位置している。貫通孔111aは、内壁面の第2面11aに平行な断面が円形となる形状とすることができるが、これに限られず、内壁面の断面が円形以外となる形状であってもよい。貫通孔111a内には、絶縁部材15が位置している。絶縁部材15は、開口111b側に位置する第1端部15a(図3参照)を有している。図1では、貫通孔111aの内部は絶縁部材15により占められている。絶縁部材15の材質及び貫通孔111aの大きさは、所望の特性インピーダンスに応じて定められればよい。絶縁部材15としては、例えば所定の比誘電率を有するガラスを用いることができる。 A through hole 111a having an opening 111b on the second surface 11a is positioned in the base 111 . The through hole 111a may have a circular cross section parallel to the second surface 11a of the inner wall surface, but is not limited to this, and the inner wall surface may have a cross section other than circular. An insulating member 15 is positioned in the through hole 111a. The insulating member 15 has a first end 15a (see FIG. 3) located on the opening 111b side. In FIG. 1, the inside of the through hole 111a is occupied by the insulating member 15. As shown in FIG. The material of the insulating member 15 and the size of the through hole 111a may be determined according to the desired characteristic impedance. As the insulating member 15, for example, glass having a predetermined dielectric constant can be used.

信号線12は、棒状の導体である。信号線12は、基部111の貫通孔111a内の絶縁部材15を貫通しており、開口111b側に位置する第2端部12aを有している。また、信号線12は、第2面11aにおける貫通孔111aの開口111bから露出している。換言すれば、信号線12は、開口111bにおける第1端部15aから露出している。信号線12の直径は、例えば、0.1~1.0mm程度である。信号線12のうち少なくとも1本は、基体11の接地端子であり、基部111に直接接合している。その他の信号線12は、基部111の第2面11aとは反対の面の側で突出しており、外部配線などと電気的に接続されて、リード電極として用いられる。図1及び図2では、第2面11aの側において、2本の信号線12が導電性接合材16を介して配線パターン141と接合している状態が示されている。信号線12は、第2面11aに平行な断面が円形であるものを用いることができるが、これに限られず、断面が円形以外の形状であるものを用いてもよい。 The signal line 12 is a rod-shaped conductor. The signal line 12 passes through the insulating member 15 in the through hole 111a of the base 111 and has a second end 12a located on the opening 111b side. Moreover, the signal line 12 is exposed from the opening 111b of the through hole 111a in the second surface 11a. In other words, the signal line 12 is exposed from the first end 15a in the opening 111b. The diameter of the signal line 12 is, for example, approximately 0.1 to 1.0 mm. At least one of the signal lines 12 is a ground terminal of the base 11 and directly connected to the base 111 . Other signal lines 12 protrude from the side of the base portion 111 opposite to the second surface 11a, are electrically connected to external wiring and the like, and are used as lead electrodes. 1 and 2 show a state in which two signal lines 12 are joined to a wiring pattern 141 via a conductive joint material 16 on the second surface 11a side. The signal line 12 may have a circular cross section parallel to the second surface 11a, but is not limited to this, and may have a non-circular cross section.

信号線12の先端(第2端部12a)は、基部111の第2面11aにおいて、貫通孔111aの円形の開口111bにおけるほぼ中央で、第1端部15aから露出している。また、図3に示すように、信号線12の先端は、第1端部15aから突出しない状態で露出している。したがって、信号線12の先端(第2端部12a)は、基部111の第2面11a、及び第1端部15aと同一面内にある。換言すれば、信号線12(例えば、信号線12の中心)を通り第2面11aに垂直な図3の断面において、第2面11a、第2端部12a、及び第1端部15aが一直線上にある。信号線12は、絶縁部材15の内部では、当該絶縁部材15により外側の基部111と隔てられている。このような構成の基部111(貫通孔111a)、絶縁部材15及び信号線12により、同軸線路L1が形成されている。基部111内では、この同軸線路L1により信号が伝送される。 The tip (second end portion 12a) of the signal line 12 is exposed from the first end portion 15a on the second surface 11a of the base portion 111 at approximately the center of the circular opening 111b of the through hole 111a. Further, as shown in FIG. 3, the tip of the signal line 12 is exposed without protruding from the first end 15a. Therefore, the tip (second end 12a) of the signal line 12 is in the same plane as the second surface 11a of the base 111 and the first end 15a. In other words, in the cross section of FIG. 3 passing through the signal line 12 (for example, the center of the signal line 12) and perpendicular to the second surface 11a, the second surface 11a, the second end 12a, and the first end 15a are aligned. on the line. Inside the insulating member 15 , the signal line 12 is separated from the outer base portion 111 by the insulating member 15 . A coaxial line L1 is formed by the base portion 111 (through hole 111a), the insulating member 15 and the signal line 12 having such a configuration. In the base portion 111, signals are transmitted through this coaxial line L1.

基体11のうち突起部112は、基部111の第2面11aから垂直に延びる平面を有しており、当該平面上に配線基板14が位置している。配線基板14は、第1面14aを有する。この第1面14aは、突起部112との接続面とは反対側の面である。配線基板14は、第1面14a上に配線パターン141を有し、また、第1面14aとは反対側の面(突起部112側の面)に接地層142(図3参照)を有する。接地層142と突起部112とは、接地用導電部材17(図3参照)により接合されている。ここでは、配線基板14は、例えば、高周波線路基板として用いられる。配線基板14は、絶縁基板であり、例えば、樹脂である。配線基板14の厚さ及び材質(比誘電率)は、所望の特性インピーダンスに応じて適宜決定されればよい。 The protrusion 112 of the base 11 has a plane extending vertically from the second surface 11a of the base 111, and the wiring substrate 14 is positioned on the plane. The wiring board 14 has a first surface 14a. The first surface 14 a is the surface opposite to the connection surface with the protrusion 112 . The wiring board 14 has a wiring pattern 141 on the first surface 14a, and a ground layer 142 (see FIG. 3) on the surface opposite to the first surface 14a (the surface on the projection 112 side). The ground layer 142 and the protrusion 112 are joined by a grounding conductive member 17 (see FIG. 3). Here, the wiring board 14 is used, for example, as a high-frequency line board. The wiring substrate 14 is an insulating substrate, for example, made of resin. The thickness and material (relative dielectric constant) of the wiring board 14 may be appropriately determined according to the desired characteristic impedance.

配線基板14は、基部111の第2面11aとの間に隙間Gが形成される位置に配置されている。したがって、配線基板14は、絶縁部材15との間に隙間Gを介して配置されている。詳しくは、配線基板14の第1面14aに隣接する複数の側面のうち一つの側面143(図3参照)が、第2面11a、及び開口111bから露出している絶縁部材15との間に隙間Gが形成される位置関係で、第2面11a及び絶縁部材15の露出部分と対向している。 The wiring board 14 is arranged at a position where a gap G is formed between the wiring board 14 and the second surface 11 a of the base portion 111 . Therefore, the wiring board 14 is arranged with a gap G between it and the insulating member 15 . Specifically, one side surface 143 (see FIG. 3) of the plurality of side surfaces adjacent to the first surface 14a of the wiring board 14 is between the second surface 11a and the insulating member 15 exposed from the opening 111b. It faces the second surface 11a and the exposed portion of the insulating member 15 in a positional relationship in which the gap G is formed.

配線基板14上に形成された配線パターン141は、電子素子200と電気的に接続されて、当該電子素子200に電力及び信号を供給する。配線パターン141は、端部(ここでは2箇所)が導電性接合材16を介して信号線12と接合している。配線パターン141の形状、長さ及び位置は、接続される電子素子200のサイズ及び端子位置に応じて適宜定められる。また、接地層142は、配線基板14の突起部112側の面の全面に形成されており、接地用導電部材17と接合して接地電位とされる。配線パターン141及び接地層142は、抵抗の小さい導体金属膜、ここでは、金(Au)薄膜である。 The wiring pattern 141 formed on the wiring board 14 is electrically connected to the electronic element 200 to supply power and signals to the electronic element 200 . The wiring pattern 141 is joined to the signal line 12 at its ends (here, two places) via the conductive joining material 16 . The shape, length and position of the wiring pattern 141 are appropriately determined according to the size and terminal position of the electronic element 200 to be connected. The ground layer 142 is formed on the entire surface of the wiring board 14 on the side of the protrusion 112, and is connected to the conductive member 17 for grounding so as to have a ground potential. The wiring pattern 141 and the ground layer 142 are conductive metal films with low resistance, here gold (Au) thin films.

図2に示すように、配線パターン141のうち信号線12と接続される配線部分は、配線基板14上を第2面11aに対してほぼ垂直に、絶縁部材15の露出面直近まで伸びている。配線パターン141は、配線基板14により接地層142と隔てられている。このような構成の配線パターン141及び接地層142により、配線基板14ではマイクロストリップ線路L2が形成されており、このマイクロストリップ線路L2により信号が伝送される。 As shown in FIG. 2, the wiring portion of the wiring pattern 141 that is connected to the signal line 12 extends on the wiring substrate 14 substantially perpendicularly to the second surface 11a to the vicinity of the exposed surface of the insulating member 15. . The wiring pattern 141 is separated from the ground layer 142 by the wiring board 14 . A microstrip line L2 is formed on the wiring board 14 by the wiring pattern 141 and the ground layer 142 having such a configuration, and signals are transmitted through the microstrip line L2.

導電性接合材16は、信号線12及び第2面11aと、配線パターン141及び第1面14aとの間に亘って位置している。これにより、導電性接合材16は、第2面11aで露出している信号線12と、第1面14aの配線パターン141とを電気的に接合する。また、図3に示すように、導電性接合材16の一部は、上述した隙間Gの少なくとも一部に位置する第1領域161を有している。導電性接合材16のうち隙間Gに充填されている第1領域161と、基体11(基部111)のうち縁部111c(開口111bの縁を形成する部分)との間には、導電性接合材16と基部111との間の短絡が生じないような間隔が確保されている。 The conductive bonding material 16 is positioned between the signal line 12 and the second surface 11a and the wiring pattern 141 and the first surface 14a. Thereby, the conductive bonding material 16 electrically bonds the signal line 12 exposed on the second surface 11a and the wiring pattern 141 on the first surface 14a. Further, as shown in FIG. 3, part of the conductive bonding material 16 has a first region 161 located in at least part of the gap G described above. Between the first region 161 of the conductive bonding material 16 filled in the gap G and the edge portion 111c (the portion forming the edge of the opening 111b) of the substrate 11 (base portion 111), conductive bonding is provided. A space is secured between the material 16 and the base 111 so as not to cause a short circuit.

導電性接合材16としては、例えば銀シンタリングペースト又は銅シンタリングペースト(流動性を有した導電性ペースト)を用いることができる。シンタリングペーストは、銀又は銅といった導体金属の粒子が樹脂又は溶剤などの基材中に分散された流動性部材を所望の接合箇所に塗布した後に、例えば200℃~250℃の温度に加熱することで得られる導電性部材である。上記流動性部材を加熱することで、導体金属粒子同士が焼結して固着し、相互に安定した電気伝導性を有した状態となる。流動性部材に含まれる基材は、加熱により除去されてもよいし、加熱後に一部残存していてもよい。基材(樹脂成分等)が残存する導電性接合材16では、残存する基材が絶縁面とも接合するため、信号線12及び配線パターン141だけではなく、絶縁部材15及び配線基板14の絶縁面とも接合する。シンタリングペーストに含まれる導体金属の粒子径は、例えば1μm未満とすることができる。このような、粒子径がナノメートルオーダーである粒子(ナノ粒子)に加えて、粒子径が1μmを超える銀又は銅といった導体金属の粒子(マイクロ粒子)を混在させてもよい。 As the conductive bonding material 16, for example, silver sintering paste or copper sintering paste (conductive paste having fluidity) can be used. The sintering paste is obtained by applying a fluid member in which particles of a conductive metal such as silver or copper are dispersed in a base material such as a resin or solvent to desired joints, followed by heating to a temperature of, for example, 200° C. to 250° C. It is a conductive member obtained by By heating the fluid member, the conductive metal particles are sintered and adhered to each other, resulting in a state of stable electrical conductivity with each other. The base material contained in the fluid member may be removed by heating, or may partially remain after heating. In the conductive bonding material 16 in which the base material (resin component or the like) remains, since the remaining base material is also bonded to the insulating surface, not only the signal line 12 and the wiring pattern 141 but also the insulating member 15 and the insulating surface of the wiring board 14 are bonded. Also join. The particle size of the conductor metal contained in the sintering paste can be, for example, less than 1 μm. In addition to such particles (nanoparticles) having a particle size on the order of nanometers, conductive metal particles (microparticles) such as silver or copper having a particle size exceeding 1 μm may be mixed.

接地用導電部材17の材質は、特には限られないが、導電性接合材16と同様、銀シンタリングペースト又は銅シンタリングペーストを用いることができる。接地用導電部材17は、図3に示すように、接地層142の形成範囲のうち、基部111側の所定範囲を除いた範囲に形成されている。これにより、接地用導電部材17が隙間Gを回り込んで導電性接合材16及び配線パターン141と短絡する不具合の発生が抑制されている。 Although the material of the grounding conductive member 17 is not particularly limited, silver sintering paste or copper sintering paste can be used like the conductive bonding material 16 . As shown in FIG. 3, the grounding conductive member 17 is formed in a range of the grounding layer 142 excluding a predetermined range on the side of the base 111 . This prevents the grounding conductive member 17 from entering the gap G and short-circuiting the conductive bonding material 16 and the wiring pattern 141 .

図1において破線で示されている電子素子200は、第1面14a上に位置しており、直接及び/又はワイヤボンディングなどにより配線パターン141と電気的に接続されて(接合して)いる。電子素子200は、半導体素子であってよい。電子素子200は、例えば、レーザーダイオードである。あるいは、電子素子200としては、フォトダイオード、LED(Light Emitting Diode)又はペルチェ素子、各種センサ素子など種々のものが用いられてよい。電子素子200の動作に伴って生じた熱は、基体11を介して排出される。 An electronic element 200 indicated by a dashed line in FIG. 1 is located on the first surface 14a and is electrically connected (bonded) to the wiring pattern 141 directly and/or by wire bonding or the like. Electronic device 200 may be a semiconductor device. Electronic device 200 is, for example, a laser diode. Alternatively, as the electronic element 200, various elements such as a photodiode, an LED (Light Emitting Diode), a Peltier element, and various sensor elements may be used. Heat generated by the operation of the electronic device 200 is discharged through the substrate 11 .

突起部112、配線基板14(配線パターン141、接地層142)及び電子素子200は、図示略のカバー部材(蓋体)によって覆われて外部と隔離されてもよい。電子素子200が外部に光を出射したりする場合には、カバー部材が当該出射光の波長を透過させる材質の窓部を有していてもよい。 The protrusion 112, the wiring board 14 (the wiring pattern 141, the ground layer 142), and the electronic element 200 may be covered with a cover member (lid) (not shown) to be isolated from the outside. When the electronic device 200 emits light to the outside, the cover member may have a window made of a material that transmits the wavelength of the emitted light.

(同軸線路L1とマイクロストリップ線路L2との特性インピーダンス整合)
次に、本実施形態の構成による、同軸線路L1とマイクロストリップ線路L2との特性インピーダンス整合に係る効果について、比較例と対比しつつ説明する。
(Characteristic impedance matching between coaxial line L1 and microstrip line L2)
Next, the effect of matching the characteristic impedance between the coaxial line L1 and the microstrip line L2 by the configuration of this embodiment will be described in comparison with a comparative example.

まず、図4を参照して、比較例における特性インピーダンスの不整合に係る問題を説明する。図4の比較例は、配線基板14が基部111の第2面11a及び絶縁部材15に接している点(すなわち隙間Gが形成されていない点)で、図3に示した本実施形態の構成と異なる。また、図4では、同軸線路L1及びマイクロストリップ線路L2の各位置における特性インピーダンスが、下部のグラフに示されている。 First, with reference to FIG. 4, the problem of characteristic impedance mismatch in the comparative example will be described. In the comparative example of FIG. 4, the wiring board 14 is in contact with the second surface 11a of the base 111 and the insulating member 15 (that is, the gap G is not formed). different from Also, in FIG. 4, the characteristic impedance at each position of the coaxial line L1 and the microstrip line L2 is shown in the lower graph.

同軸線路L1とマイクロストリップ線路L2は、特性インピーダンスが所定の基準値となるように特性インピーダンス整合が図られるが、同軸線路L1とマイクロストリップ線路L2との境界位置の近傍では、局所的にインピーダンスが変化、特に上昇しやすい。その要因の一つは、同軸線路L1のうち、マイクロストリップ線路L2との境界からの近傍領域(図4において破線の楕円で模式的に示されている領域。以下では、「境界領域R」と記す)において、信号線12と基部111との電界結合が弱くなり、信号線12と基部111との間に生じる電界Eが弱くなるためである。すなわち、境界領域Rの電界Eが弱くなることで、境界領域Rにおける容量Cが低下し、その結果、特性インピーダンスの増大につながる。 The coaxial line L1 and the microstrip line L2 are matched in characteristic impedance so that the characteristic impedance becomes a predetermined reference value. prone to change, especially rising. One of the factors is the vicinity of the boundary with the microstrip line L2 in the coaxial line L1 (the region schematically shown by the dashed ellipse in FIG. 4; hereinafter referred to as the “boundary region R”) ), the electric field coupling between the signal line 12 and the base 111 is weakened, and the electric field E generated between the signal line 12 and the base 111 is weakened. That is, the weakening of the electric field E in the boundary region R reduces the capacitance C in the boundary region R, resulting in an increase in the characteristic impedance.

より詳しくは、同軸線路L1の単位長さ当たりの容量Cは、同軸線路L1における絶縁部材15の比誘電率をε、電極面積をS、電極間電位差をVとして、
C=εSE/V …(1)
で表されるところ、マイクロストリップ線路L2との境界領域Rでは、式(1)における電界Eが小さくなることで、容量Cが小さくなる。
More specifically, the capacitance C per unit length of the coaxial line L1 is given by:
C=εSE/V (1)
In the boundary region R with the microstrip line L2, the electric field E in the equation (1) is reduced, so that the capacitance C is reduced.

一方で、同軸線路L1の特性インピーダンスZ0は、単位長さ当たりのインダクタンスをLとして
0=(L/C)1/2 …(2)
で表されるため、マイクロストリップ線路L2との境界領域Rでは、上記のように式(1)の容量Cが小さくなることで、式(2)の特性インピーダンスZ0が増大する。この結果、図4の下部のグラフにおいて矢印Aで示されているように、同軸線路L1のうちマイクロストリップ線路L2との境界近傍において、局所的に特性インピーダンスが基準値から増大する。これにより、同軸線路L1とマイクロストリップ線路L2との間で特性インピーダンスの不整合が生じる。
On the other hand, the characteristic impedance Z 0 of the coaxial line L1 is Z 0 =(L/C) 1/2 (2) where L is the inductance per unit length.
Therefore, in the boundary region R with the microstrip line L2, the characteristic impedance Z0 of the equation (2) increases as the capacitance C of the equation (1) decreases as described above. As a result, as indicated by an arrow A in the lower graph of FIG. 4, the characteristic impedance locally increases from the reference value in the vicinity of the boundary between the coaxial line L1 and the microstrip line L2. This causes a characteristic impedance mismatch between the coaxial line L1 and the microstrip line L2.

これに対し、本実施形態の構成では、図5の実施例に示すように、配線基板14及び絶縁部材15の隙間Gに導電性接合材16の第1領域161が充填されているため、導電性接合材16のうち絶縁部材15に接触している端面16a(図5中において太線で示した面)も、境界領域Rにおける容量Cを形成する電極として機能する。すなわち、図5の実施例では、図4の比較例に対して容量Cを形成する電極の面積が大きくなっている。よって、式(1)における電極面積Sが大きくなることで容量Cが増大する。したがって、式(2)における容量Cが増大する結果、特性インピーダンスZ0が小さくなる。これにより、図5の下部のグラフに示されているように、同軸線路L1のうちマイクロストリップ線路L2との境界近傍では、上述した特性インピーダンスの増大(矢印A)と、隙間Gに導電性接合材16を充填させて容量Cを大きくしたことによる特性インピーダンスの減少(矢印B)とが相殺されて、特性インピーダンスの変化が抑えられる。この結果、同軸線路L1とマイクロストリップ線路L2との間での特性インピーダンスの不整合が抑制される。これにより、特に高周波数の信号の電力損失を効果的に抑えて、良好な伝送特性を得ることができる。 On the other hand, in the configuration of this embodiment, as shown in the example of FIG. The end face 16a (the face indicated by the thick line in FIG. 5) of the adhesive material 16 that is in contact with the insulating member 15 also functions as an electrode that forms the capacitance C in the boundary region R. As shown in FIG. That is, in the embodiment of FIG. 5, the area of the electrodes forming the capacitance C is larger than that of the comparative example of FIG. Therefore, the capacitance C increases as the electrode area S in the equation (1) increases. Therefore, an increase in capacitance C in equation (2) results in a decrease in characteristic impedance Z0 . As a result, as shown in the graph at the bottom of FIG. 5, in the vicinity of the boundary between the coaxial line L1 and the microstrip line L2, the characteristic impedance increases (arrow A) and the gap G becomes electrically conductive. A decrease in the characteristic impedance (arrow B) due to filling the material 16 to increase the capacitance C is offset, and a change in the characteristic impedance is suppressed. As a result, the characteristic impedance mismatch between the coaxial line L1 and the microstrip line L2 is suppressed. As a result, it is possible to effectively suppress the power loss of especially high-frequency signals and obtain good transmission characteristics.

また、実施例では、上記のように特性インピーダンスの不整合を抑制する効果が得られるため、接地用導電部材17の形成範囲を狭めてマイクロストリップ線路L2のうち境界近傍での接地電位の安定性が若干低下しても、十分に特性インピーダンスを整合させることが可能となる。すなわち、接地層142の形成範囲のうち、基部111側の空間17aを除いた範囲にのみ接地用導電部材17を形成すると、空間17a近傍の接地電位の安定性が低下して配線パターン141と接地層142との間の電界が弱くなる。この結果、容量の低下、及び特性インピーダンスの増大に繋がるものの、隙間Gに導電性接合材16を充填したことによる特性インピーダンスの低減効果により十分にカバーすることができる。よって、特性インピーダンスの不整合の問題を生じさせることなく接地用導電部材17の形成範囲の自由度を高めることができるため、より確実に接地用導電部材17の短絡を防ぐことができる。 Further, in the embodiment, since the effect of suppressing the mismatch of the characteristic impedance is obtained as described above, the formation range of the grounding conductive member 17 is narrowed to stabilize the ground potential in the vicinity of the boundary of the microstrip line L2. Even if is slightly lowered, it is possible to sufficiently match the characteristic impedance. That is, if the grounding conductive member 17 is formed only in the range of the ground layer 142 excluding the space 17a on the side of the base 111, the stability of the ground potential in the vicinity of the space 17a deteriorates and the wiring pattern 141 is not connected. The electric field between the layers 142 is weakened. As a result, although this leads to a decrease in capacitance and an increase in characteristic impedance, the effect of reducing the characteristic impedance due to filling the gap G with the conductive bonding material 16 can sufficiently compensate for this. Therefore, the degree of freedom of the formation range of the grounding conductive member 17 can be increased without causing the problem of mismatching of the characteristic impedance, so that short-circuiting of the grounding conductive member 17 can be prevented more reliably.

図6は、図5の実施例の電子素子搭載用パッケージ100、及び図4の比較例の電子素子搭載用パッケージにおける損失を、信号の周波数に対して計算したシミュレーションの結果を示す図である。図6では、実施例のシミュレーション結果を実線で、比較例のシミュレーション結果を破線で、それぞれ示している。 FIG. 6 is a diagram showing the results of a simulation in which the losses in the electronic device mounting package 100 of the example of FIG. 5 and the electronic device mounting package of the comparative example of FIG. 4 are calculated with respect to the signal frequency. In FIG. 6, a solid line indicates the simulation result of the example, and a dashed line indicates the simulation result of the comparative example.

図6(a)に示すように、矢印で示した40GHz付近及び50GHz付近の高周波帯域において、実施例の反射損失(0に近いほど入射に対して反射が大きくなる)は、比較例の反射損失より低く抑えられる結果となった。また、図6(b)に示すように、矢印で示した40GHz付近及び50GHz付近の高周波帯域において、実施例の挿入損失(損失は値の絶対値が大きいほど大きい)は、比較例の挿入損失より低く抑えられる結果となった。 As shown in FIG. 6A, in the high-frequency bands near 40 GHz and 50 GHz indicated by the arrows, the reflection loss of the example (the closer to 0, the greater the reflection with respect to the incident light) is the reflection loss of the comparative example. The result was that it could be kept lower. Further, as shown in FIG. 6B, in the high-frequency bands near 40 GHz and 50 GHz indicated by the arrows, the insertion loss of the example (loss increases as the absolute value increases) is higher than that of the comparative example. The result was that it could be kept lower.

また、実施例の構成とすることで、さらに追加的な効果が得られる。以下、これらの効果について説明する。 Moreover, by adopting the configuration of the embodiment, additional effects can be obtained. These effects will be described below.

図7は、実施例における、絶縁部材15の窪みに起因する特性インピーダンス不整合の抑制効果を説明する図である。
図3~5では、第1端部15aが平面である例を用いて説明したが、第1端部15aは、凹凸を有している場合がある。図7(a)は、第1端部15aが配線基板14側とは反対側に向かって窪んでいる比較例を示している。また、図7(b)は、第1端部15aが配線基板14側とは反対側に向かって窪んでいる実施例を示している。すなわち、図7(a)の比較例、及び図7(b)の実施例では、いずれも第1端部15aが、貫通孔111aの内部において窪みDを有している。
FIG. 7 is a diagram for explaining the effect of suppressing the characteristic impedance mismatch caused by the depression of the insulating member 15 in the embodiment.
3 to 5, the first end portion 15a is flat, but the first end portion 15a may have unevenness. FIG. 7A shows a comparative example in which the first end portion 15a is recessed toward the side opposite to the wiring board 14 side. Also, FIG. 7B shows an embodiment in which the first end portion 15a is recessed toward the side opposite to the wiring board 14 side. That is, in both the comparative example shown in FIG. 7A and the embodiment shown in FIG. 7B, the first end portion 15a has a recess D inside the through hole 111a.

第1端部15aが窪みDを有している図7(a)の比較例では、貫通孔111aの内部領域のうち開口111bの近傍に、窪みDによる空間が生じる。この空間(空気)は、絶縁部材15(例えばガラス)より比誘電率が小さいため、式(1)の容量Cの減少、及び式(2)の特性インピーダンスZ0の増大に繋がる。よって、図7(a)の比較例では、特性インピーダンスの不整合がさらに顕著となる。 In the comparative example of FIG. 7A in which the first end portion 15a has the depression D, a space due to the depression D is generated near the opening 111b in the internal region of the through hole 111a. Since this space (air) has a lower dielectric constant than the insulating member 15 (for example, glass), it leads to a decrease in capacitance C in equation (1) and an increase in characteristic impedance Z 0 in equation (2). Therefore, in the comparative example of FIG. 7A, the characteristic impedance mismatch becomes even more pronounced.

これに対し、図7(b)に示す実施例では、隙間Gに加えて窪みDの少なくとも一部に導電性接合材16が位置している。詳しくは、隙間Gに導電性接合材16の第1領域161が位置しているとともに、窪みDに導電性接合材16の第2領域162が位置している。これは、隙間Gに導電性接合材16が充填されるときに窪みDにも導電性接合材16が流入するためである。この構成によれば、図7(a)のように窪みDに空間が生じることに起因する特性インピーダンスの不整合を抑制することができる。
また、窪みDの表面の凹凸(曲面)に沿って導電性接合材16が充填されるため、導電性接合材16のうち絶縁部材15に接する端面16aの面積をより大きくすることができる。よって、式(1)の容量Cをより大きくすることができ、より効果的に式(2)の特性インピーダンスZ0を低減させることができる。
On the other hand, in the embodiment shown in FIG. 7B, the conductive bonding material 16 is positioned in at least a part of the recess D in addition to the gap G. As shown in FIG. Specifically, a first region 161 of the conductive bonding material 16 is positioned in the gap G, and a second region 162 of the conductive bonding material 16 is positioned in the recess D. This is because the conductive bonding material 16 also flows into the depression D when the gap G is filled with the conductive bonding material 16 . According to this configuration, it is possible to suppress mismatching of the characteristic impedance due to the space generated in the depression D as shown in FIG. 7(a).
In addition, since the conductive bonding material 16 is filled along the unevenness (curved surface) of the surface of the recess D, the area of the end surface 16a of the conductive bonding material 16 that contacts the insulating member 15 can be increased. Therefore, the capacitance C in equation (1) can be increased, and the characteristic impedance Z0 in equation (2) can be reduced more effectively.

なお、図8に示すように、第1端部15aが、配線基板14側に向かって凸状となっている場合にも図7(b)と同様の効果が得られる。すなわち、このような構成では、凸状の第1端部15aの周縁部が配線基板14側とは反対側に向かって窪むため、第1端部15aが、貫通孔111aの内部において窪みDを有した状態となる。図8の実施例では、この窪みDの少なくとも一部が導電性接合材16により埋められているため、窪みDに空間が生じることに起因する特性インピーダンスの不整合を抑制することができる。 As shown in FIG. 8, even when the first end portion 15a is convex toward the wiring board 14 side, the same effect as in FIG. 7B can be obtained. That is, in such a configuration, since the peripheral edge portion of the convex first end portion 15a is recessed toward the side opposite to the wiring substrate 14 side, the first end portion 15a is recessed D inside the through hole 111a. becomes a state with In the embodiment of FIG. 8, at least part of the recess D is filled with the conductive bonding material 16, so that mismatching of the characteristic impedance caused by the space in the recess D can be suppressed.

図9は、実施例における放熱効果を説明する図である。
図9(a)に示す比較例では、電子素子200の動作に伴って生じた熱は、配線パターン141を伝わっていくものの、信号線12を通る図9(a)の断面の位置では、配線パターン141と基部111との距離が大きいため配線パターン141から基部111へ熱が伝わりにくい。比較例では、これにより、基部111を介した放熱の効率が低下する。
FIG. 9 is a diagram for explaining the heat dissipation effect in the example.
In the comparative example shown in FIG. 9A, the heat generated by the operation of the electronic element 200 is transmitted through the wiring pattern 141, but at the position of the cross section of FIG. Since the distance between the pattern 141 and the base portion 111 is large, heat is less likely to be transferred from the wiring pattern 141 to the base portion 111 . In the comparative example, this reduces the efficiency of heat dissipation through the base 111 .

これに対し、図9(b)に示す実施例では、隙間Gに導電性接合材16が充填されていることで、配線パターン141に伝わった熱が、隙間G内の導電性接合材16(例えば銀シンタリングペーストにおける焼結した銀)を介して基部111に伝わりやすくなっている。このため、比較例よりも基部111を介した放熱効率を向上させることができる。 On the other hand, in the embodiment shown in FIG. 9B, since the gap G is filled with the conductive bonding material 16, the heat transmitted to the wiring pattern 141 is transferred to the conductive bonding material 16 ( For example, sintered silver in a silver sintering paste is easily transmitted to the base portion 111 . Therefore, the heat radiation efficiency via the base 111 can be improved more than the comparative example.

図10は、実施例における配線基板14に対する荷重の影響の抑制効果を説明する図である。図10(a)は、比較例の電子素子搭載用パッケージの、信号線12を通らない位置での第2面11aに垂直な断面を示す図である。また、図10(b)は、実施例の電子素子搭載用パッケージ100の、信号線12を通らない位置での第2面11aに垂直な断面を示す図である。
図10(a)に示すように、比較例では、配線基板14が基部111に直接接触するため、配線基板14は、基部111が図中左方向に変形したときに基部111から左向きの抗力F(荷重)を受ける。この抗力Fにより、配線基板14の変形や位置ずれ等に起因する各種の不具合が生じ得る。基部111の変形は、電子装置1の製造工程中、又は完成後に基部111に外力が加わったり、基部111が温度変化により膨張したりすることにより生じ得る。製造工程中に基部111に加わる外力としては、例えば、電子素子搭載用パッケージ100に上述したカバー部材を溶接するために基部111を治具により保持するときに、当該治具から受ける力などが挙げられる。
FIG. 10 is a diagram for explaining the effect of suppressing the influence of the load on the wiring board 14 in the embodiment. FIG. 10(a) is a view showing a cross-section perpendicular to the second surface 11a of the electronic device mounting package of the comparative example at a position not passing through the signal line 12. FIG. FIG. 10(b) is a view showing a cross section perpendicular to the second surface 11a of the electronic device mounting package 100 of the embodiment at a position where the signal line 12 does not pass.
As shown in FIG. 10A, in the comparative example, since the wiring board 14 is in direct contact with the base 111, the wiring board 14 receives a leftward drag F from the base 111 when the base 111 is deformed leftward in the drawing. receive (load). Due to this drag force F, various problems may occur due to deformation of the wiring board 14, displacement of the wiring board 14, and the like. Deformation of the base 111 may occur due to external force being applied to the base 111 during the manufacturing process of the electronic device 1 or after completion, or due to expansion of the base 111 due to temperature changes. The external force applied to the base portion 111 during the manufacturing process includes, for example, the force received from the jig when the base portion 111 is held by the jig in order to weld the cover member to the electronic device mounting package 100 . be done.

これに対し、図10(b)に示す実施例では、配線基板14と基部111との間に隙間Gが形成されているため、基部111が変形しても配線基板14に接触せず、配線基板14が抗力Fを受けることがない。あるいは、基部111の変形により基部111が配線基板14に接触したとしても、配線基板14が受ける抗力Fを比較例よりも小さくすることができる。よって、配線基板14の変形や位置ずれ等に起因する各種の不具合の発生を抑制することができる。 On the other hand, in the embodiment shown in FIG. 10(b), since the gap G is formed between the wiring board 14 and the base 111, even if the base 111 is deformed, it does not come into contact with the wiring board 14 and the wiring does not come into contact with the wiring board. The substrate 14 does not receive the drag force F. Alternatively, even if the base 111 contacts the wiring board 14 due to deformation of the base 111, the resistance F received by the wiring board 14 can be made smaller than in the comparative example. Therefore, it is possible to suppress the occurrence of various problems caused by deformation, positional displacement, and the like of the wiring board 14 .

(変形例1)
次に、上記実施形態の変形例1について説明する。
図11は、上記実施形態の電子素子搭載用パッケージ100の変形例1を示す断面図である。変形例1の電子素子搭載用パッケージ100は、導電性接合材16のうち隙間Gに充填されている部分(第1領域161)と、基体11(基部111)のうち縁部111c(開口111bの縁を形成する部分)との間に位置する絶縁部材18(第2の絶縁部材)を備える。絶縁部材18の材質は、特には限られないが、例えば絶縁部材15と同様にガラスとしてもよいし、各種樹脂などが用いられてもよい。この絶縁部材18が位置していることにより、隙間Gに充填されている導電性接合材16と、基部111とが接触して短絡する不具合の発生を確実に抑制することができる。
(Modification 1)
Next, Modification 1 of the above embodiment will be described.
FIG. 11 is a cross-sectional view showing Modification 1 of the electronic device mounting package 100 of the above-described embodiment. In the electronic device mounting package 100 of Modification 1, the portion (first region 161) of the conductive bonding material 16 filled in the gap G and the edge portion 111c (opening 111b) of the substrate 11 (base portion 111) edge forming portion) and an insulating member 18 (second insulating member). Although the material of the insulating member 18 is not particularly limited, for example, it may be glass like the insulating member 15, or various resins may be used. Due to the presence of the insulating member 18, it is possible to reliably prevent the conductive bonding material 16 filled in the gap G from coming into contact with the base portion 111 to cause a short circuit.

(変形例2)
次に、上記実施形態の変形例2について説明する。
図12は、上記実施形態の電子素子搭載用パッケージ100の変形例2を示す断面図である。変形例2の電子素子搭載用パッケージ100では、配線基板14の側面143は、第1部分143a及び第2部分143bを有する。側面143は、第1面14aに隣接するとともに第2面11aと対向して位置する側面である。第1部分143aは、隙間Gを挟んで第1端部15aと対向して位置する。第2部分143bは、第1部分143aよりも絶縁部材15の第1端部15aに向かって突出している。第2部分143bは、第1部分143aの突起部112側(図12における下側)に繋がっており、隙間Gと、基体11(基部111)のうち縁部111c(開口111bの縁を形成する部分)とを隔てるように絶縁部材15に向かって突出し、かつ絶縁部材15に接触している。
換言すれば、側面143は、一部(第2部分143b)が絶縁部材15側に突出することで段差を有し、段差により形成された突出部(第2部分143b)が絶縁部材15に接しており、残りの部分(第1部分143a)が絶縁部材15との間で隙間Gを形成している。
(Modification 2)
Next, Modification 2 of the above embodiment will be described.
FIG. 12 is a cross-sectional view showing Modification 2 of the electronic device mounting package 100 of the above-described embodiment. In the electronic device mounting package 100 of Modification 2, the side surface 143 of the wiring substrate 14 has a first portion 143a and a second portion 143b. The side surface 143 is a side surface located adjacent to the first surface 14a and facing the second surface 11a. The first portion 143a is positioned to face the first end portion 15a with a gap G interposed therebetween. The second portion 143b protrudes toward the first end portion 15a of the insulating member 15 more than the first portion 143a. The second portion 143b is connected to the projection 112 side (lower side in FIG. 12) of the first portion 143a, and forms the gap G and the edge portion 111c (the edge of the opening 111b) of the base 11 (base portion 111). portion), and is in contact with the insulating member 15 .
In other words, a portion (second portion 143 b ) of side surface 143 protrudes toward insulating member 15 to have a step, and the protrusion (second portion 143 b ) formed by the step is in contact with insulating member 15 . , and the remaining portion (first portion 143 a ) forms a gap G with the insulating member 15 .

このような構成によれば、隙間Gに流入する導電性接合材16の第1領域161は、第1部分143aと絶縁部材15との間を下方に向かって流動し、第2部分143bにより堰き止められる。よって、隙間G内の導電性接合材16の第1領域161と、基部111とが接触して短絡する不具合の発生を確実に抑制することができる。 According to such a configuration, the first region 161 of the conductive bonding material 16 flowing into the gap G flows downward between the first portion 143a and the insulating member 15 and is blocked by the second portion 143b. be stopped. Therefore, it is possible to reliably suppress the occurrence of a short circuit due to contact between the first region 161 of the conductive bonding material 16 in the gap G and the base portion 111 .

なお、変形例2は、変形例1と組み合わされてもよい。すなわち、配線基板14の第2部分143bの下方にさらに絶縁部材18が位置していてもよい。これによれば、隙間Gに充填されている導電性接合材16の第1領域161と、基部111とが接触して短絡する不具合の発生をより確実に抑制することができる。
また、側面143のうち第2部分143bは、必ずしも絶縁部材15に接触していなくてもよい。第2部分143bと絶縁部材15との間が若干離れていても、第2部分143bが導電性接合材16を堰き止める効果がある程度得られるためである。
Modification 2 may be combined with Modification 1. That is, the insulating member 18 may be further positioned below the second portion 143 b of the wiring board 14 . According to this, it is possible to more reliably suppress the occurrence of a short circuit due to contact between the first region 161 of the conductive bonding material 16 filling the gap G and the base portion 111 .
Also, the second portion 143 b of the side surface 143 does not necessarily have to be in contact with the insulating member 15 . This is because even if the second portion 143b and the insulating member 15 are slightly separated from each other, the second portion 143b has the effect of blocking the conductive bonding material 16 to some extent.

以上のように、本実施形態の電子素子搭載用パッケージ100は、第1面14aを有し、第1面14a上に配線パターン141を有する配線基板14と、第2面11aを有し、第2面11aに開口111bを有する貫通孔111aが位置している基体11と、貫通孔111aの内部に位置するとともに、開口111b側に位置する第1端部15aを有している絶縁部材15と、絶縁部材15を貫通するとともに、開口111b側に位置する第2端部12aを有している信号線12と、配線パターン141と、信号線12の第2端部12aとを接合する導電性接合材16と、を備え、配線基板14は、絶縁部材15の第1端部15aとの間に隙間Gを介して配置されており、導電性接合材16は、隙間Gの少なくとも一部に位置する第1領域161を有している。
このように配線基板14及び絶縁部材15の隙間Gに導電性接合材16の第1領域161が位置していることで、導電性接合材16のうち絶縁部材15に接触している端面16aが、同軸線路L1のうちマイクロストリップ線路L2との境界近傍における容量Cを形成する電極として機能する。これにより、当該境界近傍における容量Cを増大させ、特性インピーダンスを小さくすることができる。よって、上記境界近傍において電界が小さくなることによる特性インピーダンスの増大と、容量Cの電極面積Sを大きくしたことによる特性インピーダンスの減少とを相殺させて、特性インピーダンスの変化を抑えることができる。この結果、同軸線路L1とマイクロストリップ線路L2との間の伝送モード変換部における特性インピーダンスの不整合を抑制することができる。これにより、特に高周波数の信号の電力損失を効果的に抑えて、良好な信号の伝送特性を得ることができる。
As described above, the electronic device mounting package 100 of the present embodiment has the first surface 14a, the wiring board 14 having the wiring pattern 141 on the first surface 14a, the second surface 11a, and the second surface 11a. A base body 11 having a through hole 111a having an opening 111b on two sides 11a, and an insulating member 15 having a first end 15a positioned inside the through hole 111a and on the side of the opening 111b. , the signal line 12 passing through the insulating member 15 and having the second end 12a located on the side of the opening 111b, the wiring pattern 141, and the second end 12a of the signal line 12 are joined to each other. The wiring board 14 is arranged with the first end 15a of the insulating member 15 with a gap G therebetween, and the conductive joint material 16 fills at least part of the gap G. It has a first region 161 located thereon.
Since the first region 161 of the conductive bonding material 16 is positioned in the gap G between the wiring board 14 and the insulating member 15, the end surface 16a of the conductive bonding material 16 that is in contact with the insulating member 15 is , functions as an electrode that forms a capacitance C in the vicinity of the boundary with the microstrip line L2 in the coaxial line L1. As a result, the capacitance C in the vicinity of the boundary can be increased and the characteristic impedance can be reduced. Therefore, it is possible to suppress the change in the characteristic impedance by canceling out the increase in the characteristic impedance due to the decrease in the electric field in the vicinity of the boundary and the decrease in the characteristic impedance due to the increase in the electrode area S of the capacitor C. As a result, it is possible to suppress mismatching of the characteristic impedance in the transmission mode converter between the coaxial line L1 and the microstrip line L2. As a result, the power loss of especially high-frequency signals can be effectively suppressed, and excellent signal transmission characteristics can be obtained.

また、信号線12を通り第2面11aに垂直な断面において、第2面11a、信号線12の開口111b側の端面である第2端部12a、及び絶縁部材15の開口111b側の端面である第1端部15aが一直線上にある。信号線12を開口111bから突出させないことによって、開口111bから信号線12が突出して配線パターン141と並行に位置する場合に生じるノイズなどの問題を避けることができる。また、突出した信号線12と配線パターン141との間に容量が形成されて特性インピーダンスが所望の値からずれ、特性インピーダンスの不整合が生じるのを抑制することができる。また、第1端部15aを第2面11a及び第2端部12aと揃えることで、同軸線路L1のマイクロストリップ線路L2との境界近傍における容量Cを最も効果的に大きくすることができる。よって、境界近傍における特性インピーダンスの増大を抑えて、より適切に特性インピーダンスを整合させることができる。 In a cross section passing through the signal line 12 and perpendicular to the second surface 11a, the second surface 11a, the second end portion 12a that is the end surface of the signal line 12 on the side of the opening 111b, and the end surface of the insulating member 15 on the side of the opening 111b A certain first end 15a is on a straight line. By not protruding the signal line 12 from the opening 111b, it is possible to avoid problems such as noise caused when the signal line 12 protrudes from the opening 111b and is positioned in parallel with the wiring pattern 141. FIG. In addition, it is possible to suppress the characteristic impedance from deviating from a desired value due to the formation of a capacitance between the protruding signal line 12 and the wiring pattern 141, thereby preventing mismatching of the characteristic impedance. Also, by aligning the first end portion 15a with the second surface 11a and the second end portion 12a, the capacitance C in the vicinity of the boundary between the coaxial line L1 and the microstrip line L2 can be most effectively increased. Therefore, it is possible to suppress an increase in the characteristic impedance in the vicinity of the boundary and more appropriately match the characteristic impedance.

また、絶縁部材15の第1端部15aが、貫通孔111aの内部において窪みDを有している場合に、導電性接合材16は、窪みDの少なくとも一部に位置する第2領域162をさらに有している。これによれば、窪みDにより貫通孔111aの内部に空間が生じて容量Cが低下することに起因する特性インピーダンスの不整合を抑制することができる。また、窪みDの凹凸に沿って導電性接合材16の第2領域162が充填されるため、導電性接合材16のうち絶縁部材15に接する端面16aの面積をより大きくすることができる。よって、容量Cをより大きくすることができ、より効果的に特性インピーダンスを低減させて、特性インピーダンスを整合させることができる。 In addition, when the first end portion 15a of the insulating member 15 has the recess D inside the through hole 111a, the conductive bonding material 16 fills the second region 162 located in at least part of the recess D. have more. According to this, it is possible to suppress mismatching of the characteristic impedance due to the decrease in the capacitance C due to the space generated inside the through-hole 111a by the recess D. In addition, since the second region 162 of the conductive bonding material 16 is filled along the unevenness of the recess D, the area of the end surface 16a of the conductive bonding material 16 that contacts the insulating member 15 can be increased. Therefore, the capacitance C can be increased, the characteristic impedance can be reduced more effectively, and the characteristic impedance can be matched.

また、変形例1に係る電子素子搭載用パッケージ100は、導電性接合材16のうち隙間Gに充填されている部分である第1領域161と、基体11のうち開口111bの縁を形成する部分である縁部111cとの間に位置する絶縁部材18を備える。これによれば、隙間Gに充填されている導電性接合材16の第1領域161と、基体11とが接触して短絡する不具合の発生を確実に抑制することができる。 Further, the electronic device mounting package 100 according to Modification 1 includes a first region 161 that is a portion of the conductive bonding material 16 that fills the gap G, and a portion of the base 11 that forms the edge of the opening 111b. and an insulating member 18 located between the edge 111c. According to this, the first region 161 of the conductive bonding material 16 filling the gap G and the base 11 can be prevented from being short-circuited due to contact with each other.

また、変形例2に係る配線基板14は、第1面14aに隣接するとともに基体11の第2面11aと対向して位置する側面143を有し、側面143は、隙間Gを挟んで絶縁部材15の第1端部15aと対向して位置する第1部分143aと、第1部分143aよりも絶縁部材15の第1端部15aに向かって突出している第2部分143bと、を有しており、隙間Gは、第2部分143bによって、基体11のうち開口111bの縁を形成する部分である縁部111cと隔てられている。これによれば、隙間Gの内部の導電性接合材16の第1領域161は、第2部分143bにより堰き止められる。よって、隙間G内の導電性接合材16の第1領域161と、基体11とが接触して短絡する不具合の発生を抑制することができる。 In addition, the wiring board 14 according to Modification 2 has a side surface 143 adjacent to the first surface 14a and facing the second surface 11a of the base 11. and a second portion 143b protruding toward the first end 15a of the insulating member 15 from the first portion 143a. The gap G is separated by the second portion 143b from the edge portion 111c of the base 11 that forms the edge of the opening 111b. According to this, the first region 161 of the conductive bonding material 16 inside the gap G is blocked by the second portion 143b. Therefore, it is possible to prevent the first region 161 of the conductive bonding material 16 in the gap G from contacting the base 11 and causing a short circuit.

また、上記第2部分143bが絶縁部材15に接している。これによれば、隙間G内の導電性接合材16の第1領域161と、基体11とが接触して短絡する不具合の発生をより確実に抑制することができる。 Also, the second portion 143 b is in contact with the insulating member 15 . According to this, it is possible to more reliably suppress the occurrence of a short circuit due to contact between the first region 161 of the conductive bonding material 16 in the gap G and the base 11 .

また、導電性接合材16は、銀シンタリングペースト又は銅シンタリングペーストなどの流動性を有した導電性ペーストである。流動性を有した導電性ペーストは、隙間Gに充填する際には流動性を有しているため、隙間G内において空隙が生じないように導電性接合材16を密に充填させることができる。よって、容量Cの電極面積Sをより効果的に増大させることができ、より適切に特性インピーダンスを整合させることができる。 The conductive bonding material 16 is a fluid conductive paste such as silver sintering paste or copper sintering paste. Since the conductive paste having fluidity has fluidity when filling the gap G, the conductive bonding material 16 can be densely filled so as not to form a gap in the gap G. . Therefore, the electrode area S of the capacitance C can be increased more effectively, and the characteristic impedance can be matched more appropriately.

また、本実施形態の電子装置1は、上述の電子素子搭載用パッケージ100と、配線パターン141と接合する電子素子200と、を備える。このような電子装置1によれば、より適切に特性インピーダンス整合が行われるため、信号の電力損失を低減させることができ、消費電力を無駄にせずに電子素子200を有効に動作させることができる。 Further, the electronic device 1 of the present embodiment includes the electronic element mounting package 100 described above and the electronic element 200 joined to the wiring pattern 141 . According to such an electronic device 1, since the characteristic impedance matching is performed more appropriately, the power loss of the signal can be reduced, and the electronic element 200 can be effectively operated without wasting power consumption. .

なお、上記実施の形態は例示であり、様々な変更が可能である。
例えば、上記実施形態の各図では、隙間Gを形成するように対向している配線基板14の側面143と第1端部15aとが平行となっているが、このような構成に限定する趣旨ではない。例えば、配線基板14の側面143にテーパーを持たせて、隙間Gの下方ほど、側面143と第1端部15aとの距離が小さくなるようにしてもよい。これによれば、より容易に隙間G内で所望の位置まで導電性接合材16を充填させることができる。
Note that the above-described embodiment is an example, and various modifications are possible.
For example, in the drawings of the above embodiments, the side surface 143 of the wiring board 14 and the first end portion 15a facing each other to form the gap G are parallel to each other. is not. For example, the side surface 143 of the wiring board 14 may be tapered so that the distance between the side surface 143 and the first end portion 15a decreases toward the lower side of the gap G. According to this, the conductive bonding material 16 can be filled up to a desired position within the gap G more easily.

また、第1面14aと第2面11aとの位置関係は、直交していなくてもよく、各面の形状などは電子素子200などに応じて適宜定められてよい。また、信号線12と接合する配線パターンの配線部分は、第2面11aに直交する向きに伸びていなくてもよい。 Further, the positional relationship between the first surface 14a and the second surface 11a may not be orthogonal, and the shape of each surface may be appropriately determined according to the electronic device 200 and the like. Also, the wiring portion of the wiring pattern that joins with the signal line 12 does not have to extend in the direction orthogonal to the second surface 11a.

また、配線基板14の第1面14aの配線パターン141、及び金属の突起部112によってマイクロストリップ線路L2が構成できる場合には、接地層142は省略してもよい。 Further, if the wiring pattern 141 on the first surface 14a of the wiring board 14 and the metal protrusions 112 can constitute the microstrip line L2, the ground layer 142 may be omitted.

また、上記実施形態では、導電性接合材16として銀シンタリングペースト又は銅シンタリングペーストを用いることとして説明したが、配線基板14に接合する導電性の接合材であればその他のもの、例えばエポキシ樹脂等に導電性金属粒子を分散させたものであってもよい。 Further, in the above embodiment, silver sintering paste or copper sintering paste is used as the conductive bonding material 16, but other conductive bonding materials such as epoxy can be used as the conductive bonding material to be bonded to the wiring board 14. It may be one in which conductive metal particles are dispersed in a resin or the like.

また、上記実施形態の図3では、第2端部12aが第2面11a及び第1端部15aと同一面内にある例を挙げて説明したが、これに限られず、第2端部12aは、第2面11aより配線基板14側に突出していてもよいし、第2面11aより基部111側に窪んだ位置にあってもよい。これらの場合においても、第2端部12aを導電性接合材16に接触させることで、信号線12と配線パターン141とを接続することができる。 In addition, in FIG. 3 of the above embodiment, an example in which the second end portion 12a is in the same plane as the second surface 11a and the first end portion 15a has been described. may protrude from the second surface 11a toward the wiring substrate 14, or may be located at a position recessed toward the base portion 111 from the second surface 11a. Even in these cases, the signal line 12 and the wiring pattern 141 can be connected by bringing the second end portion 12 a into contact with the conductive bonding material 16 .

その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。また、本開示の趣旨を逸脱しない範囲において、上記実施の形態で示した構成、構造、位置関係及び形状を適宜組み合わせ可能である。 In addition, specific details such as configurations, structures, positional relationships, and shapes shown in the above embodiments can be changed as appropriate without departing from the scope of the present disclosure. Moreover, the configurations, structures, positional relationships, and shapes shown in the above embodiments can be appropriately combined without departing from the gist of the present disclosure.

1 電子装置
11 基体
11a 第2面
111 基部
111a 貫通孔
111b 開口
111c 縁部
112 突起部
12 信号線
12a 第2端部
14 配線基板
14a 第1面
141 配線パターン
142 接地層
143 側面
143a 第1部分
143b 第2部分
15 絶縁部材(第1の絶縁部材)
15a 第1端部
16 導電性接合材
16a 端面
161 第1領域
162 第2領域
17 接地用導電部材
18 絶縁部材(第2の絶縁部材)
100 電子素子搭載用パッケージ
200 電子素子
D 窪み
G 隙間
L1 同軸線路
L2 マイクロストリップ線路
1 Electronic Device 11 Substrate 11a Second Surface 111 Base 111a Through Hole 111b Opening 111c Edge 112 Projection 12 Signal Line 12a Second End 14 Wiring Board 14a First Surface 141 Wiring Pattern 142 Ground Layer 143 Side 143a First Part 143b Second portion 15 insulating member (first insulating member)
15a First end 16 Conductive bonding material 16a End surface 161 First region 162 Second region 17 Grounding conductive member 18 Insulating member (second insulating member)
100 Electronic device mounting package 200 Electronic device D Recess G Gap L1 Coaxial line L2 Microstrip line

Claims (8)

第1面を有し、前記第1面上に配線パターンを有する配線基板と、
第2面を有し、前記第2面に開口を有する貫通孔が位置している基体と、
前記貫通孔の内部に位置するとともに、前記開口側に位置する第1端部を有している第1の絶縁部材と、
前記第1の絶縁部材を貫通するとともに、前記開口側に位置する第2端部を有している信号線と、
前記配線パターンと、前記信号線の前記第2端部とを接合する導電性接合材と、
を備え、
前記配線基板は、前記第1の絶縁部材の前記第1端部との間に隙間を介して配置されており、
前記導電性接合材は、前記隙間の少なくとも一部に位置する第1領域を有している、
電子素子搭載用パッケージ。
a wiring substrate having a first surface and having a wiring pattern on the first surface;
a base body having a second surface in which a through hole having an opening is located in the second surface;
a first insulating member located inside the through hole and having a first end located on the opening side;
a signal line passing through the first insulating member and having a second end located on the opening side;
a conductive bonding material that bonds the wiring pattern and the second end of the signal line;
with
The wiring board is arranged with a gap between it and the first end of the first insulating member,
The conductive bonding material has a first region located in at least part of the gap,
Package for mounting electronic elements.
前記信号線を通り前記第2面に垂直な断面において、前記第2面、前記信号線の前記第2端部、及び前記第1の絶縁部材の前記第1端部が一直線上にある、請求項1に記載の電子素子搭載用パッケージ。 In a cross-section passing through the signal line and perpendicular to the second plane, the second plane, the second end of the signal line, and the first end of the first insulating member are aligned. A package for mounting an electronic device according to Item 1. 前記第1の絶縁部材の前記第1端部は、前記貫通孔の内部において窪みを有しており、
前記導電性接合材は、前記窪みの少なくとも一部に位置する第2領域をさらに有している、請求項1又は2に記載の電子素子搭載用パッケージ。
The first end of the first insulating member has a recess inside the through hole,
3. The electronic device mounting package according to claim 1, wherein said conductive bonding material further has a second region located in at least part of said recess.
前記導電性接合材の前記第1領域と、前記基体のうち前記開口の縁を形成する部分と、の間に位置する第2の絶縁部材を備える、請求項1~3のいずれか一項に記載の電子素子搭載用パッケージ。 4. The method according to any one of claims 1 to 3, further comprising a second insulating member positioned between said first region of said conductive bonding material and a portion of said substrate forming an edge of said opening. A package for mounting the electronic device described. 前記配線基板は、前記第1面に隣接するとともに前記基体の前記第2面と対向して位置する側面を有し、
前記側面は、
前記隙間を挟んで前記第1の絶縁部材の前記第1端部と対向して位置する第1部分と、
前記第1部分よりも前記第1の絶縁部材の前記第1端部に向かって突出している第2部分と、を有しており、
前記隙間は、前記第2部分によって、前記基体のうち前記開口の縁を形成する部分と隔てられている、請求項1~3のいずれか一項に記載の電子素子搭載用パッケージ。
The wiring board has a side surface adjacent to the first surface and located opposite to the second surface of the base,
The aspect is
a first portion facing the first end of the first insulating member across the gap;
a second portion projecting further toward the first end of the first insulating member than the first portion;
4. The package for mounting an electronic element according to claim 1, wherein said gap is separated by said second portion from a portion of said base which forms an edge of said opening.
前記第2部分が前記第1の絶縁部材に接している、請求項5に記載の電子素子搭載用パッケージ。 6. The electronic device mounting package according to claim 5, wherein said second portion is in contact with said first insulating member. 前記導電性接合材は流動性を有した導電性ペーストである、請求項1~6のいずれか一項に記載の電子素子搭載用パッケージ。 7. The package for mounting an electronic element according to claim 1, wherein said conductive bonding material is a fluid conductive paste. 請求項1~7のいずれか一項に記載の電子素子搭載用パッケージと、
前記配線パターンと接合する電子素子と、
を備える、電子装置。
An electronic device mounting package according to any one of claims 1 to 7;
an electronic element bonded to the wiring pattern;
An electronic device comprising:
JP2019141288A 2019-07-31 2019-07-31 Package for mounting electronic element, and electronic device Pending JP2022130757A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019141288A JP2022130757A (en) 2019-07-31 2019-07-31 Package for mounting electronic element, and electronic device
PCT/JP2020/029162 WO2021020480A1 (en) 2019-07-31 2020-07-29 Electronic component mounting package, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019141288A JP2022130757A (en) 2019-07-31 2019-07-31 Package for mounting electronic element, and electronic device

Publications (1)

Publication Number Publication Date
JP2022130757A true JP2022130757A (en) 2022-09-07

Family

ID=74229985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019141288A Pending JP2022130757A (en) 2019-07-31 2019-07-31 Package for mounting electronic element, and electronic device

Country Status (2)

Country Link
JP (1) JP2022130757A (en)
WO (1) WO2021020480A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416765B2 (en) 2012-08-16 2018-10-31 エノビクス・コーポレイションEnovix Corporation Electrode structure for three-dimensional battery
WO2014151202A1 (en) 2013-03-15 2014-09-25 Enovix Corporation Separators for three-dimensional batteries
EP3828976B1 (en) 2015-05-14 2023-07-05 Enovix Corporation Longitudinal constraints for energy storage devices
TWI832314B (en) 2016-05-13 2024-02-11 美商易諾維公司 Dimensional constraints for three-dimensional batteries
TWI819481B (en) 2016-11-16 2023-10-21 美商易諾維公司 Three-dimensional batteries with compressible cathodes
SG11202004398WA (en) 2017-11-15 2020-06-29 Enovix Corp Electrode assembly, secondary battery, and method of manufacture
US10256507B1 (en) 2017-11-15 2019-04-09 Enovix Corporation Constrained electrode assembly
US11211639B2 (en) 2018-08-06 2021-12-28 Enovix Corporation Electrode assembly manufacture and device
KR20230121994A (en) 2020-09-18 2023-08-22 에노빅스 코오퍼레이션 Method for contouring a collection of electrode structures on a web using a laser beam
JP2023553115A (en) 2020-12-09 2023-12-20 エノビクス・コーポレイション Apparatus, systems and methods for manufacturing electrodes, electrode stacks and batteries

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091461A (en) * 1998-09-16 2000-03-31 Shinko Electric Ind Co Ltd Manufacture of airtight glass terminal
JP3989350B2 (en) * 2002-09-30 2007-10-10 新光電気工業株式会社 Glass terminal
JP4874298B2 (en) * 2007-12-17 2012-02-15 京セラ株式会社 Connection structure between signal terminal and signal line conductor, electronic component mounting package and electronic device
JP6978509B2 (en) * 2017-10-26 2021-12-08 京セラ株式会社 Bonded structures, semiconductor packages and semiconductor devices

Also Published As

Publication number Publication date
WO2021020480A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP2022130757A (en) Package for mounting electronic element, and electronic device
JPWO2019229825A1 (en) Optical module and optical transmitter
WO2013015216A1 (en) Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device
JP7170832B2 (en) Electronic device mounting package and electronic device
TWI593332B (en) Wiring board and high frequency module using the same
JP5444915B2 (en) High frequency module and method for manufacturing high frequency module
TW201436667A (en) Circuit board
JP2021036583A (en) Optical semiconductor device and carrier
JP2022116383A (en) Electronic device mounting package and electronic device
US9041169B2 (en) Semiconductor packaging container, semiconductor device, electronic device
WO2021020530A1 (en) Electronic component mounting package, and electronic device
WO2020158928A1 (en) Electronic component mounting package, and electronic device
JP2005223083A (en) Semiconductor device
JP7475176B2 (en) Electronic element mounting package and electronic device
JP2020188115A (en) Package for mounting electronic component and electronic device
WO2020158944A1 (en) Electronic component mounting package, electronic device, and substrate for electronic component mounting package
WO2013042627A1 (en) Electronic component mounting substrate, electronic component accommodating package and electronic device
WO2020138196A1 (en) Electronic component mounting package, and electronic device
JP2000183488A (en) Hybrid module
JP2020167255A (en) Package for mounting electronic component and electronic apparatus
JP2013030549A (en) Light emitting module and member for chip component mounting
WO2021039969A1 (en) Electronic component mounting package, and electronic device
WO2021006344A1 (en) Array antenna device
JP2019175939A (en) Package for semiconductor element and semiconductor device
CN111554650B (en) Semiconductor module and semiconductor device housing