JP2022116383A - Electronic device mounting package and electronic device - Google Patents
Electronic device mounting package and electronic device Download PDFInfo
- Publication number
- JP2022116383A JP2022116383A JP2019121096A JP2019121096A JP2022116383A JP 2022116383 A JP2022116383 A JP 2022116383A JP 2019121096 A JP2019121096 A JP 2019121096A JP 2019121096 A JP2019121096 A JP 2019121096A JP 2022116383 A JP2022116383 A JP 2022116383A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- end surface
- device mounting
- mounting package
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 17
- 230000008054 signal transmission Effects 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 43
- 230000004048 modification Effects 0.000 description 38
- 238000012986 modification Methods 0.000 description 38
- 230000000052 comparative effect Effects 0.000 description 35
- 230000008878 coupling Effects 0.000 description 29
- 238000010168 coupling process Methods 0.000 description 29
- 238000005859 coupling reaction Methods 0.000 description 29
- 238000003780 insertion Methods 0.000 description 15
- 230000037431 insertion Effects 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005245 sintering Methods 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本開示は、電子素子搭載用パッケージ及び電子装置に関する。 The present disclosure relates to an electronic device mounting package and an electronic device.
従来、円板状などの形状を有する基部と、当該基部から突出した突出部とを含む基体を有し、突出部の面上に、電子素子が接合される配線基板が載置された電子素子搭載用のパッケージがある(例えば、特許文献1、2)。このパッケージでは、基部を貫通する信号線から配線基板を介して電子素子に高周波信号を入力することで、電子素子を駆動することができる。また、このパッケージは、電子素子を保護するために、電子素子、配線基板及び突出部を覆う蓋体(キャップ)が基体に取り付けられた状態で使用される。
2. Description of the Related Art Conventionally, an electronic device having a substrate including a base having a shape such as a disc and a protruding portion protruding from the base, and a wiring substrate to which the electronic device is to be bonded is mounted on the surface of the protruding portion. There are packages for mounting (for example,
しかしながら、蓋体が取り付けられた状態で電子素子に高周波信号を供給して駆動すると、蓋体と基体との間で電界結合が生じて特定の高周波帯域で共振が発生し、共振周波数における信号の伝送特性が低下するという課題がある。 However, when the electronic element is driven by supplying a high-frequency signal with the lid attached, electric field coupling occurs between the lid and the base, causing resonance in a specific high-frequency band, resulting in a signal loss at the resonance frequency. There is a problem that the transmission characteristics are degraded.
本開示の目的は、信号の伝送特性の低下を抑えることができる電子素子搭載用パッケージ及び電子装置を提供することにある。 An object of the present disclosure is to provide an electronic device mounting package and an electronic device that can suppress degradation in signal transmission characteristics.
本開示の一態様は、
第1面を有する基部と、前記第1面から突出し、第2面を有する突出部と、を含む基体と、
前記第2面上に位置する配線基板と、
前記突出部及び前記配線基板を覆う蓋体と、
を備え、
前記突出部の表面のうち前記第2面を除く外面は、稜線を有しない形状、又は任意の稜線を形成する2つの面のなす角が鈍角である形状を有する、
電子素子搭載用パッケージである。
One aspect of the present disclosure is
a base including a base having a first surface and a projection projecting from the first surface and having a second surface;
a wiring substrate located on the second surface;
a lid that covers the projecting portion and the wiring board;
with
Of the surfaces of the protrusion, the outer surface excluding the second surface has a shape without a ridgeline, or a shape in which two surfaces forming an arbitrary ridgeline form an obtuse angle.
It is a package for mounting an electronic element.
また、本開示の他の一の態様は、
上記の電子素子搭載用パッケージと、
前記配線基板と接合する電子素子と、
を備える、電子装置である。
In addition, another aspect of the present disclosure is
the electronic device mounting package;
an electronic element bonded to the wiring substrate;
An electronic device comprising:
本開示の内容によれば、電子素子搭載用パッケージにおいて、信号の伝送特性の低下を抑えることができるという効果がある。 According to the contents of the present disclosure, there is an effect that deterioration of signal transmission characteristics can be suppressed in a package for mounting an electronic device.
以下、実施の形態を図面に基づいて説明する。 Embodiments will be described below with reference to the drawings.
(電子装置及び電子素子搭載用パッケージの構成)
まず、図1及び図2を参照して電子装置1及び電子素子搭載用パッケージ100の構成について説明する。
図1は、本実施形態の電子装置1及び電子素子搭載用パッケージ100の全体斜視図である。
図2は、電子装置1及び電子素子搭載用パッケージ100の、基部111に垂直な断面を示す図である。
(Structure of Electronic Device and Package for Mounting Electronic Element)
First, configurations of an
FIG. 1 is an overall perspective view of an
FIG. 2 is a diagram showing a cross section perpendicular to the
電子装置1は、電子素子搭載用パッケージ100と、電子素子200とを備える。
電子素子搭載用パッケージ100は、基体11と、信号線12と、配線基板14と、絶縁部材15と、導電性接合材16と、蓋体20などを備える。
The
The electronic
基体11は、導電性の金属であり、接地面として機能する。これに加えて、基体11には、熱伝導性(放熱性)の高いものが用いられてよい。基体11は、基部111と、突出部112とを有する。基部111は、ここでは、例えば、直径が3~10mm、厚さが0.5~2mmの円板状形状を有するが、これには限られない。基部111は、貫通孔111bを有する。貫通孔111b内は、絶縁部材15により占められている。絶縁部材15の材質及び貫通孔111bの大きさは、所望の特性インピーダンスに応じて定められればよい。基部111と突出部112とは、一体形成されたものであってもよいし、別個に形成されて接合されたものであってもよい。基部111のうち突出部112が突出している面を、以下では第1面111aと記す。
The
突出部112は、第1面111aに接し第1面111aに垂直な第2面112a(図2参照)を有する。この第2面112a上には、配線基板14が位置している。すなわち、突出部112は、配線基板14が載置されるステージとして機能する。突出部112は、蓋体20の内部に収まる大きさとされる。突出部112の具体的な大きさは、基体11及び蓋体20の大きさに応じて定められるが、例えば第2面112aの第1面111aに垂直な方向の長さは1~3mm程度とすることができ、第2面112aの第1面111aに平行な方向の長さは1.5~5mm程度とすることができる。また、第2面112aに垂直な方向についての突出部112の厚さは1~3mm程度とすることができる。
The projecting
突出部112の表面のうち第2面112aを除く外面Sは、端面S1及び側面S2からなる。このうち端面S1は、突出部112の基部111側とは反対側の面である。また、側面S2は、第1面111aと端面S1とを繋ぐ面であって、第1面111aに垂直な方向に第1面111aから延びている面である。
Of the surfaces of the projecting
側面S2は、円筒面の一部に相当する形状を有している。あるいは、側面S2は、楕円筒面の一部に相当する形状を有していてもよい。 The side surface S2 has a shape corresponding to a portion of a cylindrical surface. Alternatively, the side surface S2 may have a shape corresponding to a part of the elliptical cylindrical surface.
端面S1は、第1面111aに平行な平面である第1副端面S1aと、当該第1副端面S1aと側面S2とを繋ぐ曲面S1cと、を有する。すなわち、端面S1のうち少なくとも側面S2に接続されている部分が曲面S1cとなっている。
The end surface S1 has a first sub-end surface S1a that is a plane parallel to the
詳しくは、曲面S1cは、側面S2及び第1面111aに垂直な断面の形状が、曲率半径Rの円弧をなす形状を有している。この曲率半径Rは、第2面112aに垂直な方向についての突出部112の厚さをT(厚さが均一でない場合は厚さの最大値)とすると、T/3以上かつ2T/3以下とすることができる。本実施形態では、厚さTは1mmであり、曲率半径Rは500μmである。
More specifically, the curved surface S1c has a cross section perpendicular to the side surface S2 and the
また、曲面S1cの曲率半径Rは、第2面112aに垂直な方向についての突出部112と蓋体20との間隔をDとした場合に、D+R>2T/3の関係が満たされるように定められている。本実施形態では、間隔Dは300μmであり、間隔D、曲率半径R及び厚さTは上記の関係を満たす。
Further, the curvature radius R of the curved surface S1c is determined so as to satisfy the relationship D+R>2T/3, where D is the distance between the projecting
図2に示すように、第1副端面S1aと曲面S1cとは、稜線が形成されない角度で滑らかに接続されている。同様に、曲面S1cと側面S2とは、稜線が形成されない角度で滑らかに接続されている。ここで、稜線とは、法線方向が互いに相違する2つの面の接続部に形成される線である。本実施形態においては、第1副端面S1aと曲面S1cの接続部、及び曲面S1cと側面S2の接続部において、隣接する部分の法線方向が一致する。すなわち、第1副端面S1aと曲面S1c、及び曲面S1cと側面S2は、接続部を挟んで隣接する部分の法線方向が一致する角度で接続されている。したがって、第1副端面S1aと曲面S1cと側面S2とは、稜線を有しない形状を有している。なお、図1では、第1副端面S1aと曲面S1cとの境界、及び曲面S1cと側面S2との境界が一点鎖線で示されているが、これは各面の境界の位置を示すためであり、稜線が形成されていることを意味するものではない。 As shown in FIG. 2, the first sub-end surface S1a and the curved surface S1c are smoothly connected at an angle that does not form a ridgeline. Similarly, the curved surface S1c and the side surface S2 are smoothly connected at an angle that does not form a ridgeline. Here, a ridgeline is a line formed at a connecting portion of two surfaces having different normal directions. In the present embodiment, the normal directions of adjacent portions of the connecting portion between the first sub-end surface S1a and the curved surface S1c and the connecting portion between the curved surface S1c and the side surface S2 are the same. That is, the first sub-end surface S1a and the curved surface S1c, and the curved surface S1c and the side surface S2 are connected at an angle such that the normal directions of adjacent portions across the connecting portion are the same. Therefore, the first sub-end surface S1a, the curved surface S1c, and the side surface S2 have shapes without ridgelines. In FIG. 1, the boundary between the first sub-end surface S1a and the curved surface S1c and the boundary between the curved surface S1c and the side surface S2 are indicated by dashed-dotted lines. , does not mean that a ridge is formed.
このような端面S1及び側面S2からなる突出部112の外面Sは、稜線を有しない形状となっている。外面Sをこのような形状とすることの効果については、後述する。
The outer surface S of the protruding
配線基板14は、突出部112側とは反対側の面(以下では「上面」とも記す)に配線パターン141を有し、突出部112側の面(以下では「下面」とも記す)に配線パターン142を有する。ここでは、配線基板14は、例えば、高周波線路基板として用いられる。配線基板14は、絶縁基板であり、例えば、樹脂である。配線基板14の厚さ及び材質(比誘電率)は、所望の特性インピーダンスに応じて適宜決定されればよい。配線基板14の側面は、基部111の第1面111aに接合している。
The
信号線12は、棒状の導体である。信号線12は、基部111の貫通孔111b内の絶縁部材15を貫通しており、第1面111aにおける貫通孔111bの開口部から露出している。信号線12の直径は、例えば、0.1~1.0mm程度である。絶縁部材15としては、例えば所定の誘電率を有するガラスを用いることができる。信号線12のうち少なくとも1本は、基体11の接地端子であり、基部111に直接接合している。その他の信号線12は、基部111の第1面111aとは反対の面の側で突出しており、外部配線などと電気的に接続されて、リード電極として用いられる。詳しくは、信号線12は、絶縁部材15の内部では、当該絶縁部材15により外側の基部111と隔てられている。このような構成の基部111(貫通孔111b)、絶縁部材15及び信号線12により、同軸線路L1が形成されている。基部111内では、この同軸線路L1により信号が伝送される。図1では、基部111の第1面111a側において、2本の信号線12が導電性接合材16を介して配線パターン141と接合している状態が示されている。
The
配線基板14の上面に形成された配線パターン141は、電子素子200と電気的に接続されて、当該電子素子200に電力及び信号を供給する。配線パターン141は、端部(ここでは2箇所)が導電性接合材16を介して信号線12と接合している。配線パターン141の形状、長さ及び位置は、接続される電子素子200のサイズ及び端子位置に応じて適宜定められる。また、配線パターン142は、配線基板14の下面の全面に形成されており、突出部112と接合して接地電位とされる。配線パターン141、142は、抵抗の小さい導体金属膜、ここでは、金(Au)薄膜である。
A
図1に示すように、配線パターン141のうち信号線12と接続される配線部分は、配線基板14上を第1面111aに対してほぼ垂直に、絶縁部材15の露出面直近まで伸びている。配線パターン141は、配線基板14により配線パターン142と隔てられている。このような構成の配線パターン141、142により、配線基板14ではマイクロストリップ線路L2が形成されており、このマイクロストリップ線路L2により信号が伝送される。
As shown in FIG. 1, the wiring portion of the
導電性接合材16は、信号線12及び第1面111aと、配線パターン141及び配線基板14の上面との間に亘って位置している。これにより、導電性接合材16は、第1面111aで露出している信号線12と、配線基板14の上面の配線パターン141とを電気的に接合する。導電性接合材16としては、銀シンタリングペースト又は銅シンタリングペーストを用いることができる。シンタリングペーストは、銀又は銅といった導体金属と樹脂などの保護分子とが混在しており、加熱されて樹脂が反応を生じることで導体金属が結合して固着する。また、このときに樹脂成分が絶縁面とも接合する。したがって、導電性接合材16は、信号線12及び配線パターン141だけではなく、絶縁部材15及び配線基板14の絶縁面とも接合する。
The
図1において破線で示されている電子素子200は、配線基板14の上面に位置しており、直接及び/又はワイヤボンディングなどにより配線パターン141と電気的に接続されて(接合して)いる。本実施形態の電子素子200は、入力信号に応じて光を射出するレーザーダイオードである。ただし、電子素子200はこれに限られず、フォトダイオード、LED(Light Emitting Diode)、ペルチェ素子、各種センサ素子などであってもよい。また、電子素子200は、半導体素子であってもよい。電子素子200の動作に伴って生じた熱は、基体11を介して排出される。
An
蓋体20は、突出部112、配線基板14及び電子素子200を覆って外部から隔離し、これらの突出部112、配線基板14及び電子素子200を保護するカバー部材である。蓋体20は、上面が一部(開口部20a)を除いて塞がれている円筒形状を有し、円筒形状の下面に相当する部分が基部111の第1面111aに溶接されて接合されている。また、蓋体20は、基部111と同様の導電性の金属であり、基部111とともに接地電位とされている。蓋体20は、円筒形状の上面を塞ぐ面に、電子素子200から入射する光を通過させる開口部20aを有している。また、開口部20aは、蓋体20の内側からガラス30(誘電体)により覆われている。すなわち、蓋体20と、突出部112との間には、ガラス30が位置している。ガラス30は、蓋体20の内部の構成、すなわち突出部112、配線基板14及び電子素子200を保護する機能を有する。あるいは、ガラス30として、電子素子200から射出された光を集光する機能を備えたもの(集光レンズ)を用いてもよい。
The
(突出部の外面形状が奏する効果)
次に、本実施形態の構成における、突出部の外面形状が奏する効果について、比較例と対比しつつ説明する。
(Effect of Outer Shape of Protruding Portion)
Next, the effect of the outer surface shape of the protruding portion in the configuration of this embodiment will be described in comparison with a comparative example.
まず、図3を参照して、比較例としての従来の構成の電子素子搭載用パッケージ100aの構成を説明する。図3(a)は、比較例に係る電子装置1a及び電子素子搭載用パッケージ100aの斜視図であり、図3(b)は、比較例に係る電子装置1a及び電子素子搭載用パッケージ100aの、基部111に垂直な断面を示す図である。
First, referring to FIG. 3, the configuration of a conventional electronic
図3(a)及び図3(b)に示すように、比較例の電子素子搭載用パッケージ100は、突出部112の外面Sが、平面の端面S1と、円筒面の一部に相当する形状の側面S2と、からなり、端面S1と側面S2とが90度の角度をなして接続されて、エッジEを形成している。本明細書では、2つの面により形成される稜線であって、当該2つの面が90度以下の角度をなしているものをエッジEと記す。また、本明細書では、2つの面のなす角は、当該2つの面を形成している部材の内部における角度を指し、各面を延長した仮想的な面がなす角は含まないものとする。
As shown in FIGS. 3A and 3B, in the electronic
このように、突出部112にエッジEが形成されている比較例の電子素子搭載用パッケージ100aでは、突出部112及び蓋体20の形状等に応じた所定の共振周波数で信号が伝送されると、特にエッジEの周囲において突出部112と蓋体20との間に電界結合が生じやすく、電界が集中して発生する。以下では、共振周波数において突出部112と蓋体20との間に電界が集中して発生する現象を共振と記す。突出部112と蓋体20はグランドとしての役割を担うが、共振周波数ではグランド間で電位差が生じるため、安定したグランドとして機能せず、伝送信号の電力損失が生じるという問題がある。
As described above, in the electronic
これに対し、本実施形態の電子素子搭載用パッケージ100では、突出部112の端面S1のうち側面S2との接続部分が曲面S1cとなっていることで、突出部112の外面SがエッジEを有しない形状となっているとともに、曲面S1cが、第1副端面S1a及び側面S2と、稜線を形成しない角度で滑らかに接続されている。また、これにより、電界結合が生じやすい位置(比較例におけるエッジEに対応する位置)において突出部112と蓋体20との間隔が広く確保されている。このように、突出部112の外面Sを、電界が集中しやすいエッジEを有しない形状とし、さらに突出部112と蓋体20との間隔を広く確保することで、突出部112と蓋体20との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。
On the other hand, in the electronic
図4は、本実施形態に係る実施例の電子素子搭載用パッケージ100、及び比較例の電子素子搭載用パッケージ100aにおける、信号の周波数に対する挿入損失を計算したシミュレーションの結果を示す図である。このうち図4(a)は、比較例の挿入損失を示し、図4(b)は、実施例の挿入損失を示す。
FIG. 4 is a diagram showing results of a simulation in which the insertion loss with respect to the signal frequency was calculated in the electronic
図4(a)に示すように、比較例の電子素子搭載用パッケージ100aでは、鎖線の楕円で示した53GHz(共振周波数)付近の高周波帯域において、挿入損失(損失は値の絶対値が大きいほど大きい)が著しく大きくなっている。これに対し、図4(b)に示すように、実施例の電子素子搭載用パッケージ100では、共振周波数における挿入損失が、比較例に対して小さく抑えられていることが分かる。
As shown in FIG. 4A, in the electronic
図5は、実施例の電子素子搭載用パッケージ100、及び比較例の電子素子搭載用パッケージ100aにおける、信号の周波数に対する反射損失を計算したシミュレーションの結果を示す図である。このうち図5(a)は、比較例の反射損失を示し、図5(b)は、実施例の反射損失を示す。
FIG. 5 is a diagram showing results of a simulation in which reflection loss with respect to signal frequency was calculated in the electronic
図5(a)に示すように、比較例の電子素子搭載用パッケージ100aでは、鎖線の楕円で示した53GHz(共振周波数)付近の高周波帯域において、反射損失(0に近いほど入射に対して反射が大きく、損失が増大する)が大きくなっている。これに対し、図5(b)に示すように、実施例の電子素子搭載用パッケージ100では、共振周波数における挿入損失が、比較例に対して小さく抑えられていることが分かる。
As shown in FIG. 5(a), in the electronic
(変形例1)
次に、上記実施形態の変形例1について説明する。本変形例は、突出部112の外面Sの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。
(Modification 1)
Next,
図6(a)は、変形例1の実施例に係る基体11の形状を示す斜視図である。本変形例では、突出部112の側面S2は、90度の角度をなす2つの平面部分S2aと、この2つの平面部分S2aを、稜線が形成されない角度で滑らかに繋ぐ曲面部分S2bとからなる。したがって、突出部112の第1面111aに平行な断面は、曲面部分S2bに対応する頂点部分が曲線となっている直角二等辺三角形の形状を有している。また、突出部112の端面S1は、上記実施形態と同様、第1面111aに平行な平面である第1副端面S1aと、当該第1副端面S1aと側面S2とを稜線が形成されない角度で滑らかに繋ぐ曲面S1cと、を有する。
FIG. 6A is a perspective view showing the shape of the base 11 according to the example of
このような構成の電子素子搭載用パッケージ100においても、突出部112にはエッジEが形成されておらず、突出部112と蓋体20との間隔が広く確保されているため、突出部112と蓋体20との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。
In the electronic
以下では、変形例1の構成における効果を、変形例1に対応する従来技術に係る比較例と対比して説明する。
図6(b)は、変形例1に対応する比較例に係る基体11の形状を示す斜視図である。この比較例では、突出部112の側面S2は、90度の角度をなす2つの平面部分がエッジEを形成するように90度の角度で接続された形状を有する。したがって、突出部112の第1面111aに平行な断面は、直角二等辺三角形の形状を有している。また、突出部112の端面S1は、第1面111aに平行な1つの平面からなる。よって、端面S1と側面S2とは、90度の角度をなして接続されて、エッジEを形成している。このような比較例の構成では、エッジEの周囲において突出部112と蓋体20との間に電界結合が生じやすく、共振が発生しやすい。
Below, the effect of the configuration of
FIG. 6B is a perspective view showing the shape of the base 11 according to the comparative example corresponding to
図7は、変形例1に係る実施例の電子素子搭載用パッケージ100、及び比較例の電子素子搭載用パッケージ100aにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。このうち図7(a)は、挿入損失を示し、図7(b)は、図7(a)における領域A1を拡大して示した図であり、図7(c)は、反射損失を示す。図7(a)及び図7(b)に示すように、53GHz(共振周波数)付近における共振による挿入損失の増大が、比較例よりも実施例において低く抑制されていることが分かる。また、図7(c)に示すように、比較例の電子素子搭載用パッケージ100aでは、53GHzの他に、39GHz付近の高周波帯域において反射損失が大きくなっている。これに対し、実施例の電子素子搭載用パッケージ100では、特に39GHz付近における反射損失が低く抑制されていることが分かる。
FIG. 7 is a diagram showing simulation results of insertion loss and reflection loss in the electronic
(変形例2)
次に、上記実施形態の変形例2について説明する。本変形例は、突出部112の外面Sの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。
(Modification 2)
Next,
図8(a)は、変形例2の実施例に係る基体11の形状を示す斜視図である。本変形例では、突出部112の側面S2は、稜線rを形成するように接続された3つの平面部分からなる。ここで、各稜線rを形成する平面部分同士のなす角は、135度以上の鈍角となっている。したがって、突出部112の第1面111aに平行な断面は、2つの鈍角を有する四角形の形状を有している。また、突出部112の端面S1は、側面S2に対して稜線が形成されない角度で滑らかに接続された曲面S1cからなる。
FIG. 8A is a perspective view showing the shape of the base 11 according to the example of
このような構成の電子素子搭載用パッケージ100においても、突出部112にはエッジEが形成されておらず、突出部112と蓋体20との間隔が広く確保されているため、突出部112と蓋体20との間の電界結合が生じにくく、また共振が発生しにくくなっている。この結果、共振周波数における電力損失が生じにくく、信号の伝送特性の低下が抑制される。なお、側面S2には稜線rが形成されているが、各稜線rを形成する平面部分同士が鈍角をなすように接続されているため、稜線rの周囲では、エッジEの周囲と比較して蓋体20との電界結合が生じにくくなっている。よって、変形例2の構成によっても、十分に共振の発生を抑制することができる。
In the electronic
以下では、変形例2の構成における効果を、変形例2に対応する従来技術に係る比較例と対比して説明する。
図8(b)は、変形例2に対応する比較例に係る基体11の形状を示す斜視図である。この比較例では、突出部112の側面S2は、稜線rを形成するように接続された3つの平面部分からなる。また、突出部112の端面S1は、第1面111aに平行な1つの平面からなる。よって、端面S1と側面S2とは、90度の角度をなして接続されて、エッジEを形成している。このような比較例の構成では、エッジEの周囲において突出部112と蓋体20との間に電界結合が生じやすく、共振が発生しやすい。
Below, the effect of the configuration of
FIG. 8B is a perspective view showing the shape of the base 11 according to the comparative example corresponding to
図9は、変形例2に係る実施例の電子素子搭載用パッケージ100、及び比較例の電子素子搭載用パッケージ100aにおける挿入損失及び反射損失のシミュレーションの結果を示す図である。このうち図9(a)は、挿入損失を示し、図9(b)は、図9(a)における領域A2を拡大して示した図であり、図9(c)は、反射損失を示す。図9(a)及び図9(b)に示すように、53GHz(共振周波数)付近における共振による挿入損失の増大が、比較例よりも実施例において低く抑制されていることが分かる。また、図9(c)に示すように、比較例の電子素子搭載用パッケージ100aでは、53GHzの他に、39GHz付近の高周波帯域において反射損失が大きくなっている。これに対し、実施例の電子素子搭載用パッケージ100では、特に39GHz付近における反射損失が低く抑制されていることが分かる。
FIG. 9 is a diagram showing simulation results of insertion loss and reflection loss in the electronic
(変形例3)
次に、上記実施形態の変形例3について説明する。本変形例は、突出部112の外面Sの形状が上記実施形態と異なる。以下では、上記実施形態との相違点について説明する。
(Modification 3)
Next,
図10は、変形例3に係る電子装置1及び電子素子搭載用パッケージ100の全体斜視図である。
図11は、変形例3に係る電子装置1及び電子素子搭載用パッケージ100の、基部111に垂直な断面を示す図である。
FIG. 10 is an overall perspective view of an
FIG. 11 is a diagram showing a cross section perpendicular to the
本変形例の突出部112のうち側面S2は、上記実施形態と同様、円筒面の一部に相当する形状を有している。また、端面S1は、第1面111aに平行な平面である第1副端面S1aと、当該第1副端面S1aと側面S2とを繋ぐ第2副端面S1bと、を有する。このうち第2副端面S1bは、蓋体20の方向に向かって突出するような丸みを帯びた曲面ではなく、90度の角度で接続された端面S1及び側面S2のエッジEを45度の角度で面取りして得られた面に相当する。よって、第1副端面S1aと第2副端面S1bとは、第1稜線r1を形成するように接続されており、第2副端面S1bと側面S2とは、第2稜線r2を形成するように接続されている。また、側面S2及び第1面111aに垂直な断面(例えば、図11に示すの断面)における第2副端面S1bは、第1副端面S1aと側面S2とを繋ぐ直線をなす。また、当該断面において、第1副端面S1aと第2副端面S1bとがなす角a1は、135度の鈍角であり、第2副端面S1bと側面S2とがなす角a2も、135度の鈍角である。
The side surface S2 of the projecting
このように、本変形例の突出部112の外面Sは、任意の稜線rを形成する2つの面のなす角が鈍角である形状を有している。ここで、各面がなす鈍角は135度の大きさを有している。このような稜線rの周囲では、90度以下の角度をなすエッジEの周囲と比較して、蓋体20との電界結合が生じにくくなっている。よって、変形例3の構成によっても、十分に共振の発生を抑制することができる。
In this manner, the outer surface S of the protruding
なお、図10及び図11では、側面S2と第1副端面S1aとの間に1つの面からなる第2副端面S1bが形成されている例を用いて説明したが、第2副端面S1bは、角度の異なる複数の面からなるものであってもよい。すなわち、第2副端面S1bの形状は、側面S2に対する傾斜角が徐々に大きくなるような複数の面で段階的に面取りを行った形状としてもよい。例えば、図12に示すように、第2副端面S1bは、側面S2に対して150度の鈍角をなす面と、第1副端面S1aに対して150度の鈍角をなす面とを有していてもよい。この場合には、外面Sに3つの稜線rが形成されることとなり、各稜線rを形成する2つの面は、150度の鈍角をなす角度で接続される。このように、第2副端面S1bが有する面の数を増大させることで、稜線rを形成する2つの面のなす鈍角をより大きくして、さらに電界結合を生じにくくすることができる。 10 and 11, the example in which the second sub-end surface S1b consisting of one surface is formed between the side surface S2 and the first sub-end surface S1a has been described. , may consist of a plurality of surfaces with different angles. That is, the shape of the second sub-end surface S1b may be a shape in which a plurality of surfaces are chamfered in stages such that the inclination angle with respect to the side surface S2 gradually increases. For example, as shown in FIG. 12, the second sub-end surface S1b has a surface forming an obtuse angle of 150 degrees with respect to the side surface S2 and a surface forming an obtuse angle of 150 degrees with respect to the first sub-end surface S1a. may In this case, three ridgelines r are formed on the outer surface S, and the two surfaces forming each ridgeline r are connected at an obtuse angle of 150 degrees. By increasing the number of surfaces included in the second sub-end surface S1b in this manner, the obtuse angle formed by the two surfaces forming the ridgeline r can be increased, and electric field coupling can be made more difficult to occur.
以上のように、本実施形態の電子素子搭載用パッケージ100は、第1面111aを有する基部111と、第1面111aから突出し、第2面112aを有する突出部112と、を含む基体11と、第2面112a上に位置する配線基板14と、突出部112及び配線基板14を覆う蓋体20と、を備え、突出部112の表面のうち第2面112aを除く外面Sは、稜線を有しない形状、又は任意の稜線を形成する2つの面のなす角が鈍角である形状を有する。
突出部112の外面SがエッジE(90度以下の角度をなす2つの面により形成される稜線)を有すると、共振周波数の信号が送信されたときに突出部112と蓋体20との間のうち当該エッジEの周囲に電界が集中して生じやすいところ、上記のような構成とすることで、突出部112の外面SがエッジEを有しないようにすることができる。これにより、突出部112と蓋体20との間に電界が集中して電界結合が生じるのを抑えることができ、共振の発生を抑制することができる。この結果、共振周波数における電力損失を生じにくくすることができ、信号の伝送特性の低下を抑制することができる。
As described above, the electronic
If the outer surface S of the projecting
また、突出部112の外面Sは、突出部112の基部111側とは反対側の端面S1と、第1面111aと垂直な方向に第1面111aから延び、第1面111aと端面S1とを繋ぐ側面S2と、からなり、端面S1のうち少なくとも側面S2に接続されている部分が曲面S1cとなっている。端面S1と側面S2との接続部は、従来、エッジEを有する形状とされ、電界が集中して電界結合が生じやすかったところ、上記構成によれば、この接続部を曲面S1cとすることで電界結合を生じにくくすることができ、共振の発生を抑制することができる。これにより、共振周波数における信号の伝送特性の低下を効果的に抑制することができる。
In addition, the outer surface S of the projecting
また、端面S1と側面S2とが稜線を形成しない角度で接続されている。これによれば、端面S1と側面S2との接続部において電界結合が生じるのをより確実に抑えることができるため、信号の伝送特性の低下をより効果的に抑制することができる。 Also, the end surface S1 and the side surface S2 are connected at an angle that does not form a ridgeline. According to this, it is possible to more reliably suppress the occurrence of electric field coupling at the connecting portion between the end surface S1 and the side surface S2, so that deterioration of the signal transmission characteristics can be suppressed more effectively.
また、曲面S1cの曲率半径Rは、第2面112aに垂直な方向についての突出部112の厚さTの1/3以上かつ2/3以下である。端面S1のうち側面S2との接続部に、このような曲率半径Rを有する曲面S1cを設けることで、当該接続部において電界が集中して電界結合が生じるのをより効果的に抑えることができる。
Also, the curvature radius R of the curved surface S1c is ⅓ or more and ⅔ or less of the thickness T of the projecting
曲面S1cの曲率半径Rは、第2面112aに垂直な方向についての突出部112の厚さをT、第2面112aに垂直な方向についての突出部112と蓋体20との間隔をDとした場合に、D+R>2T/3の関係が満たされるように定められている。これによれば、突出部112と蓋体20との間隔Dを考慮した上で、曲面S1cの曲率半径Rを、電界の集中及び電界結合の発生を適切に抑えることが可能な大きさとすることができる。すなわち、上記関係式によれば、間隔Dが小さく、当該間隔Dにおいて電界結合が生じやすい場合に、曲率半径Rが大きく確保されて、より電界結合が生じにくい曲面S1cとされる。一方、間隔Dが大きいほど、当該間隔Dにおいて電界結合が生じにくくなるため、曲率半径Rを、電界結合が生じにくい範囲で小さくすることができる。
The radius of curvature R of the curved surface S1c is defined by T representing the thickness of the
また、変形例3に係る電子素子搭載用パッケージ100では、端面S1及び側面S2により稜線r2が形成されており、端面S1及び側面S2のうち当該稜線r2を形成する部分同士のなす角が鈍角である。このように、外面Sにおいて、稜線r2を形成する2つの面がなす角を鈍角とすることで、当該稜線r2の周囲における電界の集中及び電界結合の発生を抑えることができる。よって、このような構成によっても、共振による信号の伝送特性の低下をより効果的に抑制することができる。
Further, in the electronic
また、変形例3に係る電子素子搭載用パッケージ100では、端面S1は、側面S2に接続されている第2副端面S1bと、第2副端面S1bの側面S2側とは反対側に接続されている第1副端面S1aと、からなり、第1副端面S1a及び第2副端面S1bにより第1稜線r1が形成されており、第1副端面S1a及び第2副端面S1bのうち当該第1稜線r1を形成する部分同士のなす角が鈍角であり、第2副端面S1b及び側面S2により第2稜線r2が形成されており、第2副端面S1b及び側面S2のうち当該第2稜線を形成する部分同士のなす角が鈍角である。これによれば、端面S1と側面S2との接続部を面取りする簡易な構成により、当該接続部における電界の集中及び電界結合の発生を抑えることができる。よって、このような構成によっても、共振による信号の伝送特性の低下をより効果的に抑制することができる。
In addition, in the electronic
また、側面S2は、円筒面の一部の形状、又は楕円筒面の一部の形状を有する。これによれば、側面S2が稜線を有しない形状となるため、側面S2における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。 Moreover, the side surface S2 has the shape of a part of a cylindrical surface or the shape of a part of an elliptical cylindrical surface. According to this, since the side surface S2 has a shape that does not have a ridgeline, it is possible to suppress the occurrence of electric field concentration and electric field coupling on the side surface S2. Therefore, deterioration of signal transmission characteristics due to resonance can be more effectively suppressed.
また、変形例1、2に係る電子素子搭載用パッケージ100では、側面S2は、二以上の平面部分S2aと、当該二以上の平面部分S2aの間を繋ぐ曲面部分S2bとからなる。これによれば、側面S2が平面部分S2aを有していても、側面S2にエッジEが生じないようにすることができるため、側面S2における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。
In addition, in the electronic
また、上記鈍角を135度以上とすることで、稜線の周囲における電界の集中及び電界結合の発生を抑えることができる。よって、共振による信号の伝送特性の低下をより効果的に抑制することができる。 Further, by setting the obtuse angle to 135 degrees or more, it is possible to suppress the occurrence of electric field concentration and electric field coupling around the ridgeline. Therefore, deterioration of signal transmission characteristics due to resonance can be more effectively suppressed.
また、電子素子搭載用パッケージ100は、突出部112と蓋体20との間に位置する誘電体としてのガラス30を備える。このように突出部112と蓋体20との間に誘電体が挟まれている構成では、誘電体を有しない構成と比較して電界結合が生じやすいところ、突出部112を上述した形状とすることで電界結合の発生を抑え、共振による信号の伝送特性の低下をより効果的に抑制することができる。
The electronic
また、本実施形態の電子装置1は、上述の電子素子搭載用パッケージ100と、配線基板14と接合する電子素子200と、を備える。このような電子装置1では、共振による信号の伝送特性の低下を抑制することができる。
Further, the
なお、上記実施の形態は例示であり、様々な変更が可能である。
例えば、突出部112の外面Sの形状は、上記実施形態及び各変形例に記載したものに限られず、稜線を有しない形状、又は任意の稜線を形成する2つの面のなす角が鈍角である形状であれば、任意の形状とすることができる。例えば、外面Sの全体が、滑らかな一繋がりの曲面からなっていてもよい。
Note that the above-described embodiment is an example, and various modifications are possible.
For example, the shape of the outer surface S of the protruding
また、上記実施形態では、端面S1が曲面S1cを有する構成(図1、図2、図6(a)、図8(a))において、曲面S1cと側面S2とが稜線を形成しない角度で滑らかに接続されている例を用いて説明したが、曲面S1cと側面S2とが稜線を形成する角度で接続されていてもよい。この場合には、稜線を形成する面同士がなす角を鈍角とすることで、当該稜線の周囲における電界の集中及び電界結合の発生を抑えることができる。 In the above-described embodiment, in the configuration in which the end surface S1 has the curved surface S1c (FIGS. 1, 2, 6A, and 8A), the curved surface S1c and the side surface S2 form a smooth angle that does not form a ridgeline. , but the curved surface S1c and the side surface S2 may be connected at an angle forming a ridgeline. In this case, by forming an obtuse angle between the surfaces forming the ridgeline, it is possible to suppress the occurrence of electric field concentration and electric field coupling around the ridgeline.
また、突出部112の第2面112a及び側面S2の延在方向は、必ずしも第1面111aに垂直な方向でなくてもよく、第1面111aに対して交差する方向(垂直な方向から傾斜した方向)であってもよい。
Further, the extending direction of the
また、電子素子搭載用パッケージ100は、蓋体20の内側に、ガラス30等の誘電体を有していなくてもよい。
Further, the electronic
また、蓋体20の形状は、上記実施形態に示した円筒形状のものに限られず、電子素子200の形状や用途等に応じて適宜変更されてもよい。
Further, the shape of the
また、配線基板14の上面の配線パターン141、及び金属の突出部112によってマイクロストリップ線路L2が構成できる場合には、配線パターン142は省略しても良い。
Further, if the
また、上記実施の形態では、導電性接合材16として銀シンタリングペースト又は銅シンタリングペーストを用いることとして説明したが、配線基板14に接合する導電性の接合材であればその他のものであってもよい。
Further, in the above embodiment, silver sintering paste or copper sintering paste is used as the
その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。 In addition, specific details such as configurations, structures, positional relationships, and shapes shown in the above embodiments can be changed as appropriate without departing from the scope of the present disclosure.
1 電子装置
11 基体
111 基部
111a 第1面
111b 貫通孔
112 突出部
112a 第2面
12 信号線
14 配線基板
15 絶縁部材
16 導電性接合材
20 蓋体
20a 開口部
30 ガラス(誘電体)
100 電子素子搭載用パッケージ
141、142 配線パターン
200 電子素子
E エッジ
L1 同軸線路
L2 マイクロストリップ線路
S 外面
S1 端面
S1a 第1副端面
S1b 第2副端面
S1c 曲面
S2 側面
S2a 平面部分
S2b 曲面部分
r 稜線
r1 第1稜線
r2 第2稜線
1
100 Electronic
Claims (12)
前記第2面上に位置する配線基板と、
前記突出部及び前記配線基板を覆う蓋体と、
を備え、
前記突出部の表面のうち前記第2面を除く外面は、稜線を有しない形状、又は任意の稜線を形成する2つの面のなす角が鈍角である形状を有する、
電子素子搭載用パッケージ。 a base including a base having a first surface and a projection projecting from the first surface and having a second surface;
a wiring board located on the second surface;
a lid covering the projecting portion and the wiring substrate;
with
Of the surfaces of the protrusion, the outer surface excluding the second surface has a shape without a ridgeline, or a shape in which two surfaces forming an arbitrary ridgeline form an obtuse angle.
Package for mounting electronic elements.
前記突出部の前記基部側とは反対側の端面と、
前記第1面と交差する方向に前記第1面から延び、前記第1面と前記端面とを繋ぐ側面と、
からなり、
前記端面のうち少なくとも前記側面に接続されている部分が曲面となっている、請求項1に記載の電子素子搭載用パッケージ。 The outer surface of the protrusion is
an end surface of the projecting portion on the side opposite to the base portion;
a side surface extending from the first surface in a direction intersecting the first surface and connecting the first surface and the end surface;
consists of
2. The electronic device mounting package according to claim 1, wherein at least a portion of said end surface connected to said side surface is curved.
前記突出部の前記基部側とは反対側の端面と、
前記第1面と交差する方向に前記第1面から延び、前記第1面と前記端面とを繋ぐ側面と、
からなり、
前記端面及び前記側面により稜線が形成されており、前記端面及び前記側面のうち当該稜線を形成する部分同士のなす角が鈍角である、請求項1に記載の電子素子搭載用パッケージ。 The outer surface of the protrusion is
an end surface of the projecting portion on the side opposite to the base portion;
a side surface extending from the first surface in a direction intersecting the first surface and connecting the first surface and the end surface;
consists of
2. The package for mounting an electronic element according to claim 1, wherein a ridge is formed by said end face and said side face, and an angle formed by said end face and said side face forming said ridge line is an obtuse angle.
前記第1副端面及び前記第2副端面により第1稜線が形成されており、前記第1副端面及び前記第2副端面のうち当該第1稜線を形成する部分同士のなす角が鈍角であり、
前記第2副端面及び前記側面により第2稜線が形成されており、前記第2副端面及び前記側面のうち当該第2稜線を形成する部分同士のなす角が鈍角である、請求項6に記載の電子素子搭載用パッケージ。 the end surface comprises a second sub-end surface connected to the side surface and a first sub-end surface connected to the side opposite to the side surface of the second sub-end surface;
A first ridge line is formed by the first sub-end surface and the second sub-end surface, and an obtuse angle is formed between portions of the first sub-end surface and the second sub-end surface that form the first ridge line. ,
7. The apparatus according to claim 6, wherein a second ridge line is formed by said second minor end surface and said side surface, and an angle formed by portions of said second minor end surface and said side surface forming said second ridge line is an obtuse angle. electronic device mounting package.
前記配線基板と接合する電子素子と、
を備える、電子装置。 An electronic device mounting package according to any one of claims 1 to 11;
an electronic element bonded to the wiring substrate;
An electronic device comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019121096A JP2022116383A (en) | 2019-06-28 | 2019-06-28 | Electronic device mounting package and electronic device |
PCT/JP2020/025307 WO2020262636A1 (en) | 2019-06-28 | 2020-06-26 | Electronic component mounting package, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019121096A JP2022116383A (en) | 2019-06-28 | 2019-06-28 | Electronic device mounting package and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022116383A true JP2022116383A (en) | 2022-08-10 |
Family
ID=74061788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019121096A Pending JP2022116383A (en) | 2019-06-28 | 2019-06-28 | Electronic device mounting package and electronic device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022116383A (en) |
WO (1) | WO2020262636A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021153100A (en) * | 2020-03-24 | 2021-09-30 | 新光電気工業株式会社 | Semiconductor package stem and semiconductor package |
US11955403B2 (en) | 2020-03-24 | 2024-04-09 | Shinko Electric Industries Co., Ltd. | Header for semiconductor package and semiconductor package |
WO2024204573A1 (en) * | 2023-03-30 | 2024-10-03 | 京セラ株式会社 | Optical component, optical module comprising optical component, and production method for optical component |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925292A (en) * | 1982-07-30 | 1984-02-09 | Fujitsu Ltd | Semiconductor laser device |
JPH0213759U (en) * | 1988-07-12 | 1990-01-29 | ||
JP2005064484A (en) * | 2003-07-28 | 2005-03-10 | Sumitomo Electric Ind Ltd | Light-emitting module |
JP2006351610A (en) * | 2005-06-13 | 2006-12-28 | Sumitomo Electric Ind Ltd | Optical module |
JP4713634B2 (en) * | 2006-02-28 | 2011-06-29 | 株式会社フジクラ | Single fiber bidirectional optical module |
JP6181511B2 (en) * | 2013-10-23 | 2017-08-16 | 新光電気工業株式会社 | Semiconductor package stem and semiconductor package |
JP6958122B2 (en) * | 2017-08-29 | 2021-11-02 | 住友電気工業株式会社 | Optical module |
-
2019
- 2019-06-28 JP JP2019121096A patent/JP2022116383A/en active Pending
-
2020
- 2020-06-26 WO PCT/JP2020/025307 patent/WO2020262636A1/en active Application Filing
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021153100A (en) * | 2020-03-24 | 2021-09-30 | 新光電気工業株式会社 | Semiconductor package stem and semiconductor package |
JP7382871B2 (en) | 2020-03-24 | 2023-11-17 | 新光電気工業株式会社 | Stem for semiconductor packages, semiconductor packages |
US11923652B2 (en) | 2020-03-24 | 2024-03-05 | Shinko Electric Industries Co., Ltd. | Header for semiconductor package, and semiconductor package |
US11955403B2 (en) | 2020-03-24 | 2024-04-09 | Shinko Electric Industries Co., Ltd. | Header for semiconductor package and semiconductor package |
WO2024204573A1 (en) * | 2023-03-30 | 2024-10-03 | 京セラ株式会社 | Optical component, optical module comprising optical component, and production method for optical component |
Also Published As
Publication number | Publication date |
---|---|
WO2020262636A1 (en) | 2020-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021020480A1 (en) | Electronic component mounting package, and electronic device | |
US5706177A (en) | Multi-terminal surface-mounted electronic device | |
CN106206465B (en) | Semiconductor device header and semiconductor device | |
WO2020262636A1 (en) | Electronic component mounting package, and electronic device | |
JP5537736B2 (en) | SEMICONDUCTOR ELEMENT STORAGE PACKAGE, SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE HAVING THE SAME | |
US8089092B2 (en) | Semiconductor light emitting device | |
US8723283B2 (en) | Optical module | |
JP4550386B2 (en) | Package for optical semiconductor devices | |
US20180130718A1 (en) | Semiconductor element package, semiconductor device, and mounting structure | |
JP6599548B2 (en) | Functional element storage package, semiconductor device, and LN modulator | |
US20190221507A1 (en) | Semiconductor device mounting board and semiconductor package | |
TWI840545B (en) | Semiconductor device stem and semiconductor device | |
JP7170832B2 (en) | Electronic device mounting package and electronic device | |
US9983363B2 (en) | Optical semiconductor device | |
US6664709B2 (en) | Surface acoustic wave device | |
WO2019244567A1 (en) | High-frequency line connection structure | |
WO2019131866A1 (en) | Wiring board, electronic device, and electronic module | |
JP2020188115A (en) | Package for mounting electronic component and electronic device | |
WO2020158928A1 (en) | Electronic component mounting package, and electronic device | |
JP6725090B1 (en) | Optical semiconductor device | |
WO2020175619A1 (en) | Electronic component mounting package, electronic device, and light-emitting device | |
JP7534407B2 (en) | Wiring substrate and electronic device | |
JP7475176B2 (en) | Electronic element mounting package and electronic device | |
WO2021039969A1 (en) | Electronic component mounting package, and electronic device | |
WO2021020530A1 (en) | Electronic component mounting package, and electronic device |