JP2022108423A - 固体撮像素子、撮像装置 - Google Patents

固体撮像素子、撮像装置 Download PDF

Info

Publication number
JP2022108423A
JP2022108423A JP2021003402A JP2021003402A JP2022108423A JP 2022108423 A JP2022108423 A JP 2022108423A JP 2021003402 A JP2021003402 A JP 2021003402A JP 2021003402 A JP2021003402 A JP 2021003402A JP 2022108423 A JP2022108423 A JP 2022108423A
Authority
JP
Japan
Prior art keywords
pixel
photoelectric conversion
region
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021003402A
Other languages
English (en)
Inventor
博則 星
Hironori Hoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021003402A priority Critical patent/JP2022108423A/ja
Priority to US18/260,339 priority patent/US20240055447A1/en
Priority to CN202180078327.9A priority patent/CN116569559A/zh
Priority to PCT/JP2021/045809 priority patent/WO2022153758A1/ja
Publication of JP2022108423A publication Critical patent/JP2022108423A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】階調信号用の画素とイベント検出用の画素とが混載された固体撮像素子について、イベント検出用の画素の受光感度向上を図る。【解決手段】本技術に係る固体撮像素子は、光電変換部を有する画素が複数配列された画素アレイ部を備え、画素アレイ部は、画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、第二画素が有する光電変換部の容積が第一画素が有する光電変換部の容積よりも大きいものである。【選択図】図６

Description

本技術は、固体撮像素子と撮像装置とに関するものであり、特には、受光の強度を示す階調信号を得るための画素と、受光量の変化であるイベントを検出するための画素とが混載された固体撮像素子、及びそのような固体撮像素子を備えた撮像装置の技術分野に関する。
固体撮像素子としては、光電変換部を有する画素として、階調信号を得るための画素とイベントを検出するための画素とが混載されたタイプのものが存在する（例えば下記特許文献１を参照）。ここで、階調信号は、受光の強度を示す信号であり、イベントは、受光量の所定閾値を超える変化としてのイベントを意味する。
国際公開第２０２０／１０５３０１号
ここで、イベント検出用の画素については、一般的にイベント検出の迅速性を高めることが要請されており、上記のように階調信号用の画素とイベント検出用の画素とが混載された固体撮像素子においては、イベント検出用の画素の露光時間が階調信号用の画素よりも遙かに短くされている。
このため、例えば微弱な光量変化をイベントとして適切に検出することが困難となる等、イベントの検出精度の面で課題があった。
本技術は上記事情に鑑み為されたものであり、階調信号用の画素とイベント検出用の画素とが混載された固体撮像素子について、イベント検出用の画素の受光感度向上を図ることを目的とする。
本技術に係る第一の固体撮像素子は、光電変換部を有する画素が複数配列された画素アレイ部を備え、前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きいものである。
上記のように受光量の変化が所定閾値を超えたことであるイベントの検出用の第二画素の方が階調検出用の第一画素よりも光電変換部の容積が大きくされることで、第二画素においてはより広範囲で入射光を受光することが可能とされる。
上記した本技術に係る第一の固体撮像素子においては、前記第一画素は、半導体基板内に浮遊拡散領域とは異なる電荷蓄積部を有する構成とすることが可能である。
これにより、第一画素においては、光電変換部における蓄積電荷を浮遊拡散領域以外の電荷蓄積部に保持することが可能とされる。
上記した本技術に係る第一の固体撮像素子においては、前記第二画素は、画素内領域のうち、前記第一画素において光電変換部が形成されている領域と同じ画素内領域である第一画素内領域と、前記第一画素において前記電荷蓄積部が形成されている領域と同じ画素内領域である第二画素内領域の双方が光電変換部として形成されている構成とすることが可能である。
上記のように第二画素の画素内領域のうち、第一画素では電荷蓄積部が形成されている領域を光電変換部として形成することで、第二画素の光電変換部の容積が第一画素よりも大きくなる。また、このように第一画素では電荷蓄積部とされている画素内領域を光電変換部とする構成を採ることで、第一画素において光電変換部と電荷蓄積部とを分離する枠構造を第二画素側にも適用することが可能となる。
上記した本技術に係る第一の固体撮像素子においては、前記第一画素には、前記光電変換部の形成領域と前記電荷蓄積部の形成領域とを分離するトレンチである第一トレンチが形成され、前記第二画素には、前記第一画素内領域と前記第二画素内領域とを分離するトレンチである第二トレンチが形成され、前記第二トレンチの深さが前記第一トレンチよりも浅い構成とすることが可能である。
第二トレンチ、すなわち第二画素に形成された光電変換部を分離するトレンチの深さが浅くされることで、第一画素内領域側の光電変換部から第二画素内領域側の光電変換部に光が入射し易くなる。
上記した本技術に係る第一の固体撮像素子においては、前記第二画素において、前記第二画素内領域の一部を分離するトレンチである領域内トレンチが形成された構成とすることが可能である。
領域内トレンチが形成されることで、第二画素内領域において光の反射面を増やすことが可能とされる。また同時に、第二画素内領域における光電変換部の奥部に光を閉じ込め易くなる（第二画素内領域から第一画素内領域側に光が戻り難くなる）。
上記した本技術に係る第一の固体撮像素子においては、前記領域内トレンチは４以上の面を有する構成とすることが可能である。
これにより、第二画素内領域において光の反射面をより増やすことが可能とされる。
上記した本技術に係る第一の固体撮像素子においては、前記領域内トレンチは、少なくとも一部の断面形状が十字状又はＴ字状とされた構成とすることが可能である。
上記のように少なくとも一部の断面形状を十字又はＴ字形状とすることで、４以上の面を有する領域内トレンチが実現される。このとき、トレンチの少なくとも一部断面形状を十字状やＴ字状とすることは、トレンチ形成の際におけるトレンチのパターニングにより容易に実現可能なものである。
上記した本技術に係る第一の固体撮像素子においては、前記領域内トレンチが複数形成された構成とすることが可能である。
これにより、第二画素内領域において光の反射面をより増やすことが可能とされると共に、第二画素内領域の奥部に光をより閉じ込め易くなる。
上記した本技術に係る第一の固体撮像素子においては、前記第二画素において、前記半導体基板の光入射面はモスアイ構造を有する構成とすることが可能である。
上記のモスアイ構造により、マイクロレンズを介した光を散乱させて第二画素の光電変換部に入射させることが可能となる。
上記した本技術に係る第一の固体撮像素子においては、前記第二画素のサイズが、前記第一画素の複数画素分のサイズとされた構成とすることが可能である。
これにより、第一、第二画素のサイズを同サイズとする場合と比較して、第二画素の光電変換部をより大きくすることが可能となる。
上記した本技術に係る第一の固体撮像素子においては、前記第二画素において、マイクロレンズと光電変換部との間に当該光電変換部に向けて光を導く導波路が形成された構成とすることが可能である。
これにより、第一画素の複数画素分のサイズとされた第二画素において、該複数画素分の領域に入射した光を光電変換部に効率的に導くことが可能となる。
本技術に係る撮像装置は、光電変換部を有する画素が複数配列された画素アレイ部を備え、前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きい固体撮像素子と、前記第一画素により得られた前記階調信号に基づく撮像画像を入力して処理する信号処理部と、を備えたものである。
このような撮像装置によっても、上記した本技術に係る第一の固体撮像素子と同様の作用が得られる。
本技術に係る第二の固体撮像素子は、半導体基板と、断面視で前記半導体基板内にある第一光電変換部と、第一電荷蓄積部と、前記第一光電変換部と前記第一電荷蓄積部との間にある第一トレンチとを有する第一画素と、前記断面視で前記第一画素と隣接していると共に、前記半導体基板内にある第二光電変換部と、第三光電変換部と、前記第二光電変換部と前記第三光電変換部との間にある第二トレンチとを有する第二画素と、前記断面視で前記第一電荷蓄積部と前記第二光電変換部との間にある第三トレンチと、を備えたものである。
上記構成により、受光量の変化が所定閾値を超えたことであるイベントの検出用の第二画素の方が、階調検出用の第一画素よりも光電変換部の容積が大きくされ、第二画素においてより広範囲で入射光を受光することが可能とされる。
上記した本技術に係る第二の固体撮像素子においては、前記第三トレンチは前記半導体基板を貫通するように設けられた構成とすることが可能である。
これにより、第一、第二画素間の分離性能を高めることが可能となる。
上記した本技術に係る第二の固体撮像素子においては、前記第二画素は受光量の変化が所定の閾値を超えたことを検出するための画素である構成とすることが可能である。
すなわち、第二画素は、受光量の変化が所定閾値を超えたことであるイベントの検出用の画素である。
上記した本技術に係る第二の固体撮像素子においては、前記第一電荷蓄積部は前記第一画素が有する浮遊拡散領域とは異なる構成とすることが可能である。
これにより、第一画素においては、光電変換部における蓄積電荷を浮遊拡散領域以外の電荷蓄積部に保持することが可能とされる。
上記した本技術に係る第二の固体撮像素子においては、前記第三光電変換部内に設けられた第四トレンチをさらに有する構成とすることが可能である。
第四トレンチが形成されることで、第三光電変化部内において光の反射面を増やすことが可能とされる。また同時に、第三光電変換部の奥部に光を閉じ込め易くなる（第三光電変換部から第二光電変換部側に光が戻り難くなる）。
上記した本技術に係る第二の固体撮像素子においては、前記第四トレンチは前記半導体基板の光入射面とは反対側の面から形成された構成とすることが可能である。
すなわち、第四トレンチはＦＴＩ（フロントトレンチアイソレーション）として形成されている。
上記した本技術に係る第二の固体撮像素子においては、前記第二画素は第四光電変換部をさらに有し、前記第三光電変換部と前記第四光電変換部の間に第五トレンチを有する構成とすることが可能である。
第五トレンチが形成されることで、第三光電変換部と第四光電変化部とを併せた光電変化領域内において光の反射面を増やすことが可能とされる。また同時に、当該光電変化領域の奥部に光を閉じ込め易くなる（第四光電変換部から第三光電変換部側に光が戻り難くなる）。
上記した本技術に係る第二の固体撮像素子においては、前記第二光電変換部上にあって、前記半導体基板の光入射面にモスアイ構造を有する構成とすることが可能である。
上記のモスアイ構造により、マイクロレンズを介した光を散乱させて第二画素の光電変換部に入射させることが可能となる。
本技術に係る第一実施形態としての固体撮像素子の内部構成例を示したブロック図である。 画素アレイ部における第一画素と第二画素の配置例を示した図である。 実施形態における第一画素の等価回路図である。 実施形態における第二画素の等価回路図である。 実施形態におけるイベント検出回路の内部構成例についての説明図である。 第一実施形態における画素アレイ部の概略縦断面構造を示した図である。 第一実施形態における画素アレイ部の概略横断面構造を示した図である。 第二実施形態としての画素アレイ部の概略縦断面構造を示した図である。 第二実施形態としての画素アレイ部の概略横断面構造を示した図である。 第二実施形態としての画素アレイ部の製造手法例の説明図である。 第三実施形態における第一例としての第二画素の概略横断面構造を示した図である。 第三実施形態における第二例としての第二画素の概略横断面構造を示した図である。 第四実施形態としての第二画素についての説明図である。 実施形態としての撮像装置の構成例を示したブロック図である。
以下、実施の形態を次の順序で説明する。

<１．第一実施形態>
［1-1．固体撮像素子の全体構成］
［1-2．画素の構成］
［1-3．第一実施形態としての画素構造］
<２．第二実施形態>
<３．第三実施形態>
<４．第四実施形態>
<５．撮像装置>
<６．シミュレーション結果>
<７．変形例>
<８．実施形態のまとめ>
<９．本技術>
<１．第一実施形態>
［1-1．固体撮像素子の全体構成］
図１は、本技術に係る第一実施形態としての固体撮像素子１の内部構成例を示したブロック図である。
図示のように固体撮像素子１は、画素アレイ部２、行選択回路３、イベント処理・出力回路４、及び階調出力回路５を備えている。
画素アレイ部２は、複数の画素２０が行方向及び列方向の行列状に二次元に配列された構成となっている。ここで、行方向とは、水平方向の画素配列方向を言い、列方向とは、垂直方向の画素配列方向を言う。図中では、行方向を横方向、列方向を縦方向としている。
各画素２０は、光電変換を行う光電変換部として後述するフォトダイオード（ＰＤ）を有している。
ここで、本例の固体撮像素子１において、画素アレイ部２は、画素２０として、受光の強度を示す階調信号を得るための第一画素（以下「階調画素２０－Ｔ」と表記）と、受光量の変化が所定閾値を超えたことであるイベントを検出するための第二画素（以下「イベント画素２０－Ｉ」と表記）とを有している。本例において階調画素２０－Ｔは、可視光に対する感度を有するように構成され、イベント画素２０－Ｉは、例えばＩＲ（infrared：赤外）光等、可視光以外の帯域の光に対し感度を有するように構成されている。
図２を参照し、画素アレイ部２における階調画素２０－Ｔとイベント画素２０－Ｉの配置例を説明する。
前提として、本例では、カラー画像の撮像に対応するべく、階調画素２０－ＴとしてはＲ（赤色）、Ｇ（緑色）、Ｂ（青色）それぞれに対応した画素が設けられる。具体的には、これらＲ、Ｇ、Ｂの各階調画素２０－Ｔがベイヤー配列されている。そして、このようにベイヤー配列される階調画素２０－Ｔの合間に、イベント画素２０－Ｉが所定の間隔で配置される。本例においてイベント画素２０－Ｉは、ＲＧＧＢの１ユニットを構成する四つの階調画素２０－Ｔにつき一つとなる割合で配置されている。
図１に示すように、画素アレイ部２においては、行列状の画素配列に対して、画素行ごとに制御線Ｌｃが行方向に沿って配線されると共に、各画素列にイベント垂直信号線Ｌｉ、階調垂直信号線Ｌｔがそれぞれ列方向に沿って配線されている。
制御線Ｌｃは、階調画素２０－Ｔ、イベント画素２０－Ｉから信号を読み出す際の駆動を行うための各種信号を伝送する。なお、図１では、図示の都合から各制御線Ｌｃを１本の配線として示しているが、後述するように各制御線Ｌｃは複数本で構成される。各制御線Ｌｃの一端は、行制御回路３の各行に対応した出力端に接続されている。
行制御回路３は、例えば各種のタイミング信号を生成するタイミングジェネレータやシフトレジスタ、アドレスデコーダ等を有して構成され、制御線Ｌｃを通じた各種信号の出力を行うことで画素アレイ部２における階調画素２０－Ｔ、イベント画素２０－Ｉを駆動し、階調信号の生成や読み出し、イベント信号の生成や読み出しについての制御を行う。
本実施形態において、階調画素２０－Ｔについては、グローバルシャッタ方式により階調信号生成を実行させる。
なお、本実施形態における画素の具体的駆動手法については後に改めて説明する。
イベント垂直信号線Ｌｉは、イベント画素２０－Ｉから読み出されたイベント信号をイベント処理・出力回路４に対して伝送するための配線とされ、各イベント垂直信号線Ｌｉの一端は、イベント処理・出力回路４の各列に対応した出力端に接続されている。
イベント処理・出力回路４は、イベント画素２０－Ｉからイベント垂直信号線Ｌｉを通じて読み出されたイベント信号を取得し、所定の信号処理を施して出力する。
階調垂直信号線Ｌｔは、階調画素２０－Ｔから読み出された階調信号を階調出力回路５に伝送するための配線とされ、各階調垂直信号線Ｌｔの一端は階調出力回路５の各列に対応した出力端に接続されている。
階調出力回路５は、階調画素２０－Ｔから階調垂直信号線Ｌｔを通して読み出された階調信号を受信し、所定の信号処理、例えば、Ａ／Ｄ（Analog to Digital）変換処理などを施し、出力する。
［1-2．画素の構成］
続いて、階調画素２０－Ｔとイベント画素２０－Ｉの構成について説明する。
図３は、階調画素２０－Ｔの等価回路図である。
図示のように階調画素２０－Ｔは、光電変換素子としてのフォトダイオードＰＤを備えると共に、メモリ素子（ＭＥＭ）Ｍｃ、階調用転送トランジスタＱｔｔ、フローティングディフュージョン（浮遊拡散領域）ＦＤ、リセットトランジスタＱｒ、増幅トランジスタＱａｔ、及び階調用選択トランジスタＱｓｔを備えている。
ここで、本例において、階調画素２０－Ｔが備える各種のトランジスタは、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）で構成されている。
また、階調画素２０－Ｔに対しては、上述した制御線Ｌｃとして、メモリ素子Ｍｃを駆動するメモリ駆動信号ＭＤを伝送するための制御線Ｌｃ０、階調用転送駆動信号ＴＧ－Ｔを伝送するための制御線Ｌｃ１、電荷リセット信号ＲＳＴ－Ｔを伝送するための制御線Ｌｃ２、階調用選択信号ＳＬＣ－Ｔを伝送するための制御線Ｌｃ３が配線されている。
図示のようにメモリ素子ＭｃはフォトダイオードＰＤに並列接続されている。メモリ素子Ｍｃは、グローバルシャッタ方式に対応して、フォトダイオードＰＤの蓄積電荷を一時的（露光期間後、読み出しタイミングまでの間）に保持するために設けられている。本例において、メモリ素子ＭｃはＭＯＳキャパシタとして構成され、図示のようにゲート電極に制御線Ｌｃ０が接続されている。制御線Ｌｃ０を介して供給されるメモリ駆動信号ＭＤがＯＮされることで、メモリ素子Ｍｃが電荷を保持可能な状態となる。
階調用転送トランジスタＱｔｔは、ゲートが制御線Ｌｃ１に接続されており、制御線Ｌｃ１から供給される階調用転送駆動信号ＴＧ－ＴがＯＮされると導通状態となり、メモリ素子Ｍｃに一時保持された電荷をフローティングディフュージョンＦＤに転送する。
フローティングディフュージョンＦＤは、メモリ素子Ｍｃから階調用転送トランジスタＱｔｔを介して転送された電荷を一時保持する。
リセットトランジスタＱｒは、ゲートが制御線Ｌｃ２に接続されており、制御線Ｌｃ２から供給される電荷リセット信号ＲＳＴ－ＴがＯＮとされると導通状態となり、フローティングディフュージョンＦＤの電位を基準電位ＶＤＤにリセットする。
増幅トランジスタＱａｔは、ソースが階調用選択トランジスタＱｓｔを介して階調垂直信号線Ｌｔに接続され、ドレインが基準電位ＶＤＤ（定電流源）に接続されて、ソースフォロワ回路を構成する。
階調用選択トランジスタＱｓｔは、増幅トランジスタＱａｔのソースと階調垂直信号線Ｌｔとの間に接続されると共に、ゲートが制御線Ｌｃ３と接続されている。階調用選択トランジスタＱｓｔは、制御線Ｌｃ３からゲートに供給される階調用選択信号ＳＬＣ－ＴがＯＮとされると導通状態となり、フローティングディフュージョンＦＤに保持された電荷を増幅トランジスタＱａｔを介して階調垂直信号線Ｌｔに出力する。
階調信号の生成及び読み出しに係る階調画素２０－Ｔの動作について簡単に説明する。
先ず、受光を開始する前に、階調画素２０－Ｔの電荷をリセットする電荷リセット動作（電子シャッタ動作）が行われる。すなわち、リセットトランジスタＱｒ、及び階調用転送トランジスタＱｔｔがＯＮ（導通状態）とされ、フォトダイオードＰＤ、メモリ素子Ｍｃ、及びフローティングディフュージョンＦＤの蓄積電荷がリセットされる。
蓄積電荷のリセット後、リセットトランジスタＱｒ、及び階調用転送トランジスタＱｔｔをＯＦＦとして、フォトダイオードＰＤの電荷蓄積を開始させる。所定の電荷蓄積期間後、メモリ駆動信号ＭＤがＯＮとされてフォトダイオードＰＤの蓄積電荷がメモリ素子Ｍｃに一時保持される。
その後、フォトダイオードＰＤに蓄積された電荷信号を読み出す際には、階調用転送トランジスタＱｔｔをＯＮとし、また階調用選択トランジスタＱｓｔをＯＮとする。これにより、メモリ素子Ｍｃに一時保持された電荷信号がフローティングディフュージョンＦＤに転送されると共に、フローティングディフュージョンＦＤに保持された電荷信号が増幅トランジスタＱａｔを介して階調垂直信号線Ｌｔに出力される。
図４は、イベント画素２０－Ｉの等価回路図である。
図示のようにイベント画素２０－Ｉは、光電変換素子としてのフォトダイオードＰＤを備えると共に、イベント用転送トランジスタＱｔｉ、対数変換部２２、バッファ２３、イベント検出回路２４、トランジスタＱｐ、第一イベント用選択トランジスタＱｓｉｐ、トランジスタＱｍ、及び第二イベント用選択トランジスタＱｓｉｍを備えている。
なお、イベント画素２０－Ｉが備える各種のトランジスタとしても例えばＭＯＳＦＥＴで構成されている。
また、イベント画素２０－Ｉに対しては、上述した制御線Ｌｃとして、イベント用転送駆動信号ＴＧ－Ｉを伝送するための制御線Ｌｃ４、基準レベルリセット信号ＲＳＴ－Ｉを伝送するための制御線Ｌｃ５、及びイベント用選択信号ＳＬＣ－Ｉを伝送するための制御線Ｌｃ６が配線されている。
イベント用転送トランジスタＱｔｉは、ゲートが制御線Ｌｃ４に接続されており、制御線Ｌｃ４から供給されるイベント用転送駆動信号ＴＧ－ＩがＯＮされると導通状態となり、フォトダイオードＰＤに蓄積されている電荷を対数変換部２２に転送する。
対数変換部２２は、フォトダイオードＰＤにより得られる光電流（受光量に応じた電流）を、その対数の電圧信号に変換する。
バッファ２３は、対数変換部２２より入力した電圧信号を補正してイベント検出回路２４に出力する。
図示のように対数変換部２２は、トランジスタＱ１、トランジスタＱ２、及びトランジスタＱ３を備えている。本例において、トランジスタＱ１及びトランジスタＱ３はＮ型のトランジスタとされ、トランジスタＱ２はＰ型トランジスタとされる。
トランジスタＱ１のソースはイベント用転送トランジスタＱｔｉを介してフォトダイオードＰＤのカソードに接続され、ドレインは電源端子（基準電位ＶＤＤ）に接続される。
トランジスタＱ２及びトランジスタＱ３は、電源端子と接地端子との間において直列に接続されている。また、トランジスタＱ２とトランジスタＱ３の接続点は、トランジスタＱ１のゲートとバッファ２３の入力端子（後述するトランジスタＱ５のゲート）とに接続される。また、トランジスタＱ２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。
トランジスタＱ１及びトランジスタＱ３のドレインは電源側（基準電位ＶＤＤ）に接続されており、ソースフォロワ回路が形成されている。これらのループ状に接続された二つのソースフォロワにより、フォトダイオードＰＤからの光電流は、その対数の電圧信号に変換される。また、トランジスタＱ２は、一定の電流をトランジスタＱ３に供給する。
バッファ２３は、それぞれＰ型のトランジスタとされたトランジスタＱ４とトランジスタＱ５とを備え、これらトランジスタＱ４、Ｑ５が電源端子と接地端子との間において直列に接続されて構成されている。
トランジスタＱ４とトランジスタＱ５の接続点がバッファ２３の出力端子とされ、該出力端子より補正後の電圧信号が受光信号としてイベント検出回路２４に出力される。
イベント検出回路２４は、過去における受光信号のレベルを基準レベルＬｒｅｆとして、現在における受光信号のレベルとの差分を求めることで、受光量の変化をイベントとして検出する。具体的に、イベント検出回路２４は、基準レベルＬｒｅｆと現在における受光信号のレベルとの差分を表す差分信号のレベル（絶対値）が所定の閾値以上であるか否かにより、イベントの有無を検出する。
本例のイベント検出回路２４は、受光量が増加側に変化するイベント、すなわち基準レベルＬｒｅｆとの差分がプラスとなるイベント（以下「第一極性イベント」と表記する）と、受光量が減少側に変化するイベント、つまり基準レベルＬｒｅｆとの差分がマイナスとなるイベント（以下「第二極性イベント」と表記する）とを検出し分けることが可能に構成されている。
イベント検出回路２４は、第一極性イベントの検出結果を示す信号を第一極性イベント信号Ｖｏｐとして出力し、第二極性イベントの検出結果を示す信号を第二極性イベント信号Ｖｏｍとして出力する。
ここで、イベント検出回路２４は、制御線Ｌｃ５を介して入力される基準レベルリセット信号ＲＳＴ－Ｉに基づき、基準レベルＬｒｅｆを現在における受光信号のレベルにリセットする。このような基準レベルＬｒｅｆのリセットを行うことで、該リセットを行った時点からの受光信号レベルの変化に基づき、新たなイベント検出を行うことが可能となる。すなわち、基準レベルＬｒｅｆのリセットは、イベント検出回路２４を新たなイベント検出が可能な状態に制御する処理として機能するものである。
なお、イベント検出回路２４の内部回路構成例については改めて説明する。
トランジスタＱｐ及び第一イベント用選択トランジスタＱｓｉｐ、トランジスタＱｍ及び第二イベント用選択トランジスタＱｓｉｍは、それぞれ第一極性イベント信号Ｖｏｐ、第二極性イベント信号Ｖｏｍの選択出力回路として機能する。
ここで、本例では、イベント信号として第一極性イベント信号Ｖｏｐと第二極性イベント信号Ｖｏｍを検出する関係から、イベント垂直信号線Ｌｉとしては、第一イベント垂直信号線Ｌｉｐと第二イベント垂直信号線Ｌｉｍとが設けられている。
図示のようにトランジスタＱｐ及び第一イベント用選択トランジスタＱｓｉｐは、第一イベント垂直信号線Ｌｉｐと接地端子との間において直列に接続され、トランジスタＱｐのゲートには第一極性イベント信号Ｖｏｐが供給される。
また、トランジスタＱｍ及び第二イベント用選択トランジスタＱｓｉｍは、第二イベント垂直信号線Ｌｉｍと接地端子との間において直列に接続され、トランジスタＱｍのゲートには第二極性イベント信号Ｖｏｍが供給される。
第一イベント用選択トランジスタＱｓｉｐのゲート、及び第二イベント用選択トランジスタＱｓｉｍのゲートは、それぞれ制御線Ｌｃ６と接続されている。
第一イベント用選択トランジスタＱｓｉｐは、制御線Ｌｃ６からゲートに供給されるイベント用選択信号ＳＬＣ－ＩがＯＮされると導通状態となり、第一極性イベント信号Ｖｏｐを第一イベント垂直信号線Ｌｉｐに出力する。
第二イベント用選択トランジスタＱｓｉｍは、制御線Ｌｃ６からゲートに供給されるイベント用選択信号ＳＬＣ－ＩがＯＮされると導通状態となり、第二極性イベント信号Ｖｏｍを第二イベント垂直信号線Ｌｉｍに出力する。
イベント画素２０－Ｉにおいては、イベント用転送駆動信号ＴＧ－ＩがＯＮとされてフォトダイオードＰＤの蓄積電荷に応じた受光信号がイベント検出回路２４に入力されて、第一極性イベント信号Ｖｏｐ、第二極性イベント信号Ｖｏｍの生成が行われる。これら第一極性イベント信号Ｖｏｐ、第二極性イベント信号Ｖｏｍを読み出す際には、イベント用選択信号をＯＮとして、第一極性イベント信号Ｖｏｐ、第二極性イベント信号Ｖｏｍを第一イベント垂直信号線Ｌｉｐ、第二イベント垂直信号線Ｌｉｍにそれぞれ出力する。
図５は、イベント検出回路２４の内部構成例についての説明図であり、イベント検出回路２４の内部回路構成例と共に、フォトダイオードＰＤ、対数変換部２２、及びバッファ２３を併せて示している。
図示のようにイベント検出回路２４は、減算器２５及び量子化器２６を備えている。
減算器２５は、基準レベルリセット信号ＲＳＴ－Ｉに従って、バッファ２３からの受光信号（電圧信号）のレベルを低下させる。減算器２５は、低下後の受光信号を量子化器２６に出力する。
量子化器２６は、減算器２５からの受光信号をデジタル信号に量子化してイベント信号（本例では第一極性イベント信号Ｖｏｐ、及び第二極性イベント信号Ｖｏｍ）として出力する。
減算器２５は、コンデンサＣ１及びコンデンサＣ２と、トランジスタＱ７及びトランジスタＱ８と、リセットスイッチＳＷｒとを備えている。トランジスタＱ７はＰ型トランジスタ、トランジスタＱ８はＮ型トランジスタとされる。
トランジスタＱ７及びトランジスタＱ８は、電源端子と接地端子との間において直列に接続され、インバータを構成している。具体的に、トランジスタＱ７は、ソースが電源端子に接続され、ドレインがトランジスタＱ８のドレインに接続されており、トランジスタＱ８は、ソースが接地端子に接続されている。なお、トランジスタＱ８のゲートには電圧Ｖｂｄｉｆが印加されている。
コンデンサＣ１は、一端がバッファ２３の出力端子に接続され、他端がトランジスタＱ７のゲート（インバータの入力端子）に接続される。コンデンサＣ２は、一端がコンデンサＣ１の他端と接続され、他端がトランジスタＱ７とトランジスタＱ８の接続点に接続されている。
リセットスイッチＳＷｒは、一端がコンデンサＣ１とコンデンサＣ２との接続点に接続され、他端がトランジスタＱ７とトランジスタＱ８の接続点とコンデンサＣ２との接続点に接続され、コンデンサＣ２に対して並列接続されている。リセットスイッチＳＷｒは、基準レベルリセット信号ＲＳＴ－Ｉに従ってＯＮ／ＯＦＦされるスイッチである。
トランジスタＱ７及びトランジスタＱ８によるインバータは、コンデンサＣ１を介して入力された受光信号を反転して量子化器２６に出力する。
ここで、減算器２５において、或る時点でコンデンサＣ１のバッファ２３側に生じている電位を電位Ｖｉｎｉｔとする。そして、このとき、リセットスイッチＳＷｒがＯＮされたとする。リセットスイッチＳＷｒがＯＮの場合、コンデンサＣ１のバッファ２３とは逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサＣ１に蓄積されている電荷ＣＨｉｎｉｔは、コンデンサＣ１の容量をＣｐ１とすると、次の［式１］により表される。

ＣＨｉｎｉｔ＝Ｃｐ１×Ｖｉｎｉｔ ・・・［式１］

また、リセットスイッチＳＷｒがＯＮのとき、コンデンサＣ２の両端は短絡されているため、その蓄積電荷はゼロとなる。
次いで、リセットスイッチＳＷｒがＯＦＦされたとする。受光量の変化が生じていれば、コンデンサＣ１のバッファ２３側の電位は上記したＶｉｎｉｔから変化している。変化後の該電位をＶａｆｔｅｒとすると、コンデンサＣ１に蓄積される電荷ＣＨａｆｔｅｒは、次の［式２］により表される。

ＣＨａｆｔｅｒ＝Ｃｐ１×Ｖａｆｔｅｒ ・・・［式２］
一方、コンデンサＣ２に蓄積される電荷ＣＨ２は、コンデンサＣ２の容量をＣｐ２、減算器２５の出力電圧をＶｏｕｔとすると、次の［式３］により表される。

ＣＨ２＝－Ｃｐ２×Ｖｏｕｔ ・・・［式３］
このとき、コンデンサＣ１及びＣ２の総電荷量は変化しないため、次の［式４］が成立する。

ＣＨｉｎｉｔ＝ＣＨａｆｔｅｒ＋ＣＨ２ ・・・［式４］
［式４］に［式１］から［式３］を代入して変形すると、次の［式５］が得られる。

Ｖｏｕｔ＝－（Ｃｐ１／Ｃｐ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ） ・・・［式５］

［式５］は、電圧信号の減算動作を表し、減算結果の利得はＣｐ１／Ｃｐ２となる。
この［式５］より、減算器２５は、過去における受光信号のレベル（Ｖｉｎｉｔ）と現在の受光信号のレベル（Ｖａｆｔｅｒ）との差分を表す信号を出力することが分かる。
ここで、電位Ｖｉｎｉｔは、上述した基準レベルＬｒｅｆに相当するものである。上記説明より、この電位Ｖｉｎｉｔ、つまり基準レベルＬｒｅｆは、リセットスイッチＳＷｒがＯＮされることで、現在の受光信号のレベル、換言すればリセットスイッチＳＷｒのＯＮ時点における受光信号のレベルにリセットされることになる。
量子化器２６は、トランジスタＱ９、トランジスタＱ１０、トランジスタＱ１１、及びトランジスタＱ１２を備え、１．５ｂｉｔ量子化器として構成されている。
トランジスタＱ９、Ｑ１１はＰ型トランジスタとされ、トランジスタＱ１０、Ｑ１２はＮ型トランジスタとされる。
図示のようにトランジスタＱ９とトランジスタＱ１０、及びトランジスタＱ１１とトランジスタＱ１２は、それぞれ電源端子と接地端子との間において直列に接続されており、トランジスタＱ９、Ｑ１１の各ゲートには減算器２５の出力電圧（Ｖｏｕｔ）が入力される。また、トランジスタＱ１０のゲートには電圧Ｖｈｉｇｈが、トランジスタＱ１２のゲートには電圧Ｖｌｏｗがそれぞれ印加されている。
トランジスタＱ９とトランジスタＱ１０の接続点には、第一極性イベントの検出結果を表す第一極性イベント信号Ｖｏｐが得られ、トランジスタＱ１１とトランジスタＱ１２の接続点には第二極性イベントの検出結果を表す第二極性イベント信号Ｖｏｍが得られる。
具体的に、トランジスタＱ９、Ｑ１０側において、減算器２５の出力電圧（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）のレベルが電圧Ｖｈｉｇｈに応じたプラス側の閾値以上である場合には、トランジスタＱ９とトランジスタＱ１０の接続点にＨレベルによる第一極性イベント信号Ｖｏｐが得られ、また、減算器２５の出力電圧のレベルが該プラス側の閾値未満である場合にはＬレベルによる第一極性イベント信号Ｖｏｐが得られる。すなわち、トランジスタＱ９とトランジスタＱ１０の接続点には、受光量が増加方向に所定の閾値以上変化したか否かを表す信号、すなわち、第一極性イベントの検出結果を示す第一極性イベント信号Ｖｏｐが得られる。
また、トランジスタＱ１１、Ｑ１２側において、減算器２５の出力電圧のレベルが電圧Ｖｌｏｗに応じたマイナス側の閾値以下である場合には、トランジスタＱ１１とトランジスタＱ１２の接続点にＨレベルによる第二極性イベント信号Ｖｏｍが得られ、また、減算器２５の出力電圧のレベルが該マイナス側の閾値より大きい場合にはＬレベルによる第二極性イベント信号Ｖｏｍが得られる。このように、トランジスタＱ１１とトランジスタＱ１２の接続点には、受光量が減少方向に所定の閾値以上変化したか否かを表す信号、すなわち、第二極性イベントの検出結果を示す第二極性イベント信号Ｖｏｍが得られる。
［1-3．第一実施形態としての画素構造］
図６及び図７を参照し、第一実施形態における画素アレイ部２の画素構造について説明する。
図６は、画素アレイ部２の概略縦断面構造を示した図であり、図７は、画素アレイ部２の概略横断面構造を示した図である。
図７では、画素アレイ部２において階調画素２０－Ｔとイベント画素２０－Ｉと隣接している一部領域についての概略横断面構造を示している。図６の縦断面図は、図７に示す切断面Ａ－Ａ’ （固体撮像素子の厚み方向に平行な面）により画素アレイ部２を切断した際の概略縦断面構造を示し、図７の横断面図は、図６に示す切断面Ｂ－Ｂ’（上記厚み方向に直交する面）により画素アレイ部２を切断した際の概略横断面構造を示している。
先ず、本例の固体撮像素子１は、裏面照射型の固体撮像素子とされる。裏面照射型による固体撮像素子１においては、図６に示すように、光電変換を行うフォトダイオードＰＤが形成された半導体基板３０の表面Ｓｓ側に対して配線層３１が形成され、半導体基板３０の裏面Ｓｂ側にオンチップフィルタとしてのカラーフィルタ３４やオンチップレンズとしてのマイクロレンズ３５が形成されている。
半導体基板３０は、例えばＳｉ（シリコン）基板とされる。半導体基板３０内においては、階調画素２０－Ｔ、イベント画素２０－Ｉそれぞれの画素２０ごとにフォトダイオードＰＤが形成されている。
また、半導体基板３０に対しては、光の漏れ込み防止を図るための遮光膜３２が形成されている（図６及び図７の双方を参照）。遮光膜３２は、例えばタングステン等の遮光性を有するメタルにより形成される。
遮光膜３２は、面方向膜部３２ａ、第一壁部３２ｂ、第二壁部３２ｃ、及び第三壁部３２ｄを有する。面方向膜部３２ａは、半導体基板３０の裏面Ｓｂ側において、厚み方向に直交する面に平行に形成された遮光膜部分である。
面方向膜部３２ａは、半導体基板３０の裏面Ｓｂ上において、各画素２０のフォトダイオードＰＤの形成領域に対応した開口部Ａｐ（つまり面方向膜部３２ａが非形成とされた部分）を有するように形成されている。すなわち、面方向膜部３２ａは、裏面Ｓｂ上の領域のうち、各画素２０のフォトダイオードＰＤの形成領域と重複する領域に開口部Ａｐ（面方向膜部３２ａが非形成とされた部分）を有するように形成されている。
以下、この開口部Ａｐは「光学的開口部Ａｐ」と表記する。
第一壁部３２ｂ、第二壁部３２ｃ、第三壁部３２ｄは、それぞれ面方向膜部３２ａから半導体基板３０の表面Ｓｓ側に向けて基板厚み方向に突出する遮光膜部分として形成されている。第一壁部３２ｂは、半導体基板３０内における画素２０間での光の漏れ込み防止を図るための部分とされ、画素２０間を分離するように格子状に形成されている（特に図７参照）。
第二壁部３２ｃは、階調画素２０－Ｔにおいて、フォトダイオードＰＤの形成領域とメモリ素子（ＭＥＭ）Ｍｃの形成領域とを分離するように形成されている。ただし、図７に示すようにこの第二壁部３２ｃは、フォトダイオードＰＤの形成領域とメモリ素子Ｍｃの形成領域とを完全に分断するようには形成されておらず、両領域の一部のみを分離するように形成されている。具体的に、第二壁部３２ｃは、図７に示すように第一壁部３２ｂの一辺から該一辺に対向する辺（以下「対向辺」と表記）に向けて突出するように形成されているが、対向辺に対しては接しないように形成されている。
なお、図７に示すＡ－Ａ’切断面によると、図６の縦断面図においては、第二壁部３２ｃは紙面の奥側に存在しており、紙面上には現れないものとなるが、図６では便宜上、第二壁部３２ｃの存在位置を点線により示している。
第三壁部３２ｄは、図７に示す横断面において、階調画素２０－ＴにおけるフォトダイオードＰＤとメモリ素子Ｍｃとの間における第二壁部３２ｃによっては分離されていない領域を分離するように形成されている。
具体的に、本例における第三壁部３２ｄは、図７に示す横断面において、上述した第一壁部３２ｂの一辺と対向辺のうち対向辺から一辺に向けて突出する部分である第一部分３２ｄａと、第一部分３２ｄａの先端部から略直角に折れ曲がり、フォトダイオードＰＤの形成領域を二分するように形成された第二部分３２ｄｂとを有しており、第一部分３２ｄａの先端部が第二壁部３２ｃの先端部と当接していることで、フォトダイオードＰＤとメモリ素子Ｍｃとの間の第二壁部３２ｃによっては分離されていない領域を分離するものとなっている。
ここで、遮光膜３２において、基板厚み方向に突出する第一壁部３２ｂ、第二壁部３２ｃ、及び第三壁部３２ｄは、それぞれＲＴＩ（リバースドトレンチアイソレーション）として形成されている。ＲＴＩは、半導体基板３０に対する裏面Ｓｂ側からの切削によって表面Ｓｓに延びる溝を形成することで生成されるトレンチアイソレーションである。
ここで、本例では半導体基板内の分離用の溝のことを「トレンチ」と表記するが、このトレンチについては、内部に所定の材料が充填されている場合においても、半導体基板にとっての溝が設けられているものと解釈する。
本例において、画素間遮光のための第一壁部３２ｂ、及び第一壁部３２ｂと一体に形成される第二壁部３２ｃは、それぞれＲＦＴＩ（リバースドフルトレンチアイソレーション）で形成される。ＲＦＴＩは、ＲＴＩのうち、半導体基板３０を厚み方向に貫通する溝を形成することで生成されるトレンチであり、裏面Ｓｂから表面Ｓｓまでを貫通する遮光部として機能する。
一方、第三壁部３２ｄは、非貫通のＲＴＩ、すなわち表面Ｓｓまで貫通しない深さによるＲＴＩ（以下「非貫通ＲＴＩ」と表記）で形成される。
このように本例では、第二壁部３２ｃは貫通ＲＴＩとしてのＲＦＴＩで形成し、第三壁部３２ｄは非貫通ＲＴＩで形成している。第二壁部３２ｃ、すなわちフォトダイオードＰＤとメモリ素子Ｍｃの形成領域間を主に分離しているトレンチを貫通ＲＴＩとしているのは、フォトダイオードＰＤに入射した光が直接的、又は間接的にメモリ素子Ｍｃ側に漏れ込む量の緩和を図るためである。
このとき、第三壁部３２ｄとしてのトレンチを設けていることで、このような光の漏れ込みの防止効果を高めることができるが、第三壁部３２ｄをＲＦＴＩでなく非貫通ＲＴＩとしていることで、フォトダイオードＰＤからメモリ素子Ｍｃ側への光の漏れ込み抑制効果を高めながら、フォトダイオードＰＤからメモリ素子Ｍｃへの電荷転送が行い易くなるようにしている。
ここで、トレンチは、溝の切削の進行方向、すなわちＲＴＩのように裏面Ｓｂからの切削とする場合は裏面Ｓｂから表面Ｓｓへの方向に向けて徐々に幅が狭まる傾向となる。このため、ＲＴＩは、半導体基板３０の裏面Ｓｂ側から表面Ｓｓ側に向けて徐々に幅が狭まるように形成される（図６参照）。
遮光膜３２の構造について、上記では、階調画素２０－Ｔに形成される遮光膜３２の構造のみを説明したが、本例においては、イベント画素２０－Ｉにおいても同様の構造による遮光膜３２が形成される。具体的に、本例においてイベント画素２０－Ｉに対する遮光膜３２は、少なくとも図７に示す横断面視において、階調画素２０－Ｔに対する遮光膜３２と同じパターンで形成される。
このように階調画素２０－Ｔとイベント画素２０－Ｉとで遮光膜３２の形成パターンが共通とされることで、遮光膜３２の形成を効率的に行うことができ、固体撮像素子１の製造効率の向上が図られる。
なお、イベント画素２０－Ｉについて、半導体基板３０内部の構造については後に改めて説明する。
配線層３１は、半導体基板３０の表面Ｓｓ上に対し、電気的な絶縁機能を有する絶縁層と配線の形成層とを交互を積層して形成される。
なお、図示による説明は省略したが、半導体基板３０と配線層３１との境界部分には、階調画素２０－Ｔやイベント画素２０－Ｉが備える各種の画素トランジスタの電極等が形成される。具体的に、階調画素２０－Ｔについては、ＭＯＳキャパシタとしてのメモリ素子Ｍｃにおけるゲート電極や、階調用転送トランジスタＱｔｔ、リセットトランジスタＱｒ等の各種画素トランジスタの電極（ゲート、ソース、ドレインの各電極）として機能する金属膜や絶縁膜等が形成されている。また、イベント画素２０－Ｉについては、前述したイベント用転送トランジスタＱｔｉの電極や絶縁膜等が形成される。
また、配線層３１内には、前述した階調用転送駆動信号ＴＧ－Ｔの制御線Ｌｃ１、電荷リセット信号ＲＳＴ－Ｔの制御線Ｌｃ２、イベント用転送駆動信号ＴＧ－Ｉの制御線ＬｃＬｃ４等の各種制御線Ｌｃや、階調垂直信号線Ｔｔ等となる各種の配線が形成されている。
半導体基板３０の裏面Ｓｂ側において、光学的開口部Ａｐ上、及び遮光膜３２の面方向膜部３２ａ上には、光学的開口部Ａｐに光を導くための光導波構造部３３が形成されている。
そして、光導波構造部３３上にはカラーフィルタ層が設けられ、このカラーフィルタ層においては、各階調画素２０－Ｔの領域に対してカラーフィルタ３４が形成されている。カラーフィルタ３４は、可視光帯域の光を透過するフィルタ（本例ではＲ，Ｇ，Ｂの何れかのフィルタ）とされる。また、本例において、イベント画素２０－Ｉに対してはカラーフィルタは形成されていない。なお、イベント画素２０－Ｉに対してもカラーフィルタ（波長選択フィルタ）を設けた構成を採ることもできる。例えば、本例のようにイベント画素２０－ＩにＩＲ光を受光させる場合には、ＩＲ光の波長帯の光を透過するフィルタを設けた構成を採ることができる。
さらに、カラーフィルタ層上には、画素２０ごとのマイクロレンズ３５が設けられたマイクロレンズ層が形成されている。
ここで、本実施形態において、画素アレイ部２は、イベント画素２０－Ｉの構造について次のような特徴を有する。すなわち、実施形態におけるイベント画素２０－Ｉは、その画素内領域のうち、階調画素２０－Ｔにおいてメモリ素子Ｍｃが形成されている領域と同じ画素内領域がフォトダイオードＰＤの形成領域とされている（図６及び図７参照）。
具体的に、イベント画素２０－Ｉは、画素内領域のうち、階調画素２０－ＴにおいてフォトダイオードＰＤが形成されている領域と同じ画素内領域にフォトダイオードＰＤが形成された上で、さらに、階調画素２０－Ｔにおいてメモリ素子Ｍｃが形成されている領域と同じ画素内領域にもフォトダイオードＰＤが形成されているものである。
このような構造が採られることで、イベント画素２０－Ｉにおいては、階調画素２０－ＴよりもフォトダイオードＰＤの容積が拡大化され、イベント画素２０－Ｉの受光感度向上が図られる。
なお、以下の説明では、イベント画素２０－Ｉにおける階調画素２０－Ｔと同様に形成されたトレンチにより分離される画素内領域について、階調画素２０－ＴではフォトダイオードＰＤが形成されている領域と同じ画素内領域（光学的開口部Ａｐから光が直接入射される領域）のことを「第一画素内領域」と表記する。また、階調画素２０－Ｔではメモリ素子Ｍｃが形成されている領域と同じ画素内領域（光学的開口部Ａｐから第一画素内領域を介して光が入射される領域）のことを「第二画素内領域」と表記する。
ここで、本例のように遮光膜３２がメタルで構成される等して遮光膜３２の外面が光反射面として機能する場合には、階調画素２０－Ｔとイベント画素２０－Ｉとで同様の遮光膜３２の構造が採られることで、フォトダイオードＰＤの容積を単純に拡大するよりも受光感度向上を図ることができる。具体的に、階調画素２０－Ｔとイベント画素２０－Ｉとで同様の遮光膜３２の構造が採られることで、イベント画素２０－Ｉでは、第二画素内領域が面方向膜部３２ａと第一壁部３２ｂと第二壁部３２ｃとによって略個室状に囲われた領域とされるため、第一画素内領域側から入射した光を第二画素領域内に閉じ込める効果を高めることができ、イベント画素２０－Ｉの受光感度向上が図られるものである。
また、本例において、イベント画素２０－Ｉにおいては、遮光膜３２における第三壁部３２ｄ（非貫通ＲＴＩ）の深さが、階調画素２０－Ｔにおける第三壁部３２ｄよりも浅くされている（図７参照）。ここで、第三壁部３２ｄは、階調画素２０－ＴにおいてはフォトダイオードＰＤとメモリ素子Ｍｃとの間を分離するトレンチとされるが、イベント画素２０－Ｉにおいては、フォトダイオードＰＤの形成領域内を分離するトレンチとなる。
上記のように第三壁部３２ｄ、すなわちイベント画素２０－ＩにおいてフォトダイオードＰＤの形成領域内を分離するトレンチの深さが浅くされることで、第一画素内領域側から第二画素内領域側に光が入射し易くなる。
従って、第二画素内領域への入射光量を多くすることができ、イベント画素２０－Ｉの受光感度向上を図ることができる。
さらに、本実施形態においてイベント画素２０－Ｉには、半導体基板３０の厚み方向において、マイクロレンズ３５とフォトダイオードＰＤの形成領域との間に屈折率格子（ＲＩＧ：Refractive Index Grating）３６が形成されている。屈折率格子はモスアイ構造とも呼ばれる半導体基板表面の凹凸形状である。
本例では、遮光膜３２によってフォトダイオードＰＤの形成領域が第一画素内領域と第二画素内領域とに分離され、且つ第二画素内領域が略個室状に分離されて該第二画素内領域には第一画素内領域を経由した光のみが入射される構成とされていることから、屈折率格子３６は、マイクロレンズ３５と第一画素内領域のフォトダイオードＰＤとの間に形成している。具体的に、本例において屈折率格子３６は、半導体基板３０の裏面Ｓｂ上の領域のうち、光学的開口部Ａｐの形成領域と重複する領域内に形成している。
このような屈折率格子３６を設けることで、イベント画素２０－Ｉにおいては、マイクロレンズ３５を介した光を散乱させて光電変換部（この場合は第一画素内領域のフォトダイオードＰＤの形成領域）に入射させることが可能となる。
従って、イベント画素２０－Ｉにおいて光電変換部内を進行する光について光路長の延長化を図ることができ、イベント画素２０－Ｉの受光感度向上を図ることができる。
<２．第二実施形態>
続いて、第二実施形態について図８から図１１を参照して説明する。
第二実施形態は、第二画素内領域において、領域内トレンチを形成するものである。
なお以下の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
図８は、第二実施形態としての画素アレイ部２Ａの概略縦断面構造を示した図であり、図９は画素アレイ部２Ａの概略横断面構造を示した図である。なお、これら図８、図９では、それぞれ先の図６、図７と同様の要領により画素アレイ部２Ａの概略縦断面構造、概略横断面構造をそれぞれ示している。
第二実施形態の画素アレイ部２Ａは、画素アレイ部２と比較して、イベント画素２０－Ｉに代えてイベント画素２０－ＩＡが形成された点が異なる。
イベント画素２０－ＩＡは、第二画素内領域内、すなわち遮光膜３２の面方向膜部３２ａ、第一壁部３２ｂ、第二壁部３２ｃ、及び第三壁部３２ｄ（第一部分３２ｄａ）によって囲われた略個室状の領域内において、トレンチによる隔壁部４０が形成された点がイベント画素２０－Ｉと異なる。
本例において、隔壁部４０は非貫通のＦＴＩ（フロントトレンチアイソレーション）により構成されている。ＦＴＩは、半導体基板３０の表面Ｓｓ側からの切削によって溝を掘り込むことで形成されるトレンチである。このため隔壁部４０は、図８に示すように表面Ｓｓ側から裏面Ｓｂ側に向けて幅が狭まるものとされる。
図９に示すように、非貫通ＦＴＩによる隔壁部４０は、本例では第二壁部３２ｃと略平行に延在する壁部として形成されており、イベント画素２０－ＩＡの第二画素内領域内を表面Ｓｓ側から仕切っている。より具体的に、本例の隔壁部４０は、第二壁部３２ｃと略平行な方向において、第二画素内領域全体を横断するように形成されており、第二画素内領域を第二壁部３２ｃに直交する方向において二分している。
上記のような隔壁部４０を設けることで、第二画素内領域において光の反射面を増やすことが可能とされる。また同時に、第二画素内領域におけるフォトダイオードＰＤの形成領域奥部に光を閉じ込め易くなる（第二画素内領域から第一画素内領域側に光が戻り難くなる）。
従って、イベント画素２０－ＩＡにおいて光電変換部内を進行する光について光路長の延長化を図ることができると共に、第二画素内領域の光電変換部を効率的に使用可能とな り、イベント検出用の画素の受光感度向上を図ることができる。
図１０を参照し、画素アレイ部２Ａの製造手法の例を簡単に説明しておく。
先ず、半導体基板３０に対し、非貫通ＦＴＩによる隔壁部４０を形成する（図１０Ａ参照）。具体的には、半導体基板３０の表面Ｓｓ側から裏面Ｓｂ側に向けて溝を掘り込む切削工程を行って、非貫通ＦＴＩによる隔壁部４０を形成する。本例において、トレンチは、半導体基板３０に対する切削工程により掘り込んだ溝内に遮光膜（光反射膜）を成膜することで形成する。
次いで、隔壁部４０を形成した半導体基板３０の表面Ｓｓ上に配線層３１を形成する（図１０Ｂ参照）。
そして、配線層３１が形成された半導体基板３０を表裏反転させ（図１０Ｃ参照）、半導体基板３０の裏面Ｓｂ側に対する処理により遮光膜３２及び屈折率格子３６を形成する（図１０Ｄ参照）。遮光膜３２については、半導体基板３０の裏面Ｓｂ側に対する切削工程により第一壁部３２ｂ、第二壁部３２ｃ、第三壁部３２ｄを作成するための溝を形成した上で、これらの溝と、面方向膜部３２ａを形成すべき部分とに対する遮光膜の成膜を行うことで形成することができる。
<３．第三実施形態>
第三実施形態は、領域内トレンチのバリエーションに係るものである。
図１１は、第三実施形態における第一例としてのイベント画素２０－ＩＢの概略横断面構造を示している。
先の図９に示した第二実施形態のイベント画素２０－ＩＡとの相違点は、第二画素内領域内に隔壁部４１を設けた点である。本例において隔壁部４１は、ＲＴＩ（非貫通ＲＴＩ又はＲＦＴＩ）により形成されている。
この場合の隔壁部４１は、図１１の横断面視において、ＦＴＩによる隔壁部４０に対して略直交する方向に延在する壁部として形成され、該隔壁部４０により二分された領域のうち一方の領域を二分するように形成されている。
上記のような隔壁部４１が設けられることで、イベント画素２０－ＩＢの第二画素内領域において、領域内トレンチが４以上の面を有することになる。
具体的に、この場合の領域内トレンチの面は、ＦＴＩによる隔壁部４０の先端面及び二つの側面の計３面と、ＲＴＩによる隔壁部４１の少なくとも二つの側面とで合計５面以上となる。
第二画素内領域において光の反射面が増えることで、第二画素内領域に形成された光電変換部内を進行する光について光路長の延長化を図ることができ、イベント検出用の画素の受光感度の向上を図ることができる。
図１２は、第三実施形態における第二例としてのイベント画素２０－ＩＣの概略横断面構造を示している。
図１１に示した第一例としてのイベント画素２０－ＩＢとの相違点は、ＦＴＩによる隔壁部４０の面を増加させた点である。具体的に、この場合の隔壁部４０については、少なくとも一部の断面形状が十字状又はＴ字状となるように形成している。
図１２では、イベント画素２０－ＩＣとして、第二画素内領域に断面形状がそれぞれＩ字状、Ｔ字状、十字状とされた複数の隔壁部４０を第二壁部３２ｃに略平行な方向に配列させた例を示している。
上記構成により、第二画素内領域において光反射面をより増やすことができ、第二画素内領域に形成された光電変換部内を進行する光について光路長のさらなる延長化が図られ、イベント検出用の画素の受光感度をより向上させることができる。
<４．第四実施形態>
第四実施形態は、イベント検出用の画素のサイズを階調画素２０－Ｔの複数画素分のサイズとするものである。
図１３は、第四実施形態としてのイベント画素２０－ＩＤについての説明図である。
図１３Ａに示すように、本例においてイベント画素２０－ＩＤのサイズは、階調画素２０－Ｔの２画素分のサイズとしている。この場合、イベント画素２０－ＩＤは、例えば図示のように行方向又は列方向において隣接する二つの階調画素２０－Ｔに対して隣接する位置に配置する。
イベント画素２０－ＩＤのマイクロレンズ３５であるマイクロレンズ３５Ｄとしては、図示のように階調画素２０－Ｔの２画素分の領域にわたるサイズで形成し、該２画素分の領域に入射する光を集光可能に構成する。
イベント画素２０－ＩＤにおいては、遮光膜３２の形成パターンが階調画素２０－Ｔとは異なる。
具体的に、イベント画素２０－ＩＤの遮光膜３２は、図１３Ｂに示すように、第二壁部３２ｃと第三壁部３２ｄの第一部分３２ｄａとが、イベント画素２０－ＩＤに隣接する二つの階調画素２０－Ｔ間の境界線Ｃの近傍に位置するように形成する。このように第二壁部３２ｃと第一部分３２ｄａを境界線Ｃの近傍に位置させることで、図６や図８の場合よりも光学的開口部Ａｐの面積を拡大することができる。
ここで、イベント画素２０－ＩＤにおいては、第二壁部３２ｃと第一部分３２ｄａとが形成されることにより、基板内が二つの領域に分割されるが、これら二つの領域のうち光学的開口部Ａｐに面した領域を「第一領域Ａｒ１」とし、他方の領域、すなわち遮光膜３２における面方向膜部３２ａと第一壁部３２ｂと第二壁部３２ｃと第一部分３２ｄａとにより囲われた領域を「第二領域Ａｒ２」とする。
第四実施形態において、半導体基板３０Ｄは、イベント画素２０－ＩＤとして割り当てる２画素分の領域について、これら第一領域Ａｒ１、第二領域Ａｒ２となる各領域にフォトダイオードＰＤが形成されている点が半導体基板３０と異なる。
ここで、図１３Ａの例では、イベント画素２０－ＩＤの第二領域Ａｒ２内において、第二実施形態の場合と同様の非貫通ＦＴＩによる隔壁部４０が形成されると共に、隔壁部４０とは別途の非貫通トレンチによる隔壁部４２が形成されている。本例では、隔壁部４２は、隔壁部４０よりも第一領域Ａｒ１から離隔した位置に配置された非貫通ＲＴＩとして形成されている。また、隔壁部４２は、隔壁部４０と同様に、図１３Ａの縦断面と直交する方向において、第二領域Ａｒ２の全体を横断するように形成されている。
上記のように隔壁部４０及び隔壁部４１としての複数のトレンチが形成されることで、第二領域Ａｒ２において光反射面を増やすことができ、受光感度向上を図ることができる。
また、本例では、これら隔壁部４０と隔壁部４２は、それぞれ非貫通ＦＴＩ、非貫通ＲＴＩとして形成されることで、基板厚み方向において異方向に突出されている。これにより、第二領域Ａｒ２においては、第一領域Ａｒ１から第二領域Ａｒ２の奥部にかけての光の導線をジグザグ状とすることができる。このため、第二領域Ａｒ２における光路長の延長化を図ることができると共に、第二領域Ａｒ２の奥部に光をより閉じ込め易くなることで第二領域Ａｒ２の光電変換部を効率的に使用可能となり、イベント検出用の画素の受光感度向上を図ることができる。
また、図１３Ａの例では、第二領域Ａｒ２内に屈折率格子４３を形成している。これにより、第二領域Ａｒ２に入射した光が屈折率格子４３により散乱されて、第二領域Ａｒ２内における光路長の延長化が図られ、受光感度向上を図ることができる。
なお、図中では屈折率格子４３を第二壁部３２ｃ及び第一部分３２ｄａによる壁部と隔壁部４１との間となる領域内に形成した例を示しているが、屈折率格子４３は第二領域Ａｒ２内の任意位置に形成することができる。
図１３Ａでは、先の図６や図８に示した屈折率格子３６の図示を省略しているが、イベント画素２０－ＩＤにおいても図６や図８と同様に光学的開口部Ａｐと重複する領域に屈折率格子３６を設けた構成を採ることもできる。
また、イベント画素２０－ＩＤにおいては、基板厚み方向におけるマイクロレンズ３５Ｄと半導体基板３０Ｄとの間、具体的には光導波構造部３３の形成層内において、２画素分のサイズとされたマイクロレンズ３５Ｄからの入射光を、略１画素分のサイズとされた光学的開口部Ａｐに効率的に導くための光導波路４４が形成されている。
本例において、光導波路４４は、入射面（マイクロレンズ３５Ｄからの光の入射面）から出射面（光学的開口部Ａｐへの光の出射面）にかけて、断面積が階段状に小さくなる略擂鉢状の形状を有している。光導波路４４としては、光導波構造部３３の形成層内における周囲材料（つまり光導波路４４の保護膜材料）よりも屈折率の高い材料で構成する。
上記のような光導波路４４を設けることで、階調画素２０－Ｔの複数画素分のサイズとされたイベント画素２０－ＩＤにおいて、該複数画素分の領域に入射した光を光電変換部（図１３Ａの例では第一領域Ａｒ１に形成されたフォトダイオードＰＤ）に効率的に導くことが可能となり、イベント検出用の画素の受光感度向上を図ることができる。
<５．撮像装置>
図１４は、実施形態としての固体撮像素子１を適用した撮像装置１０の構成例を示したブロック図である。
図示のように撮像装置１０は、固体撮像素子１を備えると共に、撮像光学系１１、画像信号処理部１２、制御部１３、記録再生制御部１４、通信部１５、及びバス１６を備えており、被写体の撮像を行い、動画や静止画としての画像データを記録媒体に記録することが可能に構成されている。
固体撮像素子１、画像信号処理部１２、制御部１３、記録再生制御部１４、及び通信部１５はバス１６を介して相互にデータ通信を行うことが可能とされる。
撮像光学系１１は、例えばカバーレンズ、フォーカスレンズ等のレンズやシャッタ、絞り機構等を有し、被写体からの光を固体撮像素子１の受光面に導くように構成されている。
固体撮像素子１は、撮像光学系１１を介して受光した光に基づき、階調信号の生成やイベントの検出を行う。
画像信号処理部１２には、固体撮像素子１が生成した階調信号に基づく撮像画像が入力される。画像信号処理部１２は、例えばＤＳＰ（Digital Signal Processor）等により画像処理プロセッサとして構成され、固体撮像素子１から入力した撮像画像に対し、各種の信号処理を施す。例えば、前処理、同時化処理、ＹＣ生成処理、解像度変換処理、コーデック処理等を行う。前処理では、撮像画像に対してＲ，Ｇ，Ｂの黒レベルを所定のレベルにクランプするクランプ処理や、Ｒ，Ｇ，Ｂの色チャンネル間の補正処理等を行う。同時化処理では、各画素についての画像データがＲ，Ｇ，Ｂ全ての色成分を有するようにする色分離処理を施す。例えば、ベイヤー配列のカラーフィルタ３４が用いられる場合には、色分離処理としてデモザイク処理が行われる。ＹＣ生成処理では、Ｒ，Ｇ，Ｂの画像から、輝度（Ｙ）信号および色（Ｃ）信号を生成（分離）する。解像度変換処理では、各種の信号処理が施された撮像画像に対して、解像度変換処理を実行する。
コーデック処理では、上記の各種処理が施された撮像画像について、例えば記録用や通信用の符号化処理、ファイル生成を行う。本例のコーデック処理では、動画のファイル形式として、例えばＭＰＥＧ－２（ＭＰＥＧ：Moving Picture Experts Group）やＨ．２６４などの形式によるファイル生成を行うことが可能とされる。また静止画ファイルとしてＪＰＥＧ（Joint Photographic Experts Group）、ＴＩＦＦ（Tagged Image File Format）、ＧＩＦ（Graphics Interchange Format）等の形式のファイル生成を行うことも考えられる。
記録再生制御部１４は、例えば不揮発性メモリによる記録媒体に対して記録再生を行う。記録再生制御部１４は、例えば記録媒体に対し動画データや静止画データ等の画像ファイルやサムネイル画像等を記録する処理を行う。
記録再生制御部１４の実際の形態は多様に考えられる。例えば、記録再生制御部１４は、撮像装置１０に内蔵されるフラッシュメモリとその書込／読出回路として構成されてもよいし、撮像装置１０に着脱できる記録媒体、例えばメモリカード（可搬型のフラッシュメモリ等）に対して記録再生アクセスを行うカード記録再生部による形態でもよい。また撮像装置１０に内蔵されている形態としてＨＤＤ（Hard Disk Drive）などとして実現されることもある。
通信部１５は、外部機器との間のデータ通信やネットワーク通信を有線又は無線で行う。例えば、外部の表示装置、記録装置、再生装置等に対して撮像画像データ（静止画ファイルや動画ファイル）の送信出力を行うことが可能とされる。
また、通信部１５は、例えばインターネットやＬＡＮ（Local Area Network）等の所定のネットワークによる通信を行い、ネットワーク上のサーバ、端末装置等との間で各種データ送受信を行うことが可能とされる。
制御部１３は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、及びＲＡＭ（Random Access Memory）を備えたマイクロコンピュータ（演算処理装置）を有して構成される。
制御部１３のＲＯＭには、ＣＰＵが各部を制御するためのＯＳ（Operating System）や、各種動作のためのアプリケーションプログラム、ファームウエア等が記憶される。制御部１３のＲＡＭは、ＣＰＵの各種データ処理の際の作業領域として、データやプログラム等の一時的な格納に用いられる。
制御部１３は、ＣＰＵがＲＯＭ等に記憶されたプログラムを実行することで、撮像装置１０の全体制御を行う。
例えば、制御部１３は、固体撮像素子１のシャッタスピードの制御や、画像信号処理部１２における各種信号処理の指示を行う。また、制御部１３は、ユーザの操作に応じた撮像動作や記録動作、記録した画像ファイルの再生動作、ユーザインタフェース動作等について、必要各部の動作を制御する。さらに、制御部１３は、撮像光学系１１におけるフォーカス、絞り調整等に関する制御も行う。
<６．シミュレーション結果>
実施形態の画素構造について、受光感度に関するシミュレーションを行った。結果は、次の通りである。
先ず、イベント画素２０－ＩにおけるフォトダイオードＰＤの容積を階調画素２０－Ｔと同じとする場合、波長λ＝９４０ｎｍの光に対する受光感度は４．０％、λ＝８５０ｎｍの光に対する受光感度は１６．７％であった
これに対し、図６のように第二画素内領域にもフォトダイオードＰＤを形成し、且つ光学的開口部Ａｐに屈折率格子３６を形成した場合のλ＝９４０ｎｍの光に対する受光感度は１８．７％、λ＝８５０ｎｍの光に対する受光感度は３１．８％であった。
さらに、図８のように第二画素内領域に非貫通ＦＴＩによる隔壁部４０を設けた場合（屈折率格子３６有り）のλ＝９４０ｎｍの光に対する受光感度は２０．９％、λ＝８５０ｎｍの光に対する受光感度は３２．７％であった。
この結果より、実施形態としての構成の適用によりイベント検出用の画素の受光感度向上が図られることが確認できる。
<７．変形例>
以上、実施形態としての固体撮像素子１及び撮像装置１０について説明したが、実施形態としては上記に例示した具体例に限定されるものではなく、多様な変形例としての構成を採り得る。
例えば、上記では、イベント画素２０－Ｉ（イベント画素２０－ＩＡから２０－ＩＤについても同様）における第一部分３２ｄａの深さを階調画素２０－Ｔにおける第一部分３２ｄａの深さよりも浅くする例を説明したが、イベント画素２０－Ｉにおける第二壁部３２ｃの深さを、階調画素２０－Ｔにおける第二壁部３２ｃ又は第一部分３２ｄａよりも浅くした構成とすることもできる。
また、階調画素２０－Ｔとイベント画素２０－Ｉの配置パターンは図２や図１３に例示したものに限定されず、他のパターンも採り得る。
<８．実施形態のまとめ>
上記のように実施形態の第一の固体撮像素子（同１）は、光電変換部（フォトダイオードＰＤ）を有する画素が複数配列された画素アレイ部（同２、２Ａ）を備え、画素アレイ部は、画素として、受光の強度を示す階調信号を得るための第一画素（階調画素２０－Ｔ）と、受光量の変化が所定閾値を超えたことを検出するための第二画素（イベント画素２０－Ｉ、２０－ＩＡ、２０－ＩＢ、２０－ＩＣ、２０－ＩＤ）とを有し、第二画素が有する光電変換部の容積が第一画素が有する光電変換部の容積よりも大きいものである。
上記のように受光量の変化が所定閾値を超えたことであるイベントの検出用の第二画素の方が階調検出用の第一画素よりも光電変換部の容積が大きくされることで、第二画素においてはより広範囲で入射光を受光することが可能とされる。
従って、イベント検出用の画素の受光感度向上を図ることができる。
また、実施形態の第一の固体撮像素子においては、第一画素は、半導体基板（同３０、３０Ｄ）内に浮遊拡散領域（フローティングディフュージョンＦＤ）とは異なる電荷蓄積部（メモリ素子Ｍｃ）を有している。
これにより、第一画素においては、光電変換部における蓄積電荷を浮遊拡散領域以外の電荷蓄積部に保持することが可能とされる。
従って、グローバルシャッタ方式に対応することができる。
さらに、実施形態の第一の固体撮像素子においては、第二画素（イベント画素２０－Ｉ、２０－ＩＡ、２０－ＩＢ、２０－ＩＣ）は、画素内領域のうち、第一画素において光電変換部が形成されている領域と同じ画素内領域である第一画素内領域と、第一画素において電荷蓄積部が形成されている領域と同じ画素内領域である第二画素内領域の双方が光電変換部として形成されている。
上記のように第二画素の画素内領域のうち、第一画素では電荷蓄積部が形成されている領域を光電変換部として形成することで、第二画素の光電変換部の容積が第一画素よりも大きくなる。また、このように第一画素では電荷蓄積部とされている画素内領域を光電変換部とする構成を採ることで、第一画素において光電変換部と電荷蓄積部とを分離する枠構造を第二画素側にも適用することが可能となる。
従って、イベント検出用の画素の受光感度向上を図るにあたり製造プロセスを効率化でき、固体撮像素子の製造コスト削減を図ることができる。
さらにまた、実施形態の第一の固体撮像素子においては、第一画素には、光電変換部の形成領域と電荷蓄積部の形成領域とを分離するトレンチである第一トレンチ（第二壁部３２ｃ、第三壁部３２ｄの第一部分３２ｄａ）が形成され、第二画素には、第一画素内領域と第二画素内領域とを分離するトレンチである第二トレンチ（第二壁部３２ｃ、第三壁部３２ｄの第一部分３２ｄａ）が形成され、第二トレンチの深さが第一トレンチよりも浅くされている。
第二トレンチ、すなわち第二画素に形成された光電変換部を分離するトレンチの深さが浅くされることで、第一画素内領域側の光電変換部から第二画素内領域側の光電変換部に光が入射し易くなる。
従って、第二画素内領域への入射光量を多くすることができ、イベント検出用の画素の受光感度向上を図ることができる。
また、実施形態の第一の固体撮像素子においては、第二画素において、第二画素内領域の一部を分離するトレンチである領域内トレンチ（隔壁部４０、４１）が形成されている。
領域内トレンチが形成されることで、第二画素内領域において光の反射面を増やすことが可能とされる。また同時に、第二画素内領域における光電変換部の奥部に光を閉じ込め易くなる（第二画素内領域から第一画素内領域側に光が戻り難くなる）。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができると共に、第二画素内領域の光電変換部を効率的に使用可能となり、イベント検出用の画素の受光感度向上を図ることができる。
さらに、実施形態の第一の固体撮像素子においては、領域内トレンチは４以上の面を有している（第三実施形態を参照）。
これにより、第二画素内領域において光の反射面をより増やすことが可能とされる。
従って、第二画素において光電変換部内を進行する光について光路長のさらなる延長化を図ることができ、イベント検出用の画素の受光感度のさらなる向上を図ることができる。
さらにまた、実施形態の第一の固体撮像素子においては、領域内トレンチは、少なくとも一部の断面形状が十字状又はＴ字状とされている（図１２参照）。
上記のように少なくとも一部の断面形状を十字又はＴ字形状とすることで、４以上の面を有する領域内トレンチが実現される。このとき、トレンチの少なくとも一部断面形状を十字状やＴ字状とすることは、トレンチ形成の際におけるトレンチのパターニングにより容易に実現可能なものである。
従って、第二画素内領域において反射面の数を増やすことにより受光感度向上を図る構成を製造プロセスの効率化を図りながら実現することができる。
また、実施形態の第一の固体撮像素子においては、領域内トレンチが複数形成されている（図１１、図１２参照）。
これにより、第二画素内領域において光の反射面をより増やすことが可能とされると共に、第二画素内領域の奥部に光をより閉じ込め易くなる。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができると共に、第二画素内領域の光電変換部を効率的に使用可能となり、イベント検出用の画素の受光感度向上を図ることができる。
さらに、実施形態の第一の固体撮像素子においては、第二画素において、半導体基板の光入射面はモスアイ構造（屈折率格子３６）を有している（図６、図８参照）。
上記のモスアイ構造により、マイクロレンズを介した光を散乱させて第二画素の光電変換部に入射させることが可能となる。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができ、イベント検出用の画素の受光感度向上を図ることができる。
さらにまた、実施形態の第一の固体撮像素子においては、第二画素（イベント画素２０－ＩＤ）のサイズが、第一画素の複数画素分のサイズとされている（第四実施形態を参照）。
これにより、第一、第二画素のサイズを同サイズとする場合と比較して、第二画素の光電変換部をより大きくすることが可能となる。
従って、イベント検出用の画素の受光感度向上を図ることができる。
また、実施形態の第一の固体撮像素子においては、第二画素（イベント画素２０－ＩＤ）において、マイクロレンズと光電変換部との間に当該光電変換部に向けて光を導く導波路（光導波路４４）が形成されている。
これにより、第一画素の複数画素分のサイズとされた第二画素において、該複数画素分の領域に入射した光を光電変換部に効率的に導くことが可能となる。
従って、イベント検出用の画素の受光感度向上を図ることができる。
実施形態の撮像装置（同１０）は、光電変換部を有する画素が複数配列された画素アレイ部を備え、画素アレイ部は、画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、第二画素が有する光電変換部の容積が第一画素が有する光電変換部の容積よりも大きい固体撮像素子（同１）と、第一画素により得られた階調信号に基づく撮像画像を入力して処理する信号処理部（画像信号処理部１２）と、を備えたものである。
このような撮像装置によっても、上記した実施形態としての固体撮像素子と同様の作用及び効果を得ることができる。
また、実施形態の第二の固体撮像素子（同１）は、半導体基板（同３０、３０Ｄ）と、断面視で半導体基板内にある第一光電変換部と、第一電荷蓄積部（メモリ素子Ｍｃ）と、第一光電変換部と第一電荷蓄積部との間にある第一トレンチ（第二壁部３２ｃ、第三壁部３２ｄの第一部分３２ｄａ）とを有する第一画素（階調画素２０－Ｔ）と、断面視で第一画素と隣接していると共に、半導体基板内にある第二光電変換部と、第三光電変換部と、第二光電変換部と第三光電変換部との間にある第二トレンチ（第二壁部３２ｃ、第三壁部３２ｄの第一部分３２ｄａ）とを有する第二画素（イベント画素２０－Ｉ、２０－ＩＡ、２０－ＩＢ、２０－ＩＣ、２０－ＩＤ）と、断面視で第一電荷蓄積部と第二光電変換部との間にある第三トレンチ（第一壁部３２ｂ）と、を備えたものである。
上記構成により、受光量の変化が所定閾値を超えたことであるイベントの検出用の第二画素の方が、階調検出用の第一画素よりも光電変換部の容積が大きくされ、第二画素においてより広範囲で入射光を受光することが可能とされる。
従って、イベント検出用の画素の受光感度向上を図ることができる。
上記した実施形態の第二の固体撮像素子においては、第三トレンチは半導体基板を貫通するように設けられている。
これにより、第一、第二画素間の分離性能を高めることができる。
上記した実施形態の第二の固体撮像素子においては、第二画素は受光量の変化が所定の閾値を超えたことを検出するための画素とされている。
すなわち、第二画素は、受光量の変化が所定閾値を超えたことであるイベントの検出用の画素である。
従って、イベント検出用の画素の受光感度向上を図ることができる。
上記した実施形態の第二の固体撮像素子においては、第一電荷蓄積部は第一画素が有する浮遊拡散領域（フローティングディフュージョンＦＤ）とは異なるものとされている。
これにより、第一画素においては、光電変換部における蓄積電荷を浮遊拡散領域以外の電荷蓄積部に保持することが可能とされる。
従って、グローバルシャッタ方式に対応することができる。
上記した実施形態の第二の固体撮像素子においては、第三光電変換部内に設けられた第四トレンチ（隔壁部４０、４１）をさらに有している。
第四トレンチが形成されることで、第三光電変化部内において光の反射面を増やすことが可能とされる。また同時に、第三光電変換部の奥部に光を閉じ込め易くなる（第三光電変換部から第二光電変換部側に光が戻り難くなる）。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができると共に、第三光電変換部を効率的に使用可能となり、イベント検出用の画素の受光感度向上を図ることができる。
上記した実施形態の第二の固体撮像素子においては、第四トレンチは半導体基板の光入射面とは反対側の面から形成されている。
すなわち、第四トレンチはＦＴＩ（フロントトレンチアイソレーション）として形成されている。
これにより、第二画素における第二トレンチがＲＴＩ（リバースドトレンチアイソレーション）で形成される場合に、第三光電変換部内に光を閉じ込め易くなり、イベント検出用の画素の受光感度向上を図ることができる。
上記した実施形態の第二の固体撮像素子においては、第二画素（イベント画素２０－ＩＤ）は第四光電変換部をさらに有し、第三光電変換部と第四光電変換部の間に第五トレンチ（隔壁部４２）を有している。
第五トレンチが形成されることで、第三光電変換部と第四光電変化部とを併せた光電変化領域内において光の反射面を増やすことが可能とされる。また同時に、当該光電変化領域の奥部に光を閉じ込め易くなる（第四光電変換部から第三光電変換部側に光が戻り難くなる）。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができると共に、第四光電変換部を効率的に使用可能となり、イベント検出用の画素の受光感度向上を図ることができる。
上記した実施形態の第二の固体撮像素子においては、第二光電変換部上にあって、半導体基板の光入射面にモスアイ構造（屈折率格子３６）を有している。
上記のモスアイ構造により、マイクロレンズを介した光を散乱させて第二画素の光電変換部に入射させることが可能となる。
従って、第二画素において光電変換部内を進行する光について光路長の延長化を図ることができ、イベント検出用の画素の受光感度向上を図ることができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
<９．本技術>
なお本技術は以下のような構成も採ることができる。
（１）
光電変換部を有する画素が複数配列された画素アレイ部を備え、
前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、
前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きい
固体撮像素子。
（２）
前記第一画素は、半導体基板内に浮遊拡散領域とは異なる電荷蓄積部を有する
前記（１）に記載の固体撮像素子。
（３）
前記第二画素は、画素内領域のうち、前記第一画素において光電変換部が形成されている領域と同じ画素内領域である第一画素内領域と、前記第一画素において前記電荷蓄積部が形成されている領域と同じ画素内領域である第二画素内領域の双方が光電変換部として形成されている
前記（２）に記載の固体撮像素子。
（４）
前記第一画素には、前記光電変換部の形成領域と前記電荷蓄積部の形成領域とを分離するトレンチである第一トレンチが形成され、
前記第二画素には、前記第一画素内領域と前記第二画素内領域とを分離するトレンチである第二トレンチが形成され、
前記第二トレンチの深さが前記第一トレンチよりも浅い
前記（３）に記載の固体撮像素子。
（５）
前記第二画素において、前記第二画素内領域の一部を分離するトレンチである領域内トレンチが形成された
前記（３）又は（４）に記載の固体撮像素子。
（６）
前記領域内トレンチは４以上の面を有する
前記（５）に記載の固体撮像素子。
（７）
前記領域内トレンチは、少なくとも一部の断面形状が十字状又はＴ字状とされた
前記（６）に記載の固体撮像素子。
（８）
前記領域内トレンチが複数形成された
前記（５）から（７）の何れかに記載の固体撮像素子。
（９）
前記第二画素において、前記半導体基板の光入射面はモスアイ構造を有する
前記（１）から（８）の何れかに記載の固体撮像素子。
（１０）
前記第二画素のサイズが、前記第一画素の複数画素分のサイズとされた
前記（１）から（９）の何れかに記載の固体撮像素子。
（１１）
前記第二画素において、マイクロレンズと光電変換部との間に当該光電変換部に向けて光を導く導波路が形成された
前記（１０）に記載の固体撮像素子。
（１２）
光電変換部を有する画素が複数配列された画素アレイ部を備え、前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きい固体撮像素子と、
前記第一画素により得られた前記階調信号に基づく撮像画像を入力して処理する信号処理部と、を備えた
撮像装置。
（１３）
半導体基板と、
断面視で前記半導体基板内にある第一光電変換部と、第一電荷蓄積部と、前記第一光電変換部と前記第一電荷蓄積部との間にある第一トレンチとを有する第一画素と、
前記断面視で前記第一画素と隣接していると共に、前記半導体基板内にある第二光電変換部と、第三光電変換部と、前記第二光電変換部と前記第三光電変換部との間にある第二トレンチとを有する第二画素と、
前記断面視で前記第一電荷蓄積部と前記第二光電変換部との間にある第三トレンチと、を備えた
固体撮像素子。
（１４）
前記第三トレンチは前記半導体基板を貫通するように設けられた
前記（１３）に記載の固体撮像素子。
（１５）
前記第二画素は受光量の変化が所定の閾値を超えたことを検出するための画素である
前記（１３）又は（１４）に記載の固体撮像素子。
（１６）
前記第一電荷蓄積部は前記第一画素が有する浮遊拡散領域とは異なる
前記（１３）から（１５）の何れかに記載の固体撮像素子。
（１７）
前記第三光電変換部内に設けられた第四トレンチをさらに有する
前記（１３）から（１６）の何れかに記載の固体撮像素子。
（１８）
前記第四トレンチは前記半導体基板の光入射面とは反対側の面から形成された
前記（１７）に記載の固体撮像素子。
（１９）
前記第二画素は第四光電変換部をさらに有し、
前記第三光電変換部と前記第四光電変換部の間に第五トレンチを有する
前記（１３）から（１８）の何れかに記載の固体撮像素子。
（２０）
前記第二光電変換部上にあって、前記半導体基板の光入射面にモスアイ構造を有する
前記（１３）から（１９）の何れかに記載の固体撮像素子。
１ 固体撮像素子
２、２Ａ 画素アレイ部
４ イベント処理・出力回路
５ 階調出力回路
１０ 撮像装置
１１ 撮像光学系
１２ 画像信号処理部
１３ 制御部
１４ 記録再生制御部
１５ 通信部
１６ バス
２０ 画素
２０－Ｔ 画素（階調画素）
２０－Ｉ、２０－ＩＡ、２０－ＩＢ、２０－ＩＣ、２０－ＩＤ 画素（イベント画素）
ＰＤ フォトダイオード
ＦＤ フローティングディフュージョン
Ｍｃ（ＭＥＭ） メモリ素子
３０、３０Ｄ 半導体基板
３１ 配線層
３２ 遮光膜
３２ａ 面方向膜部
３２ｂ 第一壁部
３２ｃ 第二壁部
３２ｄ、３２ｄＤ 第三壁部
３２ｄａ 第一部分
３２ｄｂ 第二部分
Ａｐ 光学的開口部（開口部）
３３ 光導波構造部
３４ カラーフィルタ
３５、３５Ｄ マイクロレンズ
３６、４３ 屈折率格子
４０、４１、４２ 隔壁部
４４ 光導波路
Ａｒ１ 第一領域
Ａｒ２ 第二領域

Claims (20)

  1. 光電変換部を有する画素が複数配列された画素アレイ部を備え、
    前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、
    前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きい
    固体撮像素子。
  2. 前記第一画素は、半導体基板内に浮遊拡散領域とは異なる電荷蓄積部を有する
    請求項１に記載の固体撮像素子。
  3. 前記第二画素は、画素内領域のうち、前記第一画素において光電変換部が形成されている領域と同じ画素内領域である第一画素内領域と、前記第一画素において前記電荷蓄積部が形成されている領域と同じ画素内領域である第二画素内領域の双方が光電変換部として形成されている
    請求項２に記載の固体撮像素子。
  4. 前記第一画素には、前記光電変換部の形成領域と前記電荷蓄積部の形成領域とを分離するトレンチである第一トレンチが形成され、
    前記第二画素には、前記第一画素内領域と前記第二画素内領域とを分離するトレンチである第二トレンチが形成され、
    前記第二トレンチの深さが前記第一トレンチよりも浅い
    請求項３に記載の固体撮像素子。
  5. 前記第二画素において、前記第二画素内領域の一部を分離するトレンチである領域内トレンチが形成された
    請求項３に記載の固体撮像素子。
  6. 前記領域内トレンチは４以上の面を有する
    請求項５に記載の固体撮像素子。
  7. 前記領域内トレンチは、少なくとも一部の断面形状が十字状又はＴ字状とされた
    請求項６に記載の固体撮像素子。
  8. 前記領域内トレンチが複数形成された
    請求項５に記載の固体撮像素子。
  9. 前記第二画素において、前記半導体基板の光入射面はモスアイ構造を有する
    請求項１に記載の固体撮像素子。
  10. 前記第二画素のサイズが、前記第一画素の複数画素分のサイズとされた
    請求項１に記載の固体撮像素子。
  11. 前記第二画素において、マイクロレンズと光電変換部との間に当該光電変換部に向けて光を導く導波路が形成された
    請求項１０に記載の固体撮像素子。
  12. 光電変換部を有する画素が複数配列された画素アレイ部を備え、前記画素アレイ部は、前記画素として、受光の強度を示す階調信号を得るための第一画素と、受光量の変化が所定閾値を超えたことを検出するための第二画素とを有し、前記第二画素が有する光電変換部の容積が前記第一画素が有する光電変換部の容積よりも大きい固体撮像素子と、
    前記第一画素により得られた前記階調信号に基づく撮像画像を入力して処理する信号処理部と、を備えた
    撮像装置。
  13. 半導体基板と、
    断面視で前記半導体基板内にある第一光電変換部と、第一電荷蓄積部と、前記第一光電変換部と前記第一電荷蓄積部との間にある第一トレンチとを有する第一画素と、
    前記断面視で前記第一画素と隣接していると共に、前記半導体基板内にある第二光電変換部と、第三光電変換部と、前記第二光電変換部と前記第三光電変換部との間にある第二トレンチとを有する第二画素と、
    前記断面視で前記第一電荷蓄積部と前記第二光電変換部との間にある第三トレンチと、を備えた
    固体撮像素子。
  14. 前記第三トレンチは前記半導体基板を貫通するように設けられた
    請求項１３に記載の固体撮像素子。
  15. 前記第二画素は受光量の変化が所定の閾値を超えたことを検出するための画素である
    請求項１３に記載の固体撮像素子。
  16. 前記第一電荷蓄積部は前記第一画素が有する浮遊拡散領域とは異なる
    請求項１３に記載の固体撮像素子。
  17. 前記第三光電変換部内に設けられた第四トレンチをさらに有する
    請求項１３に記載の固体撮像素子。
  18. 前記第四トレンチは前記半導体基板の光入射面とは反対側の面から形成された
    請求項１７に記載の固体撮像素子。
  19. 前記第二画素は第四光電変換部をさらに有し、
    前記第三光電変換部と前記第四光電変換部の間に第五トレンチを有する
    請求項１３に記載の固体撮像素子。
  20. 前記第二光電変換部上にあって、前記半導体基板の光入射面にモスアイ構造を有する
    請求項１３に記載の固体撮像素子。
JP2021003402A 2021-01-13 2021-01-13 固体撮像素子、撮像装置 Pending JP2022108423A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021003402A JP2022108423A (ja) 2021-01-13 2021-01-13 固体撮像素子、撮像装置
US18/260,339 US20240055447A1 (en) 2021-01-13 2021-12-13 Solid-state imaging element and imaging device
CN202180078327.9A CN116569559A (zh) 2021-01-13 2021-12-13 固态成像元件和成像装置
PCT/JP2021/045809 WO2022153758A1 (ja) 2021-01-13 2021-12-13 固体撮像素子、撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021003402A JP2022108423A (ja) 2021-01-13 2021-01-13 固体撮像素子、撮像装置

Publications (1)

Publication Number Publication Date
JP2022108423A true JP2022108423A (ja) 2022-07-26

Family

ID=82447177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003402A Pending JP2022108423A (ja) 2021-01-13 2021-01-13 固体撮像素子、撮像装置

Country Status (4)

Country Link
US (1) US20240055447A1 (ja)
JP (1) JP2022108423A (ja)
CN (1) CN116569559A (ja)
WO (1) WO2022153758A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117876330B (zh) * 2024-01-11 2024-07-30 广东粤电科试验检测技术有限公司 基于x射线图像识别的耐张线夹压接缺陷检测方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216186A (ja) * 2014-05-09 2015-12-03 ソニー株式会社 固体撮像装置および電子機器
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
WO2019175733A1 (en) * 2018-03-14 2019-09-19 Insightness Ag Event-based vision sensor manufactured with 3d-ic technology
US11330203B2 (en) * 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device
JP2020088722A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Also Published As

Publication number Publication date
WO2022153758A1 (ja) 2022-07-21
US20240055447A1 (en) 2024-02-15
CN116569559A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US11882359B2 (en) Solid-state imaging device, method for driving the same, and electronic device for improved auto-focusing accuracy
US20220157870A1 (en) Solid-state imaging device and method of manufacturing the same, and imaging apparatus
KR102327240B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
JP5274166B2 (ja) 光電変換装置及び撮像システム
JP6274567B2 (ja) 固体撮像装置及び撮像システム
US20180077372A1 (en) Solid-state imaging element and driving method therefor, and electronic apparatus
CN105308746B (zh) 固态成像器件及其制造方法以及电子设备
CN102625053B (zh) 固态图像传感器和照相机
JP5674350B2 (ja) 固体撮像素子
KR102476411B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
WO2021215290A1 (ja) 固体撮像素子
TW201639140A (zh) 影像感測器
KR102290502B1 (ko) 이미지 센서 및 이의 제조 방법
JP2009065098A (ja) 裏面照射型固体撮像素子及びその製造方法
JP4484449B2 (ja) 固体撮像装置
WO2016104177A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9190449B2 (en) Image pickup apparatus including signal holding units
JP2007288294A (ja) 固体撮像装置およびカメラ
WO2021062661A1 (zh) 图像传感器、摄像头组件及移动终端
WO2021215303A1 (ja) 固体撮像素子および電子機器
WO2022153758A1 (ja) 固体撮像素子、撮像装置
JP2009088261A (ja) 裏面照射型固体撮像素子及びその製造方法
WO2021062662A1 (zh) 图像传感器、摄像头组件及移动终端
JP2005012007A (ja) 固体撮像素子、固体撮像装置及びカメラ