JP2022096618A - Ａｒ／Ｏ２ループ化方法及び装置 - Google Patents

Ａｒ／Ｏ２ループ化方法及び装置 Download PDF

Info

Publication number
JP2022096618A
JP2022096618A JP2021198819A JP2021198819A JP2022096618A JP 2022096618 A JP2022096618 A JP 2022096618A JP 2021198819 A JP2021198819 A JP 2021198819A JP 2021198819 A JP2021198819 A JP 2021198819A JP 2022096618 A JP2022096618 A JP 2022096618A
Authority
JP
Japan
Prior art keywords
gas
substrate
sputter
chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021198819A
Other languages
English (en)
Inventor
ジャネット ホプキンス
Hopkins Janet
サイモン ドーソン
Dawson Simon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of JP2022096618A publication Critical patent/JP2022096618A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Dicing (AREA)

Abstract

Figure 2022096618000001
【課題】基板上の露出金属フィーチャを清掃しフッ素含有汚染物質等の残留物を除去する。
【解決手段】基板上の金属フィーチャを清掃する際、そのワークピースに備わりフレーム部材に装着されているキャリアシートによりその基板を搬送しつつ、誘導結合プラズマ装置のチャンバ内に配置されたワークピース支持器上にワークピースを供給し、チャンバ内にスパッタガス又はガス混合物を導入しそのスパッタガス又はガス混合物の誘導結合プラズマを維持することで基板をスパッタエッチングするスパッタエッチング工程を実行し、チャンバ内にＯ２ガス及び／又はＯ３ガスを導入しそのＯ２及び／又はＯ３ガスの誘導結合プラズマを維持することで基板を化学エッチングする化学エッチング工程を実行し、これらの工程を反復する。
【選択図】図５

Description

本発明は、基板上の金属フィーチャ（外形特徴）、例えば金属製ボンディングパッド及び／又はバンプを清掃する方法に関する。より具体的には、本発明は、基板上の金属フィーチャ例えば金属製ボンディングパッド及び／又はバンプの表面からフッ素含有汚染物質を除去する方法に関する。本発明は、基板上の金属フィーチャを清掃する関連装置にも関する。
通常、半導体基板例えばシリコンウェハは、ダイシングによりダイへと個片化される。ダイシング技術には機械的切断、レーザグルービング（溝作成）、プラズマエッチング等が含まれうる。プラズマエッチング技術では、通常、半導体基板がキャリアシート上、例えばテープキャリア上に配置され、フレーム部材により囲い込まれる。それら半導体基板１１、キャリアシート１２及びフレーム部材１３の全体で、図１に示す通りワークピース１０が形成される。プラズマダイシングによれば、効率的なやり方でダイを並列的に個片化することができ、それにより、小サイズダイに係るスループットを高めること、ストリート幅を減らしてウェハ表面をより良好に利用し歩留まりを高めること、並びにダイの縁又は側辺の損傷を減らしてダイの強度及び品質を改善することができる。
プラズマダイシングアプリケーションでは、半導体基板にストリートをエッチングしその半導体基板上のダイを個片化するため、「ボッシュプロセス」が広く用いられている。ボッシュプロセスは特許文献１に記載されており、通常、エッチング工程及び堆積工程により異方性エッチングプロファイルを形成する循環的方法を構成している。通常、それらエッチング及び／又は堆積工程ではフッ素含有化合物が用いられており、それにより、プラズマエッチングプロセスを経た基板の表面上にフッ素含有残留物又は汚染物質が形成されることがある。露出している金属フィーチャ、例えばボンディングパッドやバンプの表面上にフッ素含有汚染物質があると、腐食問題及び長期信頼性問題につながりかねない。ダイ表面の大半は誘電体パッシベーション層により保護されているけれども、ボンディングパッドや金属バンプは、外部回路へのワイヤ又はフリップチップボンディングを行えるようにするため、露出させる必要がある。更に、それら金属フィーチャがアルミニウムで作成されている場合、フッ素ベースのプロセスガスとの反応によりＡｌＦ３が形成されることがあり、それが更に反応して大気（又はその他の酸化性雰囲気）中にＡｌＦＯ３が形成されることがある。ＡｌＦＯ３なる汚染物質は、ボンディングパッド表面の抵抗率を高めると共に、非最適なワイヤ接合の形成につながるものである。
どのようなものであれ、残留物例えばフッ素含有残留物を除去するには、通常、ポストエッチング清掃プロセスが必要となる。ボンディングパッド表面からフッ素含有汚染物質例えばＡｌＦＯ３を除去しうる既知の清掃プロセスには、Ａｒ又はＡｒ／Ｏ２混合物での基板のスパッタリングがある。しかしながら、既知の方法では、温度に敏感なキャリアシート上に配置されたダイシング済基板を清掃するのに、不相応なことがある。基板上の金属フィーチャを清掃しうる改善された方法であり、ワークピースが厳格な温度制約より低く保たれるものを開発することが、望まれている。
米国特許第５，５０１，８９３号明細書
基板上の露出金属フィーチャ、とりわけプラズマダイシングプロセスを経たものを清掃することで金属フィーチャからフッ素含有汚染物質を除去する方法の改善版を、開発することが望まれている。フッ素含有汚染物質例えばＡｌＦＯ３をより効率的に除去すること、並びにそのワークピースを厳格な熱バジェットの枠内に保つことが望まれている。
本発明の諸実施形態のうち少なくとも幾つかは、上述の諸問題、要望及び需要のうち少なくとも幾つかに対策することを目的としている。とりわけ、本発明の諸実施形態は、金属フィーチャ例えばボンディングパッド及び／又はバンプを清掃する方法の改善版を提供することを、目的としている。本発明の諸実施形態は、そのワークピース向けの熱バジェットを低く保ちつつ金属フィーチャからフッ素含有残留物又は汚染物質を除去することを目的としている。更に、本発明の諸実施形態によればスループットを改善することができ、それでいて有効な清掃処置を果たすことができる。
本発明の第１態様に従い提供されるのは、プラズマダイシングプロセスに供されたワークピースの一部分たる種類の基板上の金属フィーチャを清掃する方法であり、そのワークピースが更に、フレーム部材に装着されており当該基板を搬送するキャリアシートを備える方法であって、誘導結合プラズマ装置のチャンバ内に配置されたワークピース支持器上に前記ワークピースを供給する工程と、前記チャンバ内にスパッタガス又はガス混合物を導入する副工程、並びに前記基板がスパッタエッチングされるようそのスパッタガス又はガス混合物の誘導結合プラズマを維持する副工程、を含むスパッタエッチング工程を実行する工程と、前記チャンバ内にＯ２ガス及び／又はＯ３ガスを導入する副工程、並びに前記基板が化学エッチングされるようそのＯ２及び／又はＯ３ガスの誘導結合プラズマを維持する副工程、を含む化学エッチング工程を実行する工程と、前記スパッタエッチング工程を実行する工程並びに前記化学エッチング工程を実行する工程を、反復する工程と、を有するものである。
本清掃方法によれば、基板表面、例えばその基板上の金属フィーチャの表面から、汚染物質例えばフッ素含有汚染物質（例．ＡｌＦＯ３）を除去することができる。物理スパッタエッチング工程と化学エッチング工程とを交互に行うことで、知見によれば、基板上の金属フィーチャの表面上に存するフッ素含有汚染物質を、減らすことができる。あらゆる理論又は推量的拘泥を排して考えたところによれば、その酸素含有化学エッチング工程が（金属フィーチャの表面を含め）基板の表面から炭素質物質を除去するのに役立ち、ひいては爾後の物理スパッタエッチング工程向けに基板表面をより良好に調製するのに役立つ。結果として、その物理スパッタエッチング工程を、汚染物質例えばフッ素含有汚染物質を金属フィーチャの表面から除去するに際し、より有効且つより選択的なものとすることができる。概して、本発明の方法によれば、表面汚染物質例えばフッ素含有汚染物質の低減を、より短いスパッタエッチング継続時間で以て行うことが可能となる。これにより、それら金属フィーチャの高抵抗性及び腐食に関わる問題を減らすことができる。これにより、より良好な信頼性を有していてより高品質なデバイスを、より秀逸なスループットで以て生産することが可能となる。
汚染物質のレベルを、短めの処置継続時間を用い低下させることができるため、ワークピースを低めの温度、即ち温度に対し敏感なキャリアシートの損傷を避けるのに役立つ温度に、保つことができる。更に、化学エッチング工程にて基板に付与される熱負荷が少なくなることも、ワークピースを相応に低い温度に保ち、ひいては温度に対し敏感なキャリアシートが損傷するのを避けるのに、役立てることができる。
スパッタエッチング工程及び化学エッチング工程を、どのような順序で実行してもかまわない。例えば、１回目の化学エッチング工程を実行した後に１回目のスパッタエッチング工程を実行してもかまわない。これに代え、１回目のスパッタエッチング工程を実行した後に１回目の化学エッチング工程を実行してもかまわない。
スパッタエッチング工程は、更に、プラズマを維持しつつバイアス電力例えばＲＦバイアス電力をワークピース支持器に印加する副工程を、含むものとすることができる。そのＲＦバイアスの周波数は２～２０ＭＨｚとすることができ、典型的には１３．５６ＭＨｚとされる。
バイアス電力例えばＲＦバイアス電力をワークピース支持器に印加することで、プラズマ内の種に方向性を付与する（即ちそのプラズマを異方性にする）ことができる。ワークピース支持器に印加されるバイアス電力を用い、基板表面におけるイオン衝突の規模を制御することができ、従ってスパッタエッチング工程における物理スパッタリング速度を制御することができる。
スパッタエッチング工程にてワークピース支持器に印加されるバイアス電力の大きさは、５００Ｗ以上、オプション的には６００Ｗ以上、オプション的には７００Ｗ以上、またオプション的には約８００Ｗとすることができる。スパッタエッチング工程にてワークピース支持器に印加されるバイアス電力の大きさは、１０００Ｗ以下、オプション的には９００Ｗ以下、オプション的には８５０Ｗ以下、またオプション的には約８００Ｗとすることができる。
化学エッチング工程は、更に、プラズマを維持しつつバイアス電力例えばＲＦバイアス電力をワークピース支持器に印加する副工程を、含むものとすることができる。そのＲＦバイアスの周波数は２～２０ＭＨｚとすることができ、典型的には１３．５６ＭＨｚとされる。
化学エッチング工程にてワークピース支持器に印加されるバイアス電力は、通常、スパッタエッチング工程にてワークピース支持器に印加されるバイアス電力よりも少ない。
化学エッチング工程にてワークピース支持器に印加されるバイアス電力の大きさは、２５０Ｗ以下、オプション的には２００Ｗ以下、オプション的には１５０Ｗ以下、オプション的には１００Ｗ以下、オプション的には７５Ｗ以下、またオプション的には約５０Ｗとすることができる。化学エッチング工程にてワークピース支持器に印加されるバイアス電力の大きさは、０Ｗ以上、オプション的には１０Ｗ以上、オプション的には２０Ｗ以上、またオプション的には３０Ｗ以上、オプション的には４０Ｗ以上、またオプション的には約５０Ｗとすることができる。化学エッチング工程にてワークピース支持器に印加されるバイアス電力を少なくすることは、生じる物理スパッタリングの規模を小さくし化学エッチングを優遇するのに役立ちうる。ワークピース支持器に印加されるバイアス電力を少なくし又は０にすることで、化学エッチング工程にてワークピースに付与される熱負荷が少なめとなる。従って、その化学エッチング工程を除熱（冷却）工程としても働かせることができ、それを更に、ワークピースの温度を許容熱限界内に保つのに役立てることができる。
スパッタガス又はガス混合物がチャンバ内に導入される際の流量は、５０～５００ｓｃｃｍ（標準立方センチメートル毎分）、オプション的には１００～４００ｓｃｃｍ、オプション的には２００～３００ｓｃｃｍの範囲内とすることができる。
スパッタガス又はガス混合物は、全く又は本質的に不活性スパッタガスで構成することができる。不活性スパッタガスによるワークピースの物理スパッタリングは、そのワークピースとの化学反応を伴わない。そのスパッタガス又はガス混合物を、全く又は本質的に貴ガスで構成することができる。その貴ガスをアルゴン、クリプトン又はキセノンとすることができる。好ましくは、そのスパッタガス又はガス混合物を、全く又は本質的にアルゴンガスで構成する。そのスパッタガスに、少量例えば微量の補助ガスを含有させることができる。その補助ガスをＯ２ガスとすることができる。補助ガスの存在量（スパッタガス混合物の総流量に占める百分率）は、１０％未満、オプション的には５％未満、またオプション的には１％未満とすることができる。スパッタガスにおける不活性スパッタガス例えばアルゴンの含有量は、スパッタガス又はガス混合物の総流量に占める百分率で言うと、９０％以上、オプション的には９５％以上、またオプション的には９９％以上とすることができる。
Ｏ２及び／又はＯ３ガスをチャンバ内に導入する際の流量は、５０～５００ｓｃｃｍ、オプション的には１００～４００ｓｃｃｍ、またオプション的には２００～３００ｓｃｃｍの範囲内とすることができる。Ｏ２及び／又はＯ３ガスの流量は、スパッタガス又はガス混合物の流量と実質的に同量にすることができる。
Ｏ２及び／又はＯ３ガスは、全く又は本質的にＯ２ガスで構成することができる。そのＯ２及び／又はＯ３ガスに、少量例えば微量の希釈ガスを含有させることができる。その希釈ガスを貴ガス、例えばアルゴンガスとすることができる。その希釈ガスの存在量（Ｏ２及び／又はＯ３ガスのｓｃｃｍ単位の総流量に占める百分率）は、１０％未満、オプション的には５％未満、またオプション的には１％未満とすることができる。
スパッタエッチング工程におけるチャンバ内圧力は、１０～８０ｍＴｏｒｒの範囲内、オプション的には１５～５０ｍＴｏｒｒの範囲内、またオプション的には約２０ｍＴｏｒｒとすることができる。化学エッチング工程におけるチャンバ内圧力は、１０～８０ｍＴｏｒｒの範囲内、オプション的には１５～５０ｍＴｏｒｒの範囲内、またオプション的には約２０ｍＴｏｒｒとすることができる。
ワークピース支持器は静電チャックとすることができる。静電チャック（ＥＳＣ）を用いることを、プラズマエッチング工程中にワークピースから除熱するのに役立てることができる。本方法を、更に、ワークピースの温度を低下させる除熱工程、オプション的にはプラズマ抜きでのそれを、有するものとすることができる。化学エッチング工程を除熱工程とすることができる。
スパッタエッチング工程及び化学エッチング工程は、それぞれ任意回数、例えば少なくとも３回、オプション的には少なくとも４回、オプション的には少なくとも５回、またオプション的には６回、反復させることができる。スパッタエッチング工程及び化学エッチング工程の反復は、所定回数とすることや、汚染物質のレベルが所定レベル未満に下がるまでとすることができる。その反復回数を、汚染物質（例．フッ素）の初期レベルと、それらスパッタエッチング工程及び化学エッチング工程の継続時間及びエッチング速度とに基づき、決めることができる。
スパッタエッチング工程及び化学エッチング工程にて維持されるプラズマは誘導結合プラズマである。誘導結合プラズマはプラズマ発生装置を用い維持される。そのプラズマ発生装置はコイルを備えるものとすることができる。通常は、ＲＦ電力をプラズマ発生装置（例．コイル）に印加することで誘導結合プラズマが維持される。そのＲＦバイアスの周波数は２～２０ＭＨｚの範囲内とすることができ、典型的には１３．５６ＭＨｚとされる。スパッタエッチング工程にてそのコイルに印加されるＲＦ電力は、０～５００Ｗ、オプション的には１００～４００Ｗ、オプション的には２００～３００Ｗの範囲内とすることができる。化学エッチング工程にてそのコイルに印加されるＲＦ電力は、１０００～２０００Ｗの範囲内、オプション的には１２５０～１７５０Ｗの範囲内、またオプション的には約１５００Ｗとすることができる。誘導結合プラズマ（ＩＣＰ）を用いることで、スパッタエッチング工程及び化学エッチング工程にてチャンバ内で高密度プラズマを維持可能とすることができる。更に、ＩＣＰプラズマを用いることで、プラズマ内の種と基板との衝突を、ワークピース支持器に印加されるバイアス電力を制御することにより速やかに制御可能とすることができる。従って、ＩＣＰプラズマを用いることで、他種プラズマに比し良好な清掃プロセス制御を実現することができる。
金属フィーチャは金属又は金属合金で作成することができる。その金属又は金属合金を、アルミニウム、アルミニウム合金、銅、ニッケル、スズ、銀及びＳｎＡｇ合金のなかから選択することができる。その金属フィーチャがアルミニウム又はアルミニウム合金で作成されている場合、本方法により、フッ素含有汚染物質例えばＡｌＦＯ３を、その金属フィーチャの表面から除去することができる。その金属フィーチャを、金属製ボンディングパッドや金属バンプとすることができる。例えば、その金属フィーチャを、アルミニウム製ボンディングパッドや銅バンプとすることができる。
キャリアシートはポリマ素材で作成することができる。そのポリマ素材をポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）又はポリエチレンテレフタラート（ＰＥＴ）とすることができる。キャリアシートは、その軟化点が約９０℃のものとすることができる。好ましくは、そのキャリアシートの温度が約６０℃以下に保たれるようにする。本方法により提供されるプロセスでは、ワークピースへの熱伝達が既知方法に比べ低減される。従って、キャリアシートの温度をその軟化点よりずっと低く保つことができ、キャリアシートの熱的損傷を避けるのにそれを役立てることができる。
ワークピースは基板、キャリアシート及びフレーム部材を備える。キャリアシートはフレーム部材に装着される。基板はキャリアシートにより搬送される。
基板は半導体基板とすることができる。その基板をシリコンウェハとすることができる。その基板を化合物半導体ウェハ、例えばＧａＡｓウェハとすることができる。その基板を、その直径が約２００ｍｍ又は３００ｍｍのものとすることができる。
ワークピースは、ワークピース支持器上にワークピースを供給する工程に先立ち、プラズマダイシングプロセスに供される。そのプラズマダイシングプロセスをボッシュエッチングプロセスとすることができる。そのプラズマダイシングプロセスにて、エッチング工程及び堆積工程を循環的に反復させることができる。そのプラズマダイシングプロセスにて、フッ素含有エッチャント（例．ＳＦ６）及び／又はフッ素含有堆積種（例．Ｃ４Ｆ８）を用いることができる。本発明の方法は、プラズマダイシングプロセス例えばボッシュエッチングプロセス後に実行される際にひときわ役立つ。プラズマダイシングプロセスにて用いられるフッ素含有プロセスガスにより、基板の表面上、例えば金属フィーチャの表面上に、フッ素含有汚染物質が形成されうるからである。例えば、金属フィーチャがアルミニウムで作成されている場合、フッ素含有プロセスガスがそのアルミニウムの表面と反応することでＡｌＦ３が形成されることがあり、それが更に空気（或いは他の酸化性雰囲気）中で反応してＡｌＦＯ３が形成されることがある。そうしたフッ素含有汚染物質が存在していると、不本意にも、腐食及び表面抵抗率上昇につながりかねない。本発明の方法は、プラズマダイシングプロセス後に基板の表面から（例えば金属フィーチャの表面から）フッ素含有汚染物質を除去するのに、ひときわ適している。
プラズマダイシングプロセスはプラズマダイシングチャンバ内で実行することができる。本方法は、そのプラズマダイシングチャンバから清掃チャンバ（即ちスパッタエッチング工程及び化学エッチング工程が実行されるチャンバ）へとワークピースを移送する工程を、有するものとすることができる。それらプラズマダイシングチャンバ及び清掃チャンバを、同じクラスタツールの一部分とすることができる。プラズマダイシング処置及びそれに後続する清掃処置を別々の処理チャンバ内で実行することで、基板スループットを改善することができる。これに代え、プラズマダイシングプロセス、スパッタエッチング工程及び化学エッチング工程を同じチャンバ内で実行することもできる。
本発明の第２態様に従い提供されるのは、ワークピースの一部分たる種類の基板上の金属フィーチャを、第１態様の方法を用い清掃する誘導結合プラズマ装置であり、そのワークピースが更に、フレーム部材に装着されており当該基板を搬送するキャリアシートを備える装置であって、チャンバと、前記チャンバ内に配置されたワークピース支持器と、前記チャンバ内にガス又はガス混合物を導入するための少なくとも１個のガスインレットと、前記チャンバ内の誘導結合プラズマを維持するプラズマ発生装置と、スパッタエッチング工程及び化学エッチング工程を制御しそれらの間で交番させるよう構成されたコントローラと、を備え、そのスパッタエッチング工程が、前記チャンバ内にスパッタガス又はガス混合物を導入する副工程、並びに前記基板がスパッタエッチングされるようそのスパッタガス又はガス混合物の誘導結合プラズマを維持する副工程、を含むものであり、前記化学エッチング工程が、当該チャンバ内にＯ２ガス及び／又はＯ３ガスを導入する副工程、並びにその基板が化学エッチングされるようそのＯ２及び／又はＯ３ガスの誘導結合プラズマを維持する副工程、を含むものである。
プラズマ発生装置は、コイルを備えるものとすることができる。通常は、ＲＦ電源からそのコイルにＲＦ電力を供給することで、そのチャンバ内で誘導結合プラズマが維持される。
本装置は、更に、ワークピース支持器にバイアス電力を供給する電力源、例えばＲＦ電源を備えるものと、することができる。そのワークピース支持器を、その電力源からバイアス電力、例えばＲＦバイアス電力を受け取るよう、構成することができる。コントローラを、更に、ワークピース支持器に供給されるバイアス電力を制御するよう構成することができる。
本発明につき上述した事項は、上掲の欄或いは以下の記述、図面又は特許請求の範囲中の諸特徴のあらゆる独創的組合せに敷衍される。例えば、本発明のある態様との関連で開示された何らかの特徴を、本発明の何らかの他態様との関連で開示された何れの特徴とも、組み合わせることができる。
以下の如き添付図面を参照し、専ら例示により、本発明の諸実施形態について説明する。
ワークピースの斜視図である。 基板の断面図である。 基板の断面図である。 基板の断面図である。 本発明の一実施形態の模式図である。 本発明の一実施形態の模式図である。
本発明の方法を実行するのに適した装置には、適合ＳＰＴＳ（登録商標）Ｍｏｓａｉｃ２００又は３００ｍｍシステム（商品名）があり、これは英国サウスウェールズ，ニューポート所在のＳＰＴＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄから商業的に入手することができる。後述する例示的実施形態及び比較例は皆、この装置を用い実行されたものである。この装置は、チャンバと、そのチャンバ内でプラズマを維持するよう工夫されたプラズマ発生装置例えばコイルとを備える。プラズマの典型例は誘導結合プラズマである。ワークピース支持器例えばプラテンがチャンバ内に配置され、それによりその上のワークピースが支持される。バイアス電力例えばＲＦバイアス電力を、そのワークピース支持器に印加することができる。ワークピース支持器は、静電チャック（ＥＳＣ）を備えるものとすることができる。ＥＳＣは、連携するガス及び流体除熱チャネルを備えており、それによりワークピースから除熱することができる。本装置は更にコントローラを備えており、本方法の諸工程中に様々な処理条件を制御しそれらの間で交番させるよう、そのコントローラが構成される。例えば、そのコントローラにより、プロセスガス流量と、ワークピース支持器に印加されるバイアス電力とを、制御することができる。
図１に、プラズマエッチングプロセスでの使用に適するワークピース１０を示す。このワークピース１０は半導体基板１１例えばシリコンウェハを備えており、その基板１１がキャリアシート１２上に配置されている。そのキャリアシート１２がフレーム部材１３に装着され且つそれにより囲まれている。このフレーム部材１３は金属素材又はポリマ素材で作成することができる。
フレーム部材１３は、その半導体基板を収容しうるようサイズ設定されている。例えば３００ｍｍ直径の半導体基板を用いる際には、そのフレーム部材の直径を約４００ｍｍとすればよい。より小さめ又は大きめの基板（例．２００ｍｍ直径の基板）も用いることができる。
キャリアシート１２（別称テープ又はテープキャリア）はポリマ素材、例えばポリオレフィン（ＰＯ）、ポリ塩化ビニル（ＰＶＣ）又はポリエチレンテレフタラート（ＰＥＴ）で作成することができる。典型的なキャリアシートの軟化点は約９０℃である。キャリアシート１２やそのキャリアシート１２上の何らかの接着剤例えばアクリル系接着剤の損傷を避ける上で、プラズマエッチングプロセスにおけるキャリアシート１２の温度を約６０℃以下に保つことが、大変に望ましい。ワークピース１０を、本件技術分野で既知な技術、例えば静電チャック（ＥＳＣ）を用い、プラズマエッチングプロセス中に除熱することができる。
プラズマダイシング又はプラズマエッチングプロセス、例えばボッシュエッチングプロセスでは、通常、フッ素含有エッチング及び／又は堆積種を用いることができる。例えば、ＳＦ６をエッチング工程にて用いうる一方、フッ素含有重合ガス例えばＣ４Ｆ８を、堆積工程にて用いることができる。そうしたフッ素含有プロセスガスの使用に伴い基板がフッ素ケミストリに対し露出される。基板１１上の金属フィーチャ、例えばボンディングパッド及びバンプは、とりわけ、フッ素やフッ素ベースのプロセスガスと反応してフッ素含有残留物を形成することとなりやすい。それら金属フィーチャ、例えばボンディングパッド及び／又はバンプは、Ａｌ、Ａｌの合金、他の金属、例えば銅又はニッケル、或いはＳｎＡｇで作成することができる。
図２に、シリコンウェハ２１、露出している金属製ボンディングパッド２２、相互接続層２３及び開放スクライブライン２４が備わる基板２０の模式的断面を示す。ボンディングパッド２２は、Ａｌ、Ａｌの合金、Ｃｕ、Ｎｉその他の金属又は金属合金で作成することができる。エッチングプロセスにて用いられるフッ素ベースプロセスガスがこのボンディングパッド２２と反応し、フッ素含有残留物又は汚染物質が形成されることがある。ひいては、それがボンディングパッド２２の腐食につながり、更に信頼性問題につながることがある。例えばボンディングパッドがアルミニウムで作成されている場合、フッ素含有プロセスガスがそのボンディングパッドと反応することでＡｌＦ３が形成されることがあり、それが更に空気（又は酸化性雰囲気）中で反応してＡｌＦＯ３が形成されることがある。ＡｌＦＯ３が存在していると、不本意なことに、ボンディングパッド表面の抵抗率がより高くなり、非最適なワイヤ接合がもたらされる。
図３に、シリコンウェハ３１、露出している金属バンプ３２、相互接続層３３及び開放スクライブライン３４が備わる基板３０の断面を示す。金属バンプ３２は、例えばＳｎＡｇ、Ｃｕ又はＮｉで作成することができる。フッ素ベースプロセスガスがこの金属バンプ３２と反応することで疎水面が形成されることがある。ひいては、それがパッケージング問題、例えば表面濡れの貧弱性やアンダフィル又は接触問題につながることがある。
フッ素含有汚染物質低減を助けるため、プラズマダイシングプロセスに先立ちそれら金属フィーチャ（例．ボンディングパッドやバンプ）を被覆で以て覆うことができる。図４に、バンプ４２及びスクライブライン４４が被覆４６で以て覆われている基板４０の断面を示す。レーザグルービングプロセスを用いることで、スクライブライン４４の上方にある被覆４６（及び相互接続層４３）を除去し、基板の表面まで開通させる（例．下地をなすシリコンウェハ又はＧａＡｓ基板４１を露出させる）ことができる。その後に、プラズマダイシングプロセスを実行することで、そのダイを個片化することができる。プラズマダイシングプロセス後には、被覆４６を除去することができる。被覆４６を用いることは、フッ素含有残留物の蔓延を減らすのに役立ちうるけれども、より小規模ではあれ汚染問題がなおも残ることとなりうる。
プラズマダイシングプロセス後にフッ素含有汚染物質が存在している場合、ポストプラズマダイシング清掃工程（又は除フッ素工程）を実行してその基板の表面からそれらフッ素含有汚染物質を除去することが、必要となる。ポストプラズマダイシング清掃工程は、プラズマダイシング工程と同じチャンバ内で実行することも、それに代えそのタスク専用の別チャンバ内、例えば除フッ素モジュール内で実行することもでき、またその別チャンバを、同じクラスタツールの一部分とすることも別システムの一部分とすることもできよう。ポストプラズマダイシング清掃工程を別のチャンバ内で実行することが、生産性上の理由で望ましい。その別の除フッ素チャンバを、プラズマダイシングチャンバと同じクラスタツールの一部分とするのが望ましい。
図５及び図６に、本発明の方法の諸実施形態のあらましを示す。本発明の清掃方法は、通常、プラズマダイシングプロセス５０例えばボッシュエッチングプロセスの後に実行される。本清掃方法は、キャリアシート１２及びフレーム部材１３も備わる種類のワークピース１０の一部分たる半導体基板１１上の金属フィーチャから、フッ素含有汚染物質を除去する諸工程を有している。本清掃方法はスパッタエッチング工程５２及び化学エッチング工程５４を有しており、それらが所定回数（即ちｎ回、但しｎは所定値か、例えば達成されるべき所望条件を監視することで使用中に定まる変数とする）に亘り交互に反復されている。図５に示す実施形態では、スパッタエッチング工程５２が化学エッチング工程５４より先に実行されている。但し、スパッタエッチング工程５２及び化学エッチング工程５４はどのような順序でも実行することができる。図６に示す別の実施形態では、化学エッチング５４がスパッタエッチング工程５２より先に実行されている。
ある種の実施形態では、スパッタエッチング工程５２が不活性ガススパッタエッチング工程とされ、化学プラズマエッチング工程５４が酸素含有プラズマエッチング工程とされる。
不活性ガススパッタエッチング工程５２では、チャンバ内に不活性ガスが導入され、物質が基板の表面から物理的にスパッタリングされるようプラズマ例えば誘導結合プラズマが維持される。この物理スパッタリングにより基板表面から汚染物質を除去することができる。不活性ガスは、通常は貴ガス（即ち元素周期律表の１８族に属する気体）とする。好ましくは、その不活性ガスを、全く又は本質的にアルゴンで構成されたものとする。とはいえ、気相混合物も採用することができる。例えば、スパッタエッチング工程にて用いられる気相混合物を、不活性ガス（例．アルゴン）及び酸素ガス（即ちＯ２）を含有するものとすることができ、その不活性ガスのガス流量を総流量の９０％以上とすることができる。この不活性ガスエッチング工程においては電気バイアス、好ましくはＲＦ電気バイアスがワークピース支持器に印加される。通常、そのバイアス電力は５００～１０００Ｗの範囲内とし、例えばその値を８００Ｗとする。ワークピース支持器に対する電気バイアスの印加を、プラズマ内の種に対し方向性を付与する（即ち異方性プラズマを形成する）のに役立てることができる。
化学プラズマエッチング工程では、チャンバ内に酸素含有ガスが導入され、基板が酸素含有プラズマに対し露出されるようプラズマ例えば誘導結合プラズマが維持される。その酸素含有ガスは、Ｏ２、Ｏ３又はその混合物とすることができる。好ましくは、その酸素含有ガスを、全く又は本質的にＯ２で構成されたものとする。とはいえ、少量の希釈ガス例えばアルゴンガスをその酸素含有ガスに更に添加することもできる。
発明者が見出したところによれば、スパッタエッチング工程（例．アルゴンを用いるそれ）との間で交番させること、並びに基板を酸素含有プラズマ（例．Ｏ２プラズマ）に対し露出させることで、有益にも、金属フィーチャの表面からフッ素含有汚染物質が除去される速度が高まり、更にはそのワークピースに作用する熱負荷が軽減される。あらゆる理論又は推量的拘泥を排して考えたところによれば、物理スパッタリングの結果として（即ちスパッタエッチング工程中に）、フッ素含有汚染物質がまずは均一に除去される。他方、化学プラズマエッチング工程中に基板を酸素含有プラズマに対し露出させることは、その基板の表面から炭素質残留物を化学的に除去するのに役立つ。やはりあらゆる理論又は推量的拘泥を排して考えたところによれば、それら炭素質残留物は、キャリアシートに対するプラズマの作用によりプラズマダイシングプロセスから残されている残留有機物、或いはスパッタエッチング工程におけるプラズマ・キャリアシート間相互作用により生じたものでありうる。こうした炭素質残留物を除去することで、より良好に調製された面、即ち爾後のスパッタエッチング工程（例．アルゴンを用いるそれ）にてより容易にスパッタリングされる面が提供される。これにより、スパッタエッチング時間が短縮されていてより効率的なスパッタエッチング工程がもたらされる。更に、フッ素含有汚染物質の秀逸な除去をなおも果たしつつ、除去所要物質の量を減らすことができる。
電気バイアス、好ましくはＲＦ電気バイアスを、化学プラズマエッチング工程５４にてワークピース支持器に印加することができる。化学プラズマエッチング工程５４にて用いられるバイアス電力は、通常、スパッタエッチング工程５２にて用いられるバイアス電力よりも少ない。通常、化学エッチング工程５４にて用いられるバイアス電力は、スパッタエッチング工程５２にて用いられるバイアス電力に比べ、２．５～２５０倍、オプション的には５～５０倍、オプション的には１０～２０倍、またオプション的には約１６倍の少なさとする。ある種の実施形態では、化学プラズマエッチング工程５４にてバイアス電力が印加されないようにする。例えば、そのバイアス電力を０～２００Ｗの範囲内とし、例えばその値を５０Ｗとする。化学プラズマエッチング工程５４におけるバイアス電力は、酸素含有プラズマ（例．Ｏ２プラズマ）が基板と化学反応することとなるよう、約２００Ｗ未満とするのが望ましい。こうすることで、ワークピースに対する付加的な熱負荷を回避しつつ、そのワークピースから炭素質残留物を除去することができる。これは、ワークピース１０を十分に低い温度に保つことでキャリアシート１２及び／又はそのキャリアシート上の接着剤の損傷を避けるのに、役立てることができる。
スパッタエッチング工程５２と化学エッチング工程５４との合間に、付加的な除熱工程を実行することができる。除熱は、ワークピース支持器たる静電チャック（ＥＳＣ）の使用を通じ実行することができる。付加的な除熱工程を更に、ワークピースとりわけキャリアシートの温度を、それを上回るとキャリアシートに損傷が生じかねない動作可能域内に保つのに、役立てることができる。例えば、清掃処置中に、ワークピースの温度を約６０℃以下に保つことができる。
本発明に係る典型的なプロセスパラメタを表１に示す。
Figure 2022096618000002
第１例（例１）では、アルミニウム製ボンディングパッド及び露出スクライブライン（図２に示したそれ）を有する半導体基板１１が備わるワークピース１０を、ボッシュエッチングを用いるプラズマダイシングプロセスに供した。その後に、そのワークピース１０を別の誘導結合プラズマチャンバへと移送し、ポストプラズマダイシング清掃処置に供することで、本発明の方法に従いフッ素含有汚染物質（例．ＡｌＦＯ３）を除去した。１個目のプラズマエッチング工程はアルゴンスパッタエッチング工程５２とした。２個目のプラズマエッチング工程はＯ２プラズマエッチング工程５４とした。それらアルゴンスパッタエッチング工程及びＯ２プラズマエッチング工程それぞれを、表２に示すプロセスパラメタを用い交互に６回反復した。各エッチング工程を、ＲＦバイアス電力をワークピース支持器に印加しつつ誘導結合プラズマ（ＩＣＰ）モードにて実行した（即ちＩＣＰコイルを駆動した）。各アルゴンスパッタエッチング工程及び各Ｏ２プラズマエッチングの継続時間を２０ｓとした。総処理時間は２４０ｓであり、付加的な除熱工程は全く必要とされなかった。
第１比較例（比較例１）では、ワークピースをプラズマダイシングプロセスに供した上で別のチャンバに移送し、第１例と同じやり方でポストプラズマダイシング清掃処置に供した。但し、そのポストプラズマダイシング清掃処置を、専ら、表２に示したパラメタを用いるアルゴン単独スパッタエッチング工程で構成した。そのアルゴンスパッタエッチング工程を反応性イオンエッチング（ＲＩＥ）モードで実行した（即ちＩＣＰコイルを駆動しなかった）。そのアルゴンスパッタエッチング工程の継続時間を１８０ｓとした。
第２比較例（比較例２）では、ワークピースをプラズマダイシングプロセスに供した上で別のチャンバに移送し、第１例と同じやり方でポストプラズマダイシング清掃処置に供した。但し、そのポストプラズマダイシング清掃処置をスパッタエッチング工程で構成し、そのフィードガスをアルゴン及びＯ２の混合物とし、その混合比を個々のｓｃｃｍ単位流量に基づき９０：１０とした（以下「Ａｒ＋Ｏ２（９０：１０）」と称する）。その処理パラメタは表２に示したものである。このＡｒ＋Ｏ２（９０：１０）エッチング工程を、ＲＦバイアスをワークピース支持器に印加しつつＩＣＰモードで実行した（即ちＩＣＰコイルを駆動した）。そのＡｒ＋Ｏ２（９０：１０）スパッタエッチングの継続時間を２４０ｓとした。
Figure 2022096618000003
ボンディングパッド表面上でのフッ素汚染レベルを、１．５ｋＶのビーム電圧を用いたときのＦ：Ｏ信号比を踏まえ、エネルギ分散Ｘ線（ＥＤＸ）計測を用い求めた。プラズマダイシング処置に供されていないワークピースを第１の比較基準として用いた。プラズマダイシングプロセスに供されたがどのようなポストプラズマダイシング清掃処置にも供されていないワークピースを、第２の比較基準として用いた。
また、ＳｉＯ２及びＳｉＮのエッチング速度を計測することで、清掃処置におけるエッチングプロセスの選択性を記録した。
表３に、例１、比較例１及び比較例２の結果を示す。
Figure 2022096618000004
あらゆる理論又は推量的拘泥を排して考えたところによれば、アルミニウム製ボンディングパッド上に形成されたフッ素含有汚染物質例えばＡｌＦＯ３は、例えばアルゴンスパッタエッチング工程にてまずは物理スパッタリングにより除去される。従って、フッ素含有汚染物質が高めのエッチング速度にてより効率的に除去されるであろう、帰結たるＦ：Ｏ比がＳｉＯ２及びＳｉＮに係るエッチング速度トレンドに追従するであろう、と期待されよう。即ち、ＳｉＯ２及びＳｉＮのエッチング速度が高いことから、低いＦ：Ｏ比がもたらされるものと期待されよう。ところが、驚くべきことに、そうしたことは観測されていない。
比較例１（即ちＲＩＥモードでのＡｒ単独スパッタエッチング）はエッチング速度が最も高く、従って最も攻勢的なエッチング処置であった。しかしながら、エッチング速度が高いにもかかわらず、比較例１ではＦ：Ｏ比が０．１５なる値にしか下がらなかった（値はＥＤＸにより求めた）。
比較例２（即ちＡｒ＋Ｏ２混合物（９０：１０）を用いたスパッタエッチング）ではエッチング速度が比較例１より低かった。しかしながら、もたらされたＦ：Ｏ比は０．１５であり、比較例１と同じであった（値はＥＤＸにより求めた）。
例１はＳｉＯ２及びＳｉＮの双方でエッチング速度が最も低く、従って最も非攻勢的なエッチングであった。結果として、清掃処置中にほとんど物質がエッチングされなかった。しかしながら、エッチング速度が低いにもかかわらず、本方法では、期待外なことに、最も大きなＦ：Ｏ比低減（ＥＤＸで求めたところ０．１２なる値への低減）がもたらされた。明白な通り、例１の方法にて、基板の金属フィーチャからのフッ素含有汚染物質の低減が最大となる一方、エッチングされる物質の量が最小となった。従って、この方法が、基板上の金属フィーチャからフッ素含有汚染物質を除去するプロセスの改善版を提供するものである。
例１のＯ２プラズマエッチング工程では、比較的少ないプラテン電力（例．２００Ｗ未満）が用いられた。あらゆる理論又は推量的拘泥を排して考えたところによれば、Ｏ２プラズマエッチング工程にて用いられるプラテン電力を比較的少なくすることで、そのＯ２プラズマエッチング工程が主に化学エッチングとして進行するようになる。更に考えるに、この低バイアスＯ２プラズマエッチング工程によりワークピース表面から炭素質残留物が除去される。（スパッタエッチング工程ではなく）化学エッチング工程を用いることで、ワークピースに対する熱負荷が軽減される。Ｏ２プラズマエッチング工程にて用いられるプラテン電力を少なくすることは、ワークピースへの熱伝達を減らすのに役立つ。従って、ワークピースの温度を熱バジェット制約の枠内（例．約６０℃以下）に保つことでキャリアシートへの損傷を回避しつつ、フッ素含有汚染物質の顕著な低減を達成することができる。
化学エッチング工程５４を清掃処置中に除熱工程として働かせることで、あらゆる付加的除熱工程の必要性を排することができる（とはいえ望みであればそれらを実行することもできる）。従って、清掃処置の総処理時間を既知方法に比し縮めることができる。概して、これにより基板スループットを高めることができる。
表４に、例１、比較例１及び比較例２に関しＡｒスパッタエッチング工程の総継続時間を示す。
Figure 2022096618000005
あらゆる理論又は推量的拘泥を排して考えたところによれば、スパッタエッチング工程が、清掃処置中にワークピース１０に作用する熱負荷を増加させる主要因である。従って、ワークピースを適切な熱バジェット制約の枠内に保つためには、スパッタエッチング工程の継続時間を短く保つことが望ましい。明白な通り、本発明の方法ではスパッタエッチング継続時間が短めとなっており、そのことが更に、ワークピースに伝わる熱負荷を減らすのに役立つと共に、フッ素含有汚染物質の除去具合に改善をもたらしている。
１０ ワークピース、１１ 半導体基板、１２ キャリアシート １３ フレーム部材。

Claims (19)

  1. プラズマダイシングプロセスに供されたワークピースの一部分たる種類の基板上の金属フィーチャを清掃する方法であり、そのワークピースが更に、フレーム部材に装着されており当該基板を搬送するキャリアシートを備える方法であって、
    誘導結合プラズマ装置のチャンバ内に配置されたワークピース支持器上に前記ワークピースを供給する工程と、
    前記チャンバ内にスパッタガス又はガス混合物を導入する副工程、並びに前記基板がスパッタエッチングされるようそのスパッタガス又はガス混合物の誘導結合プラズマを維持する副工程、を含むスパッタエッチング工程を実行する工程と、
    前記チャンバ内にＯ２ガス及び／又はＯ３ガスを導入する副工程、並びに前記基板が化学エッチングされるようそのＯ２及び／又はＯ３ガスの誘導結合プラズマを維持する副工程、を含む化学エッチング工程を実行する工程と、
    前記スパッタエッチング工程を実行する工程並びに前記化学エッチング工程を実行する工程を、反復する工程と、
    を有する方法。
  2. 請求項１に係る方法であって、前記スパッタエッチング工程が更に、前記プラズマを維持しつつバイアス電力を前記ワークピース支持器に印加する副工程を、含む方法。
  3. 請求項２に係る方法であって、前記スパッタエッチング工程中に前記ワークピース支持器に印加されるバイアス電力の大きさが５００Ｗ以上である方法。
  4. 請求項３に係る方法であって、前記スパッタエッチング工程中に前記ワークピース支持器に印加されるバイアス電力の大きさが１０００Ｗ以下である方法。
  5. 請求項１～４のうち何れかに係る方法であって、前記化学エッチング工程が更に、前記プラズマを維持しつつバイアス電力を前記ワークピース支持器に印加する副工程を、含む方法。
  6. 請求項５に係る方法であって、前記化学エッチング工程中に前記ワークピース支持器に印加されるバイアス電力の大きさが２５０Ｗ以下である方法。
  7. 請求項６に係る方法であって、前記化学エッチング工程中に前記ワークピース支持器に印加されるバイアス電力の大きさが０Ｗ以上である方法。
  8. 請求項１～７のうち何れかに係る方法であって、前記スパッタガス又はガス混合物が、前記チャンバ内に、５０～５００ｓｃｃｍの範囲内の流量にて導入される方法。
  9. 請求項１～８のうち何れかに係る方法であって、前記スパッタガス又はガス混合物が不活性スパッタガスを含有する方法。
  10. 請求項９に係る方法であって、前記スパッタガス又はガス混合物がアルゴンガスで構成されている方法。
  11. 請求項１～１０のうち何れかに係る方法であって、前記Ｏ２及び／又はＯ３ガスが、前記チャンバ内に、５０～５００ｓｃｃｍの範囲内の流量にて導入される方法。
  12. 請求項１～１１のうち何れかに係る方法であって、前記Ｏ２及び／又はＯ３ガスがＯ２ガスで構成されている方法。
  13. 請求項１～１２のうち何れかに係る方法であって、前記ワークピース支持器が静電チャックである方法。
  14. 請求項１～１３のうち何れかに係る方法であって、前記スパッタエッチング工程及び前記化学エッチング工程が、それぞれ、少なくとも３回反復される方法。
  15. 請求項１～１４のうち何れかに係る方法であって、前記金属フィーチャが、アルミニウム、アルミニウム合金、銅、ニッケル、スズ、銀及びＳｎＡｇ合金のなかから選択された金属又は金属合金で作成されている方法。
  16. 請求項１～１５のうち何れかに係る方法であって、前記金属フィーチャが金属製ボンディングパッド又は金属バンプである方法。
  17. 請求項１～１６のうち何れかに係る方法であって、前記キャリアシートがポリマ素材、例えばポリオレフィン、ポリ塩化ビニル又はポリエチレンテレフタラートで作成されている方法。
  18. 請求項１～１７のうち何れかに係る方法であって、前記基板が、半導体基板例えばシリコンウェハか、化合物半導体基板である方法。
  19. ワークピースの一部分たる種類の基板上の金属フィーチャを、請求項１の方法を用い清掃する誘導結合プラズマ装置であり、そのワークピースが更に、フレーム部材に装着されており当該基板を搬送するキャリアシートを備える装置であって、
    チャンバと、
    前記チャンバ内に配置されたワークピース支持器と、
    前記チャンバ内にガス又はガス混合物を導入するための少なくとも１個のガスインレットと、
    前記チャンバ内で誘導結合プラズマを維持するプラズマ発生装置と、
    スパッタエッチング工程及び化学エッチング工程を制御しそれらの間で交番させるよう構成されたコントローラと、を備え、そのスパッタエッチング工程が、前記チャンバ内にスパッタガス又はガス混合物を導入する副工程、並びに前記基板がスパッタエッチングされるようそのスパッタガス又はガス混合物の誘導結合プラズマを維持する副工程、を含むものであり、前記化学エッチング工程が、当該チャンバ内にＯ２ガス及び／又はＯ３ガスを導入する副工程、並びに当該基板が化学エッチングされるようそのＯ２及び／又はＯ３ガスの誘導結合プラズマを維持する副工程、を含むものである装置。
JP2021198819A 2020-12-17 2021-12-07 Ａｒ／Ｏ２ループ化方法及び装置 Pending JP2022096618A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB2020022.6A GB202020022D0 (en) 2020-12-17 2020-12-17 Method and apparatus
GB2020022.6 2020-12-17

Publications (1)

Publication Number Publication Date
JP2022096618A true JP2022096618A (ja) 2022-06-29

Family

ID=74221101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021198819A Pending JP2022096618A (ja) 2020-12-17 2021-12-07 Ａｒ／Ｏ２ループ化方法及び装置

Country Status (7)

Country Link
US (1) US20220199409A1 (ja)
EP (1) EP4016582A1 (ja)
JP (1) JP2022096618A (ja)
KR (1) KR20220087378A (ja)
CN (1) CN114649203A (ja)
GB (1) GB202020022D0 (ja)
TW (1) TW202242945A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200360A (en) * 1991-11-12 1993-04-06 Hewlett-Packard Company Method for reducing selectivity loss in selective tungsten deposition
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US11502002B2 (en) * 2018-05-28 2022-11-15 Daicel Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP4016582A1 (en) 2022-06-22
TW202242945A (zh) 2022-11-01
CN114649203A (zh) 2022-06-21
KR20220087378A (ko) 2022-06-24
US20220199409A1 (en) 2022-06-23
GB202020022D0 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
US11652083B2 (en) Processed stacked dies
US10026605B2 (en) Method of reducing residual contamination in singulated semiconductor die
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
US8664089B1 (en) Semiconductor die singulation method
US9847219B2 (en) Semiconductor die singulation method
Marks et al. Ultrathin wafer pre-assembly and assembly process technologies: A review
JP2016139792A (ja) 異方性タングステンエッチングのための方法および装置
US7597765B2 (en) Post etch wafer surface cleaning with liquid meniscus
JP7233019B2 (ja) 素子チップの製造方法
US7169664B2 (en) Method of reducing wafer contamination by removing under-metal layers at the wafer edge
JP2008277746A (ja) プラズマ処理装置及びプラズマ処理方法
CN107180788A (zh) 元件芯片的制造方法
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
TW201128690A (en) Method for processing wafers
JP2022096618A (ja) Ａｒ／Ｏ２ループ化方法及び装置
EP2036140A1 (en) Phase change alloy etch
JP2000133639A (ja) プラズマエッチング装置およびこれを用いたエッチングの方法
JP2007258440A (ja) プラズマ処理方法
JP2011066450A (ja) プラズマ処理方法
US6554952B1 (en) Method and apparatus for etching a gold metal layer using a titanium hardmask
JPS61189643A (ja) アルミニウム／銅合金膜のエツチング法
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
US20240128088A1 (en) Selective gas phase etch of silicon germanium alloys
JP3286563B2 (ja) プラズマエッチングによる平坦加工方法及び加工装置
CN112864000A (zh) 从衬底斜面边缘区域去除金属沉积物的方法以及使用该方法的设备