JP2022092965A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2022092965A
JP2022092965A JP2020205991A JP2020205991A JP2022092965A JP 2022092965 A JP2022092965 A JP 2022092965A JP 2020205991 A JP2020205991 A JP 2020205991A JP 2020205991 A JP2020205991 A JP 2020205991A JP 2022092965 A JP2022092965 A JP 2022092965A
Authority
JP
Japan
Prior art keywords
memory
processing
memory controller
read
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020205991A
Other languages
English (en)
Inventor
知也 鎌田
Tomoya Kamata
慶久 小島
Yoshihisa Kojima
卓 西川
Taku Nishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020205991A priority Critical patent/JP2022092965A/ja
Priority to TW110118989A priority patent/TWI832056B/zh
Priority to CN202110799130.6A priority patent/CN114625310A/zh
Priority to US17/471,569 priority patent/US11790997B2/en
Publication of JP2022092965A publication Critical patent/JP2022092965A/ja
Priority to US18/459,501 priority patent/US20230420060A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

Figure 2022092965000001
【課題】ライトスループット及びリードレイテンシのトレードオフを調整するメモリシステムを提供する。
【解決手段】情報処理システム１は、ホスト機器とメモリシステムを含む。メモリシステムは、不揮発性メモリと、ホスト機器からの第１要求に基づいて、不揮発性メモリに、データを読み出す第１処理を実行させるメモリコントローラと、を備える。メモリコントローラは、不揮発性メモリに第２処理を実行させている間にホスト機器から第１要求を受信した場合、メモリコントローラ内にある、未実行の第１要求の数である第１数が、２以上の整数である第１閾値以上となるまで、第２処理の中断を保留する。
【選択図】図１

Description

実施形態は、メモリシステムに関する。
不揮発性メモリであるＮＡＮＤ型フラッシュメモリと、不揮発性メモリを制御するメモリコントローラと、を含むメモリシステムが知られている。メモリシステムには、ライトスループット、及びリードレイテンシに関する要求が定められる。ライトスループットは、単位時間あたりに不揮発性メモリへ書き込むことができるデータ量である。リードレイテンシは、不揮発性メモリから読み出したデータを、メモリシステムの外部に出力するために要する時間である。ライトスループット及びリードレイテンシは、互いにトレードオフの関係となり得る。
米国特許出願公開第２０１９／３５４４９８号明細書 米国特許出願公開第２０１７／３５１６３６号明細書 米国特許出願公開第２０１９／２４３５７７号明細書 特開２０１９－０５３７９５号公報 特開２０２０－１５５１８２号公報
一つの実施形態は、ライトスループット及びリードレイテンシのトレードオフを調整する手段を提供する。
実施形態のメモリシステムは、不揮発性メモリと、ホスト機器からの第１要求に基づいて、上記不揮発性メモリに、データを読み出す第１処理を実行させるように構成されたメモリコントローラと、を備える。上記メモリコントローラは、上記不揮発性メモリに第２処理を実行させている間に上記ホスト機器から上記第１処理を受信した場合、上記メモリコントローラ内にある未実行の上記第１要求の数である第１数が、２以上の整数である第１閾値以上となるまで、上記第２処理の中断を保留するように構成される。
第１実施形態に係る情報処理システムの構成を示すブロック図。 第１実施形態に係るメモリバスで用いられる信号の一例を示すブロック図。 第１実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャート。 第１実施形態に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャート。 第１実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図。 第１実施形態に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第１実施形態の変形例に係るメモリコントローラの構成を示すブロック図。 第１実施形態の変形例に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャート。 第１実施形態の変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャート。 第１実施形態の変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第２実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャート。 第２実施形態に係るメモリシステムにおける第１サスペンド判定処理を含む一連の処理を示すフローチャート。 第２実施形態に係るメモリシステムの第１サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第２実施形態に係るメモリシステムにおける第２サスペンド判定処理を含む一連の処理を示すフローチャート。 第２実施形態に係るメモリシステムの第２サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第２実施形態の変形例に係るメモリシステムにおける第２サスペンド判定処理を含む一連の処理を示すフローチャート。 第２実施形態の変形例に係るメモリシステムの第２サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第３実施形態に係る不揮発性メモリの構成の一例を示すブロック図。 第３実施形態に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理を示すフローチャート。 第３実施形態に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第３実施形態の第１変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理を示すフローチャート。 第３実施形態の第１変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第３実施形態の第２変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理を示すフローチャート。 第３実施形態の第２変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第４実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャート。 第４実施形態に係るメモリシステムにおけるレジューム判定処理を含む一連の処理を示すフローチャート。 第４実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図。 第４実施形態に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第４実施形態の変形例に係るメモリシステムにおけるレジューム判定処理を含む一連の処理を示すフローチャート。 第４実施形態の変形例に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第５実施形態に係るメモリシステムにおけるレジューム判定処理を含む一連の処理を示すフローチャート。 第５実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図。 第５実施形態に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第５実施形態の変形例に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャート。 第５実施形態の変形例に係るメモリシステムにおけるレジューム判定処理を含む一連の処理を示すフローチャート。 第５実施形態の変形例に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャート。 第６実施形態に係るメモリシステムにおけるパラメタ変更処理の一例を示すフローチャート。 第６実施形態の変形例に係るメモリシステムにおけるパラメタ変更処理の一例を示すフローチャート。
以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態には、種々の変更を加えることができる。
１．第１実施形態
１．１ 構成
１．１．１ 情報処理システム
第１実施形態に係る情報処理システムの構成について説明する。
図１は、第１実施形態に係る情報処理システムの構成を示すブロック図である。図１に示すように、情報処理システム１は、ホスト機器２及びメモリシステム３を含む。
ホスト機器２は、メモリシステム３を使用してデータを処理するデータ処理装置である。ホスト機器２は、例えば、パーソナルコンピュータ又はデータセンタ内のサーバである。
メモリシステム３は、ホスト機器２に接続されるように構成された記憶装置である。メモリシステム３は、例えば、ＳＤＴＭカードのようなメモリカード、ＵＦＳ（universal flash storage）、ＳＳＤ（solid state drive）である。メモリシステム３は、ホスト機器２からの要求（コマンド）に応じてデータのプログラム処理、リード処理、イレース処理を実行する。メモリシステム３は、内部処理としてプログラム処理、リード処理、及びイレース処理を実行してもよい。
１．１．２ メモリシステム
第１実施形態に係るメモリシステムの内部構成について説明する。
メモリシステム３は、不揮発性メモリ１０及びメモリコントローラ２０を含む。
不揮発性メモリ１０は、各々が不揮発にデータを記憶する複数のメモリセルトランジスタを含む。不揮発性メモリ１０は、例えば、ＮＡＮＤ型フラッシュメモリである。
メモリコントローラ２０は、例えばＳｏＣ（system-on-a-chip）のような集積回路で構成される。メモリコントローラ２０は、ホスト機器２からの要求に基づいて、不揮発性メモリ１０を制御する。具体的には、例えば、メモリコントローラ２０は、ホスト機器２からのライト要求に基づいて、ライトデータを不揮発性メモリ１０に書き込む。また、メモリコントローラ２０は、ホスト機器２からのリード要求に基づいて、リードデータを不揮発性メモリ１０から読み出す。そして、メモリコントローラ２０は、リードデータをホスト機器２に送信する。
次に、メモリコントローラ２０の内部構成について説明する。メモリコントローラ２０は、制御回路２１、バッファメモリ２２、ホストインタフェース回路２３、メモリインタフェース回路２４、及びコマンドキュー２５を含む。以下に説明されるメモリコントローラ２０の各部２１－２５の機能は、ハードウェア構成、又はハードウェア資源とファームウェアとの組合せ構成のいずれでも実現可能である。
制御回路２１は、メモリコントローラ２０の全体を制御する回路である。制御回路２１は、例えば、ＣＰＵ（central processing unit）のようなプロセッサ、及びＲＯＭ（read only memory）を含む。
バッファメモリ２２は、ホスト機器２と不揮発性メモリ１０との間でデータをバッファリングするためのメモリである。バッファメモリ２２は、例えば、ＳＲＡＭ（static random access memory）である。バッファメモリ２２は、ライトデータ、及びリードデータを一時的に記憶する。
ホストインタフェース回路（ホストＩ／Ｆ）２３は、メモリコントローラ２０とホスト機器２との間の通信を司る。ホストインタフェース回路２３は、ホストバスを介してホスト機器２と接続される。ホストバスは、例えば、ＳＤＴＭインタフェース、ＳＡＳ（serial attached SCSI(small computer system interface)）、ＳＡＴＡ（serial ATA(advanced technology attachment)）、又はＰＣＩｅＴＭ（peripheral component interconnect express）に準拠したバスである。
メモリインタフェース回路（メモリＩ／Ｆ）２４は、不揮発性メモリ１０とメモリコントローラ２０との間の通信を司る。メモリインタフェース回路２４は、メモリバスＢＵＳを介して不揮発性メモリ１０と接続される。メモリバスＢＵＳは、例えば、ＳＤＲ（single data rate）インタフェース、トグルＤＤＲ（double data rate）インタフェース、又はＯＮＦＩ（Open NAND flash interface）に準拠したバスである。
コマンドキュー２５は、ホスト機器２からの要求をキューイングするためのメモリである。コマンドキュー２５は、例えばＳＲＡＭである。コマンドキュー２５は、例えば、優先度付きキューである。コマンドキュー２５は、各々が優先度を有する複数の要求を記憶するように構成される。コマンドキュー２５内に記憶された複数の要求は、対応する優先度順に実行される。コマンドキュー２５内の要求は、対応する処理の実行に応じて、コマンドキュー２５から消去される。
次に、不揮発性メモリ１０とメモリコントローラ２０との間でやり取りされる信号の一例を説明する。図２は、第１実施形態に係るメモリバスで用いられる信号の一例を示すブロック図である。
メモリバスＢＵＳで用いられる信号は、例えば、チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、リードイネーブル信号ＲＥｎ、ライトプロテクト信号ＷＰｎ、レディ・ビジー信号ＲＢｎ、及び入出力信号Ｉ／Ｏを含む。本明細書において、信号の名称の末尾のｎは、その信号が“Ｌ（Low）”レベルの場合にアサートされることを意味する。
信号ＣＥｎは、不揮発性メモリ１０をイネーブルにするための信号である。
信号ＣＬＥ及びＡＬＥは、不揮発性メモリ１０への入力信号Ｉ／Ｏがそれぞれコマンド及びアドレスであることを不揮発性メモリ１０に通知する信号である。
信号ＷＥｎは、入力信号Ｉ／Ｏを不揮発性メモリ１０に取り込ませるための信号である。
信号ＲＥｎは、不揮発性メモリ１０から出力信号Ｉ／Ｏを読み出すための信号である。
信号ＷＰｎは、データの書き込み及び消去の禁止を不揮発性メモリ１０に指示するための信号である。
信号ＲＢｎは、不揮発性メモリ１０がレディ状態であるか、それともビジー状態であるかを示す信号である。レディ状態は、不揮発性メモリ１０がメモリコントローラ２０からの命令を受信出来る状態である。ビジー状態は、後述するサスペンド処理の実行を指示するサスペンドコマンドのような一部のコマンドを除き、不揮発性メモリ１０がメモリコントローラ２０からの命令を受信出来ない状態である。信号ＲＢｎは、“Ｌ”レベルがビジー状態を示す。
入出力信号Ｉ／Ｏは、例えば８ビットの信号である。入出力信号Ｉ／Ｏは、不揮発性メモリ１０とメモリコントローラ２０との間で送受信されるデータの実体である。入出力信号Ｉ／Ｏは、コマンド、アドレス、並びにライトデータ及びリードデータ等のデータを含む。
１．２ 動作
次に、第１実施形態に係るメモリシステムにおける動作について説明する。
１．２．１ プログラム処理
図３は、第１実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャートである。
プログラム条件が満たされると（開始）、メモリコントローラ２０は、サスペンド判定処理を伴うプログラム処理を不揮発性メモリ１０に実行させる（Ｓ１）。
プログラム条件が満たされることは、ホスト機器２からのライト要求に応じて、バッファメモリ２２内に一定量のライトデータが記憶されることを含む。また、プログラム条件が満たされることは、メモリコントローラ２０が、内部処理において実行するプログラム処理の開始条件が満たされることを含む。内部処理は、ガベージコレクション（コンパクション）処理、リフレッシュ処理、ウェアレベリング処理、及び不揮発性メモリ１０の管理情報の不揮発化処理を含む。
プログラム処理に際して、メモリコントローラ２０は、バッファメモリ２２内のライトデータを不揮発性メモリ１０に送信する。不揮発性メモリ１０は、受信したライトデータを不揮発性メモリ１０内のページバッファ（図示せず）に記憶させる（データイン）。不揮発性メモリ１０は、ページバッファに記憶されたライトデータに基づき、不揮発性メモリ１０内のメモリセルアレイ（図示せず）へのプログラム処理を実行する。
サスペンド判定処理は、サスペンド条件を満たすか否かに基づいて、サスペンド処理を実行するか否かを判定する処理である。サスペンド処理は、不揮発性メモリ１０が実行しているプログラム処理等を中断させる処理である。サスペンド処理を実行するタイミングを調整することにより、メモリコントローラ２０は、リードレイテンシとライトスループットとのトレードオフを調整することができる。
サスペンド判定処理を伴うプログラム処理が終了すると、メモリコントローラ２０は、ステータスリード処理を不揮発性メモリ１０に実行させる（Ｓ２）。ステータスリード処理は、メモリコントローラ２０が不揮発性メモリ１０の状態を把握するために、不揮発性メモリ１０のステータスを読み出す処理である。これにより、メモリコントローラ２０は、不揮発性メモリ１０がプログラム処理を終了したことを確認することができる。
Ｓ２の処理においてプログラム処理が終了した旨のステータスをメモリコントローラ２０が不揮発性メモリ１０から受信すると、プログラム処理を含む一連の処理は終了となる（終了）。
１．２．２ サスペンド判定処理
図４は、第１実施形態に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャートである。サスペンド判定処理を含む一連の処理は、サスペンド判定処理の開始条件に応じて実行される。図４の例では、サスペンド判定処理の開始条件は、メモリコントローラ２０がホスト機器２からリード要求を受信することである。
すなわち、ホスト機器２からリード要求を受信すると（開始）、メモリコントローラ２０は、不揮発性メモリ１０がプログラム処理中であるか否かを判定する（Ｓ１０）。
プログラム処理中でない場合（Ｓ１０；ｆａｌｓｅ）、メモリコントローラ２０は、受信したリード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１１）。Ｓ１１の処理が終わると、サスペンド判定処理を含む一連の処理は終了となる（終了）。
プログラム処理中である場合（Ｓ１０；ｔｒｕｅ）、メモリコントローラ２０は、サスペンド条件が満たされるか否かを判定する（Ｓ１２）。図４の例におけるサスペンド条件は、コマンドキュー２５内のリード要求が閾値Ｎ個以上であることである。閾値Ｎは、２以上の整数である（Ｎ≧２）。
コマンドキュー２５内にリード要求が閾値Ｎ個以上ない場合（Ｓ１２；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。これにより、サスペンド判定処理を含む一連の処理は終了となる（終了）。
コマンドキュー２５内のリード要求が閾値Ｎ個以上である場合（Ｓ１２；ｔｒｕｅ）、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ１３）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１４）。
Ｓ１４の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ１５）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ１５；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１４）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ１４及びＳ１５の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ１５；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ１６）。
Ｓ１６の処理が終わると、サスペンド判定処理を含む一連の処理は終了となる（終了）。
１．２．３ メモリシステムの状態遷移
図５は、第１実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図である。図５では、図３及び図４に示した処理に関してメモリシステム３が取り得る複数の状態間の関係が示される。
まず、メモリシステム３の取り得る複数の状態について説明する。
図５に示すように、メモリシステム３のプログラム処理に関する状態は、プログラムレディ状態ＳＴＳ１、プログラムビジー状態ＳＴＳ２、及びプログラムサスペンド状態ＳＴＳ３を含む。プログラムレディ状態ＳＴＳ１は、メモリシステム３におけるプログラム処理の実行が許可されている状態である。プログラムビジー状態ＳＴＳ２は、メモリシステム３がプログラム処理を実行している状態である。プログラムサスペンド状態ＳＴＳ３は、メモリシステム３がプログラム処理の実行を中断している状態である。プログラムビジー状態ＳＴＳ２において、メモリシステム３は、リード処理の実行を禁止する。プログラムレディ状態ＳＴＳ１及びプログラムサスペンド状態ＳＴＳ３において、メモリシステム３は、リード処理の実行を許可する。
プログラムレディ状態ＳＴＳ１は、待ちリード要求なし状態ＳＴＳ１１、及びリード処理中状態ＳＴＳ１２を含む。待ちリード要求なし状態ＳＴＳ１１は、プログラムレディ状態ＳＴＳ１において、コマンドキュー２５内に未実行のリード要求が１つも記憶されていない状態である。リード処理中状態ＳＴＳ１２は、プログラムレディ状態ＳＴＳ１において、メモリシステム３がリード処理を実行している状態である。
プログラムビジー状態ＳＴＳ２は、待ちリード要求なし状態ＳＴＳ２１、及びサスペンド処理保留中状態ＳＴＳ２２を含む。待ちリード要求なし状態ＳＴＳ２１は、プログラムビジー状態ＳＴＳ２において、コマンドキュー２５内に未実行のリード要求が１つも記憶されていない状態である。サスペンド処理保留中状態ＳＴＳ２２は、メモリシステム３がサスペンド処理の開始を保留している状態である。
プログラムサスペンド状態ＳＴＳ３は、サスペンド処理中状態ＳＴＳ３１、リード処理中状態ＳＴＳ３２、及びレジューム処理中状態ＳＴＳ３３を含む。サスペンド処理中状態ＳＴＳ３１は、メモリシステム３がサスペンド処理を実行している状態である。リード処理中状態ＳＴＳ３２は、プログラムサスペンド状態ＳＴＳ３において、メモリシステム３がリード処理を実行している状態である。レジューム処理中状態ＳＴＳ３３は、メモリシステム３がレジューム処理を実行している状態である。レジューム処理は、中断中のプログラム処理を再開させる処理である。
次に、各状態を遷移させるイベントについて説明する。
待ちリード要求なし状態ＳＴＳ１１においてホスト機器２からリード要求を受信すると（Ｅ１）、メモリシステム３は、リード処理の実行を開始することによってリード処理中状態ＳＴＳ１２に遷移する。リード処理中状態ＳＴＳ１２においてホスト機器２から更なるリード要求を受信すると（Ｅ２）、メモリシステム３は、コマンドキュー２５内の全てのリード要求に対応するリード処理を完了させるまで、リード処理中状態ＳＴＳ１２を維持する。コマンドキュー２５内の全てのリード要求に対応するリード処理が完了すると（Ｅ３）、メモリシステム３は、待ちリード要求なし状態ＳＴＳ１１に遷移する。
待ちリード要求なし状態ＳＴＳ１１においてプログラム処理を開始すると（Ｅ４）、メモリシステム３は、待ちリード要求なし状態ＳＴＳ２１に遷移する。待ちリード要求なし状態ＳＴＳ２１においてプログラム処理が完了すると（Ｅ５）、メモリシステム３は、待ちリード要求なし状態ＳＴＳ１１に遷移する。待ちリード要求なし状態ＳＴＳ２１においてリード要求を受信すると（Ｅ６）、メモリシステム３は、サスペンド処理保留中状態ＳＴＳ２２に遷移する。
サスペンド条件が満たされない場合（Ｅ７）、メモリシステム３は、サスペンド処理保留中状態ＳＴＳ２２を維持する。サスペンド処理保留中状態ＳＴＳ２２においてプログラム処理が完了すると（Ｅ８）、メモリシステム３は、リード処理中状態ＳＴＳ１２に遷移する。サスペンド処理保留中状態ＳＴＳ２２においてサスペンド条件が満たされると（Ｅ９）、メモリシステム３は、サスペンド処理中状態ＳＴＳ３１に遷移する。
サスペンド処理中状態ＳＴＳ３１においてサスペンド処理が完了すると（Ｅ１０）、メモリシステム３は、リード処理中状態ＳＴＳ３２に遷移する。リード処理中状態ＳＴＳ３２においてホスト機器２から更なるリード要求を受信すると（Ｅ１１）、メモリシステム３は、コマンドキュー２５内の全てのリード要求に対応するリード処理を完了させるまで、リード処理中状態ＳＴＳ３２を維持する。コマンドキュー２５内の全てのリード要求に対応するリード処理が完了すると（Ｅ１２）、メモリシステム３は、レジューム処理中状態ＳＴＳ３３に遷移する。レジューム処理が完了すると（Ｅ１３）、メモリシステム３は、待ちリード要求なし状態ＳＴＳ２１に遷移する。
すなわち、プログラムレディ状態ＳＴＳ１においてプログラム処理を開始すると（Ｅ４）、メモリシステム３は、プログラムビジー状態ＳＴＳ２に遷移する。プログラムビジー状態ＳＴＳ２においてプログラム処理が完了すると（Ｅ５又はＥ８）、メモリシステム３は、プログラムレディ状態ＳＴＳ１に遷移する。プログラムビジー状態ＳＴＳ２においてサスペンド条件が満たされると（Ｅ９）、メモリシステム３は、プログラムサスペンド状態ＳＴＳ３に遷移する。プログラムサスペンド状態ＳＴＳ３においてレジューム処理が完了すると（Ｅ１３）、メモリシステム３は、プログラムビジー状態ＳＴＳ２に遷移する。
１．２．４ サスペンド判定処理を伴うプログラム処理における状態遷移
図６は、第１実施形態に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図６の例では、閾値Ｎが２である場合が示される。なお、図６の例では、時刻ｔ１０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。
図６に示すように、時刻ｔ１０において、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ１１において、メモリコントローラ２０は、１個目のリード要求（第１リード要求）を受信する。これにより、コマンドキュー２５内のリード要求数は、閾値Ｎ（＝２）個未満の１個となる。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ１２において、メモリコントローラ２０は、２個目のリード要求（第２リード要求）を受信する。これにより、コマンドキュー２５内のリード要求数は、閾値Ｎ（＝２）と等しい２個となる。このため、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ１３において、サスペンド処理が終了する。そして、メモリコントローラ２０は、第１リード要求に基づくリード処理（第１リード処理）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ１４において、第１リード処理が終了する。そして、メモリコントローラ２０は、第２リード要求に基づくリード処理（第２リード処理）を不揮発性メモリ１０に実行させる。メモリシステム３は、リード処理中状態ＳＴＳ３２を維持する。
時刻ｔ１５において、第２リード処理が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ１６において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ１７において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
１．３ 第１実施形態に係る効果
第１実施形態によれば、メモリコントローラ２０は、コマンドキュー２５内のリード要求の数が閾値Ｎ個以上となるまで、サスペンド処理を保留する。これにより、メモリコントローラ２０は、１回のプログラム処理の中断中に、少なくとも閾値Ｎ個のリード処理をまとめて実行することができる。このため、リード要求を受信する毎にプログラム処理を中断する場合よりも、サスペンド処理及びレジューム処理の回数を低減することができる。したがって、リード要求を受信する毎にプログラム処理を中断する場合よりも、サスペンド処理及びレジューム処理に要する時間の合計（累積オーバヘッド）を減らすことができると共に、ライトスループットの低下を抑制できる。
また、第１実施形態によれば、コマンドキュー２５内のリード要求の数が閾値Ｎ個以上の場合、メモリコントローラ２０は、サスペンド処理を実行する。これにより、メモリコントローラ２０は、サスペンド条件が満たされれば、プログラム処理の完了を待つことなく、リード処理を実行することができる。このため、プログラム処理の完了後にリード処理を実行する場合よりも、リード要求を受信してからリード処理の完了までに要する時間を短縮することができる。したがって、プログラム処理の完了後にリード処理を実行する場合よりも、リードレイテンシの増加を抑制できる。
このように、第１実施形態によれば、リード要求を受信する毎にプログラム処理を中断する場合よりも改善されたライトスループットと、プログラム処理の完了後にリード処理を実行する場合よりも改善されたリードレイテンシと、を両立させることができる。したがって、ライトスループット及びリードレイテンシのトレードオフを調整する手段を提供することができる。
１．４ 第１実施形態の変形例
上述の第１実施形態では、メモリコントローラ２０が、未実行のリード要求が閾値Ｎ個以上となるまでサスペンド処理を保留する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、１個目のリード要求の受信からの経過時間に基づいて、サスペンド処理を保留する期間を制御してもよい。以下の説明では、第１実施形態と同等の構成及び動作については説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。
１．４．１ メモリコントローラの構成
図７は、第１実施形態の変形例に係るメモリコントローラの構成を示すブロック図である。図７に示すように、メモリコントローラ２０は、タイマ２６を更に含む。
タイマ２６は、時間を計測する。例えば、タイマ２６は、制御回路２１からの開始指示に基づき、計測を開始する（スタート）。タイマ２６は、制御回路２１からの一時停止指示に基づき、計測を一時停止する（サスペンド）。タイマ２６は、制御回路２１からの再開指示に基づき、一時停止した計測を再開する（レジューム）。タイマ２６は、制御回路２１からの終了指示に基づき、計測を終了する（ストップ）。
タイマ２６のスタート前、及びストップ後において、タイマ２６は、停止中の状態である。計測を開始してから計測を終了するまでの間、タイマ２６は、計測中の状態である。第１実施形態の変形例では、タイマ２６は、リード要求を受信したことによりメモリシステム３の状態がサスペンド処理保留中状態ＳＴＳ２２になってからの経過時間を計測する。
メモリコントローラ２０は、例えば、タイマ２６の計測の開始時からの計測値を取得する。これにより、メモリコントローラ２０は、所望の時点からの経過時間を把握することができる。
１．４．２ プログラム処理
図８は、第１実施形態の変形例に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャートである。
プログラム条件が満たされると（開始）、メモリコントローラ２０は、サスペンド判定処理を伴うプログラム処理を不揮発性メモリ１０に実行させる（Ｓ１）。
サスペンド判定処理を伴うプログラム処理が完了すると、メモリコントローラ２０は、ステータスリード処理を不揮発性メモリ１０に実行させる（Ｓ２）。
Ｓ２の処理において不揮発性メモリ１０からプログラム処理が完了した旨のステータスを受信すると、メモリコントローラ２０は、タイマ２６が計測中であるか否かを判定する（Ｓ３）。
タイマ２６が計測中である場合（Ｓ３；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ４）。Ｓ４の処理が終わると、プログラム処理を含む一連の処理は終了となる（終了）。
また、タイマ２６が計測中でない場合（Ｓ３；ｆａｌｓｅ）、Ｓ４の処理を実行することなく、プログラム処理を含む一連の処理は終了となる（終了）。
１．４．３ サスペンド判定処理
図９は、第１実施形態の変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図９の例では、サスペンド判定処理の開始条件は、メモリコントローラ２０がホスト機器２からリード要求を受信すること、又はタイマ２６の計測値が閾値Ｔ１以上になること、である。閾値Ｔ１は、正の実数である。
すなわち、ホスト機器２からリード要求を受信した、又はタイマ２６の計測値が閾値Ｔ１以上となった場合（開始）、メモリコントローラ２０は、プログラム処理中であるか否かを判定する（Ｓ２０）。
プログラム処理中でない場合（Ｓ２０；ｆａｌｓｅ）、メモリコントローラ２０は、受信したリード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ２１）。Ｓ２１の処理が終わると、サスペンド判定処理を含む一連の処理は終了となる（終了）。
プログラム処理中である場合（Ｓ２０；ｔｒｕｅ）、メモリコントローラ２０は、サスペンド条件が満たされるか否かを判定する（Ｓ２２）。図９の例におけるサスペンド条件は、コマンドキュー２５内のリード要求が閾値Ｎ個以上である、又はタイマ２６の計測値が閾値Ｔ１以上であること、である。
コマンドキュー２５内のリード要求が閾値Ｎ個以上なく、かつタイマ２６の計測値が閾値Ｔ１未満である場合（Ｓ２２；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。そして、メモリコントローラ２０は、コマンドキュー２５内のリード要求が１個、かつタイマ２６が停止中であるか否かを判定する（Ｓ２３）。
コマンドキュー２５内のリード要求が１個でない、又はタイマ２６が停止中でない場合（Ｓ２３；ｆａｌｓｅ）、サスペンド判定処理を含む一連の処理は終了となる（終了）。
コマンドキュー２５内のリード要求が１個、かつタイマ２６が停止中である場合（Ｓ２３；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ２４）。
Ｓ２４の処理が終わると、タイマ２６が計測中の状態を維持しつつ、サスペンド判定処理を含む一連の処理は終了となる（終了）。
コマンドキュー２５内のリード要求が閾値Ｎ個以上である、又はタイマ２６の計測値が閾値Ｔ１以上である場合（Ｓ２２；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ２５）。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ２６）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ２７）。
Ｓ２７の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ２８）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ２８；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ２７）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ２７及びＳ２８の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ２８；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ２９）。
Ｓ２９の処理が終わると、タイマ２６が停止中の状態を維持しつつ、サスペンド判定処理を含む一連の処理は終了となる（終了）。
１．４．４ サスペンド判定処理を伴うプログラム処理における状態遷移
図１０は、第１実施形態の変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図１０の例では、コマンドキュー２５内のリード要求数が閾値Ｎ個に達する前に、タイマ２６の計測値が閾値Ｔ１に達することによって、サスペンド処理が実行される場合が示される。なお、図１０の例では、時刻ｔ２０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。また、時刻ｔ２０以前において、タイマ２６は停止中の状態であるとする。
図１０に示すように、時刻ｔ２０において、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ２１において、メモリコントローラ２０は、第１リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、閾値Ｎ個未満の１個となる。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。また、メモリコントローラ２０は、第１リード要求の受信に応じて、タイマ２６をスタートさせる。
時刻ｔ２２において、タイマ２６の計測値が閾値Ｔ１に達する。メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ２３において、メモリコントローラ２０は、第２リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、２個となる。メモリシステム３は、サスペンド処理中状態ＳＴＳ３１を維持する。
時刻ｔ２４において、サスペンド処理が終了する。そして、メモリコントローラ２０は、第１リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ２５において、第１リード処理が終了する。そして、メモリコントローラ２０は、第２リード処理を不揮発性メモリ１０に実行させる。メモリシステム３は、リード処理中状態ＳＴＳ３２を維持する。
時刻ｔ２６において、第２リード処理が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ２７において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ２８において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
１．４．５ 第１実施形態の変形例に係る効果
第１実施形態の変形例によれば、メモリコントローラ２０は、コマンドキュー２５内に１個目のリード要求が記憶されたことに応じて、タイマ２６をスタートさせる。タイマ２６の計測値が閾値Ｔ１に達した場合、メモリコントローラ２０は、コマンドキュー２５内のリード要求数が閾値Ｎ個以上であるか否かによらず、サスペンド処理を実行する。これにより、リード要求を受信したメモリコントローラ２０は、閾値Ｔ１以内の期間でサスペンド処理を開始することができる。このため、第１実施形態において説明した効果を奏すると共に、２個目以降のリード要求を受信しない場合におけるリードレイテンシの増加を抑制できる。
２． 第２実施形態
次に、第２実施形態に係るメモリシステムについて説明する。第２実施形態は、タイマ２６の計測値が閾値に達するまでサスペンド処理を禁止する点において、第１実施形態と異なる。すなわち、第２実施形態では、タイマ２６は、プログラム処理開始からの経過時間、及びレジューム処理終了からの経過時間を計測する。以下の説明では、第１実施形態の変形例と同等の構成及び動作については説明を省略し、第１実施形態の変形例と異なる構成及び動作について主に説明する。
２．１ プログラム処理
図１１は、第２実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャートである。
プログラム条件が満たされると（開始）、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ０）。
タイマ２６の計測を開始させた後、メモリコントローラ２０は、サスペンド判定処理を伴うプログラム処理を不揮発性メモリ１０に実行させる（Ｓ１）。
なお、タイマ２６をスタートさせるタイミングと、サスペンド判定処理を伴うプログラム処理を開始させるタイミングとは、同時であってもよい。すなわち、タイマ２６は、サスペンド判定処理を伴うプログラム処理の開始時点から計測をスタートしてもよい。タイマ２６は、不揮発性メモリ１０内のページバッファへのデータイン処理の開始時点から計測をスタートしてもよい。タイマ２６は、不揮発性メモリ１０内のページバッファへのデータイン処理の完了時点から計測をスタートしてもよい。
Ｓ２以降の処理は、図８を参照して説明した第１実施形態の変形例の処理と同等であるため、説明を省略する。
２．２ 第１サスペンド判定処理
まず、第１サスペンド判定処理について説明する。第１サスペンド判定処理は、プログラム処理中における１回目のサスペンド処理までに実行されるサスペンド判定処理である。
図１２は、第２実施形態に係るメモリシステムにおける第１サスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図１２の例では、第１サスペンド判定処理の開始条件は、プログラム処理における１回目の計測中において、メモリコントローラ２０がホスト機器２からリード要求を受信すること、又はタイマ２６の計測値が閾値Ｔ２以上になること、である。閾値Ｔ２は、正の実数である。
すなわち、プログラム処理における１回目の計測中において、ホスト機器２からリード要求を受信した、又はタイマ２６の計測値が閾値Ｔ２以上となった場合（開始）、メモリコントローラ２０は、第１サスペンド条件が満たされるか否かを判定する（Ｓ３０）。図１２の例における第１サスペンド条件は、コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ２以上であること、である。
コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ２以上である場合（Ｓ３０；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ３１）。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０に、プログラム処理中における１回目のサスペンド処理を実行させる（Ｓ３２）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ３３）。
Ｓ３３の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ３４）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ３４；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ３３）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ３３及びＳ３４の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ３４；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ３５）。
レジューム処理が終わると、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ３６）。
Ｓ３６の処理が終わると、タイマ２６が計測中の状態を維持しつつ、第１サスペンド判定処理を含む一連の処理は終了となる（終了）。
コマンドキュー２５内にリード要求がない、又はタイマ２６の計測値がＴ２未満である場合（Ｓ３０；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。このため、タイマ２６が計測中の状態を維持しつつ、第１サスペンド判定処理を含む一連の処理は終了となる（終了）。
２．３ 第１サスペンド判定処理を伴うプログラム処理における状態遷移
図１３は、第２実施形態に係るメモリシステムの第１サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図１３の例では、１回目の計測中において、コマンドキュー２５内にリード要求が記憶された後に、タイマ２６の計測値が閾値Ｔ２に達することによって、サスペンド処理が実行される場合が示される。なお、図１３の例では、時刻ｔ３０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。
図１３に示すように、時刻ｔ３０において、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。また、メモリコントローラ２０は、プログラム処理の開始から、タイマ２６をスタートさせる。
時刻ｔ３１において、メモリコントローラ２０は、第１リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、１個となる。しかしながら、タイマ２６の計測値は閾値Ｔ２未満であるため、メモリコントローラ２０は、プログラム処理の中断を保留する。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ３２において、メモリコントローラ２０は、第２リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、２個となる。しかしながら、タイマ２６の計測値は閾値Ｔ２未満であるため、メモリシステム３は、サスペンド処理保留中状態ＳＴＳ２２を維持する。
時刻ｔ３３において、タイマ２６の計測値が閾値Ｔ２に達する。メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ３４において、サスペンド処理が終了する。そして、メモリコントローラ２０は、第１リード要求に基づくリード処理（第１リード処理）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ３５において、第１リード処理が終了する。そして、メモリコントローラ２０は、第２リード要求に基づくリード処理（第２リード処理）を不揮発性メモリ１０に実行させる。メモリシステム３は、リード処理中状態ＳＴＳ３２を維持する。
時刻ｔ３６において、第２リード処理が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ３７において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。また、メモリコントローラ２０は、タイマ２６をスタートさせる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
２．４ 第２サスペンド判定処理
次に、第２サスペンド判定処理について説明する。第２サスペンド判定処理は、プログラム処理中における２回目以降のサスペンド処理において実行されるサスペンド判定処理である。
図１４は、第２実施形態に係るメモリシステムにおける第２サスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図１４の例では、第２サスペンド判定処理の開始条件は、プログラム処理における２回目以降の計測中において、メモリコントローラ２０がホスト機器２からリード要求を受信すること、又はタイマ２６の計測値が閾値Ｔ３以上になること、である。閾値Ｔ３は、正の実数である。閾値Ｔ３は、閾値Ｔ２と等しくてもよい。閾値Ｔ３は、閾値Ｔ２と異なっていてもよい。
すなわち、プログラム処理における２回目以降の計測中において、ホスト機器２からリード要求を受信した、又はタイマ２６の計測値が閾値Ｔ３以上となった場合（開始）、メモリコントローラ２０は、第２サスペンド条件が満たされるか否かを判定する（Ｓ４０）。図１４の例における第２サスペンド条件は、コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ３以上であること、である。
コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ３以上である場合（Ｓ４０；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ４１）。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０に、プログラム処理中における２回目以降のサスペンド処理を実行させる（Ｓ４２）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ４３）。
Ｓ４３の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ４４）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ４４；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ４３）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ４３及びＳ４４の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ４４；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ４５）。
レジューム処理が終わると、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ４６）。
Ｓ４６の処理が終わると、タイマ２６が計測中の状態を維持しつつ、第２サスペンド判定処理を含む一連の処理は終了となる（終了）。
コマンドキュー２５内にリード要求がない、又はタイマ２６の計測値がＴ３未満である場合（Ｓ４０；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。このため、タイマ２６が計測中の状態を維持しつつ、第２サスペンド判定処理を含む一連の処理は終了となる（終了）。
２．５ 第２サスペンド判定処理を伴うプログラム処理における状態遷移
図１５は、第２実施形態に係るメモリシステムの第２サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図１５の例には、図１３の例の続きとして時刻ｔ３７以降の処理の一例が示される。図１５の例では、２回目の計測中において、コマンドキュー２５内にリード要求が記憶された後に、タイマ２６の計測値が閾値Ｔ３に達することによって、サスペンド処理が実行される場合が示される。
図１５に示すように、時刻ｔ３８において、メモリコントローラ２０は、プログラム処理における３個目のリード要求（第３リード要求）を受信する。これにより、コマンドキュー２５内のリード要求数は、１個となる。しかしながら、タイマ２６の計測値は閾値Ｔ３未満であるため、メモリコントローラ２０は、プログラム処理の中断を保留する。これにより、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ３９において、メモリコントローラ２０は、プログラム処理における４個目のリード要求（第４リード要求）を受信する。これにより、コマンドキュー２５内のリード要求数は、２個となる。しかしながら、タイマ２６の計測値は閾値Ｔ３未満であるため、メモリシステム３は、サスペンド処理保留中状態ＳＴＳ２２を維持する。
時刻ｔ４０において、タイマ２６の計測値が閾値Ｔ３に達する。メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ４１において、サスペンド処理が終了する。そして、メモリコントローラ２０は、第３リード要求に基づくリード処理（第３リード処理）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ４２において、第３リード処理が終了する。そして、メモリコントローラ２０は、第４リード要求に基づくリード処理（第４リード処理）を不揮発性メモリ１０に実行させる。メモリシステム３は、リード処理中状態ＳＴＳ３２を維持する。
時刻ｔ４３において、第４リード処理が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ４４において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。また、メモリコントローラ２０は、タイマ２６をスタートさせる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ４５において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
２．６ 第２実施形態に係る効果
第２実施形態によれば、メモリコントローラ２０は、プログラム処理の開始からの経過時間が閾値Ｔ２以上となるまで、サスペンド処理を保留する。これにより、プログラム処理の開始直後にサスペンド禁止期間を設けることができる。また、メモリコントローラ２０は、前回のレジューム処理の終了からの経過時間が閾値Ｔ３以上となるまで、サスペンド処理を保留する。これにより、２つのサスペンド処理の間に少なくとも閾値Ｔ３のサスペンド禁止期間を設けることができる。このため、リード要求を受信する毎にサスペンド処理を実行する場合よりも、サスペンド処理が高頻度で繰り返されることを抑制できる。したがって、リード要求を受信する毎にサスペンド処理を実行する場合よりも、ライトスループットの低下を抑制できる。
また、第２実施形態によれば、コマンドキュー２５内のリード要求があり、かつタイマの計測値が閾値Ｔ２以上の場合、メモリコントローラ２０は、サスペンド処理を実行する。これにより、メモリコントローラ２０は、サスペンド条件が満たされれば、プログラム処理の完了を待つことなく、リード処理を実行することができる。このため、プログラム処理の完了後にリード処理を実行する場合よりも、リード要求を受信してからリード処理の完了までに要する時間を短縮することができる。したがって、プログラム処理の完了後にリード処理を実行する場合よりも、リードレイテンシの増加を抑制できる。
このように、第２実施形態によれば、リード要求を受信する毎にプログラム処理を中断する場合よりも改善されたライトスループットと、プログラム処理の完了後にリード処理を実行する場合よりも改善されたリードレイテンシと、を両立させることができる。したがって、第１実施形態と同様に、ライトスループット及びリードレイテンシのトレードオフを調整する手段を提供することができる。
なお、第２実施形態では、第１サスペンド判定処理及び第２サスペンド判定処理をいずれも実行する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、第１サスペンド判定処理を実行し、第２サスペンド判定処理を実行しなくてもよい。メモリコントローラ２０は、第２サスペンド判定処理を実行し、第１サスペンド判定処理を実行しなくてもよい。
２．７ 第２実施形態の変形例
上述の第２実施形態では、メモリコントローラ２０が、サスペンド禁止期間を設ける場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、サスペンド禁止期間内であっても、コマンドキュー２５内のリード要求数が閾値以上となった場合には、サスペンド処理を実行してもよい。以下の説明では、第２実施形態と同等の構成及び動作については説明を省略し、第２実施形態と異なる構成及び動作について主に説明する。
２．７．１ サスペンド判定処理
図１６は、第２実施形態の変形例に係るメモリシステムにおける第２サスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図１６の例では、図１４を参照して説明した第２実施形態の一連の処理において、Ｓ４０の処理に代えて、Ｓ４０－１及びＳ４０－２の処理が実行される場合が示される。
コマンドキュー２５内にリード要求が閾値Ｎ個以上ある場合（Ｓ４０－１；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ４１）。
コマンドキュー２５内にリード要求が閾値Ｎ個以上ない場合（Ｓ４０－１；ｆａｌｓｅ）、メモリコントローラ２０は、コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ３以上であるか否かを判定する（Ｓ４０－２）。
コマンドキュー２５内にリード要求があり、かつタイマ２６の計測値が閾値Ｔ３以上である場合（Ｓ４０－２；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ４１）。
コマンドキュー２５内にリード要求がない、又はタイマ２６の計測値が閾値Ｔ３未満である場合（Ｓ４０－２；ｆａｌｓｅ）、タイマ２６が計測中の状態を維持しつつ、第２サスペンド判定処理を含む一連の処理は終了となる（終了）。
Ｓ４２以降の処理は、図１４におけるＳ４２以降の処理と同等であるため、説明を省略する。
２．７．２ 第２サスペンド判定処理を伴うプログラム処理における状態遷移
図１７は、第２実施形態の変形例に係るメモリシステムの第２サスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図１７の例には、図１５の例と同様、図１３の例の続きとして時刻ｔ３７以降の処理の一例が示される。図１７の例では、２回目の計測中にコマンドキュー２５内のリード要求数が閾値Ｎ（＝２）個に達したことにより、タイマ２６の計測値が閾値Ｔ３に達する前に、サスペンド処理が実行される場合が示される。
図１７に示すように、時刻ｔ３８において、メモリコントローラ２０は、第３リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、閾値Ｎ個未満の１個となる。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ３９において、メモリコントローラ２０は、第４リード要求を受信する。これにより、コマンドキュー２５内のリード要求数は、２個となる。この際、タイマ２６の計測値は閾値Ｔ３未満であるものの、リード要求数が閾値Ｎ個以上となる。このため、メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ４０において、タイマ２６の計測値が閾値Ｔ３に達する。なお、時刻ｔ４１’～ｔ４５’の処理は、図１５における時刻ｔ４１～ｔ４５と同等の処理が、期間ΔＴ（＝ｔ４０－ｔ３９）だけ早まって実行される。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
２．７．３ 第２実施形態の変形例に係る効果
第２実施形態の変形例によれば、メモリコントローラ２０は、タイマ２６の計測値が閾値Ｔ３以上であるか否かによらず、コマンドキュー２５内のリード要求数が閾値Ｎ個以上となった時点でサスペンド処理を実行する。これにより、ライトスループット及びリードレイテンシのトレードオフを調整しつつ、リードレイテンシの増加を抑制することができる。
なお、第２実施形態の変形例では、第２実施形態における第２サスペンド判定処理に対して、リード要求数に関する判定処理を加える場合について説明しているが、実施形態はこれに限られない。例えば、第２実施形態における第１サスペンド判定処理に対して、リード要求数に関する判定処理を加えてもよい。すなわち、メモリコントローラ２０は、プログラム処理の開始を起点とするサスペンド禁止期間の経過の有無に関わらず、コマンドキュー２５内にＮ個以上のリード要求がたまったら、不揮発性メモリ１０にサスペンド処理を実行させてもよい。このように、タイマ２６がプログラム処理開始からの経過時間を計測する場合でも、第２実施形態の変形例と同等の効果を奏することができる。
３． 第３実施形態
次に、第３実施形態に係るメモリシステムについて説明する。第３実施形態は、プログラム処理が中断される期間に、不揮発性メモリ１０に対して並行して実行されるリード処理を積極的に実行するようにサスペンド処理の実行タイミングを制御する点において、第１実施形態及び第２実施形態と異なる。以下の説明では、第１実施形態と同等の構成及び動作については説明を省略し、第１実施形態と異なる構成及び動作について主に説明する。
３．１ 不揮発性メモリの構成
図１８は、第３実施形態に係る不揮発性メモリの構成の一例を示すブロック図である。図１８に示すように、不揮発性メモリ１０は、複数のプレーンＰＢ（ＰＢ０、…、ＰＢｍ）を含む（ｍは１以上の整数）。複数のプレーンＰＢの各々は、複数のメモリセルトランジスタを含む。複数のプレーンＰＢは、互いに並列に動作可能である。
３．２ サスペンド判定処理
図１９は、第３実施形態に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図４の例と同様、図１９の例では、サスペンド判定処理の開始条件は、メモリコントローラ２０がホスト機器２からリード要求を受信することである。
Ｓ５０及びＳ５１の処理は、図４におけるＳ１０及びＳ１１の処理と同等であるため、説明を省略する。
プログラム処理中である場合（Ｓ５０；ｔｒｕｅ）、メモリコントローラ２０は、サスペンド条件が満たされるか否かを判定する（Ｓ５２）。図１９の例におけるサスペンド条件は、異なるＭ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上コマンドキュー２５内にあることである。数Ｍは、２以上（ｍ＋１）以下の整数である（２≦Ｍ≦ｍ＋１）。数Ｍは、不揮発性メモリ１０に含まれるプレーン数（ｍ＋１）と等しくてもよく、プレーン数（ｍ＋１）と異なっていてもよい。閾値Ｌは、１以上の整数である（Ｌ≧１）。
Ｍ個のうち少なくとも１個のプレーンＰＢに対するリード要求がコマンドキュー２５内に閾値Ｌ個以上ない場合（Ｓ５２；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。これにより、サスペンド判定処理を含む一連の処理は終了となる（終了）。
異なるＭ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上コマンドキュー２５内にある場合（Ｓ５２；ｔｒｕｅ）、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ５３）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ５４）。不揮発性メモリ１０は、異なるＭプレーンに対するリード処理を並行して実行する。
Ｓ５４の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ５５）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ５５；ｔｒｕｅ）、モリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ５４）。コマンドキュー２５内に少なくとも２個以上のプレーンＰＢに対するリード要求がある場合、メモリコントローラ２０は、２個以上のプレーンＰＢに対してリード処理を並行して実行させてもよい。コマンドキュー２５内に１個のプレーンＰＢに対するリード要求しかない場合、不揮発性メモリ１０は、１個のプレーンＰＢに対するリード処理を実行させてもよい。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ５４及びＳ５５の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ５５；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ５６）。
Ｓ５６の処理が終わると、サスペンド判定処理を含む一連の処理は終了となる（終了）。
３．３ サスペンド判定処理を伴うプログラム処理における状態遷移
図２０は、第３実施形態に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図２０の例では、閾値Ｌが１、かつ数Ｍが２である場合が示される。なお、図２０の例では、時刻ｔ５０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。
図２０に示すように、時刻ｔ５０において、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対してプログラム処理を並行して実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ５１において、メモリコントローラ２０は、プレーンＰＢ０からのリードを要求する第１リード要求（ＰＢ０）を受信する。これにより、コマンドキュー２５内のリード要求数は、プレーンＰＢ０に対して閾値Ｌ（＝１）個となる。しかしながら、コマンドキュー２５内のリード要求数は、プレーンＰＢ１に対して閾値Ｌ（＝１）個未満の０個である。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ５２において、メモリコントローラ２０は、プレーンＰＢ１からのリードを要求する第２リード要求（ＰＢ１）を受信する。これにより、コマンドキュー２５内のリード要求数は、プレーンＰＢ０及びＰＢ１の各々に対して閾値Ｌ（＝１）個となる。このため、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ５３において、サスペンド処理が終了する。そして、メモリコントローラ２０は、プレーンＰＢ０に対する第１リード処理（ＰＢ０）を不揮発性メモリ１０に実行させる。また、メモリコントローラ２０は、第１リード処理（ＰＢ０）と並行して、プレーンＰＢ１に対する第２リード処理（ＰＢ１）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ５４において、第１リード処理（ＰＢ０）及び第２リード処理（ＰＢ１）が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ５５において、レジューム処理が終了する。そして、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対する並行したプログラム処理を再開させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ５６において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
３．４ 第３実施形態に係る効果
第３実施形態によれば、コマンドキュー２５内の互い異なるＭ個のプレーンＰＢに対するリード要求の数がそれぞれ閾値Ｌ個以上となるまで、メモリコントローラ２０は、サスペンド処理を保留する。これにより、メモリコントローラ２０は、１回のプログラム処理の中断中に、Ｍ個のプレーンＰＢのそれぞれに対する閾値Ｌ個以上のリード処理をまとめて実行することができる。このため、１個のプレーンＰＢに対するリード要求を受信する毎にプログラム処理を中断する場合よりも、サスペンド処理及びレジューム処理の回数を低減することができる。したがって、１個のプレーンＰＢに対するリード要求を受信する毎にプログラム処理を中断する場合よりも、累積オーバヘッドを減らすと共に、ライトスループットの低下を抑制できる。
また、第３実施形態によれば、コマンドキュー２５内の互い異なるＭ個のプレーンＰＢに対するリード要求の数がそれぞれ閾値Ｌ個以上の場合、メモリコントローラ２０は、サスペンド処理を実行する。これにより、メモリコントローラ２０は、サスペンド条件が満たされれば、プログラム処理の完了を待つことなく、リード処理を実行することができる。このため、プログラム処理の完了後にリード処理を実行する場合よりも、リード要求を受信してからリード処理の完了までに要する時間を短縮することができる。したがって、プログラム処理の完了後にリード処理を実行する場合よりも、リードレイテンシの増加を抑制できる。
このように、第３実施形態によれば、リード要求を受信する毎にプログラム処理を中断する場合よりも改善されたライトスループットと、プログラム処理の完了後にリード処理を実行する場合よりも改善されたリードレイテンシと、を両立させることができる。したがって、ライトスループット及びリードレイテンシのトレードオフを調整する手段を提供することができる。
１個のプレーンＰＢに対するリード要求を受信する毎にプログラム処理を中断する場合、Ｍ個のプレーンＰＢにおいて、リード処理を実行するプレーンＰＢと、リード処理を実行しないプレーンＰＢと、の両方が存在する。リード処理を実行しないプレーンＰＢは、他のプレーンＰＢのリード処理が終了するまで、待機状態となる。このことは、不揮発性メモリ１０の稼働率の低下の要因となり、好ましくない。第３実施形態によれば、プログラム処理の１回の中断中に、Ｍ個のプレーンＰＢによる並行したリード処理を少なくともＬ回実行する。このため、不揮発性メモリ１０の稼働率の低下を抑制できる。
３．５ 第３実施形態の第１変形例
上述の第３実施形態では、Ｍ個のプレーンＰＢに対してそれぞれ閾値Ｌ個以上のリード要求がコマンドキュー２５内に蓄積されるまでメモリコントローラ２０がサスペンド処理を保留する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、第１実施形態の変形例のように、１個目のリード要求の受信からの経過時間に基づいて、サスペンド処理を保留する期間を制御してもよい。すなわち、第３実施形態の第１変形例では、タイマ２６は、リード要求を受信したことによりメモリシステム３の状態がサスペンド処理保留中状態ＳＴＳ２２になってからの経過時間を計測する。以下の説明では、第１実施形態の変形例及び第３実施形態と同等の構成及び動作については説明を省略し、第１実施形態の変形例及び第３実施形態と異なる構成及び動作について主に説明する。
３．５．１ サスペンド判定処理
図２１は、第３実施形態の第１変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図２１の例では、図９の例と同様、サスペンド判定処理の開始条件は、メモリコントローラ２０がホスト機器２からリード要求を受信すること、又はタイマ２６の計測値が閾値Ｔ１以上になること、である。
Ｓ６０及びＳ６１の処理は、図９におけるＳ２０及びＳ２１の処理と同等であるため、説明を省略する。
プログラム処理中である場合（Ｓ６０；ｔｒｕｅ）、メモリコントローラ２０は、サスペンド条件が満たされるか否かを判定する（Ｓ６２）。図２１の例におけるサスペンド条件は、異なるＭ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上コマンドキュー２５内にある、又はタイマ２６の計測値が閾値Ｔ１以上であること、である。
少なくとも１個のプレーンＰＢに対するリード要求が閾値Ｌ個以上なく、かつ計測値が閾値Ｔ１未満である場合（Ｓ６２；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。そして、メモリコントローラ２０は、コマンドキュー２５内のリード要求が１個、かつタイマ２６が停止中であるか否かを判定する（Ｓ６３）。
コマンドキュー２５内のリード要求が１個、かつタイマ２６が停止中である場合（Ｓ６３；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ６４）。
Ｓ６４の処理が終わると、タイマ２６が計測中の状態を維持しつつ、サスペンド判定処理を含む一連の処理は終了となる（終了）。
Ｍ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上である、又はタイマ２６の計測値が閾値Ｔ１以上である場合（Ｓ６２；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ６５）。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ６６）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ６７）。コマンドキュー２５内に少なくとも２個以上のプレーンＰＢに対するリード要求がある場合、メモリコントローラ２０は、２個以上のプレーンＰＢに対してリード処理を並行して実行させてもよい。コマンドキュー２５内に１個のプレーンＰＢに対するリード要求しかない場合、メモリコントローラ２０は、１個のプレーンＰＢに対するリード処理を実行させてもよい。
Ｓ６７の処理が終わるたびに、メモリコントローラ２０は、コマンドキュー２５内にリード要求がまだあるか否かを判定する（Ｓ６８）。
コマンドキュー２５内にリード要求がまだある場合（Ｓ６８；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ６７）。コマンドキュー２５内に少なくとも２個以上のプレーンＰＢに対するリード要求がある場合、メモリコントローラ２０は、２個以上のプレーンＰＢに対してリード処理を並行して実行させてもよい。コマンドキュー２５内に１個のプレーンＰＢに対するリード要求しかない場合、不揮発性メモリ１０は、１個のプレーンＰＢに対するリード処理を実行させてもよい。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ６７及びＳ６８の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ６８；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ６９）。
Ｓ６９の処理が終わると、タイマ２６が停止中の状態を維持しつつ、サスペンド判定処理を含む一連の処理は終了となる（終了）。
３．５．２ サスペンド判定処理を伴うプログラム処理における状態遷移
図２２は、第３実施形態の第１変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図２２の例では、Ｍ個のプレーンＰＢに対するリード要求数がそれぞれ閾値Ｌ個に達する前に、タイマ２６の計測値が閾値Ｔ１に達することによって、サスペンド処理が実行される場合が示される。図２２の例では、閾値Ｌが１、かつ数Ｍが２である場合が示される。なお、図２２の例では、時刻ｔ６０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。
図２２に示すように、時刻ｔ６０において、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対してプログラム処理を並行して実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ６１において、メモリコントローラ２０は、第１リード要求（ＰＢ０）を受信する。これにより、コマンドキュー２５内のリード要求数は、プレーンＰＢ０に対してＬ（＝１）個となる。しかしながら、コマンドキュー２５内のリード要求数は、プレーンＰＢ１に対して閾値Ｌ（＝１）個未満の０個である。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。メモリコントローラ２０は、第１リード要求（ＰＢ０）の受信に応じて、タイマ２６をスタートさせる。
時刻ｔ６２において、タイマ２６の計測値が閾値Ｔ１に達する。メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ６３において、プレーンＰＢ１に対するリード要求を受信していない状態のまま、サスペンド処理が終了する。そして、メモリコントローラ２０は、第１リード処理（ＰＢ０）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ６４において、第１リード処理（ＰＢ０）が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ６５において、レジューム処理が終了する。そして、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対する並行したプログラム処理を再開させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ６６において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
３．５．３ 第３実施形態の第１変形例に係る効果
第３実施形態の第１変形例によれば、メモリコントローラ２０は、コマンドキュー２５内に待ちリード要求なし状態ＳＴＳ１１となってから１個目のリード要求が記憶されたことに応じて、タイマ２６をスタートさせる。タイマ２６の計測値が閾値Ｔ１に達した場合、メモリコントローラ２０は、コマンドキュー２５内のＭ個のプレーンＰＢに対するリード要求数がそれぞれ閾値Ｌ個以上であるか否かによらず、サスペンド処理を実行する。これにより、リード要求を受信したメモリコントローラ２０は、閾値Ｔ１以内の期間でサスペンド処理を実行することができる。このため、第３実施形態において説明した効果を奏すると共に、２個目以降のリード要求を受信しない場合におけるリードレイテンシの増加を抑制できる。
３．６ 第３実施形態の第２変形例
メモリコントローラ２０は、Ｍ個のプレーンＰＢの各々に対するリード要求を受信したか否かによらず、未実行のリード要求の総数に基づいて、サスペンド処理を保留する期間を制御してもよい。以下の説明では、第３実施形態と同等の構成及び動作については説明を省略し、第３実施形態と異なる構成及び動作について主に説明する。
３．６．１ サスペンド判定処理
図２３は、第３実施形態の第２変形例に係るメモリシステムにおけるサスペンド判定処理を含む一連の処理の一例を示すフローチャートである。図１９の例と同様、図２３の例では、サスペンド判定処理の開始条件は、メモリコントローラ２０がホスト機器２からリード要求を受信することである。
Ｓ７０及びＳ７１の処理は、図１９におけるＳ５０及びＳ５１の処理と同等であるため、説明を省略する。
プログラム処理中である場合（Ｓ７０；ｔｒｕｅ）、メモリコントローラ２０は、サスペンド条件が満たされるか否かを判定する（Ｓ７２）。図２３の例におけるサスペンド条件は、異なるＭ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上コマンドキュー２５内にあること、又はコマンドキュー２５内にリード要求が閾値Ｎ個以上あること、である。
なお、図１８等では特に図示していないが、不揮発性メモリ１０は、複数のチップを有する場合がある。この場合、複数のチップの各々が複数のプレーンＰＢ０～ＰＢｍを含む。不揮発性メモリ１０が複数のチップを有する場合、メモリコントローラ２０は、チップ毎にコマンドキュー２５を有する。そして、Ｓ７２の処理においてメモリコントローラ２０は、判定対象のチップに対応するコマンドキュー２５内にリード要求が閾値Ｎ個以上あるか否かを判定する。
Ｍ個のうち少なくとも１個のプレーンＰＢに対するリード要求がコマンドキュー２５内に閾値Ｌ個以上なく、かつコマンドキュー２５内のリード要求が閾値Ｎ個以上ない場合（Ｓ７２；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の中断を保留する。すなわち、メモリコントローラ２０は、プログラム処理を中断しない。これにより、サスペンド判定処理を含む一連の処理は終了となる（終了）。
Ｍ個のプレーンＰＢに対するリード要求がそれぞれ閾値Ｌ個以上コマンドキュー２５内にある場合、又はコマンドキュー２５内のリード要求が閾値Ｎ個以上の場合（Ｓ７２；ｔｒｕｅ）、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ７３）。
Ｓ７４～Ｓ７６の処理は、図１９におけるＳ５４～Ｓ５６の処理と同等であるため、説明を省略する。
３．６．２ サスペンド判定処理を伴うプログラム処理における状態遷移
図２４は、第３実施形態の第２変形例に係るメモリシステムのサスペンド判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図２４の例では、Ｍ個のプレーンＰＢに対するリード要求数がそれぞれ閾値Ｌ個に達する前に、コマンドキュー２５内のリード要求数が閾値Ｎ個に達することによって、サスペンド処理が実行される場合が示される。図２４の例では、閾値Ｎが２、かつ閾値Ｌが１である場合が示される。なお、図２４の例では、時刻ｔ７０以前において、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１であるものとする。
図２４に示すように、時刻ｔ７０において、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対してプログラム処理を並行して実行させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ７１において、メモリコントローラ２０は、第１リード要求（ＰＢ０）を受信する。これにより、コマンドキュー２５内のリード要求数は、プレーンＰＢ０に対してＬ（＝１）個となる。しかしながら、コマンドキュー２５内のリード要求数は、プレーンＰＢ１に対して閾値Ｌ（＝１）個未満の０個である。このため、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ７２において、メモリコントローラ２０は、プレーンＰＢ０からのリードを要求する第２リード要求（ＰＢ０）を受信する。これにより、コマンドキュー２５内のリード要求の総数は、閾値Ｎ（＝２）個となる。このため、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ７３において、サスペンド処理が終了する。そして、メモリコントローラ２０は、第１リード処理（ＰＢ０）を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ７４において、第１リード処理（ＰＢ０）処理が終了する。そして、メモリコントローラ２０は、プレーンＰＢ０に対する第２リード処理（ＰＢ０）を不揮発性メモリ１０に実行させる。メモリシステム３は、リード処理中状態ＳＴＳ３２を維持する。
時刻ｔ７５において、第２リード処理（ＰＢ０）が終了する。メモリコントローラ２０は、コマンドキュー２５内のリード要求数が０個であることを確認した後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ７６において、レジューム処理が終了する。そして、メモリコントローラ２０は、不揮発性メモリ１０のプレーンＰＢ０及びＰＢ１に対する並行したプログラム処理を再開させる。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１となる。
時刻ｔ７７において、プログラム処理が終了する。その後、メモリコントローラ２０は、不揮発性メモリ１０にデータが問題なく書き込まれたことをステータスリード処理によって確認する。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ１１に戻る。
３．６．３ 第３実施形態の第２変形例に係る効果
第３実施形態の第２変形例によれば、コマンドキュー２５内のリード要求数が閾値Ｎ個に達した場合、メモリコントローラ２０は、Ｍ個のプレーンＰＢに対するリード要求数がそれぞれ閾値Ｌ個以上であるか否かによらず、サスペンド処理を実行する。これにより、Ｍ個のプレーンＰＢに対するリード要求を均等に受信しない場合においても、メモリコントローラ２０は、サスペンド処理を実行することができる。このため、第３実施形態において説明した効果を奏すると共に、リード要求対象のプレーンＰＢに偏りがある場合におけるリードレイテンシの増加を抑制できる。
４． 第４実施形態
次に、第４実施形態に係るメモリシステムについて説明する。第４実施形態は、期間の短い中断の頻度を下げるために、レジューム処理を実行するタイミングを調整する点において、第１実施形態乃至第３実施形態と異なる。すなわち、第４実施形態では、タイマ２６は、サスペンド処理開始又は完了からの経過時間を計測する。以下の説明では、第１実施形態の変形例と同等の構成及び動作については説明を省略し、第１実施形態の変形例と異なる構成及び動作について主に説明する。
４．１ プログラム処理
図２５は、第４実施形態に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャートである。
プログラム条件が満たされると（開始）、メモリコントローラ２０は、レジューム判定処理を伴うプログラム処理を不揮発性メモリ１０に実行させる（Ｓ５）。レジューム判定処理は、レジューム条件を満たすか否かに基づいて、レジューム処理を実行するか否かを判定する処理である。レジューム処理を実行するタイミングを調整することにより、メモリコントローラ２０は、リードレイテンシとライトスループットとのトレードオフを調整することができる。
レジューム判定処理を伴うプログラム処理が完了すると、メモリコントローラ２０は、ステータスリード処理を不揮発性メモリ１０に実行させる（Ｓ６）。
Ｓ６の処理においてプログラム処理が完了した旨のステータスをメモリコントローラ２０が不揮発性メモリ１０から受信すると、プログラム処理を含む一連の処理は終了となる（終了）。
４．２ レジューム判定処理
図２６は、第４実施形態に係るメモリシステムにおけるレジューム判定処理を含む一連の処理の一例を示すフローチャートである。レジューム判定処理を含む一連の処理は、レジューム判定処理の開始条件に応じて実行される。図２６の例では、レジューム判定処理の開始条件は、サスペンド条件が満たされることである。サスペンド条件は、第１実施形態乃至第３実施形態の説明における例を含む任意のサスペンド条件が適用可能である。また、サスペンド条件は、無条件であってもよい。
サスペンド条件が満たされると（開始）、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ８０）。
タイマ２６の計測が開始すると、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ８１）。なお、メモリコントローラ２０は、サスペンド処理が完了してからタイマ２６をスタートさせてもよい。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ８２）。
リード処理が終了すると、メモリコントローラ２０は、ホスト機器２から新たなリード要求を受信する又はタイマ２６の計測値が閾値Ｔ４以上となるまで、待機する（Ｓ８３）。閾値Ｔ４は、正の実数である。
Ｓ８３の待機処理が終了すると、メモリコントローラ２０は、まだコマンドキュー２５内にリード要求があるか否かを判定する（Ｓ８４）。
まだコマンドキュー２５内にリード要求がある場合（Ｓ８４；ｔｒｕｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ８２）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ８２～Ｓ８４の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ８４；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の再開を決定する。そして、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ８５）。すなわち、図２６の例におけるレジューム条件は、タイマ２６の計測値が閾値Ｔ４以上であり、かつ未実行のリード要求がないこと、である。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ８６）。
Ｓ８６の処理が終わると、レジューム判定処理を含む一連の処理は終了となる（終了）。
４．３ メモリシステムの状態遷移
図２７は、第４実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図である。
まず、メモリシステム３の取り得る複数の状態について説明する。
図２７に示すように、メモリシステム３のプログラム処理に関する状態は、プログラムレディ状態ＳＴＳ１、プログラムビジー状態ＳＴＳ２、及びプログラムサスペンド状態ＳＴＳ３を含む。プログラムレディ状態ＳＴＳ１及びプログラムビジー状態ＳＴＳ２は、図５を参照して説明した第１実施形態と同等であるため、説明を省略する。
プログラムサスペンド状態ＳＴＳ３は、サスペンド処理中状態ＳＴＳ３１、リード処理中状態ＳＴＳ３２、及びレジューム処理中状態ＳＴＳ３３に加え、レジューム処理保留中状態ＳＴＳ３４を含む。レジューム処理保留中状態ＳＴＳ３４は、レジューム処理の開始を保留している状態である。
次に、各状態を遷移させるイベントについて説明する。
Ｅ１～Ｅ１１、及びＥ１３のイベントについては、図５を参照して説明した第１実施形態と同等であるため、説明を省略する。
コマンドキュー２５内の全てのリード要求に対応するリード処理が完了すると（Ｅ１２Ａ）、メモリシステム３は、レジューム処理保留中状態ＳＴＳ３４に遷移する。レジューム処理保留中状態ＳＴＳ３４においてホスト機器２から更なるリード要求を受信すると（Ｅ１４）、メモリシステム３は、リード処理中状態ＳＴＳ３２に遷移する。レジューム条件が満たされない場合（Ｅ１５）、メモリシステム３は、レジューム処理保留中状態ＳＴＳ３４を維持する。レジューム処理保留中状態ＳＴＳ３４においてレジューム条件が満たされると（Ｅ１６）、メモリシステム３は、レジューム処理中状態ＳＴＳ３３に遷移する。
４．４ レジューム判定処理を伴うプログラム処理における状態遷移
図２８は、第４実施形態に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図２８の例では、プログラム処理の中断期間において、１回目のリード処理が終わった後、タイマ２６の計測値が閾値Ｔ４に達する前に、２個目のリード要求を受信する場合が示される。
図２８に示すように、時刻ｔ８０において、メモリコントローラ２０は、第１リード要求を受信する。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１からサスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ８１において、サスペンド条件が満たされたことに応じて、メモリコントローラ２０は、タイマ２６をスタートさせる。また、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。なお、メモリコントローラ２０は、サスペンド処理が完了してからタイマ２６をスタートさせてもよい。
時刻ｔ８２において、サスペンド処理が終了する。メモリコントローラ２０は、第１リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ８３において、第１リード処理が終了する。これに伴い、メモリシステム３の状態は、レジューム処理保留中状態ＳＴＳ３４となる。
時刻ｔ８４において、メモリコントローラ２０は、第２リード要求を受信する。この時点において、タイマ２６の計測値は閾値Ｔ４未満である。このため、メモリコントローラ２０は、第２リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ８５において、第２リード処理が終了する。これに伴い、メモリシステム３の状態は、レジューム処理保留中状態ＳＴＳ３４となる。
時刻ｔ８６において、タイマ２６の計測値が閾値Ｔ４に達する。メモリコントローラ２０は、タイマ２６をストップさせる。その後、メモリコントローラ２０は、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ８７において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１に戻る。
４．５ 第４実施形態に係る効果
第４実施形態によれば、メモリコントローラ２０は、コマンドキュー２５内にリード要求があるか否かによらず、サスペンド処理の開始又は完了からの経過時間が閾値Ｔ４以上となるまで、レジューム処理を保留する。これにより、コマンドキュー２５内のリード要求がなくなった直後にレジューム処理が実行されることを抑制するレジューム禁止期間を設けることができる。このため、プログラム理の中断期間中にコマンドキュー２５内からリード要求がなくなってからタイマ２６の計測値が閾値Ｔ４に達するまでの間に受信したリード要求に応じて、メモリコントローラ２０は、同一の中断期間中にリード処理を実行できる。このように、第４実施形態によれば、コマンドキュー２５内のリード要求がなくなった直後にレジューム処理を実行する場合よりも、１回のプログラム処理中に発生する中断の回数の増加を抑制できる。したがって、主にプログラム処理の中断中の２回目以降に実行されるリード処理のリードレイテンシの増加を抑制できる。
第４実施形態によれば、閾値Ｔ４を適切に設定することにより、レジューム処理保留中状態ＳＴＳ３４の期間を、コマンドキュー２５内のリード要求がなくなった直後にレジューム処理を実行する場合における累積オーバヘッドよりも短くできる。これにより、ライトスループットの低下を抑制できる。
レジューム判定処理は、サスペンド判定処理と独立して実行され得る。このため、第４実施形態と第１実施形態乃至第３実施形態とを組み合わせることができる。したがって、第１実施形態乃至第３実施形態に係る効果と共に、第４実施形態に係る効果を奏することができる。
４．６ 第４実施形態の変形例
上述の第４実施形態では、メモリコントローラ２０が、サスペンド処理の開始又は完了からの経過時間に基づいて、レジューム処理を保留する期間を制御する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、サスペンド処理中におけるリード処理の終了からの経過時間に基づいて、レジューム処理を保留する期間を制御してもよい。すなわち、第４実施形態の変形例では、タイマ２６は、メモリシステム３の状態がプログラムサスペンド状態ＳＴＳ３である際に実行されるリード処理の終了からの経過時間を計測する。以下の説明では、第４実施形態と同等の構成及び動作については説明を省略し、第４実施形態と異なる構成及び動作について主に説明する。
４．６．１ レジューム判定処理
図２９は、第４実施形態の変形例に係るメモリシステムにおけるレジューム判定処理を含む一連の処理の一例を示すフローチャートである。
サスペンド条件が満たされると（開始）、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ９０）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ９１）。
リード処理が終了すると、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ９２）。
タイマ２６の計測が開始すると、メモリコントローラ２０は、ホスト機器２から新たなリード要求を受信する又はタイマ２６の計測値が閾値Ｔ５以上となるまで、待機する（Ｓ９３）。閾値Ｔ５は、正の実数である。
Ｓ９３の待機処理が終了すると、メモリコントローラ２０は、まだコマンドキュー２５内にリード要求があるか否かを判定する（Ｓ９４）。
まだコマンドキュー２５内にリード要求がある場合（Ｓ９４；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ９５）。
タイマ２６をストップさせた後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ９１）。これにより、コマンドキュー２５内の全てのリード要求に対応するリード処理が実行されるまで、Ｓ９１～Ｓ９５の処理が繰り返される。
コマンドキュー２５内にリード要求がない場合（Ｓ９４；ｆａｌｓｅ）、メモリコントローラ２０は、プログラム処理の再開を決定する。そして、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ９６）。すなわち、図２９の例におけるレジューム条件は、タイマ２６の計測値が閾値Ｔ５以上であり、かつ未実行のリード要求がないこと、である。
タイマ２６をストップさせた後、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ９７）。
Ｓ９７の処理が終わると、レジューム判定処理を含む一連の処理は終了となる（終了）。
４．６．２ レジューム判定処理を伴うプログラム処理における状態遷移
図３０は、第４実施形態の変形例に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図３０の例では、プログラム処理の中断期間において、１回目のリード処理が終わった後、タイマ２６の計測値が閾値Ｔ５に達する前に、２個目のリード要求を受信する場合が示される。
図３０に示すように、時刻ｔ９０において、メモリコントローラ２０は、第１リード要求を受信する。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１からサスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ９１において、サスペンド条件が満たされたことに応じて、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ９２において、サスペンド処理が終了する。メモリコントローラ２０は、第１リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ９３において、第１リード処理が終了する。これに伴い、メモリシステム３の状態は、レジューム処理保留中状態ＳＴＳ３４となる。メモリコントローラ２０は、タイマ２６をスタートさせる。
時刻ｔ９４において、メモリコントローラ２０は、第２リード要求を受信する。この時点において、タイマ２６の計測値は閾値Ｔ５未満である。このため、メモリコントローラ２０は、タイマ２６をストップさせた後、第２リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、リード処理中状態ＳＴＳ３２となる。
時刻ｔ９５において、第２リード処理が終了する。これに伴い、メモリシステム３の状態は、レジューム処理保留中状態ＳＴＳ３４となる。メモリコントローラ２０は、タイマ２６を再びスタートさせる。
時刻ｔ９６において、タイマ２６の計測値が閾値Ｔ５に達する。このため、メモリコントローラ２０は、タイマ２６をストップさせた後、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ９７において、レジューム処理が終了する。そして、メモリコントローラ２０は、プログラム処理を不揮発性メモリ１０に再開させる。これにより、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１に戻る。
４．６．３ 第４実施形態の変形例に係る効果
第４実施形態の変形例によれば、メモリコントローラ２０は、コマンドキュー２５内にリード要求があるか否かによらず、サスペンド処理中に実行されたリード処理の終了からの経過時間が閾値Ｔ５以上となるまで、レジューム処理を保留する。これにより、コマンドキュー２５内のリード要求がなくなった直後にレジューム処理が実行されることを抑制するレジューム禁止期間を設けることができる。このため、第４実施形態と同等の効果を奏することができる。
５． 第５実施形態
次に、第５実施形態に係るメモリシステムについて説明する。第５実施形態は、コマンドキュー２５内にリード要求がある場合でも強制的にレジューム処理を実行するように制御する点において、第１実施形態乃至第４実施形態と異なる。すなわち、第５実施形態では、タイマ２６は、サスペンド処理の開始又は完了からの経過時間を計測する。以下の説明では、コマンドキュー２５内にリード要求がある場合に実行されるレジューム処理と、コマンドキュー２５内にリード要求がない場合に実行されるレジューム処理と、を区別する。コマンドキュー２５内にリード要求がある場合に実行されるレジューム処理は、「強制レジューム処理」とも称される。以下の説明では、第１実施形態乃至第４実施形態と同等の構成及び動作については説明を省略し、第１実施形態乃至第４実施形態と異なる構成及び動作について主に説明する。
５．１ レジューム判定処理
図３１は、第５実施形態に係るメモリシステムにおけるレジューム判定処理を含む一連の処理の一例を示すフローチャートである。図３１の例では、図２６の例と同様、レジューム判定処理の開始条件は、サスペンド条件が満たされることである。
Ｓ１００～Ｓ１０２の処理は、図２６におけるＳ８０～Ｓ８２の処理と同等であるため、説明を省略する。
リード処理が終了すると、メモリコントローラ２０は、まだコマンドキュー２５内にリード要求があるか否かを判定する（Ｓ１０３）。
まだコマンドキュー２５内にリード要求がある場合（Ｓ１０３；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６の計測値が閾値Ｔ６以上であるか否かを判定する（Ｓ１０４）。閾値Ｔ６は、正の実数である。
タイマ２６の計測値が閾値Ｔ６未満の場合（Ｓ１０４；ｆａｌｓｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１０２）。これにより、タイマ２６の計測値が閾値Ｔ６に達する、又はコマンドキュー２５内のリード要求が無くなるまで、リード処理が実行される。
タイマ２６の計測値が閾値Ｔ６以上の場合（Ｓ１０４；ｔｒｕｅ）、メモリコントローラ２０は、不揮発性メモリ１０に強制レジューム処理を実行させる（Ｓ１０５）。すなわち、図３１の例における強制レジューム条件は、未実行のリード要求があり、かつタイマ２６の計測値が閾値Ｔ６以上であることである。
コマンドキュー２５内からリード要求がない場合（Ｓ１０３；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ１０６）。すなわち、図３１の例におけるレジューム条件は、未実行のリード要求がないことである。
レジューム処理又は強制レジューム処理が終了すると、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ１０７）。
Ｓ１０７の処理が終わると、レジューム判定処理を含む一連の処理は終了となる（終了）。
５．２ メモリシステムの状態遷移
図３２は、第５実施形態に係るメモリシステムのプログラム処理に関する複数の状態間の関係を示す状態遷移図である。
まず、メモリシステム３の取り得る複数の状態について説明する。
図３２に示すように、メモリシステム３のプログラム処理に関する状態は、プログラムレディ状態ＳＴＳ１、プログラムビジー状態ＳＴＳ２、及びプログラムサスペンド状態ＳＴＳ３を含む。プログラムレディ状態ＳＴＳ１及びプログラムビジー状態ＳＴＳ２は、図２７を参照して説明した第４実施形態と同等であるため、説明を省略する。
プログラムサスペンド状態ＳＴＳ３は、サスペンド処理中状態ＳＴＳ３１、リード処理中状態ＳＴＳ３２、レジューム処理中状態ＳＴＳ３３、及びレジューム処理保留中状態ＳＴＳ３４に加え、強制レジューム処理中状態ＳＴＳ３５を含む。強制レジューム処理中状態ＳＴＳ３５は、強制レジューム処理を実行している状態である。
次に、各状態を遷移させるイベントについて説明する。
Ｅ１～Ｅ１１、Ｅ１２Ａ、Ｅ１３～Ｅ１５のイベントについては、図２７を参照して説明した第４実施形態と同等であるため、説明を省略する。
リード処理中状態ＳＴＳ３２において強制レジューム条件が満たされると（Ｅ１７）、メモリシステム３は、強制レジューム処理中状態ＳＴＳ３５に遷移する。
強制レジューム処理中状態ＳＴＳ３５において強制レジューム処理が完了すると（Ｅ１８）、メモリシステム３は、サスペンド処理保留中状態ＳＴＳ２２に遷移する。
すなわち、プログラムサスペンド状態ＳＴＳ３においてレジューム処理又は強制レジューム処理が完了すると（Ｅ１３又はＥ１８）、メモリシステム３は、プログラムビジー状態ＳＴＳ２に遷移する。
５．３ レジューム判定処理を伴うプログラム処理における状態遷移
図３３は、第５実施形態に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図３３の例では、プログラム処理の中断期間において、２回目のリード処理中にタイマ２６の計測値が閾値Ｔ６に達する場合が示される。この場合において、２回目のリード処理中に３個目のリード要求が受信されても、同一の中断期間中に３回目のリード処理が実行されることなく、強制レジューム処理が実行される。
図３３に示す時刻ｔ１００～ｔ１０４までの期間における処理は、図２８に示す時刻ｔ８０～ｔ８４までの期間における処理と同等であるため、説明を省略する。
時刻ｔ１０５において、タイマ２６の計測値が閾値Ｔ６に達する。メモリシステム３は、第２リード処理のリード処理中状態ＳＴＳ３２を維持する。
時刻ｔ１０６において、メモリコントローラ２０は、第３リード要求を受信する。メモリシステム３は、第２リード処理のリード処理中状態ＳＴＳ３２を維持する。
時刻ｔ１０７において、第２リード処理が終了する。この時点において、コマンドキュー２５内には第３リード要求がある。しかしながら、タイマ２６の計測値は閾値Ｔ６以上である。このため、メモリコントローラ２０は、強制レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、強制レジューム処理中状態ＳＴＳ３５となる。
時刻ｔ１０８において、強制レジューム処理が終了する。これに伴い、メモリコントローラ２０は、タイマ２６をストップさせた後、プログラム処理を不揮発性メモリ１０に再開させる。これにより、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２に戻る。
その後、図３３では図示が省略されるが、再びサスペンド条件が満たされた場合、メモリコントローラ２０は、プログラム処理の次の中断期間中に第３リード処理を実行し得る。
５．４ 第５実施形態に係る効果
第５実施形態によれば、サスペンド処理の開始又は完了からの経過時間が閾値Ｔ６に達した場合、メモリコントローラ２０は、コマンドキュー２５内にリード要求が残っていても強制的にレジューム処理を実行する。これにより、一度に大量のリード要求を受信した際に、プログラム処理の中断期間が過剰に長引くことを回避できる。このため、ライトスループットの過剰な低下を抑制しつつ、ライトスループットとリードレイテンシのトレードオフを調整することができる。
また、第５実施形態によれば、プログラム処理の中断期間が閾値Ｔ６を過剰に超えることを制限できる。このため、不揮発性メモリ１０の信頼性の悪化を抑制できる。
５．５ 第５実施形態の変形例
上述の第５実施形態では、メモリコントローラ２０が、サスペンド処理の開始又は完了からの経過時間に基づいて、強制レジューム処理の開始タイミングを制御する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、プログラム処理における累計の中断期間の長さに基づいて、強制レジューム処理の開始タイミングを制御してもよい。すなわち、第５実施形態の変形例では、タイマ２６は、プログラム処理中における累計の中断期間を計測する。以下の説明では、第５実施形態と同等の構成及び動作については説明を省略し、第５実施形態と異なる構成及び動作について主に説明する。
５．５．１ プログラム処理
図３４は、第５実施形態の変形例に係るメモリシステムにおけるプログラム処理を含む一連の処理の一例を示すフローチャートである。
Ｓ５及びＳ６の処理は、図２５におけるＳ５及びＳ６の処理と同等であるため、説明を省略する。
Ｓ６の処理において不揮発性メモリ１０からプログラム処理が完了した旨のステータスを受信すると、メモリコントローラ２０は、タイマ２６が計測中であるか否かを判定する（Ｓ７）。
タイマ２６が計測中である場合（Ｓ７；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６をストップさせる（Ｓ８）。Ｓ８の処理が終わると、プログラム処理を含む一連の処理は終了となる（終了）。
また、タイマ２６が計測中でない場合（Ｓ７；ｆａｌｓｅ）、Ｓ８の処理を実行することなく、プログラム処理を含む一連の処理は終了となる（終了）。
５．５．２ レジューム判定処理
図３５は、第５実施形態の変形例に係るメモリシステムにおけるレジューム判定処理を含む一連の処理の一例を示すフローチャートである。図３５の例では、レジューム判定処理の開始条件は、サスペンド条件が満たされ、かつタイマ２６の計測値が閾値Ｔ７未満であることである。サスペンド条件は、第１実施形態乃至第３実施形態の説明における例を含む任意のサスペンド条件が適用可能である。また、サスペンド条件は、無条件であってもよい。
サスペンド条件が満たされ、かつタイマ２６の計測値が閾値Ｔ７未満である場合（開始）、メモリコントローラ２０は、タイマ２６がサスペンド中であるか否かを判定する（Ｓ１１０）。
タイマ２６がサスペンド中でない（すなわち、タイマ２６がストップ中である）場合（Ｓ１１０；ｆａｌｓｅ）、メモリコントローラ２０は、タイマ２６をスタートさせる（Ｓ１１１）。
タイマ２６がサスペンド中である場合（Ｓ１１０；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６の計測を再開させる（Ｓ１１２）。
タイマ２６が計測中の状態になると、メモリコントローラ２０は、不揮発性メモリ１０にサスペンド処理を実行させる（Ｓ１１３）。
サスペンド処理によってプログラム処理が中断された後、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１１４）。
リード処理が終了すると、メモリコントローラ２０は、まだコマンドキュー２５内にリード要求があるか否かを判定する（Ｓ１１５）。
まだコマンドキュー２５内にリード要求がある場合（Ｓ１１５；ｔｒｕｅ）、メモリコントローラ２０は、タイマ２６の計測値が閾値Ｔ７以上であるか否かを判定する（Ｓ１１６）。閾値Ｔ７は、正の実数である。
タイマ２６の計測値が閾値Ｔ７未満の場合（Ｓ１１６；ｆａｌｓｅ）、メモリコントローラ２０は、リード要求に基づくリード処理を不揮発性メモリ１０に実行させる（Ｓ１１４）。これにより、タイマ２６の計測値が閾値Ｔ７に達する、又はコマンドキュー２５内のリード要求が無くなるまで、リード処理が実行される。
タイマ２６の計測値が閾値Ｔ７以上の場合（Ｓ１１６；ｔｒｕｅ）、メモリコントローラ２０は、不揮発性メモリ１０に強制レジューム処理を実行させる（Ｓ１１７）。すなわち、図３５の例における強制レジューム条件は、未実行のリード要求があり、かつタイマ２６の計測値が閾値Ｔ７以上であることである。
コマンドキュー２５内にリード要求がない場合（Ｓ１１５；ｆａｌｓｅ）、メモリコントローラ２０は、不揮発性メモリ１０にレジューム処理を実行させる（Ｓ１１８）。すなわち、図３５の例におけるレジューム条件は、未実行のリード要求がないことである。
レジューム処理又は強制レジューム処理が終了すると、メモリコントローラ２０は、タイマ２６をサスペンドさせる（Ｓ１１９）。
Ｓ１１９の処理が終わると、レジューム判定処理を含む一連の処理は終了となる（終了）。
なお、図３５の例では、タイマ２６の計測期間に、サスペンド処理及びレジューム処理が実行される期間が含まれる場合について説明したが、実施形態はこれに限られない。例えば、タイマ２６の計測期間には、サスペンド処理及びレジューム処理の両方、又はいずれか片方が実行される期間が含まれなくてもよい。この場合、図３５におけるＳ１１３の処理は、Ｓ１１０の処理の前に実行され得る。また、Ｓ１１９の処理は、Ｓ１１４の処理とＳ１１５の処理との間に実行され得る。
５．５．３ レジューム判定処理を伴うプログラム処理における状態遷移
図３６は、第５実施形態の変形例に係るメモリシステムのレジューム判定処理を伴うプログラム処理における状態遷移の一例を示したタイムチャートである。図３６の例では、タイマ２６の計測期間に、サスペンド処理及びレジューム処理の両方が含まれる場合が示される。また、図３６の例では、２回目のリード処理中に、タイマ２６の計測値が閾値Ｔ７に達する場合が示される。この場合において、２回目のリード処理の終了前に３個目のリード要求を受信しても、同一の中断期間中に３回目のリード処理が実行されることなく、強制レジューム処理が実行される。なお、図３６の例では、時刻ｔ１１０の時点でタイマ２６は停止している（つまり、計測値が０である）ものとする。
図３６に示すように、時刻ｔ１１０において、メモリコントローラ２０は、第１リード要求を受信する。これに伴い、メモリシステム３の状態は、待ちリード要求なし状態ＳＴＳ２１からサスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ１１１において、サスペンド条件が満たされる。タイマ２６はストップ中であるため、メモリコントローラ２０は、タイマ２６をスタートさせる。また、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ１１２において、サスペンド処理が終了する。メモリコントローラ２０は、第１リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、第１リード処理のリード処理中状態ＳＴＳ３２となる。
時刻ｔ１１３において、第１リード処理が終了する。メモリコントローラ２０は、レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、レジューム処理中状態ＳＴＳ３３となる。
時刻ｔ１１４において、レジューム処理が終了する。メモリコントローラ２０は、タイマ２６の計測をサスペンドさせる。これにより、タイマ２６の計測値はＴ７＿１（＝ｔ１１４－ｔ１１１）となる。なお、計測値Ｔ７＿１は、閾値Ｔ７より小さいものとする。メモリシステム３の状態は、待ちリードなし状態ＳＴＳ２１となる。
時刻ｔ１１５において、メモリコントローラ２０は、第２リード要求を受信する。これに伴い、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２となる。
時刻ｔ１１６において、サスペンド条件が再び満たされる。タイマ２６はサスペンド中であるため、メモリコントローラ２０は、タイマ２６の計測を再開させる。また、メモリコントローラ２０は、サスペンド処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、サスペンド処理中状態ＳＴＳ３１となる。
時刻ｔ１１７において、メモリコントローラ２０は、第３リード要求を受信する。メモリシステム３は、サスペンド処理中状態ＳＴＳ３１を維持する。
時刻ｔ１１８において、サスペンド処理が終了する。メモリコントローラ２０は、第２リード処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、第２リード処理のリード処理中状態ＳＴＳ３２となる。
時刻ｔ１１９において、タイマ２６の計測値が閾値Ｔ７に達する。メモリシステム３は、第２リード処理のリード処理中状態ＳＴＳ３２を維持する。
時刻ｔ１２０において、第２リード処理が終了する。この時点において、コマンドキュー２５内には第３リード要求がある。しかしながら、タイマ２６の計測値は閾値Ｔ７以上である。このため、メモリコントローラ２０は、強制レジューム処理を不揮発性メモリ１０に実行させる。これに伴い、メモリシステム３の状態は、強制レジューム処理中状態ＳＴＳ３５となる。
時刻ｔ１２１において、強制レジューム処理が終了する。これに伴い、メモリコントローラ２０は、タイマ２６の計測をサスペンドさせた後、プログラム処理を不揮発性メモリ１０に再開させる。これにより、メモリシステム３の状態は、サスペンド処理保留中状態ＳＴＳ２２に戻る。
その後、図３６では図示が省略されるが、再びサスペンド条件が満たされたとしても、タイマ２６の計測値が閾値Ｔ７を超えているため、メモリコントローラ２０は、第３リード処理を実行するためにプログラム処理を中断させない。
５．５．３ 第５実施形態の変形例に係る効果
第５実施形態の変形例によれば、１回のプログラム処理における中断期間の累積時間が閾値Ｔ７に達した場合、メモリコントローラ２０は、コマンドキュー２５内にリード要求が残っていても強制的にレジューム処理を実行する。これにより、一度に大量のリード要求を受信した際に、プログラム処理の中断期間が過剰に長引くことを回避できる。このため、ライトスループットの過剰な低下を抑制しつつ、ライトスループットとリードレイテンシのトレードオフを調整することができる。
また、第５実施形態の変形例によれば、１回のプログラム処理における中断期間の累積時間が閾値Ｔ７を過剰に超えることを制限できる。このため、不揮発性メモリ１０の信頼性の悪化を抑制できる。
６． 第６実施形態
次に、第６実施形態に係るメモリシステムについて説明する。第６実施形態は、サスペンド条件又はレジューム条件（若しくは強制レジューム条件）を動的に調整する点において、第１実施形態乃至第５実施形態と異なる。以下の説明では、第１実施形態乃至第５実施形態と同等の構成及び動作については説明を省略し、第１実施形態乃至第５実施形態と異なる構成及び動作について主に説明する。
６．１ パラメタ変更処理
図３７は、第６実施形態に係るメモリシステムにおけるパラメタ変更処理の一例を示すフローチャートである。
図３７に示すように、観測条件を満たすと（開始）、メモリコントローラ２０は、メモリシステム３のワークロードを観測する（Ｓ１２１）。
観測条件は、例えば、「所定の時刻になること」のように、定期的に満たされる条件を含み得る。また、観測条件は、例えば、「所定の処理が終了すること」のように、不定期に満たされる条件を含み得る。
ワークロードの特性は、例えば、コマンドキュー２５内のリード要求の数（queue depth（ＱＤ）数、又はoutstanding I/O（ＯＩＯ）数）、メモリシステム３のアイドル期間、バッファメモリ２２内のライトデータ量を含む。なお、アイドル期間とは、メモリシステム３がホスト機器２からの要求に応じたリード処理やプログラム処理等の処理を実行していない期間である。
Ｓ１２１の処理で観測したワークロードに基づいて、メモリコントローラ２０は、サスペンド条件及び／又はレジューム条件を変更する（Ｓ１２２）。サスペンド条件を変更することは、例えば、第１実施形態乃至第３実施形態において説明した閾値Ｎ、Ｍ、及びＬ、並びに閾値Ｔ１～Ｔ３を変更することを含む。レジューム条件を変更することは、例えば、第４実施形態及び第５実施形態において説明した閾値Ｔ４～Ｔ７を変更することを含む。
より具体的には、例えば、リード要求のＱＤ数が閾値未満の場合、メモリシステム３のアイドル状態の時間が閾値以上の場合、又はバッファメモリ２２内のライトデータ量が閾値未満の場合、メモリコントローラ２０は、閾値Ｎ、Ｍ、及びＬのうちの少なくとも１つを小さくする、及び／又は閾値Ｔ１～Ｔ３の少なくとも１つを小さくする。この場合、閾値Ｎは、０又は１となってもよい。閾値Ｌは、０となってもよい。閾値Ｔ１～Ｔ３は、０となってもよい。リード要求のＱＤ数が閾値未満の場合、メモリシステム３のアイドル状態の時間が閾値以上の場合、又はバッファメモリ２２内のライトデータ量が閾値未満の場合、メモリコントローラ２０は、閾値Ｔ４～Ｔ７の少なくとも１つを大きくする。
Ｓ１２２の処理が終わると、パラメタ変更処理は終了する（終了）。
６．２ 第６実施形態に係る効果
第６実施形態によれば、メモリコントローラ２０は、ワークロードを観測する。例えば、ワークロードとして観測したバッファメモリ２２内のライトデータ量が少ない場合、ホスト機器２からのライトスループット要求が比較的低いことが期待される。また、例えば、ワークロードとして観測したリード要求のＱＤ数が小さい場合、ホスト機器２から短いリードレイテンシを要求されていることが期待される。このように、ワークロードを観測することによって、ライトスループットとリードレイテンシとの間のトレードオフを、どちらに比重をおいて調整すべきか、をメモリコントローラ２０が把握することができる。
観測の結果、ライトスループットよりもリードレイテンシに対する要求を優先した方がよいと判断できる場合には、メモリコントローラ２０は、閾値Ｎ、Ｍ、及びＬのうちの少なくとも１つを小さくする、閾値Ｔ１～Ｔ３の少なくとも１つを小さくする、及び／又は閾値Ｔ４～Ｔ７の少なくとも１つを大きくする。これにより、メモリコントローラ２０は、メモリシステム３の稼働中に、よりリードレイテンシに対する要求を優先した運用に、動的に変更することができる。このため、より自由度の高いメモリシステム３の運用が可能となる。
６．３ 第６実施形態の変形例
上述の第６実施形態では、メモリコントローラ２０が、自律的にサスペンド条件及び／又はレジューム条件を変更する場合について説明したが、実施形態はこれに限られない。例えば、メモリコントローラ２０は、ホスト機器２からの要求に基づいて、サスペンド条件及び／又はレジューム条件を変更してもよい。以下の説明では、第６実施形態と同等の構成及び動作については説明を省略し、第６実施形態と異なる構成及び動作について主に説明する。
６．３．１ パラメタ変更処理
図３８は、第６実施形態の変形例に係るメモリシステムにおけるパラメタ変更処理の一例を示すフローチャートである。
図３８に示すように、ホスト機器２からパラメタ変更要求を受信すると（開始）、メモリコントローラ２０は、受信したパラメタ変更要求に基づき、サスペンド条件及び／又はレジューム条件を変更する（Ｓ１２５）。
Ｓ１２５の処理が終わると、パラメタ変更処理は終了する（終了）。
６．３．２ 第６実施形態の変形例に係る効果
第６実施形態の変形例によれば、メモリコントローラ２０は、ホスト機器２からの要求に基づき、サスペンド条件及び／又はレジューム条件を変更する。これにより、よりホスト機器２の要望に添った動作を実現できる。
７． その他
上述の第１実施形態乃至第６実施形態及び各実施形態の変形例は、種々の変形が適用可能である。
例えば、上述した第１実施形態乃至第６実施形態及び各実施形態の変形例では、プログラム処理が中断される場合について説明したが、実施形態及び変形例はこれに限られない。例えば、プログラム処理に代えて、イレース処理が中断される場合も、同様に実施形態及び変形例に適用可能である。
また、例えば、上述した第５実施形態及び第５実施形態の変形例では、タイマ２６の計測値に基づいて強制レジューム条件が規定される場合について説明したが、実施形態及び変形例はこれに限られない。例えば、メモリコントローラ２０は、プログラム処理中に実行されたリード要求の数Ｘや、プログラム処理中に不揮発性メモリ１０から読み出されたリードデータの量Ｙに基づいて強制レジューム条件を規定してもよい。具体的には、未実行のリード要求があり、かつ上述した数Ｘ又は量Ｙが閾値以上の場合、メモリコントローラ２０は、不揮発性メモリ１０に強制レジューム処理を実行させてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…情報処理システム
２…ホスト機器
３…メモリシステム
１０…不揮発性メモリ
２０…メモリコントローラ
２１…制御回路
２２…バッファメモリ
２３…ホストＩ／Ｆ
２４…メモリＩ／Ｆ
２５…コマンドキュー
２６…タイマ
ＢＵＳ…メモリバス

Claims (21)

  1. 不揮発性メモリと、
    ホスト機器からの第１要求に基づいて、前記不揮発性メモリに、データを読み出す第１処理を実行させるように構成されたメモリコントローラと、
    を備え、
    前記メモリコントローラは、
    前記不揮発性メモリに第２処理を実行させている間に前記ホスト機器から前記第１要求を受信した場合、前記メモリコントローラ内にある、未実行の前記第１要求の数である第１数が、２以上の整数である第１閾値以上となるまで、前記第２処理の中断を保留するように構成される、
    メモリシステム。
  2. 前記メモリコントローラは、前記第２処理の中断を保留している間に第１期間が第２閾値以上となった場合、前記第２処理を中断するようにさらに構成され、
    前記第１期間は、前記第１数が１以上である、連続した期間である、
    請求項１記載のメモリシステム。
  3. 前記メモリコントローラは、前記第２処理の中断を保留している間に第２期間が第３閾値以上となり、かつ前記第１数が１以上である場合、前記第２処理を中断するようにさらに構成され、
    前記第２期間は、前記第２処理が実行中である連続した期間であり、かつ前記第２処理が中断中の期間を含まない、
    請求項１記載のメモリシステム。
  4. 前記第２期間の始点は、前記第２処理の開始時である、
    請求項３記載のメモリシステム。
  5. 前記第２期間の始点は、前記第２処理の中断からの再開時である、
    請求項３記載のメモリシステム。
  6. 前記メモリコントローラは、前記第２処理が中断している間に、第３期間が第４閾値以上となるまで、中断した前記第２処理の再開を保留するようにさらに構成され、
    前記第３期間は、前記第２処理が中断中である連続した期間である、
    請求項１記載のメモリシステム。
  7. 前記メモリコントローラは、前記第２処理が中断している間に、
    前記不揮発性メモリに前記第１処理を実行させ、
    第４期間が第５閾値以上となるまで、中断した前記第２処理の再開を保留するように構成され、
    前記第４期間は、前記第２処理が中断中であり、かつ前記第１処理が実行中でない連続した期間である、
    請求項１記載のメモリシステム。
  8. 前記メモリコントローラは、前記第２処理が中断している間に、第５期間が第６閾値以上となった場合、中断した前記第２処理を再開するようにさらに構成され、
    前記第５期間は、前記第２処理が中断中の期間である、
    請求項１記載のメモリシステム。
  9. 前記第５期間は、連続した期間である、
    請求項８記載のメモリシステム。
  10. 前記第５期間は、前記第１処理の期間を間に挟む、断続した前記第２処理が中断中の期間の累積期間である、
    請求項８記載のメモリシステム。
  11. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第１閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項１記載のメモリシステム。
  12. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第２閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項２記載のメモリシステム。
  13. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第３閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項３記載のメモリシステム。
  14. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第４閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項６記載のメモリシステム。
  15. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第５閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項７記載のメモリシステム。
  16. 前記メモリコントローラは、前記メモリシステムのワークロード又は前記ホスト機器からの第２要求に基づき、前記第６閾値を変更するようにさらに構成され、
    前記ワークロードの特性は、前記第１数、前記メモリシステムのアイドル時間、及び前記ホスト機器から受信し前記不揮発性メモリへの書き込みが完了していないデータの量のうちの１つを含む、
    請求項８記載のメモリシステム。
  17. 前記第２処理は、プログラム処理又はイレース処理を含む、
    請求項１記載のメモリシステム。
  18. 第１プレーン及び第２プレーンを含む不揮発性メモリと、
    ホスト機器からの、前記第１プレーンに対応する第１要求及び前記第２プレーンに対応する第２要求に基づいて、前記不揮発性メモリに、前記第１プレーン及び前記第２プレーンから並行してデータを読み出す第１処理を実行させるように構成されたメモリコントローラと、
    を備え、
    前記メモリコントローラは、
    前記不揮発性メモリに第２処理を実行させている間に前記ホスト機器から前記第１要求又は前記第２要求を受信した場合、前記メモリコントローラ内にある未実行の前記第１要求の数である第１数、及び、前記メモリコントローラ内にある未実行の前記第２要求の数である第２数、の各々が、１以上の整数である第１閾値以上となるまで、前記第２処理の中断を保留するように構成される、
    メモリシステム。
  19. 前記メモリコントローラは、前記第２処理の中断を保留している間に第１期間が第２閾値以上となった場合、前記第２処理を中断するようにさらに構成され、
    前記第１期間は、前記第１数又は前記第２数が１以上である、連続した期間である、
    請求項１８記載のメモリシステム。
  20. 前記メモリコントローラは、前記第２処理の中断を保留している間に、前記第１数及び前記第２数の和が２以上の整数である第２閾値以上となった場合、前記第２処理を中断するようにさらに構成される、
    請求項１８記載のメモリシステム。
  21. 不揮発性メモリと、
    ホスト機器からの第１要求に基づいて、前記不揮発性メモリにデータを読み出す第１処理を実行させように構成されたメモリコントローラと、
    を備え、
    前記メモリコントローラは、
    前記不揮発性メモリに第２処理を実行させている間に前記ホスト機器から前記第１要求を受信した場合、前記第２処理を中断させ、前記不揮発性メモリに前記第１処理を実行させ、
    前記第２処理が中断中である連続した期間が閾値以上となるまで、中断した前記第２処理の再開を保留し、
    前記期間が前記閾値以上となったことに応じて、中断した前記第２処理を再開するように構成される、
    メモリシステム。
JP2020205991A 2020-12-11 2020-12-11 メモリシステム Pending JP2022092965A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020205991A JP2022092965A (ja) 2020-12-11 2020-12-11 メモリシステム
TW110118989A TWI832056B (zh) 2020-12-11 2021-05-26 記憶體系統
CN202110799130.6A CN114625310A (zh) 2020-12-11 2021-07-15 存储器系统
US17/471,569 US11790997B2 (en) 2020-12-11 2021-09-10 Memory system
US18/459,501 US20230420060A1 (en) 2020-12-11 2023-09-01 Memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020205991A JP2022092965A (ja) 2020-12-11 2020-12-11 メモリシステム

Publications (1)

Publication Number Publication Date
JP2022092965A true JP2022092965A (ja) 2022-06-23

Family

ID=81896924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020205991A Pending JP2022092965A (ja) 2020-12-11 2020-12-11 メモリシステム

Country Status (4)

Country Link
US (2) US11790997B2 (ja)
JP (1) JP2022092965A (ja)
CN (1) CN114625310A (ja)
TW (1) TWI832056B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650753B2 (en) 2021-07-27 2023-05-16 Beijing Tenafe Electronic Technology Co., Ltd. Firmware-controlled and table-based conditioning for synchronous handling of exception cases
CN115840542B (zh) * 2023-02-24 2023-06-02 浪潮电子信息产业股份有限公司 一种硬盘的请求处理方法、系统、存储介质和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9811532B2 (en) * 2010-05-03 2017-11-07 Panzura, Inc. Executing a cloud command for a distributed filesystem
US20130031431A1 (en) * 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
US9515204B2 (en) * 2012-08-07 2016-12-06 Rambus Inc. Synchronous wired-or ACK status for memory with variable write latency
US9489141B2 (en) * 2014-12-18 2016-11-08 Nimble Storage, Inc. Efficient scheduling of Input/Output requests to reduce latency and maximize throughput in a flash storage device
US10289596B2 (en) 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP2019053795A (ja) 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム
US10509747B2 (en) 2018-05-17 2019-12-17 Seagate Technology Llc Memory access operation suspend/resume
JP2020155182A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 メモリシステム及び不揮発性メモリ
US10956081B2 (en) 2019-04-18 2021-03-23 Intel Corporation Method, system, and apparatus for multi-tiered progressive memory program operation suspend and resume

Also Published As

Publication number Publication date
US20220189561A1 (en) 2022-06-16
TWI832056B (zh) 2024-02-11
TW202223632A (zh) 2022-06-16
US11790997B2 (en) 2023-10-17
CN114625310A (zh) 2022-06-14
US20230420060A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
CN108713184B (zh) 在存储器装置中执行擦除暂停操作的方法和设备
US20230420060A1 (en) Memory system
US9753771B2 (en) System-on-chip including multi-core processor and thread scheduling method thereof
TWI744677B (zh) 記憶體系統
US10241701B2 (en) Solid state memory system with power management mechanism and method of operation thereof
US8990535B2 (en) Method for operating memory controller, and memory system including the same
US20130073797A1 (en) Memory device
KR102532206B1 (ko) 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
US11132143B2 (en) Universal flash storage (UFS) device and computing device and computing device including storage UFS device for reporting buffer size based on reuse time after erase
TWI789817B (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
US10372379B2 (en) Command processing method and storage controller using the same
US10115458B2 (en) Perform read or write on a non-volatile memory having a pending read or write based on temperature thereof
US20230035828A1 (en) Solid state drive (ssd) and operating method
KR20200057311A (ko) 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
KR20100031132A (ko) 플래시 메모리 시스템에서 페이징된 가비지 수집과 하우스 키핑 동작
KR20190010335A (ko) 레이턴시 정보를 저장하는 저장 장치, 프로세서 및 컴퓨팅 시스템
CN111065997A (zh) 用于存储介质的协同数据迁移
KR20210143611A (ko) 멀티 테넌시를 지원하는 스토리지 장치 및 이의 동작 방법
KR20160071951A (ko) 반도체 장치 및 이의 동작 방법
KR102560251B1 (ko) 반도체 장치 및 반도체 시스템
US20190310795A1 (en) Suspending and resuming a read operation for a non-volatile memory
CN110908595B (zh) 存储装置及信息处理系统
US10725706B1 (en) Apparatus and method of scheduling universal flash storage refresh operations according to a refresh handover mechanism
KR102349422B1 (ko) 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 반도체 저장장치
KR102509487B1 (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106