KR102509487B1

KR102509487B1 - 메모리 시스템 및 그것의 동작 방법

Info

Publication number: KR102509487B1
Application number: KR1020180017482A
Authority: KR
Inventors: 김광수
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2018-02-13
Filing date: 2018-02-13
Publication date: 2023-03-14
Also published as: US10725702B2; CN110162485A; KR20190097712A; US20190250856A1; CN110162485B

Abstract

본 기술은 메모리 시스템의 그것의 동작 방법에 관한 것으로, 메모리 시스템은 리드 동작 또는 라이트 동작을 수행하기 위한 메모리 장치; 및 호스트로부터 수신된 복수의 태스크들을 우선 순위에 기초하여 큐잉하고, 큐잉된 순서에 따라 태스크들에 대응하는 상기 리드 동작 또는 라이트 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 컨트롤러를 포함하며, 상기 컨트롤러는 상기 복수의 태스크들을 복수의 상태에 따라 구분하여 서로 상이한 가중치를 부여하고, 상기 복수의 태스크들 중 수행된 태스크의 가중치를 나머지 태스크들에 누적시킨 기아 상태 판단 값을 이용하여 상기 복수의 태스크들의 기아 상태를 판단한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}

본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 태스크들의 기아(Starvation) 상태를 방지할 수 있는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.

본 발명의 실시 예는 호스트로부터 수신된 복수의 태스크들을 리드 태스크 및 라이트 태스크로 구분하여 기아 상태에 에 대한 가중치를 상이하게 설정하는 메모리 시스템 및 그것의 동작 방법을 제공한다.

본 발명의 실시 예에 따른 메모리 시스템은 리드 동작 또는 라이트 동작을 수행하기 위한 메모리 장치; 및 호스트로부터 수신된 복수의 태스크들을 우선 순위에 기초하여 큐잉하고, 큐잉된 순서에 따라 태스크들에 대응하는 상기 리드 동작 또는 라이트 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 컨트롤러를 포함하며, 상기 컨트롤러는 상기 복수의 태스크들을 복수의 상태에 따라 구분하여 서로 상이한 가중치를 부여하고, 상기 복수의 태스크들 중 수행된 태스크의 가중치를 나머지 태스크들에 누적시킨 기아 상태 판단 값을 이용하여 상기 복수의 태스크들의 기아 상태를 판단한다.

본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 호스트로부터 커맨드가 수신되는 단계; 상기 커맨드를 리드 커맨드 또는 라이트 커맨드로 구분하고, 구분된 상기 리드 커맨드 또는 상기 라이트 커맨드에 따라 상기 커맨드에 포함되는 복수의 태스크들에 가중치를 부여하는 단계; 상기 복수의 태스크들을 우선 순위에 따라 큐잉하고, 큐잉된 순서에 따라 상기 복수의 태스크들에 대응하는 동작을 순차적으로 수행하는 단계; 하나의 태스크에 대응하는 동작이 완료되면, 상기 하나의 태스크에 대응하는 가중치를 상기 복수의 태스크들 중 나머지 태스크들의 기아 상태 판단 값에 누적시키는 단계; 및 누적된 상기 기아 상태 판단 값이 설정 값 이상인 태스크가 검출되면, 검출된 태스크를 긴급 태스크로 판단하여 우선적으로 수행하는 단계를 포함한다.

본 기술에 따르면, 호스트로부터 수신된 복수의 태스크들을 리드 태스크 및 라이트 태스크로 구분하여 기아 상태에 대한 가중치를 상이하게 설정하고, 수행된 태스크들의 가중치를 잔류하는 태스크들에 누적시켜 긴급 상태의 태스크를 판단하여 처리함으로써, 태스크들의 기아(Starvation) 상태를 방지할 수 있다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 3은 도 1의 반도체 메모리를 설명하기 위한 블록도이다.
도 4는 도 3의 메모리 셀 어레이의 일 실시 예를 보여주는 블록도이다.
도 5는 도 4에 도시된 메모리 블록을 설명하기 위한 회로도이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 7은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.

도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 메모리 장치(Memory Device; 1100), 컨트롤러(Controller; 1200), 및 버퍼 메모리(Buffer memory; 1300)를 포함한다. 메모리 장치(1100)는 복수의 반도체 메모리(Semiconductor Memory; 100)들을 포함한다. 복수의 반도체 메모리(100)들은 복수의 그룹들로 분할될 수 있다.

도 1에서, 복수의 그룹들은 각각 제 1 내지 제 n 채널들(CH1~CHn)을 통해 컨트롤러(1200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리(100)는 도 3을 참조하여 후술하도록 한다.

각 그룹은 하나의 공통 채널을 통해 컨트롤러(1200)와 통신하도록 구성된다. 컨트롤러(1200)는 복수의 채널들(CH1~CHk)을 통해 메모리 장치(1100)의 복수의 반도체 메모리(100)들을 제어하도록 구성된다.

컨트롤러(1200)는 호스트(Host; 1400)와 메모리 장치(1100) 사이에 연결된다. 컨트롤러(1200)는 호스트(1400)로부터 수신되는 복수의 태스크(task)를 포함하는 커맨드에 응답하여 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들어 컨트롤러(1200)는 호스트(1400)로부터 수신되는 커맨드에 응답하여 메모리 장치(1100)의 리드, 라이트, 이레이즈, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(1400) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.

컨트롤러(1200)는 호스트(1400)로부터 수신되는 복수의 태스크의 수와 우선 순위에 기초하여 수신된 복수의 태스크들을 재정렬하여 큐잉(queuing)하고, 큐잉된 순서에 따라 태스크들에 대응하는 동작을 수행하도록 메모리 장치(1100)를 제어한다. 이 후, 호스트(1400)로부터 계속적으로 수신되는 태스크들은 기존 큐잉된 태스크들과 함께 우선 순위에 따라 새롭게 큐잉될 수 있다. 컨트롤러(1200)는 복수의 태스크들을 복수의 상태로 구분하여 각 상태에 따라 기아(Starvation) 상태에 대한 가중치를 다르게 설정한다. 복수의 상태는 리드 커맨드에 대응하는 리드 태스크와 라이트 커맨드에 대응하는 라이트 태스크로 1차 구분하고, 리드 태스크는 상태에 따라 노멀 리드 태스크와 리드 리클레임(read reclaim) 태스크로 2차 구분하고, 라이트 태스크는 노멀 라이트 태스크와 긴급 라이트 태스크로 2차 구분할 수 있다. 컨트롤러(1200)는 큐잉된 태스크들이 수행될때 마다 수행된 태스크의 가중치를 큐잉된 태스크들의 기아 상태 판단 값에 누적시키며, 큐잉된 태스크들 중 누적된 기아 상태 판단 값이 설정 값 이상인 태스크는 긴급 태스크로 판단하여 우선적으로 수행되도록 처리한다. 이로 인하여 우선 순위가 높은 태스크들이 계속적으로 새롭게 큐잉되어 그보다 먼저 생성된 태스크들의 실행이 지연되어도 일정 수행 시간 후에는 지연된 태스크들이 긴급 태스크들로 판단되어 우선적으로 처리됨으로써, 오래된 태스크들의 기아 상태가 방지되어 메모리 시스템(1000)의 성능 하락을 방지할 수 있다.

버퍼 메모리(1300)는 호스트(1400)로부터 요청에 따라 리드 동작시 메모리 장치(1100)로부터 리드된 데이터를 임시 저장한 후 호스트(1400)로 출력하거나, 라이트 동작시 호스트(1400)로부터 수신된 데이터를 임시 저장한 후 메모리 장치(1100)로 출력할 수 있다. 본 발명의 실시 예에서는 버퍼 메모리(1300)가 컨트롤러(1200)와 구분되는 구성 요소로 도시 및 설명되었으나, 컨트롤러(1200)가 버퍼 메모리(1300)를 포함하도록 구성될 수 있다.

호스트(1400)는 메모리 시스템(1000)을 제어한다. 호스트(1400)는 컴퓨터, PDA, PMP, MP3 플레이어, 카메라, 캠코더, 모바일 폰 등과 같은 휴대용 전자 장치를 포함한다. 호스트(1400)는 메모리 시스템(1000)의 라이트 동작, 리드 동작, 이레이즈 동작 등을 커맨드를 통해 요청할 수 있다.

컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.

컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(1400)의 동작 속도는 획기적으로 개선된다.

다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.

예시적인 실시 예로서, 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.

도 2는 도 1의 컨트롤러를 설명하기 위한 도면이다.

도 2를 참고하면, 컨트롤러(1200)는 호스트 제어부(1210), 프로세서부(1220), 메모리 버퍼부(1230), 플래쉬 제어부(1240), 태스크 관리부(1250), 호스트 인터페이스(1260), 버퍼 제어부(1270), 버퍼 메모리 인터페이스(1280), 에러 정정부(1290), 플래쉬 인터페이스(1310), 및 버스(1320)를 포함할 수 있다.

버스(1320)는 컨트롤러(1200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.

호스트 제어부(1210)는 도 1의 호스트(1400)와 호스트 인터페이스(1260) 및 컨트롤러 버퍼 메모리, 즉 메모리 버퍼부(1230) 또는 도 1의 버퍼 메모리(1300) 간 데이터 전송을 제어할 수 있다. 예시로서 호스트 제어부(1210)는 호스트(1400)로부터 입력된 데이터를 호스트 인터페이스(1260)를 거쳐 메모리 버퍼부(1230) 또는 버퍼 메모리(1300)에 버퍼링(bufferring) 하는 동작을 제어할 수 있다. 다른 예시로서 호스트 제어부(1210)는 메모리 버퍼부(1230) 또는 버퍼 메모리(1300)에 버퍼링(bufferring)된 데이터를 호스트 인터페이스(1260)를 거쳐 호스트(1400)로 출력하는 동작을 제어할 수 있다.

프로세서부(1220)는 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1220)는 호스트 인터페이스(1260)를 통해 도 1의 호스트(1400)와 통신하고, 플래쉬 인터페이스(1310)를 통해 도 1의 메모리 장치(1100)와 통신할 수 있다. 또한 프로세서부(1220)는 버퍼 메모리 인터페이스(1280)를 통해 도 1의 버퍼 메모리(1300)와 통신할 수 있다. 또한 프로세서부(1220)는 버퍼 제어부(1270)를 통해 메모리 버퍼부(1230)를 제어할 수 있다. 프로세서부(1220)는 메모리 버퍼부(1230)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 메모리 시스템(1000)의 동작을 제어할 수 있다. 또한 프로세서부(1220)는 호스트(1400)로부터 커맨드가 수신되면, 커맨드에 포함된 복수의 태스크들을 우선 순위에 따라 재정렬하고, 재정렬된 복수의 태스크들을 큐잉시킨다. 또한 프로세서부(1220)는 복수의 태스크들을 복수의 상태 즉, 노멀 리드 태스크와 리드 리클레임 태스크와 노멀 라이트 태스크, 및 긴급 라이트 태스크로 구분하여 각각 상이한 가중치를 부여할 수 있다. 우선 순위는 호스트(1400)에 의해 부여되거나 컨트롤러(1200)의 관리 정책에 따라 부여될 수 있다. 또한 프로세서부(1220)는 호스트(1400)로부터 새로운 커맨드가 수신될 경우, 새로운 커맨드에 포함된 복수의 태스크들과 이미 큐잉된 태스크들을 우선 순위에 따라 새롭게 큐잉할 수 있다. 또한 프로세서부(1220)는 태스크 관리부(1250)에 의해 기아 상태 태스크로 판단된 태스크를 긴급 태스크로 판단하여 최우선 태스크로 새롭게 큐잉할 수 있다.

메모리 버퍼부(1230)는 프로세서부(1220)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1230)는 프로세서부(1220)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1230)는 프로세서부(1220)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1230)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다. 메모리 버퍼부(1230)는 프로세서부(1220)에 의해 큐잉된 복수의 태스크들을 저장할 수 있다.

플래쉬 제어부(1240)는 큐잉된 복수의 태스크들에 응답하여 메모리 장치(1100)를 제어하기 위한 내부 커맨드를 생성하여 출력한다. 예를 들어 플래쉬 제어부(1240)는 노멀 라이트 태스크에 응답하여 메모리 버퍼부(1230) 또는 도 1의 버퍼 메모리(1300)에 버퍼링(bufferring)된 데이터를 메모리 장치(1100)에 전송하여 프로그램하는 동작을 제어할 수 있으며, 노멀 리드 태스크에 응답하여 메모리 장치(1100)에 저장된 데이터를 리드하여 메모리 버퍼부(1230) 또는 도 1의 버퍼 메모리(1300)에 저장하는 리드 동작을 제어할 수 있다. 또한 플래쉬 제어부(1240)는 리드 리클레임 태스크에 응답하여 리드된 데이터에 대한 에러 동작을 수행하고, 에러 정정된 데이터를 메모리 장치(1100)의 다른 위치에 저장하는 리드 리클레임 동작을 제어할 수 있다. 또한 플래쉬 제어부(1240)는 긴급 라이트 태스크에 응답하여 메모리 장치(1100)의 메모리 블록에 저장된 데이터를 임의의 메모리 블록으로 카피(copy)하여 처리하는 가비지 컬렉션(Garbage Collection)동작을 제어할 수 있다. 수행 완료된 태스크는 플래쉬 제어부(1240)에 의해 삭제될 수 있다.

태스크 관리부(1250)는 프로세서부(1220)에 의해 큐잉된 복수의 태스크들의 기아 상태 판단 값을 연산한다. 또한 태스크 관리부(1250)는 복수의 태스크들 중 일부 태스크의 기아 상태 판단 값이 설정 값 이상일 경우, 해당 태스크를 기아 상태 태스크로 판단한다. 태스크 관리부(1250)는 플래쉬 제어부(1240)에 의해 현재 수행중인 태스크가 수행 완료되면, 수행 완료된 태스크에 부여된 가중치를 현재 큐잉된 복수의 태스크들의 기아 상태 판단 값에 누적시켜 갱신한다.

예시적으로, 태스크 관리부(1250)는 각 태스크의 기아 상태 판단 값을 메모리 버퍼부(1230)에 저장하여 관리할 수 있다.

예시적으로, 태스크 관리부(1250)는 프로세서부(1220)의 구성 요소로서 프로세서부(1220)에 포함되거나, 플래쉬 제어부(1240)의 구성 요소로서 플래쉬 제어부(1240)에 포함되도록 구성될 수 있다.

호스트 인터페이스(1260)는 프로세서부(1220)의 제어에 따라, 도 1의 호스트(1400)와 통신하도록 구성된다. 호스트 인터페이스(1260)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.

버퍼 제어부(1270)는 프로세서부(1220)의 제어에 따라, 메모리 버퍼부(1230)를 제어하도록 구성될 수 있다.

버퍼 메모리 인터페이스(1280)는 프로세서부(1220)의 제어에 따라 도 1의 버퍼 메모리(1300)와 통신하도록 구성될 수 있다. 버퍼 메모리 인터페이스(1280)는 채널을 통해 커맨드, 어드레스 및 데이터를 버퍼 메모리(1300)와 통신할 수 있다.

에러 정정부(1290)는 에러 정정을 수행할 수 있다. 에러 정정부(1290)는 플래쉬 인터페이스(1310)를 통해 도 1의 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩된 데이터는 플래쉬 인터페이스(1310)를 통해 메모리 장치(1100)로 전달될 수 있다. 에러 정정부(1290)는 메모리 장치(1100)로부터 플래쉬 인터페이스(1310)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1290)는 플래쉬 인터페이스(1310)의 구성 요소로서 플래쉬 인터페이스(1310)에 포함될 수 있다.

플래쉬 인터페이스(1310)는 프로세서부(1220)의 제어에 따라, 도 1의 메모리 장치(1100)와 통신하도록 구성된다. 플래쉬 인터페이스(1310)는 채널을 통해 커맨드 제어 신호들, 어드레스 및 데이터를 메모리 장치(1100)와 통신할 수 있다. 또한 플래쉬 인터페이스(1310)는 메모리 장치(1100)가 동작 수행을 성공적으로 완료하거나 에러가 발생하여 동작 실패할 경우 이에 대한 보고 신호를 수신할 수 있다.

도 3은 도 1의 반도체 메모리를 설명하기 위한 블록도이다.

도 3을 참조하면, 반도체 메모리(100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함하는 메모리 셀 어레이(110), 복수의 메모리 블록들(BLK1~BLKz)의 선택된 페이지에 포함된 메모리 셀들의 라이트 동작, 리드 동작, 또는 이레이즈 동작을 수행하도록 구성된 주변회로(PERI)를 포함한다. 주변회로(PERI)는 제어 회로(120), 전압 공급 회로(130), 페이지 버퍼 그룹(140), 컬럼 디코더(150) 및 입출력 회로(160)를 포함한다.

메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 페이지들을 포함한다. 복수의 페이지들 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(non volatile) 메모리 셀들이다. 이는, 도 4 및 도 5를 참조하여 더욱 상세히 설명된다.

제어 회로(120)는 외부로부터 입출력 회로(160)를 통해 입력되는 내부 커맨드(CMD)에 응답하여 리드 동작, 라이트 동작, 또는 이레이즈 동작을 수행하기 위해 필요한 전압을 생성하기 위한 전압 제어 신호(VCON)를 출력하고, 동작의 종류에 따라 페이지 버퍼 그룹(140)에 포함된 페이지 버퍼들(PB1~PBk)을 제어하기 위한 PB 제어 신호(PBCON)를 출력한다. 또한, 제어 회로(120)는 입출력 회로(160)를 통해 외부로부터 입력되는 어드레스 신호(ADD)에 응답하여 로우 어드레스 신호(RADD)와 컬럼 어드레스 신호(CADD)를 출력한다.

전압 공급 회로(130)는 제어 회로(120)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 라이트 동작, 리드 동작 및 이레이즈 동작에 필요한 동작 전압들을 선택된 메모리 블록의 드레인 셀렉트 라인, 워드라인들(WLs) 및 소스 셀렉트 라인을 포함하는 로컬 라인들로 공급한다. 이러한 전압 공급 회로(130)는 전압 생성 회로 및 로우 디코더를 포함한다.

전압 생성 회로는 제어 회로(120)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 라이트 동작, 리드 동작 및 이레이즈 동작에 필요한 동작 전압들을 글로벌 라인들로 출력한다.

로우 디코더는 제어 회로(120)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 생성 회로에서 글로벌 라인들로 출력된 동작 전압들이 메모리 셀 어레이(110)에서 선택된 메모리 블록의 로컬 라인들로 전달될 수 있도록 글로벌 라인들과 로컬 라인들을 연결한다.

페이지 버퍼 그룹(140)은 비트라인들(BL1~BLk)을 통해 메모리 셀 어레이(110)와 연결되는 다수의 페이지 버퍼들(PB1~PBk)을 각각 포함한다. 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)은 제어 회로(120)의 PB 제어 신호(PBCON)에 응답하여 메모리 셀들에 저장하기 위해 입력되는 데이터(DATA)에 따라 비트라인들(BL1~BLk)을 선택적으로 프리차지하거나, 메모리 셀들로부터 데이터(DATA)를 독출하기 위하여 비트라인들(BL1~BLk)의 전압을 센싱한다.

컬럼 디코더(150)는 제어 회로(120)에서 출력된 컬럼 어드레스 신호(CADD)에 응답하여 페이지 버퍼 그룹(140)에 포함된 페이지 버퍼들(PB1~PBk)을 선택한다. 즉, 컬럼 디코더(150)는 메모리 셀들에 저장될 데이터(DATA)를 컬럼 어드레스 신호(CADD)에 응답하여 순차적으로 페이지 버퍼들(PB1~PBk)로 전달한다. 또한, 리드 동작에 의해 페이지 버퍼들(PB1~PBk)에 래치된 메모리 셀들의 데이터(DATA)가 외부로 출력될 수 있도록 컬럼 어드레스 신호(CADD)에 응답하여 순차적으로 페이지 버퍼들(PB1~PBk)을 선택한다.

입출력 회로(160)는 라이트 동작 시 메모리 셀들에 저장하기 위해 입력된 데이터(DATA)를 페이지 버퍼 그룹(140)으로 입력하기 위하여 제어 회로(120)의 제어에 따라 컬럼 디코더(150)에 전달한다. 컬럼 디코더(150)는 입출력 회로(160)로부터 전달된 데이터(DATA)를 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)로 전달하면 페이지 버퍼들(PB1~PBk)은 입력된 데이터(DATA)를 내부의 래치 회로에 저장한다. 또한, 리드 동작 시 입출력 회로(160)는 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)로부터 컬럼 디코더(150)를 통해 전달된 데이터(DATA)를 외부로 출력한다.

도 4는 도 3의 메모리 셀 어레이의 일 실시 예를 보여주는 블록도이다.

도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 5를 참조하여 더 상세히 설명된다.

도 5는 도 4에 도시된 메모리 블록을 설명하기 위한 회로도이다.

도 5를 참조하면, 각 메모리 블록은 비트라인들(BL1~BLk)과 공통 소스 라인(CSL) 사이에 연결된 다수의 스트링들(ST1~STk)을 포함한다. 즉, 스트링들(ST1~STk)은 대응하는 비트 라인들(BL1~BLk)과 각각 연결되고 공통 소스 라인(CSL)과 공통으로 연결된다. 각각의 스트링(ST1)은 소스가 공통 소스 라인(CSL)에 연결되는 소스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(C01~Cn1), 그리고 드레인이 비트라인(BL1)에 연결되는 드레인 셀렉트 트랜지스터(DST)를 포함한다. 메모리 셀들(C01~Cn1)은 셀렉트 트랜지스터들(SST, DST) 사이에 직렬로 연결된다. 소스 셀렉트 트랜지스터(SST)의 게이트는 소스 셀렉트 라인(SSL)에 연결되고, 메모리 셀들(C01~Cn1)의 게이트들은 워드라인들(WL0~WLn)에 각각 연결되며, 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결된다.

메모리 블록에 포함된 메모리 셀들은 물리적 페이지 단위 또는 논리적 페이지 단위로 구분할 수 있다. 예를 들어, 하나의 워드라인(예, WL0)에 연결된 메모리 셀들(C01~C0k)이 하나의 물리적 페이지(PAGE0)를 구성한다. 이러한 페이지는 프로그램 동작 또는 리드 동작의 기본 단위가 된다.

도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.

도 1 내지 도 6을 참조하여 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하면 다음과 같다.

호스트(1400)로부터 커맨드가 수신되면(S610), 컨트롤러(1200)의 프로세서부(1220)는 수신된 커맨드가 리드 커맨드인지 또는 라이트 커앤드인지 판단한다(S620).

수신된 커맨드가 리드 커맨드일 경우, 수신된 커맨드에 포함된 복수의 태스크들을 리드 태스크로 판단하고 각 태스크가 리드 리클레임 상태(RRC)인지를 판단한다(S630).

상술한 판단(S630) 결과 리드 태스크가 리드 리클레임 상태(RRC)일 경우(예), 리드 태스크가 처리해야 하는 데이터 사이즈, 즉 태스크 사이즈에 해당하는 리드 카운트 값에 따라 해당 리드 리클레임 태스크의 가중치(Aging Weight)를 부여한다(S640).

또한, 상술한 판단(S630) 결과 리드 태스크가 노멀 리드 상태일 경우(아니오), 태스크 사이즈에 해당하는 리드 카운트 값에 따라 해당 노멀 리드 태스크의 가중치를 부여한다(S650).

표 1은 리드 카운트 기준으로 기아 상태를 나타내는 표이다.

태스크 사이즈	태스크 타입	리드 카운트(RRC)	리드 카운트(normal)
task size≥512KB	Read	10	125
task size≥256KB	Read	21	125
task size≥128KB	Read	32	125
task size≥64KB	Read	64	125
task size≥32KB	Read	64	250
task size≥16KB	Read	64	500
task size≥8KB	Read	64	1000
task size＜8KB	Read	64	2000

표 1을 참조하면, 태스크 사이즈가 증가할수록 적은 리드 카운트에 태스크들이 기아 상태가 되는 것을 나타낸다. 리드 리클레임 동작(RRC)의 경우 노멀 리드 동작(normal)에 비해 적은 리드 카운트에 의해 태스크들이 기아 상태가 될 수 있음을 나타낸다.

예를 들어, 태스크 사이즈가 512 KB(Kilo Byte) 이상인 리드 리클레임 태스크가 10번 수행될 경우(리드 카운트 10회) 수행된 태스크들보다 먼저 큐잉된 태스크들은 기아 상태가 될 수 있으며, 태스크 사이즈가 8 KB 미만인 노멀 태스크가 2000번 수행될 경우(리드 카운트 2000회) 수행된 태스크들보다 먼저 큐잉된 태스크들은 기아 상태가 될 수 있다.

표 1을 기초로 하여 해당 태스크의 가중치를 부여할 수 있으며, 기아 상태로 판단되는 설정 값을 1로 설정할 경우 가중치는 1/리드 카운트로 부여할 수 있다. 예를 들어 태스크 사이즈가 512 KB(Kilo Byte) 이상인 리드 리클레임 태스크는 1/10로 가중치를 부여하고, 태스크 사이즈가 512 KB보다 작고 256 KB 이상인 리드 리클레임 태스크는 1/21로 가중치를 부여하고, 태스크 사이즈가 256 KB보다 작고 128 KB 이상인 리드 리클레임 태스크는 1/32로 가중치를 부여할 수 있다. 또한 태스크 사이즈가 512 KB(Kilo Byte) 이상인 노멀 리드 태스크는 1/125로 가중치를 부여하고, 태스크 사이즈가 64 KB보다 작고 32 KB 이상인 노멀 리드 태스크는 1/250로 가중치를 부여하고, 태스크 사이즈가 8 KB 미만인 노멀 리드 태스크는 1/2000로 가중치를 부여할 수 있다.

수신된 커맨드가 라이트 커맨드일 경우, 수신된 커맨드에 포함된 복수의 태스크들을 라이트 태스크로 판단하고 각 태스크가 긴급 상태(Urgent)인지를 판단한다(S660).

상술한 판단(S660) 결과 라이트 태스크가 가비지 컬렉션 동작과 같은 긴급 동작을 수행해야 하는 긴급 상태일 경우(예), 라이트 태스크가 처리해야 하는 데이터 사이즈, 즉 태스크 사이즈에 해당하는 라이트 카운트 값에 따라 해당 긴급 라이트 태스크의 가중치를 부여한다(S670).

또한 상술한 판단(S660) 결과 라이트 태스크가 노멀 상태일 경우(아니오), 태스크 사이즈에 해당하는 라이트 카운트 값에 따라 해당 노멀 라이트 태스크의 가중치를 부여한다(S680).

표 2은 라이트 카운트 기준으로 기아 상태를 나타내는 표이다.

태스크 사이즈	태스크 타입	라이트 카운트(Urgent)	라이트 카운트(normal)
task size≥512KB	Write	10	64
task size≥256KB	Write	21	64
task size≥128KB	Write	32	64
task size＜128KB	Write	64	64

표 2를 참조하면, 긴급 라이트 태스크(Urgent)의 경우, 태스크 사이즈가 증가할수록 적은 라이트 카운트에 태스크들이 기아 상태가 될 수 있음을 나타낸다. 또한 노멀 라이트 태스크의 경우, 태스크 사이즈와 관련 없이 일정한 라이트 카운트에 태스크들이 기아 상태가 될 수 있음을 나타낸다. 또한 표 1의 리드 카운트와 비교하면, 리드 카운트보다 적은 횟수의 라이트 카운트에 따라 기아 상태가 될 수 있음을 나타낸다. 또한 긴급 상태의 동작(Urgent; 예를 들어 가비지 컬렉션)의 경우 노멀 라이트 동작(normal)에 비해 적은 라이트 카운트에 의해 태스크들이 기아 상태가 될 수 있다.

예를 들어 태스크 사이즈가 512 KB(Kilo Byte) 이상인 긴급 라이트 태스크가 10번 수행될 경우(라이트 카운트 10회) 수행된 태스크들보다 먼저 큐잉된 태스크들은 기아 상태가 될 수 있으며, 태스크 사이즈가 8 KB 미만인 노멀 라이트 태스크가 64번 수행될 경우(라이트 카운트 64회) 수행된 태스크들보다 먼저 큐잉된 태스크들은 기아 상태가 될 수 있다.

표 2를 기초로 하여 해당 태스크의 가중치를 부여할 수 있으며, 기아 상태로 판단되는 설정 값을 1로 설정할 경우 가중치는 1/라이트 카운트로 부여한다. 예를 들어 태스크 사이즈가 512 KB(Kilo Byte) 이상인 긴급 라이트 태스크는 1/10로 가중치를 부여하고, 태스크 사이즈가 512 KB보다 작고 256 KB 이상인 긴급 라이트 태스크는 1/21로 가중치를 부여하고, 태스크 사이즈가 256 KB보다 작고 128 KB 이상인 긴급 라이트 태스크는 1/32로 가중치를 부여하고, 태스크 사이즈가 128 KB 보다 작은 긴급 라이트 태스크는 1/64로 가중치를 부여할 수 있다. 또한 노멀 라이트 태스크의 경우 태스크 사이즈와 무관하게 1/64로 가중치를 부여할 수 있다.

프로세서부(1220)는 수신된 커맨드에 포함되는 복수의 태스크들을 태스크들의 수와 우선 순위에 기초하여 재정렬하여 큐잉한다(S690).

플래쉬 제어부(1240)는 큐잉된 복수의 태스크들의 순서에 따라 메모리 장치(1100)를 제어하기 위한 내부 커맨드를 생성하여 출력한다. 메모리 장치(1100)는 내부 커맨드에 응답하여 태스크에 대응하는 동작, 예를 들어 노멀 리드 동작, 리드 리클레임 동작, 노멀 라이트 동작, 또는 가비지 컬렉션과 같은 긴급 동작을 수행한다(S700).

태스크 관리부(1250)는 태스크에 대응하는 동작이 완료되면 아직 수행되지 않고 큐잉된 태스크들에 수행된 태스크의 가중치를 기아 상태 판단 값에 누적시켜 갱신한다. 수행 완료된 태스크는 삭제될 수 있다.

태스크 관리부(1250)는 큐잉된 복수의 태스크들 중 기아 상태를 충족하는 기아 상태 태스크(starvation task)가 발생했는지 판단한다(S710). 기아 상태 태스크(starvation task)는 각 태스크의 누적된 기아 상태 판단 값이 설정 값(예를 들어 1)과 같거나 큰 태스크이다.

프로세서부(1220)는 태스크 관리부(1250)에 의해 기아 상태 태스크(starvation task)로 판단된 태스크를 긴급 태스크로 판단하여 최우선적으로 수행하도록 새롭게 큐잉하고, 플래쉬 제어부(1240)는 긴급 태스크를 다른 태스크들보다 우선적으로 수행한다(S720).

수행된 태스크가 마지막 태스크일 경우(예) 동작을 종료하고, 큐잉된 태스크가 잔류할 경우 다음 태스크를 선택하여 단계 S700부터 재수행한다.

도 7은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 7을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 이레이즈(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.

메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.

무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.

실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러의 예시를 통해 구현될 수 있다.

도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 8을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.

메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.

프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.

프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러의 예시를 통해 구현될 수 있다.

도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 9를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.

메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 이레이즈 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.

메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.

실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러의 예시를 통해 구현될 수 있다.

도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 10을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.

메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.

카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.

메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

1000 : 메모리 시스템
1100 : 메모리 장치
1200 : 컨트롤러
1300 : 버퍼 메모리
1400 : 호스트
1210 : 호스트 제어부
1220 : 프로세서부
1230 : 메모리 버퍼부
1240 : 플래쉬 제어부
1250 : 태스크 관리부
1260 : 호스트 인터페이스
1270 : 버퍼 제어부
1280 : 버퍼 메모리 인터페이스
1290 : 에러 정정부
1310 : 플래쉬 인터페이스
1320 : 버스

Claims

리드 동작 또는 라이트 동작을 수행하기 위한 메모리 장치; 및
호스트로부터 수신된 복수의 태스크들을 우선 순위에 기초하여 큐잉하고, 큐잉된 순서에 따라 태스크들에 대응하는 상기 리드 동작 또는 라이트 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 컨트롤러를 포함하며,
상기 컨트롤러는 상기 복수의 태스크들을 복수의 상태에 따라 구분하여 서로 상이한 가중치를 부여하고, 상기 복수의 태스크들 중 수행된 태스크의 가중치를 나머지 태스크들에 누적시킨 기아 상태 판단 값을 이용하여 상기 복수의 태스크들의 기아 상태를 판단하는 메모리 시스템.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서,
상기 컨트롤러는 상기 복수의 태스크들을 우선 순위에 기초하여 큐잉하는 프로세서부;
큐잉된 상기 복수의 태스크들을 순차적으로 수행하여 상기 메모리 장치를 제어하기 위한 플래쉬 제어부; 및
상기 플래쉬 제어부에 의해 수행 완료된 태스크의 상기 가중치를 상기 큐잉된 복수의 태스크들 중 잔류하는 상기 나머지 태스크들의 상기 기아 상태 판단 값에 누적시키기 위한 태스크 관리부를 포함하는 메모리 시스템.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서,
상기 프로세서부는 상기 복수의 태스크들을 리드 태스크들과 라이트 태스크들로 구분하여 서로 상이한 상기 가중치를 부여하는 메모리 시스템.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 3 항에 있어서,
상기 프로세서부는 상기 리드 태스크들을 노멀 리드 태스크와 리드 리클레임 태스크로 구분하여 서로 상이한 상기 가중치를 부여하는 메모리 시스템.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 프로세서부는 상기 노멀 리드 태스크의 상기 가중치가 상기 리드 리클레임 태스크의 상기 가중치보다 낮도록 부여하는 메모리 시스템.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 프로세서부는 상기 라이트 태스크들을 노멀 라이트 태스크와 긴급 라이트 태스크로 구분하여 서로 상이한 상기 가중치를 부여하는 메모리 시스템.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 프로세서부는 상기 노멀 라이트 태스크의 상기 가중치가 상기 긴급 라이트 태스크의 상기 가중치보다 낮도록 부여하는 메모리 시스템.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 7 항에 있어서,
상기 프로세서부는 상기 노멀 리드 태스크의 상기 가중치가 상기 노멀 라이트 태스크의 상기 가중치보다 낮도록 부여하는 메모리 시스템.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서,
상기 프로세서부는 상기 리드 태스크들의 태스크 사이즈가 증가할수록 상기 가중치가 증가하도록 부여하는 메모리 시스템.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 6 항에 있어서,
상기 프로세서부는 상기 긴급 라이트 태스크의 태스크 사이즈가 증가할수록 상기 가중치가 증가하도록 부여하는 메모리 시스템.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서,
상기 태스크 관리부는 상기 나머지 태스크들 중 상기 기아 상태 판단 값이 설정 값보다 크거나 같은 태스크를 기아 상태 태스크로 판단하며,
상기 프로세서부는 상기 기아 상태 태스크를 긴급 태스크로 판단하여 새롭게 큐잉하는 메모리 시스템.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서,
상기 프로세서부는 상기 호스트로부터 새로운 태스크들이 수신될 경우, 상기 큐잉된 복수의 태스크들과 상기 새로운 태스크들을 상기 우선 순위에 따라 새롭게 큐잉하는 메모리 시스템.
호스트로부터 커맨드가 수신되는 단계;
상기 커맨드를 리드 커맨드 또는 라이트 커맨드로 구분하고, 구분된 상기 리드 커맨드 또는 상기 라이트 커맨드에 따라 상기 커맨드에 포함되는 복수의 태스크들에 가중치를 부여하는 단계;
상기 복수의 태스크들을 우선 순위에 따라 큐잉하고, 큐잉된 순서에 따라 상기 복수의 태스크들에 대응하는 동작을 순차적으로 수행하는 단계;
하나의 태스크에 대응하는 동작이 완료되면, 상기 하나의 태스크에 대응하는 가중치를 상기 복수의 태스크들 중 나머지 태스크들의 기아 상태 판단 값에 누적시키는 단계; 및
누적된 상기 기아 상태 판단 값이 설정 값 이상인 태스크가 검출되면, 검출된 태스크를 긴급 태스크로 판단하여 우선적으로 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서,
상기 커맨드가 상기 리드 커맨드일 경우 상기 커맨드에 포함된 상기 복수의 태스크들을 노멀 리드 태스크 및 리드 리클레임 태스크로 구분하여 서로 상이한 상기 가중치를 부여하는 메모리 시스템의 동작 방법.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 14 항에 있어서,
상기 노멀 리드 태스크의 상기 가중치가 상기 리드 리클레임 태스크의 상기 가중치보다 낮도록 부여하는 메모리 시스템의 동작 방법.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 14 항에 있어서,
상기 노멀 리드 태스크 및 상기 리드 리클레임 태스크는 태스크 사이즈가 증가할수록 높은 상기 가중치가 부여되는 메모리 시스템의 동작 방법.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 14 항에 있어서,
상기 커맨드가 상기 라이트 커맨드일 경우 상기 커맨드에 포함된 상기 복수의 태스크들을 노멀 라이트 태스크 및 긴급 라이트 태스크로 구분하여 서로 상이한 상기 가중치를 부여하는 메모리 시스템의 동작 방법.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 노멀 라이트 태스크의 상기 가중치가 상기 긴급 라이트 태스크의 상기 가중치보다 낮도록 부여하는 메모리 시스템의 동작 방법.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 노멀 라이트 태스크는 태스크 사이즈가 증가할수록 높은 상기 가중치가 부여되는 메모리 시스템의 동작 방법.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서,
상기 노멀 라이트 태스크는 상기 노멀 리드 태스크보다 높은 상기 가중치가 부여되는 메모리 시스템의 동작 방법.