JP2022091245A - 画像処理装置 - Google Patents

Abstract

【課題】画像処理装置の構成を簡素化すること。【解決手段】画像処理装置は、画像を読み取る読取部と、前記読取部に第１クロック信号を供給する制御部と、を備え、前記読取部は、前記画像からの光をアナログの第１画素信号に変換する第１変換回路と、前記第１画素信号をデジタルの第２画素信号に変換する第２変換回路と、を備え、前記第２変換回路は、第２クロック信号を生成する生成回路を備え、前記第１変換回路は、前記第２クロック信号に同期して動作する。【選択図】図１

Description

本発明は、画像処理装置に関する。

従来から、画像を読み取り、画像を示す画像情報を出力する画像処理装置が知られている。特許文献１には、画像からの光をアナログの信号に変換するイメージセンサーと、アナログの信号をデジタルの信号に変換するアナログフロントエンドと、イメージセンサーとアナログフロントエンドとのそれぞれにクロック信号を供給する制御部と、を有する画像処理装置が開示されている。

特開平７－１９３７０４号公報

しかしながら、上述した従来技術では、制御部がイメージセンサーとアナログフロントエンドとのそれぞれにクロック信号を供給するため、画像処理装置の構成が複雑化するという問題があった。

以上の問題を解決するために、本発明の好適な態様にかかる画像処理装置は、画像を読み取る読取部と、前記読取部に第１クロック信号を供給する制御部と、を備え、前記読取部は、前記画像からの光をアナログの第１画素信号に変換する第１変換回路と、前記第１画素信号をデジタルの第２画素信号に変換する第２変換回路と、を備え、前記第２変換回路は、第２クロック信号を生成する生成回路を備え、前記第１変換回路は、前記第２クロック信号に同期して動作する。

実施形態にかかるイメージスキャナー１の構成の一例を示す機能ブロック図。 イメージスキャナー１の概略的な構造の一例を示す斜視図。 スキャニング処理を説明するためのタイミングチャートを示す図。 参考例１におけるイメージスキャナー１aの構成の一例を示す機能ブロック図。

以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

１．実施形態
本実施形態では、原稿に形成された画像を読み取るイメージスキャナー１を例示して、画像処理装置について説明する。

図１及び図２を参照して、本実施形態にかかるイメージスキャナー１の構成について説明する。図１は、実施形態にかかるイメージスキャナー１の構成の一例を示す機能ブロック図である。図２は、イメージスキャナー１の概略的な構造の一例を示す斜視図である。

イメージスキャナー１は、原稿に形成された画像を読み取って、画像を示す画像情報Ｉmgを生成するスキャニング処理を実行し、パーソナルコンピューター及びスマートフォン等のホストコンピューターに画像情報Ｉmgを送信する。図２に例示するように、本実施形態のイメージスキャナー１は、フラットベッドスキャナーを想定する。ただし、イメージスキャナー１は、フラットベッドスキャナーに限らず、シートフェッドスキャナー、ハンディスキャナー、又は、フィルムスキャナーでもよい。又は、イメージスキャナー１は、印刷機能を備える複合機でもよい。

図２に例示するように、イメージスキャナー１は、原稿が載せられる原稿台ＧＤと、スキャナーカバーＳＣとを備える。以下の記載では、原稿台ＧＤの面のうち、原稿を載せる面ＦＳが、ＸＹ平面に平行であるとして説明する。さらに、＋Ｘ方向及び＋Ｘ方向に反対方向の－Ｘ方向が主走査方向であり、＋Ｙ方向が副走査方向であることとする。以下、＋Ｘ方向及び－Ｘ方向を「Ｘ軸方向」と総称し、＋Ｙ方向及び＋Ｙ方向の反対方向である－Ｙ方向を「Ｙ軸方向」と総称する。さらに、ＸＹ平面に平行であって、重力方向とは反対方向を、＋Ｚ方向と称する。

原稿台ＧＤは、略直方体であり、キャリッジＣＡを収容する。面ＦＳの一部は、ガラス等の透過部材ＧＲで構成される。キャリッジＣＡは、＋Ｙ方向及び－Ｙ方向に移動する。

スキャナーカバーＳＣは、原稿台ＧＤの一辺でヒンジにより取り付けられている。スキャナーカバーＳＣは、ヒンジを支点として回転可能である。スキャナーカバーＳＣがＸＹ平面に平行であって、かつ、スキャナーカバーＳＣが原稿台ＧＤの＋Ｚ方向に位置する場合、スキャナーカバーＳＣは、透過部材ＧＲを覆う。

図１に例示するように、イメージスキャナー１は、イメージスキャナー１の各部の動作を制御する制御部６と、画像を読み取る読取部２と、光源７と、駆動機構８とを有する。読取部２と光源７とは、キャリッジＣＡに収容される。読取部２は、イメージセンサー４と、イメージセンサー４から出力されるアナログ画素信号ａPをデジタル画素信号ｄPに変換する変換部３と、を備える。変換部３は、ＡＦＥ３０と、分周回路５とを備える。ＡＦＥは、Analog Front Endの略である。
なお、イメージセンサー４は、「第１変換回路」の一例である。変換部３は、「第２変換回路」の一例である。分周回路５は、「第２回路」の一例である。アナログ画素信号ａPは、「アナログの第１画素信号」の一例である。デジタル画素信号ｄPは、「デジタルの第２画素信号」の一例である。

制御部６は、ＳｏＣにより構成される。ＳｏＣは、System on a Chipの略である。ＳｏＣは、プロセッサー及びメモリー等のコンピューターに必要とされる一連の機能と、特定の用途の機能とを、１つの半導体チップに集約したデバイスである。

制御部６は、ＡＦＥ３０を制御するための基準クロック信号ＭCLKと、光源７を制御するための信号と、駆動機構８を制御するための信号とを生成する。クロック信号とは、複数の電子回路の間で動作のタイミングを合わせるために使用される。本実施形態において、基準クロック信号ＭCLKの周波数は、８ＭHzである。また、制御部６は、ＡＦＥ３０からデジタル画素信号ｄPを繰り返し取得し、取得したデジタル画素信号ｄPに基づいて、原稿に形成された画像を示す画像情報Ｉmgを生成する。画像情報Ｉmgは、複数の画素の各々の画素値を示す。１つの画素の画素値は、赤色の画素値と、緑色の画素値と、青色の画素値とである。
なお、基準クロック信号ＭCLKは、「第１クロック信号」の一例である。

ＡＦＥ３０は、イメージセンサー４から出力されるアナログ画素信号ａPをデジタル画素信号ｄPに変換するデバイスである。ＡＦＥ３０は、Ｓ／Ｈ回路３１と、ＡＤＣ３３と、出力回路３５と、制御回路３７と、ＴＧ３９とを備える。ＡＤＣは、Analog to Digital Converterの略である。Ｓ／Ｈは、サンプルホールドを意味し、Sample Holdの略である。ＴＧは、Timing Generatorの略である。
なお、ＴＧ３９は、「第１回路」の一例である。

Ｓ／Ｈ回路３１は、制御回路３７の制御のもと、イメージセンサー４から出力されるアナログ画素信号ａPをサンプリングし、サンプリングしたアナログ画素信号ａPを一定期間保持する。

ＡＤＣ３３は、アナログ画素信号ａPをデジタル画素信号ｄPに変換する。ただし、ＡＤＣ３３は、アナログ画素信号ａPが微小である場合、アナログ画素信号ａPを増幅し、増幅した信号をデジタル画素信号ｄPに変換してもよい。出力回路３５は、デジタル画素信号ｄPを制御部６に出力する。

制御回路３７は、Ｓ／Ｈ回路３１を制御する。具体的には、制御回路３７は、アナログ画素信号ａPをサンプリングするタイミングを指示したＳＨ制御信号ＶSMPを、Ｓ／Ｈ回路３１に出力する。

ＴＧ３９は、ＴＧクロック信号ＴCLKを生成する。例えば、ＴＧ３９は、基準クロック信号ＭCLKと同一周波数のＴＧクロック信号ＴCLKを生成する。本実施形態では、ＴＧ３９は、基準クロック信号ＭCLKと同一の周波数かつ同一の位相であるＴＧクロック信号ＴCLKを生成する。ただし、ＴＧ３９は、基準クロック信号ＭCLKと同一の周波数かつ異なる位相であるＴＧクロック信号を生成してもよい。
なお、ＴＧクロック信号ＴCLKは、「第３クロック信号」の一例である。

イメージセンサー４は、光源７から発射されて原稿に形成された画像によって反射された光を受光し、受光量に応じた電圧をアナログ画素信号ａPとして出力する。また、イメージセンサー４は、Ｘ軸に沿って配置された複数のセンサーチップ４１を有する。センサーチップ４１は、例えば、ＣＩＳ、又は、ＣＣＤである。ＣＩＳは、Contact Image Sensorの略である。ＣＣＤは、Charge Coupled Devicesの略である。

分周回路５は、ＴＧクロック信号ＴCLKを分周してセンサークロック信号ＣCLKを生成する。実施形態において、分周回路５は、ＴＧクロック信号ＴCLKの周波数を２分の１に分周したセンサークロック信号ＣCLKを生成する。実施形態において、ＴＧクロック信号ＴCLKの周波数は、基準クロック信号ＭCLKの周波数と同一である８Mhzであり、センサークロック信号ＣCLKの周波数は、４Mhzである。
なお、センサークロック信号ＣCLKは、「第２クロック信号」の一例である。

光源７は、制御部６による制御のもとで、面ＦＳに向かって発光する。例えば、センサーチップ４１がＣＩＳである場合、光源７として赤色、緑色、及び、青色のそれぞれの発光ダイオードが採用され、センサーチップ４１がＣＣＤである場合、光源７として白色蛍光ランプが採用される。以下の記載では、センサーチップ４１がＣＩＳである場合を例として説明する。

駆動機構８は、制御部６による制御のもとで、キャリッジＣＡをＹ軸方向に沿って移動させる。

１．１．スキャニング処理
制御部６は、制御部６内部のメモリーに記憶されたプログラムを読み出して、制御部６内のプロセッサーがプログラムを実行することにより、スキャニング処理を実行する。以下、図３を参照しつつ、スキャニング処理について説明する。

図３は、スキャニング処理を説明するためのタイミングチャートである。本実施形態において、スキャニング処理の実行期間は、１又は複数の期間Ｔuを含む。１つの期間Ｔuの長さは、センサークロック信号ＣCLKの１周期の長さである。イメージスキャナー１は、連続的又は間欠的な複数の期間Ｔuに亘り、デジタル画素信号ｄPを生成することにより、原稿に形成されている画像を示す画像情報Ｉmgを生成する。図３では、複数の期間Ｔuのうちｉ番目の期間Ｔuと、ｉ＋１番目の期間Ｔuとを表示してある。以下、ｉ番目の期間Ｔuを、期間Ｔu[i]と称する場合がある。

図３に示すように、制御部６は、基準クロック信号ＭCLKを出力する。図３に示す基準期間Ｔmの長さは、基準クロック信号ＭCLKの１周期の長さである。実施形態では、基準クロック信号ＭCLKの周波数は、センサークロック信号ＣCLKの周波数の２倍である。従って、基準クロック信号ＭCLKの１周期である基準期間Ｔmの長さは、センサークロック信号ＣCLKの１周期である期間Ｔuの長さの半分である。図３に示すように、ＴＧ３９は、基準クロック信号ＭCLKと同一周期であり且つ同一位相であるＴＧクロック信号ＴCLKを生成し、分周回路５に出力する。分周回路５は、ＴＧクロック信号ＴCLKの周波数を２分の１に分周したセンサークロック信号ＣCLKを生成し、イメージセンサー４に出力する。

期間Ｔu[i]内の開始時刻である時刻Ｔ0において、イメージセンサー４は、センサークロック信号ＣCLKの立ち上がりを検出する。時刻Ｔ0においてセンサークロック信号ＣCLKの立ち上がりを検出した場合、イメージセンサー４は、時刻Ｔ0の後の時刻Ｔ1から時刻Ｔ2に亘って電荷をリセットし、時刻Ｔ2から期間Ｔu[i+1]内の時刻Ｔ5までセンサーチップ４１が受光した受光量に応じた電圧をアナログ画素信号ａPとして出力する。また、光源７に含まれる赤色、緑色、及び、青色のそれぞれの発光ダイオードのうちの一の発光ダイオードが、制御部６の制御のもと、時刻Ｔ2から時刻Ｔ5まで点灯する。イメージセンサー４は、時刻Ｔ5から時刻Ｔ5の後の時刻Ｔ6に亘って電荷をリセットする。

制御回路３７は、基準クロック信号ＭCLKの立ち上がりと同一のタイミングに立ち下りが設定されたパルスＰlsを有するＳＨ制御信号ＶSMPを出力する。基準クロック信号ＭCLKは、期間Ｔu内において、時刻Ｔ2の後の時刻Ｔ3と、期間Ｔu[i]の終了時刻であり、且つ、期間Ｔu[i+1]の開始時刻である時刻Ｔ4とに立ち上がりを有する。従って、図３の例において、ＳＨ制御信号ＶSMPは、時刻Ｔ3に立ち下りを有するパルスＰls1と、時刻Ｔ4に立ち下がりを有するパルスＰls2とを有する。パルスＰlsは、パルスＰls1とパルスＰls2との総称である。

Ｓ／Ｈ回路３１は、パルスＰlsを検出した場合、パルスＰlsを検出した時点においてアナログ画素信号ａPをサンプリングし、サンプリングしたアナログ画素信号ａPを、次のパルスＰlsを検出するまで保持する。図３の例では、Ｓ／Ｈ回路３１は、時刻Ｔ3においてアナログ画素信号ａP1をサンプリングし、時刻Ｔ4まで保持する。さらに、Ｓ／Ｈ回路３１は、時刻Ｔ4においてアナログ画素信号ａP2をサンプリングし、時刻Ｔ4の後にパルスＰlsを検出する時刻まで保持する。

ＡＤＣ３３は、時刻Ｔ3から時刻Ｔ4までの間に、Ｓ／Ｈ回路３１が保持しているアナログ画素信号ａP1を、デジタル画素信号ｄP1に変換する。出力回路３５は、デジタル画素信号ｄP1を、制御部６に出力する。また、ＡＤＣ３３は、時刻Ｔ4から時刻Ｔ7までの間に、Ｓ／Ｈ回路３１が保持しているアナログ画素信号ａP2を、デジタル画素信号ｄP2に変換する。出力回路３５は、デジタル画素信号ｄP2を、制御部６に出力する。

制御部６は、デジタル画素信号ｄP1及びデジタル画素信号ｄP2の何れかの一方のデジタル画素信号を削除し、他方のデジタル画素信号ｄPに基づいて、原稿に形成されている画像を示す画像情報Ｉmgが示す複数の画素のうちの１つの画素の画素値を決定する。

１．２．実施形態のまとめ
以上、実施形態において、イメージスキャナー１は、画像を読み取る読取部２と、読取部２に基準クロック信号ＭCLKを供給する制御部６とを備える。読取部２は、イメージセンサー４と、変換部３とを含む。イメージセンサー４は、画像から反射された光をアナログ画素信号ａPに変換する。画像から反射された光は、「画像からの光」の一例である。変換部３は、アナログ画素信号ａPをデジタル画素信号ｄPに変換する。変換部３に含まれるＴＧ３９と分周回路５とにより、「生成回路」を形成する。生成回路は、センサークロック信号ＣCLKを生成する。イメージセンサー４は、センサークロック信号ＣCLKに同期して動作する。
実施形態によれば、変換部３がイメージセンサー４にセンサークロック信号ＣCLKを供給することにより、制御部６がイメージセンサー４にクロック信号を供給しなくてよい。以下、制御部６がイメージセンサー４にクロック信号を供給する態様である参考例１を用いて、実施形態の効果について説明する。

図４は、参考例１におけるイメージスキャナー１aの構成の一例を示す機能ブロック図である。イメージスキャナー１aは、読取部２が変換部３の替わりにＡＦＥ３０を有し、制御部６の替わりに制御部６aを有する点において、イメージスキャナー１と異なる。

制御部６aは、基準クロック信号ＭCLKと、光源７を制御するための信号と、駆動機構８を制御するための信号とに加えて、センサークロック信号ＣCLKaを生成する。制御部６aは、センサークロック信号ＣCLKaをイメージセンサー４に供給する。

図４に示すように、イメージスキャナー１aは、制御部６aが基準クロック信号ＭCLKをＡＦＥ３０に伝送する配線と、制御部６aがセンサークロック信号ＣCLKaをイメージセンサー４に伝送する配線とを有する。一方、図１に示すように、実施形態では、イメージスキャナー１は、制御部６が基準クロック信号ＭCLKをＡＦＥ３０に供給する配線を有し、制御部６がセンサークロック信号ＣCLKをイメージセンサー４に伝送する配線を有さない。従って、本実施形態によれば、制御部６が供給するクロック信号を伝送する配線の数を減らすことができて、イメージスキャナー１の構成を簡素化できる。より具体的には、制御部６は、イメージスキャナー１の各部の動作を制御するため、イメージスキャナー１の各部と接続する配線によって接続されている。従って、制御部６に接続されている配線の数を減らすことにより、イメージスキャナー１の構成を簡素化できる。
また、図１に示すように、キャリッジＣＡが変換部３とイメージセンサー４とを収容しているため、一般的に、制御部６とイメージセンサー４との距離は、変換部３とイメージセンサー４との距離より長い。従って、本実施形態に示すように、変換部３がイメージセンサー４にセンサークロック信号ＣCLKを供給することにより、参考例１と比較して、イメージセンサー４に供給されるセンサークロック信号ＣCLKを伝送する配線の長さを短くできる。

また、ＴＧ３９が、ＴＧクロック信号ＴCLKを生成し、分周回路５は、ＴＧクロック信号ＴCLKを分周してセンサークロック信号ＣCLKを生成する。
実施形態によれば、ＴＧ３９が、イメージセンサー４が動作可能な周波数の上限よりも高い周波数のクロック信号しか生成できない場合であっても、分周回路５がＴＧクロック信号ＴCLKを分周することにより、イメージセンサー４が動作可能な周波数のクロック信号を生成できる。

また、変換部３は、Ｓ／Ｈ回路３１をさらに備える。Ｓ／Ｈ回路３１は、アナログ画素信号ａPを示す電圧を基準クロック信号ＭCLKに同期してサンプリングし、サンプリングした電圧を保持する。
本実施形態によれば、Ｓ／Ｈ回路３１によって、アナログ画素信号ａPを保持できる。

また、基準クロック信号ＭCLKの周波数は、センサークロック信号ＣCLKの周波数より高い。基準クロック信号ＭCLKの周波数がセンサークロック信号ＣCLKの周波数より高いことは、「第１クロック信号の周波数は、第２クロック信号の周波数と異なる」ことの一例である。
本実施形態によれば、ＡＦＥ３０が動作可能な周波数の下限値が、イメージセンサー４が動作可能な周波数の上限値よりも高い場合であっても、イメージスキャナー１は、スキャニング処理を実行できる。

２．変形例
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。

２．１．第１変形例
実施形態におけるイメージスキャナー１は、ＡＦＥ３０の外にＴＧ３９を有する態様であったが、ＡＦＥ３０の中にＴＧ３９を有してもよい。

２．２．第２変形例
実施形態及び第１変形例において、イメージセンサー４は、画像から反射された光をアナログ画素信号ａPに変換したが、これに限らない。例えば、原稿が、写真フィルム等の透過原稿である場合、イメージセンサー４は、原稿に形成された画像を透過した光をアナログ画素信号ａPに変換してもよい。画像を透過した光は、「画像からの光」の一例である。

２．３．第３変形例
実施形態、第１変形例、及び、第２変形例において、基準クロック信号ＭCLKの周波数は、センサークロック信号ＣCLKの周波数より高いが、これに限らない。例えば、基準クロック信号ＭCLKの周波数は、センサークロック信号ＣCLKの周波数より低くてもよい。例えば、第３変形例におけるイメージスキャナー１は、分周回路５の替わりに、ＴＧクロック信号ＴCLKの周波数を逓倍したクロック信号を生成する逓倍回路を有してもよい。
なお、実施形態では、基準クロック信号ＭCLKの周波数は、センサークロック信号ＣCLKの周波数の２倍であるが、これに限らず、３倍、又は、４倍等であってもよい。

２．４．第４変形例
実施形態、第１変形例、及び、第２変形例において、イメージスキャナー１は、分周回路５を有さなくてもよい。例えば、ＴＧ３９が、基準クロック信号ＭCLKの周波数よりも低い周波数のセンサークロック信号ＣCLKを生成してもよい。

２．５．第５変形例
実施形態、及び、第１変形例乃至第４変形例において、基準クロック信号ＭCLKとＴＧクロック信号ＴCLKとは異なる周波数であったが、同一でもよい。

２．６．第６変形例
実施形態、及び、第１変形例乃至第５変形例において、キャリッジＣＡは、変換部３とイメージセンサー４と光源７とを収容しているが、イメージセンサー４と光源７とを収容し、変換部３を収容しなくてもよい。

２．７．第７変形例
実施形態、及び、第１変形例乃至第６変形例において、１つの画素の画素値は、赤色の画素値と、緑色の画素値と、青色の画素値とを有したが、特にこれに限らない。例えば、１つの画素の画素値は、シアンの画素値と、マゼンタの画素値と、イエローの画素値と、ブラックの画素値とを有してもよい。

１，１a…イメージスキャナー、２…読取部、３…変換部、４…イメージセンサー、５…分周回路、６，６a…制御部、７…光源、８…駆動機構、３０…ＡＦＥ、３１…Ｓ／Ｈ回路、３３…ＡＤＣ、３５…出力回路、３７…制御回路、４１…センサーチップ、ＣＡ…キャリッジ、ＣCLK，ＣCLKa…センサークロック信号、ＦＳ…面、ＧＤ…原稿台、ＧＲ…透過部材、Ｉmg…画像情報、ＭCLK…基準クロック信号、Ｐls，Ｐls1，Ｐls2…パルス、ＳＣ…スキャナーカバー、ＴCLK…ＴＧクロック信号、Ｔm…基準期間、Ｔu…期間、ＶSMP…ＳＨ制御信号、ａP，ａP1，ａP2…アナログ画素信号、ｄP，ｄP1，ｄP2…デジタル画素信号。

Claims (4)

1. 画像を読み取る読取部と、
   前記読取部に第１クロック信号を供給する制御部と、を備え、
   前記読取部は、
   前記画像からの光をアナログの第１画素信号に変換する第１変換回路と、
   前記第１画素信号をデジタルの第２画素信号に変換する第２変換回路と、を備え、
   前記第２変換回路は、
   第２クロック信号を生成する生成回路を備え、
   前記第１変換回路は、前記第２クロック信号に同期して動作する、
   ことを特徴とする画像処理装置。
2. 前記生成回路は、
   第３クロック信号を生成する第１回路と、
   前記第３クロック信号を分周して前記第２クロック信号を生成する第２回路と、
   を備えることを特徴とする請求項１に記載の画像処理装置。
3. 前記第２変換回路は、
   前記第１画素信号を示す電圧を前記第１クロック信号に同期してサンプリングし、サンプリングした電圧を保持するサンプルホールド回路をさらに備える、
   ことを特徴とする請求項１又は２に記載の画像処理装置。
4. 前記第１クロック信号の周波数は、前記第２クロック信号の周波数と異なる、
   ことを特徴とする請求項１から３の何れか１項に記載の画像処理装置。

Images