JP2022087998A - 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム - Google Patents
設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム Download PDFInfo
- Publication number
- JP2022087998A JP2022087998A JP2020200192A JP2020200192A JP2022087998A JP 2022087998 A JP2022087998 A JP 2022087998A JP 2020200192 A JP2020200192 A JP 2020200192A JP 2020200192 A JP2020200192 A JP 2020200192A JP 2022087998 A JP2022087998 A JP 2022087998A
- Authority
- JP
- Japan
- Prior art keywords
- information
- thermal analysis
- current detection
- detection element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/12—Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Human Computer Interaction (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
Abstract
Description
[先行技術文献]
[特許文献]
[特許文献1] 特開2005-84895
Claims (28)
- 熱解析対象の基板情報および電流検出素子情報を含む解析条件を入力する入力手段と、
熱解析手段により熱解析された熱解析結果の出力形式を設定する設定手段と、
前記解析条件に基づく前記熱解析結果を、前記設定手段により設定された出力形式で表示部に表示するように表示部を制御する表示制御手段と、
を備え、
前記表示制御手段は、前記入力手段により入力された第1の解析条件に基づく第1熱解析結果と、前記第1の解析条件から前記基板情報および前記電流検出素子情報の少なくとも一方を変更した第2の解析条件に基づく第2熱解析結果とを、互いに識別可能な態様で前記表示部に表示するように前記表示部を制御する、
設計支援装置。 - 前記入力手段により前記第1の解析条件が入力された場合、前記第1の解析条件と同一の前記基板情報および前記第1の解析条件と異なる前記電流検出素子情報が前記第2の解析条件として入力されたことを条件として、前記表示制御手段は、前記第1熱解析結果と前記第2熱解析結果とを、互いに識別可能な態様で前記表示部に表示するように前記表示部を制御する、請求項1に記載の設計支援装置。
- 前記入力手段により前記第1の解析条件が入力された場合、前記第1の解析条件と異なる前記基板情報および前記第1の解析条件と同一の前記電流検出素子情報が前記第2の解析条件として入力されたことを条件として、前記表示制御手段は、前記第1熱解析結果と前記第2熱解析結果とを、互いに識別可能な態様で前記表示部に表示するように前記表示部を制御する、請求項1または2に記載の設計支援装置。
- 前記電流検出素子情報は、電流検出素子の抵抗温度係数を含み、
前記表示制御手段は、前記電流検出素子情報を前記表示部に表示するように前記表示部を制御する、
請求項1から3のいずれか一項に記載の設計支援装置。 - 前記電流検出素子情報は、電流検出素子の大きさ、および、前記電流検出素子の抵抗値の少なくとも一方を含み、
前記表示制御手段は、前記電流検出素子情報を前記表示部に表示するように前記表示部を制御する、
請求項1から4のいずれか一項に記載の設計支援装置。 - 前記解析条件は、前記熱解析対象の環境情報をさらに含み、
前記環境情報は、前記熱解析対象の環境の温度、前記環境の対流熱伝達率、および、前記環境の輻射熱伝達率の少なくとも1つを含む、
請求項1から5のいずれか一項に記載の設計支援装置。 - 前記熱解析対象に係る基板は、1つの導体層、または、前記基板の厚さ方向に設けられた複数の導体層を有し、
前記基板情報は、前記導体層の数、前記導体層の厚さおよび前記導体層の面積の少なくとも1つを含み、
前記表示制御手段は、前記基板情報を前記表示部に表示するように前記表示部を制御する、
請求項6に記載の設計支援装置。 - 前記基板の平面視において、前記複数の導体層の形状が同じである、請求項7に記載の設計支援装置。
- 前記基板の平面視において、前記複数の導体層のうちの第1導体層と第2導体層との形状が異なる場合、前記基板情報は、前記第1導体層の情報および前記第2導体層の情報を含む、
請求項7に記載の設計支援装置。 - 前記環境情報は、前記基板の表面状態および前記基板の配置方向の少なくとも一方をさらに含む、請求項7から9のいずれか一項に記載の設計支援装置。
- 前記環境情報は、前記導体層に流れる実効電流の値をさらに含む、請求項7から10のいずれか一項に記載の設計支援装置。
- 前記入力手段は、前記基板情報、前記電流検出素子情報および前記環境情報から選択された、第1の情報および前記第1の情報と異なる第2の情報を入力し、
前記設定手段は、前記出力形式を、前記第1の情報と前記第2の情報との関係を示す形式に設定し、
前記表示制御手段は、前記第1熱解析結果と前記第2熱解析結果とを、前記設定手段により設定された前記形式により、前記表示部に表示するように前記表示部を制御する、請求項6から11のいずれか一項に記載の設計支援装置。 - 前記熱解析手段が前記熱解析対象を熱解析した場合、前記設定手段は、前記形式を変更不可能に設定する、請求項12に記載の設計支援装置。
- 前記設定手段が前記形式を変更不可能に設定している場合において、前記入力手段が、前記基板情報、前記電流検出素子情報および前記環境情報から選択された、前記第1の情報と異なり且つ前記第2の情報と異なる第3の情報を入力した場合、前記表示制御手段は、前記表示部に警告を表示するように、前記表示部を制御する、請求項13に記載の設計支援装置。
- 前記入力手段が前記形式の初期化を入力した場合、前記設定手段は、前記形式を変更可能に設定する、請求項13または14に記載の設計支援装置。
- 前記出力形式が前記形式に設定されている場合において、前記入力手段が、前記基板情報、前記電流検出素子情報および前記環境情報から選択された、前記第1の情報と異なり且つ前記第2の情報と異なる第3の情報を入力した場合、前記設定手段は、前記出力形式を、前記第1の情報と前記第2の情報との関係を示す前記形式から、前記第3の情報と前記第2の情報との関係を示す形式に設定し、
前記表示制御手段は、前記第1熱解析結果と前記第2熱解析結果とを、前記第3の情報と前記第2の情報との関係を示す前記形式により、前記表示部に表示するように前記表示部を制御する、
請求項12に記載の設計支援装置。 - 前記熱解析手段は、前記入力手段により前記第2の解析条件が入力されるごとに、前記熱解析対象を熱解析し、
前記表示制御手段は、前記熱解析手段が前記熱解析対象を熱解析するごとに、前記第2熱解析結果を前記表示部に表示するように前記表示部を制御する、
請求項1から16のいずれか一項に記載の設計支援装置。 - 前記表示制御手段は、前記表示部に前記第1熱解析結果を表示した状態で、前記表示部に前記第2熱解析結果を表示するように前記表示部を制御する、請求項17に記載の設計支援装置。
- 前記表示制御手段は、前記第1の解析条件および前記第2の解析条件を前記表示部にさらに表示するように前記表示部を制御し、且つ、前記第1の解析条件と前記第2の解析条件との相違点が互いに識別可能な態様で前記表示部に表示するように、前記表示部を制御する、請求項1から17のいずれか一項に記載の設計支援装置。
- 前記入力手段は、第1電流検出素子に係る前記電流検出素子情報である第1電流検出素子情報、および、前記第1電流検出素子と異なる第2電流検出素子に係る前記電流検出素子情報である第2電流検出素子情報の少なくとも一方を入力し、
前記入力手段が、前記第1電流検出素子を含む前記熱解析対象の熱解析の開始を入力した場合、前記熱解析手段は、前記第1電流検出素子情報を含む前記第1の解析条件に基づいて、前記熱解析対象を熱解析し、
前記入力手段が、前記第2電流検出素子を含む前記熱解析対象の熱解析の開始を入力した場合、前記熱解析手段は、前記第2電流検出素子情報を含む前記第2の解析条件に基づいて、前記熱解析対象を熱解析する、
請求項1から19のいずれか一項に記載の設計支援装置。 - 入力手段が、熱解析対象の基板情報および電流検出素子情報を含む解析条件を入力する解析条件入力ステップと、
設定手段が、熱解析手段により熱解析された熱解析結果の出力形式を設定する出力形式設定ステップと、
表示制御手段が、前記解析条件に基づく前記熱解析結果を、前記出力形式設定ステップにおいて設定された出力形式で表示部に表示する表示ステップと、
を備え、
前記表示ステップは、前記解析条件入力ステップにおいて入力された第1の解析条件に基づく第1熱解析結果と、前記第1の解析条件から前記基板情報および前記電流検出素子情報の少なくとも一方を変更した第2の解析条件に基づく第2熱解析結果とを、互いに識別可能な態様で前記表示部に表示するステップである、
設計支援方法。 - 前記電流検出素子情報は、電流検出素子の抵抗温度係数を含む、請求項21に記載の設計支援方法。
- 前記解析条件は、前記熱解析対象の環境情報をさらに含み、
前記環境情報は、前記熱解析対象の環境の温度、前記環境の対流熱伝達率、および、前記環境の輻射熱伝達率の少なくとも1つを含む、
請求項21または22に記載の設計支援方法。 - 前記入力手段が、前記基板情報、前記電流検出素子情報および前記環境情報から、第1の情報と、前記第1の情報と異なる第2の情報とを入力する出力形式入力ステップをさらに備え、
前記出力形式設定ステップは、前記出力形式を、前記第1の情報と前記第2の情報との関係を示す形式に設定するステップである、
請求項23に記載の設計支援方法。 - 前記解析条件入力ステップは、前記入力手段が、第1電流検出素子に係る前記電流検出素子情報である第1電流検出素子情報、および、前記第1電流検出素子と異なる第2電流検出素子に係る前記電流検出素子情報である第2電流検出素子情報の少なくとも一方を入力するステップであり、
前記入力手段が、前記第1電流検出素子を含む前記熱解析対象または前記第2電流検出素子を含む前記熱解析対象の熱解析の開始を入力する開始入力ステップと、
前記熱解析手段が、前記熱解析対象を熱解析する熱解析ステップと、
をさらに備え、
前記開始入力ステップにおいて、前記入力手段が、前記第1電流検出素子を含む前記熱解析対象の熱解析の開始を入力した場合、前記熱解析手段は、前記第1電流検出素子情報を含む前記第1の解析条件に基づいて、前記熱解析対象を熱解析し、
前記開始入力ステップにおいて、前記入力手段が、前記第2電流検出素子を含む前記熱解析対象の熱解析の開始を入力した場合、前記熱解析手段は、前記第2電流検出素子情報を含む前記第2の解析条件に基づいて、前記熱解析対象を熱解析する、
請求項21から24のいずれか一項に記載の設計支援方法。 - 前記熱解析ステップは、前記熱解析手段が、前記第1の解析条件に基づいて前記熱解析対象を熱解析する第1熱解析ステップと、前記第2の解析条件に基づいて前記熱解析対象を熱解析する第2熱解析ステップと、を含み、
制御手段が、前記第1熱解析ステップの後、前記解析条件入力ステップに戻るかを判断する判断ステップをさらに備え、
前記判断ステップにおいて、前記制御手段が前記解析条件入力ステップに戻ると判断した場合、前記熱解析手段が前記第2熱解析ステップを実施する、
請求項25に記載の設計支援方法。 - コンピュータを、請求項1から20のいずれか一項に記載の設計支援装置として機能させるための設計支援プログラム。
- 請求項1から20のいずれか一項に記載の設計支援装置と、
前記熱解析手段と、
前記表示部と、
記憶手段と、
を備え、
前記記憶手段は、前記基板情報、前記電流検出素子情報および前記熱解析結果の少なくとも1つを記憶する、
設計支援システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020200192A JP7219747B2 (ja) | 2020-12-02 | 2020-12-02 | 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム |
US17/457,243 US20220171909A1 (en) | 2020-12-02 | 2021-12-01 | Assist apparatus, design assist method, design assist system, and computer readable medium |
CN202111457442.5A CN114595493A (zh) | 2020-12-02 | 2021-12-02 | 设计辅助装置、方法、系统、程序 |
DE102021213690.7A DE102021213690A1 (de) | 2020-12-02 | 2021-12-02 | Entwurfsunterstützungsvorrichtung, entwurfsunterstützungsverfahren, entwurfsunterstützungssystem und entwurfsunterstützungsprogramm |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020200192A JP7219747B2 (ja) | 2020-12-02 | 2020-12-02 | 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022087998A true JP2022087998A (ja) | 2022-06-14 |
JP7219747B2 JP7219747B2 (ja) | 2023-02-08 |
Family
ID=81586349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020200192A Active JP7219747B2 (ja) | 2020-12-02 | 2020-12-02 | 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220171909A1 (ja) |
JP (1) | JP7219747B2 (ja) |
CN (1) | CN114595493A (ja) |
DE (1) | DE102021213690A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03237565A (ja) * | 1990-02-14 | 1991-10-23 | Mitsubishi Electric Corp | 電子回路シミュレーションシステム |
US20030154048A1 (en) * | 2002-02-14 | 2003-08-14 | Brian Amick | Method for decoupling capacitor optimization for a temperature sensor design |
WO2016080470A1 (ja) * | 2014-11-18 | 2016-05-26 | 日立金属株式会社 | 磁気センサ及びその製造方法並びにそれを用いた電流量検出器 |
JP2016102758A (ja) * | 2014-11-28 | 2016-06-02 | 国立大学法人大阪大学 | 金属酸化物半導体センサ、および、その製造方法 |
-
2020
- 2020-12-02 JP JP2020200192A patent/JP7219747B2/ja active Active
-
2021
- 2021-12-01 US US17/457,243 patent/US20220171909A1/en active Pending
- 2021-12-02 CN CN202111457442.5A patent/CN114595493A/zh active Pending
- 2021-12-02 DE DE102021213690.7A patent/DE102021213690A1/de active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03237565A (ja) * | 1990-02-14 | 1991-10-23 | Mitsubishi Electric Corp | 電子回路シミュレーションシステム |
US20030154048A1 (en) * | 2002-02-14 | 2003-08-14 | Brian Amick | Method for decoupling capacitor optimization for a temperature sensor design |
WO2016080470A1 (ja) * | 2014-11-18 | 2016-05-26 | 日立金属株式会社 | 磁気センサ及びその製造方法並びにそれを用いた電流量検出器 |
JP2016102758A (ja) * | 2014-11-28 | 2016-06-02 | 国立大学法人大阪大学 | 金属酸化物半導体センサ、および、その製造方法 |
Non-Patent Citations (1)
Title |
---|
近藤玲 ほか: "エアコン用インバータの電流検出回路における信号ノイズ・熱解析", 平成29年電気学会全国大会講演論文集[CD−ROM], JPN6022034552, 17 March 2017 (2017-03-17), JP, pages 239 - 240, ISSN: 0004854233 * |
Also Published As
Publication number | Publication date |
---|---|
JP7219747B2 (ja) | 2023-02-08 |
CN114595493A (zh) | 2022-06-07 |
US20220171909A1 (en) | 2022-06-02 |
DE102021213690A1 (de) | 2022-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6438504B2 (en) | Method of calculating thermal resistance in semiconductor package accommodating semiconductor chip within a case which can be applied to calculation for semiconductor package with radiation fins | |
US20130167103A1 (en) | System and Method For Use Case-Based Thermal Analysis of Heuristically Determined Component Combinations and Layouts In A Portable Computing Device | |
CN101641699A (zh) | 分析装置、分析方法以及分析程序 | |
US10169502B2 (en) | Addressing of process and voltage points | |
JP2022087998A (ja) | 設計支援装置、設計支援方法、設計支援システムおよび設計支援プログラム | |
JP4028490B2 (ja) | 信頼性解析装置、信頼性解析方法及び信頼性解析プログラム | |
EP2088523A1 (en) | Analysis supporting apparatus, analysis supporting method, and analysis supporting program | |
JP2006313127A (ja) | はんだ接続部評価システム | |
US10156512B2 (en) | System and method for measuring thermal reliability of multi-chip modules | |
Knox et al. | Machine learning and simulation based temperature prediction on high-performance processors | |
CN104155594B (zh) | 模块并入的检测方法和装置 | |
TWI791243B (zh) | 被動冷卻硬體組件 | |
JP2009048505A (ja) | 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 | |
JP2019148936A (ja) | 製品設計支援システム | |
Jaafar et al. | Delay performance due to thermal variation on field‐programmable gate array via the adoption of a stable ring oscillator | |
WO2019176282A1 (ja) | 抵抗器の熱解析モデル及びその熱解析装置、並びに、熱解析プログラム及びモデル生成プログラム | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
KR100990914B1 (ko) | 해석 지원 장치, 해석 지원 방법 및 해석 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
Cole et al. | Forced convection board level thermal design methodology for electronic systems | |
Touati et al. | Accurate On-Chip Thermal Peak Detection Based on Heuristic Algorithms and Embedded Temperature Sensors | |
JP2011128711A (ja) | 回路情報管理装置、その方法、及びプログラム | |
Jha et al. | Microprocessor Temperature Sensing and Thermal Management | |
JP7507108B2 (ja) | 表示制御装置、プログラム、及び表示制御方法 | |
Martin et al. | Multi-domain LED digital twin generation and its corresponding product digital design flow: Delphi4LED state-of-the-art and outlook | |
JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220518 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220518 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7219747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |