JP2022084391A - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP2022084391A
JP2022084391A JP2020196241A JP2020196241A JP2022084391A JP 2022084391 A JP2022084391 A JP 2022084391A JP 2020196241 A JP2020196241 A JP 2020196241A JP 2020196241 A JP2020196241 A JP 2020196241A JP 2022084391 A JP2022084391 A JP 2022084391A
Authority
JP
Japan
Prior art keywords
barrier layer
semiconductor device
base plate
central portion
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020196241A
Other languages
English (en)
Other versions
JP7384146B2 (ja
Inventor
勇輔 梶
Yusuke Kaji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020196241A priority Critical patent/JP7384146B2/ja
Priority to US17/319,186 priority patent/US11837514B2/en
Priority to DE102021121982.5A priority patent/DE102021121982A1/de
Priority to CN202111400974.5A priority patent/CN114551361A/zh
Publication of JP2022084391A publication Critical patent/JP2022084391A/ja
Application granted granted Critical
Publication of JP7384146B2 publication Critical patent/JP7384146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】バリア層を安定して積み重ねることができる半導体装置および電力変換装置を得ることを目的とする。【解決手段】本開示に係る半導体装置は、ベース板と、平面視で該ベース板の直上の領域を囲むケースと、該領域に設けられた半導体チップと、該領域を充填する封止樹脂と、該封止樹脂の上に設けられたバリア層と、を備え、該バリア層は、該ベース板と対向する第１面と、該第１面と反対側の第２面と、該第２面から上方に突出した凸部と、を有し、該第１面は、該バリア層の中心部で最も該ベース板との距離が短く、該中心部から離れるほど連続して該ベース板との距離が長くなり、該凸部は、該中心部を避けて少なくとも該中心部の両側に設けられ、該凸部の該第２面からの高さは、該第１面のうち該凸部の直下の部分と、該第１面のうち該中心部に設けられた部分との該バリア層の厚さ方向の距離よりも大きい。【選択図】図１

Description

本開示は、半導体装置および電力変換装置に関する。
特許文献１には、パワー半導体モジュールが開示されている。このパワー半導体モジュールは、絶縁基板と、第１導電回路パターンと、第２導電回路パターンと、第１半導体素子と、第２半導体素子と、封止部材と、バリア層とを備える。封止部材は、第１半導体素子と第２半導体素子と第１導電回路パターンと第２導電回路パターンとを封止している。バリア層は、水分及び硫黄ガスのようなガスがパワー半導体モジュールの内部に侵入することを防止する。封止部材には応力緩和部が設けられている。封止部材の外表面は、少なくとも応力緩和部において、パワー半導体モジュールの中央部に近づくにつれて徐々に深く凹むように形成されている。
国際公開第２０１９－２３９６１５号公報
特許文献１では、バリア層が下方に突出することで、封止部材に応力緩和部が形成されている。このような構造のバリア層は、水平を保った状態で静置することが困難であり、安定して積み重ねることができない可能性がある。また、半導体装置に搭載するための取得時に、バリア層に傾きまたは落下が発生するおそれがある。
本開示は、上述の課題を解決するためになされたもので、バリア層を安定して積み重ねることができる半導体装置および電力変換装置を得ることを目的とする。
第１の開示に係る半導体装置は、ベース板と、平面視で該ベース板の直上の領域を囲むケースと、該領域に設けられた半導体チップと、該領域を充填する封止樹脂と、該封止樹脂の上に設けられたバリア層と、を備え、該バリア層は、該ベース板と対向する第１面と、該第１面と反対側の第２面と、該第２面から上方に突出した凸部と、を有し、該第１面は、該バリア層の中心部で最も該ベース板との距離が短く、該中心部から離れるほど連続して該ベース板との距離が長くなり、該凸部は、該中心部を避けて少なくとも該中心部の両側に設けられ、該凸部の該第２面からの高さは、該第１面のうち該凸部の直下の部分と、該第１面のうち該中心部に設けられた部分との該バリア層の厚さ方向の距離よりも大きい。
第２の開示に係る半導体装置は、ベース板と、平面視で該ベース板の直上の領域を囲むケースと、該領域に設けられた半導体チップと、該領域を充填する封止樹脂と、該封止樹脂の上に設けられたバリア層と、を備え、該バリア層は、該ベース板と対向する第１面と、該第１面と反対側の第２面と、該第１面から下方に突出した凸部と、を有し、該第１面は、該バリア層の中心部で最も該ベース板との距離が短く、該中心部から離れるほど連続して該ベース板との距離が長くなり、該凸部は、該中心部を避けて少なくとも該中心部の両側に設けられ、該凸部の該第２面からの高さは、該中心部での該バリア層の厚さよりも大きい。
第１、第２の開示に係る半導体装置では、バリア層を積み重ねた際に凸部によって形成された空間にバリア層の第１面側の突出した部分を収納できる。従って、バリア層を安定して積み重ねることができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の拡大図である。 実施の形態１に係るバリア層を積み重ねた状態を示す図である。 第１面の一例を示す底面図である。 第１の変形例に係る第１面を示す底面図である。 第２の変形例に係る第１面を示す底面図である。 凸部の一例を示す平面図である。 第１の変形例に係る凸部を示す平面図である。 第２の変形例に係る凸部を示す平面図である。 第３の変形例に係る凸部を示す平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係るバリア層を積み重ねた状態を示す図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態５に係るバリア層を積み重ねた状態を示す図である。 実施の形態６に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
各本実施の形態に係る半導体装置および電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、ベース板１１と、平面視でベース板１１の直上の領域を囲むケース１８を備える。ケース１８に囲まれた領域には、複数の半導体チップ１４、１６および複数の絶縁基板３０が設けられる。複数の絶縁基板３０は、ベース板１１の上面に接合材１２で接合される。半導体チップ１４は、接合材１３で絶縁基板３０上に搭載される。半導体チップ１６は、接合材１５で絶縁基板３０上に搭載される。
ケース１８には端子１９が挿入されている。絶縁基板３０は配線材１７によって端子１９と接続される。半導体チップ１４、１６は、絶縁基板３０、配線材１７、端子１９を介して半導体装置１００の外部と電気的に接続される。また、半導体チップ１４、１６は、絶縁基板３０、配線材１７を介して電気的に接続される。
ケース１８に囲まれた領域は、封止樹脂２０で充填される。封止樹脂２０の上にはバリア層４０が設けられる。
図１では２つの絶縁基板３０が示されているが、絶縁基板３０は半導体装置１００の定格容量、配線仕様によって、更に設けられても良い。半導体装置１００が備える絶縁基板３０は１つであっても良い。また、半導体装置１００が備える半導体チップは１つ以上であれば良い。
ベース板１１の材質は限定されない。ベース板１１は、銅、アルミニウム、銅―モリブデン合金（ＣｕＭｏ）などの金属材料で構成されても良い。また、ベース板１１は、炭化ケイ素―アルミ複合材（ＡｌＳｉＣ）、炭化ケイ素―マグネシウム複合材（ＭｇＳｉＣ）などの複合材料で構成されても良い。また、ベース板１１はエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、またはポリフェニレンサルファイド（ＰＰＳ）樹脂のような有機材料で構成されても良い。
絶縁基板３０は、導電部３１と、絶縁層３２と、導電回路部３３とを有する。絶縁基板３０は、半導体装置１００の定格容量、配線仕様によって、複数の導電回路部３３を有しても良い。
絶縁層３２の材質は限定されない。絶縁層３２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、または窒化ホウ素（ＢＮ）のような、無機セラミックス材料で構成されても良い。また、絶縁層３２は、樹脂材料中に微粒子およびフィラーの少なくとも１つが分散されたもので構成されていても良い。微粒子、フィラーは、無機セラミックス材料で構成されても良い。無機セラミックス材料は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、窒化ホウ素（ＢＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）または酸化ホウ素（Ｂ２Ｏ３）である。微粒子、フィラーは、シリコーン樹脂またはアクリル樹脂のような樹脂材料で形成されても良い。微粒子、フィラーが分散される樹脂は、電気絶縁性を有している。微粒子、フィラーが分散される樹脂は限定されない。微粒子、フィラーが分散される樹脂は、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂またはアクリル樹脂で構成されても良い。
導電部３１と導電回路部３３の材質は限定されない。導電部３１と導電回路部３３は、銅またはアルミニウムのような金属材料で形成されても良い。導電部３１と導電回路部３３は、同じ材料で形成されても良く、異なる材料で形成されても良い。また、導電部３１がベース板１１を兼ねていても良い。この場合、ベース板１１を兼ねた導電部３１の上に絶縁層３２が形成され、絶縁層３２の上に１つまたは複数の導電回路部３３が形成される。
ケース１８は、電気絶縁性を有する材料から形成される。ケース１８は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂またはポリフェニレンサルファイド（ＰＰＳ）樹脂などで構成されても良い。
封止樹脂２０は、例えばシリコーンゲルまたはエポキシ樹脂から形成される。封止樹脂２０は、シリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂またはアクリル樹脂のような絶縁性樹脂で形成されても良い。また、封止樹脂２０は、強度および熱伝導性を向上させる微粒子またはフィラーが分散された絶縁性樹脂材料で形成されても良い。微粒子、フィラーは、無機セラミックス材料で構成されても良い。無機セラミックス材料は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、窒化ホウ素（ＢＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）または酸化ホウ素（Ｂ２Ｏ３）である。
バリア層４０は、水分またはガスの透過性が低い材料で形成される。バリア層４０は、例えば封止樹脂２０よりも水分またはガスの透過性の低い材料で形成される。バリア層４０は、半導体装置１００が動作環境中で晒される可能性のあるガスまたは水分が半導体装置１００の内部に侵入することを防止する。ガスは例えば硫黄ガスである。
バリア層４０は、例えばポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタラート（ＰＢＴ）もしくはポリエーテルエーテルケトン（ＰＥＥＫ）のような熱可塑性樹脂で形成される。バリア層４０は、熱硬化性樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）のようなフッ素系樹脂、セラミックス材料もしくはガラス材料から形成されても良い。また、バリア層４０はこれらの混合物で構成されても良い。
バリア層４０は、ベース板１１と対向する第１面４１と、第１面４１と反対側の第２面４２と、第２面４２から上方に突出した凸部４３とを有する。第１面４１は下方に突出している。第１面４１は、バリア層４０の中心部で最もベース板１１との距離が短い。第１面４１は、バリア層４０の中心部から離れるほど連続してベース板１１との距離が長くなる。第１面４１は、頂点４４から外周部に向かって傾斜している。
図２は実施の形態１に係る半導体装置１００の拡大図である。バリア層４０を封止樹脂２０に搭載する際、最初に第１面４１の突出部が封止樹脂２０に接触する。その後、第１面４１の傾斜に沿って、バリア層４０と封止樹脂２０との接触部分が拡大していく。最終的に第１面４１の全体と封止樹脂２０とが接触した状態で、バリア層４０は安定する。
このとき、バリア層４０と封止樹脂２０との接触時に気泡５１が巻き込まれたとしても、気泡５１は第１面４１の傾斜に沿ってバリア層４０の外周部へ追い出される。このため、バリア層４０とケース１８の間から気泡５１が排出される。半導体装置１００の内部に気泡５１が存在すると、応力分布が変化する可能性がある。また、絶縁性が低下するおそれがある。本実施の形態では、半導体装置１００の内部に残留する気泡５１を抑制できる。従って、耐環境性であり、信頼性の高い半導体装置１００を得ることができる。
図３は、実施の形態１に係るバリア層４０を積み重ねた状態を示す図である。半導体装置１００の製造工程では、例えば複数の半導体装置１００に対して、バリア層４０を封止樹脂２０の上に連続して搭載する。この際、バリア層４０を重ねて保管することで、搭載作業時のスペースの節約および作業効率の向上が可能となる。
本実施の形態では、バリア層４０を積み重ねた際に凸部４３によって形成された空間にバリア層４０の第１面４１の突出部を収納できる。従って、バリア層４０を安定して積み重ねることができる。つまり、バリア層４０の傾きを抑制して、バリア層を積層させることができる。バリア層４０が傾いた状態で、手動もしくは自動でバリア層４０を取得しようとすると、バリア層４０が落下するおそれがある。また、バリア層４０が傾いた状態で搭載されるおそれがある。本実施の形態では、凸部４３により安定した品質の半導体装置１００を提供することができる。
凸部４３は、直上のバリア層４０を保持可能に設けられる。具体的には、凸部４３は、バリア層４０の中心部を避けて、少なくともバリア層４０の中心部の両側に設けられる。
また、凸部４３は、第１面４１の突出部を収納可能に設けられる。具体的には、凸部４３の第２面４２からの高さ８２は、第１面４１のうち凸部４３の直下の部分と、第１面４１のうちバリア層４０の中心部に設けられた部分とのバリア層４０の厚さ方向の距離８３よりも大きい。本実施の形態では、凸部４３はバリア層４０の端部に設けられる。この場合、凸部４３の高さ８２は、バリア層４０の端部と中央部における第１面４１の高低差よりも大きい。凸部４３の高さ８２は、第１面４１のうち凸部４３との接触部から頂点４４までの高さより高いものとしても良い。
このような構成によれば、バリア層４０を積層させた際に、第１面４１の突出部が直下のバリア層４０に接触することなく積層が可能である。凸部４３の高さ８２は、半導体装置１００のサイズを考慮すると０．１～１０ｍｍであることが好ましく、０．５～３ｍｍであることがより好ましい。
図４は、第１面４１ａの一例を示す底面図である。図５は、第１の変形例に係る第１面４１ｂを示す底面図である。図６は、第２の変形例に係る第１面４１ｃを示す底面図である。図４に示される例では、第１面４１ａは、頂点４４ａと端部を繋ぐ４つの平面４５ａ～４８ａから構成される。図５に示される例では、バリア層４０の短手方向に沿って頂点４４ｂが形成される。第１面４１ｂは、頂点４４ｂの両側に設けられた２つの平面４５ｂ、４６ｂから構成される。図６に示される例では、バリア層４０の長手方向に沿って頂点４４ｃが形成される。第１面４１ｃは、頂点４４ｃの両側に設けられた２つの平面４５ｃ、４６ｃから構成される。これらの例に限らず、第１面４１は、バリア層４０の中心部と端部を繋ぐ複数の平面を有すれば良い。第１面４１では、頂点４４と外周部を繋ぐ何れの面も傾斜している。
図７は、凸部４３ａの一例を示す平面図である。図８は、第１の変形例に係る凸部４３ｂを示す平面図である。図９は、第２の変形例に係る凸部４３ｃを示す平面図である。図１０は、第３の変形例に係る凸部４３ｄを示す平面図である。図７に示される例では、４つの凸部４３ａが、第２面４２ａのうち中央部と四端点を結んだ直線８４上に設けられる。図８に示される例では、４つの凸部４３ｂが、第２面４２ｂの角部に設けられる。図９に示される例では、第２面４２ｃの短手方向に延びる２つの凸部４３ｃが、第２面４２ｃの長手方向の両側に設けられる。図１０に示される例では、凸部４３ｄは第２面４２ｄの４辺に沿って、第２面４２ｄの外周部に設けられる。これらの例に限らず、凸部４３は、直上のバリア層４０を保持可能な位置に設けられれば良い。
本実施の形態では、凸部４３の上面４８と側面４９は垂直である。これに限らず、側面４９は上面４８と垂直な方向に対して傾斜していても良い。また、第１面４１は、端部において傾斜していない部分を有しても良い。
また、バリア層４０を封止樹脂２０に搭載する際、バリア層４０は封止樹脂２０に埋め込まれても良い。つまり、バリア層４０の上にさらに封止樹脂２０が設けられても良く、凸部４３または第２面４２が封止樹脂２０と接触しても良い。
半導体チップ１４、１６は例えばスイッチング素子またはダイオードである。半導体チップ１４、１６はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、例えば炭化珪素、窒化ガリウム系材料またはダイヤモンドである。本実施の形態によれば、ワイドバンドギャップ半導体によって形成された半導体チップ１４、１６が高温で動作する際にも信頼性を確保できる。
これらの変形は、以下の実施の形態に係る半導体装置および電力変換装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および電力変換装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１１は、実施の形態２に係る半導体装置２００の断面図である。図１２は、実施の形態２に係るバリア層２４０を積み重ねた状態を示す図である。半導体装置２００は、バリア層２４０の構成が半導体装置１００と異なる。他の構成は半導体装置１００と同様である。バリア層２４０は凸部２４３を有する。凸部２４３の上面２４８は、第２面４２と平行な水平部２４８ａと、水平部２４８ａに対して傾斜した傾斜部２４８ｂを有する。傾斜部２４８ｂは、第１面４１のうち凸部２４３の直下の部分に沿って傾斜している。
本実施の形態では、バリア層２４０を積み重ねた状態において、傾斜部２４８ｂと第１面４１とが面接触する。このため、より安定した積載が可能となる。バリア層２４０を機械で取得する場合、バリア層２４０を減圧による吸着で取得することがある。このとき、バリア層２４０を押しながら吸着することが想定される。本実施の形態ではバリア層２４０同士の接触面積が確保されるため、バリア層２４０が押される際にバリア層２４０を安定した状態に保つことができる。
凸部２４３の上面２４８の全てが傾斜部２４８ｂから形成されても良い。また、傾斜部２４８ｂは、複数の凸部２４３のうち一部に設けられても良い。
実施の形態３．
図１３は、実施の形態３に係る半導体装置３００の断面図である。半導体装置３００は、バリア層３４０の構成が半導体装置１００と異なる。他の構成は半導体装置１００と同様である。バリア層３４０の第１面３４１は曲面から形成される。
本実施の形態では第１面３４１が曲面から形成されるため、バリア層３４０のうち封止樹脂２０との接触部において、折れ曲がった部分を低減できる。これにより、気泡５１が封止樹脂２０の外側へ排出される際に、拘束され易い部分を低減できる。従って、より確実に気泡５１を排出でき、高品質な半導体装置３００を提供できる。
気泡５１の拘束は、第１面３４１の面粗度によっても発生する可能性がある。気泡５１の排出をより確実に行うために、第１面３４１は極力平滑であることが望ましい。
第１面３４１において、曲面は頂点３４４からバリア層３４０の最外周まで続いても良い。また、第１面３４１のうち、一部が曲面で形成されても良い。例えば第１面３４１のうち、頂点３４４から一定の領域が曲面で形成され、曲面よりも外側が平面で形成されても良い。
実施の形態４．
図１４は、実施の形態４に係る半導体装置４００の断面図である。半導体装置４００は、バリア層４４０の構成が半導体装置３００と異なる。他の構成は半導体装置３００と同様である。バリア層４４０は凸部４４３を有する。凸部４４３の上面４４８は、第２面４２と平行な水平部４４８ａと、水平部４４８ａに対して傾斜した傾斜部４４８ｂを有する。傾斜部４４８ｂは、第１面３４１のうち凸部４４３の直下の部分に沿って傾斜している。
本実施の形態では、バリア層４４０を積み重ねた状態において、傾斜部４４８ｂと第１面３４１とが面接触する。このため、実施の形態２と同様に、より安定した積載が可能となる。
実施の形態５．
図１５は、実施の形態５に係る半導体装置５００の断面図である。半導体装置５００は、バリア層５４０の構成が半導体装置１００と異なる。他の構成は半導体装置１００と同様である。バリア層５４０は、第１面４１から下方に突出した凸部５４３を有する。
図１６は、実施の形態５に係るバリア層５４０を積み重ねた状態を示す図である。凸部５４３は、第１面４１の突出部を収納可能に設けられる。凸部５４３の第２面４２からの高さ８５は、バリア層５４０の中心部でのバリア層５４０の厚さ８６よりも大きい。バリア層５４０を積み重ねた状態において、凸部５４３の下面と第２面４２が接触する。従って、バリア層５４０を安定して積み重ねることができる。
凸部５４３は、実施の形態１の凸部４３と同様に、バリア層５４０の中心部を避けて、少なくともバリア層４０の中心部の両側に設けられる。凸部５４３の第１面４１における配置は、例えば図７、８、９に示される凸部４３ａ、４３ｂ、４３ｃの第２面における配置と同様である。これらの例に限らず、凸部５４３は、バリア層５４０を保持可能な位置に設けられれば良い。
ここで、図１０に示されるように、凸部４３ｄがバリア層４０の中心部を平面視で完全に囲む構成では、バリア層５４０の搭載時に巻き込まれた気泡５１をバリア層５４０の外側に逃がすことができなくなる。このため、凸部５４３は、バリア層５４０の中心部の外周の一部を避けて設けられると良い。これにより、気泡５１をバリア層５４０の外側に排出できる。
本実施の形態では、凸部５４３がバリア層５４０の第１面４１側に設けられる。このため、バリア層５４０を積み重ねることを可能としつつ、第２面４２を平面で形成することができる。これにより、バリア層５４０の上に制御基板等を積載する際に、バリア層５４０の構造が妨げとなることを抑制できる。
本実施の形態においても、例えば図４、５、６に示されるように、第１面４１はバリア層５４０の中心部と端部を繋ぐ複数の平面を有しても良い。また、図１３に示されるように、第１面４１は曲面から形成されても良い。
実施の形態６．
本実施の形態は、上述した実施の形態１～５にかかる半導体装置１００、２００、３００、４００を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本開示を適用した場合について説明する。
図１７は、実施の形態６に係る電力変換装置８００を適用した電力変換システムの構成を示すブロック図である。
図１７に示す電力変換システムは、電源７００、電力変換装置８００、負荷９００から構成される。電源７００は、直流電源であり、電力変換装置８００に直流電力を供給する。電源７００は種々のもので構成することが可能である。電源７００は、例えば直流系統、太陽電池、蓄電池で構成することができる。また、電源７００は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしても良い。また、電源７００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしても良い。
電力変換装置８００は、電源７００と負荷９００の間に接続された三相のインバータである。電力変換装置８００は、電源７００から供給された直流電力を交流電力に変換し、負荷９００に交流電力を供給する。電力変換装置８００は、図１７に示すように、主変換回路８０１と、制御回路８０３とを備えている。主変換回路８０１は、直流電力を交流電力に変換して出力する。制御回路８０３は、主変換回路８０１を制御する制御信号を主変換回路８０１に出力する。
負荷９００は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９００は、例えばハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置８００の詳細を説明する。主変換回路８０１は、図示しないスイッチング素子と還流ダイオードを備えている。主変換回路８０１は、スイッチング素子がスイッチングすることによって、電源７００から供給される直流電力を交流電力に変換し、負荷９００に供給する。主変換回路８０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路８０１は２レベルの三相フルブリッジ回路である。主変換回路８０１は、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路８０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～５の何れかの半導体装置に相当する半導体装置８０２が有するスイッチング素子又は還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成する。各上下アームはフルブリッジ回路のＵ相、Ｖ相、Ｗ相の各相を構成する。そして、各上下アームの出力端子、すなわち主変換回路８０１の３つの出力端子は、負荷９００に接続される。
また、主変換回路８０１は、各スイッチング素子を駆動する図示しない駆動回路を備えている。駆動回路は半導体装置８０２に内蔵されていても良いし、半導体装置８０２とは別に駆動回路を備える構成であっても良い。駆動回路は、主変換回路８０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路８０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路は後述する制御回路８０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号である。スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。
制御回路８０３は、負荷９００に所望の電力が供給されるよう主変換回路８０１のスイッチング素子を制御する。具体的には、制御回路８０３は負荷９００に供給すべき電力に基づいて主変換回路８０１の各スイッチング素子がオン状態となるべきオン時間を算出する。制御回路８０３は、例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって、主変換回路８０１を制御することができる。そして制御回路８０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路８０１が備える駆動回路に制御指令である制御信号を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置８００では、主変換回路８０１を構成する半導体装置８０２として実施の形態１～５の何れかに係る半導体装置を適用する。このため、安定した品質の電力変換装置８００を提供することができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明した。本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。電力変換装置は２レベルに限らず３レベルまたはマルチレベルであっても構わない。また、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置８００は、上述した負荷９００が電動機の場合に限定されるものではない。例えば、放電加工機、レーザー加工機、または誘導加熱調理器、非接触給電システムの電源装置として電力変換装置８００を用いることもできる。さらには太陽光発電システム、蓄電システム等のパワーコンディショナーとして電力変換装置８００を用いることも可能である。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
１１ ベース板、１２、１３ 接合材、１４ 半導体チップ、１５ 接合材、１６ 半導体チップ、１７ 配線材、１８ ケース、１９ 端子、２０ 封止樹脂、３０ 絶縁基板、３１ 導電部、３２ 絶縁層、３３ 導電回路部、４０ バリア層、４１、４１ａ、４１ｂ、４１ｃ 第１面、４２、４２ａ、４２ｂ、４２ｃ、４２ｄ 第２面、４３、４３ａ、４３ｂ、４３ｃ、４３ｄ 凸部、４４、４４ａ、４４ｂ、４４ｃ 頂点、４５ａ、４５ｂ、４５ｃ 平面、４８ 上面、４８ａ 平面、４９ 側面、５１ 気泡、８３ 距離、８４ 直線、１００、２００ 半導体装置、２４０ バリア層、２４３ 凸部、２４８ 上面、２４８ａ 水平部、２４８ｂ 傾斜部、３００ 半導体装置、３４０ バリア層、３４１ 第１面、３４４ 頂点、４００ 半導体装置、４４０ バリア層、４４３ 凸部、４４８ 上面、４４８ａ 水平部、４４８ｂ 傾斜部、５００ 半導体装置、５４０ バリア層、５４３ 凸部、７００ 電源、８００ 電力変換装置、８０１ 主変換回路、８０２ 半導体装置、８０３ 制御回路、９００ 負荷

Claims (12)

  1. ベース板と、
    平面視で前記ベース板の直上の領域を囲むケースと、
    前記領域に設けられた半導体チップと、
    前記領域を充填する封止樹脂と、
    前記封止樹脂の上に設けられたバリア層と、
    を備え、
    前記バリア層は、前記ベース板と対向する第１面と、前記第１面と反対側の第２面と、前記第２面から上方に突出した凸部と、を有し、
    前記第１面は、前記バリア層の中心部で最も前記ベース板との距離が短く、前記中心部から離れるほど連続して前記ベース板との距離が長くなり、
    前記凸部は、前記中心部を避けて少なくとも前記中心部の両側に設けられ、
    前記凸部の前記第２面からの高さは、前記第１面のうち前記凸部の直下の部分と、前記第１面のうち前記中心部に設けられた部分との前記バリア層の厚さ方向の距離よりも大きいことを特徴とする半導体装置。
  2. 前記凸部の上面は、前記第１面のうち前記凸部の直下の部分に沿って傾斜した部分を有することを特徴とする請求項１に記載の半導体装置。
  3. ベース板と、
    平面視で前記ベース板の直上の領域を囲むケースと、
    前記領域に設けられた半導体チップと、
    前記領域を充填する封止樹脂と、
    前記封止樹脂の上に設けられたバリア層と、
    を備え、
    前記バリア層は、前記ベース板と対向する第１面と、前記第１面と反対側の第２面と、前記第１面から下方に突出した凸部と、を有し、
    前記第１面は、前記バリア層の中心部で最も前記ベース板との距離が短く、前記中心部から離れるほど連続して前記ベース板との距離が長くなり、
    前記凸部は、前記中心部を避けて少なくとも前記中心部の両側に設けられ、
    前記凸部の前記第２面からの高さは、前記中心部での前記バリア層の厚さよりも大きいことを特徴とする半導体装置。
  4. 前記凸部は、前記中心部の外周の一部を避けて設けられることを特徴とする請求項３に記載の半導体装置。
  5. 前記第２面は平面から形成されることを特徴とする請求項３または４に記載の半導体装置。
  6. 前記第１面は、前記中心部と前記バリア層の端部を繋ぐ複数の平面を有することを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 前記第１面は、曲面から形成されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  8. 前記バリア層は、前記封止樹脂よりも水分またはガスの透過性の低い材料で形成されることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
  9. 前記封止樹脂は、シリコーンゲルまたはエポキシ樹脂から形成されることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
  10. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から９の何れか１項に記載の半導体装置。
  11. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１０に記載の半導体装置。
  12. 請求項１から１１の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2020196241A 2020-11-26 2020-11-26 半導体装置および電力変換装置 Active JP7384146B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020196241A JP7384146B2 (ja) 2020-11-26 2020-11-26 半導体装置および電力変換装置
US17/319,186 US11837514B2 (en) 2020-11-26 2021-05-13 Semiconductor device and power converter
DE102021121982.5A DE102021121982A1 (de) 2020-11-26 2021-08-25 Halbleitervorrichtung und Stromrichter
CN202111400974.5A CN114551361A (zh) 2020-11-26 2021-11-19 半导体装置及电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020196241A JP7384146B2 (ja) 2020-11-26 2020-11-26 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2022084391A true JP2022084391A (ja) 2022-06-07
JP7384146B2 JP7384146B2 (ja) 2023-11-21

Family

ID=81586111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020196241A Active JP7384146B2 (ja) 2020-11-26 2020-11-26 半導体装置および電力変換装置

Country Status (4)

Country Link
US (1) US11837514B2 (ja)
JP (1) JP7384146B2 (ja)
CN (1) CN114551361A (ja)
DE (1) DE102021121982A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124250A (en) * 1979-03-20 1980-09-25 Fuji Electric Co Ltd Resin sealed semiconductor device
JPH05121881A (ja) * 1991-10-25 1993-05-18 Nec Corp 混成集積回路装置
JP2014130875A (ja) * 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2016158072A1 (ja) * 2015-03-27 2016-10-06 三菱電機株式会社 パワーモジュール
JP2019102575A (ja) * 2017-11-30 2019-06-24 三菱電機株式会社 半導体装置および電力変換装置
WO2019239615A1 (ja) * 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867753B2 (ja) * 1991-02-25 1999-03-10 富士電機株式会社 半導体装置
WO2017141532A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55124250A (en) * 1979-03-20 1980-09-25 Fuji Electric Co Ltd Resin sealed semiconductor device
JPH05121881A (ja) * 1991-10-25 1993-05-18 Nec Corp 混成集積回路装置
JP2014130875A (ja) * 2012-12-28 2014-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2016158072A1 (ja) * 2015-03-27 2016-10-06 三菱電機株式会社 パワーモジュール
JP2019102575A (ja) * 2017-11-30 2019-06-24 三菱電機株式会社 半導体装置および電力変換装置
WO2019239615A1 (ja) * 2018-06-12 2019-12-19 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Also Published As

Publication number Publication date
US11837514B2 (en) 2023-12-05
DE102021121982A1 (de) 2022-06-02
US20220165630A1 (en) 2022-05-26
JP7384146B2 (ja) 2023-11-21
CN114551361A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
US11107756B2 (en) Semiconductor device and method for manufacturing the same, and power conversion device
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP6783327B2 (ja) 半導体装置および電力変換装置
US11476170B2 (en) Power semiconductor module and power conversion apparatus
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
US20190393184A1 (en) Power module and power conversion apparatus
JP2019140233A (ja) パワーモジュールおよび電力変換装置
JP6765336B2 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
CN111211060A (zh) 半导体装置、电力变换装置及半导体装置的制造方法
JP2018147958A (ja) 半導体パワーモジュール及び電力変換装置
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP7384146B2 (ja) 半導体装置および電力変換装置
JP7045978B2 (ja) 半導体装置および電力変換装置
US11997837B2 (en) Power semiconductor module and power converter
CN112204729A (zh) 半导体装置以及电力变换装置
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
JP6567241B1 (ja) パワー半導体モジュール及び電力変換装置
US20230335455A1 (en) Semiconductor device, power conversion device, and mobile body
US20220223546A1 (en) Semiconductor device and power converter
JP2023128312A (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP2021166223A (ja) 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R150 Certificate of patent or registration of utility model

Ref document number: 7384146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150