JP2022076811A - 映像信号増幅回路 - Google Patents
映像信号増幅回路 Download PDFInfo
- Publication number
- JP2022076811A JP2022076811A JP2020187403A JP2020187403A JP2022076811A JP 2022076811 A JP2022076811 A JP 2022076811A JP 2020187403 A JP2020187403 A JP 2020187403A JP 2020187403 A JP2020187403 A JP 2020187403A JP 2022076811 A JP2022076811 A JP 2022076811A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- video signal
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000008878 coupling Effects 0.000 claims abstract description 18
- 238000010168 coupling process Methods 0.000 claims abstract description 18
- 238000005859 coupling reaction Methods 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Landscapes
- Picture Signal Circuits (AREA)
- Amplifiers (AREA)
Abstract
【課題】 サグを防止する特別な回路や整合長性が必要無く、簡易な帰還回路で済む映像信号増幅回路を提供する。【解決手段】 映像信号を増幅する増幅器１と、増幅器１の出力インピーダンスを変換するために増幅器１の出力に配置されたバッファ回路２と、バッファ回路２と出力端子の間に配置された結合コンデンサと、出力端子とアースとの間に配置した負荷抵抗とを備え、結合コンデンサの出力側と入力側の信号波形の差分を取り、この差分を増幅器の入力に帰還させて、入力される映像信号に加算する。【選択図】 図１
Description
本発明は映像信号増幅回路に関し、詳しくはサグの発生を防止する機能を備えた映像信号増幅回路に関する。
映像信号を増幅する回路は、増幅回路の出力に結合コンデンサやインピーダンスマッチングのための負荷抵抗が接続されており、この結合コンデンサと負荷抵抗の存在により出力信号にサグが発生し易い。
そのため、対策として増幅回路に、ローパスフィルタ回路、クランプ回路を設けた帰還路を設けてサグを補正したり（特許文献１参照）、負帰還回路に重帰還方式を採用し、別々の帰還路特性を設定したりした。
そのため、対策として増幅回路に、ローパスフィルタ回路、クランプ回路を設けた帰還路を設けてサグを補正したり（特許文献１参照）、負帰還回路に重帰還方式を採用し、別々の帰還路特性を設定したりした。
図３はこの重帰還方式の増幅回路を示している。重帰還方式では、第１の帰還回路１２で増幅器１１の直流動作点を初段に帰還させ、動作点の移動を負帰還の効果で低減させると共に、第２の帰還回路１３では負荷抵抗Ｒ１０の端部の信号をＨＰＦ１４を経由して負帰還をかけることで、低域周波数の利得が見かけ上ブーストされ、低域遮断周波数を下げている。
上記従来のサグ対策を施した増幅回路のうち、特許文献１の技術は、帰還路にローパスフィルタやクランプ回路が必要であり、構成する素子が多い。また重帰還方式を採用した回路は、双方の帰還回路の整合を取らないと不安定な状態となり、ブロッキング発振現象等が発生する場合があるため、設計の難易度が高い。
そこで、本発明はこのような問題点に鑑み、特別な回路や整合調整が必要無く、簡易な帰還回路を備えるだけでサグの発生を防止できる映像信号増幅回路を提供することを目的としている。
上記課題を解決する為に、請求項１の発明は、映像信号を増幅する増幅器と、増幅器の出力インピーダンスを変換するために増幅器の出力に配置されたバッファ回路と、バッファ回路と出力端子との間に配置された結合コンデンサと、出力端子とアースの間に配置した負荷抵抗とを備えた映像信号増幅回路であって、結合コンデンサの出力側と入力側の信号波形の差分を取り、この差分を増幅器の入力に帰還させて、入力される映像信号に加算することを特徴とする。
本発明によれば、結合コンデンサ通過後と通過前の差分を取って帰還させる簡単な回路を設けるだけで、サグ成分波形と直流動作点電位を選択的に帰還させるため、帰還路の周波数特性を意識する必要が無く、信号成分変動を負帰還の効果でキャンセルでき、サグの発生を防止できる。加えて、周波数特性の整合を意識する必要が無く、ブロッキング発信等の懸念がない。
以下、本発明を具体化した実施の形態を、図面を参照して詳細に説明する。図１は本発明に係る映像信号増幅回路の一例を示す回路図である。１は映像信号を増幅するメインアンプである増幅器、２は増幅器１の出力インピーダンスを変更するためのバッファ回路、３は減算器、４は加算器、５は帰還路、６は出力端子、Ｃ１は結合コンデンサである。尚、Ｒ１は第１抵抗、Ｒ２は第２抵抗（負荷抵抗）、Ｃ２は帰還コンデンサである。
映像信号は加算器４を介して増幅器１で増幅され、増幅された信号はバッファ回路２、結合コンデンサＣ１、第１抵抗Ｒ１を介して出力端子６から出力される。第２抵抗Ｒ２は、出力端子６とアースとの間に配置されている。
一方帰還路５は、結合コンデンサＣ１の通過前と通過後の信号を基に帰還信号を生成する。この帰還信号は、まず減算器３により結合コンデンサＣ１通過後と通過前の信号波形の差分を取る。尚、結合コンデンサＣ１通過後の信号は帰還コンデンサＣ２を介して減算器３に接続される。
これにより、サグ成分波形に直流動作点電位を加えた信号が生成される。こうして、生成された信号を帰還させ、増幅器１の入力に設けた加算器４により加算させる。
これにより、サグ成分波形に直流動作点電位を加えた信号が生成される。こうして、生成された信号を帰還させ、増幅器１の入力に設けた加算器４により加算させる。
図２はこのように帰還させる信号の説明図であり、（ａ）は結合コンデンサＣ１の前後から抽出される信号の周波数特性を示し、（ｂ）は減算器３通過後で帰還させる信号を示している。Ｓ１が結合コンデンサＣ１通過前の信号、Ｓ２が通過後の信号、Ｓ３が減算器３の出力信号である。
こうして得た差分信号が増幅器１の入力信号に加算される。この結果、減算器３の負帰還の効果により、信号変動成分をキャンセルすることができる。
こうして得た差分信号が増幅器１の入力信号に加算される。この結果、減算器３の負帰還の効果により、信号変動成分をキャンセルすることができる。
このように、結合コンデンサＣ１通過後と通過前の差分を取って帰還させる簡単な回路を設けることで、サグ成分波形と直流動作点電位を選択的に帰還させるため、帰還路５の周波数特性を意識する必要が無く、信号成分変動を負帰還の効果でキャンセルでき、サグの発生を防止できる。加えて、周波数特性の整合を意識する必要が無く、ブロッキング発信等の懸念がない。
１・・増幅器、２・・バッファ回路、３・・減算器、４・・加算器、５・・帰還路、Ｃ１・・結合コンデンサ、Ｒ２・・第２抵抗（負荷抵抗）。
Claims (1)
- 映像信号を増幅する増幅器と、前記増幅器の出力インピーダンスを変換するために前記増幅器の出力に配置されたバッファ回路と、前記バッファ回路と出力端子との間に配置された結合コンデンサと、出力端子とアースの間に配置した負荷抵抗とを備えた映像信号増幅回路であって、
前記結合コンデンサの出力側と入力側の信号波形の差分を取り、この差分を前記増幅器の入力に帰還させて、入力される映像信号に加算することを特徴とする映像信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020187403A JP7511446B2 (ja) | 2020-11-10 | 2020-11-10 | 映像信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020187403A JP7511446B2 (ja) | 2020-11-10 | 2020-11-10 | 映像信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022076811A true JP2022076811A (ja) | 2022-05-20 |
| JP7511446B2 JP7511446B2 (ja) | 2024-07-05 |
Family
ID=81618402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020187403A Active JP7511446B2 (ja) | 2020-11-10 | 2020-11-10 | 映像信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7511446B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274434A (ja) | 2003-03-10 | 2004-09-30 | Nippon Precision Circuits Inc | 映像信号補正回路 |
| US7675544B2 (en) | 2005-06-10 | 2010-03-09 | Maxim Integrated Products, Inc. | System and method for video transmission line fault detection |
| JP5088099B2 (ja) | 2007-11-07 | 2012-12-05 | ミツミ電機株式会社 | 映像信号増幅回路および増幅用半導体集積回路 |
| JP5333520B2 (ja) | 2010-08-30 | 2013-11-06 | オンキヨー株式会社 | 増幅回路 |
-
2020
- 2020-11-10 JP JP2020187403A patent/JP7511446B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7511446B2 (ja) | 2024-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4792273B2 (ja) | 増幅器 | |
| US20070103232A1 (en) | Operational amplifier | |
| JP7115065B2 (ja) | トランスインピーダンスアンプ | |
| EP2532090B1 (en) | Method and arrangement for driving a microphone | |
| US20220190787A1 (en) | Preamplifying circuit | |
| US2384263A (en) | Video amplifier | |
| JP2002290158A (ja) | 自励振動式電力増幅器 | |
| JP2022076811A (ja) | 映像信号増幅回路 | |
| US6275104B1 (en) | Multistage amplifier with local error correction | |
| JP2018098566A (ja) | 通信用ケーブルモジュールおよび伝送損失補償回路 | |
| JP2007150434A (ja) | アナログ増幅器およびそれを用いた送受信装置 | |
| US10979008B2 (en) | Power amplifier | |
| KR20100084983A (ko) | 반도체 집적회로 및 영상신호 출력회로 | |
| US7443210B2 (en) | Transmission circuit for use in input/output interface | |
| JP3049999B2 (ja) | プリアンプ | |
| JP2019024153A (ja) | デジタルアンプ | |
| US4785257A (en) | Power amplifier circuit for an audio circuit | |
| JP2006093906A (ja) | 高周波電力増幅器 | |
| US11664774B2 (en) | Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method | |
| US20240007055A1 (en) | Loudspeaker Power Amplifier and Loudspeaker | |
| JP4850755B2 (ja) | バイアス回路 | |
| US11368129B2 (en) | Amplifier circuit | |
| JP3162126U (ja) | 負帰還電力増幅器 | |
| JP6584718B2 (ja) | 電流増幅器 | |
| JP2004274434A (ja) | 映像信号補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7511446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |