JP2022070752A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2022070752A
JP2022070752A JP2020179994A JP2020179994A JP2022070752A JP 2022070752 A JP2022070752 A JP 2022070752A JP 2020179994 A JP2020179994 A JP 2020179994A JP 2020179994 A JP2020179994 A JP 2020179994A JP 2022070752 A JP2022070752 A JP 2022070752A
Authority
JP
Japan
Prior art keywords
coating layer
conductor
wiring board
layer
mounting post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020179994A
Other languages
English (en)
Inventor
武馬 足立
Takema Adachi
大祐 箕浦
Daisuke Minoura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2020179994A priority Critical patent/JP2022070752A/ja
Publication of JP2022070752A publication Critical patent/JP2022070752A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2022070752000001
【課題】配線基板の品質向上。
【解決手段】実施形態の配線基板は、絶縁層21上に形成されていて、電子部品と電気的に接続される導体パッド11aを含む外層導体層11と、絶縁層21上及び前記外層導体層11上に積層されていて絶縁層21と反対側に第1表面41aを有する第1被覆層41と、第1被覆層41の第1表面41aを覆っていて第1被覆層41と反対側に第2表面42aを有する第2被覆層42と、導体パッド11a上に形成されていて第1被覆層41及び第2被覆層42を貫通する実装ポスト3と、を備えている。第1被覆層41は無機フィラー4aを含んでいて、第1表面41aは研磨されており、実装ポスト3は第2表面42a上に形成されている。
【選択図】図2

Description

本発明は、配線基板及び配線基板の製造方法に関する。
特許文献1には積層型コアレス基板が開示されている。特許文献1の積層型コアレス基板は、銅からなるピラーの形成と、このピラーを埋め込む絶縁層の形成と、研磨切削工程による絶縁層からのピラー表面の露出と、さらにその露出したピラーの表面上への銅めっきなどによる回路層の形成とを経て製造される。
特開2014-27250号公報
特許文献1に開示の積層型コアレス基板では、研磨後の表面に回路層が形成されているので、研磨屑などがピラーの表面に付着してピラーと回路層との間の密着性や電気伝導性を阻害することがある。
本発明の配線基板は、絶縁層上に形成されていて、電子部品と電気的に接続される導体パッドを含む外層導体層と、前記絶縁層上及び前記外層導体層上に積層されていて前記絶縁層と反対側に第1表面を有する第1被覆層と、前記第1被覆層の前記第1表面を覆っていて前記第1被覆層と反対側に第2表面を有している第2被覆層と、前記導体パッド上に形成されていて前記第1被覆層及び前記第2被覆層を貫通する実装ポストと、を備えている。そして、前記第1被覆層は無機フィラーを含んでいて、前記第1表面は研磨されており、前記実装ポストは前記第2表面上に形成されている。
本発明の配線基板の製造方法は、絶縁層上に導体パッドを含む外層導体層を形成することと、前記導体パッド上に前記絶縁層と反対方向に延びる第1導電体を形成することと、前記第1導電体を覆うように前記絶縁層上に、無機フィラーを含む樹脂を用いて第1被覆層を積層することと、前記第1被覆層における前記絶縁層と反対側の表面を研磨することによって前記第1導電体を露出させることと、前記第1被覆層の研磨後の前記表面である第1表面を覆う第2被覆層を形成することと、前記第2被覆層を貫通する第2導電体を前記第1導電体上に形成することによって、前記第1導電体及び前記第2導電体を含む実装ポストを形成することと、を含んでいる。そして、前記第2導電体は、前記第2被覆層における前記第1被覆層と反対側の表面である第2表面上に形成される。
本発明の実施形態によれば、所定の高さに端面を有していて断線などの不具合の少ない良好な品質を有する実装ポストを備える配線基板を提供し得ると考えられる。
本発明の一実施形態の配線基板の一例を示す断面図。 図1のII部の拡大図。 一実施形態の配線基板における実装ポストの変形例を示す断面図。 一実施形態の配線基板における実装ポストの他の変形例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の他の実施形態の配線基板の一例を示す断面図。 図5のVI部の拡大図。
[実施形態1]
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板100の断面図が示されており、図2には、図1のII部の拡大図が示されている。図1に示されるように、配線基板100は、コア基板10と、コア基板10におけるその厚さ方向において対向する2つの主面(第1面101及び第2面102)それぞれの上に交互に積層されている絶縁層及び導体層を含んでいる。
コア基板10は、絶縁層10aと、絶縁層10aの両面それぞれの上に形成されている導体層10bとを含んでいる。コア基板10の第1面101上には、2つの絶縁層22それぞれと2つの導体層12それぞれとが交互に積層されており、さらに、絶縁層(第1絶縁層)21が積層されている。そして、絶縁層21上に導体層11が形成されている。コア基板10の第2面102上には、3つの絶得層23それぞれと3つの導体層13それぞれとが交互に積層されている。絶縁層10aには、第1面101側及び第2面102側それぞれの導体層10b同士を接続するスルーホール導体10cが形成されている。絶縁層21~23それぞれには、その両側の導体層同士を接続するビア導体20が形成されている。
導体層11~13は、それぞれ、所定の導体パターンを含んでいる。導体層11は、コア基板10の第1面101側の最も外側に形成されている外層導体層である。導体層11は、複数の導体パッド11aを含んでいる。各導体パッド11aは、外部の電子部品Eと電気的に接続される実装パッドである。電子部品Eとしては、半導体集積回路装置、及びトランジスタなどの能動部品、並びに、チップ抵抗及びチップコンデンサなどの受動部品が例示される。電子部品Eは、配線基板100に適用され得る配線ルールよりも微細な配線ルールで形成されている配線を例えば半導体基板上に備える配線部品であってもよい。
一方、コア基板10の第2面102側の3つの導体層13のうちの最も外側の導体層13は、配線基板100の外部の要素(図示せず)に接続される接続パッド13aを含んでいる。図示されない外部の要素は、例えば、配線基板100が実装される配線基板(マザーボード)である。
コア基板10の第2面102側の最も外側の導体層13上、及び最も外側の絶縁層23上には、ソルダーレジスト7が形成されている、ソルダーレジスト7には、接続パッド13aを露出させる開口が形成されている。ソルダーレジスト7は、任意の絶縁性樹脂を用いて形成され得る。例えば、感光性のエポキシ樹脂又はポリイミド樹脂がソルダーレジスト7の形成に用いられる。
導体層11~13、導体層10b、スルーホール導体10c及びビア導体20は、金属などの適切な導電性を有する任意の導電体、例えば、銅やニッケルなどによって形成される。各導体層は、図1では簡略化して示されているが、図2に例示される導体層11のように多層構造を有し得る。例えば各導体層は、金属箔、無電解めっき膜又はスパッタリング膜、及び電解めっき膜などのうちの2つ以上を含む積層構造を有し得る。スルーホール導体10c及びビア導体20も、無電解めっき膜又はスパッタリング膜と電解めっき膜とを含む積層構造を有し得る。
絶縁層21~23及び絶縁層10aは、任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。各絶縁層は、ガラス繊維やアラミド繊維などで形成される芯材(補強材)(図示せず)を含んでいてもよい。各絶縁層は、さらに、図2に例示される絶縁層21のように、シリカ(SiO2)、アルミナ、又はムライトなどの微粒子からなる無機フィラー2aを含み得る。
配線基板100は、さらに、絶縁層21上及び導体層11上に積層されている第1被覆層41と、第1被覆層41の上に積層されている第2被覆層42と、を含んでいる。第1被覆層41は、絶縁層21における導体層11からの露出部分を覆うと共に、導体層11を部分的に覆っている。具体的には、第1被覆層41は、各導体パッド11aの一部を除いて導体層11を覆っている。
第1被覆層41は、絶縁層21と反対側の表面である表面41a(第1表面)を有している。第2被覆層42は第1被覆層41の表面41aを覆っている。図1の例では、第2被覆層42は表面41aを全面的に覆っている。第1被覆層41の表面41aは、研磨されていてその研磨後の状態を有する研磨面である。
第2被覆層42は、第1被覆層41と反対側に表面42a(第2表面)を有している。第2被覆層42の表面42aは、図1の例の配線基板100においてコア基板10の第1面101側に露出しており、配線基板100の表面を構成している。
第1被覆層41及び第2被覆層42は、絶縁層21~23と同様に、任意の絶縁性樹脂によって形成され、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などで形成され得る。しかし、第1被覆層41及び第2被覆層42は、絶縁層21~23がガラスなどの繊維材で形成される芯材(補強材)を含む場合でも、同様の芯材を含まなくてもよい。
第1被覆層41及び第2被覆層42は、ソルダーレジスト7を形成する材料と同じ材料を用いて形成されていてもよい。例えば、第1被覆層41及び第2被覆層42は、光重合開始剤を含む感光性を有するエポキシ樹脂又はポリイミド樹脂を用いて形成されていてもよい。
図1では省略されているが、配線基板100において第1被覆層41は無機フィラー4a(図2参照)を含んでいる。すなわち、第1被覆層41は、無機フィラー4aを含む絶縁性樹脂を用いて形成されている。第1被覆層41に含まれる無機フィラー4aは、例えば、シリカ(SiO2)、アルミナ、又はムライトなどの微粒子である。
第2被覆層42も無機フィラーを含み得るが、図1及び図2の例の第2被覆層42は無機フィラーを含んでいない。後述するように、無機フィラーを含まない第2被覆層42は、配線基板100にとって好ましいことがある。なお、第2被覆層42が「無機フィラーを含んでいない」は、第2被覆層42が無機フィラーを含まない絶縁性樹脂を用いて形成されていることを意味している。従って、第2被覆層42の形成過程において第2被覆層42以外の構成要素(例えば第1被覆層41)から入り込んだ無機フィラーが第2被覆層42の領域内に存在していても、その状態は、第2被覆層42が「無機フィラーを含まない」に含まれる。
配線基板100は、さらに、複数の実装ポスト3を備えている。各実装ポスト3は、導体パッド11a上に形成されていて第1被覆層41及び第2被覆層42を貫通している。各実装ポスト3は部分的に第2被覆層42の表面42a上に形成されている。図1の例において各実装ポスト3は、第2被覆層42の表面42aから第1被覆層41と反対方向に向かって突出している。実装ポスト3は、導体層11やビア導体20などと同様に、例えば、銅、ニッケル、又は金などの適切な導電性を有する金属によって形成されている。
実装ポスト3における導体パッド11aと反対側の端面3aには、図1に示されるように、外部の電子部品Eの電極が接続される。すなわち、導体層11の導体パッド11aが、実装ポスト3を介して外部の電子部品Eと電気的に接続されると共に機械的に連結される。実装ポスト3を有する配線基板100では、電子部品Eの搭載が容易であり、また、隣接する導体パッド11a間のはんだなどによる短絡が生じ難いと考えられる。
実装ポスト3は、導体パッド11a上から、配線基板100の厚さ方向(Z方向)に沿って、絶縁層21と反対方向に向かって伸びている(実装ポスト3が伸びる方向は「実装ポスト3の軸方向」とも称される)。実装ポスト3は、第1被覆層41を貫く基部3bと、基部3b上に形成されていて端面3aを有する先端部3cとを有している。先端部3cは、電子部品Eの搭載の容易化及び短絡などの抑制に寄与し得る。
複数の実装ポスト3それぞれが有する基部3bにおける第2被覆層42側の端面31aは、第1被覆層41の表面41aと共に研磨されている。そのため、表面41aと、複数の実装ポスト3それぞれにおける端面31aとは略面一である。すなわち、複数の実装ポスト3の間で略全ての端面31aは同一平面上に位置している。従って、配線基板100への電子部品Eの実装において、各実装ポスト3の端面3aと電子部品Eの各電極との間で、浮きや接触不良などが生じ難く、良好な実装品質が得られると考えられる。
図2を参照して、実装ポスト3、第1被覆層41、及び第2被覆層42が、さらに説明される。図2に示されるように、実装ポスト3は、第1被覆層41に側面を覆われる第1部分31と、第2被覆層42に側面を覆われる第2部分32と、第2被覆層42の表面42a上に形成されていて表面42aから突出する第3部分33と、を有している。第2部分32は第1部分31の端面31a上に形成されている。第2被覆層42を貫通する第2部分32によって第1部分31と第3部分33とが接続されている。換言すると、第2部分32は、第2被覆層42を貫通して第1部分31と第3部分33とを接続するビア導体である。
第1部分31は前述した基部3bに相当する。図2の例において、第1部分31は単一の金属体で構成されている。第1部分31は、例えば電解めっき膜からなる。一方、第2部分32と第3部分33とは一体的に形成されている。一体的に形成されている第2部分32及び第3部分33によって前述した先端部3cが構成されている。図2の例では、第3部分33は、第2部分32上だけでなく、第2被覆層42の表面42a上にも形成されている。
先端部3cは、第1金属膜3dと、第1金属膜3d上に形成されている第2金属膜3eとによって構成されている。第1金属膜3dは、第1部分31又は第2被覆層42と、第2部分32又は第3部分33との界面に沿って形成されている。第1金属膜3dは、例えば、無電解めっき膜又はスパッタリング膜である。また、第2金属膜3eは、例えば、第1金属膜3dを給電層として用いる電解めっきによって形成された電解めっき膜である。
図2に示されるように、第1被覆層41は無機フィラー4aを含んでいる。前述したように、第1被覆層41の表面41aは実装ポスト3の第1部分31(基部3b)の端面31aと共に研磨されている研磨面である。そのため、その研磨の際に、無機フィラー4aが、図2の無機フィラー4a1のように、第1被覆層41の表面41aに露出することがある。
ここで第2被覆層42が設けられていない場合、表面41aに露出する無機フィラー4a1は、研磨後の工程、例えば、無機フィラー4a1が液体に晒される表面粗化工程や無電解めっき工程において表面41aから剥離することがある。そして、その無機フィラー4a1が実装ポスト3の第1部分31の端面31a上に付着することがある。その場合、第1部分31と先端部3cとの間に無機フィラー4a1が介在し、両者の間の密着性や電気伝導性を低下させることがある。
また、例えばシリカなどの微粒子であり得る無機フィラー4a1と無電解めっき膜との密着性は、エポキシ樹脂などで形成される第1被覆層41の表面41aと無電解めっき膜との密着性よりも低いことがある。そのため、第2被覆層42が設けられずに表面41a上に第1金属膜3dが形成されると、表面41aに露出する無機フィラー4a1が、第1金属膜3dと表面41aとの密着性を低下させることがある。
このように露出する無機フィラー4a1によって、第1部分31と先端部3cとの間で断線や電気抵抗の増大、及び/又は、第1被覆層41からの実装ポスト3の剥離などが生じることがある。すなわち、実装ポスト3の信頼性や電気的特性が低下することがある。
そこで、本実施形態の配線基板100では、第1被覆層41の表面41aを覆う第2被覆層42が形成されている。第2被覆層42によって、第1被覆層41の表面41aに露出する無機フィラー4a1が覆われている。そのため、表面4aからの無機フィラー4a1の剥離が防止される。従って本実施形態によれば、第1被覆層41の表面41aから剥離した無機フィラー4a1によってもたらされ得る第1部分31と先端部3cとの密着性の低下、及び/又は、第1部分31と先端部3cとの界面における電気抵抗の増大が生じ難い。従って、実装ポスト3の断線や剥離などの不具合や、実装ポスト3の電気的特性の低下などが抑制されると考えられる。
さらに図2の例では、第2被覆層42における第1被覆層41と反対側の表面42aは研磨されていない。すなわち、第1金属膜3dが形成される表面42aは研磨されていない。従って、例え第2被覆層42が無機フィラー4aを含んでいても、その無機フィラー4aは、表面42aには露出し難い。従って第2被覆層42のような下地層からの実装ポスト3(具体的には先端部3c)の剥離も生じ難い。このように表面42aが非研磨面であると、実装ポスト3の断線や剥離などの不具合や、実装ポスト3の電気的特性の低下などが一層抑制されると考えられる。
加えて、図1及び図2の例の配線基板100では、前述したように、第2被覆層42は無機フィラーを含まない樹脂によって形成されている。従って、実装ポスト3における断線などの不具合や電気的特性の低下などが、より確実に抑制されると考えられる。
図2に示されるように、第1被覆層41の表面41aは、無機フィラー4a1が脱落してなる凹部411を有している。凹部411は、例えば、第1被覆層41の研磨中に表面41aに露出した無機フィラー4a1を、継続する研磨中に表面41aから剥離させることによって形成される。凹部411を形成することによって第1被覆層41と第2被覆層42との接触面積が増大し、第1被覆層41と第2被覆層42との密着性が向上することがある。
実装ポスト3の第1部分31の端面31aは、実装ポスト3の第2部分32に部分的に覆われている。端面31aにおける第2部分32に覆われていない部分は第2被覆層42に覆われている。第2部分32は端面31aの中央部付近の一定の領域を覆っており、第2被覆層42は、平面視で第1部分31の外縁に沿って端面31aの外周部分を覆っている。すなわち、第2被覆層42は、端面31a上に、端面31aを露出させる開口42bを有している。そして開口42b内に第2部分32が形成されている。
図2の例の開口42b及び第2部分32は、平面視で第1部分31よりも小さい。第2部分32の幅W32は、第1部分31の幅W31よりも小さい。平面視で第2部分32が第1部分31よりも小さいので、開口42bの形成時に多少の位置ずれが生じても、第1被覆層41の表面41aが露出し難く、無機フィラー4a1の剥離が生じ難いと考えられる。なお「平面視」は、配線基板100を配線基板100の厚さ方向に沿って見ることを意味している。また実装ポスト3の各部分の「幅」は、その各部分の断面(実装ポスト3の軸方向に直交する断面)の外周上の2点間の最大距離である。
図2の例において第3部分33は、第2被覆層42の表面42a上にも形成されている。すなわち、実装ポスト3は、第3部分33において第2部分32よりも拡幅しており、第3部分33の幅W33は第2部分32の幅W32よりも大きい。図2の例では、第3部分33の幅W33は第1部分31の幅W31よりも大きい。実装ポスト3への電子部品E(図1参照)の載置が容易であると考えられる。第3部分33の幅W33が第2部分32の幅W32よりも大きいので、実装ポスト3は第2被覆層42を通る部分においてくびれている。
第2部分32の幅W32は、例えば、第1部分31の幅W31の45%以上、90%以下である。また、第3部分33の幅W33は、例えば、第2部分32の幅W32の125%以上、400%以下である。第2被覆層42の厚さT42は、例えば、3μm以上、10μm以下である。また、実装ポスト3の第3部分33の厚さT33は、10μm以上、15μm以下である。
実装ポスト3の第1~第3の部分31~33は、それぞれ、任意の平面形状を有し得る。例えば、第1~第3の部分31~33それぞれの平面形状は、円形、楕円形、又は多角形であってもよい。第1~第3の部分31~33それぞれの平面形状は、互いに異なっていてもよい。
図2に示されるように、実装ポスト3の端面3aには、保護膜34が設けられている。保護膜34によって、銅などで形成される実装ポスト3の端面3aの酸化や腐食が防がれる。保護膜34は、例えば、Au、Ni/Au、Ni/Sn、若しくは、Ni/Pd/Auなどの金属めっき膜、Sn/Ag/Cuなどのはんだ膜、又は耐熱性プリフラックス膜などである。
図3A及び図3Bを参照して、一実施形態の配線基板100における実装ポスト3の変形例が説明される。図3Aに例示される実装ポスト30aは、図2に示される第1部分31と同様の第1部分31と、第2部分32aと、第3部分33aとを有している。実装ポスト30aの第2部分32aは、第2被覆層42の表面42a側、すなわち第3部分33a側から、第1部分31側、すなわち導体層11側に向かって先細りとなるテーパー形状を有している。換言すると、第2部分32a、及び第2被覆層42の開口42bは、実装ポスト3の軸方向に直交する断面の面積が第3部分33a側ほど拡大している。第3部分33aと第2部分32aとの境界部分の面積は、第1部分31と第2部分32aとの界面の面積よりも広い。図3Aの例によれば、第1部分31の端面31aが比較的小さい場合でも、第2部分32aにおける導体ポスト30aの軸方向の導体抵抗を低減できることがある。
図3Bに例示される実装ポスト30bは、図2に示される第1部分31及び第2部分32と同様の第1部分31及び第2部分32と、第3部分33bとを有している。図3Bの例の第3部分33bは、平面視で第1部分31よりも小さい。第3部分33bの幅W33が第1部分31の幅W31よりも小さい。従って、図3Bの例によれば、第2被覆層42の表面42a上での実装ポスト30b同士の短絡が一層抑制されると考えられる。
つぎに、図1に例示の配線基板100を例に一実施形態の配線基板の製造方法が図4A~図4Jを参照して説明される。
図4Aに示されるように、本実施形態の配線基板の製造方法は、絶縁層21上に、導体パッド11aを含む導体層11を形成することを含んでいる。導体層11は本実施形態の方法で製造される配線基板において最も外側に形成される外層導体層である。絶縁層21は、コア基板10、及びコア基板10の両面それぞれに積層された複数の絶縁層21~23及び複数の導体層12及び13からなる積層体200の最外の絶縁層として用意されている。
積層体200は、一例として、コア基板を有するビルドアップ多層配線基板の一般的な製造方法を用いて用意される。すなわち、両面銅張積層板の両面の銅箔上にめっき膜を形成した上でサブトラクティブ法を用いて銅箔及びめっき膜をパターニングすることによってコア基板10が形成される。そして、例えばフィルム状のエポキシ樹脂の積層による絶縁層22、23の形成、及びセミアディティブ法による導体層12、13の形成が繰り返される。導体層12、13の形成において、絶縁層22、23それぞれにビア導体20が形成される。さらに、積層体200におけるコア基板10の第1面101側の表面に、例えばフィルム状又はシート状のエポキシ樹脂を積層することによって絶縁層21が形成される。同様の方法で、コア基板10の第2面102側には、さらに絶縁層23が形成される。
そして、絶縁層21上に、例えばセミアディティブ法を用いて導体パッド11aを有する導体層11が形成される。コア基板10の第2面102側には、同様の方法で、さらに導体層13が形成される。なお、図4Aに示される状態では、セミアディティブ法による導体層11の形成においてパターンめっきの給電層として用いられた金属膜111が絶縁層21の表面の全面に残存している。コア基板10の第2面102側の最外の絶縁層23上には金属膜131が残存している。
図4Bに示されるように、本実施形態の配線基板の製造方法は、さらに、導体パッド11a上に、絶縁層21と反対方向に延びる複数の第1導電体310を形成することを含んでいる。複数の第1導電体310は、例えば、めっきレジスト膜81を用いるパターンめっきによって柱状の形態を有するように形成される。例えば図4Bに示されるように、感光性を有するフィルム状や液状の樹脂の積層や塗布によって、金属膜111上、及び導体層11上にめっきレジスト膜81が形成される。そして、適切な開口を有する露光マスク(図示せず)を用いる露光、及び現像によって、第1導電体310の形成個所に開口81aが形成される。開口81aは、導体パッド11a上に形成される。コア基板10の第2面102側の最表層の導体層13及び金属膜131は、めっきレジスト膜82に全面的に覆われている。
そして、金属膜111を給電層として用いる電解めっきによって、開口81a内に銅やニッケルなどからなるめっき金属が析出され、その結果、各開口81a内に第1導電体310が形成される。その後、めっきレジスト膜81、82が、例えばアルカリ性の溶剤などを用いて除去される。さらに、めっきレジスト膜81、82の除去によって露出する金属膜111、131が例えばエッチングによって除去される。その結果、複数の第1導電体310が電気的に互いに分離される。
図4Cに示されるように、本実施形態の配線基板の製造方法は、さらに、絶縁層21上に、第1導電体310を覆うように第1被覆層41を積層することを含んでいる。第1被覆層41は、無機フィラー4a(図4E参照)を含む樹脂を用いて形成される。例えば、無機フィラー4aを含んでいてフィルム状又はシート状に成形された樹脂、例えばエポキシ樹脂が、第1導電体310の上に載置され、加熱及び加圧される。その結果、成形されている樹脂が軟化し、絶縁層21上及び導体層11上に流下する。流下した樹脂によって絶縁層21及び導体層11それぞれの露出面が覆われる。
フィルム状又はシート状の樹脂の厚さは、軟化により絶縁層21上に一部の樹脂が流下してもなお第1導電体310上に適量の樹脂が残存するように選択される。そのため、加熱及び加圧後も、フィルム又はシートに成形されていた樹脂の一部が第1導電体310における絶縁層21と反対側の端面310a上に残存する。その結果、絶縁層21及び導体層11の露出面に加えて第1導電体310の側面及び端面310aも覆う第1被覆層41が、形成されると共に絶縁層21上に積層される。なお、第1被覆層41は、樹脂フィルムなどを用いずに、カーテンコート法や印刷法による低粘度のエポキシ樹脂又はポリイミド樹脂の塗布によって形成されてもよい。
一方、コア基板10の第2面102側の最外の絶縁層23及び導体層13上には、ソルダーレジスト7が形成されている。ソルダーレジスト7は、例えば感光性のエポキシ樹脂又はポリイミド樹脂の塗布及びフォトソグラフィによるパターニングによって形成される。
図4Dに示されるように、本実施形態の配線基板の製造方法は、さらに、第1被覆層41における絶縁層21と反対側の表面41cを研磨することによって第1導電体310の端面310aを第1被覆層41から露出させることを含んでいる。例えば化学機械研磨(CMP:Chemical Mechanical Polishing)によって、第1被覆層41の表面41cが研磨される。コア基板10の第2面102側には、ポリエチレンテレフタラートなどの樹脂からなる保護フィルム84が貼付されており、保護フィルム84によってソルダーレジスト7、導体層13及び絶縁層23が保護されている。第1被覆層41は、サンドブラストによって研磨されてもよい。第1被覆層41の研磨方法は特にこれらの方法に限定されず、第1被覆層41は任意の方法で研磨され得る。
図4Dに示される例では、複数の第1導電体310それぞれの端面310aも、第1被覆層41と共に研磨されている。すなわち、第1被覆層41の表面41cの研磨によって第1被覆層41から露出した第1導電体310の端面310aは、引き続きCMPやサンドブラストなどの任意の方法で、第1被覆層41と共に研磨される。その結果、図4Dの例では、第1導電体310の端面31aが、研磨後の第1被覆層41の表面(研磨面)である表面41a(第1表面)に露出している。
このように、本実施形態の配線基板の製造方法は、第1導電体310の端面310aを第1被覆層41と共に研磨することを含んでいてもよい。複数の第1導電体310それぞれの端面310aを研磨することによって、第1導電体310をそれぞれ含む複数の実装ポストの端面の高さの均一性を高めることができる。第1被覆層41の研磨後、保護フィルム84は、後述される第1金属膜の形成までの任意の段階で除去される。
図4E(及び、後に参照される図4F~図4I)には、図4DのIVE部の拡大図が示されている。第1被覆層41の研磨によって、第1被覆層41に含まれる複数の無機フィラー4aの一部である無機フィラー4a1が、第1被覆層41の表面41aに露出している。また表面41aには凹部411が形成されている。凹部411は、例えば、表面41aに露出した無機フィラー4a1を、研磨の継続により表面41aから剥離させることによって形成される。
図4Fに示されるように、本実施形態の配線基板の製造方法は、さらに、第1被覆層41の研磨後の表面である表面41aを覆う第2被覆層42を形成することを含んでいる。前述したように、無機フィラー4a1の表面41aへの露出や、研磨後の工程における無機フィラー4a1の表面41aからの剥離は、信頼性や電気的特性の低下をもたらすことがある。そのため、本実施形態の配線基板の製造方法では、第2被覆層42が形成される。
図4Fに示されるように、第1被覆層41の表面41aに露出する無機フィラー4a1は第2被覆層42に覆われる。従って、無機フィラー4a1の剥離が防止される。また後述されるように、第2被覆層42における第1被覆層41と反対側の表面42a(第2表面)は研磨されない。従って、例え第2被覆層42が無機フィラーを含んでいても、無機フィラーは第2被覆層42の表面42aに露出し難い。その点では第2被覆層42は無機フィラーを含んでいてもよい。しかし、図4Fなどの例の第2被覆層42は、無機フィラーを含まない樹脂を用いて形成されている。従って第2被覆層42の表面42aへの無機フィラーの露出は略生じ得ない。実装ポスト3(図4I参照)の信頼性や電気的特性の低下が略確実に防止されると考えられる。
第2被覆層42は、例えばエポキシ樹脂又はポリイミド樹脂などの任意の樹脂を用いて形成される。感光性の樹脂が第2被覆層42の形成に用いられてもよい。第2被覆層42は、例えばフィルム状又はシート状に成形されたエポキシ樹脂などの樹脂を第1被覆層41の表面41a上に載置し、加熱及び加圧することによって形成される。第2被覆層42は、カーテンコート法や印刷法による低粘度のエポキシ樹脂やポリイミド樹脂の塗布によって形成されてもよい。
図4Fに例示の段階では、第2被覆層42は、第1導電体310の端面31aを覆っている。このように、本実施形態の製造方法において第2被覆層42を形成することは、第1導電体310の端面31aを第2被覆層42で覆うことを含んでいてもよい。第2被覆層42を容易に形成できることがある。そして、図4Fの例のように第1導電体310の端面31aが第2被覆層42で覆われる場合、本実施形態の製造方法において第2被覆層42を形成することは、第2被覆層42の一部を除去することを含んでいてもよい。
すなわち、図4Gに示されるように、第2被覆層42を形成することは、第1導電体310上の一部の第2被覆層42を除去することによって、第1導電体310の端面31aを露出させることを含んでいてもよい。例えば、第2被覆層42の所定の箇所への炭酸ガスレーザー光やYAGレーザー光などの任意のレーザー光の照射によって、第2被覆層42の一部が除去される。第2被覆層42の一部の除去方法は、レーザー光の照射による方法に限定されず、例えば、フォトリソグラフィ技術が用いられてもよい。
第2被覆層42の一部の除去によって、第1導電体310の端面31a上に、第2被覆層42の開口42bが形成される。開口42b内に第1導電体310の端面31aが露出する。開口42bは、後述する第2導電体の形成個所に形成される。図4Gの例において開口42bは、平面視で第1導電体310の端面31aよりも小さい。従って、開口42bの形成においてその形成位置が多少ずれても、第1被覆層41の表面41aは開口42b内に露出し難い。従って、無機フィラー4a1の露出による不具合などが生じ難い。
図4H及び図4Iに示されるように、本実施形態の配線基板の製造方法は、さらに、第2被覆層42を貫通する第2導電体320を形成することによって実装ポスト3を形成することを含んでいる。第2導電体320の形成では、先ず、図4Hに示されるように、第2被覆層42の表面42a上に第1金属膜3dが形成され得る。第1金属膜3dは、第2被覆層42の開口42bの内壁上、及び開口42bに露出する第1導電体310の端面31a上にも形成される。第1金属膜3dは、銅やニッケルなどの任意の金属を用いて、例えば、無電解めっきやスパッタリングなどによって形成される。
本実施形態の配線基板の製造方法では、第2被覆層42の表面42aは、第2被覆層42の形成後に研磨されることはない。そのため、前述したように、例え第2被覆層42が無機フィラーを含んでいても、その無機フィラーは表面42a上に露出し難い。そして、この研磨されていない表面42a上に第1金属膜3dが形成される。そのため、第1金属膜3dと第2被覆層42の表面42aとの界面への無機フィラーの介在は生じ難く、よって第1金属膜3dと第2被覆層42とが良好に密着する。
図示されていないが、第1金属膜3dの形成の際に、コア基板の第2面側の最外の導体層及びソルダーレジスト上にも、第1金属膜3dの形成と同様の方法で金属膜が形成されてもよい。
図4Iに示されるように、第1金属膜3dの上に第2金属膜3eが形成される。第2金属膜3eは、平面視で第2被覆層42の開口42bを包含する所定の領域に形成される。第2金属膜3eは、例えばパターンめっきによって形成される。図4Iに示されるように、感光性を有するフィルム状又は液状の樹脂の塗布によって、第1金属膜3d上にめっきレジスト膜85が形成され、適切な開口を有する露光マスク(図示せず)を用いる露光、及び現像によって、第2金属膜3eの形成個所に開口85aが形成される。図示されていないが、コア基板の第2面側の表面にも金属膜が形成されている場合は、その金属膜を全面的に覆うめっきレジストが形成される。
そして、第1金属膜3dを給電層として用いる電解めっきによって、銅又はニッケルなどからなるめっき金属が析出され、第2被覆層42の開口42bが、析出するめっき金属によって充填される。さらに、めっきレジスト膜85の開口85a内の第2被覆層42上にも、所望の高さまでめっき金属が堆積される。その結果、第2被覆層42の開口42b内を含む、めっきレジスト膜85の開口85a内に第2金属膜3eが形成される。第1導電体310の端面31a上には、第2金属膜3eに覆われる第1金属膜3dの所定の部分及び第2金属膜3eからなる第2導電体320が形成される。第2被覆層42上にもめっき金属を堆積させることによって、第2被覆層42の表面42a上にも第2導電体320が形成される。図4Iの例では、表面42aから突出するように第2導電体320が形成される。
このように、本実施形態において第2導電体320を形成することは、第1金属膜3dの上に第2金属膜3eを積層することを含み得る。そして、第2導電体320を形成することによって、第1導電体310及び第2導電体320を含む実装ポスト3が形成される。
第2導電体320の形成後、実装ポスト3の端面3a上に、無電解めっき、電解めっき、又はスプレーイングなどによって、Au、Ni/Au、Ni/Sn、若しくはNi/Pd/Auなどの金属めっき膜、又は耐熱性プリフラックス膜などからなる保護膜34が形成される。
その後、めっきレジスト膜85が、例えばアルカリ性の溶剤などを用いて除去される。さらに、めっきレジスト膜85の除去によって露出する第1金属膜3dが、例えばエッチングによって除去される。その結果、複数の実装ポスト3が電気的に互いに分離される。図示されていないが、コア基板の第2面側の表面にもめっきレジスト膜及び金属膜が形成されている場合は、そのめっきレジスト膜及び金属膜は、それぞれ、めっきレジスト膜85の除去、及び第1金属膜3dの部分的除去と共に除去される。
以上の工程を経ることによって、図4Jに示されるように、絶縁層21及び導体層11上に、第1被覆層41、第2被覆層42、及び、実装ポスト3を備える配線基板100が完成する。実装ポスト3の基部3b及び先端部3cは、図4Iに示される第1導電体310及び第2導電体320それぞれによって構成されている。
なお、先に参照した図3Aに例示の実装ポスト30aは、例えば、図4Gを参照して説明された開口42bの形成に用いるレーザー光の条件を調整することによって形成され得る。また、先に参照した図3Bに例示の実装ポスト30bは、図4Iを参照して説明された工程において、めっきレジスト膜85の開口85aの大きさを調整することによって形成され得る。
[実施形態2]
図5には、本発明の他の実施形態の一例である配線基板100aが示されており、図6には、図5のVI部の拡大図が示されている。配線基板100aは、図1に例示の一実施形態の配線基板100と同様に、コア基板10、並びに、コア基板10の両面それぞれに積層されている複数の導体層(導体層11~13)及び複数の絶縁層(絶縁層21~23)を含んでいる。配線基板100aは、コア基板10の第1面101側に3つの絶縁層22のうちの2つを貫通するキャビティ5を備えており、キャビティ5内に収容されている電子部品E1を内蔵している。電子部品E1は、電極E2を備えていて、キャビティ5の底面に露出する実装パッド12a上に、例えば導電性接着剤などである接着剤51を用いて固定されている。電子部品E1は、前述された電子部品E(図1参照)と同様に、任意の能動部品若しくは受動部品、又は、微細配線を備える配線部品などである。
キャビティ5内は、絶縁層21によって充填されており、電子部品E1は絶縁層21に覆われている。絶縁層21のコア基板10と反対側の表面上には、導体パッド11a、11bを含む導体層11が形成されている。導体パッド11aは、絶縁層21内に形成されたビア導体20を介してコア基板20側の導体層12と接続されている。導体パッド11bは、絶縁層21内に形成されたビア導体20bを介して電子部品E1の電極E2に接続されている。配線基板100aのコア基板10、導体層11~13、絶縁層21~23、及びビア導体20、20bは、それぞれ、図1に例示の配線基板100のコア基板10、導体層11~13、絶縁層21~23、及びビア導体20と同様の材料を用いて形成され得る。
そして、図5の例の配線基板100aは、さらに、先に説明された一実施形態の配線基板100が備える、第1被覆層41、第2被覆層42、及び複数の実装ポスト3と同様の構造をそれぞれ有する第1被覆層41、第2被覆層42、及び複数の実装ポスト3を備えている。配線基板100aでは、第1被覆層41、第2被覆層42、及び複数の実装ポスト3が、キャビティ5を充填する絶縁層21の上、及び絶縁層21上に形成されている導体層11の上に形成されている。第1被覆層41及び第2被覆層42を貫通する実装ポスト3は、導体パッド11a上だけでなく、電子部品E1の電極E1に接続されている導体パッド11b上にも形成されている。導体パッド11b上に形成されている実装ポスト3には、電子部品E1の電極E2に電気的に接続される、外部の電子部品の電極(図示せず)が接続され得る。
図6に示されるように、配線基板100aにおいても、第1被覆層41は、複数の無機フィラー4aを含んでおり、研磨面である表面41aを有している。そのため、表面41aには、無機フィラー4a1が露出することがある。しかし、本実施形態においても、第2被覆層42が、第1被覆層41の表面41a上に積層されており、無機フィラー4a1は、第2被覆層42に覆われている。従って、前述された、第1被覆層41の表面41aに露出する無機フィラー4a1によってもたらされる実装ポスト3の信頼性や電気的特性の低下などが抑制される。
配線基板100aに内蔵される電子部品E1が、ベアチップ状態の半導体や、前述された微細配線を有する配線部品などである場合、電極E2は極めて小さいピッチで配置されていることがある。その場合、複数の実装ポスト3の端面3aの高さ(配線基板100aの厚さ方向の位置)に関して高度な均一性が求められる。そのため、実装ポスト3を構成する基部3b(第1部分)を第1被覆層41の表面41aと共に研磨してその端面31aの高さを揃えることが好ましい。しかし、その研磨によって第1被覆層41の表面41aには無機フィラー4a1が露出することがある。そのため各実施形態では、第2被覆層42が設けられている。無機フィラー4a1によってもたらされる不具合などが、第2被覆層42によって防止され得る。従って、微細な間隔で配置された電極を備える電子部品を内蔵する配線基板において、各実施形態が備える構造は、一層有効なことがある。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、実施形態の配線基板は、コア基板を有さない、所謂コアレス配線基板であってもよく、そのコアレス配線基板の外層導体層上に、実装ポスト、並びに第1及び第2の被覆層が形成されていてもよい。また、実施形態の配線基板は、任意の数の導体層及び絶縁層を含み得る。実装ポストは、コア基板の両側の外層導体層上それぞれに形成されていてもよい。実装ポストの先端部は無電解めっき膜だけで形成されていてもよい。実装ポストの端面上の保護膜は設けられていなくてもよい。
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば各導体層は、フルアディティブ法で形成されてもよく、サブトラクティブ法で形成されてもよい。また、第2導電体は無電解めっきだけで形成されてもよい、実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
100、100a 配線基板
11 導体層(外層導体層)
11a、11b 導体パッド
12、13 導体層
21~23 絶縁層
3、30a、30b 実装ポスト
3d 第1金属膜
3e 第2金属膜
31 第1部分
310 第1導電体
31a、310a 端面
32 第2部分
320 第2導電体
33 第3部分
41 第1被覆層
411 凹部
41a、41c 表面(第1表面)
42 第2被覆層
42a 表面(第2表面)
4a、4a1 無機フィラー
5 キャビティ
E、E1 電子部品

Claims (14)

  1. 絶縁層上に形成されていて、電子部品と電気的に接続される導体パッドを含む外層導体層と、
    前記絶縁層上及び前記外層導体層上に積層されていて前記絶縁層と反対側に第1表面を有する第1被覆層と、
    前記第1被覆層の前記第1表面を覆っていて前記第1被覆層と反対側に第2表面を有している第2被覆層と、
    前記導体パッド上に形成されていて前記第1被覆層及び前記第2被覆層を貫通する実装ポストと、
    を備える配線基板であって、
    前記第1被覆層は無機フィラーを含んでいて、前記第1表面は研磨されており、
    前記実装ポストは前記第2表面上に形成されている。
  2. 請求項1記載の配線基板であって、前記第2表面は研磨されていない面である。
  3. 請求項1記載の配線基板であって、前記実装ポストは前記第2被覆層を通る部分においてくびれている。
  4. 請求項1記載の配線基板であって、前記第2被覆層は無機フィラーを含まない樹脂によって形成されている。
  5. 請求項1記載の配線基板であって、前記第1表面は、無機フィラーが脱落してなる凹部を有している。
  6. 請求項1記載の配線基板であって、
    前記実装ポストは、前記第1被覆層に側面を覆われる第1部分と、前記第2被覆層に側面を覆われる第2部分と、前記第2被覆層の前記第2表面から突出する第3部分と、を有しており、
    前記第2部分と前記第3部分とは、一体的に形成されている。
  7. 請求項6記載の配線基板であって、前記第1部分における前記第2被覆層側の端面は研磨されていて前記第2部分に部分的に覆われている。
  8. 請求項1記載の配線基板であって、前記第2被覆層は前記第1表面を全面的に覆っている。
  9. 絶縁層上に導体パッドを含む外層導体層を形成することと、
    前記導体パッド上に前記絶縁層と反対方向に延びる第1導電体を形成することと、
    前記第1導電体を覆うように前記絶縁層上に、無機フィラーを含む樹脂を用いて第1被覆層を積層することと、
    前記第1被覆層における前記絶縁層と反対側の表面を研磨することによって前記第1導電体を露出させることと、
    前記第1被覆層の研磨後の前記表面である第1表面を覆う第2被覆層を形成することと、
    前記第2被覆層を貫通する第2導電体を前記第1導電体上に形成することによって、前記第1導電体及び前記第2導電体を含む実装ポストを形成することと、
    を含む配線基板の製造方法であって、
    前記第2導電体は、前記第2被覆層における前記第1被覆層と反対側の表面である第2表面上に形成される。
  10. 請求項9記載の配線基板の製造方法であって、前記第2被覆層は無機フィラーを含まない樹脂を用いて形成される。
  11. 請求項9記載の配線基板の製造方法であって、前記第2被覆層を形成することは、
    前記第1導電体における前記絶縁層と反対側の端面を前記第2被覆層で覆うことと、
    前記第2被覆層の一部を除去することによって前記第1導電体の前記端面を露出させることと、を含んでいる。
  12. 請求項9記載の配線基板の製造方法であって、前記第2導電体を形成することは、前記第2被覆層の研磨されていない前記第2表面上に第1金属膜を形成することを含んでいる。
  13. 請求項12記載の配線基板の製造方法であって、前記第2導電体を形成することは、前記第1金属膜の上に第2金属膜を積層することを含んでいる。
  14. 請求項9記載の配線基板の製造方法であって、さらに、前記第1導電体における前記絶縁層と反対側の端面を前記第1被覆層と共に研磨することを含んでいる。
JP2020179994A 2020-10-27 2020-10-27 配線基板及び配線基板の製造方法 Pending JP2022070752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020179994A JP2022070752A (ja) 2020-10-27 2020-10-27 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020179994A JP2022070752A (ja) 2020-10-27 2020-10-27 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2022070752A true JP2022070752A (ja) 2022-05-13

Family

ID=81535011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020179994A Pending JP2022070752A (ja) 2020-10-27 2020-10-27 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2022070752A (ja)

Similar Documents

Publication Publication Date Title
JP5855905B2 (ja) 多層配線基板及びその製造方法
KR101392950B1 (ko) 배선기판 및 배선기판 제조방법
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20090288873A1 (en) Wiring board and method of manufacturing the same
KR20140044034A (ko) 인쇄회로기판 및 그의 제조 방법
JP2010129998A (ja) 金属バンプを持つプリント基板及びその製造方法
CN107770946B (zh) 印刷布线板及其制造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2022070752A (ja) 配線基板及び配線基板の製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20100071568A (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
JP7496251B2 (ja) 部品内蔵配線基板及び部品内蔵配線基板の製造方法
JP2021168349A (ja) 部品内蔵配線基板
US20240021532A1 (en) Wiring substrate
JP7129476B2 (ja) 積層体及びその製造方法
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
JP2022029731A (ja) 配線基板及び部品内蔵配線基板
US10553475B2 (en) Single layer integrated circuit package
JP2023155031A (ja) 配線基板
JP2022131743A (ja) 部品内蔵配線基板、及び、部品内蔵配線基板の製造方法
JP2024031606A (ja) 配線基板
JP2022015756A (ja) 配線基板及び配線基板の製造方法