JP2022061302A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2022061302A5 JP2022061302A5 JP2020169222A JP2020169222A JP2022061302A5 JP 2022061302 A5 JP2022061302 A5 JP 2022061302A5 JP 2020169222 A JP2020169222 A JP 2020169222A JP 2020169222 A JP2020169222 A JP 2020169222A JP 2022061302 A5 JP2022061302 A5 JP 2022061302A5
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- vehicle data
- ecu
- unit
- predetermined number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
前述したように、センサ４２は個別ＥＣＵ２に車両データを繰り返し出力する。このため、各個別ＥＣＵ２は車両データを統合ＥＣＵ３に繰り返し送信する。ステップＳ１３に関して、統合ＥＣＵ３の制御部３７は、１つのセンサ４２が出力した車両データについて、所定数おきに車両データを記憶部３６に書き込む。所定数は、２以上の整数である。所定数が２である場合においては、統合ＥＣＵ３の制御部３７は、車両データを記憶部３６に書き込んだ後、通信部３２が続いて受信した２つの車両データを記憶部３６に書き込むことはない。
劣化レベル４の第２緊急処理では、統合ＥＣＵ３の制御部３７は、クロック出力部３０に指示して、クロック信号の出力を停止させる（ステップＳ１２１）。これにより、制御部３７は処理を停止し、制御部３７の状態はスリープ状態に遷移する。その後、制御部３７の状態は、少なくとも、個別ＥＣＵ２ａの制御部２８が劣化レベル４の第１緊急処理を終了するまで、スリープ状態に維持される。制御部３７は、ステップＳ１２１を実行した後、劣化レベル３の第２緊急処理を終了する。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020169222A JP7367651B2 (ja) | 2020-10-06 | 2020-10-06 | 処理装置、処理システム及び処理方法 |
| US18/247,513 US20230373415A1 (en) | 2020-10-06 | 2021-07-27 | Processing apparatus, processing system, and processing method |
| CN202180065557.1A CN116325288A (zh) | 2020-10-06 | 2021-07-27 | 处理装置、处理系统及处理方法 |
| PCT/JP2021/027701 WO2022074902A1 (ja) | 2020-10-06 | 2021-07-27 | 処理装置、処理システム及び処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020169222A JP7367651B2 (ja) | 2020-10-06 | 2020-10-06 | 処理装置、処理システム及び処理方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2022061302A JP2022061302A (ja) | 2022-04-18 |
| JP2022061302A5 true JP2022061302A5 (ja) | 2023-02-14 |
| JP7367651B2 JP7367651B2 (ja) | 2023-10-24 |
Family
ID=81126437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020169222A Active JP7367651B2 (ja) | 2020-10-06 | 2020-10-06 | 処理装置、処理システム及び処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230373415A1 (ja) |
| JP (1) | JP7367651B2 (ja) |
| CN (1) | CN116325288A (ja) |
| WO (1) | WO2022074902A1 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3511659B2 (ja) * | 1993-12-27 | 2004-03-29 | 株式会社デンソー | 車載用演算装置の電源供給装置 |
| DE502004005703D1 (de) * | 2004-05-28 | 2008-01-24 | Catem Develec Gmbh | Elektronischer Batterieschutzschalter |
| JP2009144441A (ja) * | 2007-12-14 | 2009-07-02 | Mitsubishi Cable Ind Ltd | 車両用ドアロックシステム |
| JP2010254069A (ja) * | 2009-04-23 | 2010-11-11 | Toyota Motor Corp | 車両用電源制御装置、車両用電源制御方法 |
| JP6074586B2 (ja) * | 2012-08-03 | 2017-02-08 | パナソニックＩｐマネジメント株式会社 | バックアップ電源装置およびこれを用いた自動車 |
| EP3518373B1 (en) * | 2016-09-20 | 2020-11-18 | Panasonic Intellectual Property Management Co., Ltd. | Power source device and vehicle equipped with power source device |
| JP2020124039A (ja) * | 2019-01-30 | 2020-08-13 | 株式会社今仙電機製作所 | 車両用補助電源装置及び電力供給方法 |
| JP2020182316A (ja) * | 2019-04-25 | 2020-11-05 | 矢崎総業株式会社 | 冗長電源システム |
-
2020
- 2020-10-06 JP JP2020169222A patent/JP7367651B2/ja active Active
-
2021
- 2021-07-27 US US18/247,513 patent/US20230373415A1/en active Pending
- 2021-07-27 WO PCT/JP2021/027701 patent/WO2022074902A1/ja active Application Filing
- 2021-07-27 CN CN202180065557.1A patent/CN116325288A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102580944B1 (ko) | 에러 정정 기능을 갖는 메모리 장치와 그 동작 방법 | |
| TWI384355B (zh) | 記憶體陣列錯誤校正裝置，系統及方法 | |
| US9323608B2 (en) | Integrity of a data bus | |
| US8619821B2 (en) | System, apparatus, and method for time-division multiplexed communication | |
| WO2009049399A1 (en) | Single-strobe operation of memory devices | |
| TW200830769A (en) | Packet based ID generation for serially interconnected devices | |
| KR102450930B1 (ko) | 다수의 레이턴시 집합을 이용하는 메모리 디바이스 및 이의 작동 방법 | |
| JP2008071477A5 (ja) | ||
| JP2003303492A5 (ja) | ||
| JP2022061302A5 (ja) | ||
| CN104428756B (zh) | 改善地址总线的完整性 | |
| US10187062B1 (en) | Semiconductor memory device, method, and program | |
| US11275650B2 (en) | Systems and methods for performing a write pattern in memory devices | |
| JP2017073122A5 (ja) | ||
| JP2013527541A5 (ja) | ||
| JP4757582B2 (ja) | データ転送動作終了検知回路及びこれを備える半導体記憶装置 | |
| US20140281680A1 (en) | Dual data rate bridge controller with one-step majority logic decodable codes for multiple bit error corrections with low latency | |
| US8375238B2 (en) | Memory system | |
| US10312919B2 (en) | Apparatuses with an embedded combination logic circuit for high speed operations | |
| KR20130119170A (ko) | 파이프 레지스터 회로 및 이를 포함하는 반도체 메모리 장치 | |
| US8463956B2 (en) | Data transfer control apparatus | |
| JPH02210685A (ja) | Ｄｒａｍコントローラ | |
| TW200912648A (en) | Cascaded chip system and activation method and signal transmission method thereof | |
| JP2008129616A (ja) | メモリ装置 | |
| JP5431028B2 (ja) | 半導体記憶装置 |